KR102261835B1 - 광원 모듈 및 이를 구비한 표시 모듈 - Google Patents

광원 모듈 및 이를 구비한 표시 모듈 Download PDF

Info

Publication number
KR102261835B1
KR102261835B1 KR1020140151932A KR20140151932A KR102261835B1 KR 102261835 B1 KR102261835 B1 KR 102261835B1 KR 1020140151932 A KR1020140151932 A KR 1020140151932A KR 20140151932 A KR20140151932 A KR 20140151932A KR 102261835 B1 KR102261835 B1 KR 102261835B1
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
circuit board
mold member
source module
Prior art date
Application number
KR1020140151932A
Other languages
English (en)
Other versions
KR20160052115A (ko
Inventor
이정오
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140151932A priority Critical patent/KR102261835B1/ko
Priority to US15/315,256 priority patent/US10062672B2/en
Priority to CN201580040993.8A priority patent/CN106574749B/zh
Priority to PCT/KR2015/007515 priority patent/WO2016013831A1/ko
Publication of KR20160052115A publication Critical patent/KR20160052115A/ko
Application granted granted Critical
Publication of KR102261835B1 publication Critical patent/KR102261835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Planar Illumination Modules (AREA)

Abstract

실시 예는 광원 모듈에 관한 것이다.
실시 예에 개시된 광원 모듈은, 연성회로기판; 및 상기 연성회로기판 상에 배치된 복수의 발광 칩; 상기 연성회로기판 상에 배치되고 상기 발광 칩을 덮는 몰드 부재; 상기 몰드 부재 내에 배치되며 상기 복수의 발광 칩 각각에 연결된 복수의 제1연결층; 및 상기 몰드 부재 상에 배치되며 상기 복수의 제1연결층에 연결된 제2연결층을 포함한다. 상기 복수의 발광 칩은 제1방향으로 복수개가 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 복수개가 배열된 복수의 제2어레이를 포함하며, 상기 각 제2연결층은 상기 각 제2어레이의 각 발광 칩에 연결된 복수의 제1연결층을 서로 연결해 준다.

Description

광원 모듈 및 이를 구비한 표시 모듈{LIGHTING SOURCE MODULE AND DISPLAY MODULE HAVING THE SAME}
실시 예는 광원 모듈 및 이를 구비한 표시 모듈에 관한 것이다.
다양한 종류의 휴대폰 및 TV와 같은 전자 기기들이 등장하였다. 이러한 전자 기기는 그 내부에 상기 전자 기기의 작동을 가능하게 하는 구성 요소인 여러 부품들이 실장(Mount)된 인쇄 회로 기판(PCB; Printed Circuit Board)이 구비된다.
일반적으로, 인쇄 회로 기판은 집적 회로(IC; Integrated Circuit)나 저항 등 여러 종류의 많은 부품을 페이퍼 페놀(Paper Phenol) 수지 또는 글라스 에폭시(Glass Epoxy) 수지로 된 평판 위에 밀집 탑재하고 각 부품간을 연결하는 회로를 수지 평판의 표면에 밀집 단축하여 고정시킨 회로 기판이다.
발광 다이오드(Light Emitting Diode)는, 인쇄회로기판에 탑재되며 전류를 흘리면 발광하는 다이오드로서 활성층에 소수 캐리어를 주입시키면 전자가 보다 높은 에너지 준위(level)로 여기하고, 다시 안정된 상태로 되돌아 올 때 가지고 있던 에너지가 빛의 파장을 가진 전자파로 되어 방사되는 발광소자를 말한다.
최근 LED는 비약적인 반도체 기술의 발전에 힘입어, 저휘도의 범용제품에서 탈피하여, 고휘도, 고품질의 제품 생산이 가능해졌다. 또한, 고특성의 청색(blue)과 백색(white) 다이오드의 구현이 현실화됨에 따라서, LED는 차세대 조명원 및 각종의 표시 장치 등으로 그 응용가치가 확대되고 있다.
실시 예는 복수의 발광 칩이 연성회로기판에 탑재된 광원 모듈을 제공한다.
실시 예는 연성회로기판에 탑재된 복수의 발광 칩에 의해 정보를 표시하는 표시 모듈을 제공한다.
실시 예는 발광 칩이 탑재된 연성회로기판기판을 소정의 방향으로 벤딩(Bending)할 수 있는 광원 모듈 및 이를 구비한 표시 모듈을 제공한다.
실시 예에 따른 광원 모듈은, 연성회로기판; 및 상기 연성회로기판 상에 배치된 복수의 발광 칩; 상기 연성회로기판 상에 배치되고 상기 발광 칩을 덮는 몰드 부재; 상기 몰드 부재 내에 배치되며 상기 복수의 발광 칩 각각에 연결된 복수의 제1연결층; 및 상기 몰드 부재 상에 배치되며 상기 복수의 제1연결층에 연결된 제2연결층을 포함한다. 상기 복수의 발광 칩은 제1방향으로 복수개가 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 복수개가 배열된 복수의 제2어레이를 포함하며, 상기 각 제2연결층은 상기 각 제2어레이의 각 발광 칩에 연결된 복수의 제1연결층을 서로 연결해 준다.
실시 예는 복수의 발광 칩을 연성회로기판에 탑재한 광원 모듈 및 표시 모듈로 제공할 수 있다.
실시 예는 발광 칩을 연성회로기판에 탑재함으로써, 발광 소자 패키지를 제고하여 탑재하는 공정에 비해 제조 공정이 줄어들 수 있다.
실시 예는 광원 모듈 내의 발광 칩의 밀도를 증가시켜 주어, 광도를 개선할 수 있다.
실시 예에 따른 발광 칩을 연성회로기판에 탑재한 광원 모듈의 두께를 얇게 제공할 수 있다.
실시 예의 광원 모듈에 의해 베젤(bezel) 두께를 줄여줄 수 있다.
실시 예는 광원 모듈을 복수의 발광 칩의 연결 방향과 다른 방향으로 벤딩할 수 있다.
실시 예는 광원 모듈의 발광 칩으로 정보를 표시할 수 있는 표시 모듈로 제공할 수 있다.
실시 예는 발광 칩이 탑재된 광원 모듈 및 이를 구비한 표시 모듈의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 2는 도 1의 광원 모듈의 A-A측 단면도이다.
도 3은 도 1의 광원 모듈의 B-B측 단면도이다.
도 4는 도 2의 광원 모듈의 기판의 상세 도면이다.
도 5는 도 2의 광원 모듈의 발광 칩의 예를 나타낸 도면이다.
도 6은 도 1의 광원 모듈의 기판의 제1배선층의 회로 패턴을 나타낸 도면이다.
도 7은 제1실시 예에 따른 연성회로기판의 벤딩 방향을 설명하기 위한 도면이다.
도 8은 실시 예에 따른 광원 모듈의 벤딩 상태를 나타낸 도면이다.
도 9는 도 1의 광원 모듈의 다른 예를 나타낸 도면이다.
도 10은 제2실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 11은 도 10의 광원 모듈의 측 단면도이다.
도 12는 제3실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 13은 도 12의 광원 모듈의 측 단면도이다.
도 14은 제4실시 예에 따른 광원 모듈을 나타낸 평면도이다.
도 15은 도 14의 광원 모듈의 부분 측 단면도이다.
도 16은 도 15의 광원 모듈의 다른 예를 나타낸 측 단면도이다.
도 17은 제5실시 예에 따른 광원 모듈의 측 단면도이다.
도 18은 실시 예와 비교 예의 동일 사이즈에 의한 해상도를 비교한 도면이다.
도 19는 실시 예와 비교 예의 동일 개수의 광원에 의한 사이즈를 비교한 도면이다.
도 20은 실시 예에 따른 광원 모듈에 의한 정보 표시 상태를 나타낸 도면이다.
실시 예의 설명에 있어서, 각 기판, 프레임, 시트, 층 또는 패턴 등이 각 기판, 프레임, 시트, 층 또는 패턴 등의 "상(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상(on)"과 "아래(under)"는 "직접(directly)" 또는 "다른 구성요소를 개재하여 간접(indirectly)적으로" 형성되는 것을 모두 포함한다. 또한 각 구성요소의 상 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도 1은 실시 예에 따른 광원 모듈을 보여주는 평면도이며, 도 2는 도 1의 광원 모듈의 A-A측 단면도이고, 도 3은 도 1의 광원 모듈의 B-B측 단면도이다.
도 1 내지 도 3을 참조하면, 광원 모듈(100)은 연성회로기판(10), 상기 연성회로기판(10) 위의 둘레에 배치된 반사 부재(20), 상기 연성회로기판(10) 상에 배치된 복수의 발광 칩(30), 상기 연성회로기판(10) 상에 상기 발광 칩(30)을 덮는 몰드 부재(40), 상기 각 발광 칩(30)에 연결된 제1연결층(31), 및 상기 몰드 부재(40) 상에 배치되고 상기 제1연결층(31)과 연결된 제2연결층(32)을 포함한다.
상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있다. 상기 발광 칩(30)은 예컨대 제1방향(X)으로 배열된 복수의 제1어레이(Array)(131), 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 복수의 제2어레이(133)를 포함할 수 있다. 상기 제1방향(X)과 제2방향(Y)는 서로 직교하는 방향을 포함한다.
상기 제1어레이(131)는 복수개가 행 또는 가로 방향으로 각각 배치되며, 제2어레이(133)는 복수개가 열 또는 세로 방향으로 각각 배치된다. 상기 제2어레이(133)의 수는 상기 제1어레이(131)의 수보다 1.5배 이상 예컨대, 2배 이상 많을 수 있다. 상기 발광 칩(30)이 배열된 발광 영역은 제1방향(X)의 길이(X1)가 제2방향(Y)의 길이(Y1)의 1.5배 이상 예컨대, 2배 이상 길게 배치될 수 있다. 상기 제1방향(X)의 길이(X1)가 길기 때문에 상기 연성회로기판(10)이 제1방향(X)에 대해 용이하게 벤딩될 수 있다.
상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 많게 배치된다. 예컨대, 상기 제1어레이(131)에 배열된 발광 칩(30)의 개수는 상기 제2어레이(133)에 배열된 발광 칩(30)의 개수보다 1.5배 이상 예컨대, 2배 이상 많게 배열될 수 있다. 실시 예는 연성회로기판(10)의 발광 영역의 제1방향(X)의 길이(X1)를 제2방향(Y)의 길이(Y1)보다 길게 함으로써, 상기 연성회로기판(10)을 제1방향(X)에 대해 효과적으로 구부려 사용할 수 있다.
상기 발광 칩(30)은 도 5와 같이, 상부의 제1전극(301) 및 하부의 제2전극(302)을 포함한다. 상기 각 발광 칩(30)의 제2전극(302)은 도 2 및 도 3과 같이, 본딩 부재(34)에 의해 연성회로기판(10)의 제1패드(11) 상에 본딩된다. 상기 제1어레이(131)를 따라 배열된 발광 칩(30)은 도 6과 같은 상기 연성회로기판(10) 상에서 제1패드(11)를 갖는 회로 패턴(113A)에 의해 서로 연결될 수 있다. 상기 제2어레이(133)를 따라 배열된 발광 칩(30)은 도 6과 같은 제1패드(11) 상에 각각 배치될 수 있다.
상기 제1연결층(31)은 상기 발광 칩(30)에 각각 연결된다. 상기 복수의 제1연결층(31) 각각은 상기 각 발광 칩(30)의 제1전극(301)에 연결된다. 상기 제1연결층(31)은 상기 몰드 부재(40)의 상면과 상기 발광 칩(30) 사이에 배치된다. 상기 제1연결층(31)은 상기 몰드 부재(41)의 상면에 대해 수직한 방향으로 배치된다.
상기 제2연결층(32)은 각각의 제3연결층(33)과 연성회로기판(10)의 제2패드(12) 사이에 연결된다. 상기 제2패드(12)는 상기 연성회로기판(10)의 외측 영역에 배치되거나 상기 반사 부재(20)에 인접한 영역에 배치될 수 있다. 상기 제3연결층(33)은 상기 반사 부재(20)의 내 측면에 접촉되거나 상기 반사 부재(20) 내에 임베디드 형태로 배치될 수 있다.
도 1 및 도 2와 같이, 상기 제2연결층(32)은 상기 복수의 제1연결층(31)에 연결된다. 상기 제2연결층(32)은 제1방향(X)으로 복수개가 서로 이격된다. 상기 복수개의 제2연결층(32) 각각은 제2어레이(133)의 방향으로 연장되어, 상기 제2어레이(133)의 발광 칩(30)들에 연결된 제1연결층(31)에 연결된다. 상기 제2연결층(32)은 상기 몰드 부재(40) 상에 배치된다.
상기 제2어레이(133)의 발광 칩(30) 각각은 복수의 제1연결층(31) 각각에 연결되고, 상기 복수의 제1연결층(31)은 제2연결층(32)에 연결된다. 상기 제1 내지 제3연결층(31,32,33)은 전도성 배선을 포함하며, 상기 전도성 배선은 전도성 산화물, 금속 배선 또는 금속성 배선을 포함한다. 상기 전도성 배선은 금속, 금속 산화물, 또는 금속 질화물 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다. 다른 예로서, 상기 전도성 배선은 그래핀(Graphene), 탄소 섬유 또는 탄소나노튜브를 포함한다. 상기 제1 내지 제3연결층(31,32,33)은 투광성 재질을 포함할 수 있다.
도 2 및 도 4와 같이, 상기 몰드 부재(40)는 상기 연성회로기판(10) 상에 배치되며 발광 칩(40)를 덮는다. 상기 몰드 부재(40)는 상기 반사 부재(30) 내에 배치된다. 상기 몰드 부재(40)에는 복수의 제1 및 제2구멍(41,43) 및 복수의 홈(42)을 포함하며, 상기 제1구멍(41) 각각은 상기 각 발광 칩(30) 상에 각각 배치되며, 상기 제1연결층(31)이 배치된다. 상기 제2구멍(43)은 상기 연성회로기판(10)의 제2패드(12)와 대응되는 영역에 배치되며, 내부에 상기 제3연결층(33)이 배치된다.
상기 홈(42)은 상기 몰드 부재(40)의 상면보다 낮게 리세스되며, 상기 제1어레이(303)의 방향으로 배열된 복수의 발광 칩(30)과 수직 방향으로 오버랩되게 배치된다. 상기 홈(42)에는 상기 제2연결층(32)이 배치된다. 상기 제2연결층(32)의 상면은 상기 몰드 부재(40)의 상면보다 낮거나 동일한 수평 면으로 배치될 수 있다. 다른 예로서, 상기 제2연결층(32)의 상면은 상기 몰드 부재(40)의 상면 위에 돌출될 수 있다.
도 1과 같이, 상기 각 발광 칩(30)의 가로 및 세로 길이(E1, E2)는 서로 동일하거나 다를 수 있으며, 상기 가로 및 세로 길이(E1,E2) 중 적어도 하나는 500㎛ 이하 예컨대, 300㎛ 이하일 수 있다.
도 1 및 도 2를 참조하면, 상기 제2연결층(32)은 상기 제2어레이(133)의 발광 칩(30)과 제2영역(R2)을 따라 제2방향으로배열된다. 따라서, 연성회로기판(10)을 제2방향(Y)에 대해 벤딩될 경우, 발생되는 제2응력은 발광 칩(30) 및 제2연결층(32)에 의해 크게 작용하게 된다.
그리고, 도 1 및 도 3과 같이, 제1어레이(131)의 발광 칩(30) 사이의 영역(R1)에는 도 2와 같은 제2연결층(32)이 배치되지 않게 되므로, 상기 연성회로기판(10)이 제1방향(X)에 대해 벤딩될 때 발생되는 제1응력은 상기 제2응력보다 작을 수 있다. 또한 상기 제2연결층(32)은 상기 제2방향으로 발광 칩(30)과 오버랩되도록 연장됨으로써, 상기 제2응력은 제2방향(Y)에 대해 더 크게 작용할 수 있으나, 제1방향(X)에 대해서는 하나의 라인 형태의 응력으로 작용할 수 있다. 이에 따라 상기 연성회로기판(10)은 제1방향(X)으로 용이하게 벤딩될 수 있다. 실시 예의 연성회로기판(10)은 제1방향(X)의 길이가 제2방향(Y)의 길이보다 1.5배 이상 예컨대, 2배 이상 길게 하여, 제1방향(X)으로의 벤딩 시의 응력을 줄여줄 수 있다.
도 2 및 도 3과 같이, 상기 제2어레이(133)에서의 발광 칩(30) 간의 간격(D4) 및 주기(D3)는 제1어레이(131)에서의 발광 칩(30) 간의 간격(D2) 및 주기(D1)보다 크거나 같을 수 있다. 상기 간격(D2,D4) 중 적어도 하나는 상기 발광 칩(30)의 가로 및 세로 길이 중 적어도 하나보다는 크게 형성될 수 있으며, 예컨대 0.3mm 내지 0.7mm 범위를 포함한다. 이러한 간격(D2,D4)은 발광 칩(30)의 크기에 따라 달라질 수 있다.
상기 연성회로기판(10)은 도 4와 같이, 절연 필름(111), 제1배선층(113), 제2배선층(114), 제1커버레이(118), 및 제2커버레이(119)를 포함하며, 상기 절연 필름(111)은 폴리이미드(Polyimide) 필름을 포함하거나, 폴리에스테르(polyester), 폴리에틸렌(polyethylene) 등 다양한 절연 필름을 사용될 수 있다. 상기 절연 필름(111)은 70㎛ 이하 예컨대, 10㎛ 내지 40㎛ 범위의 두께로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 절연 필름(111)의 두께가 상기의 범위를 초과하면 벤딩에 어려움이 있고, 상기 범위 미만이면 벤딩 후의 탄성이 작아지는 문제가 있다.
상기 제1배선층(113)은 상기 절연 필름(111)의 상면에 부착되며, 제2배선층(114)은 상기 절연 필름(111)의 하면에 부착된다. 상기 제1 및 제2배선층(113,114)이 부착되면, 식각을 통해 원하는 패턴을 형성할 수 있다. 상기 제2배선층(114)은 생략될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제1 및 제2배선층(113,114)은 접착층(116)의 의해 부착될 수 있으나, 상기 제1 및 제2배선층(113,114)에 고분자 수지를 도포한 후 경화시켜 절연 필름(111)과 일체로 제조할 수 있다. 상기 제1커버레이(cover lay)(118)는 상기 제1배선층(113) 상에 접착층(116)으로 접착되고 상기 제1배선층(118)을 보호하게 된다. 상기 제1커버레이(118)에는 오픈 영역(135)을 구비하며, 상기 오픈 영역(135)에는 상기 제1배선층(113)의 제1패드(11) 및 도 2와 같이 제2패드(12)가 노출될 수 있다. 상기 제1패드(11)는 발광 칩(30)의 하면 면적과 대응되는 면적으로 노출될 수 있다.
상기 제2커버레이(119)는 접착층(117)으로 접착되어 상기 제2배선층(114)을 보호하게 된다. 상기 제1 및 제2커버레이(118,119)는 투명 필름 또는 솔더 레지스트와 같은 재질로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6를 참조하면, 제1배선층(113)의 패턴을 보면, 제1방향(X)으로 복수의 제1패드(11)가 서로 연결되고, 제2방향(Y)을 따라 소정의 간격으로 배열된다. 제2패드(12)는 비아(115)에 연결되어, 제2배선층과 연결되거나, 외부 회로에 연결될 수 있다. 제어부(미도시)는 연성회로기판(10)의 발광 칩(30) 각각을 선택적으로 온, 오프할 수 있다.
한편, 도 1 내지 도 3과 같이, 상기 연성회로기판(10)의 상면 외측 둘레에는 반사부재(20)가 배치된다. 상기 반사부재(20)는 연속적으로 연결된 프레임 형상으로 형성될 수 있다. 상기 반사부재(20)는 상기 발광 칩(30)의 둘레에서 상기 발광 칩(30)으로부터 방출된 광을 반사시켜 줄 수 있다. 상기 반사부재(20)는 실리콘 또는 에폭시와 같은 재질을 포함하거나, 솔더 레지스트와 같은 재질 또는 마스크 재질을 포함할 수 있다. 상기 반사 부재(20)의 표면에는 도금층이 코팅될 수 있다. 상기 반사부재(20)는 백색, 은색 또는 흑색일 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사부재(20)는 상기 몰드 부재(40)의 둘레에 배치된다. 상기 반사부재(20)는 몰드 부재(40)가 넘치는 것을 방지하는 댐(dam) 역할을 할 수 있다.
상기 몰드 부재(40)는 소프트 몰드 재질로 형성될 수 있으며, 예컨대 소프트 실리콘 재질로 형성될 수 있다. 상기 몰드 부재(40)는 상기 연성회로기판(10)이 소정의 곡률로 벤딩될 때, 팽창하게 되고, 상기 연성회로 기판(10)이 복원될 때 복원될 수 있다. 여기서, 상기 몰드 부재(40)는 상기 발광 칩(30) 상에 몰딩됨으로써, 상기 제2어레이(133)에서의 제2응력을 증가시켜 주게 된다. 이에 따라 제1어레이(131)의 배열 방향에 대해서는 벤딩 및 복원을 용이하게 해 줄 수 있다.
상기 몰드 부재(40)는 투광성 재질을 포함한다. 상기 투광성 재질은 상기 발광 칩(30)으로부터 방출된 광을 발광하게 된다. 상기 몰드 부재(40)는 형광체를 포함할 수 있다. 상기 형광체는 상기 발광 칩(30)으로부터 방출된 일부 광을 변환하게 된다. 상기 발광 칩(30)은 자외선, 청색, 적색, 녹색 및 백색의 광 중 적어도 하나를 발광할 수 있다. 상기 형광체는 적색, 황색, 녹색, 청색 형광체 중 적어도 하나를 포함할 수 있다. 다른 예로서, 각 발광 칩(30) 상에 개별 형광체층을 배치하여, 발광 칩(30)으로부터 방출된 광을 파장 변환하게 할 수 있으며, 이 경우 상기 몰드 부재(40)는 형성하지 않거나 형광체가 없는 클린(clean) 몰딩 재료로 제공될 수 있다.
도 5는 실시 예에 따른 발광 칩(30)의 일 예를 나타낸 도면이다.
도 5를 참조하면, 발광 칩(30)은 제1전극(301), 발광 구조물(310), 상기 발광 구조물(310) 아래에 제2전극(302), 및 상기 발광 구조물(310)의 하면 둘레에 보호층(323)을 포함한다.
상기 발광 구조물(310)은 제1도전형 반도체층(313), 활성층(314) 및 제2도전형 반도체층(315)을 포함한다. 상기 제1도전형 반도체층(313)은 제1도전형 도펀트가 도핑된 III족-V족 화합물 반도체로 구현되며, 상기 제1도전형 반도체층(313)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제1도전형 반도체층(313)은 예컨대, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 적어도 하나를 포함하는 층들의 적층 구조를 포함할 수 있다. 상기 제1도전형 반도체층(313)은 n형 반도체층이며, 상기 제1도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, 또는 Te를 포함한다.
상기 활성층(314)은 상기 제1도전형 반도체층(313) 아래에 배치되며, 단일 양자 우물, 다중 양자 우물(MQW), 양자 선(quantum wire) 구조 또는 양자 점(quantum dot) 구조를 선택적으로 포함한다. 상기 활성층(314)은 우물층과 장벽층의 주기를 포함한다. 상기 우물층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함하며, 상기 장벽층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함할 수 있다. 상기 우물층/장벽층의 주기는 예컨대, InGaN/GaN, GaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, InAlGaN/InAlGaN의 적층 구조를 이용하여 1주기 이상으로 형성될 수 있다.
상기 제2도전형 반도체층(315)은 상기 활성층(314) 아래에 배치된다. 상기 제2도전형 반도체층(315)은 제2도전형 도펀트가 도핑된 반도체 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 포함한다. 상기 제2도전형 반도체층(315)은, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2도전형 반도체층(315)이 p형 반도체층이고, 상기 제2도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba을 포함할 수 있다.
상기 제2도전형 반도체층(315)은 초격자 구조를 포함할 수 있으며, 상기 초격자 구조는 InGaN/GaN 초격자 구조 또는 AlGaN/GaN 초격자 구조를 포함할 수 있다. 상기 제2도전형 반도체층(315)의 초격자 구조는 비 정상적으로 전압에 포함된 전류를 확산시켜 주어, 활성층(314)을 보호할 수 있다.
상기 보호층(323)은 발광 구조물(310)의 하면 둘레에 배치된다. 상기 보호층(323)은 제2전극(302)의 일부 금속이 발광 구조물(310)의 층들에 인접하는 것을 차단할 수 있다. 상기 보호층(323)은 금속, 금속 산화물 또는 절연 물질 중에서 선택될 수 있으며, 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 에서 선택적으로 형성될 수 있다.
상기 제2도전형 반도체층(315) 아래에는 제2전극(302)이 배치되며, 상기 제2전극(302)은 접촉층(321), 반사층(324), 접합층(325) 및 지지부재(327)를 포함한다. 상기 접촉층(321)은 상기 제2도전형 반도체층(315)과 접촉되며, 그 재료는 전도성 재질 예컨대, 금속, 금속 산화물, 또는 금속 질화물 중에서 선택될 수 있다. 상기 접촉층(321)은 예컨대 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질 중에서 형성될 수 있다.
상기 반사층(324)은 상기 접촉층(321) 및 상기 보호층(323)의 아래에 배치될 수 있다. 상기 반사층(324)은 금속 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합으로 구성된 물질로 형성될 수 있다. 상기 반사층(324)은 상기 발광 구조물(310)의 폭보다 넓게 형성될 수 있으며, 이는 광 반사 효율을 개선시켜 줄 수 있다.
상기 접합층(325)은 상기 지지부재(327) 및 상기 반사층(324) 사이에 접합된다.
상기 지지부재(327)는 베이스 기판으로서, 구리(Cu), 금(Au), 니켈(Ni), 몰리브데늄(Mo), 구리-텅스텐(Cu-W)와 같은 금속이거나 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC)으로 구현될 수 있다.
상기 제2전극(302)은 도 2 내지 도 4와 같이, 연성회로기판(10)의 제2패드(12)에 본딩 부재(34)로 연결될 수 있다. 상기 제1전극(301)은 발광 구조물(310)에 배치되며, 제1도전형 반도체층(313)과 연결된다. 이러한 제1전극(301)은 도 2 및 도 3과 같이, 제1연결층(31)로 연결된다.
도 7를 참조하면, 광원 모듈(100)은 제1방향(X)에 대해 볼록한 방향(Z) 또는 오목한 방향으로 벤딩될 수 있다. 상기 제1어레이(131) 방향에 대해 벤딩된 후, 연성회로기판(10)은 벤딩 반경은 150mm 이하 예컨대, 100mm 이하일 수 있다. 또한 광원 모듈(100)은 도 20과 같이 발광 칩이 정보를 표시한 상태에서 벤딩될 수 있다. 이러한 광원 모듈(100)은 도 10과 같이 정보를 표시함으로써, 표시 모듈로 제공될 수 있다.
또한 도 8를 참조하면, 광원 모듈(100)이 벤딩될 때, 그 벤딩 반경(r1)은 5mm 내지 10mm 범위를 포함할 수 있다. 상기 벤딩 형상은 원 형상, 타원 형상 예컨대, 링 또는 반지 형상을 포함할 수 있다. 이러한 벤딩 가능한 광원 모듈(100)은 점 광원이 발광 칩이 선택적으로 온, 오프되도록 제어하여, 표시 모듈로 제공될 수 있다.
도 9는 도 1의 광원 모듈에서, 발광 칩(30)의 가로 길이(E1)와 세로 길이(E2)가 다른 예이다. 예컨대 발광 칩(30)의 가로 길이(E1)가 세로 길이(E2)보다 작게 배치되므로, 발광 칩(30) 간의 간격(D2)은 더 넓어질 수 있다. 이에 따라 연성회로기판(10)의 벤딩에 따른 응력은 제1실시 예보다는 더 작아질 수 있다.
도 10은 제2실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 11은 도 10의 광원 모듈의 측 단면도이다. 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 구성은 제1실시 예의 설명을 참조하기로 한다.
도 10 및 도 11을 참조하면, 광원 모듈은 연성회로기판(10), 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20), 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30), 상기 발광 칩(30)에 연결된 제1연결층(31), 상기 제1연결층(31)에 연결된 제2연결층(32), 상기 제2연결층(32)과 연성회로기판(10) 사이에 연결된 제3연결층(33), 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40), 및 상기 몰드 부재(40) 상에 투광층(45)을 포함한다.
상기 연성회로기판(10)에는 복수의 발광 칩(30)이 탑재된다. 상기 복수의 발광 칩(30)은 매트릭스 구조로 배열될 수 있으며, 예컨대 제1방향(X)으로 배열된 제1어레이(131) 및 상기 제1방향(X)과 다른 제2방향(Y)으로 배열된 제2어레이(133)를 포함할 수 있다.
발광 칩(30)의 제2전극(302)은 연성회로기판(10)의 제1패드(11)에 본딩 부재(34)로 각각 본딩된다. 이러한 제2어레이(133)에서 발광 칩(30)의 제1전극(301)은 상기 제1연결층(31)을 통해 제2연결층(32)에 의해 서로 연결된다.
상기 제1 내지 제3연결층(31,32,33)은 몰드 부재(40)에 배치된다. 상기 몰드 부재(40) 상에는 투광층(45)가 배치될 수 있다. 상기 투광층(45)은 투광성 실리콘 또는 에폭시 재질을 포함할 수 있다. 상기 투광층(45)은 상기 몰드 부재(40)의 상면에 노출된 제2연결층(32)의 표면을 보호하게 된다. 이러한 투광층(45)은 형광체를 포함할 수 있으며, 이에 대해 한정하지는 않는다. 상기 반사 부재(20)의 높이는 상기 몰드 부재(40)의 상면보다 높고 상기 투광층(45)의 상면과 같거나 낮을 수 있다.
도 12는 제3실시 예에 따른 광원 모듈을 나타낸 평면도이고, 도 13은 도 12의 광원 모듈의 측 단면도이다. 제3실시 예를 설명함에 있어서, 제1 및 제2실시 예와 동일한 구성은 제1 및 제2실시 예의 설명을 참조하기로 한다.
도 12 및 도 13을 참조하면, 광원 모듈은 연성회로기판(10), 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20), 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30), 및 상기 복수의 발광 칩(30)을 덮는 몰드 부재(40), 상기 발광 칩(30)에 연결된 제1연결층(31), 상기 제1연결층(31)에 연결된 제2연결층(32), 상기 제2연결층(32)과 연성회로기판(10) 사이에 연결된 제3연결층(33), 상기 발광 칩(30) 사이에 차단 벽(50)을 포함한다.
상기 차단 벽(50)은 인접한 발광 칩(30)으로부터 발생된 광의 간섭을 차단할 수 있다. 상기 차단 벽(50)의 상면은 상기 반사부재(20)의 상면보다 낮게 배치될 수 있다. 상기 차단 벽(50)은 상기 제2연결층(32) 보다는 낮게 배치될 수 있다. 상기 몰드 부재(40)는 상기 차단 벽(50) 및 상기 발광 칩(30)을 몰딩하게 된다. 상기 차단 벽(50)은 광 반사 재질 예컨대, 솔더 레지스트나 커버레이로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 차단 벽(50)은 제1 방향(X) 및 제2방향(Y) 중 적어도 하나의 방향으로 배치되거나, 제1 및 제2방향(X,Y)으로 배열될 수 있으며, 이에 대해 한정하지는 않는다.
상기 차단 벽(50)의 일부 위에는 연성회로기판(10)과 연결되는 제2패드(12)가 배치되며, 상기 제2패드(12)와 상기 발광 칩(30)은 제2연결층(32)에 연결된 제3연결층(33)으로 연결된다. 상기 차단 벽(50)은 하부가 넓고 상부가 좁은 구조로 형성되거나, 외 측벽이 경사진 면으로 형성될 수 있다. 이러한 차단 벽(50)의 구조는 광의 반사 효율을 개선시켜 줄 수 있다.
도 14는 제4실시 예에 따른 광원 모듈을 나타낸 도면이며, 도 15는 도 14의 광원 모듈의 측 단면도이다. 제4실시 예를 설명함에 있어서, 상기에 개시된 실시 예와 동일한 부분은 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 14 및 도 15를 참조하면, 광원 모듈은 연성회로기판(10), 상기 연성회로기판(10) 상의 발광 영역 둘레에 배치된 반사부재(20), 상기 반사부재(20) 내에 배치된 복수의 발광 칩(30), 상기 발광 칩(30)에 연결된 제1연결층(31), 상기 제1연결층(31)에 연결된 제2연결층(32), 상기 제2연결층(32)과 연성회로기판(10) 사이에 연결된 제3연결층(33), 및 상기 복수의 발광 칩(30)을 덮고 내부에 홈(46)을 갖는 몰드 부재(40)를 포함한다.
상기 몰드 부재(40)에는 제2어레이(133)와 제2어레이(133) 사이의 영역에 홈(46)이 배치되며, 상기 홈(46)은 측 단면이 다각형 형상으로 형성될 수 있으며, 예컨대 삼각형 형상 또는 사각형 형상을 포함한다. 상기 홈(46)은 상기 몰드 부재(40)의 상면으로부터 오목하며, 제1 및 제2방향(X, Y) 중 적어도 한 방향 또는 제1 및 제2방향(X,Y)에 배치될 수 있다.
상기 홈(46)의 깊이(T2)는 상기 몰드 부재(40)의 두께(T1)보다 얇게 형성될 수 있다. 상기 홈(46)은 제1어레이(131)의 발광 칩(30)들 사이에 배치됨으로써, 발광 칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 또한 상기 연성회로기판(10)이 제1방향(X) 방향에 대해 벤딩될 때 응력을 감소시켜 줄 수 있다. 상기 몰드부재(40)의 일부(40A)는 상기 홈(46)과 상기 연성회로기판(10) 사이에 존재하므로, 상기 홈(46)의 깊이(T2)에 따라 상기 연성회로기판(10)의 복원력은 달라질 수 있다.
다른 예로서, 상기 홈(46)은 몰드 부재(40) 내에서 서로 교차되는 형태로 배열될 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2연결층(32)은 상기 몰드 부재(40)의 상면을 따라 배치되고 제1 및 제3연결층(31,33)에 연결될 수 있다.
도 16은 몰드 부재(40) 내에 다각형 형상의 홈(47)이 배치되고, 상기 홈(47) 내에 반사 물질(48)이 채워진다. 상기 반사 물질(48)은 상기 발광 칩(30)으로부터 발생된 광을 반사시켜 줄 수 있다. 상기 홈(47)의 깊이(T3)는 상기 몰드 부재(40)의 두께(T1)보다 얇은 깊이로 형성될 수 있다. 상기 반사 물질(48)은 수지 재질 예컨대, 소프트 실리콘에 반사제가 첨가될 수 있으며, 상기 반사제는 TIO2, 또는 SiO2를 포함할 수 있다.
도 17은 제6실시 예에 따른 광원 모듈의 측 단면도이다. 상기 제6실시 예를 설명함에 있어서, 상기에 개시된 구성과 동일한 부분은 동일 부호로 설명하며 상기의 설명을 참조하기로 한다.
도 17을 참조하면, 광원 모듈은 연성회로기판(10) 상에 복수의 발광 칩(30)이 배열되고, 상기 복수의 발광 칩(30) 사이에 차단 벽(62)가 배치되며, 상기 차단 벽(62) 및 몰드 부재(40) 상에 투광성 필름(60)이 배치된다. 상기 몰드 부재(40)에는 제1연결층(41), 미도시된 제2 및 제3연결층이 배치될 수 있다.
상기 투광성 필름(60)은 상기 복수의 발광 칩(30) 및 반사 부재(20) 상에 접착되어, 상기 복수의 발광 칩(30)을 보호하게 된다. 상기 투광성 필름(60)은 폴리 이미드와 같은 투광성 재질을 포함할 수 있다.
상기 차단 벽(62)은 광을 반사하며 상기 투광성 필름(60)이 쳐지는 것을 방지하는 부재로 기능할 수도 있다. 상기 차단 벽(62)은 기둥 형상 또는 바 형상으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 18은 실시 예와 비교 예의 동일 사이즈에 의한 해상도를 비교한 도면이며, 도 19는 실시 예와 비교 예의 동일 개수에 의한 사이즈를 비교한 도면이다.
도 18을 참조하면, 비교 예(B)는 연성회로기판 상에 광원으로서 발광 소자 패키지가 배열된 구성이며, 실시 예(A)는 연성회로기판 상에 광원으로서 발광 칩이 배열된 구성이다. 따라서, 비교 예의 발광 소자 패키지는 서로 간의 간격이 실시 예의 발광 칩 간의 간격보다 넓어질 수 있다. 따라서, 비교 예와 실시 예에서 동일 표시 사이즈에서 해상도를 비교하면, 실시 예의 해상도가 더 개선됨을 알 수 있다. 이는 동일 사이즈에 더 많은 광원을 배치할 수 있어, 해상도가 비교 예에 비해 개선된다.
또한 도 19를 참조하면, 동일 개수의 광원을 매트릭스로 배열한 사이즈를 비교한 도면으로서, 비교 예(B)는 발광 소자 패키지에 의해 동일 개수의 패키지를 배열하더라도, 실시 예(A)에서 발광 칩을 배열한 사이즈보다 커지게 된다. 이에 따라 발광 칩을 배열한 실시 예는 비교 예에 비해 해상도가 개선될 뿐만 아니라, 사이즈가 더 작게 제공할 수 있다. 또한 발광 칩의 사이즈가 더 작고 발광 칩 간의 간격을 더 좁게 배열할 수 있어, 광원 모듈에 작용하는 응력이 더 작아지게 되므로, 벤딩에 효과적이다.
실시 예에 따른 광원 모듈은 복수의 발광 칩을 개별적으로 제어하여, 온/오프시켜 줌으로써, 원하는 정보를 표시할 수 있다. 또한 광원 모듈을 제1방향에 대해 벤딩하여 사용할 수 있어, 광원 모듈을 갖는 표시 모듈로 사용할 수 있다. 또한 광원 모듈을 갖는 시계, 반지, 휴대 단말기의 액서사리(accessory)로 사용할 수 있다. 또한 실시 예에 발광 칩 상에는 렌즈가 각각 배열될 수 있으며, 이에 대해 한정하지는 않는다.
실시 예에 따른 광원 모듈은 휴대 단말기, 컴퓨터 등의 백라이트 유닛 뿐만 아니라, 조명등, 신호등, 차량 전조등, 전광판, 가로등 등의 조명 장치에 적용될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
10: 연성회로기판 11, 12: 패드
20: 반사부재 30: 발광 칩
40: 몰드 부재 31,32,33: 연결층
34: 본딩 부재 45: 투광층
46, 47: 홈 48: 반사 물질
50,62: 차단 벽 60: 투광성 필름
100: 광원 모듈 131: 제1어레이
133: 제2어레이 111: 절연 필름
113, 114: 배선층 118,119: 커버레이

Claims (14)

  1. 연성회로기판;
    상기 연성회로기판 상에 배치된 복수의 발광 칩;
    상기 연성회로기판 상에 배치되고 상기 발광 칩을 덮는 몰드 부재;
    상기 발광 칩을 덮는 상기 몰드 부재의 외측에 배치된 반사 부재;
    상기 몰드 부재 내에 배치되며 상기 복수의 발광 칩 각각에 연결된 복수의 제1연결층; 및
    상기 몰드 부재 상에 배치되며 상기 복수의 제1연결층에 연결된 제2연결층을 포함하며,
    상기 복수의 발광 칩은 제1방향으로 복수개가 배열된 복수의 제1어레이; 및 상기 제1방향과 다른 제2방향으로 복수개가 배열된 복수의 제2어레이를 포함하며,
    상기 연성회로기판은 제1방향으로 배열된 복수의 제1패드; 및 상기 제1방향으로 복수개가 서로 이격되어 배열된 복수의 제2패드를 포함하며,
    상기 제1방향으로 배열된 복수의 제1패드는 상기 제1패드를 갖는 회로 패턴에 의해 서로 연결되고 제2 방향으로 이격되며,
    상기 복수의 제1 및 제2어레이 각각의 발광 칩은 상기 제1 패드 상에 배치되며,
    상기 제2연결층은 상기 복수의 제2어레이 각각에 배치된 발광 칩들 각각에 연결된 복수의 제1연결층을 서로 연결해 주며,
    상기 복수의 제1어레이 각각에 배치된 복수의 발광 칩은 상기 복수의 제1패드에 서로 연결되며,
    상기 복수의 제2어레이 각각에 배치된 발광 칩들 각각에 연결된 상기 복수의 제1연결층 각각은 상기 제2연결층을 통해 상기 복수의 제2패드 각각에 전기적으로 연결되는 광원 모듈.
  2. 제1항에 있어서,
    상기 발광 칩은 상부에 상기 제1연결층과 연결된 제1전극; 및 하부에 상기 연성회로기판의 제1패드에 연결된 제2전극을 포함하며,
    상기 복수의 제1연결층 중 적어도 하나는 상기 몰드 부재의 상면에 대해 수직한 방향으로 배치되는 광원 모듈.
  3. 제2항에 있어서,
    상기 몰드 부재에 배치되며 상기 제2연결층과 상기 연성회로기판의 제2패드에 연결된 제3연결층을 포함하며,
    상기 제1방향으로 배열된 상기 복수의 제2패드는 상기 연성회로기판의 외측 영역에 배치되는 광원 모듈.
  4. 제3항에 있어서,
    상기 몰드 부재에는 상기 제1 및 제3연결층이 배치된 제1 및 제2구멍, 및 상기 몰드 부재의 상면에 상기 제2연결층이 배치된 홈을 포함하는 광원 모듈.
  5. 제1항에 있어서,
    상기 제1 및 제2연결층은 전도성 산화물, 금속 재질, 금속성 재질, 탄소 나노 튜브, 또는 그래핀 중 적어도 하나를 포함하는 광원 모듈.
  6. 제1항에 있어서,
    상기 연성회로기판은 상기 제1방향의 길이가 상기 제2방향의 길이보다 길며,
    상기 제1 및 제2방향은 서로 직교하는 광원 모듈.
  7. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 반사 부재는 상기 복수의 발광 칩 둘레에 연속적으로 연결된 프레임 형상으로 형성되는 광원 모듈.
  8. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 복수의 발광 칩 사이에 배치된 차단 벽을 포함하며,
    상기 차단 벽은 제1방향과 제2방향 중 적어도 한 방향을 따라 배치되는 광원 모듈.
  9. 제8항에 있어서,
    상기 차단 벽의 상면은 상기 몰드 부재의 상면보다 낮은 광원 모듈.
  10. 제8항에 있어서,
    상기 차단 벽은 제2방향으로 상기 복수의 제1어레이 사이에 각각 배치되는 광원 모듈.
  11. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 몰드 부재 상에 상기 제2연결층을 보호하는 투광층 또는 투광성 필름을 포함하는 광원 모듈.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 몰드 부재의 상면으로부터 오목하며 상기 제1 및 제2방향 중 적어도 하나의 방향으로 배치된 홈을 포함하며,
    상기 홈의 깊이는 상기 몰드 부재의 두께보다 작은 광원 모듈.
  13. 제12항에 있어서,
    상기 홈에 반사 물질을 포함하는 광원 모듈.
  14. 제1항 내지 제5항 중 어느 한 항의 광원 모듈을 포함하며,
    상기 광원 모듈의 발광 칩은 개별 구동되는 표시 모듈.
KR1020140151932A 2014-07-23 2014-11-04 광원 모듈 및 이를 구비한 표시 모듈 KR102261835B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140151932A KR102261835B1 (ko) 2014-11-04 2014-11-04 광원 모듈 및 이를 구비한 표시 모듈
US15/315,256 US10062672B2 (en) 2014-07-23 2015-07-20 Light source module
CN201580040993.8A CN106574749B (zh) 2014-07-23 2015-07-20 光源模块及配备有光源模块的显示模块、配件和镜子
PCT/KR2015/007515 WO2016013831A1 (ko) 2014-07-23 2015-07-20 광원 모듈과 이를 구비한 표시 모듈, 장신구 및 미러

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140151932A KR102261835B1 (ko) 2014-11-04 2014-11-04 광원 모듈 및 이를 구비한 표시 모듈

Publications (2)

Publication Number Publication Date
KR20160052115A KR20160052115A (ko) 2016-05-12
KR102261835B1 true KR102261835B1 (ko) 2021-06-08

Family

ID=56024670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140151932A KR102261835B1 (ko) 2014-07-23 2014-11-04 광원 모듈 및 이를 구비한 표시 모듈

Country Status (1)

Country Link
KR (1) KR102261835B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221928A1 (en) 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package
US20110198632A1 (en) 2010-08-27 2011-08-18 Quarkstar, Llc Solid State Light Strips Containing LED Dies in Series
US20110303941A1 (en) 2010-08-09 2011-12-15 Lg Innotek Co., Ltd. Light emitting device and lighting system
US20140091335A1 (en) 2012-10-03 2014-04-03 Nichia Corporation Light emitting device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935402B2 (ja) * 1993-12-22 1999-08-16 京セラ株式会社 画像装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070221928A1 (en) 2006-03-14 2007-09-27 Samsung Electro-Mechanics Co., Ltd. Light emitting diode package
US20110303941A1 (en) 2010-08-09 2011-12-15 Lg Innotek Co., Ltd. Light emitting device and lighting system
US20110198632A1 (en) 2010-08-27 2011-08-18 Quarkstar, Llc Solid State Light Strips Containing LED Dies in Series
US20140091335A1 (en) 2012-10-03 2014-04-03 Nichia Corporation Light emitting device

Also Published As

Publication number Publication date
KR20160052115A (ko) 2016-05-12

Similar Documents

Publication Publication Date Title
US10559734B2 (en) Light emitting device package and light unit including the same
JP6104570B2 (ja) 発光素子及びこれを備えた照明装置
US9520383B2 (en) Light emitting device package and lighting system
KR101047639B1 (ko) 반도체 발광소자, 발광 소자 패키지 및 반도체 발광 소자 제조방법
US8624270B2 (en) Device having a plurality of light emitting structures bonded by adhesive layers and light emitting device package having the same
JP5745495B2 (ja) 発光素子及びこれを備えた照明システム
US10062672B2 (en) Light source module
US8436383B2 (en) Light emitting device, light emitting device package, and lighting system
US9190577B2 (en) Light emitting device with encapsulant formed with barriers and light emitting device package having the same
US9029899B2 (en) Light emitting device and light emitting device package
KR102323593B1 (ko) 광원 모듈 및 이를 구비한 표시 모듈
KR102131355B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR101734541B1 (ko) 발광 소자, 발광 소자 패키지
KR102261835B1 (ko) 광원 모듈 및 이를 구비한 표시 모듈
KR102371739B1 (ko) 플렉시블 광원 모듈을 포함하는 장신구
KR102432215B1 (ko) 라이트 유닛 및 이를 구비한 조명 장치
KR102486034B1 (ko) 발광소자 패키지 및 조명 장치
KR20130016667A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130060638A (ko) 발광 소자, 이를 포함하는 발광 소자 패키지, 및 이를 포함하는 조명 시스템
KR20130016948A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130016977A (ko) 발광소자, 발광소자 패키지, 및 라이트 유닛
KR20130022055A (ko) 발광 소자 패키지 및 이를 포함하는 발광 장치
KR20130018071A (ko) 발광 소자 패키지 및 이를 구비한 발광 장치
KR20120134957A (ko) 라이트 유닛 및 이를 구비한 발광 장치
KR20130118552A (ko) 발광 소자 패키지 및 이를 구비한 발광 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant