KR102131355B1 - 발광 소자 및 이를 구비한 조명 장치 - Google Patents

발광 소자 및 이를 구비한 조명 장치 Download PDF

Info

Publication number
KR102131355B1
KR102131355B1 KR1020140018960A KR20140018960A KR102131355B1 KR 102131355 B1 KR102131355 B1 KR 102131355B1 KR 1020140018960 A KR1020140018960 A KR 1020140018960A KR 20140018960 A KR20140018960 A KR 20140018960A KR 102131355 B1 KR102131355 B1 KR 102131355B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
current blocking
light emitting
semiconductor layer
Prior art date
Application number
KR1020140018960A
Other languages
English (en)
Other versions
KR20150097990A (ko
Inventor
서재원
최석범
황덕기
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140018960A priority Critical patent/KR102131355B1/ko
Publication of KR20150097990A publication Critical patent/KR20150097990A/ko
Application granted granted Critical
Publication of KR102131355B1 publication Critical patent/KR102131355B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조층; 상기 제1도전형 반도체층에 연결된 제1전극; 상기 제2도전형 반도체층의 상면 위에 제2전극; 상기 제2도전형 반도체층과 상기 제2전극 사이에 상기 제2전극과 수직 방향으로 오버랩되는 제1전류 블록킹층; 및 상기 제2도전형 반도체층 위에 배치되며 상기 제1전류 블록킹층 및 상기 제2전극과 접촉된 제1전극층을 포함하며, 상기 제1전류 블록킹층은 폴리이미드 재질을 포함한다.

Description

발광 소자 및 이를 구비한 조명 장치{LIGHT EMITTING DEVICE AND LIGHTING APPARATUS}
실시 예는 발광 소자 및 이를 구비한 조명 장치에 관한 것이다.
발광소자(Light Emitting Device)는 전기에너지를 빛에너지로 변환되는 특성의 소자로서, 예를 들어 화합물 반도체의 조성비를 조절함으로써 다양한 색상구현이 가능하다.
종래기술에 의한 발광소자는 사파이어 기판 상에 n형 GaN층, InGaN 양자우물과 GaN 양자벽으로 이루어지는 다중양자우물구조와, p형 GaN층으로 구성되며, n형 GaN층에서 공급된 전자와 p형 GaN층에서 공급된 정공이 활성층 내에서 서로 결합하여 빛을 방출한다.
실시 예는 전극과 반도체층 사이에 폴리이미드를 갖는 발광 소자를 제공한다.
실시 예는 전극 아래에 전류 블록킹을 위해 감광성 폴리이미드를 배치한 발광 소자를 제공한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조층; 상기 제1도전형 반도체층에 연결된 제1전극; 상기 제2도전형 반도체층의 상면 위에 제2전극; 상기 제2도전형 반도체층과 상기 제2전극 사이에 상기 제2전극과 수직 방향으로 오버랩되는 제1전류 블록킹층; 및 상기 제2도전형 반도체층 위에 배치되며 상기 제1전류 블록킹층 및 상기 제2전극과 접촉된 제1전극층을 포함하며, 상기 제1전류 블록킹층은 폴리이미드 재질을 포함한다.
실시 예에 따른 발광 소자는, 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조층; 상기 제1도전형 반도체층의 상면의 일부 영역에 배치된 제1전극; 상기 제2도전형 반도체층의 하면 아래에 배치된 제2전극; 및 상기 제2도전형 반도체층과 상기 제2전극 사이에 상기 제1전극과 수직 방향으로 오버랩되는 제1전류 블록킹층을 포함하며, 상기 제2전극은 상기 제2도전형 반도체층 아래에 배치된 접촉층; 상기 접촉층 아래에 반사층; 상기 반사층 아래에 전도성의 지지부재를 포함하며, 상기 제1전류 블록킹층은 폴리이미드 재질을 포함한다.
실시 예는 발광 소자 내에서 전류 블록킹의 재질을 이미드 결합을 가진 합성 고분자로 형성해 줌으로써, 수율을 개선시켜 줄 수 있다.
실시 예는 발광 소자 내에 전류 블록킹층에 폴리 이미드를 배치함으로써, 내열성 및 절연 특성을 개선시켜 줄 수 있다.
실시 예는 발광 소자의 발광 효율을 개선시켜 줄 수 있다.
실시 예는 발광 소자 및 이를 구비한 조명 장치의 신뢰성을 개선시켜 줄 수 있다.
도 1은 제1실시 예에 따른 발광소자의 측 단면도이다.
도 2는 도 1의 발광 소자의 평면도이다.
도 3은 도 1의 발광 소자의 전류 블록킹 구조의 부분 확대도이다.
도 4는 제2실시 예에 따른 발광 소자의 전류 블록킹 구조를 나타낸 도면이다.
도 5는 제3실시 예에 따른 발광 소자의 전류 블록킹 구조를 나타낸 도면이다.
도 6은 도 1의 발광 소자의 다른 평면도이다.
도 7은 제4실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 8은 제5실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 9는 제6실시 예에 따른 발광 소자를 나타낸 측 단면도이다.
도 10은 실시 예에 따른 전류 블록킹층의 제조 과정을 나타낸 도면이다.
도 11은 실시 예에 따른 전류 블록킹층의 파장에 따른 투과도를 나타낸 그래프이다.
도 12는 실시 예에 따른 발광 소자를 갖는 발광 소자 패키지를 나타낸 도면이다.
도 13은 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시 장치를 나타낸 도면이다.
도 14는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 표시 장치의 다른 예를 나타낸 도면이다.
도 15는 실시 예에 따른 발광 소자 또는 발광 소자 패키지를 갖는 조명장치를 나타낸 도면이다.
이하에서는 첨부한 도면을 참조하여 실시예에 대해서 상세하게 설명한다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 아래에 대한 기준은 도면을 기준으로 설명한다. 도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 1는 제1실시 예에 따른 발광소자의 측 단면도이며, 도 2는 도 1의 발광 소자의 평면도이고, 도 3은 도 1의 발광 소자의 전류 블록킹 구조의 부분 확대도이다.
도 1 내지 도 3을 참조하면, 발광소자(100)는 제1 도전형 반도체층(17)과, 상기 제1 도전형 반도체층(17) 위에 배치된 활성층(19)과, 상기 활성층(19) 위에 배치된 제2 도전형 반도체층(21)과, 상기 제2도전형 반도체층(21) 위에 배치된 제1전류 블록킹층(41) 및 제1전극층(31)과, 상기 제1도전형 반도체층(17)에 연결된 제1전극(55)과, 상기 전류 블록킹층(41)과 수직 방향으로 오버랩되며 상기 제1전극층(31)과 연결된 제2전극(51)을 포함한다.
실시 예에서 발광 구조층(20)은 상기 제1 도전형 반도체층(17), 상기 활성층(19) 및 상기 제2 도전형 반도체층(21)을 포함하며, 상기의 각 층(17,19,21) 사이에 다른 층이 더 배치될 수 있으며, 이에 대해 한정하지는 않는다.
상기 발광 구조층(20)은 기판(11) 상에 형성될 수 있으며, 상기 기판(11)은 예를 들어, 투광성, 전도성 기판 또는 절연성 기판일 수 있다. 예를 들어, 상기 기판(11)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP, Ge, and Ga203 중 적어도 하나를 사용할 수 있다. 상기 기판(11)의 상면에는 복수의 돌출부(12)가 형성될 수 있으며, 상기의 복수의 돌출부(12)는 상기 기판(11)의 식각을 통해 형성하거나, 별도의 러프니스와 같은 광 추출 구조로 형성될 수 있다. 상기 돌출부(12)는 스트라이프 형상, 반구형상, 또는 돔(dome) 형상을 포함할 수 있다. 상기 기판(11)의 두께는 30㎛~300㎛ 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 기판(11) 위에는 복수의 화합물 반도체층이 성장될 수 있으며, 상기 복수의 화합물 반도체층의 성장 장비는 전자빔 증착기, PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 이중형의 열증착기(dual-type thermal evaporator) 스퍼터링(sputtering), MOCVD(metal organic chemical vapor deposition) 등에 의해 형성할 수 있으며, 이러한 장비로 한정하지는 않는다.
상기 기판(11)과 상기 제1도전형 반도체층(17) 사이에는 버퍼층(13)이 형성될 수 있다. 상기 버퍼층(13)은 II족 내지 VI족 원소의 화합물 반도체를 이용하여 적어도 한 층으로 형성될 수 있다. 상기 버퍼층(13)은 III족-V족 원소의 화합물 반도체를 이용한 반도체층을 포함하며, 예컨대, InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체로서, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP와 같은 화합물 반도체 중 적어도 하나를 포함한다. 상기 버퍼층(13)은 서로 다른 반도체층을 교대로 배치하여 초 격자 구조로 형성될 수 있다. 상기 버퍼층(13)은 상기 기판(11)과 질화물 계열의 반도체층과의 격자 상수의 차이를 완화시켜 주기 위해 형성될 수 있으며, 결함 제어층으로 정의될 수 있다. 상기 버퍼층(13)은 상기 기판(11)과 질화물 계열의 반도체층 사이의 격자 상수 사이의 값을 가질 수 있다. 상기 버퍼층(13)은 ZnO 층과 같은 산화물로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(13)은 30~500nm 범위로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 버퍼층(13)은 형성하지 않을 수 있다.
상기 버퍼층(13)과 상기 제1도전형 반도체층(17) 사이에는 저 전도층(15)이 형성되며, 상기 저 전도층(15)은 언도프드 반도체층으로서, 제1도전형 반도체층(17) 보다 낮은 전기 전도성을 가진다. 상기 저 전도층(15)은 III족-V족 화합물 반도체를 이용한 GaN계 반도체로 구현될 수 있으며, 이러한 언도프드 반도체층은 의도적으로 도전형 도펀트를 도핑하지 않더라도 제1도전형 특성을 가지게 된다. 상기 언도프드 반도체층은 형성하지 않을 수 있다.
상기 저 전도층(15)과 상기 활성층(19) 사이에는 제1도전형 반도체층(17)이 형성될 수 있다. 상기 제1도전형 반도체층(17)은 제1도전형 도펀트가 도핑된 III족-V족 원소의 화합물 반도체로 구현되며, 예컨대 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료로 형성될 수 있다. 상기 제1도전형 반도체층(17)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP 중 적어도 하나를 포함한다. 상기 제1도전형 반도체층(17)은 n형 반도체층일 수 있으며, 상기 제1도전형의 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함한다.
상기 저 전도층(115)과 상기 제1도전형 반도체층(17) 중 적어도 한 층은 서로 다른 제1층과 제2층이 교대로 배치된 초격자 구조를 포함할 수 있다.
상기 활성층(19)은 상기 제1도전형 반도체층(17) 위에 배치되며, 단일 우물, 단일 양자우물층, 디중 우물, 다중 양자우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다. 상기 활성층(19)은 우물층/장벽층(미도시)의 페어 구조가 교대로 배치되며, 예컨대, InGaN/GaN, AlGaN/GaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaA, InGaAs/GaAs, InGaP/GaP, AlInGaP/InGaP, InP/GaAs의 페어 중 적어도 하나를 포함한다. 상기 활성층(19)은 자외선 대역부터 가시광선 대역의 파장 범위 내에서 선택적인 적어도 하나의 피크 파장을 발생할 수 있으며, 이에 대해 한정하지는 않는다.
상기 제2 도전형 반도체층(21)은 상기 활성층(19) 위에 배치되며, 예를 들어, III족-V족 또는 II족-VI족의 화합물 반도체로 구현될 수 있다. 상기 제2도전형 반도체층(21)은 예컨대, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP, GaP와 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 제2 도전형 반도체층(21)은 제2도전형 도펀트가 도핑될 수 있다. 상기 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
발광 구조층(20)의 층들의 전도성 타입은 반대로 형성될 수 있으며, 예컨대 상기 제2도전형 반도체층(21)은 N형 반도체층, 상기 제1도전형 반도체층(17)은 P형 반도체층으로 구현될 수 있다. 또한 상기 제2도전형 반도체층(21) 위에는 상기 제2도전형과 반대의 극성을 갖는 제3도전형 반도체층인 N형 반도체층이 더 형성할 수도 있다. 상기 발광 구조층(20)은 N-P 접합 구조, P-N 접합 구조, N-P-N 접합 구조, P-N-P 접합 구조 중 어느 한 구조로 구현할 수 있다. 상기 N-P 및 P-N 접합은 2개의 층 사이에 활성층이 배치되며, N-P-N 접합 또는 P-N-P 접합은 3개의 층 사이에 적어도 하나의 활성층을 포함하게 된다.
상기 제2도전형 반도체층(21)의 상면 중 제1영역 위에는 제1전류 블록킹층(41)이 형성되며, 제2영역 위에는 제1전극층(31)이 배치된다. 또한 상기 제1전극층(31) 위에는 제2전극(51)이 배치되고, 상기 제1도전형 반도체층(17)의 일부 영역 위에 제1전극(55)이 배치될 수 있다. 상기 제1 및 제2전극(55,51)은 패드일 수 있다.
상기 제1전류 블록킹층(41)은 상기 제2도전형 반도체층(21)의 상면 중 제1영역 예컨대, 상기 제2전극(51)과 수직 방향으로 오버랩된 영역에 배치된다. 상기 제1전류 블록킹층(21)은 상기 제1전극층(31)과 상기 제2도전형 반도체층(19) 사이에 배치된다. 상기 제1전류 블록킹층(21)은 상기 제1전극층(31)과 접촉되며, 상기 제2전극(51)과 비 접촉될 수 있다.
상기 제1전류 블록킹층(21)은 절연성 및 투과성의 합성 고분자 재질로 형성될 수 있다. 상기 제1전류 블록킹층(21)은 이미드(imide) 결합을 가진 합성 고분자 예컨대, 주사슬 중 이미드 결합을 가진 합성 고분자 재질로 형성될 수 있다. 상기 제1전류 블록킹층(21)은 폴리이미드(Polyimide) 예컨대, 감광성 폴리이미드(Photosensitive polyimide)로 형성될 수 있다. 여기서, 이미드(imide)란 고리형 무수물 아민이나 암모니아와 반응하여 두 개의 아실기가 질소 원자에 결합된 고리 구조를 가진 화합물이다. 상기 폴리이미드는 폴리옥시디페닐렌-피로메리트이미드로 대표되는 선상 폴리이미드와 폴리아미노비스말레이미드로 대표되는 부가경화형 폴리이미드 중에서 선택될 수 있으며, 이에 대해 한정하지는 않는다.
상기 폴리이미드는 내열성이 강하여, 250도 이상의 고온에서도 특성 변화가 없는 장점이 있다. 이에 따라 폴리이미드 재질의 열 팽창에 따른 제1전극층(31)이나 제2전극(51)이 들뜨는 것을 방지할 수 있다. 또한 상기 폴리이미드는 절연 특성이 좋기 때문에, 전류를 효과적으로 블록킹할 수 있다. 또한 상기 폴리이미드는 투과성이 좋기 때문에, 제2전극(51)로부터 반사된 광이나 발광 구조층(20)로부터 입사된 광을 효과적으로 투과시켜 줄 수 있다.
상기 제1전극층(31)은 상기 제2도전형 반도체층(21)의 상면 중 상기 제1전류 블록킹층(41)이 형성되지 않는 영역에 배치될 수 있으며, 예컨대, 상기 제2도전형 반도체층(21)의 상면 전체의 70% 이상의 면적으로 형성될 수 있다.
또한 상기 제1전극층(31)은 투과 재질 또는 반사 재질을 포함하며, 예컨대 입사되는 광에 대해 70% 이상의 광을 투과하는 금속 산화물 또는 70% 이상의 광을 반사하는 금속으로 형성될 수 있다. 상기 제1전극층(31)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, IrOx, RuOx, NiO, Al, Ag, Pd, Rh, Pt, Ir 중 선택적으로 형성될 수 있다.
상기 제1전극(55)은 상기 제1도전형 반도체층(17)과 전기적으로 연결된다. 상기 제1전극(55) 및 제2전극(51)은 단층 또는 다층 구조로 형성될 수 있으며, 그 재질은 예컨대, Ti, Ru, Rh, Ir, Mg, Zn, Al, In, Ta, Pd, Co, Ni, Si, Ge, Ag 및 Au와 이들의 선택적인 합금 중에서 선택될 수 있다.
도 3과 같이, 상기 제2전극(51)은 접착층(52) 및 본딩층(53)을 포함하며, 상기 접착층(52)은 상기 제1전극층(31)과 접착되며, 예컨대 Cr, Ni 중 적어도 하나를 포함하며, 상기 본딩층(53)은 Au, Al, Ag 중 적어도 하나를 포함한다. 상기 제2전극(51)은 2층 또는 3층 구조로 형성될 수 있고, 내부에 반사층을 구비할 수 있다.
상기 제1전극층(31)의 일부(32)는 상기 제1전류 블록킹층(41)과 상기 제2전극(51) 사이에 배치되며, 상기 제2전극(51)과 상기 제2도전형 반도체층(21)과 전기적으로 연결시켜 준다. 상기 제1전극층(31)의 일부(32)는 상기 제1전류 블록킹층(41)과 수직 방향으로 오버랩되는 영역으로서, 상기 제1전극층(31)의 상면보다 위로 돌출될 수 있다. 상기 제1전류 블록킹층(41)의 상면은 평탄한 면이거나 러프한 면으로 형성될 수 있다.
상기 제1전류 블록킹층(41)의 두께(T2)는 상기 제1전극층(31)의 두께(T1)보다 두꺼운 두께로 형성될 수 있으며, 예컨대 상기 0.1㎛ 내지 1㎛ 범위로 형성될 수 있다. 상기 제1전류 블록킹층(41)의 너비(D1)는 상기 제2전극(D2)의 너비(D2)보다 넓을 수 있으며, 상기 너비(D2)의 100% 내지 150% 범위로 형성될 수 있다.
상기 제1 및 제2전극(55,51)에 전원이 공급되면, 상기 제2전극(51)에 공급된 전류는 상기 제1전류 블록킹층(41)에 의해 제1전극층(31)에 의해 확산된다. 즉, 상기 전류의 경로는 상기 제2전극(55)과 수직 방향으로 오버랩되게 배치된 제1전류 블록킹층(41)에 의해 차단되고, 상기 제1전극층(31)을 따라 측 방향으로 흐른 다음, 발광 구조층(20)의 전 영역으로 공급된다.
도 4는 제2실시 예에 따른 전류 블록킹 구조를 나타낸 도면이다. 도 4를 설명함에 있어서, 상기에 개시된 실시 예의 설명을 참조하기로 한다.
도 4를 참조하면, 발광 구조층(20)의 제2도전형 반도체층(21) 위에 제1전류 블록킹층(41) 및 제1전극층(31)이 형성된다. 상기 제1전류 블록킹층(41)은 상기에 개시된 절연성 폴리이미드 재질로 형성될 수 있다.
상기 제1전류 블록킹층(41)은 상기 제1전극층(31)과 접촉되며, 수직 방향으로 오버랩되지 않게 배치된다. 예컨대, 상기 제1전류 블록킹층(41)의 전 측면은 상기 제1전극층(31)과 접촉되며, 상면은 상기 제2전극(51)과 접촉된다.
상기 제1전류 블록킹층(41)은 평탄한 상면(42)과, 상기 상면(42)과 측면(44) 사이에 경사진 면(43)이 형성될 수 있다. 상기 경사진 면(43)의 저점은 상기 제1전극층(31)의 상면과 동일한 위치에 배치될 수 있다. 상기 평탄한 상면(42)의 너비(D11)는 상기 제2전극(51)의 너비(D3)보다 좁게 배치하여, 상기 제2전극(51)과 제1전극층(31)과의 접착력을 강화시켜 줄 수 있다. 또한 제2전극(51)의 두께가 증가되는 것을 최소화할 수 있다.
제2전극(51)은 접착층(52) 및 본딩층(53)을 포함하며, 상기 접착층(52)은 상기 제1전류 블록킹층(41) 및 상기 제1전극층(31)에 접촉된다. 상기 접착층(52)은 상기 제1전극층(31)의 상면, 상기 제1전류 블록킹층(41)의 경사진 면(43) 및 상면(42) 위에 형성될 수 있다. 이러한 제2전극(51)의 접착층(52)의 접착 면적이 증가됨으로써, 외부 충격에 강한 제2전극(51)을 제공할 수 있다.
상기 제1전류 블록킹층(41)은 상기 제2전극(51)의 너비(D3)보다 좁은 너비(D1)를 갖고, 상기 제2전극(51)과 60% 이상 오버랩되도록 배치될 수 있다. 여기서, 상기 제2전극(51)의 너비(D3)는 상기 너비(D1)의 120~150% 범위로 형성될 수 있다. 또한 상기 제1전류 블록킹층(41)에 상면(52) 및 경사진 면(53)을 제공함으로써, 입사되는 광의 임계각을 변화시켜 줄 수 있다.
도 5는 제3실시 예에 따른 발광 소자의 전류 블록킹 구조를 나타낸 도면이다.
도 5를 참조하면, 제1전류 블록킹층(41)은 상기 제2전극(51)과 30~50% 범위의 영역(D4)으로 수직 방향으로 오버랩될 수 있다. 상기 제1전류 블록킹층(41)의 일부는 상기 제2전극(51)으로부터 노출될 수 있다. 상기 제2전극(51)의 위치는 제1전류 블록킹층(41)의 센터를 중심으로 제1전극의 반대측 방향(C2)으로 배치된다. 이에 따라 제2전극(51)으로 공급된 전류는 상기 제1전류 블록킹(41)에 의해 차단될 수 있고, 제1전극층(31)에 의해 확산된 후, 발광 구조층(20)에 공급될 수 있다.
도 6은 도 1의 발광 소자의 다른 평면도이다.
도 6을 참조하면, 제2전극(51)은 상기 제1전극층(31) 상에 배치되며, 암(arm) 구조 또는 핑거(finger) 구조의 전류 확산 패턴(51A,51B)를 포함한다. 상기 전류 확산 패턴(51A,51B)은 상기 제2전극(51)의 구성하는 재질 중에서 선택될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제2전극(51)은 패드일 수 있으며, 와이어가 본딩될 수 있다.
제1전류 블록킹층(41)은 상기 제2전극(51)의 아래에 배치되고, 그 일부(46)는 상기 전류 확산 패턴(51A,51B)의 아래에 수직 방향으로 오버랩되게 연장될 수 있다. 상기 제1전류 블록킹층(41)은 제2전극(51) 및 상기 전류 확산 패턴(51A,51B)에 의해 공급된 전류의 경로를 변경시켜 줄 수 있다.
다른 예로서, 상기 제1전극(51)은 제1도전형 반도체층(17)의 둘레를 따라 노출된 영역에 전류 확산 패턴(미도시)을 구비할 수 있으며, 이에 대해 한정하지는 않는다.
도 7은 제4실시 예에 따른 발광 소자를 나타낸 도면이다.
도 7을 참조하면, 발광소자(101)는 제1 도전형 반도체층(17)과, 상기 제1 도전형 반도체층(17) 위에 배치된 활성층(19)과, 상기 활성층(19) 위에 배치된 제2 도전형 반도체층(21)과, 상기 제2도전형 반도체층(21) 위에 배치된 제1전류 블록킹층(41) 및 제1전극층(31)과, 상기 제1도전형 반도체층(17)의 일부 영역 위에 배치된 제2전류 블록킹층(45) 및 제2전극층(35)과, 상기 제2전극층(35) 위에 상기 제2전류 블록킹층(45)와 수직 방향으로 오버랩되게 배치된 제1전극(55)과, 상기 제1전류 블록킹층(41)과 수직 방향으로 오버랩되며 상기 제1전극층(31)과 연결된 제2전극(51)을 포함한다.
상기 제1 및 제2전류 블록킹층(41,45)은 절연성 및 투과성 재질의 폴리이미드 재질로 형성될 수 있다. 상기 제1전류 블록킹층(41)의 구조는 제1실시 예의 설명을 참조하기로 한다.
상기 제2전류 블록킹층(45)은 상기 제1도전형 반도체층(17)의 일부 영역 위에 형성된다. 상기 제2전류 블록킹층(45)의 너비 및 면적은 상기 제1전극(55)의 너비 및 면적보다 크게 형성될 수 있다. 상기 제2전극층(35)은 상기 제1전극(55)과 상기 제2전류 블록킹층(45) 사이에 배치되고 일부가 상기 제1도전형 반도체층(17)에 접촉된다. 이에 따라 상기 제1전극(55)로부터 전달되는 전류를 상기 제2전류 블록킹층(45)이 차단하고, 상기 제2전극층(35)를 통해 확산시킨 후 공급할 수 있다. 상기 제2전극층(35)의 재질은 전도성 금속 산화물 재질이거나, 금속 재질일 수 있다.
도 8은 도 1의 발광소자를 이용한 수직형 발광소자의 예를 나타낸 도면이다.
도 8을 참조하면, 발광소자(102)는 발광 구조층(20) 아래에 복수의 전도층(65,67,69)을 갖는 제2전극(70), 상기 발광 구조층(20) 위에 배치된 제1전극(57), 상기 발광 구조층(20)과 제2전극(70) 사이에 제1전극(57)과 수직 방향으로 대응된 전류 블록킹층(61), 및 지지부재(73)를 포함한다.
상기 제2전극(70)은 발광 구조층(20)의 제2도전형 반도체층(21) 아래에 배치되며, 접촉층(65), 반사층(67), 및 본딩층(69)을 포함한다. 상기 접촉층(65)은 상기 제2도전형 반도체층(21)의 하면에 접촉되며, 일부는 상기 전류 블록킹층(61)의 하면으로 연장될 수 있다. 상기 접촉층(65)은 상기 전류 블록킹층(61)의 두께보다 얇게 형성될 수 있다. 상기 접촉층(65)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO 등과 같은 저 전도성 물질이거나 Ni, Ag의 금속을 이용할 수 있다. 상기 접촉층(65) 아래에 반사층(67)이 형성되며, 상기 반사층(67)은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 그 조합으로 구성된 그룹으로부터 선택된 물질로 이루어진 적어도 하나의 층을 포함하는 구조로 형성될 수 있다. 상기 반사층(67)은 상기 제2도전형 반도체층(21) 아래에 접촉될 수 있으며, 금속으로 오믹 접촉하거나 ITO와 같은 저 전도 물질로 오믹 접촉할 수 있으며, 이에 대해 한정하지는 않는다.
상기 반사층(67) 아래에는 본딩층(69)이 형성되며, 상기 본딩층(69)은 베리어 금속 또는 본딩 금속으로 사용될 수 있으며, 그 물질은 예를 들어, Ti, Au, Sn, Ni, Cr, Ga, In, Bi, Cu, Ag 및 Ta와 선택적인 합금 중에서 적어도 하나를 포함할 수 있다.
상기 발광 구조층(20) 아래에 전류 블록킹층(61) 및 채널층(63)이 배치된다. 상기 전류 블록킹층(61)은 폴리이미드 예컨대, 감광성 폴리이미드로 형성될 수 있으며, 상기 폴리이미드는 절연성 및 투과성 재질일 수 있다.
상기 전류 블록킹층(61)은 상기 발광 구조층(20) 위에 배치된 제1전극(81)과 상기 발광 구조층(20)의 두께 방향으로 대응되게 배치된다. 상기 전류 블록킹층(61)의 너비(D5)는 상기 제1전극(57)의 너비의 80% 내지 150% 범위로 형성될 수 있다. 이러한 전류 블록킹층(61)은 상기 제2전극(70)으로부터 공급되는 전류의 수직 이동 경로를 차단하여, 다른 경로로 확산시켜 줄 수 있다.
상기 채널층(63)은 상기 제2도전형 반도체층(21)의 하면 에지를 따라 형성되며, 링 형상, 루프 형상 또는 프레임 형상으로 형성될 수 있다. 상기 채널층(63)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, SiO2, SiOx, SiOxNy, Si3N4, Al2O3, TiO2 중 적어도 하나를 포함할 수 있다. 상기 채널층(63)의 내측부는 상기 제2도전형 반도체층(23) 아래에 배치되고, 외측부는 상기 발광 구조층(20)의 측면보다 더 외측에 배치된다.
상기 본딩층(69) 아래에는 지지 부재(73)가 형성되며, 상기 지지 부재(73)는 전도성 부재로 형성될 수 있으며, 그 물질은 구리(Cu-copper), 금(Au-gold), 니켈(Ni-nickel), 몰리브덴(Mo), 구리-텅스텐(Cu-W), 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)와 같은 전도성 물질로 형성될 수 있다. 상기 지지부재(73)는 다른 예로서, 전도성 시트로 구현될 수 있다. 상기 제2전극(70)은 상기 지지부재(73)을 포함할 수 있으며, 상기 제2전극(70)의 층들 중 적어도 하나 또는 복수의 층은 상기 지지부재(73)와 동일한 너비로 형성될 수 있다.
여기서, 상기 도 1의 기판은 제거하게 된다. 상기 성장 기판의 제거 방법은 물리적 방법(예: Laser lift off) 또는/및 화학적 방법(습식 에칭 등)으로 제거할 수 있으며, 상기 제1도전형 반도체층(17)을 노출시켜 준다. 상기 기판이 제거된 방향을 통해 아이솔레이션 에칭을 수행하여, 상기 제1도전형 반도체층(17) 상에 제1전극(81)을 형성하게 된다.
상기 제1도전형 반도체층(17)의 상면에는 러프니스와 같은 광 추출 구조(17A)로 형성될 수 있다. 상기 제1전극(57)은 상기 제1도전형 반도체층(17)의 상면 중 평탄한 면 상에 배치될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광 구조층(20)의 측면 및 상면에는 절연층이 더 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이에 따라 발광 구조층(20) 위에 제1전극(81) 및 아래에 지지 부재(73)를 갖는 수직형 전극 구조를 갖는 발광소자(102)가 제조될 수 있다.
도 8는 도 1의 발광소자를 이용한 수직형 발광소자의 다른 예를 나타낸 도면이다. 도 8을 설명함에 있어서, 도 7과 동일한 부분은 도 7을 설명을 참조하기로 한다.
도 8를 참조하면, 발광소자(103)는 발광 구조층(20) 아래에 복수의 전도층(65,67,69)을 갖는 제2전극(170), 상기 발광 구조층(20) 위에 배치된 제1전극(57), 상기 발광 구조층(20)과 제2전극(70) 사이에 제1전극(57)과 수직 방향으로 대응된 전류 블록킹층(61), 채널층(64) 및 지지부재(73)를 포함한다.
상기 전류 블록킹층(61)과 채널층(64)은 동일한 폴리이미드 재질로 형성될 수 있으며, 상기 전류 블록킹층(61)과 상기 채널층(64) 사이의 오픈 영역(A1)에는 상기 발광 구조층(20)의 제2도전형 반도체층(21)의 하면이 노출되며, 상기 제2도전형 반도체층(21)의 하면에는 전극층(65)이 배치된다. 이에 따라 전류 블록킹(61)과 채널층(64)을 폴리이미드로 형성해 줌으로써, 내열성을 개선시키고 광 추출 효율을 개선시켜 줄 수 있다.
도 10은 실시 예에 따른 전류 블록킹층을 제조하는 과정을 나타낸 도면이다.
도 10을 참조하면, 발광 구조층(20)의 상면에 폴리이미드 재질의 전류 블록킹층(41A)을 형성한 다음(A), 상기 전류 블록킹층(41A)의 상면에 에칭하지 않을 영역에 마스크층(40)을 형성하고(B), 상기 마스크층(40)이 형성되지 않을 영역에 대해 건식 에칭으로 제거한다. 이러한 과정은 포토리소그래피(Photolithography) 과정으로 구현될 수 있다. 이하 상기 마스크층(40)을 제거함으로써, 상기 발광 구조층(20)의 상면의 정해진 영역에 전류 블록킹층(41)을 형성시켜 줄 수 있다(C). 상기 마스크층(40)은 포토 레지스트 재질로 형성될 수 있다. 이와 같이, 별도의 습식 에칭 공정 없이도 폴리이미드 재질의 전류 블록킹층(41)을 형성해 줌으로써, 발광 구조층(20)의 표면이 에칭되거나, 에칭에 의한 칩 불량을 방지할 수 있다. 또한 플라즈마를 이용한 SiO2와 같은 블록킹 물질을 형성할 때, P형 반도체층에 전달되는 충격을 제거할 수 있다.
상기 도 9 및 도 10에 개시된 제1전극(57)은 도 6과 같이 전류 확산 패턴을 구비할 수 있으며, 상기 전류 블록킹층은 상기 전류 확산 패턴을 따라 수직 방향으로 오버랩되게 배치될 수 있다.
도 11은 실시 예에 따른 폴리이미드 재질의 투과도를 나타낸 그래프이다.
도 11과 같이, 실시 예에 따른 폴리이미드는 전극 아래에 배치됨으로써, 전극으로부터 반사된 광이나 발광 구조층으로부터 입사된 광이 투과될 수 있다. 이러한 투과도를 보면, 파장대역이 단 파장에 가까울수록 투과도가 높고, 단 파장에 가까울수록 투과도는 낮을 수 있다. 예컨대, 적색 파장 대역(예: 600-700nm)인 경우 96% 이상의 투과도를 나타내며, 청색 파장(예: 420-460nm)인 경우 70% 범위로 나타난다.
한편, 도 12는 실시 예에 따른 발광소자가 적용된 발광소자 패키지를 나타낸 도면이다.
도 12를 참조하면, 실시 예에 따른 발광소자 패키지는 몸체(120)와, 상기 몸체(120)에 배치된 제1 리드전극(131) 및 제2 리드전극(132)과, 상기 몸체(120)에 제공되어 상기 제1 리드전극(131) 및 제2 리드전극(132)과 전기적으로 연결되는 실시 예에 따른 발광소자(100)와, 상기 발광소자(100)를 포위하는 몰딩부재(140)를 포함할 수 있다.
상기 몸체(120)는 실리콘 재질, 합성수지 재질, 또는 금속 재질을 포함하여 형성될 수 있으며, 상기 발광소자(100)의 주위에 경사면을 갖는 캐비티를 구비할 수 있다.
상기 제1 리드전극(131) 및 제2 리드전극(132)은 서로 전기적으로 분리되며, 상기 발광소자(100)에 전원을 제공한다. 또한, 상기 제1 리드전극(131) 및 제2 리드전극(132)은 상기 발광소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시킬 수 있으며, 상기 발광소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
상기 발광소자(100)는 상기 몸체(120) 위에 배치되거나 상기 제1 리드전극(131) 또는 제2 리드전극(132) 위에 배치될 수 있다.
상기 발광소자(100)는 상기 제1 리드전극(131) 및 제2 리드전극(132)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다.
상기 몰딩부재(140)는 상기 발광소자(100)를 포위하여 상기 발광소자(100)를 보호할 수 있다. 또한, 상기 몰딩부재(140)에는 형광체가 포함되어 상기 발광소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
실시 예에 따른 발광소자 또는 발광소자 패키지는 복수 개가 기판 위에 어레이될 수 있으며, 상기 발광소자 패키지의 광 경로 상에 광학 부재인 렌즈, 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광소자 패키지, 기판, 광학 부재는 라이트 유닛으로 기능할 수 있다. 상기 라이트 유닛은 탑뷰 또는 사이드 뷰 타입으로 구현되어, 휴대 단말기 및 노트북 컴퓨터 등의 표시 장치에 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광소자 또는 발광소자 패키지를 포함하는 조명 장치로 구현될 수 있다. 예를 들어, 조명 장치는 램프, 가로등, 전광판, 전조등을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 자동차 전조등뿐만 아니라 후미등에도 적용될 수 있다.
실시 예에 따른 발광소자는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 복수의 발광소자가 어레이된 구조를 포함하며, 도 13 및 도 14에 도시된 표시 장치, 도 15에 도시된 조명 장치를 포함할 수 있다.
도 13을 참조하면, 실시 예에 따른 표시 장치(1000)는 도광판(1041)과, 상기 도광판(1041)에 빛을 제공하는 발광 모듈(1031)과, 상기 도광판(1041) 아래에 반사 부재(1022)와, 상기 도광판(1041) 위에 광학 시트(1051)와, 상기 광학 시트(1051) 위에 표시 패널(1061)과, 상기 도광판(1041), 발광 모듈(1031) 및 반사 부재(1022)를 수납하는 바텀 커버(1011)를 포함할 수 있으나, 이에 한정되지 않는다.
상기 바텀 커버(1011), 반사시트(1022), 도광판(1041), 광학 시트(1051)는 라이트 유닛(1050)으로 정의될 수 있다.
상기 도광판(1041)은 빛을 확산시켜 면광원화 시키는 역할을 한다. 상기 도광판(1041)은 투명한 재질로 이루어지며, 예를 들어, PMMA(polymethyl metaacrylate)와 같은 아크릴 수지 계열, PET(polyethylene terephthlate), PC(poly carbonate), COC(cycloolefin copolymer) 및 PEN(polyethylene naphthalate) 수지 중 하나를 포함할 수 있다.
상기 발광모듈(1031)은 상기 도광판(1041)의 적어도 일 측면에 빛을 제공하며, 궁극적으로는 표시 장치의 광원으로써 작용하게 된다.
상기 발광모듈(1031)은 바텀 커버(1011) 내에 적어도 하나가 제공될 수 있으며, 상기 도광판(1041)의 일 측면에서 직접 또는 간접적으로 광을 제공할 수 있다. 상기 발광 모듈(1031)은 기판(1033)과 위에서 설명된 실시 예에 따른 발광소자 또는 발광소자 패키지(200)를 포함할 수 있다. 상기 발광소자 패키지(200)는 상기 기판(1033) 위에 소정 간격으로 어레이될 수 있다.
상기 기판(1033)은 회로패턴을 포함하는 인쇄회로기판(PCB, Printed Circuit Board)일 수 있다. 다만, 상기 기판(1033)은 일반 PCB 뿐 아니라, 메탈 코어 PCB(MCPCB, Metal Core PCB), 연성 PCB(FPCB, Flexible PCB) 등을 포함할 수도 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 바텀 커버(1011)의 측면 또는 방열 플레이트 위에 제공될 경우, 상기 기판(1033)은 제거될 수 있다. 여기서, 상기 방열 플레이트의 일부는 상기 바텀 커버(1011)의 상면에 접촉될 수 있다.
그리고, 상기 다수의 발광소자 패키지(200)는 빛이 방출되는 출사면이 상기 도광판(1041)과 소정 거리 이격되도록 탑재될 수 있으며, 이에 대해 한정하지는 않는다. 상기 발광소자 패키지(200)는 상기 도광판(1041)의 일측면인 입광부에 광을 직접 또는 간접적으로 제공할 수 있으며, 이에 대해 한정하지는 않는다.
상기 도광판(1041) 아래에는 상기 반사 부재(1022)가 배치될 수 있다. 상기 반사 부재(1022)는 상기 도광판(1041)의 하면으로 입사된 빛을 반사시켜 위로 향하게 함으로써, 상기 라이트 유닛(1050)의 휘도를 향상시킬 수 있다. 상기 반사 부재(1022)는 예를 들어, PET, PC, PVC 레진 등으로 형성될 수 있으나, 이에 대해 한정하지는 않는다. 상기 반사 부재(1022)는 상기 바텀 커버(1011)의 상면일 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 상기 도광판(1041), 발광모듈(1031) 및 반사 부재(1022) 등을 수납할 수 있다. 이를 위해, 상기 바텀 커버(1011)는 상면이 개구된 박스(box) 형상을 갖는 수납부(1012)가 구비될 수 있으며, 이에 대해 한정하지는 않는다. 상기 바텀 커버(1011)는 탑 커버와 결합될 수 있으며, 이에 대해 한정하지는 않는다.
상기 바텀 커버(1011)는 금속 재질 또는 수지 재질로 형성될 수 있으며, 프레스 성형 또는 압출 성형 등의 공정을 이용하여 제조될 수 있다. 또한 상기 바텀 커버(1011)는 열 전도성이 좋은 금속 또는 비 금속 재료를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
상기 표시 패널(1061)은 예컨대, LCD 패널로서, 서로 대향되는 투명한 재질의 제1 및 제2 기판, 그리고 제1 및 제2 기판 사이에 개재된 액정층을 포함한다. 상기 표시 패널(1061)의 적어도 일면에는 편광판이 부착될 수 있으며, 이러한 편광판의 부착 구조로 한정하지는 않는다. 상기 표시 패널(1061)은 광학 시트(1051)를 통과한 광에 의해 정보를 표시하게 된다. 이러한 표시 장치(1000)는 각 종 휴대 단말기, 노트북 컴퓨터의 모니터, 랩탑 컴퓨터의 모니터, 텔레비젼 등에 적용될 수 있다.
상기 광학 시트(1051)는 상기 표시 패널(1061)과 상기 도광판(1041) 사이에 배치되며, 적어도 한 장의 투광성 시트를 포함한다. 상기 광학 시트(1051)는 예컨대 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등과 같은 시트 중에서 적어도 하나를 포함할 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 또는/및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다. 또한 상기 표시 패널(1061) 위에는 보호 시트가 배치될 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 발광 모듈(1031)의 광 경로 상에는 광학 부재로서, 상기 도광판(1041) 및 광학 시트(1051)를 포함할 수 있으며, 이에 대해 한정하지는 않는다.
도 14는 실시 예에 따른 표시 장치의 다른 예를 나타낸 도면이다.
도 14를 참조하면, 표시 장치(1100)는 바텀 커버(1152), 상기에 개시된 발광소자(100)가 어레이된 기판(1020), 광학 부재(1154), 및 표시 패널(1155)을 포함한다. 상기 기판(1020)과 상기 발광소자 패키지(200)는 발광 모듈(1060)로 정의될 수 있다. 상기 바텀 커버(1152)에는 수납부(1153)를 구비할 수 있으며, 이에 대해 한정하지는 않는다.
여기서, 상기 광학 부재(1154)는 렌즈, 도광판, 확산 시트, 수평 및 수직 프리즘 시트, 및 휘도 강화 시트 등에서 적어도 하나를 포함할 수 있다. 상기 도광판은 PC 재질 또는 PMMA(Poly methy methacrylate) 재질로 이루어질 수 있으며, 이러한 도광판은 제거될 수 있다. 상기 확산 시트는 입사되는 광을 확산시켜 주고, 상기 수평 및 수직 프리즘 시트는 입사되는 광을 표시 영역으로 집광시켜 주며, 상기 휘도 강화 시트는 손실되는 광을 재사용하여 휘도를 향상시켜 준다.
상기 광학 부재(1154)는 상기 발광 모듈(1060) 위에 배치되며, 상기 발광 모듈(1060)로부터 방출된 광을 면 광원하거나, 확산, 집광 등을 수행하게 된다.
도 15는 실시 예에 따른 조명장치를 나타낸 도면이다.
도 15를 참조하면, 실시 예에 따른 조명 장치는 커버(2100), 광원 모듈(2200), 방열체(2400), 전원 제공부(2600), 내부 케이스(2700), 소켓(2800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(2300)와 홀더(2500) 중 어느 하나 이상을 더 포함할 수 있다. 상기 광원 모듈(2200)은 실시 예에 따른 발광소자 패키지를 포함할 수 있다.
예컨대, 상기 커버(2100)는 벌브(bulb) 또는 반구의 형상을 가지며, 속이 비어 있고, 일 부분이 개구된 형상으로 제공될 수 있다. 상기 커버(2100)는 상기 광원 모듈(2200)과 광학적으로 결합될 수 있다. 예를 들어, 상기 커버(2100)는 상기 광원 모듈(2200)로부터 제공되는 빛을 확산, 산란 또는 여기 시킬 수 있다. 상기 커버(2100)는 일종의 광학 부재일 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합될 수 있다. 상기 커버(2100)는 상기 방열체(2400)와 결합하는 결합부를 가질 수 있다.
상기 커버(2100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 상기 커버(2100)의 내면의 표면 거칠기는 상기 커버(2100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 상기 광원 모듈(2200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
상기 커버(2100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 상기 커버(2100)는 외부에서 상기 광원 모듈(2200)이 보이도록 투명할 수 있고, 불투명할 수 있다. 상기 커버(2100)는 블로우(blow) 성형을 통해 형성될 수 있다.
상기 광원 모듈(2200)은 상기 방열체(2400)의 일 면에 배치될 수 있다. 따라서, 상기 광원 모듈(2200)로부터의 열은 상기 방열체(2400)로 전도된다. 상기 광원 모듈(2200)은 광원부(2210), 연결 플레이트(2230), 커넥터(2250)를 포함할 수 있다.
상기 부재(2300)는 상기 방열체(2400)의 상면 위에 배치되고, 복수의 광원부(2210)들과 커넥터(2250)이 삽입되는 가이드홈(2310)들을 갖는다. 상기 가이드홈(2310)은 상기 광원부(2210)의 기판 및 커넥터(2250)와 대응된다.
상기 부재(2300)의 표면은 빛 반사 물질로 도포 또는 코팅된 것일 수 있다. 예를 들면, 상기 부재(2300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 상기 부재(2300)는 상기 커버(2100)의 내면에 반사되어 상기 광원 모듈(2200)측 방향으로 되돌아오는 빛을 다시 상기 커버(2100) 방향으로 반사한다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
상기 부재(2300)는 예로서 절연 물질로 이루어질 수 있다. 상기 광원 모듈(2200)의 연결 플레이트(2230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 상기 방열체(2400)와 상기 연결 플레이트(2230) 사이에 전기적인 접촉이 이루어질 수 있다. 상기 부재(2300)는 절연 물질로 구성되어 상기 연결 플레이트(2230)와 상기 방열체(2400)의 전기적 단락을 차단할 수 있다. 상기 방열체(2400)는 상기 광원 모듈(2200)로부터의 열과 상기 전원 제공부(2600)로부터의 열을 전달받아 방열한다.
상기 홀더(2500)는 내부 케이스(2700)의 절연부(2710)의 수납홈(2719)을 막는다. 따라서, 상기 내부 케이스(2700)의 상기 절연부(2710)에 수납되는 상기 전원 제공부(2600)는 밀폐된다. 상기 홀더(2500)는 가이드 돌출부(2510)를 갖는다. 상기 가이드 돌출부(2510)는 상기 전원 제공부(2600)의 돌출부(2610)가 관통하는 홀을 갖는다.
상기 전원 제공부(2600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 상기 광원 모듈(2200)로 제공한다. 상기 전원 제공부(2600)는 상기 내부 케이스(2700)의 수납홈(2719)에 수납되고, 상기 홀더(2500)에 의해 상기 내부 케이스(2700)의 내부에 밀폐된다. 상기 전원 제공부(2600)는 돌출부(2610), 가이드부(2630), 베이스(2650), 연장부(2670)를 포함할 수 있다.
상기 가이드부(2630)는 상기 베이스(2650)의 일 측에서 외부로 돌출된 형상을 갖는다. 상기 가이드부(2630)는 상기 홀더(2500)에 삽입될 수 있다. 상기 베이스(2650)의 일 면 위에 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 상기 광원 모듈(2200)의 구동을 제어하는 구동칩, 상기 광원 모듈(2200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
상기 연장부(2670)는 상기 베이스(2650)의 다른 일 측에서 외부로 돌출된 형상을 갖는다. 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750) 내부에 삽입되고, 외부로부터의 전기적 신호를 제공받는다. 예컨대, 상기 연장부(2670)는 상기 내부 케이스(2700)의 연결부(2750)의 폭과 같거나 작게 제공될 수 있다. 상기 연장부(2670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결되고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(2800)에 전기적으로 연결될 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
11: 기판 13: 버퍼층
15: 저 전도층 17: 제1도전형 반도체층
19: 활성층 20: 발광 구조층
21: 제2도전형 반도체층 31,35: 전극층
41,45,61: 전류 블록킹층 51,70: 제2전극
55,57: 제1전극 65: 접촉층
67: 반사층 59: 본딩층
73: 지지부재

Claims (10)

  1. 제1도전형 반도체층; 상기 제1도전형 반도체층 위에 제2도전형 반도체층; 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 활성층을 포함하는 발광 구조층;
    상기 제1도전형 반도체층에 연결된 제1전극;
    상기 제2도전형 반도체층의 상면 위에 제2전극;
    상기 제2도전형 반도체층과 상기 제2전극 사이에 상기 제2전극과 수직 방향으로 오버랩되는 제1전류 블록킹층; 및
    상기 제2도전형 반도체층 위에 배치되며 상기 제1전류 블록킹층 및 상기 제2전극과 접촉된 제1전극층을 포함하며,
    상기 제1전류 블록킹층은 폴리이미드 재질을 포함하고,
    상기 제1전류 블록킹층은 상기 제1전극층과 수직 방향으로 오버랩되지 않고,
    상기 제1전류 블록킹층의 전 측면은 상기 제1전극층과 접촉하며, 상기 제1전류 블록킹층의 상면은 상기 제2전극과 접촉하고,
    상기 제1전류 블록킹층은 상기 제1전극층보다 두꺼운 두께를 가지고,
    상기 제1전류 블록킹층의 상면은, 상기 제1전극층의 상면보다 상부에 배치되고,
    상기 제1전류 블록킹층의 상면 너비는 상기 제2전극의 너비보다 좁은 발광 소자.
  2. 제1항에 있어서,
    상기 제1전류 블록킹층의 상면은,
    평탄한 제1면; 및
    상기 제1면과 상기 제1전류 블록킹층의 측면 사이에 경사진 제2면을 포함하고,
    상기 제2면의 저점은 상기 제1전극층의 상면과 동일한 위치에 배치되는 발광 소자.
  3. 제2항에 있어서,
    상기 제2전극은,
    상기 제1전류 블록킹층 및 상기 제1전극층 상에 배치되는 접착층; 및
    상기 접착층 상에 배치되는 본딩층을 포함하고,
    상기 접착층은 상기 제1면 및 상기 제2면과 직접 접촉하는 발광 소자.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 제1전극과 상기 제1도전형 반도체층 사이에 제2전류 블록킹층; 및 상기 제2전류 블록킹층과 상기 제1전극 사이에 배치되며 상기 제1도전형 반도체층과 연결된 제2전극층을 포함하며,
    상기 제2전류 블록킹층은 상기 제1전류 블록킹과 동일한 재질인 발광 소자.
  8. 삭제
  9. 제1항에 있어서,
    상기 제2전극은 상기 제1전극층 상에 배치되는 전류 확산 패턴을 포함하고,
    상기 제1전류 블록킹층의 일부는 상기 전류 확산 패턴과 오버랩되게 배치되는 발광 소자.
  10. 삭제
KR1020140018960A 2014-02-19 2014-02-19 발광 소자 및 이를 구비한 조명 장치 KR102131355B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140018960A KR102131355B1 (ko) 2014-02-19 2014-02-19 발광 소자 및 이를 구비한 조명 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140018960A KR102131355B1 (ko) 2014-02-19 2014-02-19 발광 소자 및 이를 구비한 조명 장치

Publications (2)

Publication Number Publication Date
KR20150097990A KR20150097990A (ko) 2015-08-27
KR102131355B1 true KR102131355B1 (ko) 2020-07-07

Family

ID=54059540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140018960A KR102131355B1 (ko) 2014-02-19 2014-02-19 발광 소자 및 이를 구비한 조명 장치

Country Status (1)

Country Link
KR (1) KR102131355B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102386513B1 (ko) 2016-08-05 2022-04-22 서울바이오시스 주식회사 발광소자
WO2018026191A1 (ko) * 2016-08-05 2018-02-08 서울바이오시스주식회사 발광소자
CN117525233B (zh) * 2024-01-05 2024-04-12 南昌凯迅光电股份有限公司 一种小尺寸红光led芯片及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3946337B2 (ja) * 1997-02-21 2007-07-18 株式会社東芝 窒化ガリウム系化合物半導体レーザ
KR101865918B1 (ko) * 2011-06-27 2018-06-08 엘지이노텍 주식회사 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR20130066164A (ko) * 2011-12-12 2013-06-20 삼성전자주식회사 반도체 발광소자 제조방법 및 이를 이용하여 제조된 반도체 발광소자

Also Published As

Publication number Publication date
KR20150097990A (ko) 2015-08-27

Similar Documents

Publication Publication Date Title
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
KR102098110B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101886156B1 (ko) 발광소자
KR101976459B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
US9842974B2 (en) Light emitting device including a connection wiring
JP5709949B2 (ja) 発光素子
KR102065398B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102065390B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102008313B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102131355B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR20140043635A (ko) 발광소자
KR20140034472A (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102098923B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101997242B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101946919B1 (ko) 발광소자
KR102169826B1 (ko) 발광소자
KR102098323B1 (ko) 발광소자
KR20120139128A (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102175341B1 (ko) 발광소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102008328B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102065437B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR102008291B1 (ko) 발광소자, 발광소자 패키지 및 라이트 유닛
KR101962232B1 (ko) 발광소자
KR102086115B1 (ko) 발광소자
KR102119731B1 (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant