KR20160007890A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20160007890A
KR20160007890A KR1020140085398A KR20140085398A KR20160007890A KR 20160007890 A KR20160007890 A KR 20160007890A KR 1020140085398 A KR1020140085398 A KR 1020140085398A KR 20140085398 A KR20140085398 A KR 20140085398A KR 20160007890 A KR20160007890 A KR 20160007890A
Authority
KR
South Korea
Prior art keywords
pixels
power source
source voltage
lines
voltage line
Prior art date
Application number
KR1020140085398A
Other languages
English (en)
Other versions
KR102192722B1 (ko
Inventor
인해정
김동규
김정배
박용성
정보용
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140085398A priority Critical patent/KR102192722B1/ko
Priority to US14/737,883 priority patent/US9659525B2/en
Publication of KR20160007890A publication Critical patent/KR20160007890A/ko
Application granted granted Critical
Publication of KR102192722B1 publication Critical patent/KR102192722B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 실시 예에 따른 표시장치는 데이터선들, 주사선들, 제1 전원 전압선들, 및 상기 데이터선들 및 주사선들에 접속된 화소들을 포함하는 표시패널; 상기 데이터선들에 데이터 전압들을 공급하는 데이터 구동부; 상기 주사선들에 주사 신호들을 공급하는 주사 구동부; 및 상기 제1 전원 전압선들에 제1 전원 전압을 공급하는 전원 공급부를 구비하고, 상기 표시패널은 s(s는 2 이상의 양의 정수) 개의 화소들과 상기 제1 전원 전압선 사이에 접속된 보상 저항을 더 포함하는 것을 특징으로 한다.

Description

표시장치{DISPLAY DEVICE}
본 발명의 실시 예는 표시장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다.
평판표시장치 중에서 유기발광다이오드 표시장치는 데이터선들, 주사선들, 및 데이터선들과 주사선들의 교차 영역에 매트릭스(matrix) 형태로 배치된 다수의 화소들을 포함하는 표시패널, 데이터선들에 데이터 전압들을 공급하는 데이터 구동부, 및 주사선들에 주사 신호들을 공급하는 주사 구동부를 구비한다. 또한, 표시패널은 다수의 전원 전압들을 공급하는 전원 공급부를 더 구비한다. 화소들 각각은 주사신호가 공급될 때 데이터선을 통해 공급되는 데이터 전압에 따라 다수의 전원 전압들 중 제1 전원 전압으로부터 유기발광다이오드로 흐르는 전류를 제어함으로써 소정의 밝기로 발광한다.
하지만, 제1 전원 전압을 공급하는 제1 전원 전압선은 화소들에 접속되기 때문에, 제1 전원 전압은 화소들에 전류가 공급됨에 따라 전압 강하(IR drop)된다. 즉, 전압 강하로 인하여 제1 주사선에 접속된 화소들에 공급되는 제1 전원 전압과 제i(i는 2 이상의 양의 정수) 주사선에 접속된 화소들에 공급되는 제1 전원 전압 사이에 차이가 발생하게 된다. 그 결과, 화소들의 위치에 따라 휘도가 불균일해지는 문제, 즉 LRU(long range uniformity)가 낮아지는 문제가 발생하게 된다.
본 발명의 실시 예는 제1 전원 전압의 전압 강하(IR drop)로 인해 화소들의 휘도가 불균일해지는 것을 방지할 수 있는 표시장치를 제공한다.
본 발명의 실시 예에 따른 표시장치는 데이터선들, 주사선들, 제1 전원 전압선들, 및 상기 데이터선들 및 주사선들에 접속된 화소들을 포함하는 표시패널; 상기 데이터선들에 데이터 전압들을 공급하는 데이터 구동부; 상기 주사선들에 주사 신호들을 공급하는 주사 구동부; 및 상기 제1 전원 전압선들에 제1 전원 전압을 공급하는 전원 공급부를 구비하고, 상기 표시패널은 s(s는 2 이상의 양의 정수) 개의 화소들과 상기 제1 전원 전압선 사이에 접속된 보상 저항을 더 포함하는 것을 특징으로 한다.
상기 화소들 각각은, 제어 전극의 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 전류량을 제어하는 구동 트랜지스터; 상기 주사선의 주사신호에 의해 턴-온되어 상기 데이터선의 데이터 전압을 상기 구동 트랜지스터의 제어 전극에 공급하는 주사 트랜지스터; 상기 구동 트랜지스터에 의해 제어되는 전류량에 따라 발광하는 유기발광다이오드; 및 상기 구동 트랜지스터의 제어 전극과 제1 전극 사이에 접속된 커패시터를 포함하는 것을 특징으로 한다.
상기 보상 저항은 상기 s 개의 화소들 각각의 구동 트랜지스터의 제1 전극과 상기 제1 전원 전압선 사이에 접속되는 것을 특징으로 한다.
상기 s 개의 화소들은 상기 주사선들과 나란한 방향인 제1 방향으로 인접한 화소들인 것을 특징으로 한다.
상기 데이터선과 나란한 방향인 제2 방향으로 인접한 s 개의 보상 저항들은 서로 다른 제1 전원 전압선에 접속되는 것을 특징으로 한다.
상기 s 개의 화소들은 상기 데이터선들과 나란한 방향인 제2 방향으로 인접한 화소들인 것을 특징으로 한다.
상기 주사선들과 나란한 방향인 제1 방향으로 인접한 s 개의 보상 저항들은 서로 다른 제1 전원 전압선에 접속되는 것을 특징으로 한다.
상기 s 개의 화소들은 상기 주사선들과 나란한 방향인 제1 방향으로 인접한 화소들과 상기 데이터선들과 나란한 방향인 제2 방향으로 인접한 화소들인 것을 특징으로 한다.
상기 s 개의 화소들은 사각형 형태를 이루는 것을 특징으로 한다.
보상 저항들 중 일부만이 상기 s 개의 화소들과 상기 제1 전원 전압선 사이에 접속되는 것을 특징으로 한다.
상기 제1 전원 전압선의 시작 단에 가깝게 접속된 보상 저항들은 상기 s 개의 화소들과 상기 제1 전원 전압선 사이에 접속되는 반면에, 상기 제1 전원 전압선의 끝 단에 가깝게 접속된 보상 저항은 하나의 화소와 상기 제1 전원 전압선 사이에 접속되는 것을 특징으로 한다.
상기 제1 전원 전압선의 시작 단에 가까울수록 상기 보상 저항과 접속되는 상기 화소의 개수는 더 많아지고, 상기 제1 전원 전압선의 끝 단에 가까울수록 상기 보상 저항과 접속되는 상기 화소의 개수는 더 적어지는 것을 특징으로 한다.
상기 표시패널은 상기 보상 저항에 접속된 상기 s 개의 화소들의 구동 트랜지스터들의 제1 전극들을 상기 보상 저항에 인접한 다른 보상 저항에 접속된 s 개의 화소들의 구동 트랜지스터들의 제1 전극들을 접속하는 메쉬 라인을 더 포함하는 것을 특징으로 한다.
본 발명의 실시 예는 제1 전원 전압의 전압 강하에 의해 화소들 각각의 구동 트랜지스터의 소스 전극의 전압이 서로 달라지는 것을 방지하기 위해, 화소들과 제1 전원 전압선 사이에 보상 저항을 형성한다. 특히, 본 발명의 실시 예는 제1 전원 전압선의 시작 단에 가깝게 접속될수록 보상 저항의 크기를 더 크게 설계함으로써, 제1 전원 전압의 전압 강하로 인해 화소들의 휘도가 불균일해지는 것을 방지할 수 있다.
또한, 본 발명의 실시 예는 s 개의 화소들과 제1 전원 전압선 사이에 보상 저항을 형성하기 때문에, 보상 저항을 s 개의 화소들의 면적 내에 형성할 수 있다. 그 결과, 본 발명의 실시 예는 단위 화소당 형성되는 보상 저항의 크기를 줄일 수 있으므로, 표시장치가 고해상도로 형성되는 경우에도 화소(P)를 용이하게 구현할 수 있다.
또한, 본 발명의 실시 예는 메쉬 라인을 이용하여 어느 한 보상 저항에 접속된 s 개의 화소들의 소스 노드들을 상기 어느 한 보상 저항에 인접한 보상 저항에 접속된 s 개의 화소들의 소스 노드들과 접속한다. 그 결과, 본 발명의 실시 예는 어느 한 보상 저항에 접속된 s 개의 화소들과 상기 어느 한 보상 저항에 인접한 보상 저항에 접속된 s 개의 화소들 간의 휘도 불균일을 더욱 줄일 수 있다.
도 1은 본 발명의 실시 예에 따른 표시장치를 보여주는 블록도.
도 2는 본 발명의 제1 실시 예에 따른 표시패널의 회로도.
도 3은 본 발명의 제2 실시 예에 따른 표시패널의 회로도.
도 4는 본 발명의 제3 실시 예에 따른 표시패널의 회로도.
도 5는 본 발명의 제4 실시 예에 따른 표시패널의 회로도.
도 6은 본 발명의 제5 실시 예에 따른 표시패널의 회로도.
도 7은 본 발명의 제6 실시 예에 따른 표시패널의 회로도.
이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.
도 1은 본 발명의 실시 예에 따른 표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 표시장치는 표시패널(10), 주사 구동부(20), 데이터 구동부(30), 타이밍 제어부(40), 전원 공급원 (50) 등을 구비한다.
표시패널(10)에는 데이터선들(D1~Dm, m은 2 이상의 양의 정수)과 주사선들(S1~Sn, n은 2 이상의 양의 정수)이 서로 교차되도록 형성된다. 표시패널(10)에는 데이터선들(D1~Dm)과 주사선들(S1~Sn)의 교차 영역에 매트릭스 형태로 배치된 화소(P)들이 형성된다. 또한, 표시패널(10)에는 제1 전원 전압선(VDDL)과 제2 전원 전압선(VSSL)이 형성된다. 도 1에서는 설명의 편의를 위해 표시패널(10) 내에 제1 전원 전압선(VDDL)과 제2 전원 전압선(VSSL)을 도시하지 않았음에 주의하여야 한다.
화소들 각각은 하나의 주사선 및 하나의 데이터선에 접속된다. 화소들 각각은 상기 주사선에 주사신호가 공급될 때 상기 데이터선을 통해 공급되는 데이터 전압을 공급받는다. 화소들 각각은 데이터 전압에 따라 제1 전원 전압선으로부터 유기발광다이오드로 흐르는 전류를 제어함으로써 소정의 밝기로 발광한다.
본 발명의 실시 예에 따른 표시패널(10)의 데이터선들(D1~Dm), 주사선들(S1~Sn), 제1 전원 전압선(VDDL), 및 화소(P)들에 대한 자세한 설명은 도 2 내지 도 7을 결부하여 후술한다.
주사 구동부(20)는 타이밍 제어부(40)로부터 주사 타이밍 제어신호(SCS)를 입력받는다. 주사 구동부(20)는 주사 타이밍 제어신호(SCS)에 따라 주사신호들을 생성한다. 주사 구동부(20)는 주사선들(S1~Sn)에 주사신호들을 공급한다.
데이터 구동부(30)는 적어도 하나의 소스 드라이브 IC를 포함한다. 소스 드라이브 IC는 타이밍 제어부(40)로부터 디지털 비디오 데이터(DATA)와 소스 타이밍 제어신호(DCS)를 입력받는다. 소스 드라이브 IC는 소스 타이밍 제어신호(DCS)에 응답하여 디지털 비디오 데이터(DATA)를 데이터 전압들로 변환한다. 소스 드라이브 IC는 주사신호들 각각에 동기화하여 데이터 전압들을 데이터선들(D1~Dm)에 공급한다. 이에 따라, 주사신호가 공급되는 화소(P)들에 데이터 전압들이 공급된다.
타이밍 제어부(40)는 외부로부터 디지털 비디오 데이터(DATA)와 타이밍 신호들(미도시)을 입력받는다. 타이밍 신호들(미도시)은 수직 동기신호(vertical sync signal), 수평 동기신호(horizontal sync signal), 데이터 인에이블 신호(data enable signal), 도트 클럭(dot clock) 등을 포함할 수 있다. 타이밍 제어부(40)는 타이밍 신호들에 기초하여 데이터 구동부(20)와 주사 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 주사 구동부(30)의 동작 타이밍을 제어하기 위한 주사 타이밍 제어신호(SCS), 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS)를 포함한다. 타이밍 제어부(40)는 주사 타이밍 제어신호(SCS)를 주사 구동부(30)로 출력하고, 데이터 타이밍 제어신호(DCS)와 디지털 비디오 데이터(DATA)를 데이터 구동부(20)로 출력한다.
전원 공급원(50)은 제1 전원 전압선(VDDL)을 통해 제1 전원전압을 공급하며, 제2 전원 전압선(VSSL)을 통해 제2 전원전압을 공급한다. 제1 전원 전압선(VDDL)은 표시패널(10)의 화소(P)들에 접속되어 제1 전원전압을 공급한다. 제2 전원 전압선(VSSL)은 표시패널(10)이 화소(P)들의 유기발광다이오드들의 캐소드 전극들에 접속되어 제2 전원전압을 공급한다. 제1 전원전압은 고전위 전압으로 설정되고, 제2 전원전압은 저전위 전압으로 설정될 수 있다.
도 2는 본 발명의 제1 실시 예에 따른 표시패널의 회로도이다. 도 2에서는 설명의 편의를 위해 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL), 제1, 제2, 제n-1 및 제n 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn), 및 화소(P)들만을 도시하였다.
도 2를 참조하면, 주사선들(S1, S2, Sn-1, Sn)은 제1 방향(x축 방향)으로 형성되고, 데이터선들(D1, D2)은 제2 방향(y축 방향)으로 형성된다. 이로 인해, 주사선들(S1, S2, Sn-1, Sn)과 데이터선들(D1, D2)은 서로 교차된다.
제1 전원 전압선(VDDL)들은 제2 방향(y축 방향)으로 형성되나, 이에 한정되지 않으며 제1 전원 전압선(VDDL)들은 제1 방향(x축 방향)으로 형성될 수 있다. 제1 전원 전압선(VDDL)들은 화소(P)들 사이마다 형성될 수 있다.
화소(P)들 각각은 구동 트랜지스터(DT), 유기발광다이오드(OLED), 주사 트랜지스터(ST) 및 커패시터(C)를 포함한다.
구동 트랜지스터(DT)는 제어 전극의 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 전류량을 제어한다. 구동 트랜지스터(DT)의 제어 전극은 주사 트랜지스터(ST)의 제2 전극에 접속되고, 제1 전극은 제1 전원 전압선(VDDL)에 접속되며, 제2 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속된다. 여기서, 제어 전극은 게이트 전극, 제1 전극은 소스 전극 또는 드레인 전극, 제2 전극은 제1 전극과 다른 전극일 수 있다. 예를 들어, 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다.
유기발광다이오드(OLED)는 구동 트랜지스터(DT)에 의해 제어되는 전류량에 따라 발광한다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 제2 전극에 접속되고, 캐소드 전극은 저전위 전압 라인(VSSL)에 접속된다.
주사 트랜지스터(ST)는 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터선과 구동 트랜지스터(DT)의 제어 전극 사이에 접속된다. 주사 트랜지스터(ST)는 제k(k는 1≤k≤n을 만족하는 양의 정수) 주사선의 주사신호에 의해 턴-온되어 구동 트랜지스터(DT)의 제어 전극에 제j 데이터선의 데이터 전압을 공급한다. 구동 트랜지스터(DT)의 제어 전극은 제k 주사선에 접속되고, 제1 전극은 제j 데이터선에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 제어 전극에 접속된다.
커패시터(C)는 구동 트랜지스터(DT)의 제어 전극과 제1 전극 사이에 접속된다. 커패시터(C)는 구동 트랜지스터(DT)의 제어 전극의 전압을 소정의 기간 동안 유지시키는 기능을 한다.
한편, 도 2에서는 주사 트랜지스터(ST)와 구동 트랜지스터(DT)가 P 타입으로 형성된 것을 중심으로 설명하였지만, 이에 한정되지 않음에 주의하여야 한다. 즉, 주사 트랜지스터(ST)와 구동 트랜지스터(DT)는 N 타입으로 형성될 수도 있다.
보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 s(s는 2 이상의 양의 정수) 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속된다. 특히, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 s 개의 화소(P)들의 구동 트랜지스터들의 제1 전극들(소스 노드(S))에 접속된다.
본 발명의 제1 실시 예에서는 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 제1 방향(x축 방향)으로 인접한 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속된다. 예를 들어, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 도 2와 같이 제1 방향(x축 방향)으로 인접한 2 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 구체적으로, 제1 보상 저항(Rcomp1)은 도 2와 같이 제1 주사선(S1)에 접속된 2 개의 화소들(P(1,1), P(1,2))과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 또한, 제2 보상 저항(Rcomp2)은 제2 주사선(S2)에 접속된 2 개의 화소들(P(2,1), P(2,2))과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다.
또한, 제2 방향(y축 방향)으로 인접한 s 개의 보상 저항들은 서로 다른 제1 전원 전압선(VDDL)에 접속될 수 있다. 예를 들어, 도 2와 같이 제2 방향(y축 방향)으로 인접한 2 개의 보상 저항들인 제1 보상 저항(Rcomp1)과 제2 보상 저항(Rcomp2)은 서로 다른 제1 전원 전압선(VDDL)에 접속될 수 있다. 즉, 제1 보상 저항(Rcomp1)은 제1 주사선(S1)에 접속된 2 개의 화소들(P(1,1), P(1,2))의 좌측 또는 우측에 형성된 제1 전원 전압선(VDDL)에 접속되는 반면에, 제2 보상 저항(Rcomp2)은 제2 주사선(S2)에 접속된 2 개의 화소들(P(2,1), P(2,2)) 사이에 형성된 제1 전원 전압선(VDDL)에 접속될 수 있다.
또한, 제1 전원 전압선(VDDL)에는 배선 저항이 존재하며, 배선 저항으로 인한 제1 전원 전압의 전압 강하(IR drop)에 의해 제k 주사선(Sk)에 접속된 화소(P)들에 공급되는 제1 전원 전압과 제k+1 주사선(Sk+1)에 접속된 화소(P)들에 공급되는 제1 전원 전압 간에는 차이가 발생하게 된다. 예를 들어, 제k 주사선(Sk)에 접속된 화소(P)에 대응되는 제1 전원 전압선(VDDL)의 제1 지점(Pk)과 제k+1 주사선(Sk+1)에 접속된 화소(P)에 대응되는 제1 전원 전압선(VDDL)의 제k+1 지점(Pk+1) 사이의 배선 저항을 "Rvdd", 제1 전원 전압을 "ELVDD"라고 가정하자. 이 경우, 제1 전원 전압선(VDDL)의 제1 지점(P1)의 전압은 "ELVDD"이고, 제2 지점(P2)의 전압은 "ELVDD-((n-2)×IOLED×Rvdd)"이다. 결국, 제1 전원 전압은 전압 강하에 의해 제1 전원 전압선(VDDL)의 시작 단으로부터 끝 단으로 갈수록 점점 더 낮아진다. 제1 전원 전압선(VDDL)의 시작 단은 전원 공급부(50)에 가까운 쪽 끝단을 지시하고, 제1 전원 전압선(VDDL)의 끝 단은 전원 공급부(50)로부터 먼 쪽 끝단을 지시한다.
본 발명의 제1 실시 예는 제1 전원 전압의 전압 강하에 의해 화소(P)들 각각의 구동 트랜지스터(DT)의 소스 전극의 전압이 서로 달라지는 것을 방지하기 위해, 화소(P)들과 제1 전원 전압선(VDDL) 사이에 보상 저항을 형성한다. 이때, 본 발명의 제1 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가까울수록 제1 전원 전압의 전압 강하량은 더 작기 때문에, 이를 보상하기 위한 보상 저항의 크기는 더 커지도록 설계한다. 또한, 제1 전원 전압선(VDDL)의 끝 단에 가까울수록 제1 전원 전압의 전압 강하량은 더 크기 때문에, 이를 보상하기 위한 보상 저항의 크기는 더 작아지도록 설계한다. 결국, 본 발명의 제1 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속될수록 보상 저항의 크기를 더 크게 설계하므로, 제1 전원 전압의 전압 강하(IR drop)로 인해 화소들의 휘도가 불균일해지는 것을 방지할 수 있다.
예를 들어, 제1 주사선(S1)에 접속된 2 개의 화소들(P(1,1), P(1,2)) 각각의 소스 노드(S)의 전압은 "ELVDD-(2×IOLED×Rcomp1)"이고, 제2 주사선(S2)에 접속된 2 개의 화소들(P(2,1), P(2,2)) 각각의 소스 노드(S)의 전압은 "ELVDD-(n×IOLED×Rvdd)-(2×IOLED×Rcomp2)"이다. 이때, 제1 주사선(S1)에 접속된 화소들(P(1,2), P(2,2)) 각각의 소스 노드(S)의 전압과 제2 주사선(S2)에 접속된 화소들((P(1,1), P(2,1)) 각각의 소스 노드(S)의 전압은 실질적으로 동일하게 설계되어야 하므로, Rcomp1의 크기는 Rcomp2의 크기보다 크다. 즉, Rcomp1은 Rcomp2에 비해 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속되므로, Rcomp1의 크기는 Rcomp2의 크기보다 크다.
한편, 도 2와 같이 모든 화소(P)들의 구동 트랜지스터(DT)를 통해 유기발광다이오드(OLED)로 전류 "IOLED"가 흐르는 경우를 가정해보자. 이 경우, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn)에는 전류 "s×IOLED"가 흐르게 된다. "s×IOLED"는 화소(P)들 각각에 전류 "IOLED"로 분배된다. 예를 들어, 도 2와 같이 제1 주사선(S1)에 접속된 2 개의 화소들(P(1,1), P(1,2))에 접속된 보상 저항(Rcomp1)에는 2×IOLED가 흐르게 된다. 또한, 2×IOLED는 제1 주사선(S1)에 접속된 2 개의 화소들(P(1,1), P(1,2)) 각각에 전류 IOLED로 분배된다.
만일, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속되는 경우, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각에는 IOLED가 흐르게 된다. 이하에서는, 설명의 편의를 위해 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속된 경우를 본 발명의 보상 저항, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속된 경우를 비교 발명의 보상 저항이라고 하기로 한다.
즉, 본 발명의 보상 저항의 크기는 비교 발명의 보상 저항의 크기보다 대략 1/s 만큼 작은 값을 가질 수 있다. 또한, 본 발명의 보상 저항은 s 개의 화소(P)들의 면적 내에 형성될 수 있지만, 비교 발명의 보상 저항은 한 개의 화소(P)의 면적 내에 형성되어야 한다. 따라서, 본 발명의 단위 화소(P)당 형성되는 보상 저항의 크기는 비교 발명의 단위 화소(P)당 형성되는 보상 저항의 크기에 비해 대략 1/s2 만큼 작은 값을 가질 수 있다. 그 결과, 본 발명의 제1 실시 예는 화소(P)에 형성되는 보상 저항의 크기를 줄일 수 있으므로, 표시장치가 고해상도로 형성되는 경우에도 화소(P)를 용이하게 구현할 수 있다.
도 3은 본 발명의 제2 실시 예에 따른 표시패널의 회로도이다. 도 3에서는 설명의 편의를 위해 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL), 제1, 제2, 제n-1 및 제n 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn), 및 화소(P)들만을 도시하였다.
도 3에 도시된 본 발명의 제2 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)는 도 2에 도시된 본 발명의 제1 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)와 실질적으로 동일하다. 따라서, 본 발명의 제2 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)에 대한 자세한 설명은 생략하기로 한다.
보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속된다. 특히, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 s 개의 화소(P)들의 구동 트랜지스터들의 제1 전극들(소스 노드(S))에 접속된다.
또한, 본 발명의 제2 실시 예에서는 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 제2 방향(y축 방향)으로 인접한 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속된다. 예를 들어, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 도 3과 같이 제2 방향(y축 방향)으로 인접한 2 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 구체적으로, 제1 보상 저항(Rcomp1)은 도 3과 같이 제2 데이터선(D2)에 접속된 2 개의 화소들(P(1,2), P(2,2))과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 또한, 제2 보상 저항(Rcomp2)은 제1 데이터선(D1)에 접속된 2 개의 화소들(P(1,1), P(1,2))과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다.
또한, 제1 방향(x축 방향)으로 인접한 s 개의 보상 저항들은 서로 다른 제1 전원 전압선(VDDL)에 접속될 수 있다. 예를 들어, 도 3과 같이 제1 방향(x축 방향)으로 인접한 2 개의 보상 저항들인 제1 보상 저항(Rcomp1)과 제2 보상 저항(Rcomp2)은 서로 다른 제1 전원 전압선(VDDL)에 접속될 수 있다. 즉, 제1 보상 저항(Rcomp1)은 제2 데이터선(D2)에 접속된 2 개의 화소들(P(1,2), P(2,2))의 일측(예를 들어, 좌측)에 형성된 제1 전원 전압선(VDDL)에 접속되는 반면에, 제2 보상 저항(Rcomp2)은 제1 데이터선(D1)에 접속된 2 개의 화소들(P(1,1), P(1,2))의 일측(예를 들어, 좌측)에 형성된 제1 전원 전압선(VDDL)에 접속될 수 있다.
또한, 제1 전원 전압선(VDDL)에는 배선 저항이 존재하며, 배선 저항으로 인한 제1 전원 전압의 전압 강하(IR drop)에 의해 제k 주사선(Sk)에 접속된 화소(P)들에 공급되는 제1 전원 전압과 제k+1 주사선(Sk+1)에 접속된 화소(P)들에 공급되는 제1 전원 전압 간에는 차이가 발생하게 된다. 예를 들어, 제k 주사선(Sk)에 접속된 화소(P)에 대응되는 제1 전원 전압선(VDDL)의 제1 지점(Pk)과 제k+1 주사선(Sk+1)에 접속된 화소(P)에 대응되는 제1 전원 전압선(VDDL)의 제k+1 지점(Pk+1) 사이의 배선 저항을 "Rvdd", 제1 전원 전압을 "ELVDD"라고 가정하자. 이 경우, 제1 전원 전압선(VDDL)의 제1 지점(P1)의 전압은 "ELVDD"이고, 제2 지점(P2)의 전압은 "ELVDD-((n-2)×IOLED×Rvdd)"이다. 결국, 제1 전원 전압은 전압 강하에 의해 제1 전원 전압선(VDDL)의 시작 단으로부터 끝 단으로 갈수록 점점 더 낮아진다. 제1 전원 전압선(VDDL)의 시작 단은 전원 공급부(50)에 가까운 쪽 끝단을 지시하고, 제1 전원 전압선(VDDL)의 끝 단은 전원 공급부(50)로부터 먼 쪽 끝단을 지시한다.
본 발명의 제2 실시 예는 제1 전원 전압의 전압 강하에 의해 화소(P)들 각각의 구동 트랜지스터(DT)의 소스 전극의 전압이 서로 달라지는 것을 방지하기 위해, 화소(P)들과 제1 전원 전압선(VDDL) 사이에 보상 저항을 형성한다. 이때, 본 발명의 제2 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가까울수록 제1 전원 전압의 전압 강하량은 더 작기 때문에, 이를 보상하기 위한 보상 저항의 크기는 더 커지도록 설계한다. 또한, 제1 전원 전압선(VDDL)의 끝 단에 가까울수록 제1 전원 전압의 전압 강하량은 더 크기 때문에, 이를 보상하기 위한 보상 저항의 크기는 더 작아지도록 설계한다. 결국, 본 발명의 제2 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속될수록 보상 저항의 크기를 더 크게 설계하므로, 제1 전원 전압의 전압 강하(IR drop)로 인해 화소들의 휘도가 불균일해지는 것을 방지할 수 있다.
예를 들어, 제2 데이터선(D2)에 접속된 2 개의 화소들(P(1,2), P(2,2)) 각각의 소스 노드(S)의 전압은 "ELVDD-(2×IOLED×Rcomp1)"이고, 제1 데이터선(D1)에 접속된 2 개의 화소들(P(1,1), P(2,1)) 각각의 소스 노드(S)의 전압은 "ELVDD-(n×IOLED×Rvdd)-(2×IOLED×Rcomp2)"이다. 이때, 제2 데이터선(D2)에 접속된 화소들(P(1,2), P(2,2)) 각각의 소스 노드(S)의 전압과 제1 데이터선(D1)에 접속된 화소들((P(1,1), P(2,1)) 각각의 소스 노드(S)의 전압은 실질적으로 동일하게 설계되어야 하므로, Rcomp1의 크기는 Rcomp2의 크기보다 크다. 즉, Rcomp1은 Rcomp2에 비해 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속되므로, Rcomp1의 크기는 Rcomp2의 크기보다 크다.
한편, 도 3과 같이 모든 화소(P)들의 구동 트랜지스터(DT)를 통해 유기발광다이오드(OLED)로 전류 "IOLED"가 흐르는 경우를 가정해보자. 이 경우, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn)에는 전류 "s×IOLED"가 흐르게 된다. "s×IOLED"는 화소(P)들 각각에 전류 "IOLED"로 분배된다. 예를 들어, 도 3과 같이 제1 데이터선(D1)에 접속된 2 개의 화소들(P(1,1), P(2,1))에 접속된 보상 저항(Rcomp1)에는 2×IOLED가 흐르게 된다. 또한, 2×IOLED는 제1 데이터선(D1)에 접속된 2 개의 화소들(P(1,1), P(2,1)) 각각에 전류 IOLED로 분배된다.
만일, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속되는 경우, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각에는 IOLED가 흐르게 된다. 이하에서는, 설명의 편의를 위해 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속된 경우를 본 발명의 보상 저항, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속된 경우를 비교 발명의 보상 저항이라고 하기로 한다.
즉, 본 발명의 보상 저항의 크기는 비교 발명의 보상 저항의 크기보다 대략 1/s 만큼 작은 값을 가질 수 있다. 또한, 본 발명의 보상 저항은 s 개의 화소(P)들의 면적 내에 형성될 수 있지만, 비교 발명의 보상 저항은 한 개의 화소(P)의 면적 내에 형성되어야 한다. 따라서, 본 발명의 단위 화소(P)당 형성되는 보상 저항의 크기는 비교 발명의 단위 화소(P)당 형성되는 보상 저항의 크기에 비해 대략 1/s2 만큼 작은 값을 가질 수 있다. 그 결과, 본 발명의 제2 실시 예는 화소(P)에 형성되는 보상 저항의 크기를 줄일 수 있으므로, 표시장치가 고해상도로 형성되는 경우에도 화소(P)를 용이하게 구현할 수 있다.
도 4는 본 발명의 제3 실시 예에 따른 표시패널의 회로도이다. 도 4에서는 설명의 편의를 위해 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL), 제1, 제2, 제n-1 및 제n 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn), 및 화소(P)들만을 도시하였다.
도 4에 도시된 본 발명의 제3 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)는 도 2에 도시된 본 발명의 제1 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)와 실질적으로 동일하다. 따라서, 본 발명의 제3 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)에 대한 자세한 설명은 생략하기로 한다.
보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속된다. 특히, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 s 개의 화소(P)들의 구동 트랜지스터들의 제1 전극들(소스 노드(S))에 접속된다.
또한, 본 발명의 제3 실시 예에서는 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 제1 방향(x축 방향)으로 인접하고 제2 방향(y축 방향)으로 인접한 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속된다. 즉, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각에 접속된 s 개의 화소(P)들은 사각형 형태를 이룬다. 예를 들어, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각은 도 4와 같이 사각형 형태(qs)를 이루는 4 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 구체적으로, 제1 보상 저항(Rcomp1)은 도 4와 같이 사각형 형태(qs)를 이루는 4 개의 화소들(P(1,1), P(1,2), P(2,1), P(2,2))과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 또한, 제n/2 보상 저항(Rcomp2/n)은 도 4와 같이 사각형 형태(qs)를 이루는 4 개의 화소들(P(n-1,1), P(n-1,2), P(n,1), P(n,2))과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다.
또한, 제1 전원 전압선(VDDL)에는 배선 저항이 존재하며, 배선 저항으로 인한 제1 전원 전압의 전압 강하(IR drop)에 의해 제k 주사선(Sk)에 접속된 화소(P)들에 공급되는 제1 전원 전압과 제k+1 주사선(Sk+1)에 접속된 화소(P)들에 공급되는 제1 전원 전압 간에는 차이가 발생하게 된다. 결국, 제1 전원 전압은 전압 강하에 의해 제1 전원 전압선(VDDL)의 시작 단으로부터 끝 단으로 갈수록 점점 더 낮아진다. 제1 전원 전압선(VDDL)의 시작 단은 전원 공급부(50)에 가까운 쪽 끝단을 지시하고, 제1 전원 전압선(VDDL)의 끝 단은 전원 공급부(50)로부터 먼 쪽 끝단을 지시한다.
본 발명의 제3 실시 예는 제1 전원 전압의 전압 강하에 의해 화소(P)들 각각의 구동 트랜지스터(DT)의 소스 전극의 전압이 서로 달라지는 것을 방지하기 위해, 화소(P)들과 제1 전원 전압선(VDDL) 사이에 보상 저항을 형성한다. 이때, 본 발명의 제3 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가까울수록 제1 전원 전압의 전압 강하량은 더 작기 때문에, 이를 보상하기 위한 보상 저항의 크기는 더 커지도록 설계한다. 또한, 제1 전원 전압선(VDDL)의 끝 단에 가까울수록 제1 전원 전압의 전압 강하량은 더 크기 때문에, 이를 보상하기 위한 보상 저항의 크기는 더 작아지도록 설계한다. 결국, 본 발명의 제3 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속될수록 보상 저항의 크기를 더 크게 설계하므로, 제1 전원 전압의 전압 강하(IR drop)로 인해 화소들의 휘도가 불균일해지는 것을 방지할 수 있다.
한편, 도 4와 같이 모든 화소(P)들의 구동 트랜지스터(DT)를 통해 유기발광다이오드(OLED)로 전류 "IOLED"가 흐르는 경우를 가정해보자. 이 경우, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn)에는 전류 "s×IOLED"가 흐르게 된다. "s×IOLED"는 화소(P)들 각각에 전류 "IOLED"로 분배된다. 예를 들어, 도 4와 같이 사각형 형태를 이루는 4 개의 화소들(P(1,1), P(2,1), P(2,1), P(2,2))에 접속된 보상 저항(Rcomp1)에는 4×IOLED가 흐르게 된다. 또한, 4×IOLED는 사각형 형태를 이루는 4 개의 화소들(P(1,1), P(2,1), P(2,1), P(2,2)) 각각에 전류 IOLED로 분배된다.
만일, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속되는 경우, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각에는 IOLED가 흐르게 된다. 이하에서는, 설명의 편의를 위해 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속된 경우를 본 발명의 보상 저항, 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 각각이 한 개의 화소(P)와 제1 전원 전압(VDDL) 사이에 접속된 경우를 비교 발명의 보상 저항이라고 하기로 한다.
즉, 본 발명의 보상 저항의 크기는 비교 발명의 보상 저항의 크기보다 대략 1/s 만큼 작은 값을 가질 수 있다. 또한, 본 발명의 보상 저항은 s 개의 화소(P)들의 면적 내에 형성될 수 있지만, 비교 발명의 보상 저항은 한 개의 화소(P)의 면적 내에 형성되어야 한다. 따라서, 본 발명의 단위 화소(P)당 형성되는 보상 저항의 크기는 비교 발명의 단위 화소(P)당 형성되는 보상 저항의 크기에 비해 대략 1/s2 만큼 작은 값을 가질 수 있다. 그 결과, 본 발명의 제3 실시 예는 화소(P)에 형성되는 보상 저항의 크기를 줄일 수 있으므로, 표시장치가 고해상도로 형성되는 경우에도 화소(P)를 용이하게 구현할 수 있다.
도 5는 본 발명의 제4 실시 예에 따른 표시패널의 회로도이다. 도 5에서는 설명의 편의를 위해 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL), 제1, 제2, 제n-1 및 제n 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn), 및 화소(P)들만을 도시하였다.
도 5에 도시된 본 발명의 제4 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1, 제2, 제1 전원 전압선(VDDL) 및 화소(P)는 도 2에 도시된 본 발명의 제1 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)와 실질적으로 동일하다. 따라서, 본 발명의 제4 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)에 대한 자세한 설명은 생략하기로 한다.
보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 중 일부는 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속된다. 즉, 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속된 제1 및 제2 보상 저항들(Rcomp1, Rcomp2) 각각은 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속되는 반면에, 제1 전원 전압선(VDDL)의 끝 단에 가깝게 접속된 제n-1 및 제n 보상 저항들(Rcompn-1, Rcompn) 각각은 하나의 화소(P)와 제1 전원 전압선(VDDL) 사이에 접속된다. 이때, 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속된 제1 및 제2 보상 저항들(Rcomp1, Rcomp2) 각각은 s 개의 화소(P)들의 구동 트랜지스터들의 제1 전극들(소스 노드(S))에 접속된다.
결국, 제1 전원 전압선(VDDL)의 시작 단에 가까울수록 제1 전원 전압의 전압 강하를 보상하기 위한 보상 저항의 크기가 커지므로, 본 발명의 제4 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속된 보상 저항들(Rcomp1, Rcomp2)을 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시킴으로써, 보상 저항을 형성하기 위한 면적을 충분히 확보할 수 있는 장점이 있다. 또한, 제1 전원 전압선(VDDL)의 끝 단에 가까울수록 제1 전원 전압의 전압 강하를 보상하기 위한 보상 저항의 크기가 작아지므로, 본 발명의 제4 실시 예는 제1 전원 전압선(VDDL)의 끝 단에 접속된 보상 저항들(Rcompn-1, Rcompn)을 하나의 화소(P)와 제1 전원 전압선(VDDL) 사이에 접속시키더라도 보상 저항을 형성하기 위한 면적을 충분히 커버할 수 있다.
한편, 본 발명의 제4 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속된 보상 저항들(Rcomp1, Rcomp2) 각각을 제1 방향(x축 방향)으로 인접한 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시키는 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 본 발명의 제4 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속된 보상 저항들(Rcomp1, Rcomp2) 각각을 도 3과 같이 제2 방향(y축 방향)으로 인접한 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시키거나, 도 4와 같이 사각형 형태를 이루는 s 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시킬 수 있다.
도 6은 본 발명의 제5 실시 예에 따른 표시패널의 회로도이다. 도 6에서는 설명의 편의를 위해 제p, 제p+1, 제q, 제q+1, 제n-1 및 제n 주사선들(Sp, Sp+1, Sq, Sq+1, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL), 제p, 제p+1, 제q, 제q+1, 제n-1 및 제n 보상 저항들(Rcompp, Rcompp+1, Rcompq, Rcompq+1, Rcompn-1, Rcompn), 및 화소(P)들만을 도시하였다.
도 6에 도시된 본 발명의 제5 실시 예에 따른 제p(p는 1≤p＜q-1을 만족하는 양의 정수), 제p+1, 제q(q는 p+1＜q＜n-2을 만족하는 양의 정수), 제q+1, 제n-1 및 제n 주사선들(Sp, Sp+1, Sq, Sq+1, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)는 도 2에 도시된 본 발명의 제1 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)와 실질적으로 동일하다. 따라서, 본 발명의 제5 실시 예에 따른 제p, 제p+1, 제q, 제q+1, 제n-1 및 제n 주사선들(Sp, Sp+1, Sq, Sq+1, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL) 및 화소(P)에 대한 자세한 설명은 생략하기로 한다.
도 6을 참조하면, 제1 전원 전압선(VDDL)의 시작 단에 가까울수록 보상 저항과 접속되는 화소들의 개수는 더 많아지고, 제1 전원 전압선(VDDL)의 끝 단에 가까울수록 보상 저항과 접속되는 화소들의 개수는 더 적어진다. 제1 전원 전압선(VDDL)의 시작 단에 가깝다는 것은 전원 공급부(50)로부터 가깝다는 것을 의미하고, 제1 전원 전압선(VDDL)의 시작 단에 가깝다는 것은 전원 공급부(50)로부터 멀리 떨어져 있다는 것을 의미한다. 예를 들어, 도 6과 같이 제1 전원 전압선(VDDL)의 시작 단에 가깝게 접속된 제p 및 제p+1 보상 저항들(Rcompp, Rcompp+1) 각각은 3 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 또한, 도 6과 같이 제1 전원 전압선(VDDL)의 끝 단에 가깝게 접속된 제n-1 및 제n 보상 저항들(Rcompn-1, Rcompn) 각각은 1 개의 화소(P)와 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 또한, 도 6과 같이 제p 및 제p+1 보상 저항들(Rcompp, Rcompp+1)와 제n-1 및 제n 보상 저항들(Rcompn-1, Rcompn) 사이에 형성된 제q 및 제q+1 보상저항들(Rcompq, Rcompq+1) 각각은 2 개의 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속될 수 있다. 이때, 2 개 및 3 개의 화소(P)들과 접속되는 보상 저항들(Rcompp, Rcompp+1, Rcompq, Rcompq+1) 각각은 s 개의 화소(P)들의 구동 트랜지스터들의 제1 전극들(소스 노드(S))에 접속된다.
결국, 제1 전원 전압선(VDDL)의 시작 단에 가까울수록 제1 전원 전압의 전압 강하를 보상하기 위한 보상 저항의 크기가 커지므로, 본 발명의 제5 실시 예는 제1 전원 전압선(VDDL)의 시작 단에 가까울수록 보상 저항과 접속되는 화소들의 개수를 더 많게 하고, 제1 전원 전압선(VDDL)의 끝 단에 가까울수록 보상 저항과 접속되는 화소들의 개수를 더 적게 한다. 그 결과, 본 발명의 제5 실시 예는 보상 저항을 형성하기 위한 면적을 충분히 확보할 수 있다.
한편, 본 발명의 제5 실시 예는 제p, 제p+1, 제q 및 제q+1 보상 저항들(Rcompp, Rcompp+1, Rcompq, Rcompq+1) 각각을 제1 방향(x축 방향)으로 인접한 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시키는 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 본 발명의 제5 실시 예는 제p, 제p+1, 제q 및 제q+1 보상 저항들(Rcompp, Rcompp+1, Rcompq, Rcompq+1) 각각을 도 3과 같이 제2 방향(y축 방향)으로 인접한 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시키거나, 도 4와 같이 사각형 형태를 이루는 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시킬 수 있다.
도 7은 본 발명의 제6 실시 예에 따른 표시패널의 회로도이다. 도 7에서는 설명의 편의를 위해 제1 및 제2 주사선들(S1, S2), 제1 내지 제4 데이터선들(D1, D2, D3, D4), 제1 전원 전압선(VDDL), 제1-1, 제1-2, 제2-1 및 제2-2 보상 저항들(Rcomp1-1, Rcomp1-2, Rcomp2-1, Rcomp2-2), 및 화소(P)들만을 도시하였다.
도 7에 도시된 본 발명의 제6 실시 예에 따른 제1 및 제2 주사선들(S1, S2), 제1 내지 제4 데이터선들(D1, D2, D3, D4), 제1 전원 전압선(VDDL), 제1 및 제2 보상 저항들(Rcomp1, Rcomp2), 및 화소(P)들은 도 2에 도시된 본 발명의 제1 실시 예에 따른 제1, 제2, 제n-1 및 제n 주사선들(S1, S2, Sn-1, Sn), 제1 및 제2 데이터선들(D1, D2), 제1 전원 전압선(VDDL), 제1, 제2, 제n-1 및 제n 보상 저항들(Rcomp1, Rcomp2, Rcompn-1, Rcompn) 및 화소(P)와 실질적으로 동일하다.
다만, 본 발명의 제6 실시 예는 메쉬 라인(ml)을 이용하여 어느 한 보상 저항에 접속된 s 개의 화소들의 소스 노드(S)들을 상기 어느 한 보상 저항에 인접한 보상 저항에 접속된 s 개의 화소들의 소스 노드(S)들과 접속한다. 예를 들어, 도 7과 같이 제2-1 보상 저항(Rcomp2-1)에 접속된 2 개의 화소들(P(2,1), P(2,2))의 소스 노드(S)들은 메쉬 라인(ml)을 통해 제2-2 보상 저항(Rcomp2-2)에 접속된 2 개의 화소들(P(2,3), P(2,4))의 소스 노드(S)들에 접속될 수 있다. 이 경우, 제2-1 보상 저항(Rcomp2-1)에 접속된 2 개의 화소들(P(2,1), P(2,2))의 소스 노드(S)들의 전압과 제2-2 보상 저항(Rcomp2-2)에 접속된 2 개의 화소들(P(2,3), P(2,4))의 소스 노드(S)들의 전압을 실질적으로 동일하게 유지할 수 있다. 그 결과, 본 발명의 제6 실시 예는 어느 한 보상 저항에 접속된 s 개의 화소들과 상기 어느 한 보상 저항에 인접한 보상 저항에 접속된 s 개의 화소들 간의 휘도 불균일을 더욱 줄일 수 있다.
한편, 본 발명의 제6 실시 예는 제1-1, 제1-2, 제2-1 및 제2-2 보상 저항들(Rcomp1-1, Rcomp1-2, Rcomp2-1, Rcomp2-2) 각각을 제1 방향(x축 방향)으로 인접한 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시키는 것을 중심으로 설명하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 본 발명의 제6 실시 예는 제1-1, 제1-2, 제2-1 및 제2-2 보상 저항들(Rcomp1-1, Rcomp1-2, Rcomp2-1, Rcomp2-2) 각각을 도 3과 같이 제2 방향(y축 방향)으로 인접한 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시키거나, 도 4와 같이 사각형 형태를 이루는 화소(P)들과 제1 전원 전압선(VDDL) 사이에 접속시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
10: 표시패널 20: 데이터 구동부
30: 스캔 구동부 40: 타이밍 제어부
50: 전원 공급원 C: 캐패시터
OLED: 유기발광다이오드 DT: 구동 트랜지스터
ST: 주사 트랜지스터

Claims (13)

  1. 데이터선들, 주사선들, 제1 전원 전압선들, 및 상기 데이터선들 및 주사선들에 접속된 화소들을 포함하는 표시패널;
    상기 데이터선들에 데이터 전압들을 공급하는 데이터 구동부;
    상기 주사선들에 주사 신호들을 공급하는 주사 구동부; 및
    상기 제1 전원 전압선들에 제1 전원 전압을 공급하는 전원 공급부를 구비하고,
    상기 표시패널은 s(s는 2 이상의 양의 정수) 개의 화소들과 상기 제1 전원 전압선 사이에 접속된 보상 저항을 더 포함하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 화소들 각각은,
    제어 전극의 전압에 따라 제1 전극으로부터 제2 전극으로 흐르는 전류량을 제어하는 구동 트랜지스터;
    상기 주사선의 주사신호에 의해 턴-온되어 상기 데이터선의 데이터 전압을 상기 구동 트랜지스터의 제어 전극에 공급하는 주사 트랜지스터;
    상기 구동 트랜지스터에 의해 제어되는 전류량에 따라 발광하는 유기발광다이오드; 및
    상기 구동 트랜지스터의 제어 전극과 제1 전극 사이에 접속된 커패시터를 포함하는 것을 특징으로 하는 표시장치.
  3. 제 2 항에 있어서,
    상기 보상 저항은 상기 s 개의 화소들 각각의 구동 트랜지스터의 제1 전극과 상기 제1 전원 전압선 사이에 접속되는 것을 특징으로 하는 표시장치.
  4. 제 1 항에 있어서,
    상기 s 개의 화소들은 상기 주사선들과 나란한 방향인 제1 방향으로 인접한 화소들인 것을 특징으로 하는 표시장치.
  5. 제 4 항에 있어서,
    상기 데이터선과 나란한 방향인 제2 방향으로 인접한 s 개의 보상 저항들은 서로 다른 제1 전원 전압선에 접속되는 것을 특징으로 하는 표시장치.
  6. 제 1 항에 있어서,
    상기 s 개의 화소들은 상기 데이터선들과 나란한 방향인 제2 방향으로 인접한 화소들인 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 주사선들과 나란한 방향인 제1 방향으로 인접한 s 개의 보상 저항들은 서로 다른 제1 전원 전압선에 접속되는 것을 특징으로 하는 표시장치.
  8. 제 1 항에 있어서,
    상기 s 개의 화소들은 상기 주사선들과 나란한 방향인 제1 방향으로 인접한 화소들과 상기 데이터선들과 나란한 방향인 제2 방향으로 인접한 화소들인 것을 특징으로 하는 표시장치.
  9. 제 8 항에 있어서,
    상기 s 개의 화소들은 사각형 형태를 이루는 것을 특징으로 하는 표시장치.
  10. 제 1 항에 있어서,
    보상 저항들 중 일부만이 상기 s 개의 화소들과 상기 제1 전원 전압선 사이에 접속되는 것을 특징으로 하는 표시장치.
  11. 제 10 항에 있어서,
    상기 제1 전원 전압선의 시작 단에 가깝게 접속된 보상 저항들은 상기 s 개의 화소들과 상기 제1 전원 전압선 사이에 접속되는 반면에, 상기 제1 전원 전압선의 끝 단에 가깝게 접속된 보상 저항은 하나의 화소와 상기 제1 전원 전압선 사이에 접속되는 것을 특징으로 하는 표시장치.
  12. 제 1 항에 있어서,
    상기 제1 전원 전압선의 시작 단에 가까울수록 상기 보상 저항과 접속되는 상기 화소의 개수는 더 많아지고, 상기 제1 전원 전압선의 끝 단에 가까울수록 상기 보상 저항과 접속되는 상기 화소의 개수는 더 적어지는 것을 특징으로 하는 표시장치.
  13. 제 1 항에 있어서,
    상기 표시패널은 상기 보상 저항에 접속된 상기 s 개의 화소들의 구동 트랜지스터들의 제1 전극들을 상기 보상 저항에 인접한 다른 보상 저항에 접속된 s 개의 화소들의 구동 트랜지스터들의 제1 전극들을 접속하는 메쉬 라인을 더 포함하는 것을 특징으로 하는 표시장치.
KR1020140085398A 2014-07-08 2014-07-08 표시장치 KR102192722B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140085398A KR102192722B1 (ko) 2014-07-08 2014-07-08 표시장치
US14/737,883 US9659525B2 (en) 2014-07-08 2015-06-12 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140085398A KR102192722B1 (ko) 2014-07-08 2014-07-08 표시장치

Publications (2)

Publication Number Publication Date
KR20160007890A true KR20160007890A (ko) 2016-01-21
KR102192722B1 KR102192722B1 (ko) 2020-12-18

Family

ID=55068004

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140085398A KR102192722B1 (ko) 2014-07-08 2014-07-08 표시장치

Country Status (2)

Country Link
US (1) US9659525B2 (ko)
KR (1) KR102192722B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013167A (ko) * 2017-07-31 2019-02-11 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US10910586B2 (en) 2018-07-23 2021-02-02 Lg Display Co., Ltd. Lighting apparatus using organic light emitting diode
CN113808538A (zh) * 2021-09-22 2021-12-17 昆山国显光电有限公司 显示面板及其驱动方法、驱动装置及显示装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821152B (zh) * 2015-05-28 2017-09-01 深圳市华星光电技术有限公司 补偿amoled电压降的方法及系统
US10490122B2 (en) 2016-02-29 2019-11-26 Samsung Display Co., Ltd. Display device
US10650725B2 (en) 2016-04-15 2020-05-12 Samsung Display Co., Ltd. Display device
KR102605283B1 (ko) 2016-06-30 2023-11-27 삼성디스플레이 주식회사 표시 장치
KR102613863B1 (ko) 2016-09-22 2023-12-18 삼성디스플레이 주식회사 표시 장치
KR102611958B1 (ko) 2016-09-23 2023-12-12 삼성디스플레이 주식회사 표시 장치
KR20180061568A (ko) 2016-11-29 2018-06-08 삼성디스플레이 주식회사 표시 장치
KR102559096B1 (ko) 2016-11-29 2023-07-26 삼성디스플레이 주식회사 표시 장치
KR20180096875A (ko) 2017-02-21 2018-08-30 삼성디스플레이 주식회사 표시 장치
KR102417989B1 (ko) 2017-05-23 2022-07-07 삼성디스플레이 주식회사 표시 장치
CN106991968B (zh) * 2017-05-27 2020-11-27 京东方科技集团股份有限公司 像素补偿电路及补偿方法、显示装置
KR102453082B1 (ko) * 2017-12-28 2022-10-12 삼성전자주식회사 홀 영역을 포함하는 디스플레이 및 상기 디스플레이를 포함하는 전자 장치
US11308881B2 (en) * 2018-09-20 2022-04-19 Sharp Kabushiki Kaisha Display device and method for driving same
CN110364111B (zh) * 2019-08-30 2023-03-07 京东方科技集团股份有限公司 显示面板像素补偿方法及补偿装置
WO2021072606A1 (zh) * 2019-10-14 2021-04-22 京东方科技集团股份有限公司 显示基板及amoled显示装置
CN114582285B (zh) * 2022-05-06 2022-11-15 惠科股份有限公司 驱动电路、显示装置以及调试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012001990A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 表示装置およびその駆動方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4143323B2 (ja) * 2002-04-15 2008-09-03 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置
KR100642491B1 (ko) 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
JP4515821B2 (ja) * 2004-05-25 2010-08-04 ルネサスエレクトロニクス株式会社 駆動回路、動作状態検出回路及び表示装置
US8149230B2 (en) * 2004-07-28 2012-04-03 Samsung Mobile Display Co., Ltd. Light emitting display
KR100600332B1 (ko) * 2004-08-25 2006-07-14 삼성에스디아이 주식회사 발광 표시장치
KR100669766B1 (ko) 2004-11-16 2007-01-16 삼성에스디아이 주식회사 유기전계 발광표시장치
EP2688058A3 (en) * 2004-12-15 2014-12-10 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US20060158397A1 (en) * 2005-01-14 2006-07-20 Joon-Chul Goh Display device and driving method therefor
KR100805510B1 (ko) * 2007-01-11 2008-02-20 삼성에스디아이 주식회사 차동 신호 전송 시스템 및 이를 구비한 평판표시장치
JP4301297B2 (ja) * 2007-01-19 2009-07-22 エプソンイメージングデバイス株式会社 電気光学装置
KR101295877B1 (ko) 2007-01-26 2013-08-12 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그의 구동 방법
JP4750780B2 (ja) * 2007-03-16 2011-08-17 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置
KR101361949B1 (ko) * 2009-04-29 2014-02-11 엘지디스플레이 주식회사 유기 발광다이오드 표시장치 및 그 구동방법
KR101058115B1 (ko) 2009-11-16 2011-08-24 삼성모바일디스플레이주식회사 화소 회로, 유기 전계 발광 표시 장치
TWI518660B (zh) * 2010-04-07 2016-01-21 友達光電股份有限公司 閘極驅動器及其所應用之液晶顯示器
KR101769499B1 (ko) 2010-08-24 2017-08-21 삼성디스플레이 주식회사 유기 전계 발광 표시 장치
TWM402435U (en) * 2010-10-15 2011-04-21 Chunghwa Picture Tubes Ltd Display panel
JP5778485B2 (ja) * 2011-06-03 2015-09-16 ルネサスエレクトロニクス株式会社 パネル表示装置のデータドライバ
KR102048075B1 (ko) * 2013-02-27 2019-11-25 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 구동 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012001990A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 表示装置およびその駆動方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190013167A (ko) * 2017-07-31 2019-02-11 엘지디스플레이 주식회사 발광 다이오드 표시 장치 및 이를 이용한 멀티 스크린 표시 장치
US10910586B2 (en) 2018-07-23 2021-02-02 Lg Display Co., Ltd. Lighting apparatus using organic light emitting diode
CN113808538A (zh) * 2021-09-22 2021-12-17 昆山国显光电有限公司 显示面板及其驱动方法、驱动装置及显示装置
CN113808538B (zh) * 2021-09-22 2023-06-06 昆山国显光电有限公司 显示面板及其驱动方法、驱动装置及显示装置

Also Published As

Publication number Publication date
US20160012768A1 (en) 2016-01-14
KR102192722B1 (ko) 2020-12-18
US9659525B2 (en) 2017-05-23

Similar Documents

Publication Publication Date Title
KR102192722B1 (ko) 표시장치
KR101142644B1 (ko) 유기전계발광 표시장치
KR101441958B1 (ko) 박막트랜지스터 보상회로를 포함하는 액정표시장치
KR101082167B1 (ko) 유기전계발광 표시장치 및 그의 구동방법
KR100812003B1 (ko) 유기전계발광 표시장치
KR101178911B1 (ko) 화소 및 이를 이용한 유기전계발광 표시장치
US20160189629A1 (en) Organic light-emitting diode display panel, organic light-emitting diode display device, and method of driving the same
KR101360768B1 (ko) 유기 발광 다이오드 표시장치 및 그 구동 방법
KR20160081702A (ko) 데이터 제어회로 및 이를 포함하는 평판표시장치
KR20130123218A (ko) 유기전계 발광소자 표시장치, 이의 구동회로 및 방법
US20140168282A1 (en) Display device and method of controlling gate driving circuit thereof
KR102292097B1 (ko) 유기전계발광 표시장치
KR102123395B1 (ko) 표시 장치 및 그 구동 방법
KR20100090137A (ko) 표시 장치및 그 구동 방법
US20140168188A1 (en) Organic light emitting display device and driving method thereof
KR20170019021A (ko) 표시장치
US10699655B2 (en) Display device, display panel, driving method, and gate driver circuit
KR20170080205A (ko) 유기 발광 표시 장치 및 그의 구동 방법
KR20170020592A (ko) 표시 장치 및 그 구동 방법
KR101958449B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
KR102633412B1 (ko) 유기발광표시장치
KR101837198B1 (ko) 유기발광 표시장치
KR20150084095A (ko) 유기전계 발광 표시장치
KR20140071727A (ko) 유기발광소자표시장치 및 그 구동방법
KR101960054B1 (ko) 유기발광소자표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right