KR20160007110A - 테스트 인터페이스 유닛 - Google Patents

테스트 인터페이스 유닛 Download PDF

Info

Publication number
KR20160007110A
KR20160007110A KR1020140087286A KR20140087286A KR20160007110A KR 20160007110 A KR20160007110 A KR 20160007110A KR 1020140087286 A KR1020140087286 A KR 1020140087286A KR 20140087286 A KR20140087286 A KR 20140087286A KR 20160007110 A KR20160007110 A KR 20160007110A
Authority
KR
South Korea
Prior art keywords
unit
test
semiconductor devices
signal
bost
Prior art date
Application number
KR1020140087286A
Other languages
English (en)
Other versions
KR102094406B1 (ko
Inventor
전상현
Original Assignee
세메스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세메스 주식회사 filed Critical 세메스 주식회사
Priority to KR1020140087286A priority Critical patent/KR102094406B1/ko
Publication of KR20160007110A publication Critical patent/KR20160007110A/ko
Application granted granted Critical
Publication of KR102094406B1 publication Critical patent/KR102094406B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

다수의 반도체 소자들을 테스트하기 위한 테스트 신호와 구동 전원을 발생하는 테스트 설비와 연결되며, 상기 반도체 소자들과 접속하는 테스트 인터페이스 유닛은 보스트(BOST) 회로부 및 스위치 회로부를 포함한다. 상기 보스트(BOST) 회로부는 상기 테스트 설비와 상기 반도체 소자들에 연결되며 상기 반도체 소자들에 상기 테스트 신호를 업그레이드한 제2 테스트 신호를 발생시켜 상기 반도체 소자들에 제공하면서 상기 구동 전원을 제공 받는다. 상기 스위치 회로부는 상기 테스트 설비와 상기 반도체 소자들과 연결되며 상기 구동 전원 중 상기 보스트(BOST) 회로부에 제공하고 남은 구동 전원을 상기 반도체 소자들 중 일부에 선택적으로 스위칭하면서 제공한다.

Description

테스트 인터페이스 유닛{TEST INTERFACE UNIT}
본 발명은 테스트 인터페이스 유닛에 관한 것으로서, 보다 상세하게는 다수의 반도체 소자들을 테스트하기 위해 테스트 설비와 상기 반도체 소자들 사이에서 이들을 서로 전기적으로 연결시키는 테스트 인터페이스 유닛에 관한 것이다.
일반적으로, 반도체 소자는 칩이 기판 상에 연결된 구조를 갖는 전자 부품 중의 하나이다. 상기 반도체 소자는 일 예로, 디램(DRAM), 에스램(SRAM) 등과 같은 메모리 소자를 포함할 수 있다.
상기 반도체 소자는 실리콘 재질의 얇은 단결정 기판으로 이루어진 웨이퍼(wafer)를 기초로 하여 제조된다. 구체적으로, 상기 반도체 소자는 상기 웨이퍼 상에 회로 패턴이 패터닝된 다수의 칩들을 형성하는 팹 공정과, 상기 팹 공정에서 형성된 칩들 각각을 기판들 각각에 전기적으로 연결시키는 본딩 공정, 상기 기판에 연결된 칩을 외부로부터 보호하기 위한 몰딩 공정 등을 수행하여 제조된다. 이렇게 제조된 반도체 소자들은 별도의 테스트 공정을 거쳐 그 전기적인 기능을 검사하게 된다.
이때, 상기 테스트 공정은 상기 반도체 소자들을 테스트하기 위한 테스트 신호 및 이 테스트되는 반도체 소자들에 테스트 시 필요한 구동 전원을 발생하는 테스트 설비와, 상기 테스트 설비와 연결된 상태에서 상기 반도체 소자들과 직접 접속하여 상기 테스트 신호와 상기 구동 전원을 상기 반도체 소자들에 인가하는 테스트 인터페이스 유닛을 통해 진행된다.
이에, 최근에는 상기 반도체 소자들의 사양이 업그레이드 됨에 따라 기존의 테스트 설비로는 이 업그레이드된 반도체 소자들을 테스트하기 어려우므로, 상기 테스트 인터페이스 유닛에 상기 테스트 설비로부터 전달되는 테스트 신호를 상기 업그레이드된 반도체 소자들을 테스트할 수 있도록 업그레이드하는 보스트(build out self test; 이하, BOST) 회로를 추가 형성하여 상기 테스트 공정을 진행하고 있다.
그러나, 상기 테스트 인터페이스 유닛에 추가 형성된 상기 보스트(BOST) 회로를 상기 업그레이드되는 반도체 소자들에 따라 점점 더 업그레이드 할 경우, 상기 테스트 설비의 구동 전원으로는 이를 구동하기 어렵기 때문에, 전원공급장치를 별도의 공간과 비용을 들여 추가해야 하는 문제점이 있다.
대한민국 특허공개 제10-2009-0086616호 (공개일; 2009.08.13, 멀티-디바이스 시스템을 테스트하는 회로 및 방법) 대한민국 특허등록 제10-0867958호 (등록일; 2008.11.04, FPGA를 이용한 반도체 테스트헤드 장치) 대한민국 특허등록 제10-0853403호 (등록일; 2008.08.14, 반도체 테스트 패턴 신호 체배/분주 장치 및 반도체 테스트헤더 장치)
본 발명의 목적은 별도의 전원공급장치 추가 없이도 보스트(BOST) 회로에 구동 전원을 안정적으로 제공할 수 있는 테스트 인터페이스 유닛을 제공하는 것이다.
본 발명의 목적을 달성하기 위하여, 일 특징에 따른 다수의 반도체 소자들을 테스트하기 위한 테스트 신호와 구동 전원을 발생하는 테스트 설비와 연결되며, 상기 반도체 소자들과 접속하는 테스트 인터페이스 유닛은 보스트(BOST) 회로부 및 스위치 회로부를 포함한다.
상기 보스트(BOST) 회로부는 상기 테스트 설비와 상기 반도체 소자들에 연결되며 상기 반도체 소자들에 상기 테스트 신호를 업그레이드한 제2 테스트 신호를 발생시켜 상기 반도체 소자들에 제공하면서 상기 구동 전원을 제공 받는다.
상기 스위치 회로부는 상기 테스트 설비 및 상기 반도체 소자들과 연결되며 상기 구동 전원 중 상기 보스트(BOST) 회로부에 제공하고 남은 구동 전원을 상기 반도체 소자들 중 일부에 선택적으로 스위칭하면서 제공한다.
일 실시예에 따른 상기 스위치 회로부는 상기 구동 전원 중 상기 보스트(BOST) 회로부에 제공하고 남은 전압량을 산출하는 전압 산출부 및 상기 전압 산출부와 연결되며 상기 산출한 전압량에 따라 테스트가 가능한 상기 반도체 소자들의 개수를 산출하여 상기 개수에 해당하는 반도체 소자들에 상기 구동 전원을 선택적으로 스위칭하면서 분배하는 전원 분배부를 포함할 수 있다.
일 실시예에 따른 상기 보스트(BOST) 회로부는 클럭 신호를 발생하는 클럭 신호부, 상기 반도체 소자들과 연결된 상태에서 상기 테스트 설비 및 상기 클럭 신호부와 연결되며 상기 클럭 신호에 따라 상기 제2 테스트 신호를 발생시켜 상기 반도체 소자들과의 사이에서 상기 제2 테스트 신호를 입출력하는 신호 입출력부 및 상기 테스트 설비와 연결된 상태에서 상기 클럭 신호부 및 상기 신호 입출력부와 연결되며 상기 테스트 설비로부터 발생된 구동 전원을 통해 상기 클럭 신호부와 상기 신호 입출력부를를 구동시키는 신호 구동부를 포함할 수 있다.
일 실시예에 따른 상기 보스트(BOST) 회로부와 상기 스위치 회로부는 하나의 반도체 칩(chip)에 같이 형성될 수 있다.
이러한 테스트 인터페이스 유닛에 따르면, 다수 반도체 소자들의 업그레이드에 따라 테스트 설비로부터의 테스트 신호를 업그레이드한 제2 테스트 신호를 발생시키는 상기 테스트 인터페이스 유닛의 보스트(BOST) 회로부가 상기 테스트 설비로부터 발생된 구동 전원을 항상 제공 받는 상태에서 스위치 회로부를 통해 상기 보스트(BOST) 회로부에 제공하고 남은 구동 전원을 상기 반도체 소자들 중 테스트하고자 하는 일부에 선택적으로 스위칭하면서 제공함으로써, 상기 보스트(BOST) 회로부에 구동 전원을 공급하기 위한 전원공급장치를 별도로 설치할 필요성을 배제시킬 수 있다. 이로써, 상기 전원공급장치의 설치에 따라 필요한 공간 및 비용을 절감할 수 있다.
도 1은 본 발명의 일 실시예에 따른 테스트 인터페이스 유닛을 개념적으로 나타낸 블록도이다.
도 2는 도 1에 도시된 테스트 인터페이스 유닛의 보스트(BOST) 회로부와 스위치 회로부를 구체적으로 나타낸 블록도이다.
이하, 본 발명은 본 발명의 실시예들을 보여주는 첨부 도면들을 참조하여 더욱 상세하게 설명된다. 그러나, 본 발명은 하기에서 설명되는 실시예들에 한정된 바와 같이 구성되어야만 하는 것은 아니며 이와 다른 여러 가지 형태로 구체화될 수 있을 것이다. 하기의 실시예들은 본 발명이 온전히 완성될 수 있도록 하기 위하여 제공된다기보다는 본 발명의 기술 분야에서 숙련된 당업자들에게 본 발명의 범위를 충분히 전달하기 위하여 제공된다.
하나의 요소가 다른 하나의 요소 또는 층 상에 배치되는 또는 연결되는 것으로서 설명되는 경우 상기 요소는 상기 다른 하나의 요소 상에 직접적으로 배치되거나 연결될 수도 있으며, 다른 요소들 또는 층들이 이들 사이에 게재될 수도 있다. 이와 다르게, 하나의 요소가 다른 하나의 요소 상에 직접적으로 배치되거나 연결되는 것으로서 설명되는 경우, 그들 사이에는 또 다른 요소가 있을 수 없다. 다양한 요소들, 조성들, 영역들, 층들 및/또는 부분들과 같은 다양한 항목들을 설명하기 위하여 제1, 제2, 제3 등의 용어들이 사용될 수 있으나, 상기 항목들은 이들 용어들에 의하여 한정되지는 않을 것이다.
하기에서 사용된 전문 용어는 단지 특정 실시예들을 설명하기 위한 목적으로 사용되는 것이며, 본 발명을 한정하기 위한 것은 아니다. 또한, 달리 한정되지 않는 이상, 기술 및 과학 용어들을 포함하는 모든 용어들은 본 발명의 기술 분야에서 통상적인 지식을 갖는 당업자에게 이해될 수 있는 동일한 의미를 갖는다. 통상적인 사전들에서 한정되는 것들과 같은 상기 용어들은 관련 기술과 본 발명의 설명의 문맥에서 그들의 의미와 일치하는 의미를 갖는 것으로 해석될 것이며, 명확히 한정되지 않는 한 이상적으로 또는 과도하게 외형적인 직감으로 해석되지는 않을 것이다.
본 발명의 실시예들은 본 발명의 이상적인 실시예들의 개략적인 도해들을 참조하여 설명된다. 이에 따라, 상기 도해들의 형상들로부터의 변화들, 예를 들면, 제조 방법들 및/또는 허용 오차들의 변화는 충분히 예상될 수 있는 것들이다. 따라서, 본 발명의 실시예들은 도해로서 설명된 영역들의 특정 형상들에 한정된 바대로 설명되어지는 것은 아니라 형상들에서의 편차를 포함하는 것이며, 도면들에 설명된 영역은 전적으로 개략적인 것이며 이들의 형상은 영역의 정확한 형상을 설명하기 위한 것이 아니며 또한 본 발명의 범위를 한정하고자 하는 것도 아니다.
도 1은 본 발명의 일 실시예에 따른 테스트 인터페이스 유닛을 개념적으로 나타낸 블록도이며, 도 2는 도 1에 도시된 테스트 인터페이스 유닛의 보스트(BOST) 회로부와 스위치 회로부를 구체적으로 나타낸 블록도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 테스트 인터페이스 유닛(100)은 다수의 반도체 소자(10)들을 테스트하기 위한 테스트 설비(20)와 상기 반도체 소자(10)들 사이에서 이들을 직접 전기적으로 연결시킨다.
여기서, 상기 테스트 설비(20)는 상기 반도체 소자(10)들의 테스트하기 위한 테스트 신호를 발생하는 신호 발생부(30) 및 상기 반도체 소자(10)들의 테스트시 필요한 구동 전원을 발생하는 전원 발생부(40)를 포함한다. 이에, 상기 테스트 인터페이스 유닛(100)은 보스트(BOST) 회로부(200) 및 스위치 회로부(300)를 포함한다.
상기 보스트(BOST) 회로부(200)는 상기 테스트 설비(20)의 신호 발생부(30)와 연결되어 최근 업그레이드되는 상기 반도체 소자(10)들에 따라 상기 테스트 신호를 업그레이드한 제2 테스트 신호를 발생시킨다.
이를 위하여, 상기 보스트(BOST) 회로부(200)는 클럭 신호부(210), 신호 입출력부(220) 및 신호 구동부(230)를 포함한다. 상기 클럭 신호부(210)는 시작 타이밍을 설정해주는 클럭 신호를 발생한다.
상기 신호 입출력부(220)는 상기 반도체 소자(10)들과 연결된 상태에서 상기 테스트 설비(20)의 신호 발생부(30) 및 상기 클럭 신호부(210)와 연결된다. 상기 신호 입출력부(220)는 상기 클럭 신호의 인가에 따라 상기 제2 테스트 신호를 발생시킨다. 이에, 상기 신호 입출력부(220)는 상기 발생시킨 제2 테스트 신호를 상기 반도체 소자(10)들과의 사이에서 입출력한다. 즉, 상기 반도체 소자(10)들은 상기 입력되는 제2 테스트 신호에 반응하여 어떤 신호를 상기 신호 입출력부(220)로 출력하는지에 따라 그 전기적인 성능이 테스트된다.
상기 신호 구동부(230)는 상기 테스트 설비(20)의 전원 발생부(40)와 연결된 상태에서 상기 클럭 신호부(210) 및 상기 신호 입출력부(220)와 연결된다. 이에, 신호 구동부(230)는 상기 전원 구동부로부터 발생된 구동 전원을 통해 상기 클럭 신호부(210)와 상기 신호 입출력부(220)를 구동시킨다.
이렇게, 상기 테스트 인터페이스 유닛(100)이 상기 보스트(BOST) 회로부(200)를 포함함으로서, 최근 점점 더 사양이 높게 업그레이드되고 있는 반도체 소자(10)들도 상기 보스트(BOST) 회로부(200)를 통해서 상기 테스트 설비(20)의 교체 없이도 얼마든지 테스트할 수 있다.
상기 스위치 회로부(300)는 상기 테스트 설비(20)의 전원 발생부(40) 및 상기 반도체 소자(10)들과 연결된다. 상기 스위치 회로부(300)는 상기 구동 전원 중 상기 보스트(BOST) 회로부(200)에 제공하고 남은 구동 전원을 상기 반도체 소자(10)들 중 테스트하고자 하는 일부에 선택적으로 제공한다.
이에, 상기 스위치 회로부(300)는 전압 산출부(310) 및 전원 분배부(320)를 포함한다. 상기 전압 산출부(310)는 상기 전원 발생부(40)로부터 발생된 구동 전원 중 상기 보스트(BOST) 회로부(200)에 제공하고 남은 전압량을 산출한다. 예를 들어, 상기 전원 발생부(40)로부터 100개에 해당하는 반도체 소자(10)들을 테스트할 수 있는 구동 전원을 발생하였을 경우에, 상기 보스트(BOST) 회로부(200)에서 50개의 반도체 소자(10)들에 해당하는 전원을 사용하면, 상기 전압 산출부(310)는 나머지 50개의 반도체 소자(10)들을 구동시킬 수 있는 전압량을 산출하게 된다.
상기 전원 분배부(320)는 상기 전압 산출부(310)와 연결된다. 상기 전원 분배부(320)는 상기 전압 산출부(310)로부터 산출된 전압량에 따라 테스트가 가능한 상기 반도체 소자(10)들의 개수를 산출하여 상기 개수에 해당하는 반도체 소자(10)들에 상기 남은 구동 전원을 분배한다. 예를 들어, 상기에서와 같이 상기 전압 산출부(310)에서 상기 남아 있는 구동 전원이 50개의 반도체 소자(10)들에 해당한다면, 상기 반도체 소자(10)들 중 테스트하고자 하는 50개의 반도체 소자(10)들에 상기 남은 구동 전원을 분배할 수 있다.
이때, 상기 전원 분배부(320)는 상기 남은 구동 전원을 분배하는 반도체 소자(10)들과 상기 신호 입출력부(220)로부터 상기 제2 테스트 신호가 입출력되는 반도체 소자(10)들을 서로 동기화되도록 상기 보스트(BOST) 회로부(200)의 신호 입출력부(220)와 연결될 수 있다. 이때, 상기 보스트(BOST) 회로부(200)의 신호 입출력부(220)는 일 예로, 상기 제2 테스트 신호를 입출력하는 반도체 소자(10)들에 대해서 상기 남은 구동 전원이 제공되도록 상기 전원 분배부(320)를 스위칭하는 회로가 구성될 수 있다.
한편, 상기 보스트(BOST) 회로부(200) 및 상기 스위치 회로부(300)는 하나의 반도체 칩(chip)에 같이 형성될 수 있다. 이는, 일반적으로 통용되는 특정 용도 집적 회로(application-specific integrated circuit; ASIC)를 이용해 상기의 보스트(BOST) 회로부(200)의 클럭 신호부(210), 신호 입출력부(220) 및 신호 구동부(230)와 상기의 스위치 회로부(300)의 전압 산출부(310) 및 전원 분배부(320)가 각각의 기능을 모두 수행할 수 있는 회로를 하나의 칩에 포함되도록 설계하여 구현할 수 있다.
이와 같이, 상기 다수 반도체 소자(10)들의 업그레이드에 따라 상기 테스트 설비(20)로부터의 테스트 신호를 업그레이드한 제2 테스트 신호를 발생시키는 상기 테스트 인터페이스 유닛(100)의 보스트(BOST) 회로부(200)가 상기 테스트 설비(20)로부터 발생된 구동 전원을 항상 제공 받는 상태에서 상기 스위치 회로부(300)를 통해 상기 보스트(BOST) 회로부(200)에 제공하고 남은 구동 전원을 상기 반도체 소자(10)들 중 테스트하고자 하는 일부에 선택적으로 스위칭하면서 제공함으로써, 상기 보스트(BOST) 회로부(200)에 구동 전원을 공급하기 위한 전원공급장치를 별도로 설치할 필요성을 배제시킬 수 있다. 이로써, 상기 전원공급장치의 설치에 따라 필요한 공간 및 비용을 절감할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
10 : 반도체 소자 20 : 테스트 설비
30 : 신호 발생부 40 : 전원 발생부
100 : 테스트 인터페이스 유닛 200 : 보스트(BOST) 회로부
210 : 클럭 신호부 220 : 신호 입출력부
230 : 신호 구동부 300 : 스위치 회로부
310 : 전압 산출부 320 : 전원 분배부

Claims (4)

  1. 다수의 반도체 소자들을 테스트하기 위한 테스트 신호와 구동 전원을 발생하는 테스트 설비와 연결되며, 상기 반도체 소자들과 접속하는 테스트 인터페이스 유닛에 있어서,
    상기 테스트 설비와 상기 반도체 소자들에 연결되며, 상기 반도체 소자들에 상기 테스트 신호를 업그레이드한 제2 테스트 신호를 발생시켜 상기 반도체 소자들에 제공하면서 상기 구동 전원을 제공 받는 보스트(BOST) 회로부: 및
    상기 테스트 설비 및 상기 반도체 소자들과 연결되며, 상기 구동 전원 중 상기 보스트(BOST) 회로부에 제공하고 남은 구동 전원을 상기 반도체 소자들 중 일부에 선택적으로 스위칭하면서 제공하는 스위치 회로부를 포함하는 테스트 인터페이스 유닛.
  2. 제1항에 있어서, 상기 스위치 회로부는
    상기 구동 전원 중 상기 보스트(BOST) 회로부에 제공하고 남은 전압량을 산출하는 전압 산출부; 및
    상기 전압 산출부와 연결되며, 상기 산출된 전압량에 따라 테스트가 가능한 상기 반도체 소자들의 개수를 산출하여 상기 개수에 해당하는 반도체 소자들에 상기 구동 전원을 선택적으로 스위칭하면서 분배하는 전원 분배부를 포함하는 것을 특징으로 하는 테스트 인터페이스 유닛.
  3. 제1항에 있어서, 상기 보스트(BOST) 회로부는
    클럭 신호를 발생하는 클럭 신호부;
    상기 반도체 소자들과 연결된 상태에서 상기 테스트 설비 및 상기 클럭 신호부와 연결되며, 상기 클럭 신호에 따라 상기 제2 테스트 신호를 발생시켜 상기 반도체 소자들과의 사이에서 상기 제2 테스트 신호를 입출력하는 신호 입출력부; 및
    상기 테스트 설비와 연결된 상태에서 상기 클럭 신호부 및 상기 신호 입출력부와 연결되며, 상기 테스트 설비로부터 발생된 구동 전원을 통해 상기 클럭 신호부와 상기 신호 입출력부를 구동시키는 신호 구동부를 포함하는 것을 특징으로 하는 테스트 인터페이스 유닛.
  4. 제1항에 있어서, 상기 보스트(BOST) 회로부와 상기 스위치 회로부는 하나의 반도체 칩(chip)에 같이 형성된 것을 특징으로 하는 테스트 인터페이스 유닛.
KR1020140087286A 2014-07-11 2014-07-11 테스트 인터페이스 유닛 KR102094406B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140087286A KR102094406B1 (ko) 2014-07-11 2014-07-11 테스트 인터페이스 유닛

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140087286A KR102094406B1 (ko) 2014-07-11 2014-07-11 테스트 인터페이스 유닛

Publications (2)

Publication Number Publication Date
KR20160007110A true KR20160007110A (ko) 2016-01-20
KR102094406B1 KR102094406B1 (ko) 2020-03-27

Family

ID=55307843

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140087286A KR102094406B1 (ko) 2014-07-11 2014-07-11 테스트 인터페이스 유닛

Country Status (1)

Country Link
KR (1) KR102094406B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109510741A (zh) * 2019-01-11 2019-03-22 深圳市菲菱科思通信技术股份有限公司 交换机测试治具
KR20210055958A (ko) * 2019-11-08 2021-05-18 주식회사 레오엘에스아이 스위치 회로 및 그 제어 방법

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236143A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法
KR20050120169A (ko) * 2004-06-18 2005-12-22 주식회사 유니테스트 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치
US20060100812A1 (en) * 2004-10-28 2006-05-11 Sturges Stephen S Low cost test for IC's or electrical modules using standard reconfigurable logic devices
KR100853403B1 (ko) 2007-05-08 2008-08-21 주식회사 아이티엔티 반도체 테스트 패턴 신호 체배/분주 장치 및 반도체 테스트헤더 장치
KR100867958B1 (ko) 2007-08-31 2008-11-11 엘지전자 주식회사 액자형 공기조화기의 실내기
KR20090086616A (ko) 2006-11-30 2009-08-13 모사이드 테크놀로지스 인코퍼레이티드 멀티―디바이스 시스템을 테스트하는 회로 및 방법
KR20130099385A (ko) * 2012-02-29 2013-09-06 주식회사 유니테스트 번인 테스터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002236143A (ja) * 2001-02-08 2002-08-23 Mitsubishi Electric Corp 半導体装置の試験に用いる外部試験補助装置およびその装置を用いた半導体装置の試験方法
KR20050120169A (ko) * 2004-06-18 2005-12-22 주식회사 유니테스트 복수의 반도체 컴포넌트를 동시에 테스트하는 반도체컴포넌트 테스트 장치
US20060100812A1 (en) * 2004-10-28 2006-05-11 Sturges Stephen S Low cost test for IC's or electrical modules using standard reconfigurable logic devices
KR20090086616A (ko) 2006-11-30 2009-08-13 모사이드 테크놀로지스 인코퍼레이티드 멀티―디바이스 시스템을 테스트하는 회로 및 방법
KR100853403B1 (ko) 2007-05-08 2008-08-21 주식회사 아이티엔티 반도체 테스트 패턴 신호 체배/분주 장치 및 반도체 테스트헤더 장치
KR100867958B1 (ko) 2007-08-31 2008-11-11 엘지전자 주식회사 액자형 공기조화기의 실내기
KR20130099385A (ko) * 2012-02-29 2013-09-06 주식회사 유니테스트 번인 테스터

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109510741A (zh) * 2019-01-11 2019-03-22 深圳市菲菱科思通信技术股份有限公司 交换机测试治具
CN109510741B (zh) * 2019-01-11 2024-04-12 深圳市菲菱科思通信技术股份有限公司 交换机测试治具
KR20210055958A (ko) * 2019-11-08 2021-05-18 주식회사 레오엘에스아이 스위치 회로 및 그 제어 방법

Also Published As

Publication number Publication date
KR102094406B1 (ko) 2020-03-27

Similar Documents

Publication Publication Date Title
US20120229159A1 (en) Test interface board and test system including the same
US20160211241A1 (en) 3d integrated circuit
US7957217B2 (en) Method of controlling internal voltage and multi-chip package memory prepared using the same
JP4623659B2 (ja) 半導体装置
US8159263B1 (en) Programmable integrated circuit with voltage domains
US9553595B2 (en) Clock operation method and circuit
JP4980232B2 (ja) システムインパッケージ
US8736339B2 (en) Clock distribution circuit and method of forming clock distribution circuit
KR102094406B1 (ko) 테스트 인터페이스 유닛
JP2009210448A (ja) 半導体装置
CN103365100B (zh) 光刻工艺分配系统及分配方法
US20100033204A1 (en) Semiconductor inspection apparatus and semiconductor integrated circuit
KR20120043913A (ko) 반도체 장치의 파워 라인
US20170115340A1 (en) Voltage calibration circuit capable of updating voltage to be calibrated automatically
US7994806B2 (en) System and method for testing embedded circuits with test islands
JP4385136B2 (ja) 集積回路設定システム及びその設定方法
US20090243624A1 (en) Signal measuring device
KR20140078170A (ko) 제이택 인터페이스 보드
JP2007232644A (ja) マルチチップ装置
US7768334B2 (en) Semiconductor integrated circuit
US20170309566A1 (en) Semiconductor integrated circuit device and method of manufacturing semiconductor integrated circuit device
KR20120107379A (ko) 멀티칩 패키지 테스트 시스템
KR20120109205A (ko) 반도체 집적회로
US8461859B2 (en) Semiconductor device and interface board for testing the same
KR100958865B1 (ko) 반도체 시험 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant