KR20160005860A - 액정 표시 장치 및 그 제조 방법 - Google Patents

액정 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20160005860A
KR20160005860A KR1020140084664A KR20140084664A KR20160005860A KR 20160005860 A KR20160005860 A KR 20160005860A KR 1020140084664 A KR1020140084664 A KR 1020140084664A KR 20140084664 A KR20140084664 A KR 20140084664A KR 20160005860 A KR20160005860 A KR 20160005860A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
transparent conductive
lower insulating
conductive film
Prior art date
Application number
KR1020140084664A
Other languages
English (en)
Inventor
이보람
김상일
김용석
백승진
이동민
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140084664A priority Critical patent/KR20160005860A/ko
Priority to US14/592,596 priority patent/US9436031B2/en
Priority to JP2015135978A priority patent/JP2016018214A/ja
Publication of KR20160005860A publication Critical patent/KR20160005860A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133377—Cells with plural compartments or having plurality of liquid crystal microcells partitioned by walls, e.g. one microcell per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정 표시 장치를 제공한다. 본 발명의 일실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되는 화소 전극, 상기 화소 전극과 마주보며 위치하는 하부 절연층 그리고 상기 하부 절연층 위에 위치하고, 터치 센서를 형성하는 제1 투명 도전막 및 제2 투명 도전막을 포함하고, 상기 화소 전극과 상기 하부 절연층 사이에 복수의 미세 공간(Microcavity)이 형성되어 있고, 상기 미세 공간은 액정 물질을 포함하는 액정층을 형성하고, 상기 하부 절연층은 가로부와 세로부를 포함하는 매트릭스 형상을 가지며, 상기 하부 절연층의 세로부와 중첩하도록 상기 제2 투명 도전막이 배치된다.

Description

액정 표시 장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND METHOD OF MANUFACTURING THE SAME}
본 발명은 액정 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 들어 있는 액정층으로 이루어진다.
전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치 가운데 하나로써, 픽셀에 복수의 미세 공간(micro cavity)을 형성하고, 여기에 액정을 채워 디스플레이를 구현하는 기술이 개발되고 있다. 종래의 액정 표시 장치에서는 두 장의 기판이 사용되었으나, 이 기술은 하나의 기판 위에 구성 요소들을 형성함으로써 장치의 무게, 두께 등을 줄일 수 있다.
한편, 액정 표시 장치를 비롯한 여러 평판 표시 장치는 다양한 입력 장치를 이용하여 기능을 수행한다. 최근, 이러한 입력 장치로서 터치 패널을 구비하는 입력 장치가 많이 사용되고 있다.
터치 패널은 그 위에 손가락 또는 터치 펜(touch pen, stylus) 등을 접촉해 문자나 그림을 쓰고 그리거나, 아이콘을 실행시켜 컴퓨터 등의 기계에 원하는 명령을 수행시킬 수 있다. 터치 패널이 부착되거나 내부에 포함되어 있는 표시 장치는 사용자의 손가락 또는 터치 펜 등이 화면에 접촉하였는지 여부 및 접촉 위치 정보를 알아내고 이에 따라 영상을 표시할 수 있다. 이와 같은 터치 패널은 터치를 감지하는 방법에 따라 크게 저항막 방식(resistive type), 정전 용량 방식(capacitive type), 그리고 전자기 유도형(electro-magnetic type, EM) 등으로 나뉠 수 있다.
이러한 터치 패널은 액정 표시 장치와 같은 평판 표시 장치의 상부 기판 또는 평탄막 위에 부착되거나 액정 표시 장치 안에 내장될 수 있다.
본 발명이 해결하고자 하는 과제는 터치 센서를 포함하는 액정 표시 장치 및 그 제조 방법을 제공하는데 있다.
본 발명의 일실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 위치하는 박막 트랜지스터, 상기 박막 트랜지스터와 연결되는 화소 전극, 상기 화소 전극과 마주보며 위치하는 하부 절연층 그리고 상기 하부 절연층 위에 위치하고, 터치 센서를 형성하는 제1 투명 도전막 및 제2 투명 도전막을 포함하고, 상기 화소 전극과 상기 하부 절연층 사이에 복수의 미세 공간(Microcavity)이 형성되어 있고, 상기 미세 공간은 액정 물질을 포함하는 액정층을 형성하고, 상기 하부 절연층은 가로부와 세로부를 포함하는 매트릭스 형상을 가지며, 상기 하부 절연층의 세로부와 중첩하도록 상기 제2 투명 도전막이 배치된다.
상기 하부 절연층 위에 위치하는 루프층을 더 포함하고, 상기 루프층은 가로부와 세로부를 포함하는 매트릭스 형상을 가질 수 있다.
상기 루프층의 세로부와 중첩하도록 상기 제2 투명 도전막이 배치될 수 있다.
상기 하부 절연층의 세로부와 상기 루프층의 세로부는 중첩하고, 상기 하부 절연층의 세로부와 상기 루프층의 세로부는 상기 박막 트랜지스터에 연결되는 게이트선과 교차할 수 있다.
상기 액정 표시 장치는 상기 하부 절연층 위에 위치하는 루프층 그리고 상기 루프층 위에 위치하는 상부 절연층을 더 포함하고, 상기 루프층은 서로 분리되어 있는 복수의 가로부를 포함하고, 상기 상부 절연층은 상기 하부 절연층의 세로부와 접촉할 수 있다.
상기 상부 절연층과 상기 하부 절연층의 세로부가 접촉하는 부분은 상기 게이트선과 교차하는 부분일 수 있다.
상기 상부 절연층과 상기 하부 절연층의 세로부가 접촉하는 부분 하단에 위치하는 희생층 잔류막을 더 포함할 수 있다.
상기 상부 절연층과 상기 하부 절연층은 상기 희생층 잔류막의 상부면과 측면을 덮을 수 있다.
상기 액정 표시 장치는 상기 제1 투명 도전막과 상기 제2 투명 도전막이 교차하는 부분에 위치하는 섬형 연결부를 더 포함하고, 상기 제1 투명 도전막은 상기 섬형 연결부에 의해 연결될 수 있다.
상기 액정 표시 장치는 상기 섬형 연결부와 상기 제2 투명 도전막 사이를 절연하는 제1 절연막 그리고 상기 제1 투명 도전막과 상기 제2 투명 도전막 사이를 절연하는 제2 절연막을 더 포함할 수 있다.
상기 기판은 표시 영역과 주변 영역을 포함하고, 상기 주변 영역에는 화소 패드부와 터치 패드부가 위치하고, 상기 화소 패드부와 상기 터치 패드부는 서로 중첩하지 않을 수 있다.
본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법은 기판 위에 박막 트랜지스터를 형성하는 단계, 상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계, 상기 화소 전극 위에 희생층을 형성하는 단계, 상기 희생층 위에 하부 절연층을 형성하는 단계, 상기 하부 절연층 위에 터치 센서를 형성하는 제1 투명 도전막 및 제2 투명 도전막을 형성하는 단계, 상기 희생층을 제거하여 복수의 미세 공간(Microcavity)을 형성하는 단계 그리고 상기 복수의 미세 공간에 액정 물질을 주입하는 단계를 포함하고, 상기 하부 절연층은 가로부와 세로부를 포함하는 매트릭스 형상을 갖도록 형성하고, 상기 제2 투명 도전막은 상기 하부 절연층의 세로부와 중첩하도록 형성한다.
상기 희생층은 서로 이격되어 있는 복수의 세로부를 포함하도록 형성할 수 있다.
상기 하부 절연층 위에 루프층을 형성하는 단계를 더 포함하고, 상기 루프층은 가로부와 세로부를 포함하는 매트릭스 형상을 갖도록 형성하고, 상기 루프층의 세로부는 상기 희생층의 세로부가 이격된 부분에 위치할 수 있다.
상기 제2 투명 도전막은 상기 루프층의 세로부와 중첩하도록 형성할 수 있다.
상기 하부 절연층의 세로부와 상기 루프층의 세로부는 중첩하도록 형성하고, 상기 하부 절연층의 세로부와 상기 루프층의 세로부는 상기 박막 트랜지스터와 연결된 게이트선과 교차하도록 형성할 수 있다.
상기 액정 표시 장치의 제조 방법은 상기 하부 절연층 위에 루프층을 형성하는 단계 그리고 상기 루프층 위에 상부 절연층을 형성하는 단계를 더 포함하고, 상기 루프층은 서로 분리되는 복수의 가로부를 포함하도록 형성할 수 있다.
상기 상부 절연층은 상기 루프층의 가로부가 분리된 부분에서 상기 하부 절연층의 세로부와 접촉하도록 형성할 수 있다.
상기 액정 표시 장치의 제조 방법은 상기 하부 절연층 위에 섬형 연결부를 형성하는 단계, 상기 섬형 연결부 위에 제1 절연막을 형성하는 단계, 상기 섬형 연결부와 연결되도록 상기 제1 투명 도전막을 형성하는 단계 그리고 상기 제1 절연막 위에 상기 제2 투명 도전막을 형성하는 단계를 포함하고, 상기 제1 투명 도전막과 상기 제2 투명 도전막은 동시에 형성할 수 있다.
상기 기판은 표시 영역과 주변 영역을 포함하고, 상기 액정 표시 장치의 제조 방법은 상기 주변 영역에 화소 패드부와 터치 패드부가 서로 중첩하지 않도록 형성하는 단계를 더 포함할 수 있다.
상기 액정 표시 장치의 제조 방법은 상기 제1 투명 도전막과 상기 제2 투명 도전막 위에 제2 절연막을 형성하는 단계 그리고 상기 제2 절연막, 상기 제1 절연막, 상기 상부 절연층 및 상기 하부 절연층을 패터닝하여 상기 화소 패드부에 포함되는 접촉 보조 부재를 노출하는 단계를 더 포함할 수 있다.
본 발명의 일실시예에 따르면, 루프층 또는 절연층을 상하로 연결하여 터치 센서를 형성하기 위한 세로축 배선을 상하로 연결된 루프층 또는 절연층에 대응하도록 형성할 수 있다.
도 1은 본 발명의 일실시예에 따른 액정 표시 장치를 개략적으로 나타낸 배치도이다.
도 2는 본 발명의 일실시예에 따른 액정 표시 장치에서 터치 영역을 나타낸 배치도이다.
도 3은 본 발명의 일실시예에 따른 액정 표시 장치에서 루프층을 나타내는 배치도이다.
도 4는 도 1의 P영역을 확대하여 나타낸 평면도이다.
도 5는 도 4의 절단선 V-V를 따라 자른 단면도이다.
도 6은 도 4의 절단선 VI-VI을 따라 자른 단면도이다.
도 7은 도 4의 절단선 VII-VII을 따라 자른 단면도이다.
도 8은 도 7의 실시예를 변형한 액정 표시 장치를 나타내는 단면도이다.
도 9는 도 8의 실시예를 변형한 액정 표시 장치를 나타내는 단면도이다.
도 10 내지 도 37은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 평면도 및 단면도들이다.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
먼저, 도 1 내지 도 7을 참고하여 본 발명의 일실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 일실시예에 따른 액정 표시 장치를 개략적으로 나타낸 배치도이다. 도 2는 본 발명의 일실시예에 따른 액정 표시 장치에서 터치 영역을 나타낸 배치도이다. 도 3은 본 발명의 일실시예에 따른 액정 표시 장치에서 루프층을 나타내는 배치도이다. 도 4는 도 1의 P영역을 확대하여 나타낸 평면도이다. 도 5는 도 4의 절단선 V-V를 따라 자른 단면도이다. 도 6은 도 4의 절단선 VI-VI을 따라 자른 단면도이다. 도 7은 도 4의 절단선 VII-VII을 따라 자른 단면도이다.
도 1 및 도 2를 참고하면, 본 발명의 일실시예에 따른 액정 표시 장치는 복수의 화소(PX)가 위치하는 표시 패널(500), 터치 패널(600) 및 터치 제어부(700)를 포함한다. 본 실시예에서 터치 패널(600)은 표시 패널(500) 위에 위치한다. 구체적으로, 표시 패널(500)의 최상단층 위에 터치 패널(600)이 위치할 수 있다.
표시 패널(500)은 영상을 표시하는 표시 영역(display area)(DA)과 표시 영역(DA) 주변의 주변 영역(peripheral area)을 포함한다.
표시 영역(DA)에는 복수의 게이트선(121), 복수의 데이터선(171), 그리고 복수의 게이트선(121) 및 복수의 데이터선(171)에 연결되어 있는 복수의 화소(PX)가 위치한다.
게이트선(121)은 게이트 신호를 전달하고 대략 행 방향으로 뻗으며 서로가 거의 평행할 수 있다. 각 게이트선(121)은 게이트 구동부(도시하지 않음)와의 접속을 위한 게이트 패드부(129)를 포함할 수 있다. 게이트 구동부가 표시 패널(500) 위에 집적되어 있는 경우 게이트 패드부(129)는 게이트 구동부와 직접 연결될 수 있다. 게이트 패드부(129)는 주변 영역(PA)에 위치할 수 있다.
데이터선(171)은 영상 신호에 대응하는 데이터 전압을 전달하고 대략 열 방향으로 뻗으며 서로가 거의 평행할 수 있다. 각 데이터선(171)은 데이터 구동부(도시하지 않음)와의 접속을 위한 데이터 패드부(179)를 포함할 수 있다. 데이터 구동부가 표시판(500) 위에 집적되어 있는 경우 데이터 패드부(179)는 데이터 구동부와 직접 연결될 수 있다. 데이터 패드부(179)는 주변 영역(PA)에 위치할 수 있다.
복수의 화소(PX)는 대략 행렬 형태로 배열되어 있다. 각 화소(PX)는 해당 게이트선(121) 및 해당 데이터선(171)과 연결된 스위칭 소자(도시하지 않음) 및 이에 연결된 화소 전극(도시하지 않음)을 포함할 수 있다. 스위칭 소자는 표시 패널(500)에 집적되어 있는 박막 트랜지스터 등의 삼단자 소자일 수 있다. 스위칭 소자는 게이트선(121)의 게이트 신호에 따라 턴온 또는 턴오프되어 데이터선(171)으로부터의 데이터 신호를 선택적으로 화소 전극에 전달할 수 있다.
도 2를 참조하면, 터치 패널(600)의 주변 영역(PA)에는 제1 터치 신호선(51) 및 제2 터치 신호선(61)이 위치하고, 표시 영역(DA)에는 제1 투명 도전막(55) 및 제2 투명 도전막(65)이 위치한다.
제1 터치 신호선(51)은 터치 제어부(700)로부터 터치 입력 신호를 입력 받아 제1 투명 도전막(55)에 전달할 수 있다.
제1 터치 신호선(51)은 제1 패드부(53)와 연결되어 있고, 제1 패드부(53)를 통해 터치 입력 신호가 제1 투명 도전막(55)에 전달된다.
제2 터치 신호선(61)은 제2 투명 도전막(65)으로부터 터치 출력 신호를 입력 받아 터치 제어부(700)에 전달할 수 있다.
제2 터치 신호선(61)은 제2 패드부(63)와 연결되어 있고, 제2 패드부(63)를 통해 터치 출력 신호가 터치 제어부(700)에 전달할 수 있다.
도 1 및 도 2를 참고하면, 제1 패드부(53) 및 제2 패드부(63)들은 표시 영역(DA)을 기준으로 각각 우측와 하측에 위치하고, 게이트 패드부(129)와 데이터 패드부(179)들은 표시 영역(DA)을 기준으로 각각 좌측와 상측에 위치할 수 있다. 이와 같이, 본 실시예에서 제1 패드부(53)와 제2 패드부(63)를 포함하는 터치 패드부는 게이트 패드부(129)와 데이터 패드부(179)를 포함하는 화소 패드부와 중첩하지 않는 영역에 위치할 수 있다.
제1 패드부(53)를 포함하는 제1 터치 신호선(51)과 제2 패드부(63)를 포함하는 제2 터치 신호선(61)은 금속과 같은 도전 물질로 이루어질 수 있으며 동일한 공정에서 동일한 층에 형성될 수 있다.
본 발명의 다른 실시예에 따르면 앞에서 설명한 제1 터치 신호선(51)과 제2 터치 신호선(61)의 기능은 반대로 바뀔 수 있다. 예를 들어, 제2 터치 신호선(61)이 터치 제어부(700)로부터 터치 입력 신호를 입력 받아 제2 투명 도전막(65)에 전달하고, 제1 터치 신호선(51)이 제1 투명 도전막(55)으로부터 터치 출력 신호를 입력 받아 터치 제어부(700)에 전달할 수 있다.
도 3을 참고하면, 기판(110)은 복수의 화소(PX)를 포함한다. 복수의 화소(PX)는 복수의 화소 행과 복수의 화소 열을 포함하는 매트릭스 형태로 배치되어 있다. 복수의 화소 행 사이에는 제1 트렌치(V1)가 위치하고, 복수의 화소 열 사이에는 제2 트렌치(V2)가 위치한다. 다만, 복수의 화소(PX)의 배치 형태는 이에 한정되지 아니하며 다양하게 변형이 가능하다.
이하에서는 도 4 내지 도 6을 참고하여, 본 발명의 일실시예에 따른 액정 표시 장치의 표시 패널(500) 및 터치 패널(600)에 대해 설명하기로 한다.
도 4 내지 도 6을 참고하면, 투명한 유리 또는 플라스틱 등으로 만들어진 기판(110) 위에 게이트선(121)이 형성되어 있다. 게이트선(121)은 게이트 전극(124) 및 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도 1에서 129)을 포함한다. 게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 게이트선(121)은 물리적 성질이 다른 적어도 두 개의 도전막을 포함하는 다중막 구조를 가질 수도 있다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 등으로 이루어지는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다층막 구조를 가질 수도 있다. 게이트 절연막(140) 위에는 데이터선(171) 하부에 위치하는 반도체층(151), 소스/드레인 전극의 하부 및 박막 트랜지스터(Q)의 채널 부분에 위치하는 반도체층(154)이 형성되어 있다. 반도체층(154)은 비정질 규소 또는 다결정 규소 등으로 만들어질 수 있고, 또는 산화물 반도체로 형성될 수 있다.
각 반도체층(151, 154) 위이며, 데이터선(171), 소스/드레인 전극의 사이에는 복수의 저항성 접촉 부재가 형성되어 있을 수 있는데, 도면에서는 생략되어 있다.
각 반도체층(151, 154) 및 게이트 절연막(140) 위에 소스 전극(173) 및 소스 전극(173)과 연결되는 데이터선(171), 드레인 전극(175)을 포함하는 데이터 도전체(171, 173, 175)가 형성되어 있다. 데이터선(171)은 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(도 1에서 179)을 포함한다. 데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121)과 교차한다.
소스 전극(173)은 데이터선(171)의 일부이고, 데이터선(171)과 동일선 상에 배치된다. 드레인 전극(175)은 소스 전극(173)과 나란하게 뻗도록 형성되어 있다. 따라서, 드레인 전극(175)은 데이터선(171)의 일부와 나란하다. 이러한 소스 전극(173) 및 드레인 전극(175)의 구조는 변형될 수 있다.
게이트 전극(124), 소스 전극(173), 및 드레인 전극(175)은 반도체층(154)과 함께 박막 트랜지스터(Q)를 형성하며, 박막 트랜지스터(Q)의 채널(channel)은 소스 전극(173)과 드레인 전극(175) 사이의 반도체층 부분(154)에 형성된다.
데이터선(171)과 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다.
데이터 도전체(171, 173, 175) 및 노출된 반도체층(154) 부분 위에는 제1 보호층(180a)이 형성되어 있다. 제1 보호층(180a)은 질화 규소(SiNx)와 산화 규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다.
제1 보호층(180a) 위에는 색필터(230) 및 차광 부재(220)가 형성되어 있다.
먼저, 차광 부재(220)는 화상을 표시하는 영역에 대응하는 개구부를 가지는 격자 구조로 이루어져 있으며, 빛이 투과하지 못하는 물질로 형성되어 있다. 차광 부재(220)의 개구부에는 색필터(230)가 형성되어 있다. 차광 부재(220)는 게이트선(121)과 평행한 방향을 따라 형성된 가로 차광 부재(220a)와 데이트선(171)과 평행한 방향을 따라 형성된 세로 차광 부재(220b)를 포함한다.
색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다. 하지만, 적색, 녹색, 및 청색의 삼원색에 제한되지 않고, 청록색(cyan), 자홍색(magenta), 옐로(yellow), 화이트 계열의 색 중 하나를 표시할 수도 있다. 색필터(230)는 인접하는 화소마다 서로 다른 색을 표시하는 물질로 형성되어 있을 수 있다.
색필터(230) 및 차광 부재(220)의 위에는 이를 덮는 제2 보호층(180b)이 형성되어 있다. 제2 보호층(180b)은 질화 규소(SiNx)와 산화 규소(SiOx) 따위의 무기 절연물 또는 유기 절연물을 포함할 수 있다. 도 2의 단면도에서 도시된 바와 달리 색필터(230)와 차광 부재(220)의 두께 차이로 인하여 단차가 발생된 경우에는 제2 보호층(180b)을 유기 절연물을 포함하도록 하여 단차를 줄이거나 제거할 수 있다.
색필터(230), 차광 부재(220) 및 보호층(180a, 180b)에는 드레인 전극(175)을 노출하는 접촉 구멍(185)이 형성되어 있다.
제2 보호층(180b) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 면형(planar shape)으로서 기판(110) 전면 위에 통판으로 형성되어 있을 수 있고, 드레인 전극(175) 주변에 대응하는 영역에 배치되어 있는 개구부(138)를 가진다. 즉, 공통 전극(270)은 판 형태의 평면 형태를 가질 수 있다.
인접 화소에 위치하는 공통 전극(270)은 서로 연결되어, 표시 영역 외부에서 공급되는 일정한 크기의 공통 전압을 전달 받을 수 있다.
공통 전극(270) 위에는 층간 절연층(180c)이 위치한다. 층간 절연층(180c)은 유기 절연 물질 또는 무기 절연 물질 등으로 이루어질 수 있다.
층간 절연층(180c) 위에는 화소 전극(191)이 위치한다. 화소 전극(191)은 ITO 또는 IZO 등의 투명한 도전 물질로 만들어질 수 있다. 화소 전극(191)은 복수의 절개부(91)를 가지며, 이웃하는 절개부 사이에 위치하는 복수의 가지 전극(192)을 포함한다.
제1 보호층(180a), 제2 보호층(180b), 그리고 층간 절연층(180c)에는 드레인 전극(175)을 드러내는 접촉 구멍(185)이 형성되어 있다. 화소 전극(191)은 접촉 구멍(185)을 통해 드레인 전극(175)과 물리적 전기적으로 연결되어, 드레인 전극(175)으로부터 전압을 인가 받는다.
공통 전극(270)은 제1 전기장 생성 전극 또는 제1 전극이고, 화소 전극(191)은 제2 전기장 생성 전극 또는 제2 전극이다. 화소 전극(191)과 공통 전극(270)은 수평 전계를 형성할 수 있다. 전기장 생성 전극인 화소 전극(191)과 공통 전극(270)은 전기장을 생성함으로써 두 전기장 생성 전극(191, 270) 위에 위치하는 액정 분자(310)는 전기장의 방향과 평행한 방향으로 회전한다. 이와 같이 결정된 액정 분자의 회전 방향에 따라 액정층을 통과하는 빛의 편광이 달라진다.
도시한 실시예에 따른 액정 표시 장치에 따르면, 공통 전극(270)이 면형의 평면 형태를 가지고, 화소 전극(191)이 복수의 가지 전극(192)을 가지지만, 본 발명의 다른 한 실시예에 따른 액정 표시 장치에 따르면, 화소 전극(191)이 면형이 평면 형태를 가지고, 공통 전극(270)이 복수의 가지 전극을 가질 수도 있다.
본 발명은 두 개의 전기장 생성 전극이 기판(110) 위에 절연층을 사이에 두고 중첩하며, 절연층 아래에 형성되어 있는 제1 전기장 생성 전극이 면형의 평면 형태를 가지고, 절연층 위에 형성되어 있는 제2 전기장 생성 전극이 복수의 가지 전극을 가지는 모든 다른 경우에 적용가능하다.
화소 전극(191) 위에는 하부 배향막(11)이 형성되어 있고, 하부 배향막(11)은 배향 물질을 포함한다.
하부 배향막(11)과 대향하는 부분에 상부 배향막(21)이 위치하고, 하부 배향막(11)과 상부 배향막(21) 사이에는 미세 공간(305)이 형성되어 있다. 미세 공간(305)에는 액정 분자(310)를 포함하는 액정 물질이 주입되어 있고, 미세 공간(305)은 액정 주입구(307)를 갖는다.
미세 공간(305)은 화소 전극(191)의 열 방향 다시 말해 세로 방향을 따라 형성될 수 있다. 본 실시예에서 배향막(11, 21)을 형성하는 배향 물질과 액정 분자(310)를 포함하는 액정 물질은 모관력(capillary force)을 이용하여 미세 공간(305)에 주입될 수 있다.
미세 공간(305)은 게이트선(121)과 중첩하는 부분에 위치하는 복수의 액정 주입구 형성 영역(307FP)에 의해 세로 방향으로 나누어지며, 또한 게이트선(121)이 뻗어 있는 방향을 따라 복수개 형성되어 있다. 복수개 형성된 미세 공간(305) 각각은 화소 영역 하나 또는 둘 이상에 대응할 수 있고, 화소 영역은 화면을 표시하는 영역에 대응할 수 있다. 도 3에 도시한 바와 같이 제1 트렌치 영역(V1)에 액정 주입구 형성 영역(307FP)이 위치할 수 있다.
상부 배향막(21) 위에는 하부 절연층(350)이 위치한다. 하부 절연층(350)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성될 수 있다.
하부 절연층(350) 위에 루프층(Roof Layer; 360)이 위치한다. 루프층(360)은 미세 공간(305)이 형성될 수 있도록 미세 공간(305)을 지지하는 역할을 한다. 루프층(360)은 포토 레지스트 또는 그 밖의 유기 물질을 포함할 수 있다.
본 실시예에서 루프층(360)은 도 3에 도시한 바와 같이 서로 다른 화소 행에 위치하는 루프층(360)들을 연결하는 연결부(360a)를 포함한다. 루프층(360)은 화소 행을 따라 가로 방향으로 뻗어 있는 가로부와 연결부(360a)를 포함하고, 가로부와 교차하는 방향으로 뻗어 있는 세로부를 포함하는 매트릭스 형상을 가질 수 있다. 루프층(360) 하단에 위치하는 하부 절연층(350)은 루프층(360)과 동일한 패턴 모양을 가질 수 있다. 따라서, 루프층(360)의 가로부와 세로부에 대응하도록 하부 절연층(350)도 가로부와 세로부를 가질 수 있고, 하부 절연층(350)은 매트릭스 형상을 가질 수 있다.
루프층(360) 위에 상부 절연층(370)이 위치한다. 상부 절연층(370)은 루프층(360)의 상부면과 접촉할 수 있다. 상부 절연층(370)은 질화 규소(SiNx) 또는 산화 규소(SiO2)로 형성될 수 있다. 루프층(360) 상단에 위치하는 상부 절연층(370)은 루프층(360)과 동일한 패턴 모양을 가질 수 있다. 따라서, 루프층(360)의 가로부와 세로부에 대응하도록 상부 절연층(370)도 가로부와 세로부를 가질 수 있고, 상부 절연층(370)은 매트릭스 형상을 가질 수 있다.
도 7을 참고하면, 하부 절연층(350), 루프층(360) 및 상부 절연층(370) 각각의 세로부는 게이트선(121)과 교차한다. 구체적으로, 게이트선(121)과 교차하는 루프층(360)의 세로부는 연결부(360a)에 대응하는 부분이다.
지금까지 표시 패널(500)의 구성에 대해 설명하였고, 이하에서는 상부 절연층(370) 위에 위치하는 터치 패널(600)의 구성에 대해 설명하기로 한다.
도 2, 도 5 내지 도 7을 참고하면, 상부 절연층(370) 위에 섬형 연결부(57)가 위치한다.
도 2에 도시한 바와 같이 섬형 연결부(57)는 서로 분리되어 복수개 형성될 수 있다.
제1 터치 신호선(51)과 제2 터치 신호선(61) 위에는 절연막(280)이 위치한다. 절연막(280)은 터치 패널(600)의 주변 영역(PA)에 위치한다. 표시 영역(DA)에는 섬형으로 복수개 형성된 제1 절연막(280a)이 위치한다.
절연막(280) 및 제1 절연막(280a)은 질화규소(SiNx) 또는 산화규소(SiOx) 등의 무기 절연물로 이루어질 수 있다.
절연막(280) 및 제1 절연막(280a) 위에는 제1 투명 도전막(55) 및 제2 투명 도전막(65)이 위치할 수 있다.
제1 투명 도전막(55)은 주로 행 방향으로 뻗으며 서로 나란할 수 있다. 제1 투명 도전막(55)은 제1 패드부(53)와 전기적으로 연결되어 있으며, 제1 패드부(53)를 통해 터치 제어부(700)로부터의 터치 입력 신호를 입력 받거나 터치 출력 신호를 출력할 수 있다. 터치 입력 신호와 터치 출력 신호를 함께 터치 신호라 한다.
각 제1 투명 도전막(55)은 도 2에 도시한 바와 같이 서로 물리적으로 분리된 복수의 부분을 포함할 수 있다. 각 제1 투명 도전막(55)의 서로 이웃한 복수의 부분은 연결 수단을 통해 서로 전기적으로 연결될 수 있다. 연결 수단은 섬형 연결부(57)를 포함할 수 있다.
섬형 연결부(57)는 제1 절연막(280a)과 중첩할 수 있다. 더 구체적으로, 섬형 연결부(57)의 서로 마주하는 한 쌍의 변, 예를 들어 열 방향으로 마주하는 한 쌍의 변은 제1 절연막(280a)에 의해 덮일 수 있다. 섬형 연결부(57)의 적어도 일부는 제1 절연막(280a)에 덮이지 않고 노출될 수 있다. 특히 각 섬형 연결부(57)는 제1 절연막(280a)을 중심으로 노출된 양쪽 끝 부분을 포함할 수 있다.
섬형 연결부(57)는 제1 터치 신호선(51) 및 제2 터치 신호선(61)과 동일한 공정에서 동일한 물질로 동일한 층에 형성될 수 있다.
제2 투명 도전막(65)은 주로 열 방향으로 뻗으며 서로 나란할 수 있다. 제2 투명 도전막(65)은 제2 패드부(63)와 전기적으로 연결되어 있으며, 제2 패드부(63)를 통해 터치 제어부(700)로부터의 터치 입력 신호를 입력 받거나 터치 출력 신호를 출력할 수 있다.
각 제2 투명 도전막(65)은 도 2에 도시한 바와 같이 물리적으로 연결된 하나의 부분으로 이루어질 수 있다. 제2 투명 도전막(65)은 섬형 연결부(57) 위에 위치하는 제1 절연막(280a) 위를 지나며 열 방향으로 뻗을 수 있다. 제2 투명 도전막(65)은 표시 패널(500)의 하부 절연층(350), 루프층(360) 및/또는 상부 절연층(370)의 세로부와 중첩하도록 배치된다.
서로 교차하는 제1 투명 도전막(55)과 제2 투명 도전막(65)을 절연하도록 제1 투명 도전막(55) 및 제2 투명 도전막(65) 위에 제2 절연막(280b)이 위치한다.
제1 투명 도전막(55)과 제2 투명 도전막(65), 제1 패드부(59)와 제2 패드부(69)은 ITO, IZO 등의 투명한 도전 물질을 포함하며, 동일한 공정에서 동일한 물질로 형성될 수 있다.
본 발명의 다른 실시예에 따르면, 앞에서 설명한 제1 투명 도전막(55)과 제2 투명 도전막(65)의 구조는 바뀔 수 있다. 즉, 각 제1 투명 도전막(55)이 물리적으로 연결된 하나의 부분으로 이루어지고 제2 투명 도전막(65)이 물리적으로 분리된 복수의 부분을 포함하고 복수의 부분이 연결 수단을 통해 서로 전기적으로 연결될 수 있다.
본 발명의 다른 실시예에 따르면, 제1 투명 도전막(55)과 제2 투명 도전막(65)은 제2 절연막(280b)을 사이에 두고 서로 다른 층에 위치할 수 있다. 이 경우 제1 투명 도전막(55)과 제2 투명 도전막(65) 각각은 행 방향 또는 열 방향으로 길게 뻗는 한 부분으로 이루어질 수 있다.
터치 제어부(700)는 제1 투명 도전막(55) 또는 제2 투명 도전막(65)으로부터 출력된 터치 출력 신호를 처리하여 터치 패널(600)의 접촉 여부 및 접촉 위치를 판단할 수 있다.
제2 절연막(280b) 위에 캐핑층(390)이 위치한다. 본 실시예에서 캐핑층(390)은 액정 주입구 형성 영역(307FP)을 채우면서 액정 주입구 형성 영역(307FP)에 의해 노출된 미세 공간(305)의 액정 주입구(307)를 덮는다. 캐핑층(390)은 유기 물질 또는 무기 물질을 포함한다.
본 실시예에서는 도 6에 도시한 바와 같이, 가로 방향으로 이웃하는 미세 공간(305) 사이인 도 3에 도시한 제2 트렌치(V2)에 격벽 형성부(PWP)가 형성되어 있다. 격벽 형성부(PWP)는 데이터선(171)이 뻗어 있는 방향을 따라 형성될 수 있고, 루프층(360)에 의해 덮일 수 있다. 격벽 형성부(PWP)에는 하부 절연층(350), 상부 절연층(370) 및 루프층(360)이 채워져 있는데 이러한 구조물이 격벽(Partition Wall)을 형성함으로써 미세 공간(305)을 구획 또는 정의할 수 있다. 본 실시예에서는 미세 공간(305) 사이에 격벽 형성부(PWP)와 같은 격벽 구조가 있기 때문에 절연 기판(110)이 휘더라도 발생하는 스트레스가 적고, 셀 갭(Cell Gap)이 변경되는 정도가 훨씬 감소할 수 있다.
도 8은 도 7의 실시예를 변형한 액정 표시 장치를 나타내는 단면도이다.
도 8에서 설명하는 실시예는 도 7의 실시예와 다르게 루프층(360)이 서로 분리되어 있는 복수의 가로부를 포함한다. 따라서, 도 7의 실시예에 나타나는 연결부(360a)가 존재하지 않는다. 연결부(360a)와 대응하는 부분에 하부 절연층(350) 하단에 희생층 잔류막(300r)이 위치한다. 희생층 잔류막(300r)은 하부 절연층(350)과 상부 절연층(370)에 의해 상부면과 측면이 덮일 수 있다. 본 실시예에서 하부 절연층(350)과 상부 절연층(370) 각각의 세로부는 게이트선(121)과 교차하고, 루프층(360)이 분리된 영역에서 하부 절연층(350)과 상부 절연층(370)이 직접 접촉할 수 있다. 희생층 잔류막(300r)은 희생층 제거 과정에서 하부 절연층(350)과 상부 절연층(370)에 의해 둘러싸여 있기 때문에 제거되지 않고 남은 부분일 수 있다.
이상에서 설명한 차이점 외에 도 1 내지 도 7에서 설명한 내용은 도 8의 실시예에 적용될 수 있다.
도 9는 도 8의 실시예를 변형한 액정 표시 장치를 나타내는 단면도이다.
도 9에서 설명하는 실시예는 도 8의 실시예와 대부분 동일하다. 다만, 희생층 잔류막(300r)이 존재하지 않는다.
이상에서 설명한 차이점 외에 도 8에서 설명한 내용은 도 9의 실시예에 적용될 수 있다.
도 10 내지 도 37은 본 발명의 일실시예에 따른 액정 표시 장치의 제조 방법을 나타내는 평면도 및 단면도들이다. 도 11, 16, 19, 21, 32, 36은 도 4의 절단선 V-V를 따라 자른 단면도들이고, 공정 순서에 따라 나타낸 것이다. 도 12, 17, 22, 24, 25은 도 4의 절단선 VI-VI을 따라 자른 단면도들이고, 공정 순서에 따라 나타낸 것이다. 도 18, 20, 23, 26, 27, 28, 29, 33, 37은 도 4의 절단선 VII-VII를 따라 자른 단면도들이고, 공정 순서에 따라 나타낸 것이다.
먼저, 도 4, 도 11 및 도 12를 참고하면, 기판(110) 위에 일반적으로 알려진 스위칭 소자를 형성하기 위해 가로 방향으로 뻗어 있는 게이트선(121), 게이트선(121) 위에 게이트 절연막(140)을 형성하고, 게이트 절연막(140) 위에 반도체층(151, 154)을 형성하고, 소스 전극(173) 및 드레인 전극(175)을 형성한다. 이 때 소스 전극(173)과 연결된 데이터선(171)은 게이트선(121)과 교차하면서 세로 방향으로 뻗도록 형성할 수 있다.
소스 전극(173), 드레인 전극(175) 및 데이터선(171)을 포함하는 데이터 도전체(171, 173, 175) 및 노출된 반도체층(154) 부분 위에는 제1 보호층(180a)을 형성한다.
제1 보호층(180a) 위에 화소 영역에 대응하는 위치에 색필터(230)를 형성하고, 색필터(230) 사이에 차광 부재(220a, 220b)를 형성한다.
색필터(230) 및 차광 부재(220a, 220b)의 위에 이를 덮는 제2 보호층(180b)을 형성하고, 제2 보호층(180b)은 화소 전극(191)과 드레인 전극(175)을 전기적, 물리적으로 연결하는 접촉 구멍(185)을 갖도록 형성한다.
이후, 제2 보호층(180b) 위에 면형의 공통 전극(270)을 형성한다. 공통 전극(270)은 게이트선(121) 또는 데이터선(171)과 중첩하는 일부분에 위치하는 개구부(138)을 가지지만, 인접 화소에서 서로 연결되도록 형성할 수 있다. 공통 전극(270) 위에 층간 절연층(180c)을 형성하고, 층간 절연층(180c) 위에 화소 전극(191)을 형성한다. 층간 절연층(180c)은 제1 보호층(180a) 및 제2 보호층(180b)과 함께 화소 전극(191)과 드레인 전극(175)을 전기적, 물리적으로 연결하는 접촉 구멍(185)을 갖도록 형성한다.
화소 전극(191)은 복수의 절개부(91)를 가지며, 이웃하는 절개부(91) 사이에 위치하는 복수의 가지 전극(192)을 포함하도록 형성한다.
이후, 화소 전극(191) 위에 희생층(300)을 형성한다. 희생층(300)에는 도 3 및 도 5에 도시한 바와 같이 데이터선(171)과 평행한 방향을 따라 오픈부(OPN)가 형성되어 있다. 오픈부(OPN)에는 이후 공정에서 하부 절연층(350), 루프층(360) 및 상부 절연층(370)이 채워져 격벽 형성부(PWP)를 형성할 수 있다.
도 13은 도 10의 실시예에서 변형된 희생층 구조를 나타내는 평면도이다.
도 13을 참고하면, 도 10의 실시예와 달리 희생층(300) 사이에 복수의 희생층 잔류 패턴(300p)들을 형성한다. 이후 형성되는 하부 절연층과 상부 절연층이 희생층 잔류 패턴(300p)의 상부면 및 측면을 덮어 희생층(300) 제거 공정 이후에 도 8에 도시한 바와 같이 희생층 잔류막(300r)을 형성한다.
도 14는 도 10의 실시예에서 변형된 희생층 구조를 나타내는 평면도이다.
도 14를 참고하면, 도 10의 실시예와 달리 희생층(300) 사이에 복수의 희생층 연결부(300a)들을 형성한다. 이후 형성되는 하부 절연층과 상부 절연층이 희생층 연결부(300a) 위에도 형성되어 도 9에 도시한 바와 같이 터치 패널의 투명 도전막이 세로 방향으로 끊김 없이 연결될 수 있는 다리 역할을 한다.
도 16 내지 도 18을 참고하면, 희생층(300) 위에 하부 절연층(350) 및 루프층(360)을 차례로 형성한다. 도 15는 본 발명의 일실시예에 따른 루프층 구조를 나타내는 평면도이고, 도 15 및 도 18을 참고하면, 루프층(360)은 노광 및 현상 공정에 의해 가로 차광 부재(220a)와 대응하는 영역에서 제거될 수 있다. 따라서, 루프층(360)은 가로 차광 부재(220a)와 대응하는 영역에서 하부 절연층(350)을 외부로 노출시킨다. 하지만, 본 실시예에 따른 액정 표시 장치에서 루프층(360)은 세로 방향으로 이어지는 세로부를 갖도록 연결부(360a)를 포함한다. 다시 말해, 도 15에 도시한 바와 같이 루프층(360)은 가로부와 세로부를 포함하는 매트릭스 형상을 갖는다.
이 때, 도 17에 도시한 바와 같이, 하부 절연층(350) 및 루프층(360)은 세로 차광 부재(220b)의 오픈부(OPN)를 채우면서 격벽 형성부(PWP)를 형성한다.
루프층(360)과 노출된 하부 절연층(350) 위를 덮도록 상부 절연층(370)을 형성한다.
도 19 및 도 20을 참고하면, 상부 절연층(370)과 하부 절연층(350)을 건식 식각하여 상부 절연층(370) 및 하부 절연층(350)이 부분적으로 제거됨으로써 이웃하는 화소 행 사이에 액정 주입구 형성 영역(307FP)을 형성한다. 이 때, 상부 절연층(370)이 루프층(360)의 측면을 덮는 구조를 가질 수 있으나, 이에 한정되지 않고 루프층(360)의 측면을 덮고 있던 상부 절연층(370)이 제거되어 루프층(360)의 측면이 외부로 노출되도록 할 수도 있다.
도 21 내지 도 23을 참고하면, 액정 주입구 형성 영역(307FP)을 통해 희생층(300)을 산소(O2) 애싱(Ashing) 처리 또는 습식 식각법 등으로 제거한다. 이 때, 액정 주입구(307)를 갖는 미세 공간(305)이 형성된다. 미세 공간(305)은 희생층(300)이 제거되어 빈 공간 상태이다.
도 24를 참고하면, 상부 절연층(370) 위에 섬형 연결부(57)를 형성한다. 섬형 연결부(57)는 도전성 물질로 형성할 수 있다. 도 2에 도시한 바와 같이 섬형 연결부(57)는 서로 분리되어 복수개 형성할 수 있고, 제1 터치 신호선(51) 및 제2 터치 신호선(61)과 동일한 공정에서 형성할 수 있다.
도 25를 참고하면, 섬형 연결부(57) 위에 절연 물질을 형성한 후에 패터닝하여 제1 절연막(280a)을 형성한다. 제1 절연막(280a)은 도 2에 도시한 바와 같이 표시 영역(DA)에서 섬형으로 복수개 형성된다. 이 때, 주변 영역(PA)에는 제1 터치 신호선(51)과 제2 터치 신호선(61)을 덮도록 절연막(280)이 형성될 수 있다.
도 26 및 도 27을 참고하면, 상부 절연층(370) 또는 제1 절연막(280a) 위에 제1 투명 도전막(55) 및 제2 투명 도전막(65)을 형성한다. 제1 투명 도전막(55)은 주로 행 방향으로 뻗으며 서로 나란할 수 있고, 제2 투명 도전막(65)은 주로 열 방향으로 뻗으며 서로 나란하도록 형성할 수 있다. 제1 투명 도전막(55)과 제2 투명 도전막(65)은 전기적으로 연결되지 않도록 이격되어 배치한다.
도 2에 도시한 바와 같이, 제1 투명 도전막(55)은 서로 물리적으로 분리된 복수의 부분을 포함하기 때문에 섬형 연결부(57)와 접촉하여 서로 전기적으로 연결되도록 형성한다.
제2 투명 도전막(65)은 하부 절연층(350), 루프층(360) 및/또는 상부 절연층(370) 각각의 세로부와 중첩하도록 배치한다. 본 실시예에서 하부 절연층(350), 루프층(360) 및/또는 상부 절연층(370)은 이웃하는 화소 행 사이에서 연결되어 있기 때문에 제2 투명 도전막(65)은 물리적으로 연결된 하나의 부분으로 형성할 수 있다.
도 28 및 도 29를 참고하면, 서로 교차하는 제1 투명 도전막(55)과 제2 투명 도전막(65)을 절연하도록 제1 투명 도전막(55) 및 제2 투명 도전막(65) 위에 제2 절연막(280b)을 형성한다.
이하에서는 도 1, 도 2, 도 30 내지 도 35를 참고하여, 화소 패드부와 터치 패드부의 형성 방법에 대해 설명하기로 한다.
도 30 및 도 34는 도 1의 A-A'를 따라 자른 단면도이고, 도 31 및 및 35는 도 2의 B-B'를 따라 자른 단면도이다.
도 30 및 도 31을 참고하면, 제2 절연막(280b)을 형성한 단계에서, 화소 패드부에 포함되는 데이터 패드부(179) 및 터치 패드부에 포함되는 제1 패드부(53) 각각의 하단 및 상단에는 게이트 절연막(140), 제1 보호층(180a), 제2 보호층(180b), 층간 절연층(180c), 하부 절연층(350), 상부 절연층(370), 제1 절연막(280a) 및 제2 절연막(280b)이 적층되어 있다. 본 실시예에서 데이터 패드부(179)와 같은 신호선 위에 하부 절연층(350), 상부 절연층(370), 제1 절연막(280a)을 제거하지 않고 유지하기 때문에 터치 센서를 형성하기 위한 제1 투명 도전막(55) 및 제2 투명 도전막(65) 패터닝 과정에서 접촉 보조 부재(79)가 손상되는 것을 방지할 수 있다.
도 30에 도시한 데이터 패드부(179) 하단의 반도체부(159)는 데이터 패드부(179)와 그 하단의 반도체 물질을 동시에 패터닝하는 과정에서 남아 있는 반도체 물질층이다.
도 32 내지 도 35를 참고하면, 도 32에 도시한 바와 같이 제1 절연막과 제2 절연막(280b)을 패터닝하여 액정 주입구 형성 영역(307FP) 및 액정 주입구(307)가 외부로 노출되도록 하고, 도 33에 도시한 바와 같이 제2 절연막(280b)이 연결부(360a)를 덮도록 한다.
또한, 도 34에 도시한 바와 같이 하부 절연층(350), 상부 절연층(370), 제1 절연막(280a) 및 제2 절연막(280b)을 동시에 패터닝하여 접촉 보조 부재(79)를 오픈하고, 도 35에 도시한 바와 같이 제1 패드부(53) 위의 제2 절연막(280b)을 제거할 수 있다.
도 36 및 도 37을 참고하면, 액정 주입구(307)를 통해 배향 물질을 주입한다. 이후, 배향 물질을 베이크(Bake)하여 미세 공간(305) 내벽을 따라 배향막(11, 21)을 형성한다.
그 다음, 액정 주입구(307)를 통해 미세 공간(305)에 잉크젯 방법 등을 사용하여 액정 분자(310)를 포함하는 액정 물질을 주입한다. 액정 분자(310)는 수평 배향할 수 있다.
이후, 제2 절연막(280b) 위에 액정 주입구(307) 및 액정 주입구 형성 영역(307FP)을 덮도록 캐핑층(390)을 형성하면 도 1 내지 도 7과 같은 액정 표시 장치를 형성할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
300 희생층 305 미세 공간(microcavity)
307 액정 주입구 350 하부 절연층
360 루프층 370 상부 절연층
390 캐핑층

Claims (21)

  1. 기판,
    상기 기판 위에 위치하는 박막 트랜지스터,
    상기 박막 트랜지스터와 연결되는 화소 전극,
    상기 화소 전극과 마주보며 위치하는 하부 절연층 그리고
    상기 하부 절연층 위에 위치하고, 터치 센서를 형성하는 제1 투명 도전막 및 제2 투명 도전막을 포함하고,
    상기 화소 전극과 상기 하부 절연층 사이에 복수의 미세 공간(Microcavity)이 형성되어 있고, 상기 미세 공간은 액정 물질을 포함하는 액정층을 형성하고,
    상기 하부 절연층은 가로부와 세로부를 포함하는 매트릭스 형상을 가지며,
    상기 하부 절연층의 세로부와 중첩하도록 상기 제2 투명 도전막이 배치된 액정 표시 장치.
  2. 제1항에서,
    상기 하부 절연층 위에 위치하는 루프층을 더 포함하고,
    상기 루프층은 가로부와 세로부를 포함하는 매트릭스 형상을 갖는 액정 표시 장치.
  3. 제2항에서,
    상기 루프층의 세로부와 중첩하도록 상기 제2 투명 도전막이 배치된 액정 표시 장치.
  4. 제3항에서,
    상기 하부 절연층의 세로부와 상기 루프층의 세로부는 중첩하고, 상기 하부 절연층의 세로부와 상기 루프층의 세로부는 상기 박막 트랜지스터에 연결되는 게이트선과 교차하는 액정 표시 장치.
  5. 제1항에서,
    상기 하부 절연층 위에 위치하는 루프층 그리고
    상기 루프층 위에 위치하는 상부 절연층을 더 포함하고,
    상기 루프층은 서로 분리되어 있는 복수의 가로부를 포함하고, 상기 상부 절연층은 상기 하부 절연층의 세로부와 접촉하는 액정 표시 장치.
  6. 제5항에서,
    상기 상부 절연층과 상기 하부 절연층의 세로부가 접촉하는 부분은 상기 게이트선과 교차하는 부분인 액정 표시 장치.
  7. 제6항에서,
    상기 상부 절연층과 상기 하부 절연층의 세로부가 접촉하는 부분 하단에 위치하는 희생층 잔류막을 더 포함하는 액정 표시 장치.
  8. 제7항에서,
    상기 상부 절연층과 상기 하부 절연층은 상기 희생층 잔류막의 상부면과 측면을 덮는 액정 표시 장치.
  9. 제1항에서,
    상기 제1 투명 도전막과 상기 제2 투명 도전막이 교차하는 부분에 위치하는 섬형 연결부를 더 포함하고,
    상기 제1 투명 도전막은 상기 섬형 연결부에 의해 연결되는 액정 표시 장치.
  10. 제9항에서,
    상기 섬형 연결부와 상기 제2 투명 도전막 사이를 절연하는 제1 절연막 그리고
    상기 제1 투명 도전막과 상기 제2 투명 도전막 사이를 절연하는 제2 절연막을 더 포함하는 액정 표시 장치.
  11. 제1항에서,
    상기 기판은 표시 영역과 주변 영역을 포함하고,
    상기 주변 영역에는 화소 패드부와 터치 패드부가 위치하고, 상기 화소 패드부와 상기 터치 패드부는 서로 중첩하지 않는 액정 표시 장치.
  12. 기판 위에 박막 트랜지스터를 형성하는 단계,
    상기 박막 트랜지스터와 연결되는 화소 전극을 형성하는 단계,
    상기 화소 전극 위에 희생층을 형성하는 단계,
    상기 희생층 위에 하부 절연층을 형성하는 단계,
    상기 하부 절연층 위에 터치 센서를 형성하는 제1 투명 도전막 및 제2 투명 도전막을 형성하는 단계,
    상기 희생층을 제거하여 복수의 미세 공간(Microcavity)을 형성하는 단계 그리고
    상기 복수의 미세 공간에 액정 물질을 주입하는 단계를 포함하고,
    상기 하부 절연층은 가로부와 세로부를 포함하는 매트릭스 형상을 갖도록 형성하고,
    상기 제2 투명 도전막은 상기 하부 절연층의 세로부와 중첩하도록 형성하는 액정 표시 장치의 제조 방법.
  13. 제12항에서,
    상기 희생층은 서로 이격되어 있는 복수의 세로부를 포함하도록 형성하는 액정 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 하부 절연층 위에 루프층을 형성하는 단계를 더 포함하고,
    상기 루프층은 가로부와 세로부를 포함하는 매트릭스 형상을 갖도록 형성하고,
    상기 루프층의 세로부는 상기 희생층의 세로부가 이격된 부분에 위치하는 액정 표시 장치의 제조 방법.
  15. 제14항에서,
    상기 제2 투명 도전막은 상기 루프층의 세로부와 중첩하도록 형성하는 액정 표시 장치의 제조 방법.
  16. 제15항에서,
    상기 하부 절연층의 세로부와 상기 루프층의 세로부는 중첩하도록 형성하고, 상기 하부 절연층의 세로부와 상기 루프층의 세로부는 상기 박막 트랜지스터와 연결된 게이트선과 교차하도록 형성하는 액정 표시 장치의 제조 방법.
  17. 제12항에서,
    상기 하부 절연층 위에 루프층을 형성하는 단계 그리고
    상기 루프층 위에 상부 절연층을 형성하는 단계를 더 포함하고,
    상기 루프층은 서로 분리되는 복수의 가로부를 포함하도록 형성하는 액정 표시 장치의 제조 방법.
  18. 제17항에서,
    상기 상부 절연층은 상기 루프층의 가로부가 분리된 부분에서 상기 하부 절연층의 세로부와 접촉하도록 형성하는 액정 표시 장치의 제조 방법.
  19. 제12항에서,
    상기 하부 절연층 위에 섬형 연결부를 형성하는 단계,
    상기 섬형 연결부 위에 제1 절연막을 형성하는 단계,
    상기 섬형 연결부와 연결되도록 상기 제1 투명 도전막을 형성하는 단계 그리고
    상기 제1 절연막 위에 상기 제2 투명 도전막을 형성하는 단계를 더 포함하고,
    상기 제1 투명 도전막과 상기 제2 투명 도전막은 동시에 형성하는 액정 표시 장치의 제조 방법.
  20. 제19항에서,
    상기 기판은 표시 영역과 주변 영역을 포함하고,
    상기 주변 영역에 화소 패드부와 터치 패드부가 서로 중첩하지 않도록 형성하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
  21. 제20항에서,
    상기 제1 투명 도전막과 상기 제2 투명 도전막 위에 제2 절연막을 형성하는 단계 그리고
    상기 제2 절연막, 상기 제1 절연막, 상기 상부 절연층 및 상기 하부 절연층을 패터닝하여 상기 화소 패드부에 포함되는 접촉 보조 부재를 노출하는 단계를 더 포함하는 액정 표시 장치의 제조 방법.
KR1020140084664A 2014-07-07 2014-07-07 액정 표시 장치 및 그 제조 방법 KR20160005860A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140084664A KR20160005860A (ko) 2014-07-07 2014-07-07 액정 표시 장치 및 그 제조 방법
US14/592,596 US9436031B2 (en) 2014-07-07 2015-01-08 Liquid crystal display and manufacturing method thereof
JP2015135978A JP2016018214A (ja) 2014-07-07 2015-07-07 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140084664A KR20160005860A (ko) 2014-07-07 2014-07-07 액정 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20160005860A true KR20160005860A (ko) 2016-01-18

Family

ID=55016908

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140084664A KR20160005860A (ko) 2014-07-07 2014-07-07 액정 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US9436031B2 (ko)
JP (1) JP2016018214A (ko)
KR (1) KR20160005860A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140016593A (ko) * 2012-07-30 2014-02-10 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20140112289A (ko) * 2013-03-13 2014-09-23 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102079253B1 (ko) * 2013-06-26 2020-02-20 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 구비하는 유기 발광 장치, 박막트랜지스터 기판 제조방법 및 유기 발광 장치 제조방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4344726B2 (ja) * 2004-12-30 2009-10-14 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置およびその製造方法
KR100873080B1 (ko) * 2007-05-10 2008-12-09 삼성모바일디스플레이주식회사 유기 전계 발광표시장치
KR20130109288A (ko) 2012-03-27 2013-10-08 엘지이노텍 주식회사 터치 패널 및 이의 제조 방법
KR20140095120A (ko) 2013-01-16 2014-08-01 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20140139261A (ko) 2013-05-27 2014-12-05 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치 및 그 구동 방법
KR102082409B1 (ko) 2013-08-28 2020-02-28 삼성디스플레이 주식회사 표시 장치
KR102281109B1 (ko) * 2013-12-31 2021-07-23 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
JP2016018214A (ja) 2016-02-01
US20160004111A1 (en) 2016-01-07
US9436031B2 (en) 2016-09-06

Similar Documents

Publication Publication Date Title
JP5073467B2 (ja) 液晶表示装置及びその製造方法
KR101904211B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20140016593A (ko) 액정 표시 장치 및 그 제조 방법
EP3012684B1 (en) Liquid crystal display
US9291841B2 (en) Display device and method of manufacturing the same
KR20160006880A (ko) 표시 장치 및 그 제조 방법
WO2009081633A1 (ja) アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法
WO2017213180A1 (ja) 表示装置及びその製造方法
KR20150077758A (ko) 박막 트랜지스터 기판 및 그를 이용한 액정표시장치
EP2908170B1 (en) Liquid crystal display and method of manufacturing the same
KR20160090449A (ko) 표시 장치 및 그 제조 방법
KR101675074B1 (ko) 액정 표시 장치
KR101109963B1 (ko) 액정표시장치 및 그 제조방법
KR20070081016A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20160005860A (ko) 액정 표시 장치 및 그 제조 방법
KR101668381B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20150047358A (ko) 액정 표시 장치 및 그 제조 방법
KR20150066977A (ko) 액정 표시 장치 및 그 제조 방법
JP6605146B2 (ja) タッチパネル付き表示装置
JPH11295760A (ja) 表示装置用アレイ基板及びその製造方法
KR20150036886A (ko) 디스플레이 장치
KR20150085437A (ko) 액정 표시 장치 및 그 제조 방법
KR101732610B1 (ko) 액정 표시 장치 및 그 제조 방법
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
US20230154935A1 (en) Display substrate, display panel and display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application