KR20160003106A - 고성능 내장형 마이크로프로세서 클러스터의 능동 피크 전력 관리 - Google Patents

고성능 내장형 마이크로프로세서 클러스터의 능동 피크 전력 관리 Download PDF

Info

Publication number
KR20160003106A
KR20160003106A KR1020157033605A KR20157033605A KR20160003106A KR 20160003106 A KR20160003106 A KR 20160003106A KR 1020157033605 A KR1020157033605 A KR 1020157033605A KR 20157033605 A KR20157033605 A KR 20157033605A KR 20160003106 A KR20160003106 A KR 20160003106A
Authority
KR
South Korea
Prior art keywords
capacitor
voltage
predetermined condition
power
during use
Prior art date
Application number
KR1020157033605A
Other languages
English (en)
Other versions
KR101812864B1 (ko
Inventor
마티아스 노스
로히트 쿠마르
에릭 스미스
루이스 러
Original Assignee
애플 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애플 인크. filed Critical 애플 인크.
Publication of KR20160003106A publication Critical patent/KR20160003106A/ko
Application granted granted Critical
Publication of KR101812864B1 publication Critical patent/KR101812864B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/02Arrangements for reducing harmonics or ripples
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10Parallel operation of dc sources
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Power Sources (AREA)
  • Dc-Dc Converters (AREA)

Abstract

일부 실시예들에서, 시스템은 적어도 하나의 전압 제어기를 포함할 수 있다. 전압 제어기들 중 적어도 하나는, 사용 동안 미리 결정된 조건의 발생을 평가할 수 있다. 일부 실시예들에서, 시스템은 적어도 제1 커패시터를 포함할 수 있다. 적어도 제1 커패시터는, 미리 결정된 조건이 발생할 때 추가의 전류를 공급하기 위하여 전압 제어기들 중 적어도 하나가 적어도 제1 커패시터를 결합시키도록, 전압 제어기들 중 적어도 하나에 연결될 수 있다. 전류의 증가가 더 이상 요구되지 않을 때 적어도 제1 커패시터는 결합해제될 수 있다. 적어도 제1 커패시터는 결합해제되면 미리 결정된 용량까지 충전될 수 있다.

Description

고성능 내장형 마이크로프로세서 클러스터의 능동 피크 전력 관리{ACTIVE PEAK POWER MANAGEMENT OF A HIGH PERFORMANCE EMBEDDED MICROPROCESSOR CLUSTER}
본 발명은 능동 피크 전력 관리를 위한 시스템 및 방법에 관한 것이다. 보다 상세하게는, 본 명세서에 개시된 일부 실시예들은 고성능 내장형 마이크로프로세서 클러스터에 대한 피크 전력 관리에 관한 것이다.
핸드헬드 내장형 시스템들에 대한 전력 공급원들은 전형적으로, 가장 높은 예상 성능 레벨에서의 비용, 폼 팩터, 및 지속가능한 전류 사이의 트레이드오프이다. 이는 시스템의 일상적인 성능 요건들을 유지하면서 가격-최적화된 설계를 가능하게 한다.
그러나, 일부 응용들 및/또는 특별히 설계된 시험들은 설계 한계들을 초과할 수 있었고, 시스템은 지속가능한 공급 엔벨로프 내에서 유지하기 위해 마이크로프로세서 클러스터의 성능을 조정하는 것이 요구된다.
제한된 지속기간 및 버퍼 전류 돌입 이벤트들에 대한 피크 성능을 달성하기 위하여, 칩 패키지 및 기판 레벨 커패시터들이 채용된다. 이들은, 전력 공급 조정이 요구를 따라잡을 수 있기 전에 피크 전류를 전달한다. 각각의 피크 성능 이벤트에 대해서, 전력 공급원은 이 시스템 커패시터들을 재충전하여 전력 공급원의 기본 부하를 증가시킬 것이다. 전력 공급원이 이러한 요구를 충족시킬 수 없는 경우, 시스템은 전압 강하를 겪는다. 시스템의 고장을 피하기 위하여, 프로세서 시스템의 전압 및 주파수에 대한 동작 마진들이 더해진다.
CPU 전력 요건들과 전력 공급 완고함(power supply stiffness) 사이의 이러한 군비 경쟁은 평균 시스템 성능에 기여하지 않으면서 재료 구입서를 증가시킨다. 전력 공급 능력 및 시스템 동작 마진들을 증가시키지 않으면서 피크 전력을 줄이는 것은 다음을 통해 어느 정도 달성되었다: 전력 집중적인 명령어들의 디스패치 시간에서의 예측 전력 추정 및 예측들에 기초한 전력 집중적인 명령어들에 대한 디스패치 속도의 제어; 및 인플라이트(in flight) 명령어들에 기초한 클록 디더링 또는 애드혹 디스패치 속도 감소를 위한 CPU 코어 공급 라인들에서의 전압 강하 센서 채용. 그러한 방법들은 시스템을 향상시키지만, 능동 디커플링 커패시턴스와 전력 공급 완고함 사이의 비에는 영향을 주지 않는다. 따라서, 전력 공급원은 큰 전압 강하를 방지하도록 제시간에 모든 피크 방전 커패시턴스를 재충전하는 것이 여전히 요구된다.
따라서, 적어도 전력 관리 유닛을 포함하는 시스템 및/또는 피크 전력 요구들을 능동적으로 조정하는 방법이 대단히 바람직할 것이다.
일반적으로 본 명세서에서 기술된 시스템들 및 방법들의 장점들은, 전력 공급 완고함의 완화를 허용하지만 시스템으로 하여금 높은 전력 명령어들의 피크 성능 버스트(burst)들을 제공하는 것을 지속적으로 가능하게 하는 것을 포함한다. 본 명세서에서 기술된 시스템을 사용하여, 더 낮은 비용의 전력 공급원이 피크 전력 이벤트들 동안 기능을 손상시키지 않으면서 사용될 수 있다. 이전 세대의 패키지 레벨 커패시터들 및 공급 범프들은 흔히, 피크 전력 커패시터 배치를 평가하기 위해 채용될 수 있는 방법인 전력 바이러스 진단들에 기초하여, 치수가 정해지고 배치되었다. 본 명세서에서 기술된 시스템의 능동 제어 인자로 인해, 패키지 및 기판 레벨 커패시턴스의 양은 이전 구현들에 비해 증가하지 않을 수 있지만 더 높은 피크 성능을 지원한다.
일부 실시예들에서, 시스템은 하나 이상의 전압 강하 제어기(또는 더욱 간단하게는, 전압 제어기들)를 포함할 수 있다. 전압 제어기들은 집적 회로로의 전력 입력들 상에 제공된 커패시터들의 서브세트에 연결될 수 있고, 전력 공급 전압의 강하를 야기하고 있는(또는 야기할 수 있는) 피크 전력 이벤트들을 검출할 수 있다. 전압 제어기들은 피크 전력 이벤트들 동안 추가의 전류를 공급하기 위하여 커패시터들의 서브세트를 결합시킬(engage) 수 있으며, 이는 피크 전력 이벤트들 동안 전력 공급 전압의 안정성을 향상시킬 수 있다. 이후에, 서브세트는 결합해제되고(disengage) 재충될 수 있다. 재충전 속도는 직렬 저항을 통해 제어되어, 일부 실시예들에서, 전력 공급원에 대한 커패시터들을 재충전하는 부하를 감소시킬 수 있다. 전력 관리 유닛이 또한 포함될 수 있다. 전력 관리 유닛은 미리 결정된 조건(전력 게이팅 이벤트들, 전력 온(power on) 이벤트들, 집적회로 내 회로부의 성능 레벨에 있어서의 변화들 등을 포함)에 응답하여 시스템 내에서 공급되는 전압을 새로운 전압 레벨로 변경하기 위한 요청을 전송하도록 기능할 수 있다. 일부 실시예들에서, 전압의 증가가 요구될 때, 미리 결정된 조건에 응답하여 추가의 에너지를 제공하기 위하여 커패시터의 서브세트가 결합된다.
하기의 상세한 설명은 첨부 도면들을 참조하며, 이제 도면들이 간단히 설명된다.
도 1은 고성능 내장형 마이크로프로세서 클러스터와 조합하여 사용되는 2개의 전압 제어기를 포함하는 시스템의 다이어그램의 실시예이다.
도 2는 적어도 하나의 전압 제어기를 사용해 피크 전력을 관리하는 방법의 다이어그램의 실시예를 도시한다.
특정 실시예들이 도면들에서 예로서 나타나며, 본 명세서에서 상세히 설명될 것이다. 그러나, 도면들 및 상세한 설명은, 오직 하나의 실시예가 특정 특징부에 관하여 설명되더라도, 청구항들을 개시된 특정 실시예들로 제한하고자 하는 것이 아님을 이해하여야 한다. 반대로, 본 개시 내용의 이득을 갖는 본 기술 분야에서 통상의 지식을 가진 자에게 명백할 모든 수정들, 등가물들 및 대체물들을 커버하고자 한다. 개시 내용에 제공된 특징부들의 예들은 다르게 제시되지 않는 한 제한적이 아니라 예시적인 것으로 의도된다.
본 명세서에서 사용되는 표제들은 체계화 목적을 위한 것일 뿐, 설명의 범위를 한정하는 데 사용되는 것을 의도하지 않는다. 본 출원 전반에 걸쳐 사용되는 바와 같이, "~수 있다(may)"라는 단어는 강제적인 의미(즉, 해야 함(must)을 의미함)가 아니라 허용적인 의미(즉, 그에 대한 가능성을 가짐을 의미함)로 사용된다. "포함한다(include)" 및 "포함하는(including)"이라는 단어들은 오픈 엔드 관계들을 나타내고, 따라서 포함하는 것을 의미하며 한정하는 것을 의미하지 않는다. 유사하게, "갖는다(have)" 및 "갖는(having)"이라는 단어들은 또한 오픈 엔드 관계들을 나타내었고, 따라서 갖는다는 것을 의미하며 한정하는 것을 의미하지 않는다. 본 명세서에서 사용되는 바와 같은 "제1", "제2", "제3" 등의 용어들은 그들이 선행하는 명사들에 대한 라벨들로서 사용되며, 순서화가 달리 명시적으로 나타내어지지 않는 한 (예를 들어, 공간적, 시간적, 논리적 등의) 임의의 유형의 순서화를 암시하지 않는다. 예를 들어, "모듈 기판에 전기적으로 연결된 제3 다이"는, 달리 특정되지 않는 한, "모듈 기판에 전기적으로 연결된 제4 다이"가 제3 다이 전에 연결되는 시나리오들을 배제하지 않는다. 유사하게, "제2" 특징부는, 달리 특정되지 않는 한, "제1" 특징부가 "제2" 특징부 이전에 구현되는 것을 요구하지 않는다.
다양한 컴포넌트들이 태스크 또는 태스크들을 수행하도록 "구성되는" 것으로 설명될 수 있다. 그러한 맥락에서, "~하도록 구성되는"은 동작 동안에 태스크 또는 태스크들을 수행하는 "구조를 갖는" 것을 일반적으로 의미하는 포괄적인 설명이다. 이와 같이, 컴포넌트는, 컴포넌트가 현재 그 태스크를 수행하고 있지 않는 경우에도, 태스크를 수행하도록 구성될 수 있다(예를 들어, 전기적 전도체들의 세트는, 2개의 모듈이 연결되어 있지 않은 경우에도, 모듈을 다른 모듈에 전기적으로 연결하도록 구성될 수 있다). 일부 상황들에서, "~하도록 구성되는"은 동작 동안에 태스크 또는 태스크들을 수행하는 "회로를 갖는" 것을 일반적으로 의미하는 구조의 포괄적인 설명일 수 있다. 이와 같이, 컴포넌트는 컴포넌트가 현재 온(on) 상태가 아닌 경우에도 태스크를 수행하도록 구성될 수 있다. 일반적으로, "~하도록 구성되는"에 대응하는 구조를 형성하는 회로는 하드웨어 회로들을 포함할 수 있다.
설명의 편의를 위해, 다양한 컴포넌트들은 태스크 또는 태스크들을 수행하는 것으로 설명될 수 있다. 그러한 설명은 "~하도록 구성되는"이라는 문구를 포함하는 것으로 해석되어야 한다. 하나 이상의 태스크를 수행하도록 구성되는 컴포넌트를 언급하는 것은 그러한 컴포넌트에 35 U.S.C. § 112, 6항의 해석을 적용하지 않고자 명백히 의도된다.
본 개시 내용의 범위는, 그것이 본 명세서에서 다루는 문제들 중 임의의 또는 모든 문제를 완화시키든지 아니든지, (명시적으로 또는 암시적으로) 본 명세서에서 개시된 임의의 특징부 또는 특징부들의 조합, 또는 그것의 임의의 일반화를 포함한다. 따라서, 새로운 청구항들이 본 출원(또는 그에 대한 우선권을 주장하는 출원)의 추진 동안에 임의의 그러한 특징들의 조합으로 공식화될 수 있다. 특히, 첨부된 청구항들을 참조하여, 종속 청구항들의 특징부들은 독립 청구항들의 특징부들과 조합될 수 있으며, 각각의 독립 청구항들의 특징부들은 첨부된 청구항들에 열거된 특정 조합들만이 아닌 임의의 적절한 방식으로 조합될 수 있다.
본 명세서는 "일 실시예" 또는 "실시예"에 대한 참조를 포함한다. "일 실시예에서" 또는 "실시예에서"라는 문구가 나타난다고 해서, 반드시 동일한 실시예를 지칭하는 것은 아니다. 특정 특징부들, 구조물들 또는 특징들이 본 개시 내용과 일관성을 유지하면서 임의의 적합한 방식으로 조합될 수 있다.
일부 실시예들에서, 시스템은 적어도 하나의 전압 제어기를 포함할 수 있다. 도 1은 2개의 전압 제어기(150a, 150b)를 포함하는 시스템(100)(예를 들어, 고성능 내장형 마이크로프로세서 클러스터)의 다이어그램의 실시예를 도시한다. 도 2는 적어도 하나의 전압 제어기(150)를 사용해 피크 전력을 관리하는 방법의 다이어그램의 실시예를 도시한다. 전압 제어기들 중 적어도 하나는 사용 동안 미리 결정된 조건의 발생을 평가한다(300). 일부 실시예들에서, 시스템은 적어도 제1 커패시터(120)를 포함할 수 있다. 적어도 제1 커패시터는, 미리 결정된 조건이 발생할 때 추가의 전류를 공급하기 위하여 전압 제어기들 중 적어도 하나가 적어도 제1 커패시터를 결합시키도록(310), 전압 제어기들 중 적어도 하나에 연결될 수 있다. 전압 제어기들은 집적회로로의 전력 입력들 상에 제공된 커패시터들의 서브세트(예를 들어, 제1 커패시터(120))에 연결될 수 있고, 전력 공급 전압의 강하를 야기하고 있는(또는 야기할 수 있는) 피크 전력 이벤트들을 검출할 수 있다. 전압 제어기들은 피크 전력 이벤트들 동안 추가의 전류를 공급하기 위하여 커패시터들의 서브세트를 결합시킬 수 있으며, 이는 피크 전력 이벤트들 동안 전력 공급 전압의 안정성을 향상시킬 수 있다.
전류의 증가가 더 이상 요구되지 않을 때, 적어도 제1 커패시터가 결합해제될 수 있다(320). 적어도 제1 커패시터는 결합해제되면 미리 결정된 용량까지 충전될 수 있다(330). 재충전 속도는 직렬 저항을 통해 제어되어, 일부 실시예들에서, 전력 공급원에 대한 커패시터들을 재충전하는 부하를 감소시킬 수 있다. 전력 관리 유닛이 또한 포함될 수 있다. 전력 관리 유닛은 미리 결정된 조건(전력 게이팅 이벤트들, 전력 온 이벤트들, 집적회로 내 회로부의 성능 레벨에 있어서의 변화들 등을 포함)에 응답하여 시스템 내에서 공급되는 전압을 새로운 전압 레벨로 변경하기 위한 요청을 전송하도록 기능할 수 있다. 일부 실시예들에서, 전압의 증가가 요구될 때 미리 결정된 조건에 응답하여 추가의 에너지를 제공하기 위하여 커패시터의 서브세트가 결합된다.
일부 실시예들에서, 커패시터들(120a, 120b)은 별개 세트의 전력 스위치들(130a, 130b)에 연결될 수 있다. 전력 스위치들은 커패시터들(120a, 120b)을 각각 CPU(140a, 140b)에 연결시킬 수 있다. 방법은 전압의 증가가 더 이상 요구되지 않을 때 적어도 제1 커패시터를 결합해제시키는 것(320)을 포함할 수 있다.
전력 스위치들(120a, 120b)은 하나 이상의 CPU(140a, 140b)에 대한 전체 전력 게이팅의 일부를 형성할 수 있지만, 일부 실시예들에서 전력 스위치들은, CPU가 소정 전압 강하 마진을 초과하거나 예측된 전력 소모(power draw)가 주어진 임계치를 초과하는 경우, 결합될 수 있다. 소정 전압 강하 마진은, 인플라이트 명령어들에 기초한 클록 디더링 또는 애드혹 디스패치 속도 감소를 위한 CPU 코어 공급 라인들에서의 전압 제어기 채용으로부터 기인할 수 있다. 예측된 전력 소모는, 전력 집중적인 명령어들의 디스패치 시간에서의 예측 전력 추정들 및 예측들에 기초한 디스패치 속도의 제어로부터 기인할 수 있다.
커패시터들(120a, 120b)의 추가의 전하는, 인플라이트 명령어들의 완료 시간을 브리지할(bridge) 수 있고, 커패시터 치수에 따라, CPU에 의해 제공된 최대 성능 윈도우의 연장을 제공할 수 있다.
일부 실시예들에서, 시스템은 적어도 커패시터(120a, 120b)의 전압 레벨을 평가하는 전압 제어기(150a, 150b)를 포함할 수 있다. 전력 관리 유닛(110)은 전압 제어기가 미리 결정된 조건에 응답하여 불충분한 전압을 평가하면 시스템에 통지할 수 있다(일부 실시예들에서는 전압 제어기가 시스템에 통지할 수 있다). 피크 전력 커패시터들(120a)의 활성화와 함께, 전압 강하 제어기는 커패시터 내의 이용가능한 전하에 기초하여 높은 전력 명령어들의 양을 감소시키기 위해 CPU(140a) 명령어 디스패치 제어에 영향을 줄 수 있다.
일부 실시예들에서, 적어도 제1 커패시터는 결합해제되면 시스템의 평균 피크 전력 요건의 증가를 억제하는 속도로 미리 결정된 용량까지 충전된다.
일부 실시예들에서, 방법은, 결합해제되면 적어도 제1 커패시터를 미리 결정된 용량까지 충전하는 것(330)을 포함할 수 있다. 일부 실시예들에서, 이 피크 전력 커패시터들의 재충전은 전력 공급원(170)에 연결된 충전 저항기들(160a, 160b)을 통해 달성될 수 있다. 저항기들(160)은 충전 전류를 제한할 수 있고, 전력 공급원에서 추가의 높은 전류를 완화해주는 데 중요하다. 전력 공급원은 본 명세서에서 기술된 시스템들 및 방법들을 사용해 크기가 감소될 수 있고, 그에 의해 장치와 연관된 크기 및/또는 비용을 줄일 수 있다.
일부 실시예들에서, 저항기는 높은 성능 버스트들이 얼마나 자주 실행될 수 있는지와 전력 공급원이 오버헤드 충전 전류를 얼마나 많이 제공할 수 있는지의 트레이드오프에 기초하여 치수가 정해질 수 있다.
일부 실시예들에서, 피크 전력 커패시터들(120a, 120b)은 CPU들(140a, 140b)을 전력원(170)의 커패시터(120e)에 연결시키는 커패시터들(120c, 120d)에 더해진다. 일부 실시예들에서, 커패시터들(120c, 120d)은 별개 세트의 전력 스위치들(130c, 130d)에 각각 연결될 수 있다. 전력 스위치들은 커패시터들(120c, 120d)을 CPU(140a, 140b)에 각각 연결시킬 수 있다.
일부 실시예들에서, 시스템은 일시적 성능 버스트들에 대한 높은 전력 명령어들의 미리 정의된 윈도우를 지원하도록 치수가 정해질 수 있는 한편, 전압 제어기(150)는 즉각적인 영향으로부터 전력 바이러스 적용들을 방지하고 CPU 처리율의 제어된 감소를 보장한다.
일부 실시예들에서, 시스템은 동작 동안 미리 결정된 조건의 발생을 평가하는 디지털 제어부(190a, 190b)를 포함할 수 있다. 미리 결정된 조건은 유입되는 높은 전력 명령어(incoming high power instruction)들을 포함한다. 일부 실시예들에서, 디지털 제어부는 전압 제어부(150)에 연결될 수 있다.
일부 실시예들에서, 시스템은 동작 동안 미리 결정된 조건의 발생을 평가하는 아날로그 제어부(180a, 180b)를 포함할 수 있다. 미리 결정된 조건은 전압 감소를 포함한다. 일부 실시예들에서, 아날로그 제어부는 전압 제어부(150)에 연결될 수 있다.
전압 제어부는 디지털 제어부 및/또는 아날로그 제어부와 통신하여 피크 전력 커패시터 내의 전하의 최적의 사용을 조정할 수 있다. 전압 제어부는, 추가의 전력이 다시 필요할 때에 대해 커패시터가 준비되도록, 피크 전력 커패시터가 사용 후에 재충전되는 것을 보장할 수 있다. 전압 제어부는 단독으로 또는 전력 관리 유닛과 조합하여, 피크 전력 커패시터가 적절히 충전되어 있는지에 따라 피크 전력 커패시터로부터의 추가의 에너지를 요구하는 명령어들이 실행될 수 있거나 실행될 수 없거나 하는 여부가 시스템과 연관되어 있음을, 기기에 알릴 수 있다.
디지털 제어부 및/또는 아날로그 제어부는 시스템의 요구들에 기초하여 시스템과 연관될 수 있음을 유의해야 한다. 일부 실시예들에서, 디지털 제어부와 아날로그 제어부 둘 모두가 사용될 수 있다. 일부 실시예들에서, 디지털 제어부 또는 아날로그 제어부가 사용될 수 있다.
더 높은 속도를 갖는 회로들이 점점 더 높은 밀도로 집적되고 있다. 그 결과로, 온칩 전력-접지 전압 변동은 IR-강하, L di/dt 노이즈, 또는 LC 공진으로 인해 크게 증가하고 있다. 전력-접지 온전성은 미래의 고성능 회로들을 설계하는 데 있어서 심각한 과제가 된다. 10% 공급 전압 변동은 10% 초과의 타이밍 불확실성을 초래할 수 있다. 회로 블록 게이팅은 흔히 전력을 줄이기 위해 도입되어, 전류의 갑작스런 변화를 일으킬 가능성을 높이고 상당한 L di/dt 노이즈를 야기한다. 인덕턴스는 또한, 온칩 내재적이고 부정확하게 삽입된 디커플링 커패시터들과 공진하여 LC 공진을 야기할 것이다. 큰 전류 진동은 더 많은 전력 소비 및, 일렉트로마이그레이션과 같은 신뢰성 문제를 일으킬 수 있다.
와이어를 통해 흐르는 전류의 갑작스러운 변화는 인덕턴스로 인해 그 와이어 및 그것의 이웃 와이어들 상에 갑작스런 전압 변화들을 유발할 수 있다. 이 와이어들이 온칩 전력-접지 네트워크의 일부인 경우, 유발된 전압 변동은 L di/dt 노이즈로 지칭된다. 회로에서, 전류 스파이크들은 게이트 스위칭에 의해 야기된다.
멀티프로세서 시스템들에서, 저항기는 전체적인 전력 공급 부하에 기초하여 조정될 수 있다. 예를 들어, 하나 이상의 전력 게이팅된 코어는 저항기로 하여금 가장 높은 피크 성능을 위해 활성 CPU에 대해 브리지되게 할 수 있다. 전압 제어기(150)는 커패시터(120a)의 전하 레벨들을 모니터링하거나, 커패시터(120a) 상에서 CPU 공급 전압 레벨에 도달될 때까지 저항기(160) 재충전 시간의 미리 프로그래밍된 시간 상수 동안 대기할 수 있다. 피크 전력 커패시터(120a)가 적어도 최소의 허용가능한 레벨까지 재충전된 후, 높은 전력 명령어들의 디스패치 속도는 증가될 수 있다.
일부 실시예들에서, 전력 관리 유닛은 전류 소비의 변화들로 인한 진동들을 감지한다. 전력 관리 유닛은 감지된 진동들이 억제되도록 감지된 진동들에 응답하여 적어도 커패시터(120a, 120b)를 결합해제시킬 수 있다. 일단 활성화된 전력 스위치들의 입도(granularity)는 피크 전력 커패시터(120a, 120b)의 방전 및 전압 강하의 미세 제어를 허용하여, 높은 전력 명령어들에 의해 야기된 di/dt 변화들로 인한 다이 및 패키지 레벨 공급 라인들의 진동들의 제어를 허용한다. 이 진동들은 피크 전력 커패시터가 방전되는 것보다 훨씬 더 짧은 시간 스케일에서 발생한다. 충분히 빠른 전압 강하 센서는 인에이블된 피크 전력 커패시터들의 수를 조절하여 진동들을 억제 및/또는 소멸시킨다.
일반적으로 본 명세서에서 기술된 시스템들 및 방법들의 장점들은, 전력 공급 완고함의 완화를 허용하지만 시스템으로 하여금 높은 전력 명령어들의 피크 성능 버스트들을 제공하는 것을 지속적으로 가능하게 하는 것을 포함한다. 전력 게이팅 방법들은 전력 게이트 전압 강하 제어와 조합하여 사용된다. 이전 세대의 패키지 레벨 커패시터들 및 공급 범프들은 흔히, 피크 전력 커패시터 배치를 평가하기 위해 채용될 수 있는 방법인 전력 바이러스 진단들에 기초하여, 치수가 정해지고 배치되었다. 시스템의 능동 제어 인자로 인해, 패키지 및 기판 레벨 커패시턴스의 수는 이전 구현들에 비해 증가하지 않을 수 있다.
본 발명의 다양한 양태들의 추가의 수정들 및 대안적인 실시예들은 본 명세서의 관점에서 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명백할 것이다. 따라서, 본 설명은 단지 예시적인 것으로 해석되어야 하며, 통상의 기술자에게 발명을 수행하는 일반적인 방식을 교시하는 목적을 위해서이다. 본 명세서에서 도시되고 기술된 발명의 형태들은 현재 바람직한 실시예들로서 여겨져야 함이 이해되어야 한다. 요소들 및 재료들은 본 명세서에서 예시되고 기술된 것들을 대체할 수 있으며, 부품들 및 프로세스들이 반대로 될 수 있고, 발명의 소정 특징부들이 독립적으로 이용될 수 있으며, 이 모두는 이러한 발명의 설명의 이익을 가진 후에 통상의 기술자에게 명백할 것이다. 다음 청구항들에서 기술된 바와 같이 본 발명의 기술적 사상 및 범위를 벗어나지 않으면서, 본 명세서에서 기술된 요소들에 대한 변경들이 이루어질 수 있다.

Claims (15)

  1. 적어도 하나의 제1 전압 제어기 - 상기 제1 전압 제어기들 중 적어도 하나는 사용 동안 제1 미리 결정된 조건의 발생을 평가할 수 있음 -; 및
    상기 제1 미리 결정된 조건이 발생할 때 추가의 전류를 공급하기 위하여 상기 제1 전압 제어기들 중 적어도 하나가 적어도 제1 커패시터를 결합시키도록(engage), 상기 제1 전압 제어기들 중 적어도 하나에 연결된 상기 적어도 제1 커패시터 - 전류의 증가가 더 이상 요구되지 않을 때 상기 적어도 제1 커패시터가 결합해제되고(disengaged), 상기 적어도 제1 커패시터는 결합해제되면 미리 결정된 용량까지 충전됨 - 를 포함하는, 시스템.
  2. 제1항에 있어서, 상기 제1 미리 결정된 조건은 전력 공급 전압의 감소를 초래하는 피크 전력 이벤트를 포함하는, 시스템.
  3. 제1항 또는 제2항에 있어서, 사용 동안 상기 제1 미리 결정된 조건의 발생을 평가하는 아날로그 제어부를 추가로 포함하는, 시스템.
  4. 제1항 또는 제2항에 있어서, 사용 동안 상기 제1 미리 결정된 조건의 발생을 평가하는 아날로그 제어부를 추가로 포함하며, 상기 제1 미리 결정된 조건은 전압 감소를 포함하는, 시스템.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 사용 동안 상기 제1 미리 결정된 조건의 발생을 평가하는 디지털 제어부를 추가로 포함하는, 시스템.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서, 사용 동안 상기 제1 미리 결정된 조건의 발생을 평가하는 디지털 제어부를 추가로 포함하며, 상기 제1 미리 결정된 조건은 유입되는 높은 전력 명령어(incoming high power instruction)들을 포함하는, 시스템.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 적어도 제1 커패시터는 결합해제되면 상기 시스템의 평균 피크 전력 요건의 증가를 억제하는 속도로 미리 결정된 용량까지 충전되는, 시스템.
  8. 제7항에 있어서, 전력 공급원에 대한 상기 적어도 제1 커패시터를 재충전하는 부하를 감소시키기 위하여 사용 동안 상기 적어도 제1 커패시터의 충전 속도를 제어하는 적어도 하나의 저항기를 추가로 포함하는, 시스템.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 전력 관리 유닛은 사용 동안 전류 소비의 변화들로 인한 진동들을 감지하고, 상기 전력 관리 유닛은 상기 감지된 진동들이 억제되도록 상기 감지된 진동들에 응답하여 적어도 상기 제1 커패시터를 결합해제시키는, 시스템.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 전압 제어기들 중 적어도 하나는 적어도 상기 제1 커패시터의 전압 레벨을 평가하고, 전력 관리 유닛은 상기 전압 제어기가 상기 제1 미리 결정된 조건에 응답하여 불충분한 전압을 평가하면 상기 시스템에 통지하는, 시스템.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 제1 미리 결정된 조건에 응답하여 상기 시스템 내에서 공급되는 전압을 새로운 전압 레벨로 변경하기 위한 요청을 전송하도록 구성된 전력 관리 유닛을 추가로 포함하는, 시스템.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    제1 CPU;
    제2 CPU;
    사용 동안 제2 미리 결정된 조건의 발생을 평가할 수 있는 제2 전압 제어기;
    상기 제2 미리 결정된 조건이 발생할 때 상기 제2 CPU에 추가의 전류를 공급하기 위하여 상기 제2 전압 제어기가 적어도 제2 커패시터를 결합시키도록, 상기 제2 전압 제어기에 연결된 상기 적어도 제2 커패시터 - 전류의 증가가 더 이상 요구되지 않을 때 상기 적어도 제2 커패시터가 결합해제되고, 상기 적어도 제2 커패시터는 결합해제되면 제2 미리 결정된 용량까지 충전됨 -; 및
    상기 미리 결정된 조건들 중 적어도 하나에 응답하여 상기 시스템 내에서 공급되는 전압을 새로운 전압 레벨로 변경하기 위한 요청을 전송하도록 구성된 전력 관리 유닛을 추가로 포함하는, 시스템.
  13. 적어도 하나의 전압 제어기를 사용해 미리 결정된 조건의 발생을 평가하는 단계 - 상기 전압 제어기들 중 적어도 하나는 적어도 제1 커패시터에 연결됨 -;
    상기 미리 결정된 조건이 발생할 때 추가의 전류를 공급하기 위하여 상기 적어도 제1 커패시터를 결합시키는 단계;
    전류의 증가가 더 이상 요구되지 않을 때 상기 적어도 제1 커패시터를 결합해제시키는 단계; 및
    결합해제되면 미리 결정된 용량까지 상기 적어도 제1 커패시터를 충전하는 단계를 포함하는, 방법.
  14. 제13항에 있어서, 결합해제되면 상기 시스템의 평균 피크 전력 요건의 증가를 억제하는 속도로 미리 결정된 용량까지 상기 적어도 제1 커패시터를 충전하는 단계를 추가로 포함하는, 방법.
  15. 제13항 또는 제14항에 있어서, 전력 관리 유닛을 사용해 전류 소비의 변화들로 인한 진동들을 감지하는 단계를 추가로 포함하는, 방법.
KR1020157033605A 2013-06-27 2014-04-30 고성능 내장형 마이크로프로세서 클러스터의 능동 피크 전력 관리 KR101812864B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/929,331 US9454196B2 (en) 2013-06-27 2013-06-27 Active peak power management of a high performance embedded microprocessor cluster
US13/929,331 2013-06-27
PCT/US2014/036012 WO2014209490A1 (en) 2013-06-27 2014-04-30 Active peak power management of a high performance embedded microprocessor cluster

Publications (2)

Publication Number Publication Date
KR20160003106A true KR20160003106A (ko) 2016-01-08
KR101812864B1 KR101812864B1 (ko) 2017-12-27

Family

ID=50885007

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157033605A KR101812864B1 (ko) 2013-06-27 2014-04-30 고성능 내장형 마이크로프로세서 클러스터의 능동 피크 전력 관리

Country Status (7)

Country Link
US (1) US9454196B2 (ko)
EP (1) EP2987216B1 (ko)
JP (1) JP6140895B2 (ko)
KR (1) KR101812864B1 (ko)
CN (1) CN105308817B (ko)
TW (1) TWI513143B (ko)
WO (1) WO2014209490A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712048B2 (en) * 2013-03-30 2017-07-18 Edge Electrons Limited Algorithm for passive power factor compensation method with differential capacitor change and reduced line transient noise
CN105377880B (zh) 2013-07-10 2020-08-07 通用电气医疗集团生物工艺研发股份公司 突变的免疫球蛋白结合多肽
US9293176B2 (en) 2014-02-18 2016-03-22 Micron Technology, Inc. Power management
US10037075B2 (en) * 2016-04-02 2018-07-31 Intel Corporation Voltage regulation techniques for electronic devices
US10646192B2 (en) * 2017-03-20 2020-05-12 General Electric Company Peak shave enabled computed tomography system with built-in uninterruptible power supply and stabilizer
US10739842B2 (en) * 2017-04-01 2020-08-11 Intel Corporation Power management and protection
US10942556B2 (en) * 2017-08-22 2021-03-09 Intel Corporation Early pre-charge enablement for peak power application in net zero energy devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226301B2 (ja) * 1991-08-13 2001-11-05 富士通テン株式会社 マイクロコンピュータシステム
DE19746546C1 (de) 1997-10-22 1999-03-04 Telefunken Microelectron Verfahren und Schaltungsanordnung zur kurzzeitigen Aufrechterhaltung einer Ausgangsspannung bei Ausfällen einer Eingangsspannung mittels eines Autarkiekondensators
US6819538B2 (en) * 2001-05-15 2004-11-16 Freescale Semiconductor, Inc. Method and apparatus for controlling current demand in an integrated circuit
US7248585B2 (en) 2001-10-22 2007-07-24 Sun Microsystems, Inc. Method and apparatus for a packet classifier
US6917681B2 (en) 2002-04-01 2005-07-12 Adtran, Inc. Peak power management and active decoupling arrangement for span-powered remote terminal access platforms
JP4101808B2 (ja) * 2002-12-31 2008-06-18 インテル コーポレイション Cpuサージ低減および保護のための装置および方法
GB2423199B (en) * 2005-02-11 2009-05-13 Pa Consulting Services Power supply systems for electrical devices
JP4783644B2 (ja) * 2006-02-07 2011-09-28 富士通株式会社 電力制御装置、サーバ装置、および電力制御方法
JP2007282347A (ja) * 2006-04-05 2007-10-25 Teijin Ltd 電源システム
JP4867619B2 (ja) 2006-07-10 2012-02-01 パナソニック株式会社 電源装置
JP2009189125A (ja) * 2008-02-05 2009-08-20 Power System:Kk 限定負荷補償型キャパシタ蓄電装置
DE102009058316A1 (de) * 2009-12-15 2011-06-16 Giesecke & Devrient Gmbh Vorrichtung zum Erzeugen einer gestützten Gleichspannung
US20110279096A1 (en) * 2010-05-17 2011-11-17 Sonntag Jeffrey L Method and apparatus for powering a high current system from a resistive electrical storage device
US8450965B2 (en) * 2010-07-20 2013-05-28 GM Global Technology Operations LLC Stack-powered fuel cell monitoring device with prioritized arbitration
US10305384B2 (en) * 2011-09-13 2019-05-28 Texas Instruments Incorporated Power management system and method with adaptive noise control

Also Published As

Publication number Publication date
CN105308817B (zh) 2018-04-20
US9454196B2 (en) 2016-09-27
CN105308817A (zh) 2016-02-03
EP2987216B1 (en) 2018-03-21
KR101812864B1 (ko) 2017-12-27
EP2987216A1 (en) 2016-02-24
US20150006916A1 (en) 2015-01-01
WO2014209490A1 (en) 2014-12-31
JP2016525330A (ja) 2016-08-22
JP6140895B2 (ja) 2017-06-07
TWI513143B (zh) 2015-12-11
TW201509066A (zh) 2015-03-01

Similar Documents

Publication Publication Date Title
KR101812864B1 (ko) 고성능 내장형 마이크로프로세서 클러스터의 능동 피크 전력 관리
US9461709B2 (en) Methods and systems for server power line communication
US11429173B2 (en) Apparatus and method for proactive power management to avoid unintentional processor shutdown
US7720621B2 (en) Application of multiple voltage droop detection
US7599808B2 (en) Application of multiple voltage droop detection and instruction throttling instances with customized thresholds across a semiconductor chip
US7607028B2 (en) Mitigate power supply noise response by throttling execution units based upon voltage sensing
US10275010B2 (en) Fast and Autonomous mechanism for CPU OC protection
US20140229748A1 (en) Apparatus and method for optimizing use of nvdc chargers
US20140089691A1 (en) Supply margining method and apparatus
US8816757B1 (en) Systems and methods for load transient prediction and compensation
JP3853675B2 (ja) オン・チップ電圧モニタを利用して、電力消費を管理するためのシステム及び方法
US7017058B2 (en) System and method for throttling a clock speed by comparing a power value with a predetermined power value wherein the predetermined power value is based on an increasing rate of a parameter
JP2018505460A (ja) ライセンス状態に基づくコア低下緩和のためのシステムおよび方法
US11449127B2 (en) Peak power determination for an integrated circuit device
CN113054830A (zh) 非线性钳位强度调谐方法和装置
US8370674B2 (en) Method and apparatus for reducing server power supply size and cost
US20160231799A1 (en) Method and apparatus for detecting and managing overcurrent events
JP6925410B2 (ja) 少なくとも一つのインターフェースをもつコンピュータ・システムおよび方法
US20220199142A1 (en) Power and performance optimization in a memory subsystem
JP5962304B2 (ja) 電源装置、処理装置、情報処理システム、及び電源制御方法
TWI576689B (zh) 電源供應裝置與電源供應方法
US20200150738A1 (en) System and method for standby mode operation of power management system
US7847610B2 (en) Semiconductor device, information processing apparatus and power supply voltage variation suppressing method
JP5495341B2 (ja) リセット装置およびリセット動作制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant