JP2016525330A - 高性能組み込みマイクロプロセッサクラスタの能動的なピーク電力管理 - Google Patents

高性能組み込みマイクロプロセッサクラスタの能動的なピーク電力管理 Download PDF

Info

Publication number
JP2016525330A
JP2016525330A JP2016523736A JP2016523736A JP2016525330A JP 2016525330 A JP2016525330 A JP 2016525330A JP 2016523736 A JP2016523736 A JP 2016523736A JP 2016523736 A JP2016523736 A JP 2016523736A JP 2016525330 A JP2016525330 A JP 2016525330A
Authority
JP
Japan
Prior art keywords
capacitor
voltage
power
predetermined
disengaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016523736A
Other languages
English (en)
Other versions
JP6140895B2 (ja
Inventor
マサイアス ノース,
マサイアス ノース,
ロヒ クマール,
ロヒ クマール,
エリック スミス,
エリック スミス,
ルイス ルー,
ルイス ルー,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apple Inc
Original Assignee
Apple Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apple Inc filed Critical Apple Inc
Publication of JP2016525330A publication Critical patent/JP2016525330A/ja
Application granted granted Critical
Publication of JP6140895B2 publication Critical patent/JP6140895B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/02Arrangements for reducing harmonics or ripples
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10Parallel operation of dc sources
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Dc-Dc Converters (AREA)

Abstract

いくつかの実施形態では、システムが少なくとも1つの電圧コントローラを含んでもよい。電圧コントローラのうちの少なくとも1つは、使用中に、所定の状態の発生を評価してもよい。いくつかの実施形態では、システムが少なくとも第1のキャパシタを含んでもよい。所定の状態が発生した場合に追加電流を供給するために、電圧コントローラのうちの少なくとも1つが少なくとも第1のキャパシタに係合するように、少なくとも第1のキャパシタが、電圧コントローラのうちの少なくとも1つに結合されてもよい。電流の増加がもはや必要なくなったら、少なくとも第1のキャパシタは係合解除されてもよい。少なくとも第1のキャパシタは、係合解除された場合に所定の容量まで充電されてもよい。

Description

本発明は、能動的なピーク電力管理のためのシステム及び方法に関する。より詳細には、本明細書で開示されるいくつかの実施形態は、高性能組み込みマイクロプロセッサクラスタに対するピーク電力管理に関する。
ハンドヘルド組み込みシステム用の電源は、典型的には、コストと、フォームファクタと、想定される最も高い性能レベルにおいて持続可能な電流との間で折り合いが付けられている。これにより、価格が最適化された設計を実現しながら、システムの日常の性能要件を維持することが可能になる。
しかしながら、いくつかの適用例及び/又は特別に設計されたテストは、設計上の制限値を超える可能性があるため、システムは、持続可能な供給範囲を超えないように、マイクロプロセッサクラスタの性能を調節する必要がある。
制限された継続時間に対するピーク性能を実現し、かつ突入電流イベントを緩衝するために、チップパッケージ及び基板レベルのキャパシタが用いられる。これらは、電源の調節が需要に追い付く前に、ピーク電流を出力する。ピーク性能イベントが発生するたびに、電源はこれらのシステムキャパシタを再充電し、その分が電源のベース負荷に加わる。電源がこの需要を満たすことができない場合、システムは電圧降下を経験する。システムの障害を回避するために、プロセッサシステムの電圧及び周波数に対する動作余裕が追加される。
このCPUの電力要件と電源のスチフネス(stiffness)との間の競い合いによって、部品表の項目は増加するが、それが平均的なシステム性能に寄与することはない。電力供給能力及びシステムの動作余裕を増加させずにピーク電力を低減することは、これまで、電力集中命令のディスパッチ時間において電力を予測的に推定し、その予測に基づき電力集中命令に対するディスパッチレートを制御すること、及びインフライト命令に基づきアドホックにディスパッチレートを低下させるか、又はクロックディザリングを実行するために、CPUコア供給ラインにおいて電圧降下センサを用いることによって実現されてきた。そのような方法はシステムを改善するが、有効なデカップリングキャパシタンスと電源のスチフネスとの間の比率には影響を与えない。したがって、電源は依然として、著しい電圧降下を防止するために、全てのピーク放電キャパシタンスを時間どおりに再充電する必要がある。
このため、少なくとも電力管理ユニット及び/又は能動的にピーク電力需要を低減する方法を含むシステムが強く望まれるだろう。
概して、本明細書に記載されているシステム及び方法の利点は、電源のスチフネスを緩和しながらも、システムが引き続き高電力命令のピーク性能バーストを提供できるようにすることを含む。本明細書に記載されているシステムを用いると、ピーク電力イベント中の機能性を損なうことなく、より低いコストの電源を用いることができる。以前の世代のパッケージレベルキャパシタ及び供給バンプは、しばしば、ピーク電力キャパシタの配置を評価するために用いられ得る方法である、パワーウイルス診断に基づき寸法決め及び配置されていた。本明細書に記載されているシステムの能動的な制御因子により、パッケージ及び基板レベルのキャパシタンスの量は以前の実装に比べて増加せず、より高いピーク性能がサポートされる可能性がある。
いくつかの実施形態では、システムが1つ以上の電圧降下コントローラ(又はより簡単に言えば、電圧コントローラ)を含んでもよい。電圧コントローラは、集積回路への電力入力上に設けられたキャパシタのサブセットに結合されてもよく、かつ電源電圧の降下を発生させる(又は発生させ得る)ピーク電力イベントを検出してもよい。電圧コントローラは、ピーク電力イベント中に追加電流を供給するために、キャパシタのサブセットに係合してもよく、これは、ピーク電力イベント中の電源電圧の安定性を向上させ得る。引き続いて、サブセットは係合解除及び再充電されてもよい。いくつかの実施形態では、キャパシタを再充電するときの電源に対する負荷を軽減するために、再充電レートが一連の抵抗によって制御されてもよい。電力管理ユニットも含まれてもよい。電力管理ユニットは、所定の状態(パワーゲーティングイベント、電源オンイベント、集積回路内の回路の性能レベルの変化など)に応じて、システム内で供給される電圧を新しい電圧レベルに変更するための要求を送信するように機能してもよい。いくつかの実施形態では、所定の状態に応じて追加のエネルギーを供給するために、電圧の増加が必要になった場合にキャパシタのサブセットが係合される。
以下の詳細な説明は、添付の図面について言及しており、これから、これらの図面について簡単に述べる。
高性能組み込みマイクロプロセッサクラスタと組み合わせて用いられる2つの電圧コントローラを含むシステムの図の一実施形態を示す図である。
少なくとも1つの電圧コントローラを用いてピーク電力を管理する方法の図の一実施形態を示す図である。 * * *
特定の実施形態を図面において一例として示すとともに本明細書で詳細に説明する。しかしながら、図面及び詳細な説明は、たとえ単一の実施形態を特定の特徴に関して説明するとしても、開示する特定の実施形態に特許請求項の範囲を限定することは意図されていないことを理解されたい。それどころか、当業者に明らかになる、本開示の利点を有する全ての改変例、均等物及び代替物を包含することが意図されている。本開示で提供されている機能の実施例は、別途記載がない限り、例示的な性質のものであって、限定的な目的を意図していない。
本明細書で使用される表題は、構成目的のみに過ぎず、説明の範囲を制限するために使用されることを意味するものではない。本出願全体を通じて使用されるとき、「〜してもよい(may)」という語は、義務的な意味(すなわち、〜なければならない(must)を意味する)ではなく、許容的な意味で使用される(すなわち、〜する可能性を有していることを意味する)。「含む(include、including及びincludes)」という語は、無制限の関係を示し、したがって、「それに限定されないが〜を含む」ことを意味する。同様に、「有する(have、having及びhas)」という語も無制限の関係を示し、したがって、「それに限定されないが〜を有する」ことを意味する。本明細書において使用される「第1の(first)」、「第2の(second)」、「第3の(third)」などの語は、それらの後に続く名詞のラベルとして用いられ、いかなる種類の順序付け(例えば、空間的、時間的、論理的など)も、そのような順序付けが別途明記されている場合を除き、暗示するものではない。例えば、「モジュール基板に電気的に接続された第3のダイ」は、別途指定されていない限り、「モジュール基板に電気的に接続された第4のダイ」が第3のダイよりも前に接続されるシナリオを排除するものではない。同様に、「第2の」特徴は、別途指定されていない限り、「第1の」特徴が「第2の」特徴よりも前に実施されることを要求するものではない。
種々の構成要素は、タスク又はタスク群を実行「するように構成される(configured to)」と説明される場合がある。このような文脈において、「〜するように構成される」とは、動作時にそのタスク又はタスク群を実行する「構造を有する」ことを大まかに意味する広義の表現である。このため、構成要素は、その構成要素が現在タスクを実行していないときでも、そのタスクを実行するように構成可能である(例えば、導電体のセットは、2つのモジュールが接続されていないときでも、モジュールを別のモジュールに電気的に接続するように構成されてもよい)。このような文脈において、「〜するように構成される」とは、動作時にそのタスク又はタスク群を実行する「回路機構を有する」ことを大まかに意味する、構造の広義の表現であり得る。したがって、構成要素は、その構成要素が現在動作していないときであっても、タスクを実行するように構成可能である。一般に、「configured to(構成される)」に対応する構造を形成する回路は、ハードウェア回路を含められる。
説明上の便宜のために、種々の構成要素がタスク又はタスク群を実行するものとして説明される場合がある。このような説明は、「〜するように構成される」という語句を含むと解釈されるべきである。1つ以上のタスクを実行するように構成される構成要素を表現することは、米国特許法第112条、第6段落の構成要素についての解釈を行使しないことを明示的に意図している。
本開示の範囲は、本願で取り組まれている問題の一部又は全てを軽減するかどうかに関係なく、本願で(明示的又は暗黙的に)開示されている全ての機能若しくはそれら機能の組み合わせ、又はそれらの一般化を含む。したがって、新しい特許請求は、本願のこのような機能の組み合わせに対する本願(又は、本願に対する優先権を主張する出願)の手続き中に策定し得る。特に、特許請求の範囲に関しては、従属クレームの機能は独立クレームの機能と組み合わされる場合があり、それぞれの独立クレームの機能は、任意の適切な方法で、かつ、単に特許請求の範囲で列挙されている特定の組み合わせではない形で組み合わされる場合がある。
本明細書は、「一実施形態」又は「ある実施形態」に対する参照を含む。「一実施形態では」又は「ある実施形態では」の表現の外観は、必ずしも同じ実施形態を参照しない。特定の機能、構造又は特性は、本開示に整合する任意の好適な方法で組み合わせ得る。
いくつかの実施形態では、システムは少なくとも1つの電圧コントローラを含んでもよい。図1は、2つの電圧コントローラ150a〜bを含むシステム100(例えば、高性能組み込みマイクロプロセッサクラスタ)の図の一実施形態を示す。図2は、少なくとも1つの電圧コントローラ150を用いてピーク電力を管理する方法の図の一実施形態を示す。電圧コントローラのうちの少なくとも1つは、使用中に、所定の状態の発生を評価してもよい(300)。いくつかの実施形態では、システムが少なくとも第1のキャパシタ120を含んでもよい。所定の状態が発生した場合に追加電流を供給するために、電圧コントローラのうちの少なくとも1つが少なくとも第1のキャパシタに係合するように(310)、少なくとも第1のキャパシタが、電圧コントローラのうちの少なくとも1つに結合されてもよい。電圧コントローラは、集積回路への電力入力上に設けられたキャパシタ(例えば、第1のキャパシタ120)のサブセットに結合されてもよく、かつ電源電圧の降下を発生させる(又は発生させ得る)ピーク電力イベントを検出してもよい。電圧コントローラは、ピーク電力イベント中に追加電流を供給するために、キャパシタのサブセットに係合してもよく、これは、ピーク電力イベント中の電源電圧の安定性を向上させ得る。
電流の増加がもはや必要なくなったら、少なくとも第1のキャパシタは係合解除されてもよい(320)。少なくとも第1のキャパシタは、係合解除された場合に所定の容量まで充電されてもよい(330)。いくつかの実施形態では、キャパシタを再充電するときの電源に対する負荷を軽減するために、再充電レートが一連の抵抗によって制御されてもよい。電力管理ユニットも含まれてもよい。電力管理ユニットは、所定の状態(パワーゲーティングイベント、電源オンイベント、集積回路内の回路の性能レベルの変化など)に応じて、システム内で供給される電圧を新しい電圧レベルに変更するための要求を送信するように機能してもよい。いくつかの実施形態では、電圧の増加が必要になった場合に、所定の状態に応じて追加のエネルギーを供給するために、キャパシタのサブセットが係合される。
いくつかの実施形態では、キャパシタ120a〜bが電力スイッチ130a〜bの別のセットに結合されてもよい。電力スイッチは、キャパシタ120a〜bをCPU 140a〜bにそれぞれ結合してもよい。方法は、電圧の増加がもはや必要なくなった場合に、少なくとも第1のキャパシタを係合解除することを含んでもよい(320)。
電力スイッチ120a〜bは、1つ以上のCPU 140a〜bに対するパワーゲーティング全体の一部を形成してもよいが、いくつかの実施形態では、CPUが特定の電圧降下範囲を超えるか、又は予測電力消費が所与の閾値を超えた場合に、電力スイッチが係合されてもよい。特定の電圧降下範囲は、インフライト命令に基づきアドホックにディスパッチレートを低減するか、又はクロックディザリングを実行するために、CPUコア供給ラインにおいて電圧コントローラを用いることによって実現されてもよい。予測電力消費は、電力集中命令のディスパッチ時間において予測的に電力を推定すること、及び予測に基づきディスパッチレートを制御することによって実現されてもよい。
キャパシタ120a〜bの追加電荷は、インフライト命令の完了時間を埋め、かつキャパシタの寸法によっては、CPUによって提供される最大性能時間の延長を提供し得る。
いくつかの実施形態では、システムが、少なくともキャパシタ120a〜bの電圧レベルを評価する、電圧コントローラ150a〜bを含んでもよい。電力管理ユニット110は、電圧コントローラが、所定の状態に応じて不十分な電圧を評価した場合に、そのことをシステムに通知してもよい(いくつかの実施形態では、電圧コントローラがシステムへの通知を行ってもよい)。電圧降下コントローラは、ピーク電力キャパシタ120aをアクティブにするとともに、キャパシタ内の使用可能な電荷に基づく高電力命令の量を低減するために、CPU 140aの命令ディスパッチ制御に影響を与えてもよい。
いくつかの実施形態では、少なくとも第1のキャパシタは、係合解除された場合に、システムの平均的なピーク電力要件を増加させないレートで、所定の容量まで充電される。
いくつかの実施形態では、方法が、少なくとも第1のキャパシタを、係合解除された場合に所定の容量まで充電することを含んでもよい(330)。いくつかの実施形態では、これらのピーク電力キャパシタを再充電することが、電源170に結合された充電用抵抗器160a〜bを介して実現されてもよい。抵抗器160は、充電電流を制限してもよく、電源を追加の大電流から解放するために重要である。電源のサイズは、本明細書に記載されているシステム及び方法を用いて低減されてもよく、それにより、サイズ及び/又は装置に関連するコストが低減される。
いくつかの実施形態では、高性能バーストが実行され得る頻度と、電源が供給し得るオーバーヘッド充電電流の量との間のトレードオフに基づいて、抵抗器が寸法決めされてもよい。
いくつかの実施形態では、CPU 140a〜bを電力源170のキャパシタ120eに結合するキャパシタ120c〜dに加えて、ピーク電力キャパシタ120a〜bが用いられる。いくつかの実施形態では、キャパシタ120c〜dが、電力スイッチ130c〜dの別のセットにそれぞれ結合されてもよい。電力スイッチは、キャパシタ120c〜dをCPU 140a〜bにそれぞれ結合してもよい。
いくつかの実施形態では、一時的な性能バーストのための高電力命令の既定の時間枠をサポートするようにシステムが寸法決めされてもよく、かつ電圧コントローラ150が、パワーウイルスアプリケーションの即時的な影響を回避し、かつCPUスループットの制御された低下を保証する。
いくつかの実施形態では、システムが、使用中に所定の状態の発生を評価する、デジタル制御190a〜bを含んでもよい。所定の状態は、高電力命令の入来を含む。いくつかの実施形態では、デジタル制御が電圧制御150に結合されてもよい。
いくつかの実施形態では、システムが、使用中に所定の状態の発生を評価する、アナログ制御180a〜bを含んでもよい。所定の状態は、電圧の低下を含む。いくつかの実施形態では、アナログ制御が電圧制御150に結合されてもよい。
電圧制御は、ピーク電力キャパシタ内の電荷の使用を最適なものに調整するために、デジタル制御及び/又はアナログ制御と通信してもよい。電圧制御は、追加の電力が再度必要とされた場合にキャパシタが対応することができるように、ピーク電力キャパシタの使用後の再充電を保証してもよい。電圧制御は、単独で又は電力管理ユニットと組み合わせて、ピーク電力キャパシタからの追加エネルギーを要求する命令が実行され得るかどうかを、ピーク電力キャパシタが適切に充電されているかどうかに応じて、システムが関連付けられている機器に通知してもよい。
システムの要件に基づき、デジタル制御及び/又はアナログ制御がシステムに関連付けられてもよいことに注意されたい。いくつかの実施形態では、デジタル制御及びアナログ制御の両方が用いられてもよい。いくつかの実施形態では、デジタル制御又はアナログ制御が用いられてもよい。
より高速な回路が、ますます高い密度で集積されている。その結果、オンチップの電源−接地の電圧変動が、IRドロップ、L di/dtノイズ、又はLC共振によって大幅に増加している。電源−接地の完全性は、今後の高性能回路を設計する上で重要な課題となる。供給電圧が10%変動すると、タイミングの不確実性は10%を超える場合がある。電力を低減するために、しばしば回路ブロックのゲーティングが導入されるが、この場合、電流の突発的な変化が発生しやすくなり、かつ顕著なL di/dtノイズが発生する。インダクタンスはオンチップ固有のデカップリングキャパシタ及び誤挿入されたデカップリングキャパシタとも共振し、かつLC共振を発生させる。大きな電流変動は、より多くの電力消費、及びエレクトロマイグレーションなどの信頼性に関する問題を引き起こし得る。
配線を通って流れる電流の突発的な変化は、その配線に対して、かつインダクタンスによって隣の配線に対しても、急激な電圧の変化を誘発する。これらの配線がオンチップ電源−接地ネットワークの一部である場合、誘発された電圧変動は、L di/dtノイズと呼ばれる。回路内では、ゲート切り替えによって電流スパイクが発生する。
多重プロセッサシステムでは、全体的な電源負荷に基づき抵抗器が調整されてもよい。例えば、1つ以上のパワーゲーティングされたコアが、最も高いピーク性能のために、抵抗器を稼動中のCPUに対してブリッジすることを可能にしてもよい。電圧コントローラ150は、キャパシタ120aの充電レベルを監視するか、又はキャパシタ120aにおいてCPUの供給電圧レベルに達するまで、抵抗器160の再充電時間に対して予めプログラムされた時定数の時間だけ待機する。ピーク電力キャパシタ120aが少なくとも最小許容可能レベルまで再充電された後、高電力命令のディスパッチレートが増加されてもよい。
いくつかの実施形態では、電力管理ユニットが、電流消費の変化によって発生した変動を検知する。電力管理ユニットは、検知された変動が抑制されるように、検知された変動に応じて少なくともキャパシタ120a〜bを係合解除してもよい。同時に作動される電力スイッチの細分性が、ピーク電力キャパシタ120a〜bの電圧降下及び放電の細かな制御を可能にし、これにより、高電力命令が引き起こすdi/dtの変化による、ダイ及びパッケージレベルの供給ラインの変動を制御することが可能になる。これらの変動は、ピーク電力キャパシタの放電よりも大幅に短い時間尺度で発生する。十分に高速な電圧降下センサは、変動を抑制する及び/又は消滅させるために、イネーブルするピーク電力キャパシタスイッチの数を調節する。
概して、本明細書に記載されているシステム及び方法の利点は、電源のスチフネスを緩和しながらも、システムが引き続き高電力命令のピーク性能バーストを提供できるようにすることを含む。パワーゲーティング方法は、パワーゲート電圧降下制御と組み合わせて用いられる。以前の世代のパッケージレベルキャパシタ及び供給バンプは、しばしば、ピーク電力キャパシタの配置を評価するために用いられ得る方法である、パワーウイルス診断に基づき寸法決め及び配置されていた。システムの能動的な制御因子により、パッケージ及び基板レベルのキャパシタンスの数値は、以前の実装に比べて増加しない可能性がある。
本発明の種々の態様の更なる変更及び代替実施形態は、この説明を参照することにより、当業者には明らかになるであろう。したがって、この説明は単なる例示とみなすべきであり、その目的は、本発明の一般的な実施方法を当業者に教示することである。本明細書に図示及び説明されている本発明の形態は、現時点で好適な実施形態として解釈すべきであることを理解されたい。本明細書に例示及び説明されている要素及び材料は、他のものに置き換えることができ、部品及び工程は相互に入れ替えることができ、本発明の一部の特徴は単独で利用することができる。これら全てのことは、本発明のこの説明から利益を得た当業者には明らかになるであろう。本明細書で説明されている要素は、以下の請求項で説明されている本発明の趣旨及び範囲から逸脱することなく変更することができる。

Claims (15)

  1. 少なくとも1つの第1の電圧コントローラであって、前記第1の電圧コントローラのうちの少なくとも1つが、使用中に、第1の所定の状態の発生を評価し得る、少なくとも1つの第1の電圧コントローラと、
    少なくとも第1のキャパシタであって、前記第1の所定の状態が発生した場合に追加電流を供給するために前記第1の電圧コントローラのうちの少なくとも1つが前記少なくとも第1のキャパシタに係合するように前記第1の電圧コントローラのうちの少なくとも1つに結合された少なくとも第1のキャパシタと、
    を備え、電流の増加がもはや必要なくなった場合に、前記少なくとも第1のキャパシタが係合解除され、かつ前記少なくとも第1のキャパシタが、係合解除された場合に所定の容量まで充電されることを特徴とする、システム。
  2. 前記第1の所定の状態が、結果として電源電圧を低下させるピーク電力イベントを含むことを特徴とする、請求項1に記載のシステム。
  3. 使用中に、前記第1の所定の状態の発生を評価するアナログ制御を更に備えることを特徴とする、請求項1又は2に記載のシステム。
  4. 使用中に、前記第1の所定の状態の発生を評価するアナログ制御を更に備え、前記第1の所定の状態は電圧低下を含むことを特徴とする、請求項1又は2に記載のシステム。
  5. 使用中に、前記第1の所定の状態の発生を評価するデジタル制御を更に備えることを特徴とする、請求項1から4のいずれか一項に記載のシステム。
  6. 使用中に、前記第1の所定の状態の発生を評価するデジタル制御を更に備え、前記第1の所定の状態は高電力命令の入来を含むことを特徴とする、請求項1から4のいずれか一項に記載のシステム。
  7. 前記少なくとも第1のキャパシタが、係合解除された場合に、前記システムの平均的なピーク電力要件を増加させないレートで、所定の容量まで充電されることを特徴とする、請求項1から6のいずれか一項に記載のシステム。
  8. 前記少なくとも第1のキャパシタの再充電による電源への負荷を軽減するために、使用中に、前記少なくとも第1のキャパシタの前記充電レートを制御する少なくとも1つの抵抗器を更に備えることを特徴とする、請求項7に記載のシステム。
  9. 電力管理ユニットが、使用中に、電流消費の変化によって発生した変動を検知し、かつ前記電力管理ユニットが、前記検知された変動が抑制されるように、前記検知された変動に応じて少なくとも前記第1のキャパシタを係合解除することを特徴とする、請求項1から8のいずれか一項に記載のシステム。
  10. 前記電圧コントローラのうちの少なくとも1つが、少なくとも前記第1のキャパシタの電圧レベルを評価し、電力管理ユニットが、前記電圧コントローラが前記第1の所定の状態に応じて不十分な電圧を評価した場合に前記システムに通知することを特徴とする、請求項1から9のいずれか一項に記載のシステム。
  11. 前記第1の所定の状態に応じて、前記システム内で供給される電圧を新しい電圧レベルに変更するための要求を送信するように構成された、電力管理ユニットを更に備えることを特徴とする、請求項1から10のいずれか一項に記載のシステム。
  12. 第1のCPUと、
    第2のCPUと、
    使用中に、第2の所定の状態の発生を評価し得る第2の電圧コントローラと、
    少なくとも第2のキャパシタであって、前記第2の所定の状態が発生した場合に追加電流を前記第2のCPUに供給するために前記第2の電圧コントローラが前記少なくとも第2のキャパシタに係合するように前記第2の電圧コントローラに結合された少なくとも第2のキャパシタであり、電流の増加がもはや必要なくなった場合に前記少なくとも第2のキャパシタが係合解除され、かつ前記少なくとも第2のキャパシタが、係合解除された場合に第2の所定の容量まで充電される、少なくとも第2のキャパシタと、
    前記所定の状態のうちの少なくとも1つに応じて、前記システム内で供給される電圧を新しい電圧レベルに変更するための要求を送信するように構成された、電力管理ユニットと、を更に備えることを特徴とする、請求項1から11のいずれか一項に記載のシステム。
  13. 少なくとも1つの電圧コントローラを用いて所定の状態の発生を評価することであって、前記電圧コントローラのうちの少なくとも1つが少なくとも第1のキャパシタに結合される、評価することと、
    前記所定の状態が発生した場合に追加電流を供給するために、前記少なくとも第1のキャパシタを係合することと、
    電流の増加がもはや必要なくなった場合に、前記少なくとも第1のキャパシタを係合解除することと、
    前記少なくとも第1のキャパシタを、係合解除された場合に所定の容量まで充電することと、を含むことを特徴とする、方法。
  14. 係合解除された場合に、前記システムの平均的なピーク電力要件を増加させないレートで、前記少なくとも第1のキャパシタを所定の容量まで充電することを更に含むことを特徴とする、請求項13に記載の方法。
  15. 電力管理ユニットを用いて、電流消費の変化によって発生した変動を検知することを更に含むことを特徴とする、請求項13から14のいずれか一項に記載の方法。
JP2016523736A 2013-06-27 2014-04-30 高性能組み込みマイクロプロセッサクラスタの能動的なピーク電力管理 Active JP6140895B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/929,331 US9454196B2 (en) 2013-06-27 2013-06-27 Active peak power management of a high performance embedded microprocessor cluster
US13/929,331 2013-06-27
PCT/US2014/036012 WO2014209490A1 (en) 2013-06-27 2014-04-30 Active peak power management of a high performance embedded microprocessor cluster

Publications (2)

Publication Number Publication Date
JP2016525330A true JP2016525330A (ja) 2016-08-22
JP6140895B2 JP6140895B2 (ja) 2017-06-07

Family

ID=50885007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016523736A Active JP6140895B2 (ja) 2013-06-27 2014-04-30 高性能組み込みマイクロプロセッサクラスタの能動的なピーク電力管理

Country Status (7)

Country Link
US (1) US9454196B2 (ja)
EP (1) EP2987216B1 (ja)
JP (1) JP6140895B2 (ja)
KR (1) KR101812864B1 (ja)
CN (1) CN105308817B (ja)
TW (1) TWI513143B (ja)
WO (1) WO2014209490A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016523959A (ja) * 2013-07-10 2016-08-12 ジーイー・ヘルスケア・バイオサイエンス・アクチボラグ 突然変異免疫グロブリン結合ポリペプチド

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2014247475B2 (en) * 2013-03-30 2017-01-05 Edge Electrons Limited Algorithm for passive power factor compensation method with differential capacitor change and reduced line transient noise
US9293176B2 (en) 2014-02-18 2016-03-22 Micron Technology, Inc. Power management
US10037075B2 (en) * 2016-04-02 2018-07-31 Intel Corporation Voltage regulation techniques for electronic devices
US10646192B2 (en) * 2017-03-20 2020-05-12 General Electric Company Peak shave enabled computed tomography system with built-in uninterruptible power supply and stabilizer
US10739842B2 (en) * 2017-04-01 2020-08-11 Intel Corporation Power management and protection
US10942556B2 (en) * 2017-08-22 2021-03-09 Intel Corporation Early pre-charge enablement for peak power application in net zero energy devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546286A (ja) * 1991-08-13 1993-02-26 Fujitsu Ten Ltd マイクロコンピユータシステム
JP2007215274A (ja) * 2006-02-07 2007-08-23 Fujitsu Ltd 電力制御装置、サーバ装置、および電力制御方法
JP2007282347A (ja) * 2006-04-05 2007-10-25 Teijin Ltd 電源システム
US20110279096A1 (en) * 2010-05-17 2011-11-17 Sonntag Jeffrey L Method and apparatus for powering a high current system from a resistive electrical storage device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19746546C1 (de) 1997-10-22 1999-03-04 Telefunken Microelectron Verfahren und Schaltungsanordnung zur kurzzeitigen Aufrechterhaltung einer Ausgangsspannung bei Ausfällen einer Eingangsspannung mittels eines Autarkiekondensators
US6819538B2 (en) * 2001-05-15 2004-11-16 Freescale Semiconductor, Inc. Method and apparatus for controlling current demand in an integrated circuit
US7248585B2 (en) 2001-10-22 2007-07-24 Sun Microsystems, Inc. Method and apparatus for a packet classifier
US6917681B2 (en) 2002-04-01 2005-07-12 Adtran, Inc. Peak power management and active decoupling arrangement for span-powered remote terminal access platforms
WO2004062072A1 (en) * 2002-12-31 2004-07-22 Intel Corporation Apparatus and method for cpu surge reduction and protection
GB2423199B (en) * 2005-02-11 2009-05-13 Pa Consulting Services Power supply systems for electrical devices
JP4867619B2 (ja) 2006-07-10 2012-02-01 パナソニック株式会社 電源装置
JP2009189125A (ja) * 2008-02-05 2009-08-20 Power System:Kk 限定負荷補償型キャパシタ蓄電装置
DE102009058316A1 (de) * 2009-12-15 2011-06-16 Giesecke & Devrient Gmbh Vorrichtung zum Erzeugen einer gestützten Gleichspannung
US8450965B2 (en) * 2010-07-20 2013-05-28 GM Global Technology Operations LLC Stack-powered fuel cell monitoring device with prioritized arbitration
US10305384B2 (en) * 2011-09-13 2019-05-28 Texas Instruments Incorporated Power management system and method with adaptive noise control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0546286A (ja) * 1991-08-13 1993-02-26 Fujitsu Ten Ltd マイクロコンピユータシステム
JP2007215274A (ja) * 2006-02-07 2007-08-23 Fujitsu Ltd 電力制御装置、サーバ装置、および電力制御方法
JP2007282347A (ja) * 2006-04-05 2007-10-25 Teijin Ltd 電源システム
US20110279096A1 (en) * 2010-05-17 2011-11-17 Sonntag Jeffrey L Method and apparatus for powering a high current system from a resistive electrical storage device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016523959A (ja) * 2013-07-10 2016-08-12 ジーイー・ヘルスケア・バイオサイエンス・アクチボラグ 突然変異免疫グロブリン結合ポリペプチド
US11136359B2 (en) 2013-07-10 2021-10-05 Cytiva Bioprocess R&D Ab Mutated immunoglobulin-binding polypeptides

Also Published As

Publication number Publication date
EP2987216A1 (en) 2016-02-24
TWI513143B (zh) 2015-12-11
EP2987216B1 (en) 2018-03-21
KR101812864B1 (ko) 2017-12-27
US20150006916A1 (en) 2015-01-01
CN105308817B (zh) 2018-04-20
TW201509066A (zh) 2015-03-01
CN105308817A (zh) 2016-02-03
WO2014209490A1 (en) 2014-12-31
US9454196B2 (en) 2016-09-27
KR20160003106A (ko) 2016-01-08
JP6140895B2 (ja) 2017-06-07

Similar Documents

Publication Publication Date Title
JP6140895B2 (ja) 高性能組み込みマイクロプロセッサクラスタの能動的なピーク電力管理
EP3237993B1 (en) Systems and methods for core droop mitigation based on license state
US11429173B2 (en) Apparatus and method for proactive power management to avoid unintentional processor shutdown
US9933829B2 (en) Methods and systems for server power line communication
US9785127B2 (en) Power supply device, micro server having the same, and power supply method
JP5189921B2 (ja) コンピュータの放熱システム
US9563226B2 (en) Dynamic clock regulation based on duty cycle thresholds
US20140359331A1 (en) Rack and power controlling method thereof
US10275010B2 (en) Fast and Autonomous mechanism for CPU OC protection
WO2020176166A1 (en) Frequency overshoot and voltage droop mitigation apparatus and method
US9946327B2 (en) Thermal mitigation with power duty cycle
TW201331845A (zh) 系統晶片及其功率控制方法以及多核心系統
KR20220051159A (ko) 디지털 방식으로 조정된 동적으로 적응가능한 클록 및 전압 공급 장치 및 방법
US20220199142A1 (en) Power and performance optimization in a memory subsystem
US10468983B2 (en) Slew-rate controlled supply voltage switching
US9952649B2 (en) Power system and power wake-up method thereof
US20210208659A1 (en) Apparatus and method to detect power supply security attack and risk mitigation
JP2022097390A (ja) 動的usb-cモード選択ospmポリシー方法及び装置
US20220374065A1 (en) Power optimized timer module for processors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6140895

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250