KR20160001826A

KR20160001826A - Method for manufacturing a circuit board

Info

Publication number: KR20160001826A
Application number: KR1020140079398A
Authority: KR
Inventors: 전찬일
Original assignee: 대덕전자 주식회사
Priority date: 2014-06-27
Filing date: 2014-06-27
Publication date: 2016-01-07

Abstract

The present invention relates to a method for manufacturing a printed circuit board. The method covers a solder resist surface with palladium (Pd) as a catalyst and forms a copper-plated layer for the manufacture of a copper post by implementing electro copper plating or chemical copper and electro copper plating after a nickel-plated layer is formed by using a palladium catalyst layer. After then, the method selectively etches and removes the copper-plated layer by proceeding a series of image processes such as photographing, developing, etching, etc. and removes exposed Pd to finish the manufacture of the copper post.

Description

[0001] METHOD FOR MANUFACTURING A CIRCUIT BOARD [0002]

본 발명은 인쇄회로기판(PCB; Printed Circuit Board) 제조방법에 관한 것으로서, 특히 구리 포스트(Cu Post)가 적용된 패키지기판(package substrate)에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a printed circuit board (PCB), and more particularly, to a package substrate to which a copper post is applied.

기판(substrate)에 다이(die)를 실장하는 방법으로서 플립칩(Flip Chip) 방식을 주로 사용하여 왔다. 플립칩 방식은 동박 표면에 금도금 처리를 한 후 그 위에 솔더볼을 형성하여 다이(die)와 접합을 하는 방식이다. A flip chip method has been mainly used as a method of mounting a die on a substrate. In the flip-chip method, the surface of the copper foil is subjected to gold plating, and a solder ball is formed thereon to bond with a die.

그런데, 최근들어 금값이 상승하고, I/O 핀수가 증가하고, 회로패턴이 미세화하여 전극간 간격이 좁아짐에 따라, 패드 위에 솔더볼을 올려 다이와 플립칩 접합을 하는 방식 대신에, 구리 포스트(Cu Post) 접합방식을 사용하고 있다. However, in recent years, as the gold value has increased, the number of I / O pins has increased, the circuit pattern has become finer and the gap between the electrodes has narrowed, a solder ball has been put on the pad to form a copper post ) Bonding method.

구리 포스트는 구리 필라(Cu Pillar) 또는 구리 범프(bunp)라고 칭하기도 하는데, 기판에 구리 포스트를 제작한 후 패키지업체 보내면, 패키지업체에서는 다이를 솔더를 이용해서 직접 구리 포스트에 접합하는 방식이다. Copper posts are sometimes referred to as copper pillar or copper bumps. Copper posts are made on a substrate and then sent to a package vendor. Package vendors bond the die directly to the copper posts using solder.

그런데, 구리 포스트를 제작하기 위해서는 솔더레지스트(SR; solder resist) 표면 위에 화학동 또는 건식도금 처리를 하고 동도금을 올려야 한다. 도1a 내지 도1e는 종래기술에 따른 구리 포스트 제조방법을 나타낸 도면이다.However, in order to produce a copper post, copper plating or dry plating must be performed on the surface of the solder resist (SR) and the copper plating should be raised. 1A to 1E are views showing a conventional method of manufacturing a copper post.

도1a를 참조하면, 회로패턴을 전사함으로써 기판에 동박회로(10)를 형성한다. 도1b를 참조하면, 동박회로(10) 위에 솔더레지스트(20)를 피복한다. 이어서, 도1c를 참조하면, 화학동 또는 플라즈마증착 등의 건식도금을 진행해서 도금층(30)을 형성한다. 이어서, 도1d를 참조하면, 전기도금을 실시하여 동도금층(40)을 형성한다. 도1e를 참조하면, 동도금층(40)을 식각하여 구리 포스트(50)을 형성한다.1A, a copper-clad circuit 10 is formed on a substrate by transferring a circuit pattern. Referring to FIG. 1B, a solder resist 20 is coated on the copper-clad circuit 10. Next, referring to FIG. 1C, the plating layer 30 is formed by proceeding dry plating such as chemical plating or plasma deposition. Next, referring to FIG. 1D, electroplating is performed to form a copper plating layer 40. Referring to FIG. 1E, the copper plating 50 is formed by etching the copper plating layer 40.

그런데, 도1a 내지 도1e에 나타낸 종래기술의 경우, 솔더레지스트(20)와 피복된 도금층(30) 사이의 밀착력이 좋지 않기 때문에 계면이 분리되는 문제가 발생한다. 도2a와 도2b는 종래기술에 따라 제작된 구리 포스트의 계면이 분리되어 문제가 발생한 것을 보여주는 단면도이다. However, in the case of the prior art shown in Figs. 1A to 1E, since the adhesion between the solder resist 20 and the coated plating layer 30 is poor, there is a problem that the interface is separated. FIGS. 2A and 2B are cross-sectional views showing that the interface of the copper posts manufactured according to the prior art is separated and a problem occurs.

1. 특허공개 제10-2010-0111858호.1. Patent Publication No. 10-2010-0111858. 2. 특허공개 제10-2006-0036956호.2. Patent Publication No. 10-2006-0036956.

본 발명의 목적은 패키지기판에 있어서 계면분리 불량이 발생하지 않는 구리 포스트 제조방법을 제공하는데 있다. SUMMARY OF THE INVENTION An object of the present invention is to provide a method of manufacturing a copper post which does not cause poor interface separation in a package substrate.

상기 목적을 달성하기 위하여, 본 발명은 솔더레지스트 표면에 촉매로서 팔라듐(Pd)을 피복하고, 팔라듐 촉매층을 이용해서 니켈도금층을 형성한 후, 전기동도금을 실시하거나 또는 화학동과 전기동도금을 실시해서 구리 포스트 제작을 위한 동도금층을 형성한다. 그리고 나면, 사진, 현상, 식각 등 일련의 이미지 프로세스를 진행해서 동도금층을 선택적으로 식각 제거하고, 노출된 팔라듐(Pd)을 제거함으로써 구리 포스트 제작을 완성한다. 여기서, 동도금층 식각 시에 염화동을 사용하면 니켈층도 동시에 식각할 수 있다. In order to achieve the above object, the present invention provides a method of manufacturing a semiconductor device, comprising: plating a surface of a solder resist with palladium (Pd) as a catalyst; forming a nickel plating layer using a palladium catalyst layer; A copper plating layer for forming a copper post is formed. Then, a series of image processes such as photolithography, development and etching are performed to selectively etch the copper plating layer and remove the exposed palladium (Pd) to complete the copper post production. Here, if copper chloride is used in etching the copper plating layer, the nickel layer can be etched at the same time.

본 발명에 따르면, 팔라듐(Pd)층의 생성은 기존의 화학동 라인에서 활성화(activation) 단계까지만 진행함으로써 달성할 수 있으므로 저비용으로 쉽게 처리 가능하다. 일단, 촉매로 팔라듐이 형성되고 나면 니켈 도금은 기존의 무전해도금 방식으로 2 ~ 3 ㎛ 정도로 형성한다. According to the present invention, the generation of the palladium (Pd) layer can be achieved by proceeding only from the existing chemical copper line to the activation step, so that the palladium (Pd) layer can be easily processed at low cost. Once palladium is formed as a catalyst, the nickel plating is formed to a thickness of about 2 to 3 占 퐉 by a conventional electroless plating method.

본 발명은 솔더레지스트 위에 니켈층이 형성되어 있어서 솔더레지스트와 그 위의 구리 포스트 사이의 밀착력이 탁월하다. 그 결과, 구리 포스트의 계면이 분리되는 불량이 발생하는 것을 방지할 수 있다. The present invention is characterized in that a nickel layer is formed on the solder resist, so that the adhesion between the solder resist and the copper post thereon is excellent. As a result, it is possible to prevent defects in which the interface of the copper posts are separated.

도1a 내지 도1e는 종래기술에 따른 구리 포스트 제조방법을 나타낸 도면.
도2a와 도2b는 종래기술에 따라 제작된 구리 포스트의 계면이 분리되어 문제가 발생한 것을 보여주는 단면도.
도3a 내지 도3g는 본 발명에 따른 구리 포스트 제조방법을 나타낸 도면.1A through 1E illustrate a method of manufacturing a copper post according to the prior art.
FIGS. 2A and 2B are cross-sectional views showing that the interface of the copper posts fabricated according to the prior art is separated and a problem occurs.
3A to 3G show a method of manufacturing a copper post according to the present invention.

본 발명은 인쇄회로기판을 제조하는 방법에 있어서, (a) 패턴을 전사하여 기판에 동박회로를 형성하는 단계; (b) 동박회로 위에 솔더레지스트를 인쇄하되, 구리 포스트가 제작될 위치의 동박의 표면이 노출되도록 상기 솔더레지스트 개구부를 형성하는 단계; (c) 화학동 라인에서 활성화 단계를 진행함으로써 상기 솔더레지스트 표면에 팔라듐 층을 형성하는 단계; (d) 상기 팔라듐층을 촉매로 해서 무전해 니켈 도금을 진행해서 솔더레지스트 표면과 상기 솔더레지스트 개구부에 의해 노출된 동박 표면 위에 니켈도금층을 형성하는 단계; (e) 상기 니켈도금층 위에 동도금층을 형성하는 단계; 및 (f) 패턴전사된 식각마스크를 덮고 식각을 진행하여 노출된 동도금층과 니켈층을 제거하고, 이어서 솔더레지스트 위 표면이 노출된 팔라듐층을 식각 제거함으로써, 상기 솔더레지스트 개구부 위에 니켈층과 동도금층으로 형성된 구리 포스트를 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.A method of manufacturing a printed circuit board, the method comprising: (a) transferring a pattern to form a copper foil circuit on the substrate; (b) printing a solder resist on the copper foil circuit, wherein the solder resist opening is formed such that a surface of the copper foil at a position where the copper post is to be formed is exposed; (c) forming a palladium layer on the solder resist surface by conducting an activation step in a chemical copper line; (d) conducting electroless nickel plating using the palladium layer as a catalyst to form a nickel plating layer on the surface of the solder resist and the copper foil exposed by the solder resist opening; (e) forming a copper plating layer on the nickel plating layer; And (f) etching the exposed patterned etch mask to remove the exposed copper and nickel layers, and then etching away the exposed palladium layer on the solder resist surface to form a nickel layer over the openings of the solder resist. And forming a copper post formed of a plated layer.

이하, 첨부도면 3a 내지 도3g를 참조하여 본 발명에 따른 구리 포스트 제조방법을 상세히 설명한다. Hereinafter, a method of manufacturing a copper post according to the present invention will be described in detail with reference to the accompanying drawings 3a to 3g.

도3a를 참조하면, 종래기술과 동일하게 회로패턴을 전사함으로써 기판에 동박회로(10)를 형성한다. 도3b를 참조하면, 동박회로(10) 위에 솔더레지스트(20)를 피복한다. 여기서, 솔더레지스트가 개구되어 표면이 노출된 동박 위에 구리 포스트가 형성되는 것이다. Referring to FIG. 3A, a copper pattern 10 is formed on a substrate by transferring a circuit pattern in the same manner as in the prior art. Referring to FIG. 3B, a solder resist 20 is coated on the copper-clad circuit 10. Here, the copper posts are formed on the copper foil whose surface is exposed by opening the solder resist.

도3c를 참조하면, 솔더레지스트(20) 표면 전면에 팔라듐층(110)을 형성한다. 팔라듐층(110)은 촉매제로 작용하며, 본 발명의 경우 화학동 라인에서 활성화(ACTIVATION) 단계까지를 진행함으로써 팔라듐 층을 저렴하고 손쉽게 형성할 수 있다. 스퍼터링 방식으로 팔라듐을 형성할 수도 있으나, 스퍼터링 방식은 고가이므로 바람직하지 않다. Referring to FIG. 3C, a palladium layer 110 is formed on the entire surface of the solder resist 20. The palladium layer 110 acts as a catalyst, and in the case of the present invention, the palladium layer can be formed inexpensively and easily by proceeding from the chemical copper line to the ACTIVATION step. Although palladium can be formed by a sputtering method, the sputtering method is not preferable because it is expensive.

도3d를 참조하면, 팔라듐층(110)을 촉매로 해서 니켈도금을 실시하여 니켈층(120)을 형성한다. 도금으로 형성된 니켈층(120)의 두께는 2 ~ 3 ㎛가 바람직하며, 후속하는 동도금 공정을 위한 종자층(seed layer)이 된다.Referring to FIG. 3D, the nickel layer 120 is formed by nickel plating using the palladium layer 110 as a catalyst. The thickness of the nickel layer 120 formed by plating is preferably 2 to 3 占 퐉 and becomes a seed layer for the subsequent copper plating process.

도3e를 참조하면, 전기동을 바로 실시하거나 또는 화학동 후 전기동을 실시해서 동도금층(130)을 형성한다. 그리고 나면, 텐팅공법(tenting process)을 적용해서 동도금층(130)을 주어진 패턴에 따라 식각을 한다. 염화동을 이용해서 동(Cu)을 식각처리할 경우 니켈층(120)도 함께 식각 제거된다. 도3g를 참조하면, 최종적으로 노출된 부위의 팔라듐층(110)을 제거한다. Referring to FIG. 3E, the copper plating layer 130 is formed by conducting copper electroplating or copper electroplating. Then, the copper plating layer 130 is etched according to a given pattern by applying a tenting process. When copper (Cu) is etched using copper chloride, the nickel layer 120 is also etched away. Referring to FIG. 3G, the palladium layer 110 of the finally exposed region is removed.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat improved the features and technical advantages of the present invention in order to better understand the claims of the invention described below. Additional features and advantages that constitute the claims of the present invention will be described in detail below. It should be appreciated by those skilled in the art that the disclosed concepts and specific embodiments of the invention can be used immediately as a basis for designing or modifying other structures to accomplish the invention and similar purposes.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures to accomplish the same purpose of the present invention. It will be apparent to those skilled in the art that various modifications, substitutions and alterations can be made hereto without departing from the spirit or scope of the invention as defined in the appended claims.

본 벌명은 솔더레지스트 위에 니켈층이 형성되어 있어서 솔더레지스트와 그 위의 구리 포스트 사이의 밀착력이 탁월하다. 그 결과, 구리 포스트의 계면이 분리되는 불량이 발생하는 것을 방지할 수 있다. The solder resist has a nickel layer formed on the solder resist, so that the adhesion between the solder resist and the copper post thereon is excellent. As a result, it is possible to prevent defects in which the interface of the copper posts are separated.

10 : 동박회로
20 : 솔더레지스트
110 : 팔라듐층
120 : 니켈층
130 : 동도금층10: Copper circuit
20: Solder resist
110: palladium layer
120: Nickel layer
130: Copper plating layer

Claims

A method of manufacturing a printed circuit board,
(a) transferring a pattern to form a copper foil circuit on a substrate;
(b) printing a solder resist on the copper foil circuit, wherein the solder resist opening is formed such that a surface of the copper foil at a position where the copper post is to be formed is exposed;
(c) forming a palladium layer on the solder resist surface by conducting an activation step in a chemical copper line;
(d) conducting electroless nickel plating using the palladium layer as a catalyst to form a nickel plating layer on the surface of the solder resist and the copper foil exposed by the solder resist opening;
(e) forming a copper plating layer on the nickel plating layer; And
(f) etching and removing the exposed copper plating layer and the nickel layer by covering the pattern transferred etch mask, and then removing the palladium layer with the exposed upper surface of the solder resist by etching to form a nickel layer and a copper plating layer RTI ID = 0.0 > a < / RTI >
&Lt; / RTI >