KR20150146308A - 이미지 센서 및 이미지 센서의 동작 방법 - Google Patents

이미지 센서 및 이미지 센서의 동작 방법 Download PDF

Info

Publication number
KR20150146308A
KR20150146308A KR1020140076736A KR20140076736A KR20150146308A KR 20150146308 A KR20150146308 A KR 20150146308A KR 1020140076736 A KR1020140076736 A KR 1020140076736A KR 20140076736 A KR20140076736 A KR 20140076736A KR 20150146308 A KR20150146308 A KR 20150146308A
Authority
KR
South Korea
Prior art keywords
signals
signal
row
pixel
image sensor
Prior art date
Application number
KR1020140076736A
Other languages
English (en)
Inventor
최규식
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140076736A priority Critical patent/KR20150146308A/ko
Priority to US14/610,381 priority patent/US9774806B2/en
Publication of KR20150146308A publication Critical patent/KR20150146308A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors

Abstract

라인 형태의 불량을 방지할 수 있는 이미지 센서가 개시된다. 이미지 센서는 로우 드라이버, 픽셀 어레이, 아날로그 신호 프로세서, 데이터 매핑 버퍼, 및 로우 데이터 버퍼를 포함할 수 있다. 픽셀 어레이는 픽셀 어레이의 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 배선 구조를 갖고, 광 신호를 수신하여 전기적 신호로 변환하고, 픽셀 제어신호들에 응답하여 전기적 신호를 영상 신호로서 출력한다. 아날로그 신호 프로세서는 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생한다. 데이터 매핑 버퍼는 제 1 신호들에 대해 지그재그 패턴의 배선구조로 인한 위치의 오차를 보정하여 제 2 신호들을 발생한다. 따라서, 이미지 센서는 불량률이 낮고 동작이 빠르다.

Description

이미지 센서 및 이미지 센서의 동작 방법{IMAGE SENSOR AND METHOD OF OPERATING THE IMAGE SENSOR}
본 발명은 이미지 센서 및 이를 포함하는 이미지 처리 장치에 관한 것이다.
이미지 센서, 특히 CMOS 이미지 센서는 휴대폰 카메라, 디지털 스텔 카메라등에 장착되어, 시야에 전개되는 영상을 촬상하여 전기적 신호로 변환하고, 변환된 영상 신호를 디지털 신호로 바꾸어 전송한다. CMOS 이미지 센서에서 출력되는 디지털 영상 신호는 3 가지 색(Red, Green, Blue) 칼라 이미지 데이터이고, 디지털 영상 신호는 신호처리되어 LCD(Liquid Crystal Display)와 같은 디스플레이 장치를 구동한다.
본 발명의 목적은 라인 형태의 불량 발생을 방지할 수 있는 이미지 센서를 제공하는 것이다.
본 발명의 다른 목적은 라인 형태의 불량 발생을 방지할 수 있는 이미지 센서의 동작 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 이미지 센서는 로우 드라이버, 픽셀 어레이, 아날로그 신호 프로세서, 데이터 매핑 버퍼, 및 로우 데이터 버퍼를 포함할 수 있다.
로우 드라이버는 픽셀 제어신호들을 발생한다. 픽셀 어레이는 픽셀들로 구성된 복수의 로우(row)와 복수의 칼럼(column)을 포함하고, 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 배선 구조를 갖고, 광 신호를 수신하여 전기적 신호로 변환하고, 상기 픽셀 제어신호들에 응답하여 상기 전기적 신호를 영상 신호로서 출력한다. 아날로그 신호 프로세서는 상기 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생한다. 데이터 매핑 버퍼(data mapping buffer)는 상기 제 1 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하여 제 2 신호들을 발생한다. 로우 데이터 버퍼는 상기 제 2 신호들 중에서 홀수 로우의 신호 및 짝수 로우의 신호 중 하나를 선택하여 출력한다.
본 발명의 하나의 실시예에 의하면, 상기 픽셀 제어신호들은 스토리지 제어신호, 전달 제어신호, 리셋 제어신호, 및 로우 선택신호를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 이미지 센서는 상기 픽셀 어레이의 칼럼들에 대응하는 상기 아날로그 신호 프로세서의 단위 회로를 계속적으로 선택하는 칼럼 스캐너를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 이미지 센서는 상기 로우 데이터 버퍼의 출력신호들에 포함된 결함 픽셀들(bad pixels)을 보정하는 이미지 신호 프로세서를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 아날로그 프로세서는 제 1 아날로그 프로세서 및 제 2 아날로그 프로세서를 포함할 수 있다.
제 1 아날로그 프로세서는 상기 영상 신호들 중 홀수 로우의 영상 신호를 샘플링하고 상기 샘플링된 연상 신호에 대해 아날로그-디지털 변환을 수행한다. 제 2 아날로그 프로세서는 상기 영상 신호들 중 짝수 로우의 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행한다.
본 발명의 하나의 실시예에 의하면, 상기 제 1 아날로그 신호 프로세서는 상기 픽셀 어레이의 아래에 배치되고 상기 제 2 아날로그 신호 프로세서는 상기 픽셀 어레이의 위에 배치될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 데이터 매핑 버퍼는 제 1 데이터 매핑 버퍼 및 제 2 데이터 매핑 버퍼를 포함할 수 있다.
제 1 데이터 매핑 버퍼는 상기 제 1 신호들 중 홀수 로우(odd row)에 대응하는 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정한다. 제 2 데이터 매핑 버퍼는 상기 제 1 신호들 중 짝수 로우(even row)에 대응하는 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정한다.
본 발명의 하나의 실시예에 의하면, 상기 픽셀 어레이에 포함된 이웃하는 2 개의 로우는 동시에 동작될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 드라이버는 홀수 로우들을 구동하기 위한 제 1 로우 드라이버, 및 짝수 로우들을 구동하기 위한 제 2 로우 드라이버를 포함하고, 상기 제 1 로우 드라이버는 상기 픽셀 어레이의 좌측에 배치되고 상기 제 2 로우 드라이버는 상기 픽셀 어레이의 우측에 배치될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 경로 및 상기 칼럼 경로의 메탈 라인들은 5 개의 로우들과 5 개의 칼럼들로 이루어진 (5 * 5) 픽셀 블록 내에 1 개의 픽셀만 액세스되도록 지그재그 패턴으로 배치될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 로우 경로 및 상기 칼럼 경로의 메탈 라인들은 9 개의 로우들과 9 개의 칼럼들로 이루어진 (9 * 9) 픽셀 블록 내에 1 개의 픽셀만 액세스되도록 지그재그 패턴으로 배치될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 픽셀 어레이에는 로우 방향과 칼럼 방향으로 라인성 고정 패턴 노이즈(fixed pattern noise: FPN)의 불량은 발생하지 않을 수 있다.
본 발명의 다른 하나의 실시형태에 따른 이미지 센서는 로우 드라이버, 픽셀 어레이, 아날로그 신호 프로세서, 데이터 매핑 버퍼, 및 로우 데이터 버퍼를 포함할 수 있다.
로우 드라이버는 픽셀 제어신호들을 발생한다. 픽셀 어레이는 픽셀들로 구성된 복수의 로우(row)와 복수의 칼럼(column)을 포함하고, 로우 경로 및 칼럼 경로에 대해 5 개의 로우들과 5 개의 칼럼들로 이루어진 (5 * 5) 픽셀 블록 내에 1 개의 픽셀만 액세스되도록 지그재그 패턴으로 배열된 배선 구조를 갖고, 광 신호를 수신하여 전기적 신호로 변환하고, 상기 픽셀 제어신호들에 응답하여 상기 전기적 신호를 영상 신호로서 출력한다. 아날로그 신호 프로세서는 상기 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생한다. 데이터 매핑 버퍼(data mapping buffer)는 상기 제 1 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하여 제 2 신호들을 발생한다. 로우 데이터 버퍼는 상기 제 2 신호들 중에서 홀수 로우의 신호 및 짝수 로우의 신호 중 하나를 선택하여 출력한다.
본 발명의 하나의 실시예에 의하면, 상기 픽셀 어레이의 각 로우에는 3 개의 그룹의 픽셀 제어신호들이 인가될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 3 개의 그룹 각각은 스토리지 제어신호, 전달 제어신호, 리셋 제어신호, 및 로우 선택신호를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 이미지 센서는 상기 3 개의 그룹의 픽셀 제어신호들을 발생하기 위한 별도의 로우 드라이버를 포함할 수 있다.
본 발명의 하나의 실시형태에 따른 이미지 센서의 동작 방법은 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 메탈 라인들을 통해 픽셀 제어신호들을 수신하는 단계; 광 신호를 수신하여 전기적 신호로 변환하는 단계; 상기 픽셀 제어신호들에 응답하여 상기 전기적 신호를 영상 신호로서 출력하는 단계; 상기 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생하는 단계; 상기 제 1 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하여 제 2 신호들을 발생하는 단계; 및 상기 제 2 신호들 중에서 홀수 로우의 신호 및 짝수 로우의 신호 중 하나를 선택하여 출력하는 단계를 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 이미지 센서의 동작 방법은 5 개의 로우들과 5 개의 칼럼들로 이루어진 (5 * 5) 픽셀 블록 내에 1 개의 픽셀만 상기 로우 경로 및 상기 칼럼 경로의 메탈 라인들을 통해 액세스할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 이미지 센서의 동작 방법은 9 개의 로우들과 9 개의 칼럼들로 이루어진 (9 * 9) 픽셀 블록 내에 1 개의 픽셀만 상기 로우 경로 및 상기 칼럼 경로의 메탈 라인들을 통해 액세스할 수 있다.
본 발명의 실시예들에 따른 이미지 센서는 픽셀 어레이의 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 메탈 라인의 구조를 갖는다. 또한 본 발명의 실시예들에 따른 이미지 센서는 픽셀 어레이에 포함된 이웃하는 2 개의 로우가 동시에 동작한다. 따라서, 본 발명의 실시예들에 따른 이미지 센서는 라인 형태의 불량을 줄일 수 있고, 생산 수율이 높으며, 동작 속도가 빠르다.
도 1은 종래의 이미지 센서의 하나의 예를 나타내는 도면이다.
도 2는 본 발명의 하나의 실시예에 따른 이미지 센서를 나타내는 도면이다.
도 3은 도 2의 이미지 센서에 포함된 픽셀 어레이의 칼라 필터 패턴의 하나의 예를 나타내는 도면이다.
도 4는 픽셀 어레이에 결함 픽셀이 존재할 때, 이웃하는 픽셀들을 이용하여 보정하는 방법을 설명하기 위한 도면이다.
도 5는 도 2의 이미지 센서에 포함된 픽셀 어레이의 단위 픽셀을 구동하는 픽셀 구동회로의 하나의 예를 나타내는 회로도이다.
도 6은 도 2의 이미지 센서에 포함된 픽셀 어레이의 단위 픽셀을 구동하는 픽셀 구동회로의 다른 하나의 예를 나타내는 회로도이다.
도 7은 도 5의 픽셀 구동회로에 대한 반도체 집적회로의 수직 구조의 하나의예를 나타내는 단면도이다.
도 8은 도 2의 이미지 센서의 동작을 나타내는 타이밍도이다.
도 9는 도 1에 도시된 종래의 구조를 갖는 이미지 센서의 동작을 나타내는 타이밍도이다.
도 10은 본 발명의 다른 하나의 실시예에 따른 이미지 센서를 나타내는 도면이다.
도 11 내지 도 14는 본 발명의 실시예들에 따른 픽셀 어레이의 메탈 배선 방법을 나타내는 도면들이다.
도 15는 본 발명의 하나의 실시예에 따른 이미지 센서의 동작 방법을 나타내는 흐름도이다.
도 16은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 이미지 처리 장치의 하나의 예를 나타내는 블록도이다.
도 17는 본 발명의 실시예들에 따른 이미지 센서를 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 개시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 종래의 이미지 센서의 하나의 예를 나타내는 도면이다.
도 1을 참조하면, 종래의 이미지 센서(10)는 픽셀 어레이(11), 타이밍 컨트롤러(12), 로우 드라이버(13), 칼럼 스캐너(14) 및 아날로그-디지털 컨버터(150)를 포함한다.
도 1에 도시된 바와 같이, 종래의 이미지 센서(10)의 픽셀에는 로우 방향과 칼럼 방향으로 신호를 전송하는 메탈 라인이 직선으로 배열되어 있다. 따라서, 메탈 라인의 일 부분에 결함이 있는 경우, 픽셀 어레이에는 라인 형태의 노이즈(line-type noise)가 발생할 수 있다. 이러 노이즈는 라인 형태의 고정 패턴 노이즈(fixed pattern noise)라 불린다.
도 2는 본 발명의 하나의 실시예에 따른 이미지 센서(100)를 나타내는 도면이다.
도 2를 참조하면, 이미지 센서(100)는 타이밍 컨트롤러(120), 로우 드라이버들(131, 132, 133), 픽셀 어레이(110), 아날로그 신호 프로세서들(151, 152), 칼럼 스캐너들(141, 142), 데이터 매핑 버퍼들(161, 162), 로우 데이터 버퍼(170), 및 이미지 신호 프로세서(180)를 포함할 수 있다.
타이밍 컨트롤러(110)는 로우 드라이버들(131, 132, 133), 아날로그 신호 프로세서들(151, 152) 및 칼럼 스캐너들(141, 142)의 동작을 제어하기 위한 제어신호들을 발생한다. 로우 드라이버들(131, 132, 133)은 픽셀 제어신호들을 발생하여 픽셀 어레이(110)에 제공한다. 픽셀 어레이(110)는 픽셀들로 구성된 복수의 로우(row)(R1 ~ R8)와 복수의 칼럼(column)(C1 ~ C8)을 포함하고, 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 배선 구조를 갖는다. 픽셀 어레이(110)는 광 신호를 수신하여 전기적 신호로 변환하고, 상기 픽셀 제어신호들에 응답하여 전기적 신호를 영상 신호로서 출력한다. 픽셀 어레이(110)는 복수의 픽셀(pixel)들을 포함하며, 레드(red) 스펙트럼 영역의 빛을 전기신호로 변환하기 위한 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기신호로 변환하기 위한 블루 픽셀을 포함할 수 있다. 아날로그 신호 프로세서들(151, 152)은 영상 신호를 샘플링하고 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생한다. 아날로그 신호 프로세서들(151, 152)은 CDS(Correlated Double Sampling) 방식을 이용하여 아날로그 신호를 디지털 신호로 변환할 수 있다. 칼럼 스캐너들(141, 142)은 픽셀 어레이(110)의 칼럼들에 대응하는 상기 아날로그 신호 프로세서의 단위 회로를 계속적으로 선택할 수 있다. 데이터 매핑 버퍼들(161, 162)은 제 1 신호들에 대해 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하여 제 2 신호들을 발생한다. 로우 데이터 버퍼(170)는 제 2 신호들 중에서 홀수 로우의 신호 및 짝수 로우의 신호 중 하나를 선택하여 출력한다. 이미지 신호 프로세서(180)는 로우 데이터 버퍼(170)의 출력신호들(DOUT)에 포함된 결함 픽셀들(bad pixels)을 보정하고 신호(SOUT)를 출력한다.
실시예에 따라, 이미지 신호 프로세서(180)는 이미지 센서(100)의 내부에 포함될 수도 있고, 이미지 센서(100)의 외부에 있을 수도 있다.
제 1 아날로그 프로세서(151)는 상기 영상 신호들 중 홀수 로우의 영상 신호를 샘플링하고 상기 샘플링된 연상 신호에 대해 아날로그-디지털 변환을 수행한다. 제 2 아날로그 프로세서(152)는 상기 영상 신호들 중 짝수 로우의 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행한다. 제 1 칼럼 스캐너(141)는 픽셀 어레이(110)의 칼럼들에 대응하는 제 1 아날로그 프로세서(151)의 단위 회로를 계속적으로 선택할 수 있다. 제 2 칼럼 스캐너(142)는 픽셀 어레이(110)의 칼럼들에 대응하는 제 2 아날로그 프로세서(152)의 단위 회로를 계속적으로 선택할 수 있다. 제 1 데이터 매핑 버퍼(161)는 상기 제 1 신호들 중 홀수 로우(odd row)에 대응하는 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정한다. 제 2 데이터 매핑 버퍼(162)는 상기 제 1 신호들 중 짝수 로우(even row)에 대응하는 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정한다.
실시예에 의하면, 상기 픽셀 어레이의 각 로우에는 3 개의 그룹의 픽셀 제어신호들이 인가될 수 있다. 이미지 센서(100)는 상기 3 개의 그룹의 픽셀 제어신호들을 발생하기 위한 별도의 로우 드라이버(131, 132, 또는 133)를 포함할 수 있다. 상기 3 개의 그룹 각각은 스토리지 제어신호(SG), 전달 제어신호(TG), 리셋 제어신호(RG), 및 로우 선택신호(SEL)를 포함할 수 있다.
도 2를 참조하면, 픽셀 어레이의 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 배선 구조를 가질 수 있다. 예를 들어, 로우 경로의 메탈 라인(MET_a)은 (R1, C2), (R2, C5), (R1, C8)의 위치에 있는 픽셀을 연결하고, 로우 경로의 메탈 라인(MET_b)은 (R2, C3) 및 (R1, C6)의 위치에 있는 픽셀을 연결한다. 도 2의 이미지 센서(100)에서, 픽셀 어레이의 로우 경로 및 칼럼 경로에 대해 5 개의 로우들과 5 개의 칼럼들로 이루어진 (5 * 5) 픽셀 블록 내에 1 개의 픽셀만 액세스되도록 메탈 라인들이 지그재그 패턴으로 배열될 수 있다. 또한, 픽셀 어레이의 로우 경로 및 칼럼 경로에 대해 9 개의 로우들과 9 개의 칼럼들로 이루어진 (9 * 9) 픽셀 블록 내에 1 개의 픽셀만 액세스되도록 메탈 라인들이 지그재그 패턴으로 배열될 수 있다.
이미지 센서(100)의 픽셀 어레이의 칼럼 경로의 메탈 라인들도 지그재그 패턴으로 배열된다. 칼럼 경로의 메탈 라인들을 통해 픽셀들의 출력신호들이 아날로그 신호 프로세서들(151, 152)에 출력될 수 있다. 예를 들어 제 3 로우(R3), 제 5 로우(R5) 및 제 7 로우(R7)에 포함된 픽셀들은 제 1 아날로그 신호 프로세서(151)에 의해 신호 처리되며, 제 4 로우(R4), 제 6 로우(R6) 및 제 8 로우(R8)에 포함된 픽셀들은 제 2 아날로그 신호 프로세서(152)에 의해 신호 처리될 수 있다.
도 1의 이미지 센서(100)의 픽셀에는 메탈 라인이 지그재그 형태로 배열되어 있으므로, 메탈 라인의 일부분에 결함이 발생하더라도 라인 형태의 결함은 발생하지 않고, 픽셀 단위의 결함이 발생될 수 있다. 즉, 도 1의 이미지 센서(100)는 라인 형태의 고정 패턴 노이즈(FPN)의 발생을 방지할 수 있다. 픽셀 단위의 결함이 발생한 경우, 이미지 신호 프로세서(180)에 의해 결함 픽셀을 보정할 수 있다.
도 3은 도 2의 이미지 센서에 포함된 픽셀 어레이(110)의 칼라 필터 패턴의 하나의 예를 나타내는 도면이다.
도 3을 참조하면, 픽셀 어레이(110)에 포함된 각 픽셀의 상부에 특정 칼라의 빛만 받아들이도록 하는 칼라 필터를 배치한다. 예를 들어, 픽셀 어레이(110)에 포함된 각 픽셀의 상부에 3 가지 종류의 칼라 필터를 배치할 수 있다. 일반적으로, 칼라 필터는 한 로우(row)에 R(red), G(green)의 2 가지 칼라의 제 1 패턴, 다음 로우에 G(green), B(blue)의 2 가지 칼라의 제 2 패턴을 배치하는 베이어(Bayer) 패턴으로 배치될 수 있다. 휘도 신호와 관련이 있는 G(green) 칼라는 모든 로우에 배치되고, R(red) 칼라와 B(blue) 칼라는 각 로우마다 엇갈리게 배치되어 해상도를 높인다.
상기와 같은 픽셀 구조를 갖는 이미지 센서(100)에서, 픽셀 어레이(110)는 포토 다이오드(photo diode)를 이용하여 빛을 감지하고, 전기적 신호로 변환하여 영상 신호를 생성한다.
도 4는 픽셀 어레이에 결함 픽셀이 존재할 때, 이웃하는 픽셀들을 이용하여 보정하는 방법을 설명하기 위한 도면이다.
도 4를 참조하면, 픽셀 어레이의 5번째 로우와 5번째 칼럼이 교차하는 지점, 즉 (R5, C5) 위치에 있는 픽셀에 결함이 발생한 경우, (R5, C5) 위치에 있는 픽셀의 주위의 있는 픽셀들을 이용하여 (R5, C5) 위치에 있는 블루 칼라(B)의 픽셀을 보정할 수 있다. 도 4의 예에서, 5 개의 로우들과 5 개의 칼럼들로 이루어진 (5 * 5) 픽셀 블록 내에 1 개의 픽셀이 결함이 발생한 경우, 결함 픽셀의 주변의 8 개의 픽셀의 값을 이용하여 결함 픽셀을 보정할 수 있다. (R5, C5) 위치에 있는 블루 칼라(B)의 픽셀을 보정하기 위해, (R3, C3), (R3, C5), (R3, C7), (R5, C3), (R5, C7), (R7, C3), (R7, C5) 및 (R7, C7)의 위치에 있는 픽셀의 값이 이용될 수 있다.
도 5는 도 2의 이미지 센서(100)에 포함된 픽셀 어레이(110)의 단위 픽셀을 구동하는 픽셀 구동회로(111a)의 하나의 예를 나타내는 회로도이다.
도 5를 참조하면, 픽셀 구동회로(111a)는 포토 다이오드(PD), 스토리지 다이오드(SD) 및 NMOS 트랜지스터들(MN1, MN2, MN3, MN4, MN5)을 포함할 수 있다. 제 1 NMOS 트랜지스터(MN1)는 스토리지 트랜지스터(storage transistor)라고 불리며, 스토리지 제어신호(SG)에 응답하여 동작하며 포토 다이오드(PD)에서 발생된 전하를 스토리지 다이오드(SD)에 전달한다. 스토리지 다이오드(SD)의 캐소드(cathode)는 스토리지 다이오드 영역이 된다. 제 2 NMOS 트랜지스터(MN2)는 전달 트랜지스터(transfer transistor)라고 불리며, 전달 제어신호(TG)에 응답하여 동작하며 스토리지 다이오드(SD)에 축적된 전하를 플로팅 확산(floating diffusion) 노드(FD)에 전달한다. 제 3 NMOS 트랜지스터(MN3)는 리셋 트랜지스터(reset transistor)라고 불리며, 리셋 제어신호(RG)에 응답하여 동작하며 전원 전압(VDD)을 사용하여 플로팅 확산 노드(FD)를 리셋시킨다. 제 4 NMOS 트랜지스터(MN4)는 구동 트랜지스터(driving transistor)라고 불리며, 플로팅 확산 노드(FD)의 전압에 응답하여 동작하며 스토리지 다이오드(SD)에서 플로팅 확산노드(FD)에 전달된 전하의 양에 비례하는 전기 신호를 출력한다. 제 5 NMOS 트랜지스터(MN5)는 선택 트랜지스터(selecting transistor)라고 불리며, 로우(row) 선택 신호(SEL)에 응답하여 동작하며 제 4 NMOS 트랜지스터(MN4)의 출력신호를 아날로그-디지털 컨버터(150)에 전송한다. 도 5를 참조하면, 반도체 집적회로에서 제 1 NMOS 트랜지스터(MN1)의 게이트 단자는 스토리지 다이오드(SD) 표면까지 덮고 있다.
픽셀 구동회로(111a)는 동작에 필요한 제어신호들(SG, TG, RG, SEL)의 상태에 따라 롤링 셔터(rolling shutter) 모드 또는 글로벌 셔터(global shutter) 모드로 동작할 수 있다. 롤링 셔터 모드에서는, 한 프레임 내의 각 로우(row)의 포토 다이오드(PD)로부터 광전 변화된 신호가 차례로 선택되고 한 로우씩 플로팅 확산노드(FD)에 전달되어 해당 영상 신호가 출력된다. 글로벌 셔터 모드에서는, 한 프레임 내의 모든 포토 다이오드(PD)로부터 광전 변화된 전체 신호가 한번에 플로팅 확산노드(FD)에 전달된 후, 선택된 로우(row)로부터 순서대로 해당 영상 신호가 출력된다.
도 5의 픽셀 구동회로(111a)가 롤링 셔터 모드 또는 글로벌 셔터 모드로 동작할 때, 로우 선택 신호(SEL)에 의해 선택된 로우의 각 픽셀에서 리셋 제어신호(RG)가 인에이블될 때 전원전압(VDD)으로부터 전달된 플로팅 확산노드(FD)의 신호가 리셋 신호(VRES)로서 출력되고, 전달 제어신호(TG)가 인에이블될 때 포토 다이오드(PD)로부터 플로팅 확산노드(FD)에 전달된 신호가 영상 신호(VSIG)로서 출력된다. 일반적으로, 롤링 셔터 모드에서는 리셋 신호(VRES)가 먼저 출력된 후, 영상 신호(VSIG)가 출력되지만, 글로벌 셔터 모드에서는 영상 신호(VSIG)가 먼저 출력된 후, 리셋 신호(VRES)가 출력된다. CDS(Correlated Double Sampling) 방식을 이용하여 아날로그-디지털 변환을 수행할 경우, 아날로그-디지털 컨버터(150)는 영상 신호(VSIG)와 리셋 신호(VRES)의 차이에 기초하여 아날로그 형태의 영상 신호(VSIG)를 디지털 신호로 변환할 수 있다. 픽셀 구동회로(142a)에 인가되는 제어신호들(SG, TG, RG, SEL)은 도 1의 로우 드라이버(120)에 의해 발생될 수 있다.
도 6은 도 2의 이미지 센서(100)에 포함된 픽셀 어레이(110)의 단위 픽셀을 구동하는 픽셀 구동회로(111b)의 다른 하나의 예를 나타내는 회로도이다.
도 6을 참조하면, 픽셀 구동회로(111b)는 포토 다이오드(PD), 스토리지 다이오드(SD) 및 NMOS 트랜지스터들(MN1, MN2, MN3, MN4, MN5, MN6)을 포함할 수 있다. 픽셀 구동회로(111b)는 도 5의 픽셀 구동회로(111a)에 NMOS 트랜지스터(MN6)가 더 포함된 구조를 갖는다. NMOS 트랜지스터(MN6)는 오버 플로우(overflow) 제어신호에 응답하여 동작하며, 포토 다이오드(PD) 영역, 즉 포토 다이오드(PD)의 캐소드에 전하가 넘치는 것을 방지하는 기능을 한다. 픽셀 구동회로(111b)는 도 5의 픽셀 구동회로(111a)와 유사하게 동작한다.
도 7은 도 5의 픽셀 구동회로에 대한 반도체 집적회로의 수직 구조의 하나의예를 나타내는 단면도이다. 도 7에는 포토 다이오드(PD), 스토리지 다이오드(SD) 및 NMOS 트랜지스터들(MN1, MN2, MN3)가 도시되어 있다.
도 7은 도 4의 픽셀 구동회로의 위치에 따른 에너지를 나타내는 에너지 밴드 다이어그램이다. 포토 다이오드(PD) 영역에서 발생된 전하가 스토리지 제어신호(SG)에 응답하여 스토리지 다이오드(SD) 영역에 전달되고, 다시 스토리지 다이오드(SD) 영역의 전하는 전달 제어신호(TG)에 응답하여 플로팅 확산노드(FD)로 전달된다. 포토 다이오드(PD) 영역에서 발생된 전하는 전자(electron)에 의해 전달될 수 있다.
도 8은 도 2의 이미지 센서의 동작을 나타내는 타이밍도이고, 도 9는 도 1에 도시된 종래의 구조를 갖는 이미지 센서의 동작을 나타내는 타이밍도이다.
도 8을 참조하면, 도 2에 도시된 본 발명의 실시예에 따른 이미지 센서(100)는 셔터 동작과 리드(read) 동작에 대해 픽셀 어레이의 2 개의 로우(R1 및 R2)가 동시에 동작한다. 도 9를 참조하면, 종래의 이미지 센서는 셔터 동작과 리드 동작에 대해 한번에 픽셀 어레이의 1 개의 로우(R1 또는 R2)만 동작한다. 따라서, 픽셀 어레이의 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 메탈 라인의 구조를 갖는 본 발명의 이미지 센서(100)는 종래의 이미지 센서에 비해 동작이 빠르다.
도 10은 본 발명의 다른 하나의 실시예에 따른 이미지 센서(200)를 나타내는 도면이다.
도 10을 참조하면, 이미지 센서(200)는 타이밍 컨트롤러들(220a, 220b), 로우 드라이버들(231a, 232a, 233a, 231b, 232b, 233b), 픽셀 어레이(210), 아날로그 신호 프로세서들(251, 252), 칼럼 스캐너들(241, 242), 데이터 매핑 버퍼들(261, 262), 로우 데이터 버퍼(270), 및 이미지 신호 프로세서(280)를 포함할 수 있다. 이미지 센서(200)에 포함된 각 회로 블록들의 기능은 도 2의 이미지 센서(100)에 포함된 각 회로 블록들과 유사하다.
도 10의 이미지 센서(200)에서, 홀수 로우를 구동하는 제 1 로우 드라이버들(231a, 232a, 233a)은 픽셀 어레이(210)의 좌측에 배치되고 짝수 로우를 구동하는 제 2 로우 드라이버들(231b, 232b, 233b)은 픽셀 어레이(210)의 우측에 배치될 수 있다. 또한, 홀수 로우의 영상 신호를 샘플링하고 상기 샘플링된 연상 신호에 대해 아날로그-디지털 변환을 수행하는 제 1 아날로그 신호 프로세서(251)는 픽셀 어레이(210)의 아래에 배치되고, 짝수 로우의 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하는 제 2 아날로그 신호 프로세서(252)는 픽셀 어레이(210)의 위에 배치될 수 있다. 또한, 제 1 아날로그 프로세서(251)의 단위 회로를 계속적으로 선택하는 제 1 칼럼 스캐너(241)는 픽셀 어레이(210)의 아래에 배치되고, 제 2 아날로그 프로세서(252)의 단위 회로를 계속적으로 선택하는 제 2 칼럼 스캐너(242)는 픽셀 어레이(210)의 위에 배치될 수 있다.
도 11 내지 도 14는 본 발명의 실시예들에 따른 픽셀 어레이의 메탈 배선 방법을 나타내는 도면들이다. 도 11은 결함 픽셀 보정 커넬(bad pixel correction kernel)이 5 * 5의 경우, 픽셀 어레이의 로우 경로 및 칼럼 경로의 메탈 배선 방법을 나타내는 도면이고, 도 12는 결함 픽셀 보정 커넬이 9 * 9의 경우, 픽셀 어레이의 로우 경로 및 칼럼 경로의 메탈 배선 방법을 나타내는 도면이다. 도 13은 결함 픽셀 보정 커넬이 5 * 5의 경우, 복수의 로우 경로에 대해 메탈 배선 방법을 나타내는 도면이고, 도 14는 결함 픽셀 보정 커넬이 5 * 5의 경우, 복수의 칼럼 경로에 대해 메탈 배선 방법을 나타내는 도면이다.
도 11 및 도 12를 참조하면, 픽셀 어레이의 로우 경로의 메탈 라인들(MET1_ROW, MET2_ROW, MET3_ROW, MET4_ROW), 및 칼럼 경로의 메탈 라인들(MET1_COL, MET2_COL, MET3_COL, MET4_COL)은 직선이 아닌 지그재그 패턴을 가진다. 따라서, 픽셀 어레이의 로우 경로 및 칼럼 경로에 지그재그 패턴으로 배열된 메탈 라인을 갖는 본 발명의 실시예들에 따른 이미지 센서(100, 200)는 라인 형태의 고정 패턴 노이즈(FPN)의 발생을 방지할 수 있다. 이미지 센서(100, 200)에 픽셀 단위의 결함이 발생한 경우, 이미지 신호 프로세서(180)에 의해 결함 픽셀을 보정할 수 있다.
도 15는 본 발명의 하나의 실시예에 따른 이미지 센서의 동작 방법을 나타내는 흐름도이다.
도 12를 참조하면, 본 발명의 하나의 실시예에 따른 이미지 센서의 동작 방법은 다음의 동작을 포함할 수 있다.
1) 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 메탈 라인들을 통해 픽셀 제어신호들을 픽셀 어레이에 의해 수신한다 (S1).
2) 광 신호를 수신하여 전기적 신호로 변환한다 (S2).
3) 픽셀 제어신호들에 응답하여 상기 전기적 신호를 영상 신호로서 출력한다 (S3).
4) 영상 신호를 샘플링하고 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생한다 (S4).
5) 제 1 신호들에 대해 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하여 제 2 신호들을 발생한다 (S5).
6) 상기 제 2 신호들 중에서 홀수 로우의 신호 및 짝수 로우의 신호 중 하나를 선택하여 출력한다 (S6).
도 16은 본 발명의 실시예들에 따른 이미지 센서를 포함하는 이미지 처리 장치의 하나의 예를 나타내는 블록도이다.
도 16을 참조하면, 이미지 처리 장치(500)는 이미지 센서(510), 이미지 프로세서(530), 디스플레리 유닛(550) 및 광학 렌즈(560)를 포함할 수 있다.
이미지 처리 장치(500)는 디지털 카메라, 상기 디지털 카메라를 포함하는 데이터 처리 장치, 예컨대 PC(personal computer), 이동 전화기, 스마트 폰(smart phone), 테블릿(tablet) PC, 또는 IT(information technology) 장치를 포함할 수 있다. 상기 디지털 카메라는 DSLR(digital single-lens reflex) 카메라일 수 있다.
이미지 센서(510)는 이미지 프로세서(530)의 제어 하에 광학 렌즈(560)를 통하여 입력된 피사체(570)의 광학 이미지 신호를 전기적 이미지 신호로 변환한다.
이미지 센서(510)는 제어 레지스터 블록(518)을 포함할 수 있다. 제어 레지스터 블록(518)은 램프 신호 발생기(516), 타이밍 발생기(517), 및 버퍼(515) 각각의 동작을 제어하기 위한 제어신호를 발생할 수 있다. 제어 레지스터 블록(518)의 동작은 카메라 컨트롤러(532)에 의해 제어될 수 있다.
이미지 프로세서(530)는 이미지 센서(510)의 동작을 제어하고, 이미지 센서(510)로부터 출력된 이미지 데이터(image data)를 처리하고, 처리된 이미지 데이터를 디스플레이하기 위해 디스플레이 유닛(550)으로 전송한다. 이미지 데이터는 버퍼(515)의 출력신호에 따라 발생될 수 있다. 여기서 디스플레이 유닛(550)은 영상을 출력하기 위한 모든 장치를 포함할 수 있다. 예컨대, 디스플레이 유닛(550)은 컴퓨터, 휴대폰 및 기타 영상 출력 단말을 포함할 수 있다.
이미지 프로세서(530)는 카메라 컨트롤러(532), 이미지 신호 프로세서(534) 및 PC I/F(536)를 포함할 수 있다.
카메라 컨트롤러(532)는 제어 레지스터 블록(518)을 제어한다. 이미지 신호 프로세서(534)는 버퍼(515)의 출력신호인 이미지 데이터(image data)를 가공/처리하고, 가공/처리된 이미지 데이터를 PC I/F(536)를 통해 디스플레이 유닛(550)으로 출력한다.
도 16에 도시된 이미지 신호 프로세서(534)는 이미지 프로세서(530)에 포함될 수 있지만, 이미지 센서(510)에 포함될 수도 있다. 즉, 이미지 센서(510)는 이미지 신호 프로세서(534)와 하나의 칩으로 구현될 수 있다.
도 17는 본 발명의 실시예들에 따른 이미지 센서(100 또는 200)를 포함하는 전자 시스템의 하나의 예를 나타내는 블록도이다.
도 17을 참조하면, 전자 시스템(1000)은 MIPI(Mobile Industry Processor Interface) 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치, 예컨대 이동 전화기, PDA(personal digital assistant), PMP(Portable Multimddia Player), 또는 스마트 폰으로 구현될 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010), 이미지 센서(1040), 및 디스플레이(1050)을 포함할 수 있다.
어플리케이션 프로세서(1010)에 구현된 CSI HOST(1012)는 카메라 시리얼 인터페이스(camera serial interface; CSI)를 통하여 이미지 센서(1040)의 CSI 장치(1041)와 시리얼 통신을 할 수 있다. CSI HOST(1012)에는 광 시리얼라이저가 포함될 수 있고, DSI 장치(1051)에는 광 디시리얼라이저가 포함될 수 있다.
전자 시스템(1000)은 어플리케이션 프로세서(1010)와 통신을 할 수 있는 RF 칩(1060)을 더 포함할 수 있다. 전자 시스템(1000)의 PHY(1061)와 어플리케이션 프로세서(1010)의 PHY는 MIPI DigRF에 따라 데이터를 주고받을 수 있다.
전자 시스템(1000)은 GPS(Global Positioning System)(1020), 스토리지(1070), 마이크(1080), DRAM(1085), 및 스피커(1090)를 더 포함할 수 있다. 또한, 전자 시스템(1000)은 Wimax(Word Interoperability for Microwave Access)(1030), WLAN(Wireless Lan)(1100), 및 UWB(Ultra Wideband)(1110) 등을 이용하여 통신할 수 있다.
본 발명은 이미지 센서 및 이를 포함하는 이미지 처리 장치에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
100, 200: 이미지 센서
110, 210: 픽셀 어레이
120, 220: 타이밍 컨트롤러
131, 132, 133, 231, 232, 233: 로우 드라이버
141, 142, 241, 242: 칼럼 스캐너
151, 152, 251, 252: 아날로그 신호 프로세서
161, 162, 261, 262: 데이터 매핑 버퍼
170, 270: 로우 데이터 버퍼
180, 280: 이미지 신호 프로세서

Claims (10)

  1. 픽셀 제어신호들을 발생하는 로우 드라이버;
    픽셀들로 구성된 복수의 로우(row)와 복수의 칼럼(column)을 포함하고, 로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 배선 구조를 갖고, 광 신호를 수신하여 전기적 신호로 변환하고, 상기 픽셀 제어신호들에 응답하여 상기 전기적 신호를 영상 신호로서 출력하는 픽셀 어레이;
    상기 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생하는 아날로그 신호 프로세서;
    상기 제 1 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하여 제 2 신호들을 발생하는 데이터 매핑 버퍼; 및
    상기 제 2 신호들 중에서 홀수 로우의 신호 및 짝수 로우의 신호 중 하나를 선택하여 출력하는 로우 데이터 버퍼를 포함하는 이미지 센서.
  2. 제 1 항에 있어서, 상기 이미지 센서는
    상기 로우 데이터 버퍼의 출력신호들에 포함된 결함 픽셀들(bad pixels)을 보정하는 이미지 신호 프로세서를 더 포함하는 것을 특징으로 하는 이미지 센서.
  3. 제 1 항에 있어서, 상기 아날로그 프로세서는
    상기 영상 신호들 중 홀수 로우의 영상 신호를 샘플링하고 상기 샘플링된 연상 신호에 대해 아날로그-디지털 변환을 수행하는 제 1 아날로그 프로세서; 및
    상기 영상 신호들 중 짝수 로우의 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하는 제 2 아날로그 프로세서를 포함하는 것을 특징으로 하는 이미지 센서.
  4. 제 3 항에 있어서,
    상기 제 1 아날로그 신호 프로세서는 상기 픽셀 어레이의 아래에 배치되고 상기 제 2 아날로그 신호 프로세서는 상기 픽셀 어레이의 위에 배치되는 것을 특징으로 하는 이미지 센서.
  5. 제 1 항에 있어서, 상기 데이터 매핑 버퍼는
    상기 제 1 신호들 중 홀수 로우(odd row)에 대응하는 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하는 제 1 데이터 매핑 버퍼; 및
    상기 제 1 신호들 중 짝수 로우(even row)에 대응하는 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하는 제 2 데이터 매핑 버퍼를 포함하는 것을 특징으로 하는 이미지 센서.
  6. 제 1 항에 있어서,
    상기 픽셀 어레이에 포함된 이웃하는 2 개의 로우는 동시에 동작되는 것을 특징으로 하는 이미지 센서.
  7. 제 1 항에 있어서, 상기 로우 드라이버는
    홀수 로우들을 구동하기 위한 제 1 로우 드라이버; 및
    짝수 로우들을 구동하기 위한 제 2 로우 드라이버를 포함하고,
    상기 제 1 로우 드라이버는 상기 픽셀 어레이의 좌측에 배치되고 상기 제 2 로우 드라이버는 상기 픽셀 어레이의 우측에 배치되는 것을 특징으로 하는 이미지 센서.
  8. 제 1 항에 있어서,
    상기 로우 경로 및 상기 칼럼 경로의 메탈 라인들은 5 개의 로우들과 5 개의 칼럼들로 이루어진 (5 * 5) 픽셀 블록 내에 1 개의 픽셀만 액세스되도록 지그재그 패턴으로 배치되는 것을 특징으로 하는 이미지 센서.
  9. 제 1 항에 있어서,
    상기 로우 경로 및 상기 칼럼 경로의 메탈 라인들은 9 개의 로우들과 9 개의 칼럼들로 이루어진 (9 * 9) 픽셀 블록 내에 1 개의 픽셀만 액세스되도록 지그재그 패턴으로 배치되는 것을 특징으로 하는 이미지 센서.
  10. 픽셀들로 구성된 복수의 로우(row)와 복수의 칼럼(column)을 포함하는 이미지 센서의 동작 방법에 있어서, 상기 이미지 센서의 동작 방법은
    로우 경로 및 칼럼 경로에 대해 지그재그 패턴으로 배열된 메탈 라인들을 통해 픽셀 제어신호들을 수신하는 단계;
    광 신호를 수신하여 전기적 신호로 변환하는 단계;
    상기 픽셀 제어신호들에 응답하여 상기 전기적 신호를 영상 신호로서 출력하는 단계;
    상기 영상 신호를 샘플링하고 상기 샘플링된 영상 신호에 대해 아날로그-디지털 변환을 수행하여 제 1 신호들을 발생하는 단계;
    상기 제 1 신호들에 대해 상기 지그재그 패턴의 배선구조로 인한 위치의 오차(error)를 보정하여 제 2 신호들을 발생하는 단계; 및
    상기 제 2 신호들 중에서 홀수 로우의 신호 및 짝수 로우의 신호 중 하나를 선택하여 출력하는 단계를 포함하는 이미지 센서의 동작 방법.
KR1020140076736A 2014-06-23 2014-06-23 이미지 센서 및 이미지 센서의 동작 방법 KR20150146308A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140076736A KR20150146308A (ko) 2014-06-23 2014-06-23 이미지 센서 및 이미지 센서의 동작 방법
US14/610,381 US9774806B2 (en) 2014-06-23 2015-01-30 Image sensors including pixel arrays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140076736A KR20150146308A (ko) 2014-06-23 2014-06-23 이미지 센서 및 이미지 센서의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150146308A true KR20150146308A (ko) 2015-12-31

Family

ID=54870837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140076736A KR20150146308A (ko) 2014-06-23 2014-06-23 이미지 센서 및 이미지 센서의 동작 방법

Country Status (2)

Country Link
US (1) US9774806B2 (ko)
KR (1) KR20150146308A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10417947B2 (en) * 2015-06-30 2019-09-17 Rockwell Collins, Inc. Fail-operational emissive display with redundant drive elements
US9955099B2 (en) * 2016-06-21 2018-04-24 Hand Held Products, Inc. Minimum height CMOS image sensor
CN110192281B (zh) * 2016-10-14 2022-06-14 华为技术有限公司 Cmos图像传感器
KR102610609B1 (ko) * 2016-11-14 2023-12-07 에스케이하이닉스 주식회사 이미지 센서
KR20200141813A (ko) * 2019-06-11 2020-12-21 삼성전자주식회사 이미지 신호 프로세서, 및 상기 이미지 신호 프로세서를 포함하는 이미지 센서
US11397269B2 (en) * 2020-01-23 2022-07-26 Rapiscan Systems, Inc. Systems and methods for compton scatter and/or pulse pileup detection

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG70128A1 (en) 1997-10-06 2000-01-25 Canon Kk Method of driving image sensor
JP4006075B2 (ja) * 1998-01-30 2007-11-14 キヤノン株式会社 Ｃｍｏｓセンサ及び撮像システム
US6417717B1 (en) 1998-12-31 2002-07-09 Agere Systems Guardian Corp. Hierarchical multiplexer for analog array readout
KR100369359B1 (ko) 2000-12-30 2003-01-30 주식회사 하이닉스반도체 이웃하는 픽셀 간의 칼라 데이터 분리할 수 있는 이미지센서 및 그를 위한 데이터 스캔 방법
DE10216806B4 (de) 2002-04-16 2006-11-23 Institut Für Mikroelektronik Stuttgart Verfahren und Vorrichtung zur FPN-Korrektur von Bildsignalwerten eines Bildsensors
EP1429542A1 (en) 2002-12-11 2004-06-16 Dialog Semiconductor GmbH Fixed pattern noise compensation with low memory requirements
JP4331553B2 (ja) 2003-09-17 2009-09-16 オリンパス株式会社 撮像装置
JP4603455B2 (ja) 2005-10-06 2010-12-22 日本放送協会 固体撮像装置
JP4389865B2 (ja) * 2005-11-17 2009-12-24 ソニー株式会社 固体撮像素子の信号処理装置および信号処理方法並びに撮像装置
US20080226176A1 (en) * 2007-03-16 2008-09-18 Mediatek Inc. Image displaying methods and systems
JP4292426B2 (ja) * 2007-05-15 2009-07-08 ソニー株式会社 撮像装置および撮像データ補正方法
JP5045380B2 (ja) * 2007-11-13 2012-10-10 ソニー株式会社 撮像装置および撮像データ補正方法並びにプログラム
US8584951B2 (en) * 2008-12-11 2013-11-19 Ncr Corporation Apparatus, method and system for extracting pixel data from an image capture device
US8164669B2 (en) * 2008-12-19 2012-04-24 Truesense Imaging, Inc. Charge-coupled device image sensor with efficient binning of same-color pixels
US8390553B2 (en) * 2009-02-13 2013-03-05 Apple Inc. Advanced pixel design for optimized driving
JP5233828B2 (ja) 2009-05-11 2013-07-10 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器

Also Published As

Publication number Publication date
US20150373289A1 (en) 2015-12-24
US9774806B2 (en) 2017-09-26

Similar Documents

Publication Publication Date Title
KR102159261B1 (ko) 출력신호를 보정할 수 있는 이미지 센서
US8582007B2 (en) Image sensor for outputting RGB Bayer signal through internal conversion and image processing apparatus including the same
US9349762B2 (en) Pixel array, image sensor including the same, and method of compensating for local dark current
KR102275711B1 (ko) 이미지 센서 및 이미지 센서의 데이터 출력 방법
TWI516122B (zh) 固態成像裝置，固態成像裝置之信號處理方法，及電子設備
US7573013B2 (en) Pixel driving circuit and method of driving the same having shared contacts with neighboring pixel circuits
KR102009189B1 (ko) 이미지 센서 및 2행 동시 독출 방법
KR20150146308A (ko) 이미지 센서 및 이미지 센서의 동작 방법
US8692913B2 (en) Solid-state electronic image sensing apparatus and method of controlling operation of same
US9571771B2 (en) Data transfer circuit, imaging device and imaging apparatus
US11950011B2 (en) Image sensor
KR102244679B1 (ko) 이미지 센서 및 이미지 센서의 동작 방법
US7652707B2 (en) Pixel circuit with reduced wiring
US9800843B2 (en) Image sensor for reducing channel variation and image processing system including the same
KR20160015712A (ko) 이미지 촬상 장치 및 방법
JP2009089078A (ja) 固体撮像装置及び撮像装置
JP4929584B2 (ja) 信号処理方法および信号処理装置並びに物理量分布検知のための半導体装置
US11877077B2 (en) Image sensor with black level correction
KR102160805B1 (ko) 이미지 센서의 출력 데이터 보정 방법
US20150009378A1 (en) Image sensors with pixel array sub-sampling capabilities
JP2019186817A (ja) 固体撮像素子、撮像装置および固体撮像素子の制御方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid