KR20150139895A - 격리를 개선하기 위한 신호 라인들의 루팅 및 실딩 - Google Patents

격리를 개선하기 위한 신호 라인들의 루팅 및 실딩 Download PDF

Info

Publication number
KR20150139895A
KR20150139895A KR1020157031236A KR20157031236A KR20150139895A KR 20150139895 A KR20150139895 A KR 20150139895A KR 1020157031236 A KR1020157031236 A KR 1020157031236A KR 20157031236 A KR20157031236 A KR 20157031236A KR 20150139895 A KR20150139895 A KR 20150139895A
Authority
KR
South Korea
Prior art keywords
signal line
signal
signal lines
band
ground
Prior art date
Application number
KR1020157031236A
Other languages
English (en)
Other versions
KR101703084B1 (ko
Inventor
아흐메드 압델 모넴 유세프
리-청 창
에합 아흐메드 솝하이 압델 가니
루이 수
윙칭 빈센트 레웅
알렌 헤
Original Assignee
퀄컴 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 퀄컴 인코포레이티드 filed Critical 퀄컴 인코포레이티드
Publication of KR20150139895A publication Critical patent/KR20150139895A/ko
Application granted granted Critical
Publication of KR101703084B1 publication Critical patent/KR101703084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/32—Reducing cross-talk, e.g. by compensating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09245—Crossing layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transceivers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Noise Elimination (AREA)
  • Radio Transmission System (AREA)

Abstract

신호 라인들 사이의 격리를 개선하도록 신호 라인들을 라우팅 및 실딩하기 위한 기술들이 기재된다. 예시적인 설계에서, 장치는 제 1, 제 2, 및 제 3 신호 라인들, 및 스위치를 포함한다. 제 1, 제 2, 및 제 3 신호 라인들은 각각 제 1, 제 2, 및 제 3 신호들을 반송하도록 구성가능하다. 스위치는, 제 2 신호 라인과 AC 접지 사이에 커플링되고, 제 2 신호 라인이 제 2 신호를 반송하지 않는 경우 폐쇄된다. 제 2 신호 라인은, 스위치가 폐쇄된 경우 제 1 신호 라인과 제 3 신호 라인을 서로 격리시킨다. 인접 신호 라인들은 동시에 활성이지 않다. 신호 라인은, 포지티브 신호 라인과 네거티브 신호 라인 사이의 커플링을 해제하기 위해 적어도 하나의 크로스 오버를 가질 수도 있는 포지티브 및 네거티브 신호 라인들을 포함할 수도 있다.

Description

격리를 개선하기 위한 신호 라인들의 루팅 및 실딩{ROUTING AND SHIELDING OF SIGNAL LINES TO IMPROVE ISOLATION}
[0001] 본 개시는 일반적으로 전자기기에 관한 것으로, 더 구체적으로는 신호 라인들을 라우팅(routing) 및 실딩(shielding)하기 위한 기술들에 관한 것이다.
[0002] 무선 통신 디바이스 또는 집적 회로(IC)와 같은 전자 디바이스는 설계된 기능들을 수행하기 위한 다양한 회로들을 포함할 수도 있다. 이들 회로들은 통상적으로 신호 라인들에 의해 접속되고, 그 신호 라인들을 통해 다양한 신호들이 회로들 사이에서 전달된다. 신호 라인들은 루트(route)들, 트레이스(trace)들, 상호접속부들 등으로서 또한 지칭될 수도 있다. 이상적으로, 회로들은, 신호 라인들이 가급적 짧도록 서로 근접하게 로케이팅되어야 한다. 짧은 신호 라인들은, 신호 라인들을 통해 전달되는 신호들의 더 양호한 신호 품질, 신호 라인들을 형성하기 위한 더 적은 영역 등과 같은 다양한 이점들을 제공할 수도 있다. 그러나, 종종, 신호 라인들 전부를 짧게 유지하는 것은 가능하지 않다. 필연적으로, 서로로부터 상대적으로 멀리 로케이팅된 몇몇 회로들을 접속시키기 위해 일부 더 긴 신호 라인들이 요구된다. 예를 들어, 전자기 커플링, 용량성 커플링 등으로 인해 신호 라인들 사이에 커플링이 존재할 수도 있다. 그러므로, 신호는, 하나의 신호 라인을 통해 전송될 수도 있고, 하나 또는 그 초과의 다른 신호 라인들에 커플링될 수도 있다. 신호는, 다른 신호 라인들 상에서 다른 신호들에 대한 간섭으로 동작할 수도 있다. 양호한 격리가 획득될 수 있도록 신호 라인들을 구현하는 것이 바람직할 수도 있다.
[0003] 도 1은 무선 시스템들과 통신하는 무선 디바이스를 도시한다.
[0004] 도 2는, 도 1에서의 무선 디바이스의 블록도를 도시한다.
[0005] 도 3은, 무선 디바이스 내의 프론트-엔드(front-end) 및 백-엔드(back-end) 모듈들의 예시적인 설계의 개략도를 도시한다.
[0006] 도 4는, 6개의 신호 라인들의 예시적인 레이아웃(layout)을 도시한다.
[0007] 도 5a 및 5b는, 개선된 격리를 위해 신호 라인들을 라우팅 및 실딩하는 2개의 예시적인 설계들을 도시한다.
[0008] 도 6은, 개선된 격리를 위해 신호 라인들을 라우팅 및 실딩하는 다른 예시적인 설계를 도시한다.
[0009] 도 7은, 개선된 격리를 위해 크로스 오버(cross over)로 신호 라인들을 라우팅하는 예시적인 설계를 도시한다.
[0010] 도 8은, 개선된 격리로 신호들을 생성 및 라우팅하기 위한 프로세스를 도시한다.
[0011] 아래에 기재되는 상세한 설명은, 본 개시의 예시적인 설계들의 설명으로서 의도되며, 본 개시가 실시될 수 있는 유일한 설계들만을 표현하도록 의도되지 않는다. 용어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로 본 명세서에 설명된 어떠한 설계도 다른 설계들에 비해 반드시 바람직하거나 유리한 것으로서 해석될 필요는 없다. 상세한 설명은 본 개시의 예시적인 설계들의 철저한 이해를 제공하려는 목적을 위해 특정한 세부사항들을 포함한다. 본 명세서에 설명된 예시적인 설계들이 이들 특정한 세부사항들 없이 실시될 수도 있다는 것이 당업자들에게 명백할 것이다. 몇몇 예시들에서, 본 명세서에 제시된 예시적인 설계들의 신규성을 불명료하게 하는 것을 회피하기 위해, 잘-알려진 구조들 및 디바이스들은 블록도 형태로 도시되어 있다.
[0012] 신호 라인들 사이의 격리를 개선하도록 신호 라인들을 라우팅 및 실딩하기 위한 기술들이 본 명세서에 기재된다. 기술들은 무선 디바이스들과 같은 다양한 전자 디바이스들에 사용될 수도 있다.
[0013] 도 1은 무선 통신 시스템들(120 및 122)과 통신하는 무선 디바이스(110)를 도시한다. 각각의 무선 시스템은 롱 텀 에볼루션(Long Term Evolution)(LTE) 시스템, 코드 분할 다중 액세스(CDMA) 시스템, GSM(Global System for Mobile Communications) 시스템, 무선 로컬 영역 네트워크(WLAN) 시스템, 또는 몇몇 다른 무선 시스템일 수도 있다. CDMA 시스템은 광대역 CDMA(WCDMA), CDMA 1X, 시간 분할 동기식 CDMA(TD-SCDMA), 또는 몇몇 다른 버전의 CDMA를 구현할 수도 있다. 간략화를 위해, 도 1은, 2개의 기지국들(130 및 132) 및 하나의 시스템 제어기(140)를 포함하는 무선 시스템(120), 및 하나의 기지국(134)을 포함하는 무선 시스템(122)을 도시한다. 일반적으로, 무선 시스템은 임의의 개수의 기지국들 및 임의의 세트의 네트워크 엔티티(entity)들을 포함할 수도 있다. 기지국은 또한, 노드 B, 이벌브드(evolved) 노드 B(eNB), 액세스 포인트 등으로 지칭될 수도 있다.
[0014] 무선 디바이스(110)는, 사용자 장비(UE), 모바일 스테이션, 단말, 액세스 단말, 가입자 유닛, 스테이션 등으로서 또한 지칭될 수도 있다. 무선 디바이스(110)는, 셀룰러 폰, 스마트폰, 태블릿, 무선 모뎀, 개인 휴대 정보 단말(PDA), 핸드헬드(handheld) 디바이스, 랩톱 컴퓨터, 스마트북, 넷북, 코드리스(cordless) 폰, 무선 로컬 루프(WLL) 스테이션, Bluetooth 디바이스 등일 수도 있다. 무선 디바이스(110)는 무선 시스템(120 및/또는 122)과 통신할 수도 있다. 무선 디바이스(110)는 또한, 브로드캐스트(broadcast) 스테이션들로부터의 신호들, 하나 또는 그 초과의 글로벌 내비게이션 위성 시스템들(GNSS)에서의 위성들(예를 들어, 위성(150))로부터의 신호들 등을 수신할 수도 있다. 무선 디바이스(110)는, LTE, WCDMA, CDMA 1X, TD-SCDMA, GSM, 802.11 등과 같은 무선 통신을 위한 하나 또는 그 초과의 라디오 기술들을 지원할 수도 있다.
[0015] 무선 디바이스(110)는 1000 메가헤르츠(MHz) 보다 낮은 주파수들을 커버하는 저-대역(LB), 1000 MHz 내지 2300 MHz의 주파수들을 커버하는 중간-대역(MB) 및/또는 2300 MHz보다 높은 주파수들을 커버하는 고-대역(HB)에서 동작할 수 있을 수도 있다. 예를 들어, 저-대역은 698 MHz 내지 960 MHz를 커버할 수 있고, 중간-대역은 1475 MHz 내지 2170 MHz를 커버할 수 있고, 고-대역은 2300 MHz 내지 2690 MHz 및 3400 MHz 내지 3800 MHz를 커버할 수 있다. 저-대역, 중간-대역 및 고-대역은 대역들의 3개의 그룹들(또는 대역 그룹들)을 지칭하며, 각각의 대역 그룹은 다수의 주파수 대역들(또는 단순히 "대역들")을 포함한다. 각각의 대역은 200 MHz까지 커버할 수도 있다. LTE 릴리즈 11은 LTE/UMTS 대역들로서 지칭되고 공개적으로 이용가능한 문헌 3GPP TS 36.101에서 열거되는 35개의 대역들을 지원한다. 일반적으로, 임의의 개수의 대역 그룹들이 정의될 수도 있다. 각각의 대역 그룹은, 위에서 주어진 주파수 범위들 중 임의의 범위에 매칭하거나 매칭하지 않을 수도 있는 임의의 주파수들의 범위를 커버할 수도 있다. 각각의 대역 그룹은 임의의 개수의 대역들을 포함할 수도 있다.
[0016] 무선 디바이스(110)는 다수의 캐리어들 상의 동작인 캐리어 어그리게이션(carrier aggregation)을 지원할 수도 있다. 캐리어 어그리게이션은 또한 멀티-캐리어 동작으로 지칭될 수도 있다. 캐리어는, 통신을 위해 사용되는 주파수들의 범위를 지칭할 수도 있고, 특정한 특성들과 연관될 수도 있다. 예를 들어, 캐리어는 캐리어 상의 동작을 설명하는 시스템 정보 및/또는 제어 정보와 연관될 수도 있다. 캐리어는 또한, 컴포넌트 캐리어(CC), 주파수 채널, 셀 등으로서 지칭될 수도 있다. 대역은 하나 또는 그 초과의 캐리어들을 포함할 수도 있다. 각각의 캐리어는 LTE에서 20 MHz까지 커버할 수도 있다. 무선 디바이스(110)는, LTE 릴리즈 11에서, 하나 또는 둘의 대역들에서 최대 5개의 캐리어들로 구성될 수도 있다.
[0017] 캐리어 어그리게이션(CA)은 2개의 타입들 즉, 인트라-대역 CA(intra-band CA) 및 인터-대역 CA(inter-band CA)로 카테고리화될 수도 있다. 인트라-대역 CA는 동일한 대역 내의 다수의 캐리어들 상의 동작을 지칭한다. 인터-대역 CA는 상이한 대역들에서 다수의 캐리어들 상의 동작을 지칭한다.
[0018] 무선 디바이스(110)는 상이한 주파수들로의 다수의 송신된 신호들을 동시에 수신할 수도 있다. 이들 다수의 송신된 신호들은, 캐리어 어그리게이션을 위해, 상이한 주파수들의 다수의 캐리어들을 통해 하나 또는 그 초과의 기지국들에 의해 전송될 수 있다. 이들 다수의 송신된 신호들은 CoMP(coordinated multi-point) 송신, 핸드오버 등을 위해 상이한 기지국들에 의해 또한 전송될 수도 있다. 이들 다수의 송신된 신호들은 또한, 보이스/데이터, 또는 데이터/데이터, 또는 보이스/보이스 등과 같은 동시성 서비스들을 위해 상이한 무선 시스템들에서 기지국들에 의해 전송될 수도 있다. 예를 들어, 무선 디바이스(110)는, DSDS(dual SIM/dual standby) 및/또는 DSDA(dual SIM/dual-active)를 지원할 수도 있고, TD-SCDMA 및 GSM 시스템들, 또는 LTE 및 GSM 시스템들, 또는 CDMA 및 GSM 시스템들 등과 같은 다수의 무선 시스템들과 동시에 통신할 수 있을 수도 있다.
[0019] 도 2는, 도 1에서의 무선 디바이스(110)의 예시적인 설계의 블록도를 도시한다. 이러한 예시적인 설계에서, 무선 디바이스(110)는 1차 안테나(210)에 커플링되는 프론트-엔드 모듈(220), 2차 안테나(212)에 커플링되는 프론트-엔드 모듈(222), 백-엔드 모듈(270), 및 데이터 프로세서/제어기(280)를 포함한다. 프론트-엔드 모듈(220 및 222)은, 다수의 대역들, 캐리어 어그리게이션, 다수의 라디오 기술들, 수신 다이버시티(diversity), 다수의 송신 안테나들로부터 다수의 수신 안테나들로의 다중-입력 다중-출력(MIMO) 송신 등, 또는 이들의 결합을 지원할 수도 있다.
[0020] 도 2에 도시된 예시적인 설계에서, 프론트-엔드 모듈(220)은, 안테나 인터페이스 회로(224), 다수(K)의 전력 증폭기(PA)들(230a 내지 230k), 및 다수(K)의 LNA들(240pa 내지 240pk)을 포함한다. 안테나 인터페이스 회로(224)는, 1차 안테나(210)에 커플링되고, 스위치들, 듀플렉서들, 송신 필터들, 수신 필터들, 매칭 회로들 등을 포함할 수도 있다. PA들(230a 내지 230k)은, 백-엔드 모듈(270)에 커플링되는 자신의 입력들 및 안테나 인터페이스 회로(224)에 커플링되는 자신의 출력들을 갖는다. LNA(240pa 내지 240pk)는, 안테나 인터페이스 회로(224)에 커플링되는 자신의 입력들 및 백-엔드 모듈(270)에 커플링되는 자신의 출력들을 갖는다. 각각의 LNA(240)는, (i) 단일 입력 및 단일 출력을 포함하는 단일-입력 단일-출력(SISO) LNA, 또는 (ii) 단일 입력 및 다수의 출력들을 포함하는 단일-입력 다중-출력(SIMO) LNA, 또는 (iii) 다수의 입력들 및 다수의 출력들을 포함하는 MIMO LNA일 수도 있다.
[0021] 도 2에 도시된 예시적인 설계에서, 프론트-엔드 모듈(222)은 안테나 인터페이스 회로(226) 및 다수(L)의 LNA들(240sa 내지 240sl)을 포함한다. 안테나 인터페이스 회로(226)는, 2차 안테나(212)에 커플링되고, 스위치들, 수신 필터들, 매칭 회로들 등을 포함할 수도 있다. LNA(240sa 내지 240sl)는, 안테나 인터페이스 회로(226)에 커플링되는 자신의 입력들 및 백-엔드 모듈(270)에 커플링되는 자신의 출력들을 갖는다.
[0022] 안테나 인터페이스 회로(224)는, 안테나(210)로부터, 수신된 RF 신호를 획득할 수도 있고, 하나 또는 그 초과의 입력 RF 신호들을 LNA들(240pa 내지 240pk) 중 하나 또는 그 초과에 제공할 수도 있다. 안테나 인터페이스 회로(224)는 또한, 하나의 전력 증폭기(230)로부터 출력 RF 신호를 수신할 수도 있고, 출력 RF 신호를 안테나(210)에 제공할 수도 있다. 안테나 인터페이스 회로(226)는, 안테나(212)로부터, 수신된 RF 신호를 획득할 수도 있고, 하나 또는 그 초과의 입력 RF 신호들을 LNA들(240sa 내지 240sl) 중 하나 또는 그 초과에 제공할 수도 있다.
[0023] 각각의 LNA(240)는, (i) 안테나 인터페이스 회로(224 또는 226)로부터 최대 N개의 입력 RF 신호들을 수신할 수 있는 N개의 입력들, 및 (ii) 최대 M개의 증폭된 RF 신호들을 백-엔드 모듈(270)에 제공할 수 있는 M개의 출력들을 포함할 수도 있으며, 여기서, N≥1 및 M≥1이다. LNA(240pa 내지 240pk) 및 LNA들(240sa 내지 240sl)은, (i) 동일하거나 또는 상이한 개수들의 입력들, 및 (ii) 동일하거나 또는 상이한 개수들의 출력들을 포함할 수도 있다. 그러므로, N 및 M은, 모든 LNA들(240)에 대해 동일할 수도 있거나 또는 상이한 LNA들(240)에 대해 상이할 수도 있다. N개의 입력들 및 M개의 출력들을 갖는 LNA는 N×M LNA로서 지칭될 수도 있다.
[0024] LNA들(240)은, 상이한 주파수들의 다수의 캐리어들 상의 송신들을 수신하기 위해 사용될 수도 있다. LNA는, 임의의 주어진 순간에서 SISO 모드, SIMO 모드, 또는 MIMO 모드에서 동작할 수도 있다. SISO 모드에서, LNA는, 하나의 대역에서 하나 또는 그 초과의 캐리어들 상의 하나 또는 그 초과의 송신들을 포함하는 하나의 입력 RF 신호를 수신하고, 하나의 증폭된 RF 신호를 제공한다. SIMO 모드에서, LNA는, (예를 들어, 동일한 대역에서) 캐리어들의 다수의 세트들 상의 다수의 송신들을 포함하는 하나의 입력 RF 신호를 수신하고, 다수의 증폭된 RF 신호들(예를 들어, 캐리어들의 각각의 세트에 대해 하나의 증폭된 RF 신호)을 제공한다. MIMO 모드에서, LNA는, (예를 들어, 하나 또는 그 초과의 대역들 상에서) 캐리어들의 다수의 세트들 상의 다수의 송신들을 포함하는 다수의 입력 RF 신호들을 수신하고, 캐리어들의 다수의 세트들에 대한 다수의 증폭된 RF 신호들을(예를 들어, 캐리어들의 각각의 세트에 대해 하나의 증폭된 RF 신호) 제공한다. 캐리어들의 각각의 세트는 하나 또는 그 초과의 캐리어들을 포함할 수도 있다. 각각의 캐리어는, LTE에서 1.4, 2, 5, 10, 15, 또는 20 MHz의 대역폭을 가질 수도 있다.
[0025] SISO 모드는 어떠한 캐리어 어그리게이션도 지원하지 않기 위해 사용될 수도 있다. 이러한 경우에서, SISO 모드에서 동작하는 단일 LNA는, 하나의 입력 RF 신호를 수신하고, 하나의 증폭된 RF 신호를 제공할 수도 있다. SISO 모드는 또한, 하나 또는 다수의 대역 그룹들에서의 다수의 대역들 상의 인터-대역 CA를 지원하기 위해 사용될 수도 있다. 이러한 경우에서, 다수의 LNA들이 다수의 대역들에 대해 사용될 수도 있으며, 각각의 LNA는 하나의 대역에 대해 SISO 모드에서 동작한다. SIMO 모드는 인트라-대역 CA를 지원하기 위해 사용될 수도 있다. MIMO 모드는 동일한 대역 그룹에서 인터-대역 CA를 지원하기 위해 사용될 수도 있다. 이러한 경우에서, 단일 LNA는, 동일한 대역 그룹에서의 다수의 대역들에 대해 다수의 입력 RF 신호들을 수신할 수도 있고, 다수의 대역들에 대해 다수의 증폭된 RF 신호들을 제공할 수도 있다.
[0026] 백-엔드 모듈(270)은, 안테나(210)를 통한 송신을 위해 신호들을 컨디셔닝(condition)하기 위한 증폭기들, 필터들, 상향변환기들, 매칭 회로들, 오실레이터들, 로컬 오실레이터(LO) 생성기들, 위상-고정 루프들(PLL) 등과 같은 다양한 회로들을 포함할 수도 있다. 백-엔드 모듈(270)은 또한, 안테나들(210 및 212)을 통해 수신된 신호들을 컨디셔닝하기 위한 하향변환기들, 필터들, 증폭기들, 매칭 회로들, 오실레이터들, LO 생성기들, PLL들 등과 같은 다양한 회로들을 포함할 수도 있다. 백-엔드 모듈(270)은 또한, 아래에 설명되는 바와 같이, LNA들(240)을 백-엔드 모듈(270) 내의 하향변환기들에 상호접속시키기 위한 스위치들 및 신호 라인들을 포함할 수도 있다. 백-엔드 모듈(270)은 또한, 트랜시버 모듈로서 지칭될 수도 있다.
[0027] 프론트-엔드 모듈들(220 및 222) 및 백-엔드 모듈(270)은 다양한 방식들로 구현될 수도 있다. 모듈들(220, 222, 및 270) 각각은 하나 또는 그 초과의 아날로그 IC들, RF IC(RFIC)들, 믹싱된-신호 IC들, 회로 모듈들 등 상에 구현될 수도 있다. 예를 들어, 모듈들(220, 222, 및 270) 각각은 별개의 RFIC 또는 회로 모듈 상에 구현될 수도 있다. 다른 예로서, 프론트-엔드 모듈들(220 및 222)은 하나의 RFIC 상에 구현될 수도 있고, 백-엔드 모듈(270)은 다른 RFIC 상에 구현될 수도 있다. 프론트-엔드 모듈들(220 및 222) 및 백-엔드 모듈(270)은 또한 다른 방식들로 구현될 수도 있다.
[0028] 데이터 프로세서/제어기(280)는 무선 디바이스(110)를 위한 다양한 기능들을 수행할 수도 있다. 예를 들어, 데이터 프로세서(280)는, 무선 디바이스(110)에 의해 수신되는 데이터 및 무선 디바이스(110)에 의해 송신되는 데이터에 대한 프로세싱을 수행할 수도 있다. 제어기(280)는, 프론트-엔드 모듈들(220 및 222) 및 백-엔드 모듈(270) 내의 다양한 회로들의 동작을 제어할 수도 있다. 메모리(282)는, 데이터 프로세서/제어기(280)에 대한 프로그램 코드들 및 데이터를 저장할 수도 있다. 데이터 프로세서/제어기(280)는, 하나 또는 그 초과의 주문형 집적 회로(ASIC)들 및/또는 다른 IC들 상에 구현될 수도 있다.
[0029] 도 3은 프론트-엔드 모듈들(220a 및 222a) 및 백-엔드 모듈(270a)의 개략도를 도시하며, 이들은 도 2에서의 프론트-엔드 모듈들(220 및 222) 및 백-엔드 모듈(270)의 일 예시적인 설계이다. 도 3에 도시된 예시적인 설계에서, 프론트-엔드 모듈(220a)은, 각각 저-대역, 중간-대역, 및 고-대역을 위해, 1차 안테나(220)에 대해 3개의 MIMO LNA들(340pa, 340pb 및 340pc)을 포함한다. 프론트-엔드 모듈(222a)은, 각각 저-대역, 중간-대역, 및 고-대역을 위해, 2차 안테나(222)에 대해 3개의 MIMO LNA들(340sa, 340sb 및 340sc)을 포함한다. MIMO LNA들(340)은 도 2에서의 LNA들(240)의 일 예시적인 설계이다.
[0030] 도 3에 도시된 예시적인 설계에서, LNA(340pa)는 4개의 입력들 및 2개의 출력들을 갖는 4×2 LNA이다. LNA(340pa)는, 4개의 이득 회로들(342a 내지 342d), 8개의 캐스코드 트랜지스터들(344a 내지 344d 및 346a 내지 346d), 및 2개의 로드 회로들(348a 내지 348b)을 포함한다. 각각의 이득 회로(342)는, 입력 RF 신호를 수신하는 자신의 게이트, 직접적으로 또는 소스 디제너레이션 인덕터(source degeneration inductor)를 통하여 회로 접지에 커플링되는 자신의 소스, 및 이득 회로의 출력에 커플링되는 자신의 드레인을 갖는 트랜지스터로 구현될 수도 있다. 이득 회로들(342a 내지 342d)은, 저-대역에서의 4개의 대역들에 대해 사용될 수도 있고, 안테나 인터페이스 회로(224) 내의 4개의 듀플렉서들 또는 매칭 회로들에 커플링될 수도 있다. 안테나 인터페이스 회로(224)는, 하나 또는 2개의 입력 RF 신호들을 이득 회로들(342a 내지 342d) 중 하나 또는 2개에 제공할 수도 있다. 캐스코드 트랜지스터들(344a 내지 344d)은, 각각 이득 회로들(342a 내지 342d)의 출력에 커플링되는 자신의 소스들, 및 로드 회로(348a)에 커플링되는 자신의 드레인들을 갖는다. 캐스코드 트랜지스터들(346a 내지 346d)은, 각각 이득 회로들(342a 내지 342d)의 출력 커플링되는 자신의 소스들, 및 로드 회로(348b)에 커플링되는 자신의 드레인들을 갖는다. 캐스코드 트랜지스터들(344a 내지 344d 및 346a 내지 346d)은 상이한 제어 신호들을 수신하고, 각각의 캐스코드 트랜지스터(344 또는 346)는 자신의 제어 신호에 기초하여 턴 온(turn on) 또는 턴 오프(turn off)될 수도 있다. 로드 회로(348a)는, 저-대역에서의 캐리어들의 제 1 세트에 대해 제 1 증폭된 RF 신호를 제공한다. 로드 회로(348b)는, 저-대역에서의 캐리어들의 제 2 세트에 대해 제 2 증폭된 RF 신호를 제공한다.
[0031] 도 3은 4×2 LNA(340pa)의 예시적인 설계를 도시한다. 일반적으로, N×M LNA는, N개의 입력들 및 M개의 출력들을 가질 수도 있고, N개의 이득 회로들, 최대 N*M개의 캐스코드 트랜지스터들, 및 M개의 로드 회로들을 포함할 수도 있다. 캐스코드 트랜지스터들은, N개의 이득 회로들을 M개의 로드 회로들에 상호접속시키기 위해 사용될 수도 있다. 풀(full) 상호접속은, 각각의 이득 회로를 각각의 로드 회로에 접속시키기 위한 N*M개의 캐스코드 트랜지스터들을 사용함으로써 획득될 수도 있다. 부분적인 상호접속은, (N개의 이득 회로들 전부 대신) 이득 회로들의 서브세트를 각각의 로드 회로에 접속시킴으로써 획득될 수도 있다.
[0032] LNA들(340pb, 340pc, 340sa, 340sb 및 340sc)은 도 3에서의 LNA(340pa)와 유사한 방식으로 구현될 수도 있다. 각각의 LNA(340)의 N×M 디멘션(dimension)은, 각각의 대역 그룹에서 지원되는 대역들의 개수, 송신들이 무선 디바이스(110)에 동시에 전송될 수도 있는 캐리어들의 세트들의 개수, 이용가능한 입력/출력(I/O) 핀(pin)들의 개수 등과 같은 다양한 팩터들에 의존할 수도 있다.
[0033] 도 3에 도시된 예시적인 설계에서, 백-엔드 모듈(270a)은 하향변환기들(DC)의 6개의 쌍들을 포함하며, 다음과 같다.
· 저-대역에서의 제 1 캐리어 세트에 대한 제 1 쌍의 하향변환기들(370pa1 및 370sa1),
· 중간-대역에서의 제 1 캐리어 세트에 대한 제 2 쌍의 하향변환기들(370pb1 및 370sb1),
· 고-대역에서의 제 1 캐리어 세트에 대한 제 3 쌍의 하향변환기들(370pc1 및 370sc1),
· 저-대역에서의 제 2 캐리어 세트에 대한 제 4 쌍의 하향변환기들(370pa2 및 370sa2),
· 중간-대역에서의 제 2 캐리어 세트에 대한 제 5 쌍의 하향변환기들(370pb2 및 370sb2),
· 고-대역에서의 제 2 캐리어 세트에 대한 제 6 쌍의 하향변환기들(370pc2 및 370sc2).
[0034] 하향변환기들(370pa1, 370pb1, 및 370pc1)은, 각각 저-대역, 중간-대역, 및 고-대역에서의 캐리어들의 제 1 세트(또는 제 1 캐리어 세트)에 대해 1차 안테나(310)를 위한 것이다. 하향변환기들(370pa1, 370pb1, 및 370pc1)은, (i) 각각 LNA들(340pa, 340pb, 및 340pc)의 제 1 출력들에 커플링되는 자신의 입력들, 및 (ii) 서로 커플링되고 그리고 저역통과 필터(LPF)(372p1)의 입력에 커플링되는 자신의 출력들을 갖는다. 하향변환기들(370sa1, 370sb1, 및 370sc1)은, 각각 저-대역, 중간-대역, 및 고-대역에서의 제 1 캐리어 세트에 대해 2차 안테나(312)를 위한 것이다. 하향변환기들(370sa1, 370sb1, 및 370sc1)은, (i) 각각 LNA들(340sa, 340sb, 및 340sc)의 제 1 출력들에 커플링되는 자신의 입력들, 및 (ii) 서로 커플링되고 그리고 저역통과 필터(372s1)의 입력에 커플링되는 자신의 출력들을 갖는다. 저역통과 필터(372p1)는, 하향변환기들(370pa1, 370pb1, 또는 370pc1)로부터의 하향변환된 신호를 수신 및 필터링하고, 1차 안테나(210)에 대한 제 1 캐리어 세트에 대하여 제 1 출력 기저대역 신호를 제공한다. 저역통과 필터(372s1)는, 하향변환기들(370sa1, 370sb1, 또는 370sc1)로부터의 하향변환된 신호를 수신 및 필터링하고, 2차 안테나(212)에 대한 제 1 캐리어 세트에 대하여 제 2 출력 기저대역 신호를 제공한다.
[0035] 하향변환기들(370pa2, 370pb2, 370pc2, 370sa2, 370sb2, 및 370sc2) 및 저역통과 필터들(372p2 및 372s2)는, 캐리어들의 제 2 세트(또는 제 2 캐리어 세트)를 위한 것이며, 제 1 캐리어 세트에 대한 하향변환기들(370pa1, 370pb1, 370pc1, 370sa1, 370sb1, 및 370sc1) 및 저역통과 필터들(372p1 및 372s1)과 유사한 방식으로 커플링된다.
[0036] 도 3에 도시된 예시적인 설계에서, 백-엔드 모듈(270a)은 추가로, (i) 제 1 캐리어 세트에 대한 PLL(380a), 전압-제어된 오실레이터(VCO)(382a), 및 LO 생성기들("LO")(384a1, 384b1, 및 384c1), 및 (ii) 제 2 캐리어 세트에 대한 PLL(380b), VCO(382b), 및 LO 생성기들(384a2, 384b2, 및 384c2)를 포함한다. VCO(382a)는, 제 1 VCO 주파수의 제 1 VCO 신호를 생성하고, PLL(380a)에 의해 제어된다. LO 생성기(384a1)는, 하향변환기들(370pa1 및 370sc1)에 대해, 저-대역에서 제 1 주파수의 LO 신호들을 생성한다. LO 생성기(384b1)는, 하향변환기들(370pb1 및 370sb1)에 대해, 중간-대역에서 제 2 주파수의 LO 신호들을 생성한다. LO 생성기(384c1)는, 하향변환기들(370pc1 및 370sc1)에 대해, 고-대역에서 제 3 주파수의 LO 신호들을 생성한다. VCO(382b)는, 제 2 VCO 주파수의 제 2 VCO 신호를 생성하고, PLL(380b)에 의해 제어된다. LO 생성기(384a2)는, 하향변환기들(370pa2 및 370sa2)에 대해, 저-대역에서 제 4 주파수의 LO 신호들을 생성한다. LO 생성기(384b2)는, 하향변환기들(370pb2 및 370sb2)에 대해, 중간-대역에서 제 5 주파수의 LO 신호들을 생성한다. LO 생성기(384c2)는, 하향변환기들(370pc2 및 370sc2)에 대해, 고-대역에서 제 6 주파수의 LO 신호들을 생성한다.
[0037] 도 3에 도시된 예시적인 설계에서, 백-엔드 모듈(270a)은, 최대 3개의 대역 그룹들에서의 최대 2개의 캐리어들의 세트에 대해 최대 2개의 안테나들로부터의 신호 수신을 지원하기 위해, 6개의 하향변환기 쌍들, 또는 2×2×3 = 12개의 하향변환기들을 포함한다. 각각의 하향변환기 쌍은, 하나의 대역에서의 하나의 캐리어 세트를 위해 2개의 안테나들(210 및 212)에 대해 2개의 하향변환기들(370)을 포함한다. 각각의 쌍에서의 2개의 하향변환기들(370)은, 연관된 LO 생성기(384)로부터 동일한 주파수의 LO 신호들을 수신한다. 각각의 쌍에서의 2개의 하향변환기들(370)은, (i) 연관된 LO 생성기(384)와 2개의 하향변환기들(370) 사이의 LO 신호 라인들의 라우팅을 단축시키고, 그리고 (ii) LO 생성기(384)의 전력을 절감하기 위해, 서로 근접하게 배치될 수도 있다. 또한, 각각의 캐리어 세트에 대한 3개의 하향변환기 쌍들은, (i) 연관된 VCO(382)와 캐리어 세트에 대한 3개의 LO 생성기들(384) 사이의 VCO 신호 라인들의 라우팅을 단축시키고, 그리고 (ii) LO 생성기(384)의 전력을 절감하기 위해, 서로 근접하게 배치될 수도 있다.
[0038] 각각의 쌍에서의 2개의 하향변환기들(370)은 2개의 LNA들(340)에 커플링되는데, 트랜시버(220a) 내의 하나의 LNA(340) 및 트랜시버(222a) 내의 하나의 LNA(340)에 커플링된다. 안테나들과 LNA들 사이의 신호 라인들을 단축시키기 위해, LNA들(340pa, 340pb, 및 340pc)은 안테나(210)에 근접하게 로케이팅될 수도 있고, LNA들(340sa, 340sb, 및 340sc)은 안테나(212)에 근접하게 로케이팅될 수도 있다. 각각의 쌍에서의 하나의 하향변환기 또는 하향변환기들 둘 모두는, 비교적 긴 신호 라인을 통하여 LNA들(340)에 라우팅될 수도 있다. 예를 들어, 제 1 캐리어 세트에 대한 하향변환기들(370pa1 및 370sa1)은, LO 생성기(384a1)로부터 하향변환기들(370pa1 및 370sa1)로의 신호 라인들을 단축시키기 위해 서로 근접하게 배치될 수도 있다. 하향변환기(370pa1)는 비교적 짧은 신호 라인을 통하여 LNA(340pa)에 커플링될 수도 있다. 그러나, 하향변환기(370sa1)는, 비교적 긴 신호 라인을 통하여 LNA(340sa)에 커플링될 수도 있다. 도 3에 도시된 바와 같이, 하향변환기들(370sa1, 370sb1, 370sc1, 370pa2, 370pb2, 및 370pc2)과 그들의 연관된 LNA들(340sa, 340sb, 340sc, 340pa, 340pb, 및 340pc) 사이에 각각 6개의 긴 신호 라인들(352, 354, 356, 362, 364, 및 366)이 존재할 수도 있다. 6개의 긴 신호 라인들은 도 3에서 굵은 점선들에 의해 도시된다.
[0039] 도 4는, 도 3에서의 6개의 긴 신호 라인들(352, 354, 356, 362, 364, 및 366)의 예시적인 레이아웃의 상단 뷰를 도시한다. 간략화를 위해, 도 4는, 오직 6개의 긴 신호 라인들의 부분만을 도시하고, 이들 신호 라인들 사이의 크로스 오버를 도시하지 않는다. 도 4는, IC 칩에 걸쳐 6개의 긴 신호 라인들이 러닝(running)하는 것으로 인해 발생할 수도 있는 가능한 커플링을 도시한다. 도 4에서, 신호 라인은 "xyyz"로서 표시된다. 제 1 문자 "x"는 1차 안테나(210)에 대한 "P" 또는 2차 안테나(212)에 대한 "S" 중 어느 하나일 수도 있다. 다음 2개의 문자들 "yy"는, 저-대역에 대한 "LB", 중간-대역에 대한 "MB", 또는 고-대역에 대한 "HB"일 수도 있다. 마지막 숫자 "z"는, 제 1 캐리어 세트에 대한 "1"(CA1로 또한 표시됨) 또는 제 2 캐리어 세트에 대한 "2"(CA2로 또한 표시됨) 중 어느 하나일 수도 있다. 6개의 긴 신호 라인들(352, 354, 356, 362, 364 및 366)은 각각 SLB1, SMB1, SHB1, PLB2, PMB2 및 PHB2로서 지칭된다. 예를 들어, 신호 라인 PMB2(364)는, LNA(340pb)와 하향변환기(370pb2) 사이에 커플링되고, 1차 안테나(210)에 대한 중간-대역에서의 제 2 캐리어 세트에 대한 증폭된 RF 신호를 반송한다.
[0040] 도 4에 도시된 예시적인 설계에서, 각각의 대역 그룹에 대한 2개의 긴 신호 라인들은 서로 나란히(next to each other) 로케이팅된다. 고-대역에 대한 신호 라인들(356 및 366)은 중앙(center)에 로케이팅된다. 저-대역에 대한 신호 라인들(352 및 362)은 고-대역에 대한 신호 라인들(356 및 366)의 일 측 상에 로케이팅된다. 중간-대역에 대한 신호 라인들(354 및 364)은 고-대역에 대한 신호 라인들(356 및 366)의 다른 측 상에 로케이팅된다.
[0041] 인접하는 긴 신호 라인들 사이에 커플링이 존재할 수도 있다. 예를 들어, 도 4에 도시된 예시적인 설계에서, (i) 예를 들어, 중간-대역에서의 2개의 대역들 사이의 인터-대역 CA 또는 중간-대역에서의 대역 내의 인트라-대역 CA에 대한 신호 라인들(354 및 364) 사이, (ii) 예를 들어, 중간-대역 및 고-대역에서의 2개의 대역들 사이의 인터-대역 CA에 대한 신호 라인들(364 및 356) 사이, (iii) 예를 들어, 고-대역에서의 2개 대역들 사이의 인터-대역 CA 또는 고-대역에서의 대역 내의 인트라-대역 CA에 대한 신호 라인들(356 및 366) 사이, (iv) 예를 들어, 고-대역 및 저-대역에서의 2개의 대역들 사이의 인터-대역 CA에 대한 신호 라인들(366 및 352) 사이, 및 (v) 예를 들어, 저-대역에서의 2개의 대역들 사이의 인터-대역 CA 또는 저-대역에서의 대역 내의 인트라-대역 CA에 대한 신호 라인들(352 및 362) 사이에 커플링이 존재할 수도 있다. RF 신호들은, 서로 나란히 로케이팅된 2개의 긴 신호 라인들을 통해 동시에 전송될 수도 있다. 인접 신호 라인들 사이의 커플링은 성능 열화를 초래할 수도 있다.
[0042] 본 개시의 일 양상에서, 신호 라인들 사이의 격리는, (i) 동시에 활성이지 않은 신호 라인들을 서로 나란히 로케이팅시키고, (ii) 스위치들을 통해 비활성 신호 라인들을 교류(alternating current)(AC) 접지로 단락(short)시키고, 활성 신호 라인들 사이에 격리를 제공하기 위한 실드로서 단락된 신호 라인들을 사용함으로써 개선될 수도 있다. 활성 신호 라인은 신호를 반송하는 신호 라인이고, 비활성 신호 라인은 신호를 반송하지 않는 신호 라인이다. 활성 신호 라인들 사이의 격리를 개선하기 위해 비활성 신호 라인들을 재사용하는 것은, 신호 라인들 사이에 격리를 제공하기 위해 접지 라인들이 필요하지 않으므로, 신호 라인들이 IC 칩상에 구현되는 경우 실질적으로 회로 영역을 감소시키거나 또는 신호 라인들이 인쇄 회로 기판(PCB) 상에 구현되는 경우 실질적으로 패키지 사이즈를 감소시킬 수도 있다.
[0043] 일반적으로, 복수의 신호 라인들이 존재할 수도 있고, RF 신호들은 오직 신호 라인들의 특정한 결합들을 통해서만 동시에 전송될 수도 있다. 각각의 신호 라인에 대해, 그 신호 라인과 동시에 활성이지 않은 다른 신호 라인들이 식별될 수도 있다. 표 1은, 도 3 및 4에 도시된 6개의 긴 신호 라인들 중에서 하나의 신호 라인 PLB2에 대한 유효한(valid) 결합들의 예를 열거한다. 2개의 신호 라인들은, (i) RF 신호들이 이들 신호 라인들을 통해 동시에 전송될 수 있는 경우의 유효한 결합, 또는 (ii) RF 신호들이 이들 신호 라인들을 통해 동시에 전송되지 않는 경우의 무효한(invalid) 결합이다.
Figure pct00001
[0044] 도 5a는, 신호 라인들 사이의 격리를 개선하기 위한 방식으로 도 3에서의 6개의 긴 신호 라인들(352, 354, 356, 362, 364, 및 366)을 라우팅 및 실딩하는 예시적인 설계의 상단 뷰를 도시한다. 간략화를 위해, 도 5a는, 오직 6개의 긴 신호 라인들의 부분만을 도시하고, 이들 신호 라인들 사이의 크로스 오버를 도시하지 않는다. 6개의 긴 신호 라인들(352 내지 366)은, (i) 각각의 대역 그룹에 대한 2개의 긴 신호 라인들이 서로 나란히 로케이팅되고, 그리고 (ii) 동시에 활성이지 않은 신호 라인들이 서로 나란히 로케이팅되도록 배열된다. 도 5a에 도시된 예에서, 저-대역에 대한 신호 라인들(352 및 362)이 서로 나란히 로케이팅되고, 중간-대역에 대한 신호 라인들(354 및 364)이 서로 나란히 로케이팅되며, 고-대역에 대한 신호 라인들(356 및 366)이 서로 나란히 로케이팅된다. 신호 라인들(364 및 366)은 동시에 활성이지 않고, 신호 라인들(356 및 352)은 동시에 활성이지 않다. 일반적으로, 신호 라인들의 몇몇 결합들이 동시에 활성이지 않을 수도 있다. 동시에 활성이지 않은 신호 라인들은 서로 나란히 로케이팅될 수도 있고, RF 신호들은 인접 신호 라인들을 통해 동시에 전송되지 않을 것이다.
[0045] 도 5a에 도시된 예시적인 설계에서, 4개의 중간 신호 라인들(364, 366, 356 및 352) 각각과 AC 접지 사이에 스위치가 커플링된다. AC 접지는, 회로 접지, 전력 공급 전압(Vdd), 또는 양호한 전도율을 갖는 몇몇 다른 신호층(signal plane)일 수도 있다. 각각의 스위치는, (도 5a에 도시된 바와 같이) N-채널 금속 산화물 반도체(NMOS) 트랜지스터로 또는 몇몇 다른 타입의 트랜지스터로 구현될 수도 있다. 특히, NMOS 트랜지스터(512)는, 회로 접지에 커플링되는 자신의 소스, 제 1 제어 신호(Vc1)를 수신하는 자신의 게이트, 및 신호 라인(364)에 커플링되는 자신의 드레인을 갖는다. NMOS 트랜지스터(514)는, 회로 접지에 커플링되는 자신의 소스, 제 2 제어 신호(Vc2)를 수신하는 자신의 게이트, 및 신호 라인(366)에 커플링되는 자신의 드레인을 갖는다. NMOS 트랜지스터(516)는, 회로 접지에 커플링되는 자신의 소스, 제 3 제어 신호(Vc3)를 수신하는 자신의 게이트, 및 신호 라인(356)에 커플링되는 자신의 드레인을 갖는다. NMOS 트랜지스터(518)는, 회로 접지에 커플링되는 자신의 소스, 제 4 제어 신호(Vc4)를 수신하는 자신의 게이트, 및 신호 라인(352)에 커플링되는 자신의 드레인을 갖는다.
[0046] 도 5b는, 신호 라인들 사이의 격리를 개선하기 위한 방식으로 6개의 긴 신호 라인들(352, 354, 356, 362, 364, 및 366)을 라우팅 및 실딩하는 다른 예시적인 설계의 상단 뷰를 도시한다. 도 5b에 도시된 예시적인 설계에서, 4개의 중간 신호 라인들(364, 366, 356 및 352) 각각의 2개의 단부들에 2개의 스위치들이 커플링되고, 각각의 스위치는 신호 라인과 AC 접지 사이에 커플링된다. 특히, NMOS 트랜지스터들(512, 514, 516 및 518)은, 도 5a에 대해 위에 설명된 바와 같이, 각각 신호 라인들(364, 366, 356, 및 352)의 제 1 단부와 AC 접지 사이에 커플링된다. 또한, NMOS 트랜지스터들(522, 524, 526, 및 528)은, 각각 신호 라인들(364, 366, 356, 및 352)의 제 2 단부와 AC 접지 사이에 커플링된다.
[0047] 각각의 신호 라인에 대해, 그 신호 라인에 커플링된 NMOS 트랜지스터들 둘 모두는, (i) 신호 라인이 비활성인 경우 턴 온되거나, 또는 (ii) 신호 라인이 활성인 경우 턴 오프될 수도 있다. 예를 들어, NMOS 트랜지스터들(512 및 522) 둘 모두는, (i) 고-대역과 중간-대역 사이의 인터-대역 CA에 대한 격리를 개선하기 위해, 신호 라인(364)이 비활성인 경우 턴 온되거나, 또는 (ii) 신호 라인(364)이 활성인 경우 턴 오프될 수도 있다. 비활성 신호 라인들의 단부들 둘 모두를 AC 접지로 단락시키는 것은, 비활성 신호 라인의 양측 상의 활성 신호 라인들 사이의 격리를 개선할 수도 있다.
[0048] 일반적으로, 임의의 개수의 스위치들이 신호 라인과 AC 접지 사이에 커플링될 수도 있다. 신호 라인에 커플링되는 스위치들의 개수는, 신호 라인의 길이, 신호 라인 상의 스위치들에 의해 존재하는 로딩, 신호 라인의 양측 상의 활성 신호 라인들 사이의 바람직한 격리의 양 등과 같은 다양한 팩터들에 의존할 수도 있다. 더 많은 스위치들은 신호 라인과 AC 접지 사이에 더 양호한 접속을 제공할 수도 있으며, 이는, 신호 라인의 양측 상의 활성 신호 라인들 사이의 격리를 개선할 수도 있다. 동일한 개수의 스위치들, 예컨대 각각의 신호 라인에 대해 하나 또는 2개의 스위치들을 통해 다수의 신호 라인들이 AC 접지에 커플링될 수도 있다. 대안적으로, 상이한 개수들의 스위치들, 예컨대 더 긴 신호 라인에 대해 더 많은 스위치들을 통해 다수의 신호 라인들이 AC 접지에 커플링될 수도 있으며, 그 반대도 가능하다.
[0049] 도 5a 및 도 5b는, 2개의 외곽 말단들 상의 2개의 신호 라인들이 스위치들을 통해 AC 접지에 커플링되지 않는 예시적인 설계들을 도시하며, 중간의 각각의 신호 라인은 하나 또는 그 초과의 개별적인 스위치들을 통해 AC 접지에 커플링된다. 신호 라인들은 다른 방식들로 스위치들을 통해 AC 접지에 커플링될 수도 있다. 다른 예시적인 설계에서, 하나 또는 그 초과의 스위치들이 신호 라인(354)과 AC 접지 사이에 커플링될 수도 있고 그리고/또는 하나 또는 그 초과의 스위치들이 신호 라인(362)과 회로 접지 사이에 커플링될 수도 있다. 또 다른 예시적인 설계에서, 중간의 (모든 신호 라인들 대신) 오직 몇몇 신호 라인들만이 스위치들을 통해 AC 접지에 커플링될 수도 있다.
[0050] 임의의 주어진 순간에서 하나 또는 그 초과의 신호 라인들이 활성일 수도 있고, RF 신호는 각각의 활성 신호 라인들을 통해 전송될 수도 있다. 활성이지 않은 신호 라인들은 자신의 스위치들이 폐쇄되게 할 수도 있으며, 이는 그 후, 이들 비활성 신호 라인들을 AC 접지로 단락시킬 것이다. 스위치는, 스위치를 구현하는 NMOS 트랜지스터의 게이트에 높은 전압(예를 들어, Vdd)을 인가함으로써 폐쇄될 수도 있다. 높은 전압은 NMOS 트랜지스터를 턴 온시키고, 연관된 신호 라인을 회로 접지로 유도할 것이다. 단락된 신호 라인은 활성인 신호 라인들을 격리시키기 위한 실드로서 동작할 수도 있다. 예를 들어, 신호 라인(356)은, 비활성일 수도 있고, 도 5a에서의 NMOS 트랜지스터(516) 또는 도 5b에서의 NMOS 트랜지스터들(516 및 526) 중 어느 하나를 턴 온시킴으로써 AC 접지로 단락될 수도 있다. 신호 라인(356)은 그후 실드로서 동작할 수도 있고, 신호 라인들(366 및 352) 사이의 격리를 개선할 수도 있다.
[0051] 도 6은, 신호 라인들 사이의 격리를 개선하기 위한 방식으로 6개의 긴 신호 라인들(352, 354, 356, 362, 364 및 366)을 라우팅 및 실딩하는 다른 예시적인 설계의 상단 뷰를 도시한다. 6개의 긴 신호 라인들(352 내지 366)은, (i) 각각의 대역 그룹에 대한 2개의 긴 신호 라인들이 중앙 라인(610)을 중심으로 대칭적으로 로케이팅되고, 그리고 (ii) 동시에 활성이지 않은 신호 라인들이 서로 나란히 로케이팅되도록 배열된다. 도 6에 도시된 예에서, 고-대역에 대한 신호 라인들(356 및 366)은 중앙 라인(610)의 양측 상에 로케이팅된다. 중간-대역에 대한 신호 라인들(354 및 364)은, 신호 라인들(356 및 366)의 외측에 로케이팅되고 중앙 라인(610)을 중심으로 대칭이다. 저-대역에 대한 신호 라인들(352 및 362)은, 신호 라인들(354 및 364)의 외측에 로케이팅되고 중앙 라인(610)을 중심으로 대칭이다.
[0052] 도 6에 도시된 예시적인 설계에서, NMOS 트랜지스터(612)는 신호 라인(354)과 AC 접지 사이에 커플링되고, NMOS 트랜지스터(614)는 신호 라인(356)과 AC 접지 사이에 커플링되고, NMOS 트랜지스터(616)는 신호 라인(366)과 AC 접지 사이에 커플링되며, NMOS 트랜지스터(618)는 신호 라인(364)과 AC 접지 사이에 커플링된다. 도 6은, 하나의 스위치가 신호 라인과 AC 접지 사이에 커플링되는 예시적인 설계를 도시한다. 다수의 스위치들이 또한 신호 라인과 AC 접지 사이에 커플링될 수도 있다.
[0053] (예를 들어, 도 6에 도시된 바와 같은) 각각의 대역 그룹에 대한 신호 라인들의 대칭적 배치는, (i) (중간의 2개의 신호 라인들을 제외한) 동일한 대역 그룹에 대한 신호 라인들 사이의 격리를 개선하고, 그리고 (ii) 저-대역 및 중간-대역, 저-대역 및 고-대역, 및 중간-대역 및 고-대역과 같은 상이한 대역 그룹들에 대한 신호 라인들 사이의 격리를 개선할 수도 있다. 예를 들어, 개선된 격리는, 중간-대역에 대한 신호 라인들(354 및 364) 사이, 및 저-대역에 대한 신호 라인들(352 및 362) 사이에서 획득될 수도 있다.
[0054] 본 개시의 다른 양상에서, 상보성 신호 라인들의 쌍 사이의 커플링을 해제(cancel)하기 위해 크로스 오버가 사용될 수도 있다. 하나의 대역 그룹에서의 하나의 캐리어에 대한 신호 라인(예를 들어, 신호 라인(362))은, 포지티브(positive) 신호 라인 및 네거티브(negative) 신호 라인을 포함할 수도 있는 2개의 상보성 신호 라인들을 포함하는 차동 신호 라인일 수도 있다. 크로스 오버는 2개의 상보성 신호 라인들의 포지션의 스왑(swap)이다. 예를 들어, 포지티브 신호 라인은, 크로스 오버 전에 네거티브 신호 라인의 제 1 측 상에 로케이팅될 수도 있고, 크로스 오버에서 네거티브 신호 라인과 포지션을 스와핑할 수도 있고, 크로스 오버 후에 네거티브 신호 라인의 제 2/반대 측 상에 로케이팅될 수도 있다. 포지티브 신호 라인과 네거티브 신호 라인 사이의 크로스 오버는 이들 상보성 신호 라인들 사이의 커플링을 해제하기 위해 사용될 수도 있다.
[0055] 도 7은, 인접 신호 라인들 사이의 격리를 개선하기 위해, 크로스 오버로 신호 라인들을 라우팅하는 예시적인 설계의 상단 뷰를 도시한다. 도 7에 도시된 예에서, 고-대역에 대한 신호 라인(366)은, 서로 나란히 로케이팅되는 상보성 신호 라인들(366p 및 366n)을 포함한다. 고-대역에 대한 신호 라인(356)은, 서로 나란히 로케이팅되는 상보성 신호 라인들(356p 및 356n)을 포함한다. 간략화를 위해, 저-대역 및 중간-대역에 대한 다른 신호 라인들은 도 7에 도시되지 않는다. 각각의 상보성 신호 라인들의 쌍은, 이들 2개의 상보성 신호 라인들 사이의 커플링을 (예를 들어, 차동적으로) 해제하기 위해 주기적으로 크로스 오버된다. 특히, 고-대역에 대한 상보성 신호 라인들(366p 및 366n)은, 이들 2개의 상보성 신호 라인들 사이의 커플링을 제거하기 위해 포인트들 A, B 및 C에서 크로스 오버된다. 유사하게, 고-대역에 대한 상보성 신호 라인들(356p 및 356n)이 다수의 포인트들에서 크로스 오버된다.
[0056] 도 7에 도시된 예시적인 설계에서, NMOS 트랜지스터들(514p, 514n, 516p, 및 516n)은 각각 신호라인들(366p, 366n, 356p, 및 356n)의 일 단부와 AC 접지 사이에 커플링될 수도 있다. 도 7에 도시되지 않았지만, 예를 들어, 도 5b에 도시된 바와 같이, 신호 라인들(366p, 366n, 356p, 및 356n)의 다른 단부와 AC 접지 사이에 부가적인 NMOS 트랜지스터들이 커플링될 수도 있다.
[0057] 일반적으로, 크로스 커플링(cross coupling)은, 차동 신호 라인에 대한 커플링을 감소시키기 위해 임의의 차동 신호 라인에 대해 사용될 수도 있다. 도 6에 도시된 예시적인 설계에서, 크로스 커플링은 2개의 차동 신호 라인들(356 및 366)에 대해 사용될 수도 있다. 크로스 커플링은, 신호 라인들(356 및 366)에 의해 분리되는 중간-대역에 대한 신호 라인들(354 및 364)에 대해서는 필요하지 않을 수도 있다. 유사하게, 크로스 커플링은, 신호 라인들(354, 356, 364, 및 366)에 의해 분리되는 저-대역에 대한 신호 라인들(352 및 362)에 대해서는 필요하지 않을 수도 있다. 도 6에 도시된 예시적인 설계에서, 더 적은 크로스 오버(예를 들어, 오직 신호 라인들(356 및 366)에 대해서만)가 사용될 수도 있으며, 이는, 교차 커플링으로 인해 도입되는 기생 커패시턴스가 더 적어지는 것을 초래할 수도 있다.
[0058] 일반적으로, 상보성 신호 라인들의 쌍은 임의의 개수의 크로스 오버를 가질 수도 있으며, 각각의 크로스 오버는 신호 라인들의 라우팅을 따라 임의의 곳에 로케이팅될 수도 있다. 예시적인 설계에서, 하나의 쌍의 상보성 신호 라인들(예를 들어, 도 7에서의 상보성 신호 라인들(366p 및 366n))은 짝수개의 크로스 오버를 가질 수도 있고, 인접한 쌍의 상보성 신호 라인들(예를 들어, 도 7에서의 상보성 신호 라인들(356p 및 356n))은 홀수개의 크로스 오버를 가질 수도 있다. 이러한 예시적인 설계는, 각각의 쌍에서의 2개의 상보성 신호 라인들 사이의 커플링의 해제를 개선할 수도 있다.
[0059] 본 명세서에 기재된 라우팅 및 실딩 기술들은 다양한 이점들을 제공할 수도 있다. 먼저, 그 기술들은 신호 라인들 사이의 격리를 개선할 수도 있다. 예를 들어, 그 기술들은, 격리의 개선에서 30 데시벨(dB) 또는 그 초과를 제공할 수도 있고, 신호 라인들 사이의 격리에서 50 dB 또는 그 초과를 달성할 수도 있다. 개선된 격리는 성능을 개선할 수도 있다. 둘째로, 그 기술들은, 신호 라인들을 구현하는데 필요한 회로 영역을 감소시킬 수도 있다. 이것은, 전자 디바이스의 사이즈 및 비용을 감소시킬 수도 있다. 그 기술들은, 예를 들어, 다수의 대역 그룹들 및/또는 다수의 안테나들 상의 캐리어 어그리게이션을 지원하기 위한 많은 신호 라인들을 갖는 무선 디바이스에 대해 특히 유리할 수도 있다.
[0060] 예시적인 설계에서, 장치는, 제 1, 제 2, 및 제 3 신호 라인들, 및 스위치를 포함할 수도 있다. 제 1 신호 라인(예를 들어, 도 5a에서의 신호 라인(366) 또는 도 6에서의 신호 라인(354))은 제 1 신호를 반송하도록 구성가능할 수도 있다. 제 2 신호 라인(예를 들어, 도 5a 또는 6에서의 신호 라인(356))은, 제 2 신호를 반송하도록 구성가능할 수도 있고, 제 1 신호 라인과 제 3 신호 라인 사이에 로케이팅될 수도 있다. 제 3 신호 라인(예를 들어, 도 5a에서의 신호 라인(352) 또는 도 6에서의 신호 라인(366))은 제 3 신호를 반송하도록 구성가능할 수도 있다. 스위치(예를 들어, 도 5a에서의 NMOS 트랜지스터(516) 또는 도 6에서의 NMOS 트랜지스터(614))는 제 2 신호 라인과 AC 접지 사이에 커플링될 수도 있다. 스위치는, 제 2 신호 라인이 제 2 신호를 반송하지 않는 경우 폐쇄될 수도 있다. 제 2 신호 라인은, 스위치가 폐쇄되는 경우 제 1 신호 라인과 제 3 신호 라인을 서로 격리시킬 수도 있다.
[0061] 장치는 추가로, 제 2 신호 라인과 AC 접지 사이에 커플링되는 제 2 스위치(예를 들어, 도 5b에서의 NMOS 트랜지스터(526))를 포함할 수도 있다. 스위치는 제 2 신호 라인의 제 1 단부에 또는 그에 가깝게 로케이팅될 수도 있다. 제 2 스위치는 제 2 신호 라인의 제 2 단부에 또는 그에 가깝게 로케이팅될 수도 있다. 스위치 및 제 2 스위치 둘 모두는, 제 2 신호 라인이 제 2 신호를 반송하지 않는 경우 폐쇄될 수도 있다. 일반적으로, 제 2 신호 라인과 AC 접지 사이에 임의의 개수의 스위치들이 커플링될 수도 있다.
[0062] 예시적인 설계에서, 인접 신호 라인들은 동시에 활성이지 않다. 예를 들어, 제 1 및 제 2 신호 라인들이 동시에 활성이지 않을 수도 있고, 제 2 및 제 3 신호 라인들이 동시에 활성이지 않을 수도 있다. 예시적인 설계에서, 각각의 신호 라인은 증폭기(예를 들어, LNA)로부터 하향변환기로 신호를 반송할 수도 있다. 제 1 신호 라인은, 예를 들어, 제 1 증폭기가 인에이블링(enable)되는 경우, 제 1 증폭기로부터 제 1 하향변환기로 제 1 신호를 반송할 수도 있다. 제 2 신호 라인은, 예를 들어, 제 2 증폭기가 인에이블링되는 경우, 제 2 증폭기로부터 제 2 하향변환기로 제 2 신호를 반송할 수도 있다. 제 3 신호 라인은, 예를 들어, 제 3 증폭기가 인에이블링되는 경우, 제 3 증폭기로부터 제 3 하향변환기로 제 3 신호를 반송할 수도 있다. 예시적인 설계에서, 제 1, 제 2, 및 제 3 증폭기들, 및 제 1, 제 2, 및 제 3 하향변환기들은 동일한 IC 칩 상에 구현된다. 다른 예시적인 설계에서, 제 1, 제 2, 및 제 3 증폭기들은 제 1 IC 칩 상에 구현되고, 제 1, 제 2, 및 제 3 하향변환기들은 제 2 IC 칩 상에 구현된다.
[0063] 예시적인 설계에서, 장치는 추가로, 제 4 신호를 반송하도록 구성가능한 제 4 신호 라인(예를 들어, 도 5a에서의 신호 라인(362) 또는 도 6에서의 신호 라인(364))을 포함할 수도 있다. 제 3 신호 라인은 제 2 신호 라인과 제 4 신호 라인 사이에 로케이팅될 수도 있다. 예시적인 설계에서, 예를 들어, 도 5a에 도시된 바와 같이, 각각의 대역 그룹에 대한 신호 라인들은 서로 인접하여 로케이팅될 수도 있다. 예를 들어, 제 1 및 제 2 신호 라인들(예를 들어, 도 5a에서의 신호 라인들(366 및 356))은 제 1 대역 그룹(예를 들어, 고-대역)을 위한 2개의 안테나들에 대해 제 1 및 제 2 신호들을 반송할 수도 있다. 제 3 및 제 4 신호 라인들(예를 들어, 도 5a에서의 신호 라인들(352 및 362))은 제 2 대역 그룹(예를 들어, 저-대역)을 위한 2개의 안테나들에 대해 제 3 및 제 4 신호들을 반송할 수도 있다. 다른 예시적인 설계에서, 예를 들어, 도 6에 도시된 바와 같이, 각각의 대역 그룹에 대한 신호 라인들은 중심 라인을 중심으로 대칭으로 로케이팅될 수도 있다. 이러한 예시적인 설계에서, 제 2 및 제 3 신호 라인들(예를 들어, 도 6에서의 신호 라인들(356 및 366))은 제 1 대역 그룹을 위한 2개의 안테나들에 대해 제 2 및 제 3 신호들을 반송할 수도 있다. 제 1 및 제 4 신호 라인들(예를 들어, 도 6에서의 신호 라인들(354 및 364))은 제 2 대역 그룹을 위한 2개의 안테나들에 대해 제 1 및 제 4 신호들을 반송할 수도 있다.
[0064] 예시적인 설계에서, 장치는 추가로, 제 5 및 제 6 신호 라인들을 포함할 수도 있다. 제 5 신호 라인(예를 들어, 도 5a에서의 신호 라인(354))은 제 5 신호를 반송할 수도 있다. 제 6 신호 라인(예를 들어, 도 5a에서의 신호 라인(364))은 제 6 신호를 반송할 수도 있다. 제 1 내지 제 6 신호 라인들은, 제 1 대역 그룹에 대한 제 1 쌍의 신호 라인들, 제 2 대역 그룹에 대한 제 2 쌍의 신호 라인들, 및 제 3 대역 그룹에 대한 제 3 쌍의 신호 라인들을 포함할 수도 있다.
[0065] 예시적인 설계에서, 장치는 추가로, 제 3 신호 라인과 AC 접지 사이에 커플링되는 제 2 스위치(예를 들어, 도 5a에서의 NMOS 트랜지스터(518))를 포함할 수도 있다. 제 2 스위치는, 제 3 신호 라인이 제 3 신호를 반송하지 않는 경우 폐쇄될 수도 있다. 제 3 신호 라인은, 제 2 스위치가 폐쇄되는 경우, 제 2 신호 라인과 제 4 신호 라인을 서로 격리시킬 수도 있다.
[0066] 제 1, 제 2, 제 3, 및 제 4 신호 라인들은 각각, 포지티브 신호 라인 및 네거티브 신호 라인을 포함하는 차동 신호 라인일 수도 있다. 예시적인 설계에서, 제 1 신호 라인에 대한 포지티브 및 네거티브 신호 라인들(예를 들어, 도 7에서의 신호 라인들(366p 및 366n))은, 포지티브 신호 라인과 네거티브 신호 라인 사이의 커플링을 해제하기 위해 적어도 하나의 크로스 오버(예를 들어, 짝수개의 크로스 오버)를 가질 수도 있다. 또한, 제 2 신호 라인에 대한 포지티브 및 네거티브 신호 라인들(예를 들어, 도 7에서의 신호 라인들(356p 및 356n)은 적어도 하나의 크로스 오버(예를 들어, 홀수개의 크로스 오버)를 가질 수도 있다. 또한, 제 1 및 제 4 신호 라인들은, 제 2 및 제 3 신호 라인들에 의해 분리될 수도 있고, 어떠한 크로스 오버도 갖지 않을 수도 있다.
[0067] 예시적인 설계에서, 스위치는, 회로 접지에 커플링되는 소스 및 제 2 신호 라인에 커플링되는 드레인을 갖는 NMOS 트랜지스터를 포함할 수도 있다. 회로 접지는 AC 접지일 수도 있다. 스위치는 또한, PMOS 트랜지스터 또는 몇몇 다른 타입의 트랜지스터로 구현될 수도 있다.
[0068] 예시적인 설계에서, 장치는, 제 1, 제 2, 및 제 3 신호 라인들 및 스위치가 형성되는 IC 칩 또는 PCB일 수도 있다. 다른 예시적인 설계에서, 장치는, 신호 라인들 및 스위치를 포함하는 무선 디바이스 또는 회로 모듈일 수도 있다. 또 다른 예시적인 설계에서, 장치는 또한, (i) 제 1, 제 2, 및 제 3 증폭기들이 구현되는 제 1 IC 칩, 및 (ii) 제 1, 제 2, 및 제 3 하향변환기들이 구현되는 제 2 IC 칩을 포함할 수도 있다.
[0069] 도 8은, 개선된 격리로 신호들을 생성 및 라우팅하기 위한 프로세스(800)의 예시적인 설계를 도시한다. 제 1 신호 라인(예를 들어, 도 5a에서의 신호 라인(366) 또는 도 6에서의 신호 라인(354))을 통한 송신을 위한 제 1 신호가 생성될 수도 있다(블록(812)). 제 2 신호 라인이 제 2 신호를 반송하지 않는 경우, 제 2 신호 라인(예를 들어, 도 5a 또는 6에서의 신호 라인(356))은 AC 접지로 단락될 수도 있다(블록(814)). 제 3 신호 라인(예를 들어, 도 5a에서의 신호 라인(352)) 또는 도 6에서의 신호 라인(366))을 통한 송신을 위한 제 3 신호가 생성될 수도 있다(블록(816)). 제 2 신호 라인은, 제 1 신호 라인과 제 3 신호 라인 사이에 로케이팅될 수도 있고, 제 2 신호 라인이 AC 접지로 단락된 경우, 제 1 신호 라인과 제 3 신호 라인을 서로 격리시킬 수도 있다.
[0070] 제 4 신호 라인(예를 들어, 도 5a에서의 신호 라인(362) 또는 도 6에서의 신호 라인(364))을 통한 송신을 위한 제 4 신호가 생성될 수도 있다(블록(818)). 제 3 신호 라인은 제 2 신호 라인과 제 4 신호 라인 사이에 로케이팅될 수도 있다. 제 3 신호 라인은, 제 3 신호 라인이 제 3 신호를 반송하지 않는 경우, AC 접지로 단락될 수도 있다(블록(820)). 제 3 신호 라인은, 제 3 신호 라인이 AC 접지로 단락된 경우, 제 2 신호 라인과 제 4 신호 라인을 서로 격리시킬 수도 있다.
[0071] 예시적인 설계에서, 각각의 대역 그룹에 대한 신호 라인들은 서로 나란히 로케이팅될 수도 있다. 예를 들어, 제 1 및 제 2 신호들은, 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 1 대역 그룹에 대해 생성될 수도 있다. 제 3 및 제 4 신호들은, 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 2 대역 그룹에 대해 생성될 수도 있다. 다른 예시적인 설계에서, 각각의 대역 그룹에 대한 신호 라인들은, 예를 들어, 도 6에 도시된 바와 같이, 중앙 라인을 중심으로 대칭으로 로케이팅될 수도 있다. 예를 들어, 제 2 및 제 3 신호들은, 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 1 대역 그룹에 대해 생성될 수도 있다. 제 1 및 제 4 신호들은, 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 2 대역 그룹에 대해 생성될 수도 있다.
[0072] 본 명세서에 기재된 개선된 격리를 갖는 신호 라인들 및 스위치들은, IC, 아날로그 IC, RFIC, 믹싱된-신호 IC, ASIC, PCB, 전자 디바이스 등 상에 구현될 수도 있다. 신호 라인들 및 스위치들은 또한, 상보형 금속 산화물 반도체(CMOS), N-채널 MOS(NMOS), P-채널 MOS(PMOS), 바이폴라 접합 트랜지스터(BJT), 바이폴라-CMOS(BiCMOS), 실리콘-게르마늄(SiGe), 갈륨 비소(GaAs), 헤테로접합 바이폴라 트랜지스터(HBT)들, 고 전자 이동도 트랜지스터(high electron mobility transistor)(HEMT)들, SOI(silicon-on-insulator) 등과 같은 다양한 IC 프로세스 기술들을 이용하여 제조될 수도 있다.
[0073] 본 명세서에 기재된 신호 라인들 및 스위치들을 구현하는 장치는, 독립형(stand-alone) 디바이스일 수도 있거나 더 큰 디바이스의 일부일 수도 있다. 디바이스는 (i) 독립형 IC, (ii) 데이터 및/또는 명령들을 저장하기 위한 메모리 IC들을 포함할 수도 있는 하나 또는 그 초과의 IC들의 세트, (iii) RF 수신기(RFR) 또는 RF 송신기/수신기(RTR)와 같은 RFIC, (iv) 모바일 스테이션 모뎀(MSM)과 같은 ASIC, (v) 다른 디바이스들 내에 임베딩(embed)될 수도 있는 모듈, (vi) 수신기, 셀룰러 폰, 무선 디바이스, 핸드셋, 또는 모바일 유닛, (vii) 기타 등등일 수도 있다.
[0074] 하나 또는 그 초과의 예시적인 설계들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 결합으로 구현될 수 있다. 소프트웨어로 구현되면, 기능들은 컴퓨터-판독가능 매체 상에 하나 또는 그 초과의 명령들 또는 코드로서 저장되거나 이들을 통해 송신될 수도 있다. 컴퓨터-판독가능 매체들은, 일 장소에서 다른 장소로의 컴퓨터 프로그램의 전달을 용이하게 하는 임의의 매체를 포함한 통신 매체들 및 컴퓨터 저장 매체들 모두를 포함한다. 저장 매체들은 컴퓨터에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 제한이 아닌 예로서, 그러한 컴퓨터-판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장부, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 또는 명령들 또는 데이터 구조들의 형태로 원하는 프로그램 코드를 반송 또는 저장하는데 사용될 수 있고, 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속수단(connection)이 컴퓨터-판독가능 매체로 적절히 지칭된다. 예를 들어, 소프트웨어가 동축 케이블, 광섬유 케이블, 연선(twisted pair), 디지털 가입자 라인(DSL), 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 (적외선, 라디오, 및 마이크로파와 같은) 무선 기술들이 매체의 정의에 포함된다. 본 명세서에 사용되는 바와 같이, 디스크(disk) 및 디스크(disc)는 컴팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다목적 디스크(digital versatile disc)(DVD), 플로피 디스크(disk) 및 블루-레이(blu-Ray) 디스크(disc)를 포함하며, 여기서 디스크(disk)들은 일반적으로 데이터를 자기적으로 재생하지만, 디스크(disc)들은 레이저들을 이용하여 광학적으로 데이터를 재생한다. 상기의 것들의 결합들 또한 컴퓨터-판독가능 매체들의 범위 내에 포함되어야 한다.
[0075] 본 개시의 이전 설명은 임의의 당업자가 본 개시를 사용 또는 실시할 수 있도록 제공된다. 본 개시에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에 정의된 일반적인 원리들은 본 개시의 범위로부터 벗어나지 않으면서 다른 변형들에 적용될 수도 있다. 따라서, 본 개시는 본 명세서에 설명된 예들 및 설계들로 제한되도록 의도되는 것이 아니라, 본 명세서에 기재된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims (20)

  1. 장치로서,
    제 1 신호를 반송(carry)하도록 구성가능한 제 1 신호 라인;
    제 2 신호를 반송하도록 구성가능한 제 2 신호 라인;
    제 3 신호를 반송하도록 구성가능한 제 3 신호 라인; 및
    상기 제 2 신호 라인과 교류(alternating current)(AC) 접지 사이에 커플링되는 스위치를 포함하며,
    상기 제 2 신호 라인은, 상기 스위치가 폐쇄된 경우, 상기 제 1 신호 라인과 상기 제 3 신호 라인을 서로 격리시키도록 구성되는, 장치.
  2. 제 1 항에 있어서,
    상기 제 1 신호 라인 및 상기 제 2 신호 라인은 동시에 활성이지 않고, 상기 제 2 신호 라인 및 상기 제 3 신호 라인은 동시에 활성이지 않은, 장치.
  3. 제 1 항에 있어서,
    상기 제 1 신호 라인은 제 1 증폭기로부터 제 1 하향변환기로 상기 제 1 신호를 반송하도록 구성가능하고, 상기 제 2 신호 라인은 제 2 증폭기로부터 제 2 하향변환기로 상기 제 2 신호를 반송하도록 구성가능하고, 상기 제 3 신호 라인은 제 3 증폭기로부터 제 3 하향변환기로 상기 제 3 신호를 반송하도록 구성가능한, 장치.
  4. 제 1 항에 있어서,
    제 4 신호를 반송하도록 구성가능한 제 4 신호 라인을 더 포함하며,
    상기 제 3 신호 라인은 상기 제 2 신호 라인과 상기 제 4 신호 라인 사이에 로케이팅되는, 장치.
  5. 제 4 항에 있어서,
    상기 제 1 신호 라인 및 상기 제 2 신호 라인은, 제 1 대역 그룹에 대하여 2개의 안테나들에 대해 상기 제 1 신호 및 상기 제 2 신호를 반송하도록 구성가능하고, 상기 제 3 신호 라인 및 상기 제 4 신호 라인은, 제 2 대역 그룹에 대하여 2개의 안테나들에 대해 상기 제 3 신호 및 상기 제 4 신호를 반송하도록 구성가능한, 장치.
  6. 제 4 항에 있어서,
    상기 제 2 신호 라인 및 상기 제 3 신호 라인은, 제 1 대역 그룹에 대하여 2개의 안테나들에 대해 상기 제 2 신호 및 상기 제 3 신호를 반송하도록 구성가능하고, 상기 제 1 신호 라인 및 상기 제 4 신호 라인은, 제 2 대역 그룹에 대하여 2개의 안테나들에 대해 상기 제 1 신호 및 상기 제 4 신호를 반송하도록 구성가능한, 장치.
  7. 제 4 항에 있어서,
    상기 제 3 신호 라인과 AC 접지 사이에 커플링되는 제 2 스위치를 더 포함하며,
    상기 제 3 신호 라인은, 상기 제 2 스위치가 폐쇄된 경우 상기 제 2 신호 라인과 상기 제 4 신호 라인을 서로 격리시키도록 구성되는, 장치.
  8. 제 1 항에 있어서,
    상기 제 2 신호 라인과 AC 접지 사이에 커플링되는 제 2 스위치를 더 포함하며,
    상기 스위치 및 상기 제 2 스위치는, 상기 제 2 신호 라인이 상기 제 2 신호를 반송하지 않는 경우 폐쇄되는, 장치.
  9. 제 1 항에 있어서,
    상기 제 1 신호 라인은, 적어도 하나의 크로스 오버(cross over)를 갖는 포지티브(positive) 및 네거티브(negative) 신호 라인들을 포함하는, 장치.
  10. 제 1 항에 있어서,
    상기 제 1 신호 라인은 짝수개의 크로스 오버를 갖는 제 1 쌍의 포지티브 및 네거티브 신호 라인들을 포함하고, 상기 제 2 신호 라인은 홀수개의 크로스 오버를 갖는 제 2 쌍의 포지티브 및 네거티브 신호 라인들을 포함하는, 장치.
  11. 제 4 항에 있어서,
    제 5 신호를 반송하도록 구성가능한 제 5 신호 라인; 및
    제 6 신호를 반송하도록 구성가능한 제 6 신호 라인을 더 포함하며,
    상기 제 1 신호 라인, 상기 제 2 신호 라인, 상기 제 3 신호 라인, 상기 제 4 신호 라인, 상기 제 5 신호 라인, 및 상기 제 6 신호 라인은, 제 1 대역 그룹에 대한 제 1 쌍의 신호 라인들, 제 2 대역 그룹에 대한 제 2 쌍의 신호 라인들, 및 제 3 대역 그룹에 대한 제 3 쌍의 신호 라인들을 포함하는, 장치.
  12. 제 1 항에 있어서,
    상기 제 1 신호 라인은 캐리어들의 제 1 세트를 위한 것이고, 상기 제 2 신호 라인은 캐리어들의 제 2 세트를 위한 것인, 장치.
  13. 제 1 항에 있어서,
    상기 스위치는, 회로 접지에 커플링되는 소스 및 상기 제 2 신호 라인에 커플링되는 드레인을 갖는 N-채널 금속 산화물 반도체(NMOS) 트랜지스터를 포함하는, 장치.
  14. 제 3 항에 있어서,
    상기 제 1 증폭기, 상기 제 2 증폭기, 및 상기 제 3 증폭기는 제 1 집적 회로(IC) 칩 상에 구현되고, 상기 제 1 하향변환기, 상기 제 2 하향변환기, 및 상기 제 3 하향변환기는 제 2 IC 칩 상에 구현되는, 장치.
  15. 방법으로서,
    제 1 신호 라인을 통한 송신을 위한 제 1 신호를 생성하는 단계;
    제 2 신호 라인이 제 2 신호를 반송하지 않는 경우, 상기 제 2 신호 라인을 교류(AC) 접지로 단락시키는 단계; 및
    제 3 신호 라인을 통한 송신을 위한 제 3 신호를 생성하는 단계를 포함하며,
    상기 제 2 신호 라인은, 상기 제 2 신호 라인이 AC 접지로 단락된 경우, 상기 제 1 신호 라인과 상기 제 3 신호 라인을 서로 격리시키도록 구성되는, 방법.
  16. 제 15 항에 있어서,
    제 4 신호 라인을 통한 송신을 위한 제 4 신호를 생성하는 단계; 및
    상기 제 3 신호 라인이 상기 제 3 신호를 반송하지 않는 경우, 상기 제 3 신호 라인을 AC 접지로 단락시키는 단계를 더 포함하며,
    상기 제 3 신호 라인은, 상기 제 3 신호 라인이 AC 접지로 단락된 경우, 상기 제 2 신호 라인과 상기 제 4 신호 라인을 서로 격리시키도록 구성되는, 방법.
  17. 제 16 항에 있어서,
    상기 제 1 신호 및 상기 제 2 신호는 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 1 대역 그룹에 대해 생성되고, 상기 제 3 신호 및 상기 제 4 신호는 상기 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 2 대역 그룹에 대해 생성되는, 방법.
  18. 제 16 항에 있어서,
    상기 제 2 신호 및 상기 제 3 신호는 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 1 대역 그룹에 대해 생성되고, 상기 제 1 신호 및 상기 제 4 신호는 상기 2개의 안테나들로부터의 수신된 신호들에 기초하여 제 2 대역 그룹에 대해 생성되는, 방법.
  19. 장치로서,
    제 1 신호 라인을 통한 송신을 위한 제 1 신호를 생성하기 위한 수단;
    교류(AC) 접지로 제 2 신호 라인을 단락시키기 위한 수단; 및
    제 3 신호 라인을 통한 송신을 위한 제 3 신호를 생성하기 위한 수단을 포함하며,
    상기 제 2 신호 라인은, 상기 제 2 신호 라인을 단락시키기 위한 수단을 통해 상기 제 2 신호 라인이 AC 접지로 단락된 경우, 상기 제 1 신호 라인과 상기 제 3 신호 라인을 서로 격리시키도록 구성되는, 장치.
  20. 제 19 항에 있어서,
    제 4 신호 라인을 통한 송신을 위한 제 4 신호를 생성하기 위한 수단; 및
    AC 접지로 상기 제 3 신호 라인을 단락시키기 위한 수단을 더 포함하며,
    상기 제 3 신호 라인은, 상기 제 3 신호 라인을 단락시키기 위한 수단을 통해 상기 제 3 신호 라인이 AC 접지로 단락된 경우, 상기 제 2 신호 라인과 상기 제 4 신호 라인을 서로 격리시키도록 구성되는, 장치.
KR1020157031236A 2013-04-04 2014-04-01 격리를 개선하기 위한 신호 라인들의 루팅 및 실딩 KR101703084B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/857,022 2013-04-04
US13/857,022 US9277641B2 (en) 2013-04-04 2013-04-04 Routing and shielding of signal lines to improve isolation
PCT/US2014/032491 WO2014165488A1 (en) 2013-04-04 2014-04-01 Routing and shielding of signal lines to improve isolation

Publications (2)

Publication Number Publication Date
KR20150139895A true KR20150139895A (ko) 2015-12-14
KR101703084B1 KR101703084B1 (ko) 2017-02-06

Family

ID=50687691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157031236A KR101703084B1 (ko) 2013-04-04 2014-04-01 격리를 개선하기 위한 신호 라인들의 루팅 및 실딩

Country Status (6)

Country Link
US (1) US9277641B2 (ko)
EP (2) EP2982041B1 (ko)
JP (1) JP5992649B2 (ko)
KR (1) KR101703084B1 (ko)
CN (1) CN105075130B (ko)
WO (1) WO2014165488A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9923621B2 (en) 2013-02-16 2018-03-20 Cable Television Laboratories, Inc. Multiple-input multiple-output (MIMO) communication system
US9088313B2 (en) 2013-02-16 2015-07-21 Cable Television Laboratories, Inc. Multiple-input multiple-output (MIMO) communication system
US9319257B2 (en) 2013-02-16 2016-04-19 Cable Television Laboratories, Inc. Multiple-input multiple-output (MIMO) communication system
US9490852B2 (en) 2014-04-14 2016-11-08 Infineon Technologies Ag Multiple input and multiple output switch network
US9526163B2 (en) * 2015-03-11 2016-12-20 Intel IP Corporation Device and method for crosstalk reduction in transmission lines
US20160380681A1 (en) * 2015-06-25 2016-12-29 Qualcomm Incorporated Simplified multi-band/carrier carrier aggregation radio frequency front-end based on frequency-shifted antennas
US10516432B2 (en) 2016-12-01 2019-12-24 Mediatek Inc. Communication system with switchable devices
US11617140B2 (en) * 2021-03-23 2023-03-28 Qualcomm Incorporated Techniques for managing a shared low noise amplifier automatic gain control in dual sim dual active deployments
US12107311B2 (en) * 2021-10-29 2024-10-01 Dell Products L.P. System for crosstalk rejecting topology

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057691A (en) * 1975-06-24 1977-11-08 Nippon Electric Company, Ltd. Switching network with crosstalk elimination capability
JP2004104040A (ja) * 2002-09-13 2004-04-02 Hitachi Ltd 通信用半導体集積回路

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51151176A (en) 1975-06-20 1976-12-25 Asahi Glass Co Ltd Dew condensation sensor
JPS5851475B2 (ja) * 1975-06-24 1983-11-16 日本電気株式会社 ロウワケイゲンホウシキ
JPS62166614A (ja) 1986-01-20 1987-07-23 Matsushita Electric Ind Co Ltd テレビジヨン受像機
JP2682727B2 (ja) 1990-06-15 1997-11-26 三菱電機株式会社 半導体集積回路装置
US6204683B1 (en) 1999-05-18 2001-03-20 Intel Corporation Apparatus and method for reducing crosstalk in an integrated circuit which includes a signal bus
ATE304264T1 (de) 2000-06-14 2005-09-15 Rambus Inc Verfahren und vorrichtung zur datenübertragung mit reduzierter störungskopplung
US7706524B2 (en) 2001-11-16 2010-04-27 Rambus Inc. Signal line routing to reduce crosstalk effects
JP4018941B2 (ja) * 2002-06-26 2007-12-05 オリオン電機株式会社 信号干渉防止ユニット及び信号処理装置
JP2004206237A (ja) 2002-12-24 2004-07-22 Renesas Technology Corp データ転送システム
US7176383B2 (en) 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
KR100728303B1 (ko) 2006-04-07 2007-06-13 학교법인 포항공과대학교 인쇄회로기판 위의 마이크로 스트립 전송선의 누화 잡음감쇄용 서펜타인 가드 트레이스
JP5173171B2 (ja) 2006-09-07 2013-03-27 キヤノン株式会社 光電変換装置、撮像装置及び信号読出方法
KR100984287B1 (ko) 2008-04-21 2010-09-30 삼성전자주식회사 휴대 단말기의 데이터 통신 모드에서 호 처리에 관한 장치및 방법
US7944257B2 (en) * 2009-05-14 2011-05-17 Ralink Technology (Singapore) Corporation Method and system of optimizing a control system using low voltage and high-speed switching
US8847351B2 (en) * 2009-06-29 2014-09-30 Qualcomm Incorporated Integrated power amplifier with load inductor located under IC die
JP5316305B2 (ja) 2009-08-13 2013-10-16 ソニー株式会社 無線伝送システム、無線伝送方法
JP5178899B2 (ja) 2011-05-27 2013-04-10 太陽誘電株式会社 多層基板
US9252827B2 (en) 2011-06-27 2016-02-02 Qualcomm Incorporated Signal splitting carrier aggregation receiver architecture
US12081243B2 (en) 2011-08-16 2024-09-03 Qualcomm Incorporated Low noise amplifiers with combined outputs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4057691A (en) * 1975-06-24 1977-11-08 Nippon Electric Company, Ltd. Switching network with crosstalk elimination capability
JP2004104040A (ja) * 2002-09-13 2004-04-02 Hitachi Ltd 通信用半導体集積回路

Also Published As

Publication number Publication date
EP2982041A1 (en) 2016-02-10
CN105075130A (zh) 2015-11-18
JP5992649B2 (ja) 2016-09-14
EP3367576A1 (en) 2018-08-29
US20140302802A1 (en) 2014-10-09
WO2014165488A1 (en) 2014-10-09
KR101703084B1 (ko) 2017-02-06
EP3367576B1 (en) 2020-08-26
JP2016522602A (ja) 2016-07-28
CN105075130B (zh) 2018-04-06
EP2982041B1 (en) 2018-05-23
US9277641B2 (en) 2016-03-01

Similar Documents

Publication Publication Date Title
KR101703084B1 (ko) 격리를 개선하기 위한 신호 라인들의 루팅 및 실딩
US9300420B2 (en) Carrier aggregation receiver architecture
US12081243B2 (en) Low noise amplifiers with combined outputs
KR101650846B1 (ko) 구성가능한 상호 커플링된 소스 디제너레이션 인덕터들을 갖는 증폭기들
US9154356B2 (en) Low noise amplifiers for carrier aggregation
US9543903B2 (en) Amplifiers with noise splitting
US9048928B2 (en) Expandable transceivers and receivers
US9473336B2 (en) Radio frequency (RF) front end having multiple low noise amplifier modules
US9419674B2 (en) Shared filter for transmit and receive paths
EP3219016A1 (en) Receiver front end architecture for intra band carrier aggregation
US9473085B2 (en) Input switch leakage compensation
US10340860B1 (en) Multi-mode low noise amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right