KR20150136499A - 마이크로 공실의 내벽면 처리방법 - Google Patents

마이크로 공실의 내벽면 처리방법 Download PDF

Info

Publication number
KR20150136499A
KR20150136499A KR1020157030067A KR20157030067A KR20150136499A KR 20150136499 A KR20150136499 A KR 20150136499A KR 1020157030067 A KR1020157030067 A KR 1020157030067A KR 20157030067 A KR20157030067 A KR 20157030067A KR 20150136499 A KR20150136499 A KR 20150136499A
Authority
KR
South Korea
Prior art keywords
gas
liquid
denotes
hole
line
Prior art date
Application number
KR1020157030067A
Other languages
English (en)
Inventor
타케시 사카이
타츠로 요시다
료스케 히라츠카
슌 이시카와
? 이시카와
타다히로 오미
루이 하세베
준 타카노
히로히사 키쿠야마
마사시 야마모토
Original Assignee
고쿠리츠다이가쿠호진 도호쿠다이가쿠
스텔라 케미파 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 도호쿠다이가쿠, 스텔라 케미파 코포레이션 filed Critical 고쿠리츠다이가쿠호진 도호쿠다이가쿠
Publication of KR20150136499A publication Critical patent/KR20150136499A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67075—Apparatus for fluid treatment for etching for wet etching
    • H01L21/6708—Apparatus for fluid treatment for etching for wet etching using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

피처리 기재에 설치한 홀이 예를 들어 가늘고 깊은 홀이라도, 에칭과 세정을 확실하게 행할 수 있는 홀 내벽면 처리방법을 제공한다. 처리액(106)이 부여되는 표면과 이 표면에 개구(110)를 갖는 마이크로 공실(104)을 내부에 갖고, 마이크로 공실(104)의 애스펙트비(l/r)가 5 이상이거나 또는 애스펙트비가 5 미만이고 또한 V/S(V: 마이크로 공실의 용적, S: 개구의 면적)가 3 이상인 기재(100)가 설치되어 있는 감압가능한 처리 공간을 감압하고, 이어서, 이 감압되어 있는 처리 공간에 처리액(106)을 도입해서 마이크로 공실(104)의 내벽면을 처리한다.

Description

마이크로 공실의 내벽면 처리방법{METHOD FOR TREATING INNER WALL SURFACE OF MICRO-VACANCY}
본 발명은, 마이크로 공실의 내벽면 처리방법에 관한 것이다.
반도체 분야는 지금까지 기본 전자 능동소자(기본 전자소자)의 한개인 트랜지스터의 미세화에 의해 고집적화를 진행시켜 오고 있다.
그러나, 그것의 기본 기술의 한개인 노광 기술의 정체에 의해, 미세화에 의한 고집적화에 한계설이 전해지기 시작하고 있다. 또한. 기본 전자소자의 미세화는 LSI 디바이스화했을 때의 디바이스의 온도 상승과 전자 누설의 잠재적 문제도 있다. 최근에는, 미세화에 의존하지 않는 고집적화의 기술개발도 되기 시작하고 있다. 그것의 한 개가 LSI의 3차원화(3DI: 3 Dimensional Integration)의 기술이다. 이 기술의 실현에 필요한 기술의 한가지가, TSV(Through Silicon Via)의 기술이다. 이 기술을 사용한 3D 집적화 LSI 디바이스는, 와이어 본딩 기술을 사용하는 패키지 레벨의 3D 집적화 디바이스와는 달리, 집적하고 있는 한 개 한개의 디바이스간의 전기적 상호접속 특성의 비약적 향상도 기대되어, 차세대의 고집적화 디바이스로서 유력하다.
TSV에 요구되는 관통공의 깊이는 수십 미크론 내지 수백 미크론, 애스펙트비는 10 이상의 가늘고 깊은 구멍이다(고애스펙트비 홀). 이와 같은 홀의 형성에는, 하프 미크론 내지 쿼터 미크론의 미세 회로 패턴의 형성에 최근 채용되고 있는 드라이에칭법과 레지스트 제거용으로서의 산소 플라즈마 애싱법의 채용이 제안되고 있다. 그러나, 이와 같은 드라이에칭법에 있어서는, 형성되는 홀 주변부에 드라이에칭 가스, 레지스트 등에 기인한 퇴적 폴리머가 생겨 홀 내부 및 그것의 주변부에 잔존하여, 고저항화와 전기적 단락을 초래하여 수율 저하의 원인이 된다. 또한, 잔존 퇴적 폴리머의 제거 및 홀 내부의 청정화에는 웨트 세정을 필요로 한다. 따라서, TSV에 있어서도 지금까지와 같은 웨트에칭·세정 공정에의 기대가 증가하고 있다.
그렇지만, 본 발명자들의 검토와 실험에 따르면, 이하와 같은 것이 밝혀져 왔고, 종래법에서의 웨트에칭·세정으로는 불충분하다는 것을 알 수 있었다. 즉, 고애스펙트비 홀의 저부를 에칭하거나, 홀 내부를 세정하는 경우, 종래의 처리액을 사용하면, 홀이 가늘고 깊기 때문에 홀 내부에 처리액(에칭액, 세정액 등)이 침입해 가지 않는 경우가 생기는 일이 있다. 그 때문에, 기대한대로 에칭과 세정을 행할 수 없는 상황이 발생한다. 그것의 해결책으로서, 종래부터 실시되고 있는 방책이지만, 처리액에 계면활성제를 혼입하여 홀 내벽과의 젖음성을 개선해서 이전의 과제를 해결하는 것이 생각된다.
그렇지만, 처리액의 충분한 기능 발휘를 담보하면서 젖음성을 개선해서 그 목적을 달성하려고 하는 제안이 있지만, 에칭에서도 세정에서도 적절한 처리액의 조합이 들어맞지 않고 있는 것이 현재의 상황이다. 또한. 처리액을 피처리 물체 표면으로부터 홀에 공급하려고 하면 홀 내부에 분위기 기체의 기포가 형성되어, 처리액의 홀내 침입을 방해하는 현상이 일어나는 일도 있다. 이 현상은 원통형의 홀에서 현저하게 관찰된다.
복잡하고 미세한 구멍을 복수 갖는 태양 전지용의 다결정 실리콘을, 초음파 진동을 사용해서 세정할 때에, 감압과 가압을 반복하여 행하는 기술이 제안되어 있다(특허문헌 1 참조). 그렇지만, 특허문헌 1에 개시된 기술은, 초음파 진동을 사용하므로, 본건에서 대상으로 하고 있는 TSV와 같은 고애스펙트비의 홀 패턴에 있어서는, 홀을 형성하고 있는 벽면 구성부재의 벽 두께에 대한 벽의 높이가 극단적으로 높기 때문에, 초음파 진동에 의해 벽면 구성부재가 무너져 버린다(패턴 붕괴)는 문제가 발생한다. 이 문제는, 홀의 애스펙트비가 높아질수록, 또한. 홀 패턴이 미세하게 될수록, 현저해진다.
일본국 특개 2012-598호 공보
본 발명은 상기한 점을 감안하여 예의 연구함으로써 이루어진 것으로서, 그것의 목적으로 하는 점은, 피처리 기재에 설치한 홀이 예를 들어 가늘고 깊은 홀이라도, 처리액이 홀 내부에 신속하게 침입하여 충만함으로써 에칭과 세정을 홀 패턴 붕괴가 없이 확실하게 행할 수 있는 홀 내벽면 처리방법을 제공하는 것이다.
본 발명의 일 측면은, 처리액이 부여되는 표면과 상기 표면에 개구를 갖는 마이크로 공실을 내부에 갖고, 상기 마이크로 공실의 애스펙트비(1/r)가 5 이상이거나 또는 애스펙트비가 5 미만이고 또한 V/S(V: 마이크로 공실의 용적, S: 개구의 면적)가 3 이상인 기재가 설치되어 있는 감압가능한 처리 공간을 감압으로 하고, 이어서 상기 감압되어 있는 처리 공간에 상기 처리액을 도입해서 상기 마이크로 공실의 내벽면을 처리하는 것을 특징으로 하는 마이크로 공실의 내벽면 처리방법에 있다.
본 발명에 따르면, 예를 들어 가늘고 깊은 홀이라도, 처리액이 홀 내부에 신속하게 침입하여 충만함으로써 에칭과 세정을 확실하게 행할 수 있다.
도 1은, SOI 기재에 설치된 가늘고 깊은 홀(구멍) 내부에 기포가 존재하여 처리액이 홀 저부까지 침투하여 가지 않는 상황을 설명하기 위한 모식적 설명도이다.
도 2는, 본 발명을 구현화하기 위한 바람직한 제조 시스템의 일례를 설명하기 위한 모식적 구성도이다.
도 3은, 도 2에 나타낸 제조라인의 일부의 모식적 구성도이다.
도 4는, 약통(302) 내부에 구비한 처리(약)액 공급계의 바람직한 구성을 설명하기 위한 모식적 설명도이다.
도 5는, 감압 폐액 타 207의 모식적 구성도이다.
도 6은, 다른 바람직한 처리 챔버를 설명하기 위한 모식적 구성도이다.
도 7은, 도 6의 처리 챔버 501의 내벽면에 설치된 질소(N2) 가스의 분출구의 배열과 분출 방향을 설명하기 위한 모식적 평면도이다.
도 8은, 물의 포화 증기압 곡선을 나타낸 그래프이다.
도 1은, SOI 기재에 설치된 가늘고 깊은 홀(구멍) 내부에 기포가 존재하여 처리액이 홀 저부까지 침투해 가지 않는 상황을 설명하기 위한 모식적 설명도이다.
도 1에 있어서, 부호 100은 SOI 기재, 101은 Si(실리콘) 반도체 기판, 102는 SiO2(산화 실리콘)층, 103은 Si층(103-1, 103-2), 104는 홀, 105는 기포, 106은 처리액, 107은 기체 액체 계면, 108은 내측 벽면(108-1, 108-2), 109는 내부 바닥 벽면, 및, 110은 개구를 나타낸다.
상압 분위기 하에서, SOI 기재(100)의 표면에 처리액을 공급하면, Si층(103)의 내측 벽면에 대한 젖음성이 좋아도, 홀(104) 내부(마이크로 공간)가 처리액으로 충분히 채워지지 않는 상황이 발생하는 경우가 있다(도 1에 일례가 모식적으로 도시된다). 홀(104) 내부가 처리액으로 채워지지 않는 상황을 잘 관찰하면, 홀(104) 내부에 기포(105)가 존재하고 있다. 기포(105)는, SOI 기재(100)를 정지 상태로 유지하고 있으면 처리액(106)으로 막힌 상태에서 홀(104) 내부에 머무르고 있다. 기포(105)가 존재하는 상황에서, SOI 기재(100)에 초음파 진동을 S0I 기재에 걸면 홀(104) 내부에서 기체 액체 교환이 발생하여, 홀(104) 내부는 처리액으로 신속하게 채워진다. 또는, 초음파 진동을 S0I 기재에 걸면서 SOI 기재(100) 표면 위에 처리액을 공급하면 기포의 형성은 비교적 저지되어, 기포(104)가 형성되기 어려워지는 경향이 있다. 그러나, 초음파 진동도 진동이 지나치게 크거나 지나치게 격렬하면, 형성되는 혹은 형성되고 있는 예를 들면 패턴이 무너지므로, 본 발명에 있어서 초음파 진동을 채용하는 것은 바람직하지 않다. 가령 채용한다고 하더라도, 패턴 붕괴가 발생하지 않는 범위에서 초음파 진동을 부드럽게 하는 것이 바람직하다.
홀(104)의 개구 직경을 「r」로 하고, 홀(104)의 개구 위치로부터 내부 바닥 벽면(109)까지의 깊이를 「l」로 하면, 소위 애스펙트비는 「l/r」로 표시된다. 홀(104) 내부에 기포(105)가 형성되는 조건은, 처리액의 표면장력, 점도, 액 조성, 측벽면(108)의 표면 평활성, 사용하는 처리액의 젖음성, 「r」 「l」의 대소와 애스펙트비 등, 파라미터가 많아 일률적으로 논하는 것은 어렵다.
본 발명자들은, 우선, 도 1에 나타낸 것과 같은 구조재의 SOI 기재에, 홀(104)의 내부 구조를 원통으로 한정하지 않고 다양한 홀을 형성하고 처리액으로서 초순수를 사용해서 기포의 형성 경향을 검증하여 보았다. 홀(104)의 내부 구조는 원통 형상에 한정되지 않고, 돈주머니 형상(개구의 하부쪽이 봉투형 또는 테이퍼 형상으로 넓어지고 있다), 사각형 형상(개구가 정사각형, 직사각형, 마름모꼴 등의 사각 형상), 삼각 형상, 육각 형상, 타원 형상, 초타원 형상, 별 형상의 것으로 하고, 사이즈를 다양하게 바꾸어서 작성하였다. 그 결과, 홀(104)의 개구(110)의 면적을 「S」, 내용적을 「V」로 하면, 어떤 형상의 것도, 「V/S」의 값이 「3」 부근으로부터 기포가 형성하기 쉬움이 급속하게 진행하는 경향이 있다는 것을 알았다. 그중에서도, 홀(104)의 내측 벽면이 곡면인 경우(원통이나 타원과 같은)와 코너가 있는(사각형의 경우와 같이) 경우를 비교하면, 곡면의 경우 쪽이 기포의 형성이 보다 되기 쉬워지는 것을 알았다. 그 원인은, 추측에 지나지 않지만, 내벽에 코너가 있으면, 기포는 구체가 되려고 하는 경향이 강하므로, 코너는 기포가 차지하기 어려워져 코너를 통해 액이 내부 바닥 벽면(109)까지 도달하고, 그 결과 기체 액체 교환이 발생하기 쉬워져 홀 공간이 액으로 채워지는 것으로 생각된다.
따라서, 초순수 대신에, 불산과 버퍼드 불산을 각각 사용하여, 내부 바닥 벽면(109)을 구성하는 Si02층(102)을 에칭하여 보았다. 그 결과, 불산의 경우에는, 「V/S」의 값이 「3」 부근에서도 비교적 기포의 형성은 그 정도는 아니었지만(「V/S」의 값이 「3」인 300개의 홀 중에서, 기포 형성한 것은 15 개정도), 버퍼드 불산의 경우에는 80%(240개)의 비율로 기포가 형성되어, 에칭은 충분히 행해지지 않았다. 따라서, 본 발명자들은, 상기한 검증을, 감압가능한 처리 챔버를 준비하고, 감압 상태(30Torr)에서 행해 보았다. 그 결과, 불산 수용액(FH가 1∼20%), 버퍼드 불산(불화 암모늄: 20%, HF: 1∼20%)의 어느쪽도 100%의 비율로 에칭이 완전하게 행해졌다. 이 감압의 효과는, 감압의 정도에 어느 정도 의존은 하지만, 너무 감압으로 하면 그 압력에서의 처리액의 비점을 초과하므로 비점을 초과하지 않는 범위의 감압으로 하는 것이 장치의 설계상 사정이 좋으므로 바람직하다.
본 발명에 있어서는, 홀의 내부 공간을 이후 「마이크로 공실」이라고 한다. 본 발명에 있어서는, 마이크로 공실이 원통이 아닌 구조(「비원통」이라고 한다)인 경우의 「r」의 값은, 그때의 마이크로 공실을 원통으로 간주하고, 비원통의 「S」에서 구한다. 그 경우의 「l」은, 개구 위치로부터 마이크로 공실의 깊숙한 내부에 있는 저벽면 위치까지의 깊이(최대 깊이)로 한다. 본 발명에 있어서의 감압의 효과는, 애스펙트비(l/r)가 5 이상이거나 또는 애스펙트비가 5 미만이고 또한 V/S(V: 마이크로 공실의 용적, S: 개구의 면적)가 3 이상인 경우에 현저해진다. 특히, 처리액이 버퍼드 불산이고, 피처리 물체가 S0I 기재인 경우에 한층 더 현저한 효과를 얻을 수 있다.
본 발명에 있어서, 「l/r」의 값이 5 이상일 때는, 「V/S」의 값에 의존하지 않고, 감압의 효과가 현저하게 얻어진다. 「l/r」의 값이 5 미만일 때는, 「V/S」의 값에 의존하여, 「V/S」<3이면 감압의 효과는 거의 얻어지지 않고, 내부에 기포가 잔류하는 홀의 비율이 높아진다. 본 발명에 있어서는, 「l/r」의 값이 5 미만인 경우, 「V/S」의 값은, 더욱 바람직하게는, 3.5 이상으로 하는 것이 바람직하다.
도 2는, 본 발명을 구현화하기 위한 바람직한 제조 시스템의 일례를 설명하기 위한 모식적 구성도다. 도 3은, 도 2에 나타낸 제조라인의 일부의 모식적 구성도다. 도 2 및 도 3에 있어서, 200은 처리 시스템, 201은 감압 처리 챔버(실), 202는 피처리 물체 설치 테이블, 202-1은 피처리 물체 설치 테이블용의 회전축체, 203은 피처리 물체, 204는 분위기 가스 공급 라인, 205는 처리(약)액 공급 라인, 206은 회수 후드, 207은 감압 폐액 탱크, 208은 대기 혹은 N2 공급 라인, 209는 액체 배출 라인, 210은 회수 라인, 211, 212는 배기 라인, 213은 배기 펌프, 214∼221은 밸브, 222는 처리액용의 공급량 가변 노즐, 301은 스피너, 302는 약통, 및, 303은 알루미늄 프레임을 나타낸다.
처리 시스템(200)은, 감압 처리 챔버(실)(201), 감압 폐액 탱크(207)를 구비하고 있고, 이들의 내부는, 배기 펌프(213)에 의해 소정값으로 감압되는 구성으로 되어 있다. 감압 처리 챔버(실)(201)에는, 외부에서, 분위기 가스 공급 라인(204)을 거쳐 N2 등의 분위기 가스가, 처리액 공급 라인(205)을 거쳐 처리(약)액이, 소정의 타이밍으로 소정량으로 각각 공급된다. 분위기 가스 공급 라인(204)의 도중에는, 유량 조정 기능을 구비한 개폐 밸브가 설치되어 있다. 감압 처리 챔버(201) 내부에는, 피처리 물체 설치 테이블(202)이 피처리 물체 설치 테이블용의 회전축체(201-1)에 고정되어 설치되어 있다. 피처리 물체 설치 테이블(202) 위에로는, 피처리 물체(203)가 설치된다. 분위기 가스 공급 라인(204)을 거쳐 감압 처리 챔버(201) 내부에 공급된 분위기 가스는 화살표 A로 나타낸 것과 같이, 회수 후드(206)를 통해, 처리액 공급 라인(205)을 거쳐 공급된 처리는, 화살표 B로 나타낸 것과 같이, 회수 후드(206)를 통해, 각각 회수 라인(210)으로부터 감압 폐액 탱크(207) 내부에 회수된다. 회수 라인(210)의 도중에는, 개폐 밸브 217이 설치되어 있다.
감압 폐액 탱크(207)에는, 공급 라인(208), 배기 라인 211이 결합되어 있다. 공급 라인(208)은, 대기 혹은 N2용의 공급 라인이다. 감압 폐액 탱크(207) 내부의 폐액(223)은, 액체 배출 라인(209)을 거쳐 감압 폐액 탱크(207) 밖으로 방출된다. 감압 폐액 탱크(207) 내부는, 필요에 따라 공급 라인(208)으로부터 대기 혹은 N2을 공급해서 1기압으로 되돌릴 수 있다. 공급 라인(208)의 도중에는, 개폐 밸브 215가 설치되어 있다. 또한, 액체 배출 라인(209)의 도중에는, 개폐 밸브 216이 설치되어 있다. 감압 처리 챔버(201)는, 배기 라인 212를 거쳐, 폐액 탱크(207)는, 배기 라인 211을 거쳐, 각각 펌프(213)에 의해 감압으로 된다. 배기 라인 211의 도중에는, 밸브 218, 219가, 배기 라인 212의 도중에는, 밸브 220, 221이, 각각 설치되어 있다. 밸브 219, 221은, 유량 가변기구를 구비한 개폐 밸브이다. 배기 펌프(213)는 수분에 내성이 있는 펌프이며, 예를 들면, 다이어프램형 케미컬 드라이 진공펌프, 구체적으로는, DTC-120(ULVAC제)이 바람직하게 채용된다.
처리 챔버(201)와 폐액 탱크(207)는 도 4에 나타낸 것과 같이, 예를 들면, 알루미늄제의 프레임(303)에 부착되어 있다. 프레임(303)에는, 회전축체(202-1)를 회전시키기 위해 설치한 스피너(301)도 부착되어 있다. 처리(약)액 공급 라인(205)의 상류끝에는 처리액이 비축되어 있는 약통(302)이 접속되어 있다.
도 4는, 약통(302) 내부에 구비한 처리(약)액 공급계의 바람직한 구성을 설명하기 위한 모식적 설명도다. 도 4에 있어서, 400은 질소 압송 방식 처리(약)액 공급계, 401은 캐니스터, 402는 처리액 공급 라인, 403, 411은 스톱 밸브, 404는 유량 조절 밸브, 405는 유량계, 406은 미스트 트랩, 407, 408은 질소 가스 공급 라인, 409는 벤트(배기) 밸브, 410은 분류 조인트, 412는 레귤레이터, 413은 조인트, 및, 414, 415는 퀵 커넥터를 나타낸다.
질소 압송 방식의 처리(약)액 공급계(400)는, 캐니스터(1401)에는, 조인트(413)를 거쳐 상류측에 3/8인치 라인과 하류측에 1/4인치 라인이 설치되어 있는 처리액 공급 라인(402)이 퀵 커넥터 414를 거쳐, 1/4인치의 질소 가스 공급 라인 407이 퀵 커넥터 415를 거쳐, 각각 접속되어 있다. 처리액 공급 라인(402)의 도중에는, 스톱 밸브 403, 유량 조절 밸브(4040, 유량계(405)가 설치되어 있다. 그리고, 처리액 공급 라인(402)의 스톱 밸브 403측의 하류 부분은, 처리액 공급 라인(205)에 연결되어 있다. 질소 가스 공급 라인 407의 도중에는, 벤트(배기) 밸브(409), 분류 조인트(410)가 설치되어 있다. 벤트(배기) 밸브(409)는, 캐니스터(401) 내부와 가소 가스 공급 라인 407 내부의 질소 가스를 외부로 배기하기 위한 것이다. 질소 가스 공급 라인 407의 하류측은, 미스트 트랩(406) 내부에 삽입되어 있다. 질소 가스는, 레귤레이터(412), 스톱 밸브 411, 질소 가스 공급 라인 408을 통해 미스트 트랩(406) 내부로 도입된다. 미스트 트랩(406)은, 처리액이 상류측으로 역류하는 것을 방지하기 위해 설치되어 있다.
도 5는, 감압 폐액 타 207의 모식적 구성도다. 도 5에 있어서, 501은 드레인용의 플랜지, 502는 감압용의 플랜지, 503은 폐액 도입용의 플랜지, 504는 가스 도입용의 플랜지, 505는 진공계, 506은 유량계, 및, 507은 액 위치 관찰용 창문을 나타낸다.
감압 폐액 타 207에는, 드레인용의 플랜지(501)를 거쳐 액체 배출 라인 209가, 감압용의 플랜지(502)를 거쳐 액체 배출 라인 211이, 폐액 도입용의 플랜지(503)를 거쳐 회수 라인(210)이, 플랜지 504를 거쳐 공급 라인(208)이 접속되어 있다. 진공계(505)는, 폐액 탱크(207) 내부의 압력을 측정하는 것이다. 폐액 탱크(207)의 상부에는, 폐액 탱크(207) 내부의 폐액의 수위를 관찰하기 위해서 내는 폐액용의 투명부재로 구성된 액 위치 관찰용 창문 504가 설치되어 있다.
도 6은, 다른 바람직한 처리 챔버를 설명하기 위한 모식적 구성도이다. 도 6에 있어서, 600은 감압 처리 챔버, 601은 챔버 구성체, 602는 상부 덮개, 603은 피처리 물체 설치용의 스테이지, 604는 회전축체, 605는 자성 유체 씰, 606은 특수 처리 (약)액 공급 라인, 607은 오존수 공급 라인, 608은 초순수 공급 라인, 609, 610, 611, 618은 유량계, 612, 613, 614, 617, 621, 624는 밸브, 615는 가스 도입 라인, 619는 가스 배출 라인, 616, 620, 623은 플랜지, 622는 폐액 라인, 625는 관찰용 창문(625-1, 625-2), 및, 626은 진공계를 나타낸다.
도 6에 나타낸 감압 처리 챔버(600)가, 도 2에 나타낸 감압 처리 챔버(201)와 다른 점은, 특수 처리 (약)액 공급 라인(606), 오존수 공급 라인(607), 초순수 공급 라인(608)의 3개의 공급 라인을 구비한 것이다. 그 이외는, 또 한가지 다른 점을 제외하고, 감압 처리 챔버 201과 구조상은 기본적으로 변하지 않는다. 또 한가지 다른 점은, 감압 처리 챔버(600)에, 가스 도입 라인(615), 가스 배출 라인(619)이 부착되어 있는 것이다. 가스 도입 라인(615)을 통해 감압 처리 챔버(600) 내부의 분위기 가스가 도입된다. 가스 도입 라인(615)은, 플랜지 616에 의해 감압 처리 챔버(600)에 부착되어 있다. 가스 도입 라인(615)의 도중에는, 개폐용의 밸브 617, 유량계 618이 설치되어 있다. 가스 배출 라인(619)은, 감압용의 플랜지 620에 의해 감압 처리 챔버(600)에 부착되어 있다. 가스 배출 라인 615의 도중에는, 개폐용의 밸브 621이 설치되어 있다. 가스 배출 라인 615의 하류측은, 진공펌프 213과 동일한 펌프(미도시)에 접속되어 있다. 감압 처리 챔버(600)는, 챔버 구성체(601)와 상부 덮개(602)로 내부가 감압 상태로 유지되도록 구성된다. 상부 덮개(602)에는, 챔버(600) 내부를 관찰하기 위한 2개의 관찰용 창문(625-1, 625-2)이 설치되어 있다. 감압 처리 챔버(600)의 내부에는, 피처리 물체가 설치되는 피처리 물체 설치용의 스테이지(603)가 설치되어 있다. 스테이지(603)에는, 스테이지(603)를 회전시키기 위한 회전축체(604)가 분리 가능한 상태로 고정 설치되어 있다. 회전축체(604)는, 자성 유체 씰(605)로 씰링되어 감압 처리 챔버(600)의 외부에 설치되어 있는 스피너의 회전축체에 접합되어 있다. 특수 처리 (약)액 공급 라인(606)의 도중에는, 유량계 609, 밸브 612가 설치되어 있다. 오존수 공급 라인(607)의 도중에는, 유량계 610, 밸브 613이 설치되어 있다. 초순수 공급 라인(608)의 도중에는, 유량계 611, 밸브 614가 설치되어 있다. 감압 처리 챔버(600)의 저부에는, 폐액 라인(622)이 플랜지 623에 의해 감압 처리 챔버(600)에 부착되어 있다. 폐액 라인(622)의 도중에는, 개폐용의 밸브 624가 설치되어 있다. 감압 처리 챔버(600)의 측면에는, 감압 처리 챔버(600) 내부의 압력을 측정하기 위한 진공계(626)가 부착되어 있다.
도 7은, 도 6의 처리 챔버 601의 내벽면에 설치된 질소(N2) 가스의 분출구의 배열과 분출 방향을 설명하기 위한 모식적 평면도다. 도 7에 있어서, 701은 가스 분출 내벽관, 및, 702는 가스 분출구를 나타낸다.
가스 도입 라인(615)에 결합된 가스 분출 내벽관(701)이 감압 처리 챔버(600)의 내벽에 부착되어 있다. 가스 분출 내벽관(701)에는, 감압 처리 챔버(600)의 내부 공간의 중심축으로 분출 방향이 향하고 있는 가스 분출구(702)가 소정 수 설치되어 있다. 가스 분출구(702)의 분출 직경과 개수는, 소정의 가스 분출 유속으로 되도록 설계된다.
본 발명에 있어서는, 가스 분출구(702)로부터의 가스 분출(내뿜음) 유속은, 가스의 분출에 의해 처리 챔버 내에서 가능한한 교반 작용 혹은 난류 작용이 일어나지 않도록 미리 적적히 설계시에 정해지지만, 더욱 정확하게는 가스 분출의 예비실험에 있어서 최적값을 결정하는 것이 바람직하다. 가스 분출에 의한 교반 작용 혹은 난류 작용의 정도는, 가스 배기속도에도 의존하고, 본 발명에 있어서는, 바람직하게는, 0.1∼5.0m/sec, 더욱 바람직하게는, 0.5∼3.0/sec, 최적으로는 2.0m/sec 전후로 하는 것이 바람직하다. 예를 들면, 직경 2mm의 분출구(702)를 도시한 것과 같이 20개 반원주 위에 설치하는 경우에는, 감압 처리 챔버(600) 내부에 200cc/min의 양으로 N2 가스를 흘려보내는 것이 바람직하다. 이때의 N2 가스의 유속은, 2.0m/sec이다. 본 발명에 있어서는, 처리액은, 기체의 흡수 능력을 높이기 위해 미리 충분히 탈기해 두는 것이 바람직하다. 또한, 처리액 공급용의 라인은, 산소 투과성을 억제하고 있는 수지제의 적층 튜브(니치아스주식회사제)를 사용하는 것이 바람직하다. 지금까지의 설명에 있어서는, 분위기 가스로서, N2 가스 또는 대기 가스를 예시적으로 들어 설명하여 왔지만, 이들 가스 대신에, C02 가스를 사용하면, 처리액에의 용해량을 증가시킬 수 있으므로 바람직하다.
도 8은, 물의 포화 증기압 곡선을 나타낸 그래프다. 횡축은, 온도(℃), 종축은, 압력(Torr)을 나타낸 것이다. 본 발명에 있어서는, 처리 챔버 내부를 감압으로 해서 처리액을 도입하지만, 그 감압의 정도는, 처리액의 비등을 피하기 위해 30Torr를 상한으로 하는 것이 바람직하다. 감압하에서 처리액을 피처리 기재 표면 위에 공급한 후 가압하면, 예를 들어 홀 내부에 기포가 잔류하고 있었다고 하더라도, 기포의 체적이 가압에 의해 축소하여 홀에서 빠져나가기 쉬워지므로 바람직하다. 예를 들면, 30Torr의 감압으로부터 760Torr까지 가압하면, 기포의 체적은 약 1/25가 된다. 따라서, 본 발명에 있어서는, 감압하여 처리액을 충분히 공급하고, 그후에 가압하는 것도 바람직한 태양이다. 더구나, 이 감압과 가압은, 반복하여 발생해도 된다.
이상, 본 발명에 대해 구체적으로 설명하여 왔지만, 본 발명의 기술은, TSV에 한정되지 않고, 고애스펙트비 홀을 필요로 하는 기술이면, 예를 들면, MEMS 등의 기술분야에도 적용가능하다.
100…SOI 기재
101…Si(실리콘) 반도체 기판
102…SiO2(산화 실리콘)층
103…Si층(103-1, 103-2)
104…홀
105…기포
106…처리액
107…기체 액체 계면
108…내측 벽면(108-1, 108-2)
109…내부 바닥 벽면
110…개구
200…처리 시스템
201…감압 처리 챔버(실)
202…피처리 물체 설치 테이블
202-1…피처리 물체 설치 테이블용의 회전축체
203…피처리 물체
204 …분위기 가스 공급 라인
205…처리(약)액 공급 라인
206…회수 후드
207…감압 폐액 탱크
208 …대기 혹은 N2 공급 라인
209…액체 배출 라인
210…회수 라인
211, 212…배기 라인
213…배기 펌프
214, 215, 216, 217, 218, 219, 220, 221…밸브
222…처리액용의 공급량 가변 노즐
301…스피너
302…약통
303…알루미늄 프레임
400…질소 압송 방식 처리(약)액 공급계
401…캐니스터
402…처리액 공급 라인
403, 411…스톱 밸브
404…유량 조절 밸브
405…유량계
406…미스트 트랩
407, 408…질소 가스 공급 라인
409…벤트(배기) 밸브
410…분류 조인트
412…레귤레이터
413…조인트
414, 415…퀵 커넥터
501…드레인용의 플랜지
502…감압용의 플랜지
503…폐액 도입용의 플랜지
504…가스 도입용의 플랜지
505…진공계
506…유량계
507…액 위치 관찰용 창문
600…감압 처리 챔버
601…챔버 구성체
602…상부 덮개
603…피처리 물체 설치용의 스테이지
604…회전축체
605…자성 유체 씰
606…특수 처리 (약)액 공급 라인
607…오존수 공급 라인
608…초순수 공급 라인
609, 610, 611, 618…유량계
612, 613, 614, 617, 621, 624…밸브
615…가스 도입 라인
619…가스 배출 라인
616, 620, 623…플랜지
622…폐액 라인
625…관찰용 창문(625-1, 625-2)
626…진공계
701…가스 분출 내벽관
702…가스 분출구

Claims (1)

  1. 처리액이 부여되는 표면과 상기 표면에 개구를 갖는 마이크로 공실을 내부에 갖고, 상기 마이크로 공실의 애스펙트비(1/r)가 5 이상이거나 또는 애스펙트비가 5 미만이고 또한 V/S(V: 마이크로 공실의 용적, S: 개구의 면적)가 3 이상인 기재가 설치되어 있는 감압가능한 처리 공간을 감압하고, 이어서 상기 감압되어 있는 처리 공간에 상기 처리액을 도입해서 상기 마이크로 공실의 내벽면을 처리하는 것을 특징으로 하는 마이크로 공실의 내벽면 처리방법.
KR1020157030067A 2013-04-18 2013-04-18 마이크로 공실의 내벽면 처리방법 KR20150136499A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/002645 WO2014170928A1 (ja) 2013-04-18 2013-04-18 マイクロ空室の内壁面処理方法

Publications (1)

Publication Number Publication Date
KR20150136499A true KR20150136499A (ko) 2015-12-07

Family

ID=51416752

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157030067A KR20150136499A (ko) 2013-04-18 2013-04-18 마이크로 공실의 내벽면 처리방법

Country Status (5)

Country Link
US (1) US20160064213A1 (ko)
JP (1) JP5549026B1 (ko)
KR (1) KR20150136499A (ko)
CN (1) CN105122425A (ko)
WO (1) WO2014170928A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374742B (zh) * 2014-09-02 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
NL2014598B1 (en) * 2015-04-08 2017-01-20 Suss Microtec Lithography Gmbh Method for coating a substrate.
JP6685197B2 (ja) * 2016-07-26 2020-04-22 東京エレクトロン株式会社 基板処理装置およびノズル
TWI765936B (zh) 2016-11-29 2022-06-01 美商東京威力科創Ｆｓｉ股份有限公司 用以對處理腔室中之微電子基板進行處理的平移與旋轉夾頭
US10843236B2 (en) 2017-01-27 2020-11-24 Tel Manufacturing And Engineering Of America, Inc. Systems and methods for rotating and translating a substrate in a process chamber
KR102400186B1 (ko) * 2017-06-19 2022-05-20 삼성전자주식회사 공정 챔버 및 이를 포함하는 기판 처리 장치
US11545387B2 (en) 2018-07-13 2023-01-03 Tel Manufacturing And Engineering Of America, Inc. Magnetic integrated lift pin system for a chemical processing chamber
JP2021034561A (ja) * 2019-08-23 2021-03-01 キオクシア株式会社 半導体製造装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795541B2 (ja) * 1986-07-02 1995-10-11 松下電器産業株式会社 処理方法
JPH0444322A (ja) * 1990-06-11 1992-02-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5368634A (en) * 1993-07-26 1994-11-29 Hughes Aircraft Company Removing bubbles from small cavities
JPH09275085A (ja) * 1996-04-05 1997-10-21 Hitachi Ltd 半導体基板の洗浄方法ならびに洗浄装置および半導体基板製造用成膜方法および成膜装置
US5966631A (en) * 1997-10-03 1999-10-12 International Business Machines Corporation Forced plug processing for high aspect ratio structures
US7125809B1 (en) * 2000-08-31 2006-10-24 Micron Technology, Inc. Method and material for removing etch residue from high aspect ratio contact surfaces
US7935571B2 (en) * 2008-11-25 2011-05-03 Freescale Semiconductor, Inc. Through substrate vias for back-side interconnections on very thin semiconductor wafers
JP5201048B2 (ja) * 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
US20120102778A1 (en) * 2010-04-22 2012-05-03 Ismail Kashkoush Method of priming and drying substrates
JP5278492B2 (ja) * 2010-06-16 2013-09-04 株式会社デンソー 半導体装置の製造方法
JP6326041B2 (ja) * 2012-04-17 2018-05-16 プラクスエア・テクノロジー・インコーポレイテッド 二酸化炭素の精製された多相のプロセスツールへのデリバリーシステム

Also Published As

Publication number Publication date
JP5549026B1 (ja) 2014-07-16
JPWO2014170928A1 (ja) 2017-02-16
US20160064213A1 (en) 2016-03-03
WO2014170928A1 (ja) 2014-10-23
CN105122425A (zh) 2015-12-02

Similar Documents

Publication Publication Date Title
KR20150136499A (ko) 마이크로 공실의 내벽면 처리방법
KR101187375B1 (ko) 반도체 기판의 실리콘 산화막의 식각방법
KR101990175B1 (ko) 초음파 세정 방법
JP2008300429A (ja) 半導体基板洗浄方法、半導体基板洗浄装置、及び液中気泡混合装置
WO2008086479A2 (en) Tunable megasonics cavitation process using multiple transducers for cleaning nanometer particles without structure damage
JP2012209299A (ja) 基板処理方法および基板処理装置
US7373941B2 (en) Wet cleaning cavitation system and method to remove particulate wafer contamination
US10020222B2 (en) Method for processing an inner wall surface of a micro vacancy
TWI487022B (zh) Method of treating inner wall of fine pores
JP3495121B2 (ja) 洗浄方法及び装置
JP6243802B2 (ja) デバイスの製造方法
TW201448022A (zh) 微細空孔之內壁面處理方法
JP2014212299A (ja) マイクロ空室の内壁面処理方法
KR20040010194A (ko) 기판 처리방법 및 기판 처리장치
TWI567810B (zh) The method of making the inner wall surface of the micro chamber and the manufacturing method of the component
TWI610355B (zh) 微空室之內壁面處理方法及元件之製造方法
JP5561811B1 (ja) エッチング方法及びｌｓｉデバイスの製造方法、並びに３ｄ集積化ｌｓｉデバイス製造方法
US9117760B2 (en) Method and system for energized and pressurized liquids for cleaning/etching applications in semiconductor manufacturing
KR101987709B1 (ko) 사류체 노즐
KR101935578B1 (ko) 고온혼상유체 세정시스템 및 세정방법
JP5358910B2 (ja) 炭酸水の製造装置及び製造方法
JP6020626B2 (ja) デバイス用Ｇｅ基板の洗浄方法、洗浄水供給装置及び洗浄装置
JP2009111093A (ja) 半導体基板の製造方法
CN109037103B (zh) 一种应用雾化法清洗晶圆表面的半导体设备与工艺
CN117568885A (zh) 一种深孔电镀的预处理方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application