KR20150126295A - 이온 주입된 레지스트 제거를 향상시키기 위한 플라즈마 건식 스트립 전처리 - Google Patents

이온 주입된 레지스트 제거를 향상시키기 위한 플라즈마 건식 스트립 전처리 Download PDF

Info

Publication number
KR20150126295A
KR20150126295A KR1020150060707A KR20150060707A KR20150126295A KR 20150126295 A KR20150126295 A KR 20150126295A KR 1020150060707 A KR1020150060707 A KR 1020150060707A KR 20150060707 A KR20150060707 A KR 20150060707A KR 20150126295 A KR20150126295 A KR 20150126295A
Authority
KR
South Korea
Prior art keywords
substrate
temperature
light
popping
photoresist
Prior art date
Application number
KR1020150060707A
Other languages
English (en)
Other versions
KR102404900B1 (ko
Inventor
3세 이반 엘. 베리
글렌 길크리스트
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20150126295A publication Critical patent/KR20150126295A/ko
Application granted granted Critical
Publication of KR102404900B1 publication Critical patent/KR102404900B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/36—Imagewise removal not covered by groups G03F7/30 - G03F7/34, e.g. using gas streams, using plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/2605—Bombardment with radiation using natural radiation, e.g. alpha, beta or gamma radiation
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/708—Construction of apparatus, e.g. environment aspects, hygiene aspects or materials
    • G03F7/70858—Environment aspects, e.g. pressure of beam-path gas, temperature
    • G03F7/70866—Environment aspects, e.g. pressure of beam-path gas, temperature of mask or workpiece
    • G03F7/70875—Temperature, e.g. temperature control of masks or workpieces via control of stage temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216—Mask projection systems
    • G03F7/70341—Details of immersion lithography aspects, e.g. exposure media or control of immersion liquid supply
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67201—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the load-lock chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

기판을 프로세싱하기 위한 시스템들 및 방법들은 미리 결정된 파장 범위를 갖는 UV 광원으로부터의 UV 광에 기판을 노출시키는 것을 포함한다. 기판은 이온 충격을 받았던 포토레지스트 층을 포함한다. 방법은 기판을 UV 광에 노출시키는 동안 기판의 온도를 제 1 온도 이하의 온도로 제어하는 단계를 포함한다. 방법은 기판을 UV 광에 노출시키는 단계 후에, 상기 기판의 온도를 스트립 프로세스 온도 이하의 온도로 유지하는 동안 플라즈마를 사용하여 상기 포토레지스트 층을 제거하는 단계를 포함한다.

Description

이온 주입된 레지스트 제거를 향상시키기 위한 플라즈마 건식 스트립 전처리{PLASMA DRY STRIP PRETREATMENT TO ENHANCE ION IMPLANTED RESIST REMOVAL}
본 개시는 기판 프로세싱에 관한 것이고, 보다 구체적으로 이온 주입 후에 기판으로부터 포토레지스트를 제거하기 위한 시스템들 및 방법들에 관한 것이다.
본 명세서에 제공된 배경기술 설명은 일반적으로 본 개시의 맥락을 제공하기 위한 것이다. 본 발명자들의 성과로서 본 배경기술 섹션에 기술되는 정도의 성과 및 출원시 종래 기술로서 인정되지 않을 수도 있는 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
기판 프로세싱 시스템들은 기판 상에 막을 증착하거나 제거하기 위해 사용된다. 프로세싱 동안, 포토레지스트 층이 기판 상에 증착될 수도 있다. 이어서 포토레지스트 층은 나중의 이온 주입을 위해 마스크되거나 마스크되지 않은 영역들을 규정하도록 패터닝될 수도 있다. 이온 주입 동안, 재료의 이온들이 전기장 내에서 가속되고 기판으로 지향된다. 이온들은 기판의 물리적, 화학적, 및/또는 전기적 속성들을 변화시키도록 사용된다. 기판의 마스크된 영역들은 이온들을 차단하도록 사용된다. 이온들은 마스크되지 않은 영역들 내에서 기판의 노출된 층에 주입된다. 이온 주입 단계가 완료될 때, 포토레지스트 마스크는 통상적으로 추가 프로세싱이 수행되기 전에 제거된다.
이제 도 1a 내지 도 1c를 참조하면, 기판을 프로세싱하기 위한 방법들이 도시된다. 도 1a에서, 20에서, 포토레지스트 층은 예를 들어, 스핀 코팅 또는 다른 적합한 방법들을 사용하여 기판의 외측 표면 상에 형성된다. 22에서, 포토레지스트 층은 마스크되거나 마스크되지 않은 영역들로 패터닝된다. 24에서, 기판은 이온들로 충격을 받는다. 이온들은 기판의 마스크되지 않은 영역들의 기판 내로 주입된다. 기판의 마스크된 포토레지스트 층은 이온들을 차단한다. 후속 프로세싱 동안, 포토레지스트 층이 26에서 제거된다. 28에서, 기판의 추가 프로세싱이 수행된다.
도 1b에서, 포토레지스트 층은 포토레지스트를 크로스링크하기 위해 30에서 UV (자외선) 광에 노출될 수도 있다. UV 광으로의 노출은 24에서 이온들로 충격 받기 전에 수행된다.
도 1c에서, 이온 충격 후에 포토레지스트 층을 제거하는 방법이 도시된다. 34에서, 기판은 프로세싱 스테이션 내에 배열된다. 36에서, 기판은 미리 결정된 온도로 가열된다. 일부 예들에서, 기판은 285 ℃의 온도로 가열된다. 38에서, 프로세스 가스들은 프로세싱 스테이션에 공급되고, 플라즈마가 공급되거나 점화되고, 그리고 플라즈마는 포토레지스트를 스트립 (strip) 한다.
포토레지스트 층의 마스크된 영역들로의 고 이온 주입 도즈 (약 1 x 1015 ions/㎠보다 큼) 는 포토레지스트 층의 최외곽 표면 상에 경탄소질 크러스트 층 (hard carbonaceous crust layer) 을 생성할 수도 있다. 일부 예들에서, 크러스트 층은 대략 700 Å의 두께를 갖는다. 부가적으로, 이온 주입 프로세스는 체인 분리 메커니즘 (chain scission mechanism) 또는 이온 주입 프로세스에 의해 생성되는 광산 (photoacid) 에 의해 유발된 포토레지스트 디프로텍션 (photoresist deprotection) 반응에 의해 보다 작고 보다 휘발성의 부분들 (fractions) 로 아래에 놓인 포토레지스트를 분해한다.
플라즈마를 사용하여 크러스트 층을 제거하는 것은 크러스트 층/플라즈마 반응의 고 활성화 에너지 (1.6 내지 2.6eV) 로 인해 상승된 온도를 요구한다. 그러나, 주입된 포토레지스트는 크러스트 층 아래의 단편화된 포토레지스트에 의해 방출되는 가스 압력으로 인해 가열될 때 폭발하거나 팝핑하는 (pop) 경향을 갖는다. 팝핑은 디펙트들을 생성하고 라인 파괴 (line break) 를 유발한다. 일부 방법들은 스트립 프로세스 온도를 팝핑이 발생하는 온도 아래로 감소시킨다. 그러나, 이들 보다 낮은 온도들은 또한 애시 레이트 (ash rate) 및 쓰루풋을 상당히 감소시킨다.
도 1b에 도시된 바와 같이, 기판을 UV 광에 노출시키는 단계는 포토레지스트 층을 크로스링크하기 위해 이온 주입하기 전에 사용된다. 이 방법은 기판이 팝핑하는 경향을 줄이지만 UV 노광은 임계 치수 (CD: critical dimension) 손실을 유발한다. 부가적으로 화학적으로 증폭된 포토레지스트들의 출현으로, UV 노광은 또한 가열될 때 디프로텍션 반응을 유발하고 UV 노광이 방지하도록 설계된 원치 않은 휘발성 화합물들을 생성하는, 광산들을 생성한다.
기판을 프로세싱하기 위한 방법은 미리 결정된 파장 범위를 갖는 UV 광원으로부터의 UV 광에 기판을 노출하는 단계를 포함한다. 기판은 이온 충격을 받았던 포토레지스트 층을 포함한다. 이 방법은 기판을 UV 광에 노출하는 동안, 기판의 온도를 제 1 온도 이하의 온도로 제어하는 단계를 포함한다. 방법은 기판을 UV 광에 노출한 후 기판의 온도를 스트립 프로세스 온도보다 낮게 유지하는 동안 플라즈마를 사용하여 포토레지스트 층을 제거하는 단계를 포함한다.
다른 특징들에서, 제 1 온도는 디프로텍션 반응을 개시하기 위한 열 활성화 문턱값 이하이다. 제 1 온도는 75 ℃ 이하이다. 제 1 온도는 50 ℃ 이하이다.
다른 특징들에서, 기판은 기판을 UV 광에 노출하기 전에 비처리된 팝핑 온도를 갖는다. 기판은 기판이 UV 광에 노출된 후에 UV-처리된 팝핑 온도를 갖는다. UV-처리된 팝핑 온도는 비처리된 팝핑 온도보다 높다. 스트립 프로세스 온도는 비처리된 팝핑 온도 이상 UV-처리된 팝핑 온도 이하의 온도로 설정된다. 스트립 온도는 비처리된 팝핑 온도 이상 UV-처리된 팝핑 온도보다 10 내지 40 ℃ 낮다.
다른 특징들에서, 미리 결정된 파장 범위는 172 내지 245 ㎚이다. 기판 내에서의 이온의 도즈량 (dosing) 은 약 1 x 1015 ions/㎠보다 크다. 방법은 기판을 UV 광에 노출하는 동안 퍼지 가스를 흘리는 단계를 포함한다.
기판을 프로세싱하기 위한 기판 프로세싱 시스템은 미리 결정된 파장 범위를 갖는 UV 광에 기판을 노출시키기 위한 UV 광원을 포함하는 제 1 프로세싱 스테이션을 포함한다. 기판은 이온 충격을 받았던 포토레지스트 층을 포함한다. 제 1 기판 지지부는 기판을 지지하고 UV 광으로의 노출 동안, 기판의 온도를 제 1 온도 이하의 온도로 제어한다. 제 2 프로세싱 스테이션은 기판을 지지하고 포토레지스트 스트립 동안 기판의 온도를 스트립 프로세스 온도로 제어하기 위한 제 2 기판 지지부를 포함한다. 프로세스 가스 공급부는 포토레지스트 스트립 동안 프로세싱 스테이션으로 프로세스 가스들을 공급한다. 플라즈마 생성기는 포토레지스트 스트립 동안 프로세싱 스테이션 내에서 플라즈마를 생성한다.
다른 특징들에서, 제 1 기판 지지부는 디프로텍션 반응을 개시하기 위해 UV 광으로의 노출 동안 기판의 온도를 열 활성화 문턱값 이하로 제어한다. 제 1 온도는 75 ℃ 이하이다. 제 1 온도는 50 ℃ 이하이다.
다른 특징들에서, 기판은 노출 전에 비처리된 팝핑 온도를 갖는다. 기판은 노출 후에 UV-처리된 팝핑 온도를 갖는다. UV-처리된 팝핑 온도는 비처리된 팝핑 온도보다 크다. 제 2 기판 지지부는 포토레지스트 스트립 동안 기판의 온도를 비처리된 팝핑 온도 이상 UV-처리된 팝핑 온도 이하의 온도로 제어한다. 제 2 기판 지지부는 포토레지스트 스트립 동안 기판의 온도를 비처리된 팝핑 온도 이상 UV-처리된 팝핑 온도보다 10 내지 40 ℃ 낮게 제어한다.
다른 특징들에서, 미리 결정된 파장 범위는 172 내지 245 ㎚이다. 포토레지스트에서 이온 도징은 약 1 x 1015 ions/㎠보다 크다. 제 1 프로세싱 스테이션은 UV 광으로의 노출 동안 퍼지 가스를 흘린다.
본 개시의 다른 적용가능 영역들은 상세한 기술, 청구항들 및 도면들로부터 명백해질 것이다. 상세한 기술 및 구체적인 예들은 단지 예시를 목적으로 의도되고 본 개시의 범위를 제한하도록 의도되지 않는다.
본 개시는 상세한 설명 및 첨부된 도면들로부터 보다 완전히 이해될 것이다.
도 1a 내지 도 1c는 종래 기술에 따른 포토레지스트 층 및 이온 충격을 사용하여 기판을 프로세싱하기 위한 방법들 및 포토레지스트를 스트립하기 위한 방법의 예들을 예시하는 흐름도이다.
도 2는 본 개시에 따른 프로세싱 스테이션들을 포함하는 멀티-스테이지 시퀀셜 프로세싱 툴의 예를 예시하는 기능적 블록도이다.
도 3은 본 개시에 따른 프로세싱 스테이션들을 포함하는 멀티-스테이지 시퀀셜 프로세싱 툴의 다른 예를 예시하는 기능적 블록도이다.
도 4는 본 개시에 따른 프로세싱 스테이션들을 포함하는 멀티-스테이지 시퀀셜 프로세싱 툴의 다른 예를 예시하는 기능적 블록도이다.
도 5는 본 개시에 다른 UV 어셈블리 및 프로세싱 스테이션의 예의 단면도이다.
도 6은 본 개시에 다른 플라즈마 프로세싱 스테이션의 예의 기능적 블록도이다.
도 7a 내지 도 7c는 본 개시에 따른 포토레지스트 층 및 이온 충격을 사용하여 기판을 프로세싱하기 위한 방법들 및 포토레지스트를 스트립하기 위한 방법의 예들을 예시하는 흐름도이다.
도 8은 예시적인 UV 벌브들에 대한 파장의 함수로서 강도를 예시한다.
도면에서, 참조 번호들은 유사한/유사하거나 동일한 엘리먼트들을 식별하기 위해 재사용될 수도 있다.
본 개시에 따라, 기판은 이온 주입 후 그리고 포토레지스트 층이 제거되기 전에 UV 광에 노출된다. 일부 예들에서, 기판들은 UV 광으로의 노출 동안 냉각되고 포토레지스트 제거 동안 미리 결정된 스트립 프로세스 온도 아래의 온도로 유지된다. 본 개시에 따른 UV 전처리는 UV 광원으로 처리되지 않은 기판들에 비해 기판의 팝핑 온도를 상승시킨다. 팝핑 없이 보다 높은 스트립 프로세스 온도로 포토레지스트를 제거하는 능력은 상승된 애시 레이트 및 쓰루풋을 실현한다.
이론에 얽매이지 않고, 이온 주입 프로세스 자체는 광산들을 이미 생성하였고 광산 생성자들을 비활성화한다고 사료된다. 이온 생성된 분열은 UV 여기에 의해 보다 용이하게 교차결합 가능하다. 포토레지스트는 어떻게든 제거되기 때문에, UV 노광으로 인한 CD 손실은 문제가 되지 않는다. 그러나, 광산이 이미 존재하기 때문에, 포토레지스트 층은 UV 노광 동안 디프로텍션 반응이 시작되기 위한 열 활성화 문턱값 아래로 유지될 수도 있다. 일부 예들에서, UV 노광은 디프로텍션 반응을 위해 열 활성화 문턱값 아래에서 수행된다. 일부 예들에서, UV 노광 동안 기판의 온도는 75 ℃ 이하 또는 50 ℃ 이하로 유지되지만, 다른 온도 값들이 사용될 수도 있다.
전술한 예들은 멀티-스테이션 시퀀셜 프로세싱 툴의 맥락에서 기술되었다. 그러나, 전술한 개시가 이와 같이 제한되지 않는다는 것이 이해된다. 오히려, 본 개시는 UV 광원 및 플라즈마 프로세싱 스테이션을 포함하는 임의의 기판 프로세싱 시스템에서 구현될 수 있다. 단지 예를 들면, 플라즈마는 RF 소스 및 매칭 네트워크 또는 다른 적합한 디바이스를 사용하여 생성된 RF 플라즈마이거나 플라즈마 튜브 또는 다른 적합한 디바이스를 사용하여 생성된 마이크로웨이브 플라즈마일 수 있다. 플라즈마는 프로세싱 챔버 내에서 또는 원격으로 생성될 수 있다.
이제 도 2를 참조하면, 기판 프로세싱 툴 (100) 의 예를 예시하는 기능적 블록도가 도시된다. 기판 프로세싱 툴 (100) 은 입력 로드록 (102) 을 포함한다. 기판들은 포트 (104) 를 통해 입력 로드록 (102) 내로 도입된다. 기판이 입력 로드록 (102) 내에 위치된 후, 포트 (104) 및 포트 (106) 는 폐쇄되고 밸브 (108) 및 펌프 (110) 는 기판 프로세싱 툴 (100) 내의 압력을 실질적으로 매칭하도록 입력 로드록 (102) 내의 압력을 감소시키기 위해 사용될 수도 있다.
그 후, 포트 (106) 가 개방될 수도 있고 로봇 또는 다른 디바이스가 기판을 복수의 프로세싱 스테이션들 (114-1, 114-2, …, 및 114-P) (집합적으로 프로세싱 스테이션들 (114)) 중 제 1 프로세싱 스테이션 내로 로딩하기 위해 사용될 수도 있다 (P는 1보다 큰 정수). 하나 이상의 프로세싱 스테이션들 (114) 이 이하에 논의되는 바와 같이 플라즈마를 사용하여 기판들을 프로세싱할 수도 있다. 제 1 프로세싱 스테이션 (114-1) 은 UV 어셈블리 (116) 에 의해 생성된 UV 광에 기판을 노출시키도록 사용될 수도 있다. 기판은 기판이 이온 충격을 받았던 후 그리고 포토레지스트가 제거되기 전에 UV 광에 노출된다. 일부 예들에서, UV 노광은 퍼지 가스가 흐르는 동안 발생한다. 일부 예들에서, 퍼지 가스는 질소 (N2), 분자 산소 (O2), 헬륨 (He), 아르곤 (Ar), 암모니아 (NH3), 이들의 조합 또는 다른 적합한 퍼지 가스들을 포함한다. 다른 예들에서, UV 노광은 진공에서 발생한다. 단지 예를 들어, UV 노광은 플라즈마 스트립과 유사한 진공 레벨들에서 발생할 수도 있다. 다른 예들에서, UV 노광은 대기압에서 발생할 수도 있다.
기판이 UV 광에 노출된 후, 인덱싱 메커니즘 (118) 이 프로세싱 스테이션들 (114) 중 후속하는 프로세싱 스테이션으로 기판을 인덱스하기 위해 사용될 수도 있고 다른 기판이 프로세싱 스테이션 (114-1) 내로 로딩될 수도 있다. 플라즈마로의 노출은 프로세싱 스테이션들 중 (114-2와 같이) 다른 프로세싱 스테이션에서 수행된다. 단지 예를 들면, 적합한 플라즈마 화학물질이 형성 가스 FG (forming gas), 암모니아 (NH3), 분자 산소 (O2), 분자 질소 (N2), NH3/O2, O2/FG, O2/N2 와 같은 이들의 조합 및/또는 다른 적합한 플라즈마 가스 화학물질을 포함한다.
프로세싱 스테이션들 (114) 중 다른 프로세싱 스테이션들은 기판의 추가적인 프로세싱을 수행하도록 사용될 수도 있다. 프로세싱 스테이션들 (114-P) 중 마지막 프로세싱 스테이션의 프로세싱이 수행된 후, 로봇 또는 다른 디바이스가 포트 (122) 를 통해 출력 로드록 (124) 으로 기판을 제거하기 위해 사용될 수도 있다. 포트 (122) 는 폐쇄되고 포트 (126) 는 기판으로 하여금 기판 프로세싱 툴 (100) 로부터 제거되게 하도록 개방된다. 밸브 (130) 및 펌프 (132) 는 출력 로드록 (124) 내의 압력을 제어하도록 사용될 수도 있다. 즉, 포트 (122) 를 개방하기 전에, 출력 로드록 (124) 내의 압력은 기판 프로세싱 툴 (100) 과 실질적으로 균등해 질 수도 있다.
일부 예들에서, UV 어셈블리 (116) 는 172 내지 245 ㎚의 파장을 갖는 광을 출력하지만, 다른 파장 범위들이 사용될 수도 있다. 일부 예들에서, 프로세싱 스테이션 (114-1) 은 UV 노광 동안 기판을 페데스탈, 냉각 플레이트 또는 정전 척과 같은 온도 제어된 기판 지지부와 접촉시킴으로써 기판을 냉각한다. 일부 예들에서, 기판은 디프로텍션 반응이 시작되기 위한 열 활성화 문턱값 아래로 유지될 수도 있다. 일부 예들에서, UV 노광은 75 ℃ 이하 또는 50 ℃ 이하의 온도로 수행되지만, 다른 온도 값들이 사용될 수도 있다.
이제 도 3을 참조하면, 프로세싱 툴 (150) 의 다른 예가 도시된다. 이 예에서, UV 어셈블리 (116) 는 입력 로드록 (102) 내에 위치된다. 기판은 플라즈마 프로세싱 스테이션 내로 들어가기 전에 입력 로드록 (102) 내에서 UV 광에 노출된다. UV 광으로의 노출은 기판 프로세싱 툴 (100) 과의 압력 균등화 전, 동안 및/또는 후에 발생할 수도 있다.
이제 도 4를 참조하면, 기판 프로세싱 툴 (160) 의 다른 예를 예시하는 기능적 블록도가 도시된다. UV 광으로의 노출은 진공을 요구하지 않기 때문에, UV 노광 스테이션 (162) 은 소규모-대기 환경을 제공하고 (atmospheric mini-environment) UV 어셈블리 (116) 로부터의 UV 광에 기판을 노출한다. UV 노광 스테이션 (162) 은 포트 (164) 및 166에서 식별된 페데스탈, 플레이트 또는 정전 척과 같은 기판 지지부를 포함할 수도 있다. 본 예에서, 로봇 (170) 은 FOUP (front opening universal pod) 또는 168에서 식별된 다른 전달 디바이스로부터 기판을 회수하도록 사용될 수도 있다. 로봇 (170) 은 FOUP 또는 다른 전달 디바이스 (168) 로부터 기판을 회수하고 기판을 UV 노광 스테이션 (162) 내에 배치한다. 기판은 UV 어셈블리 (116) 에 의해 생성된 UV 광에 노출된다. 이어서, 로봇 (170) 은 기판 프로세싱 툴 (160) 으로 기판을 전달한다. 프로세싱 스테이션들 (114) 중 적어도 하나는 플라즈마 스트립을 수행한다.
이제 도 5를 참조하면, UV 어셈블리 (116) 를 포함하는 프로세싱 스테이션의 예가 도시된다. UV 어셈블리 (116) 는 마그네트론들 (204), 도파관들 (205) 및 공진 캐비티 (208) 를 포함한다. 하우징 (213) 은 하우징부들 (214 및 216) 을 포함한다. 회전 모터 (217) 는 하우징 (213), 기판 또는 UV 어셈블리 (116) 의 다른 부분들에 대해 UV 벌브 (218) 를 회전시키도록 사용될 수도 있다. 일부 예들에서, UV 벌브 (218) 는 UV 노광의 균일성을 증가시키기 위해 UV 처리 동안 회전된다.
반사기 (220) 는 하나 이상의 패시트들 (facets) (221) 을 포함할 수도 있고 하우징부들 (214 및 216) 에 의해 제 위치에 홀딩된다. UV 벌브 (218) 는 반사기 (220) 에 의해 규정된 캐비티 내로 연장된다. 윈도 (226) 는 UV 벌브 (218) 와 기판 사이에 배열된다. 동작 동안, 냉각 제트들 (234) 이 UV 벌브 (218) 를 냉각하기 위해 UV 벌브 (218) 로 냉각 가스를 공급하도록 사용될 수도 있다.
UV 어셈블리 (116) 는 프로세싱 스테이션 (238) 의 상단 측면 상에 배열된다. 페데스탈, 냉각 플레이트, 정전 척, 등과 같은 기판 지지부 (240) 가 프로세싱 스테이션 (238) 내부에 배열된다. 가열기 및/또는 냉각기 (246) 는 UV 노광 동안 미리 결정된 온도를 유지하도록 기판 지지부 (240) 를 가열 및/또는 냉각한다. 일부 예들에서, 냉각만이 수행된다. 제어기 (260) 는 기판 지지부 (240) 으로부터 온도 피드백을 수신하도록 사용될 수도 있다. 예를 들어, 제어기 (260) 는 써모커플 (미도시) 에 커플링될 수도 있다. 제어기는 또한 밸브 (270) 를 통한 퍼지 가스 소스 (272) 로부터의 퍼지 가스의 공급을 제어하도록 사용될 수도 있다.
사용시, 마그네트론들 (204) 은 마이크로웨이브 에너지를 생성한다. 마이크로웨이브 에너지는 UV 벌브 (218) 내의 벌브 충진물 (bulb fill) 을 플라즈마 상태로 여기한다. 직접적인 에너지 및 반사된 에너지는 기판 (244) 으로 전송된다. 일부 예들에서, UV 벌브 (218) 는 최대 400 mW/㎠의 UV 강도를 생성하고 10 ％ 미만의 균일성을 갖고, 여기서, 균일성은 (max-min)/(max+min) 로 규정된다.
이제 도 6을 참조하면, 플라즈마를 사용하여 애싱, 증착 또는 에칭을 수행하기 위한 기판 프로세싱 시스템 (300) 의 예가 도시된다. 기판 프로세싱 시스템 (300) 은 기판 프로세싱 시스템 (300) 의 다른 컴포넌트들을 둘러싸고 플라즈마를 포함하는 프로세싱 스테이션 (302) 을 포함한다. 기판 프로세싱 시스템 (300) 은 상부 전극 (304) 및 하부 전극 (307) 을 포함하는 (페데스탈, 정전 척, 플레이트, 등과 같은) 기판 지지부 (306) 를 포함한다. 기판 (308) 은 상부 전극 (304) 과 하부 전극 (307) 사이에서 기판 지지부 (306) 상에 배열된다. 기판 지지부 (306) 는 필요에 따라 가열되고 냉각된다.
단지 예를 들면, 상부 전극 (304) 은 프로세스 가스들을 도입하고 분배하는 샤워헤드 (309) 를 포함할 수도 있다. 대안적으로, 상부 전극 (304) 은 도전 플레이트를 포함할 수도 있고 프로세스 가스들은 다른 방식으로 도입될 수도 있다. 하부 전극 (307) 은 비도전성 페데스탈 내에 배열된 가열기 코일과 같은 접지된 코일을 포함할 수도 있다. 대안적으로, 기판 지지부 (306) 는 하부 전극 (307) 으로서 기능하는 도전성 플레이트를 포함하는 정전 척을 포함할 수도 있다.
RF 생성기 (310) 는 RF 신호를 생성하고 상부 전극 (304) 및 하부 전극 (307) 중 하나로 출력한다. 상부 전극 (304) 및 하부 전극 (307) 중 다른 하나는 접지되거나 플로팅 (floating) 할 수도 있다. 단지 예를 들면, RF 생성기 (310) 는 매칭 및 분배 네트워크 (312) 에 의해 상부 전극 (304) 또는 하부 전극 (307) 에 피드된 (feed) RF 신호를 생성하는 RF 소스 (311) 를 포함할 수도 있다.
가스 전달 시스템 (330) 의 예가 도 6에 도시된다. 가스 전달 시스템 (330) 은 하나 이상의 가스 소스들 (332-1, 332-2, …, 및 332-N (집합적으로 가스 소스들 (232)) 을 포함하고, N은 0보다 큰 정수이다. 가스 소스들은 프로세스 가스들, 불활성 가스들, 전구체들 및 이들의 혼합물들을 공급한다. 기화된 전구체가 또한 사용될 수도 있다. 가스 소스들 (332) 은 밸브들 (334-1, 334-2, …, 및 334-N (집합적으로 밸브들 (334)) 및 질량 유량 제어기들 (mass flow controllers) (336-1, 336-2, …, 및 336-N (집합적으로 질량 유량 제어기들 (336)) 에 의해 매니폴드 (340) 에 연결된다. 매니폴드 (340) 의 출력은 프로세싱 스테이션 (302) 으로 피드된다. 단지 예를 들면, 매니폴드 (340) 의 출력은 샤워헤드 (309) 로 피드된다.
가열기 및/또는 냉각기 (342) 는 포토레지스트 스트립 동안 미리 결정된 온도를 유지하기 위해 기판 지지부 (306) 를 선택적으로 가열 및/또는 냉각한다. 제어기 (360) 는 기판 프로세싱 시스템 (300) 의 컴포넌트들을 제어하도록 사용될 수도 있다. 제어기 (360) 는 기판 지지부 (306) 로부터 온도 피드백을 수신하도록 사용될 수도 있다. 예를 들면, 제어기 (360) 는 써모커플 (미도시) 에 연결될 수도 있다. 제어기 (360) 는 또한 프로세스를 제어하도록 사용될 수도 있다. 예를 들면, 제어기 (360) 는 플라즈마 온/오프 신호들을 RF 생성기 (310) 로 전송할 수도 있다. 제어기 (360) 는 또한 가스 전달 시스템 (330) 으로부터의 가스 공급을 제어하도록 사용될 수도 있다. 제어기 (360) 는 또한 프로세싱 스테이션 (302) 으로부터의 반응물질들을 배기하도록 사용될 수도 있는, 밸브 (350) 및 펌프 (352) 를 제어할 수도 있다.
이제 도 7a 내지 도 7c를 참조하면, 포토레지스트 및 이온 충격을 사용하여 기판을 프로세싱하기 위한 방법의 예들 및 포토레지스트를 스트립하기 위한 방법들이 도시된다.
도 7a에서, 406에서, 포토레지스트 층이, 예를 들면 스핀 코팅 또는 다른 적합한 방법들을 사용하여 기판에 도포된다. 410에서, 포토레지스트는 마스크되거나 마스크되지 않은 영역들로 패터닝된다. 416에서, 기판은 이온들로 충격을 받는다. 이온들은 마스크되지 않은 영역들의 기판 내로 주입된다. 기판의 마스크된 영역들은 이온들을 차단한다. 418에서, 기판은 포토레지스트 제거 전에 UV 전처리 동안 UV 광에 노출된다. 일부 예들에서, UV 전처리는 미리 결정된 온도보다 낮은 온도로 수행된다. 일부 예들에서, 미리 결정된 온도는 디프로텍션 반응을 시작하기 위해 열 활성화 문턱값보다 낮다. 일부 예들에서, 미리 결정된 온도는 75 ℃ 이하이고 다른 예들에서 미리 결정된 온도는 50 ℃ 이하이지만, 다른 미리 결정된 온도 값들이 사용될 수도 있다. 후속 프로세싱 동안, 포토레지스트는 422에서 제거된다. 426에서, 기판의 추가 프로세싱이 수행된다.
도 7b에서, 포토레지스트를 제거하도록 수행된 단계들이 도시된다. 440에서, 기판은 프로세싱 스테이션 내에 배열되고, 프로세스 가스들이 공급되고 플라즈마가 공급되거나 점화된다. 444에서, 기판의 온도는 스트립 프로세스 온도보다 낮은 미리 결정된 온도로 냉각된다. 스트립 프로세스 온도는 본 명세서에 기술된 UV 노광 후에 기판의 팝핑 온도보다 낮은 온도일 수도 있다. 포토레지스트가 446에서 제거되지 않으면, 제어 단계는 444로 돌아간다. 포토레지스트가 446에서 제거되었으면, 제어 단계는 448로 계속되고 플라즈마를 소화시키거나 공급을 중단한다. 포토레지스트가 제거되었는지 여부의 결정은 테스트 기판들을 사용하거나 다른 방법들을 사용하여 결정된 미리 결정된 스트립 기간들에 기초하여 이루어질 수도 있다.
도 7c에서, 일부 예들에서, 스트립 프로세스 온도는 포토레지스트 크러스트 층이 제거되면 증가될 수도 있다. 포토레지스트 크러스트 층이 제거되지 않았다고 450에서 결정되면, 제어 단계는 444로 돌아간다. 포토레지스트 크러스트 층이 제거되었다고 450에서 결정되면, 제어 단계는 454에서 계속되고 기판의 온도는 제 1 스트립 프로세스 온도보다 높은 제 2 스트립 프로세스 온도로 설정된다. 포토레지스트 층이 도 7c의 446에서 제거되지 않으면, 제어 단계는 454로 돌아간다. 포토레지스트 층이 도 7c의 446에서 제거되었으면, 제어 단계는 448로 계속되고 플라즈마를 소화시킨다. 포토레지스트 크러스트 층 또는 포토레지스트 층이 제거되었는지의 여부의 결정은 테스트 기판들을 사용하거나 다른 방법들을 사용하여 결정된 미리 결정된 스트립 기간들에 기초하여 이루어질 수도 있다.
이제 도 8을 참조하면, UV 강도의 예들이 파장의 함수로서 몇몇 UV 광원들 (Bulb1 및 Bulb2) 에 대해 도시된다. 일 예에서, 1.2 ㎛ 깊이의 UV (DUV : deep UV) 포토레지스트가 20 keV에서 As의 5 x 1015 ions/㎠로 주입된다. 경화 시간들, UV 벌브 파장들, 에너지 UV 노광 시간 및 UV 노광 온도의 예들은 표 1로 아래에 제공된다:
벌브 경화 온도 경화 시간 팝핑 온도 ℃ 스트립 온도1 ℃ TTC, 초
무 UV - - 162 142 400
벌브 1 50 30 187 167 260
벌브 2 50 30 225 205 195
벌브 2 160까지 상승 30 195 - -
벌브 2 50 52 230 210 174
"마이크로-팝핑"을 사용하는 벌브 1 50 30 187 285 125
1스트립 프로세스 온도는 팝핑 온도에 대해 20 ℃ 낮게 설정됨.
2저감된 웨이퍼 가열로 인해 경화 시간 감소 팝핑 온도 상승.
이해되는 바와 같이, 이온 충격 후 그리고 포토레지스트 제거 전에 UV 전처리를 수행하는 것은 처리되지 않은 기판에 비해 기판의 팝핑 온도를 상승시킨다. 그 결과로서, 후속 포토레지스트 제거 동안 사용된 온도는 디펙트들이 감소되면서도 보다 높아질 수 있다. 일부 예들에서, 포토레지스트 제거 동안 사용된 온도는 기판의 비처리된 팝핑 온도보다 높고 기판의 UV 처리된 팝핑 온도보다 낮다. 일부 예들에서, 포토레지스트 제거 온도는 기판의 팝핑 온도보다 10 내지 40 ℃ 낮다. 일부 예들에서, 포토레지스트 제거 온도는 기판의 처리된 팝핑 온도보다 약 20 ℃ 낮다.
전술한 기술은 본질적으로 단순히 예시적이고 어떠한 방법으로도 개시, 이들의 애플리케이션 또는 용도들을 제한하도록 의도되지 않는다. 개시의 광범위한 교시가 다양한 형태들로 구현될 수 있다. 따라서, 본 개시는 특정한 예들을 포함하지만, 다른 수정 사항들이 도면들, 명세서, 및 이하의 청구항들을 연구함으로써 명백해질 것이기 때문에, 본 개시의 진정한 범위는 이렇게 제한되지 않아야 한다. 본 명세서에서 사용된 바와 같이, "A, B, 및 C 중 적어도 하나"라는 구는 비배타적인 논리 OR를 사용하여, 논리적 (A 또는 B 또는 C) 를 의미하는 것으로 해석되어야 한다. 방법 내의 하나 이상의 단계들이 본 개시의 원리들을 변경하지 않고 상이한 순서로 (또는 동시에) 실행될 수도 있다는 것이 이해되어야 한다.
본 출원에서, 이하의 정의들을 포함하여, 용어 제어기는 용어 회로로 대체될 수도 있다. 용어 제어기는 ASIC (Application Specific Integrated Circuit); 디지털, 아날로그, 또는 혼합된 아날로그/디지털 개별 회로; 디지털, 아날로그, 또는 혼합된 아날로그/디지털 집적 회로; 조합 논리 회로; FPGA (field programmable gate array); 코드를 실행하는 프로세서 (공유, 전용, 또는 그룹); 프로세서에 의해 실행되는 코드를 저장하는 메모리 (공유, 전용, 또는 그룹); 기술된 기능을 제공하는 다른 적합한 하드웨어 컴포넌트들; 또는 시스템-온-칩과 같이 상기한 것의 일부 또는 전부의 조합의 일부를 지칭하거나 포함할 수도 있다.
상기에 사용된 바와 같은, 용어 코드는 소프트웨어, 펌웨어, 및/또는 마이크로코드를 포함할 수도 있고 프로그램들, 루틴들, 함수들, 클래스들, 및/또는 객체들을 지칭할 수도 있다. 용어 공유된 프로세서는 다수의 제어기들로부터의 일부 또는 모든 코드를 실행하는 단일 프로세서를 포괄한다. 용어 그룹 프로세서는 추가적인 프로세서들과 조합하여, 하나 이상의 제어기들로부터의 일부 또는 모든 코드를 실행하는 프로세서를 포괄한다. 용어 공유 메모리는 다수의 제어기들로부터의 일부 또는 모든 코드를 저장하는 단일 메모리를 포괄한다. 용어 그룹 메모리는 추가적인 메모리들과 조합하여, 하나 이상의 제어기들로부터의 일부 또는 모든 코드를 저장하는 메모리를 포괄한다. 용어 메모리는 용어 컴퓨터-판독가능 매체의 서브세트일 수도 있다. 용어 컴퓨터-판독가능 매체는 매체를 통해 전파하는 일시적인 전기 신호 및 전자기 신호를 포괄하지 않고, 따라서 유형의 비일시적인 것으로 간주될 수도 있다. 비일시적인 유형의 컴퓨터-판독가능 매체의 비제한적인 예들은 비휘발성 메모리, 휘발성 메모리, 자기 저장장치, 및 광학 저장장치를 포함한다.
본 출원에 기술된 장치들 및 방법들은 하나 이상의 프로세서들에 의해 실행된 하나 이상의 컴퓨터 프로그램들에 의해 부분적으로 또는 완전히 구현될 수도 있다. 컴퓨터 프로그램들은 적어도 하나의 비일시적인 유형의 컴퓨터 판독가능 매체 상에 저장된 프로세서-실행가능 인스트럭션들을 포함한다. 컴퓨터 프로그램들은 또한 저장된 데이터를 포함하고/하거나 의존할 수도 있다.

Claims (20)

  1. 기판을 프로세싱하는 방법으로서,
    미리 결정된 파장 범위를 갖는 UV 광원으로부터의 UV 광에 기판을 노출시키는 단계로서, 상기 기판은 이온 충격을 받았던 (bombarded with ions) 포토레지스트 층을 포함하는, 상기 기판에 UV 광을 노출시키는 단계;
    상기 기판을 UV 광에 노출시키는 동안 상기 기판의 온도를 제 1 온도 이하의 온도로 제어하는 단계; 및
    상기 기판을 UV 광에 노출시킨 후에, 상기 기판의 온도를 스트립 프로세스 (strip process) 온도 이하의 온도로 유지하는 동안 플라즈마를 사용하여 상기 포토레지스트 층을 제거하는 단계를 포함하는, 기판을 프로세싱하는 방법.
  2. 제 1 항에 있어서,
    상기 제 1 온도는 디프로텍션 (deprotection) 반응을 개시하기 위한 열 활성화 문턱값 이하인, 기판을 프로세싱하는 방법.
  3. 제 2 항에 있어서,
    상기 제 1 온도는 75 ℃ 이하인, 기판을 프로세싱하는 방법.
  4. 제 3 항에 있어서,
    상기 제 1 온도는 50 ℃ 이하인, 기판을 프로세싱하는 방법.
  5. 제 1 항에 있어서,
    상기 기판은 상기 기판을 UV 광에 노출시키기 전에 비처리된 팝핑 온도 (untreated popping temperature) 를 갖고,
    상기 기판은, 상기 기판이 UV 광에 노출된 후에, UV-처리된 팝핑 온도를 갖고,
    상기 UV-처리된 팝핑 온도는 상기 비처리된 팝핑 온도보다 높은, 기판을 프로세싱하는 방법.
  6. 제 5 항에 있어서,
    상기 스트립 프로세스 온도는 상기 비처리된 팝핑 온도 이상 그리고 상기 UV-처리된 팝핑 온도 이하의 온도로 설정되는, 기판을 프로세싱하는 방법.
  7. 제 5 항에 있어서,
    상기 스트립 프로세스 온도는 상기 비처리된 팝핑 온도 이상이고 상기 UV-처리된 팝핑 온도보다 10 내지 40 ℃ 낮은, 기판을 프로세싱하는 방법.
  8. 제 1 항에 있어서,
    상기 미리 결정된 파장 범위는 172 내지 245 ㎚인, 기판을 프로세싱하는 방법.
  9. 제 1 항에 있어서,
    상기 기판 내에서의 이온의 도즈량 (dosing) 은 약 1 x 1015 ions/㎠보다 큰, 기판을 프로세싱하는 방법.
  10. 제 1 항에 있어서,
    상기 기판을 UV 광에 노출시키는 동안 퍼지 가스를 흘리는 단계를 더 포함하는, 기판을 프로세싱하는 방법.
  11. 기판을 프로세스하기 위한 기판 프로세싱 시스템으로서,
    제 1 프로세싱 스테이션 및 제 2 프로세싱 스테이션을 포함하고,
    상기 제 1 프로세싱 스테이션은,
    기판을 미리 결정된 파장 범위를 갖는 UV 광에 노출시키기 위한 UV 광원으로서, 상기 기판은 이온 충격을 받았던 포토레지스트 층을 포함하는, 상기 UV 광원; 및
    상기 기판을 지지하고 상기 UV 광으로의 노출 동안, 상기 기판의 온도를 제 1 온도 이하의 온도로 제어하기 위한 제 1 기판 지지부를 포함하고,
    상기 제 2 프로세싱 스테이션은,
    상기 기판을 지지하고 포토레지스트 스트립 동안 상기 기판의 온도를 스트립 프로세스 온도로 제어하기 위한 제 2 기판 지지부;
    상기 포토레지스트 스트립 동안 상기 제 2 프로세싱 스테이션으로 프로세스 가스들을 공급하기 위한 프로세스 가스 공급부; 및
    상기 포토레지스트 스트립 동안 상기 프로세싱 스테이션 내에서 플라즈마를 생성하기 위한 플라즈마 생성기를 포함하는, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  12. 제 11 항에 있어서,
    상기 제 1 기판 지지부는 상기 UV 광으로의 노출 동안 상기 기판의 온도를 디프로텍션 반응을 개시하기 위한 열 활성화 문턱값 이하로 제어하는, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  13. 제 12 항에 있어서,
    상기 제 1 온도는 75 ℃ 이하인, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  14. 제 13 항에 있어서,
    상기 제 1 온도는 50 ℃ 이하인, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  15. 제 11 항에 있어서,
    상기 기판은, 상기 기판을 UV 광에 노출되기 전에, 비처리된 팝핑 온도를 갖고,
    상기 기판은, UV 광에 노출된 후에, UV-처리된 팝핑 온도를 갖고,
    상기 UV-처리된 팝핑 온도는 상기 비처리된 팝핑 온도보다 높은, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  16. 제 15 항에 있어서,
    상기 제 2 기판 지지부는 상기 포토레지스트 스트립 동안 상기 기판의 온도를 상기 비처리된 팝핑 온도 이상 그리고 상기 UV-처리된 팝핑 온도 이하의 온도로 제어하는, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  17. 제 15 항에 있어서,
    상기 제 2 기판 지지부는 상기 포토레지스트 스트립 동안 상기 기판의 온도를 상기 비처리된 팝핑 온도 이상 그리고 상기 UV-처리된 팝핑 온도보다 10 내지 40 ℃ 낮게 제어하는, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  18. 제 11 항에 있어서,
    상기 미리 결정된 파장 범위는 172 내지 245 ㎚인, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  19. 제 11 항에 있어서,
    상기 포토레지스트 내에서의 이온의 도즈량 (dosing) 은 약 1 x 1015 ions/㎠보다 큰, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
  20. 제 11 항에 있어서,
    상기 제 1 프로세스 스테이션은 UV 광으로의 노출 동안 퍼지 가스를 흘리는, 기판을 프로세스하기 위한 기판 프로세싱 시스템.
KR1020150060707A 2014-05-02 2015-04-29 이온 주입된 레지스트 제거를 향상시키기 위한 플라즈마 건식 스트립 전처리 KR102404900B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/268,455 2014-05-02
US14/268,455 US9740104B2 (en) 2014-05-02 2014-05-02 Plasma dry strip pretreatment to enhance ion implanted resist removal

Publications (2)

Publication Number Publication Date
KR20150126295A true KR20150126295A (ko) 2015-11-11
KR102404900B1 KR102404900B1 (ko) 2022-06-02

Family

ID=54355173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150060707A KR102404900B1 (ko) 2014-05-02 2015-04-29 이온 주입된 레지스트 제거를 향상시키기 위한 플라즈마 건식 스트립 전처리

Country Status (4)

Country Link
US (1) US9740104B2 (ko)
KR (1) KR102404900B1 (ko)
CN (1) CN105047546B (ko)
TW (1) TWI654667B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170140074A (ko) * 2016-06-10 2017-12-20 램 리써치 코포레이션 광자-보조된 플라즈마 프로세스를 사용한 라인 에지 거칠기 개선
KR102029445B1 (ko) 2019-05-09 2019-10-08 (주)도아테크 포토레지스트 박리장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935466B (zh) * 2015-12-30 2018-10-30 中微半导体设备(上海)有限公司 气体分配系统及等离子体祛光刻胶装置及其气体分配方法
WO2020102783A1 (en) * 2018-11-16 2020-05-22 Lam Research Corporation Bubble defect reduction
US11348784B2 (en) 2019-08-12 2022-05-31 Beijing E-Town Semiconductor Technology Co., Ltd Enhanced ignition in inductively coupled plasmas for workpiece processing
US11596048B2 (en) * 2019-09-23 2023-02-28 Kla Corporation Rotating lamp for laser-sustained plasma illumination source

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151156A1 (en) * 2000-12-22 2002-10-17 Hallock John Scott Process for removal of photoresist after post ion implantation
KR20060009232A (ko) * 2003-12-18 2006-01-31 동경 엘렉트론 주식회사 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독가능한기록 매체
KR20090116649A (ko) * 2008-05-06 2009-11-11 노벨러스 시스템즈, 인코포레이티드 포토레지스트 스트리핑 방법 및 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105533A (ja) * 1987-10-19 1989-04-24 Hitachi Ltd 半導体装置の製造方法
KR20100076999A (ko) * 2007-10-31 2010-07-06 이케이씨 테크놀로지, 인코포레이티드 포토레지스트 박리를 위한 화합물
CN102253601B (zh) * 2011-08-01 2013-04-24 无锡中微晶园电子有限公司 提高7350光刻胶热稳定性的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020151156A1 (en) * 2000-12-22 2002-10-17 Hallock John Scott Process for removal of photoresist after post ion implantation
KR20060009232A (ko) * 2003-12-18 2006-01-31 동경 엘렉트론 주식회사 기판 처리 방법, 기판 처리 장치 및 컴퓨터 판독가능한기록 매체
KR20090116649A (ko) * 2008-05-06 2009-11-11 노벨러스 시스템즈, 인코포레이티드 포토레지스트 스트리핑 방법 및 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170140074A (ko) * 2016-06-10 2017-12-20 램 리써치 코포레이션 광자-보조된 플라즈마 프로세스를 사용한 라인 에지 거칠기 개선
KR102029445B1 (ko) 2019-05-09 2019-10-08 (주)도아테크 포토레지스트 박리장치

Also Published As

Publication number Publication date
CN105047546B (zh) 2019-04-16
US20150316857A1 (en) 2015-11-05
TW201606859A (zh) 2016-02-16
TWI654667B (zh) 2019-03-21
KR102404900B1 (ko) 2022-06-02
CN105047546A (zh) 2015-11-11
US9740104B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
KR102404900B1 (ko) 이온 주입된 레지스트 제거를 향상시키기 위한 플라즈마 건식 스트립 전처리
CN110634726B (zh) 利用低温晶片温度的离子束蚀刻
TW559988B (en) Method and apparatus for micro-jet enabled, low-energy ion generation and transport in plasma processing
US9443701B2 (en) Etching method
KR102176750B1 (ko) 탄소 성막-에칭-애싱 갭 충전 프로세스
KR101153330B1 (ko) 플라즈마 처리 장치의 클리닝 방법, 그 클리닝 방법을 실행하는 플라즈마 처리 장치 및 그 클리닝 방법을 실행하는 프로그램을 기억하는 기억 매체
CN107808828B (zh) 用于基于uv抑制等离子体不稳定性的系统和方法
TWI686866B (zh) 用以提升光阻剝除性能及改質有機膜的過氧化物蒸氣處理
CN105914144B (zh) 蚀刻方法
EP3086357B1 (en) Method of processing target object to be processed
KR102469451B1 (ko) 마이크로전자 공작물의 제조를 위해 실리콘 질화물층을 영역 선택 에칭하는 방법
KR102538188B1 (ko) 플라즈마 처리 장치의 세정 방법
US10553409B2 (en) Method of cleaning plasma processing apparatus
KR100518615B1 (ko) 시료의 표면처리방법 및 에칭방법
JP6764771B2 (ja) 基板処理装置及び遮熱板
CN115497801A (zh) 基板处理装置及基板处理方法
KR102361775B1 (ko) 플라즈마 처리 방법
KR100801857B1 (ko) 기판 에싱 방법
KR20060116433A (ko) 다운스트림 방식의 플라즈마 처리를 위한 장치 및 방법
JP2016127119A (ja) 多層レジストの除去方法、およびプラズマ処理装置
JPH06104224A (ja) レジスト除去装置及びその使用方法
JP2015070040A (ja) プラズマ処理装置およびプラズマ処理方法

Legal Events

Date Code Title Description
AMND Amendment
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant