KR20150119604A

KR20150119604A - 웨이퍼 레벨 칩 스케일 발광다이오드 패키지

Info

Publication number: KR20150119604A
Application number: KR1020140045148A
Authority: KR
Inventors: 박진성
Original assignee: 박진성
Priority date: 2014-04-16
Filing date: 2014-04-16
Publication date: 2015-10-26
Also published as: KR101616615B1; WO2015160091A1

Abstract

본 발명은 발광다이오드(Light Emitting Diode: LED) 패키지에 관한 것으로, 웨이퍼 상태에서 여러 가지 조건으로 형광체를 코팅할 수 있고, 웨이퍼 단위로 제조되어 공정을 단순화하고 생산성이 향상된 LED 패키지를 제공한다. 본 발명의 LED 패키지는 성장기판, 성장기판에 형성된 에피층, 제1/제2전극층과 절연층, 제1/제2전극층과 전기적으로 연결되게 형성된 전극패드층, LED칩 사이를 부분적으로 절단하여 LED 칩을 둘러싸면서 형성된 절단홈, 절단홈을 충전하면서 LED 칩을 둘러싸면서 형성된 수지댐층, 수지댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함한다. 중앙부 솔더마스크층을 더 포함할 수도 있다.

Description

웨이퍼 레벨 칩 스케일 발광다이오드 패키지 {Wafer Level Chip Scale Light Emitting Diode Package}

본 발명은 발광다이오드(Light Emitting Diode: LED) 패키지에 관한 것으로, 구체적으로는 웨이퍼 단위로 제조되는 칩 스케일 패키지(Chip Scale Package: CSP) 구조의 LED 패키지 및 그 제조방법에 대한 것이다.

LED 패키징 공정은 골드와이어(gold wire), 칩 접합제, 캐리어기판 등의 원자재를 공급받아, 개별 LED 칩과 그 원자재들을 조립하는 여러 공정들로 구성된다. 웨이퍼 단위 제조 방식이 아니라, 칩 단위로 생산되기 때문에 생산성이 낮아서 LED 패키지의 전체 원가에 많은 부분을 차지하게 된다.

최근 웨이퍼 레벨 패키지(Wafer Level Package: WLP) 기술이 적용되고 있으나, WLP는 성장기판에 형성된 칩을 절단해 개별 칩 하나씩 성장기판 보다 큰 캐리어기판(웨이퍼)에 접합하여 와이어 본딩 또는 플립 칩(Flip Chip) 본딩, 몰딩 등의 기존의 패키징 기술을 그대로 적용하고 있다. 여전히, 개별 LED 칩으로 공정이 진행이 되기 때문에 높은 생산성은 가질 수 없고, 공정도 복잡하여 공정 비용이 높고 공정시간이 많이 소요된다.

LED 패키지는 성장기판에 형성된 모든 LED 칩들의 성능을 측정하여 성능별 LED 칩들을 분류(binning)한다. 그리고 각 빈(bin)별로 적합한 조건으로 LED 칩에 형광체 코팅하여 원하는 사양의 LED 패키지를 제조한다. 웨이퍼 내에 LED 칩들의 성능편차가 크기 때문에 binning하여 패키징 하지 않으면 웨이퍼 내의 LED 칩 수율이 낮아지게 된다.

WLP를 포함한 종래의 LED 패키지는 웨이퍼 상태에서 성능별 분류하고, 절단된 개별 LED 칩들의 각 bin별로 패키징을 진행한다. 한 웨이퍼 내에도 성능별로 분류된 여러 가지 bin의 LED 칩들이 있기 때문에 웨이퍼에서 LED 칩을 절단하고 분류하여 개별 LED 칩으로 패키징하게 된다. 그래서 종래의 WLP도 성능별 분류하여 LED 칩들을 절단하게 되고, 각 bin의 개별 LED 칩들을 캐리어기판(웨이퍼)에 접합하고 개별 LED 칩들이 접합되어 있는 캐리어기판(웨이퍼)로 패키징 한다.

LED 칩의 성능편차로 인해 여러 가지 bin이 있는 웨이퍼를 절단하지 않고 그 웨이퍼 상태에서 패키징을 하기 위해서는 웨이퍼 내의 각 bin별로 다른 조건의 형광체 코팅을 할 수 있어야 한다.

성장기판에 형성된 LED칩의 집적도를 그대로 유지된 웨이퍼에 형광체를 디스펜싱으로 코팅할 경우 LED 칩들이 밀집되어 배치된 웨이퍼 상태에서 해당 칩에만 코팅을 할 수 없고 인접한 LED 칩까지 형광체가 흐르게 된다. 또한, 스핀코팅, 스프레이 코팅, 스크린인쇄 또는 몰딩 등을 적용하게 되면 웨이퍼 전면이 동일한 조건으로 형광체가 코팅이 되기 때문에 한 웨이퍼 내에서 여러 가지 다른 조건으로 형광체 코팅하는 것이 곤란해진다.

종래의 WLP는 웨이퍼 상태에서 형광체 코팅하기 위해서 LED 칩 주변에 충분한 공간을 확보하면서 개별 LED 칩들을 성장기판보다 큰 캐리어기판(웨이퍼)에 접합한다. 결국, 종래의 WLP는 성장기판의 LED 칩 집적도를 그대로 유지하지 못하고 LED 칩 집적도가 떨어지고, 생산성도 낮아지고, LED 칩보다 2 ? 3배 큰 LED 패키지의 구조를 가지게 된다.

뿐만 아니라, 종래의 WLP는 개별 LED 칩으로 진행되는 공정을 여전히 적용을 하고 있기 때문에 생산성이 떨어지게 된다. 종래의 WLP는 모든 공정에서 웨이퍼 단위로 생산되는 것은 아니다.

종래의 LED 패키지는 LED 칩과 유사한 크기를 가지는 CSP 형태의 구조가 아니다. 그래서 경박단소화에 한계가 있다.

상술한 종래의 LED 패키지의 문제점들을 해결하고자 본 발명은 웨이퍼 상태에서 여러 가지 다른 조건으로 형광체를 코팅할 수 있는 Wafer Level Chip Scale LED 패키지와 그 제조방법을 제공하기 위한 것이다. 뿐만 아니라, 종래의 WLP는 성장기판에 웨이퍼를 접합하여 LED 패키지를 형성하지만, 본 발명은 성장기판에 접합되는 웨이퍼 없이 성장기판에 직접 전극패드를 형성하여 제조 공정을 더욱 더 간소화할 수 있는 Wafer Level Chip Scale LED 패키지를 제공하기 위한 것이다.

상술한 종래 기술의 문제점을 해결하기 위한 본 발명의 일 실시 예에 따른 LED 패키지는 성장기판, 상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층, 상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층, 상기의 에피층, 제1전극층과 제2전극층이 포함하는 성장기판에 형성된 절연층, 상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층, LED 칩 사이를 부분적으로 절단하여 LED 칩 외곽을 둘러싸면서 형성된 절단홈, 상기의 절단홈을 충전하면서 LED 칩 외곽을 둘러싸면서 형성된 수지댐층, 상기의 수지댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 수지댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 것을 특징으로 한다.

본 발명의 다른 실시 예에 따른 LED 패키지는 성장기판, 상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층, 상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층, 상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층, 상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층, LED 칩 사이를 부분적으로 절단하여 LED 칩 외곽을 둘러싸면서 형성된 절단홈, 상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고 상기의 절단홈을 충전하면서 LED 칩 외곽을 둘러싸면서 형성된 수지댐층, 상기의 수지댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 수지댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 것을 특징으로 한다.

본 발명의 또 다른 실시 예에 따른 LED 패키지는 성장기판, 상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층, 상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층, 상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층, 상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층, LED 칩 사이를 부분적으로 절단하여 LED 칩 외곽을 둘러싸면서 형성된 절단홈, 상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고 상기의 절단홈을 충전하면서 LED 칩 외곽을 둘러싸면서 형성된 금속댐층, 상기의 금속댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 금속댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 것을 특징으로 한다.

본 발명의 또 다른 실시 예에 따른 LED 패키지는 성장기판, 상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층, 상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층, 상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층, 상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층, 상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고, LED 칩 외곽의 에피층을 에칭하고, LED 칩 외곽을 둘러싸면서 형성된 수지댐층, 상기의 수지댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 수지댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 것을 특징으로 한다.

본 발명의 또 다른 실시 예에 따른 LED 패키지는 성장기판, 상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층, 상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층, 상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층, 상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층, 상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고, LED 칩 외곽의 에피층을 에칭하고, LED 칩 외곽을 둘러싸면서 형성된 금속댐층, 상기의 금속댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 금속댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 것을 특징으로 한다.

상술한 실시 예들에 따른 형광체를 포함하는 각 LED 패키지는 형광체층을 덮어서 형성된 보호층 또는 LED 칩과 형광체층 사이에 형성된 투명수지층을 더 포함할 수도 있고, 또는 여러 가지 형광체들로 다중 층 형광체층 형성할 수도 있다. 뿐만 아니라, 다중 층 형광체층에서 형광체들 사이에 투명수지층을 더 포함할 수도 있다.

본 발명의 또 다른 실시 예에 따른 LED 패키지는 성장기판, 상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층, 상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층, 상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층, 상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고, 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층을 포함하고, LED 칩 사이를 절단하여 형성된 것을 특징으로 한다.

상술한 실시 예들에 따른 각 LED 패키지는 솔더마스층을 더 포함할 수도 있다.

본 발명에서 LED 칩 외곽을 둘러싸고 형성된 댐을 이용하여, LED 칩을 절단하지 않고 웨이퍼 상태에서 여러 가지 다른 조건의 형광체를 코팅할 수 있게 된다. 이에 따라 본 발명의 LED 패키지는 개별 LED 칩으로 절단하여 진행되는 공정 없이 웨이퍼 단위로 제조되는 CSP구조를 가지게 되어 공정을 더욱 간소화시킬 수 있고, 생산성을 향상시킬 수 있고 보다 더 경박단소화 시킬 수 있다.

본 발명에서 LED 칩 외곽을 둘러싸고 있는 댐이 형광체가 흘러가는 것을 막아주기 때문에 댐 없이 형광체를 코팅하는 LED 패키지에 비해 형광체 코팅을 용이하게 수행할 수 있다.

에피층이 성장되어 형성된 성장기판에 웨이퍼를 접합하지 않고 성장기판에 에피층과 전기적으로 연결되는 전극패드를 형성하는 Wafer Level Chip Scale LED 패키지로 종래의 WLP 보다 더 제조 공정을 더욱 더 간소화할 수 있다.

도 1a는 본 발명의 일 실시 예에 따른 것으로 성장기판에 에피층, 제1전극층, 제2전극층 및 절연층 형성 후 단면도.
도 1b는 상기의 성장기판을 더 간략히 도시한 단면도.
도 2a은 상기의 성장기판에 시드층 형성 후 단면도.
도 2b는 상기의 시드층에 전극패드층 형성 후 단면도.
도 2c는 상기의 전극패드층을 패턴하여 형성된 LED 패키지 단면도.
도 2d는 본 발명의 변형된 실시 예에 따른 LED 패키지로 전극패드층을 패턴 후 단면도.
도 2e는 본 발명의 변형된 실시 예에 따른 LED 패키지로 솔더마스크층 형성 후 단면도.
도 2f은 상기의 솔더마스크층을 평탄화 후 단면도.
도 3a와 3b는 본 발명의 변형된 실시 예들에 따른 것으로 절단홈 형성 후 단면도.
도 3c는 도 3a의 절단홈을 충전하면서 LED 칩 외곽에 수지댐층 형성 후 단면도.
도 3d는 상기의 수지댐층이 인접한 LED 칩으로 형광체 흘러가는 것을 막아주면서 LED칩에 형광체층 형성 후 LED 패키지 단면도.
도 3e와 3f는 본 발명의 다른 실시 예들에 따른 LED 패키지들로 형광체층 형성 후 단면도.
도 4a와 4b는 본 발명의 변형된 실시 예들에 따른 것으로 성장기판 제거 후 단면도.
도 4c와 4d는 본 발명의 변형된 실시 예들에 따른 LED 패키지들로 수지댐층 및 형광체층 형성 후 단면도.
도 5a는 본 발명의 또 다른 변형된 실시 예에 따른 것으로 댐시드층과 형틀층 형성 후 단면도.
도 5b는 도 5a의 상태에서 LED 칩 외곽을 둘러싸는 금속댐층 형성 후 단면도.
도 5c는 상기의 형틀층을 제거 하고 댐시드층의 노출된 부위를 에칭 후 단면도.
도 5d는 상기의 금속댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형광체층 형성 후 LED 패키지 단면도.
도 5e는 본 발명의 또 다른 변형된 실시 예에 따른 LED 패키지로 형광체층 형성 후 단면도.
도 5f는 상기의 금속댐층의 평면도.
도 6a는 본 발명의 또 다른 실시 예에 따른 것으로 성장기판 제거 후 단면도.
도 6b는 도 6a 상태에서 에피층과 시드층을 에칭 후 단면도.
도 6c와 6d는 본 발명의 또 다른 변형된 실시 예들에 따른 LED 패키지들로 수지댐층과 형광체층을 형성한 LED 패키지 단면도.
도 6e와 6f는 본 발명의 또 다른 실시 예들에 따른 LED 패키지들로 금속댐층과 형광체 층 형성 후 단면도.

첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명한다. 후술하는 용어들은 본 발명에서의 기능을 고려하여 정의된 것으로서, 이는 본 발명의 기술적 사상에 부합되는 개념과 당해 기술분야에서 통용 또는 통상적으로 인식되는 의미로 해석되어야 함을 명시한다. 또한, 본 발명과 관련된 공지기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 설명을 생략한다.

여기서 첨부된 도면들은 설명과 이해의 편의 및 명확성을 위해 일부분을 과장하거나 간략화하여 도시한 것으로 각 구성요소는 실제 크기와 정확하게 일치하지 않는다.

첨부된 도면들에서 보여주는 각 구성요소들의 패턴, 위치, 모양, 형태, 길이 및 두께 등은 본 발명의 실시 예를 설명하기 위한 하나의 예로 이해를 해야 하고 이에 한정하지 않는다.

1형, 2형, 제1 또는 제2라고 명시된 것은 본 발명의 설명을 용이하게 하기 위해 부여한 명칭으로 서로 대응하여 일치되어야 한다는 것을 의미하지 않으며, 이에 한정하지 않는다.

또한, 여기서 언급된 LED 칩 및 LED 패키지는 본 발명의 설명과 이해의 편의를 위해 혼용되어 사용될 수 있다. 본 발명은 LED 칩을 형성하면서 LED 패키지가 동시에 형성되는 발명이어서 LED 칩과 패키지를 정확히 구분하여 나눌 수 없기 때문에 LED 칩과 패키지를 정확한 의미로 구별하지 않고 사용되며, 이 용어들로 본 발명을 한정하고자 하는 것은 아니다.

여기서 사용된 “~ 층”이라는 용어는 한 물질의 하나의 층일 수도 있고, 여러 물질이 혼합된 물질 또는 화합물로 형성된 하나의 층일 수도 있고, 여러 물질이 다중 층으로 형성된 층일 수도 있으며, 이 용어로 본 발명을 한정하고자 하는 것은 아니고 설명을 용이하게 하기 위한 것이다.

어떤 층 또는 구성요소가 “~ 에 (~) 형성/증착/코팅”의 용어와 함께 사용될 때 구성요소들, 층들 또는 구성요소와 층들 사이에 다른 층 또는 구성요소를 포함할 수도 있고, 부분적으로 다른 구성요소 및 층이 포함될 수도 있다. 이에 이들 용어들은 본 발명을 한정하기 위한 것이 아니고 설명을 용이하게 하기 위한 것이다.

도 3e는 본 발명의 일 실시 예로 LED 칩 크기에 따라 웨이퍼에 수천 ~ 수 만개가 배열될 수 있는 LED 패키지들 중 세 개의 LED 패키지들 단면도를 보여준다. 본 실시 예에 따른 LED 패키지는 성장기판(100), 성장기판(100)에 형성된 에피층(104), 제1/제2전극층(201/202)과 절연층(203), 제1/제2전극층(201/202)과 전기적으로 연결되게 형성된 전극패드층(300), LED칩 사이를 부분적으로 절단하여 LED 칩을 둘러싸면서 형성된 절단홈(20), 절단홈(20)을 충전하면서 LED 칩을 둘러싸면서 형성된 수지댐층(21), 수지댐층(21)이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층(22)을 포함한다. 중앙부 솔더마스크층(10)을 더 포함할 수도 있다.

도 1a는 LED칩 세 개를 보여주는 단면도로 성장기판(100)에 성장된 에피층(104), 제1전극층(201), 제2전극층(202) 및 절연층(203)을 포함한다.

에피층들은 1형에피층(101), 2형에피층(103)과 1형과 2형에피층(101/103) 사이에 위치하는 활성층(102)을 포함한다. 하지만, 그 외 버퍼(buffer)층, Undoped-GaN층, Electron Blocking 층 등이 위 또는 아래에 배치될 수도 있다, 여기서, 에피층이라고 하는 것은 이러한 모든 에피층들을 포함한 의미로 사용될 수도 있으며, 이에 대해 한정하지 않는다.

전기적인 연결을 위해 에피층을 에칭하여 활성층(102) 아래에 위치한 1형에피층(101)이 드러나게 하고, 1형/2형에피층(101/103)의 전기적인 연결을 위해 전도성물질을 에피층에 증착하고 패턴하여 제1/제2전극층(201/202)를 형성하고, 그 다음에 절연층(203)을 형성한다.

1형에피층(101)은 제1전극층(201), 2형에피층(103)은 제2전극층(202)과 연결이 된다. 예컨대, 제1/제2전극층(201/202)는 Ni, Au, ITO, Ti, Al, Ag 등의 층으로 형성될 수 있으며, 이들 물질이 조합되어 형성될 수도 있다. 하지만, 이들 물질들로만 한정하지는 않는다.

두 전극층(201/202)은 1형/2형에피층(101/103)과의 전기적인 연결의 목적뿐만 아니라 활성층(102)에서 생성된 빛을 반사하여 광추출성능을 향상시키기 위해 광반사 기능을 할 수도 있다. 그래서 두 전극층(201/202)은 1형/2형에피층(101/103)과의 전기적인 연결과 광반사에 적합한 소재들이 적용이 되어야 성능을 더 향상 시킬 수 있다.

두 전극층(201/202)를 형성 후 성장기판(100)에 절연층(203)을 형성하고 패턴하여 두 전극층(201/202)의 일부가 드러나게 한다. 절연층(203) 패턴으로 노출된 두 전극층(201/203)의 일부분과 전극패드층은 전기적으로 연결이 된다. 전극패드층은 아래에 설명될 것이다. 예컨대, 절연층(203)은 Silicon Oxide, Silicon Nitride 또는 수지 등으로 형성될 수 있다.

도 1b는 1형/2형에피층(101/103) 및 활성층(102)을 포함하여 모든 에피층들을 에피층(104) 하나로 도시하여 보다 더 간략하게 보여주는 단면도이다. 여기서 도시한 도면들은 개략도로 여러 층이 함께 도시하게 되면 본 발명의 요지를 혼동할 가능성이 있기 때문에 도 2에서부터는 모든 에피층들을 에피층(104) 하나로 도시하여 본 발명을 설명한다.

도 2a를 참조하면, 전기적 전도성의 시드(seed)층(204)을 성장기판(100)에 형성한다. 시드층(204)은 아래에 설명될 전극패드층을 전해도금으로 형성하기 위해 필요하게 된다. 시드층(204)은 무전해도금 또는 진공증착 방식을 통해 형성할 수 있고, 이 들을 조합하여 형성할 수도 있다. 시드층(204)은 절연층(203)과 두 전극층(201/202)의 노출된 부위에 형성되어 우수한 접합력을 가질 수 있는 소재가 적용이 되어야 하고 시드층(204) 상에 형성될 전극패드층과도 우수한 접합력을 가지는 소재를 적용하여야 한다.

도 2b는 시드층(204)에 전극패드층(300)을 형성한 후의 단면도를 보여준다. 전극패드층(300)은 제1/제2전극층(201/202)과 전기적인 연결을 위한 것이다. 전극패드층(300)은 전기적 전도성 물질을 도금 또는 진공증착으로 형성할 수 있고, 또는 두 가지 방법을 조합하여 전극패드층(204)을 형성할 수도 있다. 하지만, 이러한 방법으로만 한정하지는 않는다.

전극패드층(300)을 전해도금으로 형성할 경우는 시드층(204)은 전해도금에서 전류가 인가되는 층의 역할을 하게 된다.

도 2b는 전극패드층(300)이 아직 패턴이 되지 않아 제1전극층(201)과 제2전극층(202)이 서로 전기적으로 합선된 상태를 보여주지만, 전극패드층(300) 형성 후 사진공정과 에칭으로 전극패드층(300)을 패턴하여 제1전극층(201)과 제2전극층(202)이 전기적으로 단선이 되게 할 수 있다. 또는, 아래에 설명이 되겠지만, 최종적으로 LED 패키지를 절단하면서 제1전극층(201)과 제2전극층(202)이 서로 전기적인 단선이 되게 할 수도 있다.

뿐만 아니라, Semi-Additive공법을 통해 전극패드층(300)을 형성할 수도 있는데, 이 경우는 패턴된 전극패드층(300)이 형성될 수도 있다.

전극패드층(300)의 형성 및 패턴은 여러 가지 방법과 여러 가지 공정 수순으로 가능하다. 그래서 전극패드층(300)의 형성 및 패턴 과정에 대한 설명은 본 발명의 실시 예를 보다 더 구체적으로 설명하기 위한 하나의 예로 이해해야 하고 이에 대해 한정하지 않는다.

전극패드층(300)을 전해도금으로 형성하지 않은 경우 상술된 시드층(204)이 필요 없을 수도 있다. 전극패드층(300)의 형성하는 방법에 따라서 시드층(204)의 필요 유무가 결정될 수도 있다. 상술 하였듯이, 여기서 설명되는 전극패드층(300) 형성 방법 및 형성과정을 본 발명에서 한정하고자 하는 것이 아니기 때문에 여기서 사용되는 전극패드층이라는 용어는 시드층을 포함하는 의미로 사용될 수도 있고 이에 대해 한정하지 않는다. 여기서 시드층을 설명하는 이유는 본 발명의 실시 예를 보다 더 구체적으로 설명하기 위한 것이다.

도 2c는 LED칩의 중앙부위만 전극패드층(300)을 패턴된 후의 단면도를 보여 주고, 다른 실시 예를 보여주는 도 2d는 LED칩 당 두개의 전극패드가 형성되게 전극패드층(300)을 패턴한 단면도를 보여준다. 도 2d를 참조하면, LED 칩 당 형성된 두 전극패드는 각각 제1/제2전극층(201/202)과 서로 전기적으로 단락된 상태로 연결된다. 하지만, 도 2c의 제1전극층(201)과 제2전극층(202)은 최종적으로 LED 패키지를 절단하기 전까지는 전기적으로 단선이 된 상태는 아니다.

전극패드층(300)은 LED 모듈 PCB에 있는 패드에 솔더링 되어 LED모듈로 제작될 수 있기 때문에 솔더링 되는 표면처리가 필요할 수도 있다. 그래서 전극패드층(300)은 솔더링이 되는 표면처리층(미 도시)을 포함할 수도 있다. 표면처리 방식으로는 Ni/Au 도금, HASL(Hot Air Solder Leveling), OSP(Organic Solder Preservative), Ni/Pd/Au도금 등이 적용될 수 있다. 하지만, 이런 표면처리들로만 한정하지는 않는다. 여기서 전극패드층(300)은 이런 표면처리층을 포함한 의미로 사용될 수 있으며 이에 대해 한정하지 않는다.

본 발명의 실시 예들에 따른 형광체가 없는 LED 패키지들은 도 2c와 2d에서 보여준다. 최종적으로 LED 패키지 사이를 절단선(90)을 따라 절단하게 되면 개별 LED 패키지들로 분리된다.

형광체가 없는 LED 패키지들은 도 2e에서와 같이 솔더마스크층(12)를 더 포함할 수도 있다. 도 2c와 같이 LED 칩 중앙부만 전극패드층(300)을 에칭하여 패턴한 경우는 중앙부 솔더마스크층(10)만 형성하고 LED 패키지를 절단하여 형광체 없는 LED 패키지를 형성할 수도 있다. 솔더마스크층(12)은 스크린인쇄를 통해 형성할 수 있고 광성능향상을 위해 광반사가 우수한 수지 또는 잉크 소재를 적용하는 것이 바람직하다.

여기서, 솔더마스층이라는 용어는 중앙부 솔더마스크층과 외곽부 솔더마스크층 모두를 포함하는 의미로 사용될 수도 있고 또는 중앙부 솔더마스크층만을 의미할 수도 있다.

솔더마스크층은 LED 패키지가 LED 모듈 PCB에 솔더링될 때 솔더링의 합선 방지 기능을 할 수 있다. 솔더마스크층이 있으면 솔더링의 합선 방지에 더 용이하지만 솔더마스크층이 없다고 해서 반드시 솔더링의 합선이 발생하는 것은 아니다.

LED 패키지의 여러 적용분야에서 형광체가 형성된 LED 패키지가 적용되고 있다. 형광체가 없는 LED 패키지는 적용분야가 제한적이기 때문에 형광체가 형성된 LED 패키지가 효용가치가 보다 더 높다.

아래에는 형광체가 형성된 LED 패키지에 대한 실시 예들을 설명한다. 도 2b, 2c, 2d와 2e를 형광체가 형성된 LED 패키지에서 요구되는 사항들을 추가적으로 설명하면서 본 발명에서 제공하는 형광체가 형성된 LED 패키지를 보다 구체적으로 설명한다.

상기에서 설명하였듯이, 전극패드층(300) 형성 및 패턴에 대해서는 여러 가지 변형된 실시 예들이 있을 수 있다. 그래서 형광체가 형성된 LED 패키지들의 실시 예들로 도 2b와 같이 전극패드층(300)을 패턴하지 않은 경우, 도 2c와 같이 LED 칩의 중앙부만 전극패드층(300)을 에칭하여 패턴한 경우, 또는 도 2d와 같이 전극패드층(300)을 LED 칩의 중앙부와 외곽부를 에칭하여 패턴한 경우를 포함할 수 있다.

도 2e는 도 2d와 같이 전극패드층(300)을 패턴하고 나서 솔더마스크층(12)를 형성 후의 단면도를 보여준다. 스크린인쇄로 형성된 솔더마스크층(12)은 전극패드층(300)표면 위로 튀어 나올 수 있고 튀어 나온 부위가 이어지는 공정에 영향을 줄 수도 있다. 그래서 솔더마스크층(300)을 스크린인쇄로 형성 후 도 2f와 같이 평탄화가 필요할 수도 있다.

외곽부 솔더마스크층(11)은 형광체 코팅 과정에서 LED 패키지가 개별적으로 절단되어 분리되지 않게 하기 위한 역할을 한다. 아래에 설명될 형광체 형성과정에서 절달날이 LED 칩들 사이를 부분적으로 절단하기 때문에 외곽부 솔더링층(11)이 없으면 LED 칩이 분리된다. 그래서 도 2d에서와 같이 전극패드층(300)이 패턴된 경우(LED 칩 외곽부의 전극패드층(300)이 에칭되어 패턴된 경우)는 외곽부 솔더마스크층(11)이 형광체 코팅 단계 전에 형성이 되어야 한다.

하지만, 형광체 코팅 전에 LED 칩 외곽부의 전극패드층(300)이 에칭되어 패턴된 경우를 제외한 다른 변형 실시 예들에 있어서는 솔더마스크층(12)이 아래에 설명될 형광체 코팅 전에 형성할 수도 있고 또는 후에 형성할 수도 있다. 뿐만 아니라, 중앙부 솔더마스크층(10)만 형성할 수도 있고 또는 솔더마스크층(12) 없이 LED 패키지를 형성할 수도 있다.

앞서 설명하였듯이, 전극패드층(300)은 솔더링이 되는 표면처리층(미 도시)을 포함할 수도 있다. 형광체가 형성된 LED 패키지들의 표면처리층은 형광체 코팅에 전 형성할 수도 있고 또는 형광체 코팅 후에 형성할 수도 있다.

도 3a는 도 2b와 같이 전극패드층(300)이 패턴이 되지 않은 상태에서 형광체를 코팅 하기 위한 준비 과정이고, 도 3b는 도 2d와 같이 전극패드층(300)이 패턴되고 솔더마스크층(12)이 형성된 상태에서 형광체를 코팅 하기 위한 준비과정이다.

도 3a와 3b는 LED 칩들 사이에 절단홈(20)을 형성 후 단면도를 보여준다. 절단홈(20)은 사각 격자 형태의 모양을 가지게 되고 절단홈(20)은 LED 칩을 둘러싸면서 형성된다. 도 2c와 같이 전극패드층(300)이 패턴된 경우에 대한 절단홈은 도시되어 있지 않지만, 도 2c와 같이 전극패드층(300)을 패턴한 상태에서의 형광체를 코팅하기 위한 준비과정도 도 3a와 도 3b와 같은 방법으로 절단홈을 형성한다.

앞서 언급하였듯이, 전극패드층(300) 형성 및 패턴에 대해서는 여러 가지 변형 실시 예들이 있을 수 있지만 형광체 코팅을 위한 절단홈(20)을 형성하는 과정은 같은 방법을 적용할 수 있다. 다만, 앞서 설명하였듯이, LED 칩 외곽부의 전극패드층(300)이 에칭되어 패턴된 경우만 절단홈(20) 형성 전에 외곽부 솔더마스크층(11)이 형성되어야 한다.

도 3c는 절단홈(20)을 충전하면서 LED칩을 둘러싸는 수지댐층(21)을 형성 후의 단면도를 보여준다. 수지댐층(21)은 광반사도가 우수한 잉크 또는 수지의 소재를 스크린 인쇄를 통해 형성할 수 있다. 수지댐층(21)은 각 LED 칩에 형광체를 코팅할 때 인접한 LED 칩들로 형광체가 흘러가는 것을 막아주는 역할을 한다.

앞서 언급하였듯이, 성능별 분리된 LED 칩들은 다른 조건의 형광체 코팅이 필요하다. 수지댐층(21)은 인접한 LED 칩으로 형광체가 흘러가는 것을 막아줄 수 있기 때문에 웨이퍼 상에서 각 LED 칩들에 다른 조건으로 형광체 코팅을 할 수 있게 된다.

수지댐층(21)은 형광체를 스크린 인쇄하여 형성할 수도 있다. 형광체로 수지댐층(21)을 형성하면, LED 칩의 측벽 및 가장자리에서 방출되는 빛이 형광체로 형성된 수지댐층(21)을 통해 방출되게 하기 위한 것이다. 즉, 수지나 잉크로 수지댐층(21)을 형성하면 빛은 LED 칩의 표면을 통해서만 방출되고, 수지댐층(21)을 형광체로 형성하면 LED 칩의 측벽을 통해서도 빛이 방출된다.

도 3d는 수지댐층(21)이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 각 LED 칩들에 형광체층(22)을 형성 후 단면도이다. 형광체층(22)는 형광체를 디스펜싱(dispensing)하여 형성할 수 있다. 전극패드층(300) 패턴 형태별로 도시된 도 3e와 도 3f를 참조하면, 형광체층(22)를 형성 후 각 LED 칩들을 절단선(90)에 따라서 절단하여 형광체가 코팅된 개별 LED 패키지가 형성된다.

본 발명의 변형된 실시 예들에 따른 LED 패키지들은 도 4, 도 5와 도 6을 통해 설명된다. LED 패키지에서 성장기판(100)을 제거하면 일반적으로 광 성능이 향상되는 것으로 알려져 있다. 본 발명에서 제공하는 성장기판(100)이 제거된 LED 패키지들의 실시 예들을 도 4, 도 5와 도 6을 통해 상세히 설명한다.

도 4a와 4b는 전극패드층(300) 패턴 형태에 따른 단면도로 절단홈(20)을 형성하고 성장기판(100)만을 제거 후의 LED 패키지를 보여준다. 성장기판(100)의 제거는 Laser Lift Off 기술을 적용하여 성장기판(100)만을 제거할 수 있다. 도 4c와 4d는 수지댐층(21)을 형성하고 형광체층(22) 코팅 후의 단면도로 형광체 형성 과정은 도 3에서 설명한 실시 예들과 같은 방법을 적용할 수 있다. 최종적으로 절단선(90)을 따라서 절단하면 성장기판(100)만 제거된 개별 LED 패키지들이 형성된다.

도 5는 본 발명의 다른 실시 예에 따른 성장기판(100)이 제거된 LED 패키지를 보여준다. 도 5a는 도 4a와 같이 성장기판(100)만을 제거하고 댐시드층(205)과 형틀층(206)을 형성 후 단면도를 보여준다. 댐시드층(205)은 아래 설명될 금속댐층을 전해도금으로 형성하기 위해 전류가 인가되는 층이다. 형틀층(206)은 금속댐층이 필요한 부분에만 형성될 수 있게 마스킹하는 역할을 한다.

댐시드층(205)은 무전해도금 또는 진공증착 방식을 통해 형성할 수 있고, 이 들을 조합하여 형성할 수도 있다. 하지만, 이러한 방법으로 한정하지는 않는다. 댐시드층(205)은 댐시드층(205) 아래에 형성된 층들과 접합력이 우수한 소재가 적용이 되어야 하고 댐시드층(205) 상에 형성될 금속댐층(30)과도 우수한 접합력을 가지는 소재를 적용하여야 한다.

도 5b는 전해도금을 통해 금속댐층(30)을 형성 후의 단면도, 도 5c는 형틀층(206)을 제거하고 노출된 댐시드층(205)을 에칭 후 단면도를 보여준다.

하지만, 금속댐층 형성도 전극패드층처럼 여러 가지 변형된 방법 및 공정 수순이 있을 수 있다. 예를 들면, 댐시드층 없이 도금으로 금속층을 형성하고 에칭으로 패턴하여 금속댐층을 형성할 수도 있다. 그래서 여기서 금속댐층의 형성 및 패턴 과정에 대한 설명은 본 발명의 실시 예를 보다 더 구체적으로 설명하기 위한 하나의 예로 이해해야 하고 이에 대해 한정하지 않는다.

상술 하였듯이, 여기서 설명되는 금속댐층 형성 방법 및 형성과정을 본 발명에서 한정하고자 하는 것이 아니기 때문에 여기서 사용되는 금속댐층이라는 용어는 댐시드층을 포함하는 의미로 사용될 수도 있고 이에 대해 한정하지 않는다. 여기서 댐시드층을 설명하는 이유는 본 발명의 실시 예들을 보다 더 구체적으로 설명하기 위한 것이다.

도 5d와 5e는 전극패드층(300) 패턴, 형광체층(22) 및 솔더마스크층을 형성 후 단면도를 보여준다. 전극패드층(300)을 에칭하여 패턴하는 것은 형광체층(22)을 형성하기 전에 진행할 수도 있고 또는 형광체층(22)을 형성한 후에 진행할 수도 있다.

앞서 설명하였듯이, 전극패드층(300)은 LED 칩의 중앙부의 전극패드층(300)을 에칭하여 패턴할 수도 있고 또는 LED 칩의 중앙부와 외곽부의 전극패드층(300)을 에칭하여 패턴할 수도 있다. 뿐만 아니라, 도 5에서 설명되는 LED 패키지들도 솔더마스크층 없을 수도 있고 또는 솔더마스크층을 더 포함할 수도 있다.

도 5에서 설명되는 LED 패키지들의 제1전극층(201)과 제2전극층(202)은 LED 칩 외곽을 둘러싸면서 형성된 금속댐층(30)과 댐시드층(205)를 통해 전기적으로 합선이 되어 있다. 그래서 최종적으로 LED 패키지를 절단할 때 제1전극층(101)과 제2전극층(102)이 전기적으로 단락이 되게 하기 위해서는 도 5f와 같이 금속댐층(30)이 패턴되어 형성되어야 한다.

도 5f는 3x3 배열된 LED 패키지들의 평면도로 금속댐층(30)은 절단날의 폭보다 좁은 폭으로 패턴되어 형성된 부분을 포함하여야 한다. 절단날의 폭보다 좁은 폭으로 패턴된 부분에 절단날이 지나가면서 금속댐층(30)이 두개 영역으로 분리가 된다. 결국, 전극패드층(300)을 에칭으로 패턴하여 전극패드층(300)을 두개 영역으로 분리하고 금속댐층(30)은 LED 패키지들을 패키지외곽선(91)을 따라 절단할 때 두개 영역으로 분리되어 최종적으로 제1전극층(101)과 제2전극층(102)이 전기적으로 단락 된다.

도 6은 본 발명의 또 다른 실시 예들에 따른 LED 패키지들을 보여주는 것으로 도 6a는 도 2b에서와 같이 전극패드층(300)을 형성 후 성장기판(100)만을 제거한 단면도를 보여준다.

도 6b는 LED 칩들 사이의 에피층(104)과 시드층(204)을 에칭 후 단면도를 보여준다. LED 칩들 사이의 에피층(104)를 에칭하는 것은 에피층(104)의 측벽을 통해 방출되는 빛도 형광체를 통해 방출되게 하기 위한 것이다. 시드층(204)은 에칭을 하지 않을 수도 있다. 에피층(104) 에칭 과정에서 시드층(204)에 영향을 줄 수도 있기 때문에 이 경우에는 시드층(204)를 에칭하는 것이 바람직할 수도 있다. 시드층(204)의 소재로 에피층(104)의 에칭에 영향을 받지 않는 소재를 적용하여 시드층(204)이 에피층(104)의 에칭스톱(etching stop)층 역할을 할 수도 있다.

도 6c와 6d는 앞서 설명된 LED 패키지들에 적용된 방법으로 수지댐층(21)과 형광체층(22)를 형성 후 단면도이다. 도 6e와 6f도 앞서 설명된 것과 같은 방법으로 금속댐층(30) 및 형광체층(22)를 형성 후 단면도를 보여준다. 최종적으로 LED 패키지를 절단하면 개별 LED 패키지들이 형성된다.

상술된 형광체를 포함하는 LED 패키지들에 있어서, 형광체층(22)을 형성한 후 LED 패키지 전면을 덮는 보호층(미 도시)을 추가로 형성할 수도 있다. 보호층은 투명수지로 형성하여 물리적인 또는 환경적인 스트레스 등에 대해 LED 패키지를 보호하기 위한 것이다. 보호층은 스핀코팅, 스프레이코팅, 스크린인쇄 또는 몰딩 등의 방식으로 형성할 수 있다.

형광체층(22)은 다른 여러 가지 형광체를 코팅하여 다중층의 형광체층(미 도시)으로 형성될 수도 있다. 다중층의 형광체층을 형성하는 것은 연색성 또는 색온도 등의 광품질을 향상시킬 수도 있다.

형광체층(22)과 LED 칩 사이에 투명수지층(미 도시)을 형성할 수도 있다. 다중층의 형광체층(30)으로 형성할 경우 형광체층들 사이에 투명수지층을 더 포함할 수도 있다. 투명수지층은 형광체층(30)에서 광이 LED 칩으로 반사되어 돌아가는 빛을 줄여 주어 광추출효율을 높일 수도 있다.

한편, 본 발명은 상술한 적어도 하나의 실시 예에 포함되며, 하나의 실시 예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 안에서 예시되지 않은 여러 가지 변형과 응용이 가능함은 물론 구성요소의 치환 및 균등한 타 실시 예로 변경할 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어서 명백하다. 따라서 본 발명의 특징에 대한 변형과 응용에 관계된 내용은 본 발명의 범위 내에 포함되는 것으로 해석되어야 할 것이다.

10 중앙부 솔더마스크층 11 외곽부 솔더마스크층 12 솔더마스크층 20 절단홈 21 수지댐층 22 형광체층 30 금속댐층 90 절단선 91 패키지외곽선 100 성장기판 101 1형에피층 102 활성층 103 2형에피층 104 에피층 201 제1전극층 202 제2전극층 203 절연층 204 시드층 205 댐시드층 206 형틀층 300 전극패드층

Claims

성장기판;
상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층;
상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층;
상기의 에피층, 제1전극층과 제2전극층이 포함하는 성장기판에 형성된 절연층;
상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층;
LED 칩 사이를 부분적으로 절단하여 LED 칩 외곽을 둘러싸면서 형성된 절단홈;
상기의 절단홈을 충전하면서 LED 칩 외곽을 둘러싸면서 형성된 수지댐층;
상기의 수지댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 수지댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 LED 패키지
성장기판;
상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층;
상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층;
상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층;
상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층;
LED 칩 사이를 부분적으로 절단하여 LED 칩 외곽을 둘러싸면서 형성된 절단홈;
상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고 상기의 절단홈을 충전하면서 LED 칩 외곽을 둘러싸면서 형성된 수지댐층;
상기의 수지댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 수지댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 LED 패키지
성장기판;
상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층;
상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층;
상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층;
상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층;
LED 칩 사이를 부분적으로 절단하여 LED 칩 외곽을 둘러싸면서 형성된 절단홈;
상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고 상기의 절단홈을 충전하면서 LED 칩 외곽을 둘러싸면서 형성된 금속댐층;
상기의 금속댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 금속댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 LED 패키지
성장기판;
상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층;
상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층;
상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층;
상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층;
상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고, LED 칩 외곽의 에피층을 에칭하고, LED 칩 외곽을 둘러싸면서 형성된 수지댐층;
상기의 수지댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 수지댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 LED 패키지
성장기판;
상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층;
상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층;
상기의 에피층, 제1전극층과 제2전극층을 포하하는 성장기판에 형성된 절연층;
상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층;
상기의 에피층, 제1전극층, 제2전극층 및 절연층을 전극패드층에 남기면서 성장기판만을 제거하고, LED 칩 외곽의 에피층을 에칭하고, LED 칩 외곽을 둘러싸면서 형성된 금속댐층;
상기의 금속댐층이 인접한 LED 칩으로 형광체가 흘러가는 것을 막아주면서 LED 칩에 형성된 형광체층을 포함하고 상기의 금속댐층의 폭보다 좁은 절단폭으로 절단하여 형성된 LED 패키지
청구항 1, 청구항 2, 청구항 3, 청구항 4 또는 청구항 5 중 어느 한 항에 있어서, 솔더마스층을 더 포함하는 것을 특징으로 하는 LED 패키지
청구항 1, 청구항 2, 청구항 3, 청구항 4 또는 청구항 5 중 어느 한 항에 있어서, 형광체층을 덮어서 형성된 보호층을 더 포함하는 것을 특징으로 하는 LED 패키지
청구항 1, 청구항 2, 청구항 3, 청구항 4 또는 청구항 5 중 어느 한 항에 있어서, LED 칩과 형광체층 사이에 형성된 투명수지층을 더 포함하는 것을 특징으로 하는 LED 패키지
청구항 1, 청구항 2, 청구항 3, 청구항 4 또는 청구항 5 중 어느 한 항에 있어서, 여러 가지 형광체들로 다중 층 형광체층 형성한 것을 특징으로 하는 LED 패키지
청구항 9에 있어서, 다중 층 형광체층에서 형광체들 사이에 투명수지층을 더 포함하는 것을 특징으로 하는 LED 패키지
성장기판;
상기의 성장기판에 1형에피층, 활성층 및 2형에피층을 포함하여 형성된 에피층;
상기의 에피층을 패턴하고 1형에피층과 2형에피층과 전기적으로 연결되게 형성된 제1전극층과 제2전극층;
상기의 에피층, 제1전극층과 제2전극층을 포함하는 성장기판에 형성된 절연층;
상기의 절연층을 패턴하여 제1전극층과 제2전극층의 일부를 드러나게 하고, 제1전극층과 제2전극층과 전기적으로 연결되게 형성된 전극패드층을 포함하고, LED 칩 사이를 절단하여 형성된 LED 패키지
청구항 11에 있어서, 솔더마스층을 더 포함하는 것을 특징으로 하는 LED 패키지