CN210778648U - 一种显示屏及其倒装发光二极管 - Google Patents

Abstract

本实用新型提供了一种倒装发光二极管，其包括图形化衬底和位于衬底上的外延发光层，衬底部分区域从外延发光层露出，衬底露出区域的凸起至少部分被绝缘保护层覆盖，衬底被绝缘保护层覆盖区域的凸起至少部分高度低于衬底被第一半导体层覆盖区域的凸起高度，本实用新型通过降低凸起高度，减小靠近外延发光层的绝缘保护层起伏波动，从而避免绝缘保护层因应力变化导致的绝缘保护层破裂，本实用新型的绝缘保护层结构完整，可进一步提升芯片的可靠性。

Description

一种显示屏及其倒装发光二极管

技术领域

本实用新型涉及半导体技术领域，特别是设计一种倒装发光二极管的图形化衬底结构。

背景技术

发光二极管为把电能转换成光能的半导体器件，又成为LED（Light EmittingDiode）芯片，发光二极管根据封装形式的不同，又可以简单分为正装发光二极管、倒装发光二极管和垂直发光二极管。其中倒装发光二极管具有不需要焊线工艺、可以大电流驱动，可靠性较高等优势，因此倒装发光二极管在普通照明，背光、闪光灯、显屏以及车灯等领域都得有非常好的应用。

为了提高发光二极管出光效率，在倒装发光二极管制作中广泛采用了图形化衬底，以采用蓝宝石衬底的氮化镓基蓝光发光二极管为例，衬底图形将有利于外延生长和蓝光的出光，减少光在GaN和蓝宝石界面的反射。

参考图1，倒装发光二极管的封装工艺采用锡膏进行封装键合，为防止锡膏泄露造成的电流，会在半导体层外侧覆盖绝缘保护层（Passivation Layer，简称：PV层）作为隔离层，在晶片未劈裂成单独芯粒前，绝缘保护层位于芯粒与芯粒之间。为了绝缘保护层将半导体的侧壁完整包覆，在芯片工艺中会采用隔离层蚀刻工艺，移除部分外延发光层、至少露出边缘的衬底，再在外延发光层顶部、侧壁以及露出的衬底上覆盖绝缘保护层。一方面，由于露出的衬底表面具有图形凸起，例如图形化圆锥形凸起，其单个图型与图型之间以及圆锥形PSS图型顶端，均成为应力集中区域。

参考图2在覆盖绝缘保护层时，凸起会造成绝缘保护层覆盖不平整或者绝缘保护层破裂，导致锡膏从缝隙（参考图中线框区域的深色线）钻入绝缘保护层，造成短路风险，在长期老化过程中，有锡膏通过其中的缝隙与u-GaN（外延层中位于底层的未掺杂氮化镓）连接导致短路的风险。常规尺寸芯片相比小尺寸或者微尺寸芯片，芯片体积较大，这种现象随着芯片尺寸的不断缩小，会变得越来越严重，尤其是Mini LED或Micro LED；另一方面，由于露出的衬底表面具有图形凸起，容易在后续芯片制程或封装固晶过程，吸附金属碎屑、脏污等，导致固晶锡膏残留在芯片边缘导致IR（漏电电流高）等异常。

实用新型内容

为解决上述问题，在倒装发光二极管制作工艺中，为防止晶圆上芯粒与芯粒之间的隔离槽处图形化衬底（PSS衬底）上绝缘保护层的应力集中区域开裂，本实用新型提供了多种解决方案。

本实用新型的晶圆在芯片工艺中制作完芯粒与芯粒之间的隔离槽后，对发光二极管边缘的PSS图形进行缩小化或二次图形化处理，减小发光二极管边缘的钝化膜层应力集中现象，从俯视来看，隔离槽位于每个发光二极管芯粒的边缘。

具体来说，本实用新型提供了一种倒装发光二极管，包括表面具有一系列凸起的衬底和位于衬底上的外延发光层，凸起为衬底的表面图形，在衬底制程中可以通过图形压印、湿法蚀刻或者干法蚀刻制作，衬底的材料包括蓝宝石、硅、碳化硅或者砷化镓，衬底上凸起的形状包括圆锥、三角锥、六角锥、类圆锥、类三角锥或者类六角锥。

外延发光层可以采用氮化镓基材料，包括覆盖在衬底上的第一半导体层、第二半导体层和位于两者之间的有源层，与第一半导体层连接有第一电极，与第二半导体层连接有第二电极，衬底部分区域从第一半导体层露出，第一半导体层可以包括N侧层和缓冲层，缓冲层用于减轻衬底和N侧层之间的晶格失配，从而促进N侧层的晶体生长。缓冲层对半导体的功能基本上没有直接影响。第二半导体层包括P侧层，部分情况下也可以对换顺序，有源层包括多量子阱，衬底露出区域至少部分作用是为制作覆盖发光二极管侧壁的绝缘保护层预留空间，衬底露出区域的凸起至少部分被绝缘保护层覆盖，凸起上绝缘保护层具有高低起伏，起伏峰值高度为0至0.5微米，其中0微米为理想状态，即实现凸起上绝缘保护层基本无起伏。一定高度的凸起，例如0.5微米的凸起，可提高发光二极管的侧面取光效率。

根据本实用新型，优选的，衬底被绝缘保护层覆盖区域的凸起至少部分高度低于衬底被第一半导体层覆盖区域的凸起高度，例如发光二极管衬底边缘或整个周边露出区域采用与发光区域形状相近或一致但等比例缩小的图形，这里的等比例是指比例接近，并非限定比例完全一致。发光二极管衬底边缘至少部分被绝缘保护层包裹，或整个周边被绝缘保护层覆盖。

根据本实用新型，优选的，衬底被第一半导体层覆盖区域的凸起高度1至2微米，或者为2至2.5微米。例如采用蓝宝石衬底，衬底凸起保持一定高度有利于减小外延失配，减少外延位错缺陷，一定高度衬底凸起之上覆盖半导体层，线性晶格缺陷的生长方向也偏离半导体层的主表面的法线方向，一定高度衬底凸起实现半导体层具有其中晶格缺陷密度降低的区域。包含减少（即，更少）缺陷的该区域可用于形成半导体器件的有源层区，从而导致改善的发光二极管性能特性。

衬底被第一半导体层覆盖区域的凸起高度与衬底露出区域的凸起上绝缘保护层起伏的顶峰高度的比值大于3。

根据本实用新型，优选的，衬底被绝缘保护层覆盖区域的凸起高度至少部分为0至1微米，或者为1至2.5微米。可以对衬底露出区域的凸起采用化学蚀刻或者ICP蚀刻（离子束辅助自由基刻蚀）移除或者部分移除，即包括将被绝缘保护层覆盖区域，移除也包括凸起完全露出的区域，以降低衬底露出区域的凸起高度，再制作覆盖绝缘保护层。由于图形化衬底本身是粗化表面，被绝缘保护层覆盖的衬底表面粗糙度越高越容易吸附脏污，降低图形高度有利于减少吸附、消除芯片短路风险。

根据本实用新型，优选的，为了进一步减小衬底被绝缘保护层覆盖区域绝缘膜层的应力集中现象，将衬底被绝缘保护层覆盖区域的凸起图形缩小的同时，通过蚀刻工艺的优化，制作成偏圆弧状或者平台状的图形，当绝缘保护层覆盖在凸起上时，利于凸起顶部平缓过渡，减小图形顶部应力集中的现象，即被绝缘保护层覆盖区域的凸起顶部为圆弧状或者平台状。

根据本实用新型，优选的，PSS图形凸起与图形凸起之间的间隙由于表面起伏，在覆盖绝缘保护层后也有较大的应力，被绝缘保护层覆盖区域的凸起密度设计为衬底被第一半导体层覆盖区域的凸起密度的1/10~1/2。通过减小芯粒边缘处的图型密度，达到平缓过渡绝缘保护层，降低绝缘膜层应力的目的。具体来说，例如将衬底被绝缘保护层覆盖区域的凸起的间隔拉大到2微米及以上，从而尽可能拉平绝缘保护层。

根据本实用新型，优选的，至少部分覆盖衬底凸起的绝缘保护层采用柔性绝缘材料，利用柔性绝缘材料的延展性消除或减少膜层应力，降低绝缘保护层的起伏，也可在柔性绝缘材料上再覆盖一层常规绝缘保护层。

根据本实用新型，优选的，绝缘保护层的材料可以采用相对刚性的二氧化硅、氮化硅、氧化钛、氧化钽或者氧化铌，也可以为布拉格反射镜DBR，也可以采用柔性绝缘材料，例如绝缘胶材。

根据本实用新型，优选的，至少部分覆盖衬底凸起的绝缘保护层厚度为0.5至2微米，或者2至5微米，在Mini产品中绝缘保护层的设计需综合考虑多项因素，例如，由于尺寸小、电流集中的特点，设计中希望尽可能降低绝缘保护层的厚度，提高产品散热能力和可靠性。本实用新型以绝缘保护层厚度为2微米为例，确保绝缘保护层不会因破裂（除了陡峭破裂还包括过薄情况下，抓取顶针容易顶破等）而导致共晶电极与P型区短路，引起的芯粒失效。

习知的Mini产品相对常规尺寸产品，其芯片尺寸小，导致劈裂工艺难度上升，作为通常应对策略，移除芯粒与芯粒之间的外延发光层至露出衬底。

根据本实用新型，优选的，至少部分衬底被绝缘保护层覆盖区域的凸起高度与覆盖衬底凸起的绝缘保护层厚度的比值大于0.5，在限制绝缘保护层厚度的条件下，本实用新型的技术方案可尽可能保留凸起高度。

根据本实用新型，优选的，倒装发光二极管的芯片尺寸不大于250微米*250微米。

根据本实用新型，优选的，倒装发光二极管为微型发光二极管（Micro LED），例如具有从2至100微米，或者100至500微米的长度。倒装发光二极管具有从2至100微米，或者100至500微米的宽度。倒装发光二极管具有从2至100微米，或者100至200微米的高度。

根据本实用新型，优选的，绝缘保护层的起伏的顶峰高度为大于0至小于等于0.5微米，因衬底在去除凸起后，需防止过度蚀刻造成破坏，绝缘保护层的非绝对平坦表面。

根据本实用新型，优选的，衬底被绝缘保护层覆盖区域至少部分位于发光二极管边缘，或者衬底被绝缘保护层覆盖区域位于发光二极管整个周边。

根据本实用新型，优选的，衬底被第一半导体层覆盖区域的凸起包括第一部分和第二部分，第二部分可以堆叠在第一部分上，其中第二部分为可移除部分，在一些移除工艺下，第二部分容易与第一部分分离，这里容易指的是工艺简单，且可靠性高，衬底被绝缘保护层覆盖区域的凸起仅包括第一部分。

根据本实用新型，优选的，第一部分凸起表面为平滑表面，有利于绝缘保护层平整覆盖，减少由于高低起伏造成的破裂问题。

本实用新型的有益效果包括：芯片边缘处绝缘保护层结构完整，可进一步提升芯片的长期使用可靠性，制作工艺简单，对亮度的影响较小，技术应用范围广。

附图说明

附图用来提供对本实用新型的进一步理解，并且构成说明书的一部分，与本实用新型的实施例一起用于解释本实用新型，并不构成对本实用新型的限制。此外，附图数据是描述概要，不是按比例绘制。

图1为背景技术的倒装发光二极管剖面结构示意图；

图2为背景技术的倒装发光二极管衬底上覆盖绝缘保护层的照片；

图3为实施例1的倒装发光二极管剖面结构示意图；

图4为实施例1的倒装发光二极管衬底上覆盖绝缘保护层的照片；

图5至图11为实施例2至实施例6的倒装发光二极管剖面结构示意图；

图12和图13为实施例6中两种实施例中凸起结构示意图；

图14和图15为实施例7的倒装发光二极管剖面结构示意图。

图中标示：100：衬底，110、111、112：凸起，110’:第一部分，110’’:第二部分，110’’’：第三部分，200：外延发光层，211：N侧层，212：缓冲层，221：P侧层，230：有源层，310：第一电极，320：第二电极，400：绝缘保护层，500：电流扩展层。

具体实施方式

下面便结合附图对本实用新型若干具体实施例作进一步的详细说明。但以下关于实施例的描述及说明对本实用新型保护范围不构成任何限制。

应当理解，本实用新型所使用的术语仅出于描述具体实施方式的目的，而不是旨在限制本实用新型。进一步理解，当在本实用新型中使用术语“包含”、"包括"时，用于表明陈述的特征、整体、步骤、组件、和/或封装件的存在，而不排除一个或多个其他特征、整体、步骤、组件、封装件、和/或它们的组合的存在或增加。

除另有定义之外，本实用新型所使用的所有术语（包括技术术语和科学术语）具有与本实用新型所属领域的普通技术人员通常所理解的含义相同的含义。应进一步理解，本实用新型所使用的术语应被理解为具有与这些术语在本说明书的上下文和相关领域中的含义一致的含义，并且不应以理想化或过于正式的意义来理解，除本实用新型中明确如此定义之外。

图3分别是示意性地示出了根据本实用新型构思的示例实施例的发光二极管的剖面示意图。

参考图3，根据本实用新型列举的第一个实施例的发光二极管(LED)，发光二极管为倒装发光二极管，特别是小尺寸或者微尺寸的倒装发光二极管，例如尺寸不大于250微米*250微米的Mini LED，长宽分别为100微米至500微米，高为100微米至200微米，作为一个单元，可以包括：表面具有一系列凸起（110）的衬底100和位于衬底100上的外延发光层200。如果发光二极管为微米级则倒装发光二极管为微型发光二极管（Micro LED），例如具有从2微米至100微米长度，具有从2微米至100微米的宽度，具有从2微米至100微米的高度。

称为蓝色发光二极管和绿色发光二极管的构成材料的氮化物化合物半导体由于晶格失配而容易引起许多位移，因为与晶格匹配型化合物半导体（例如GaAs化合物半导体）相比，没有适配的衬底和化合物半导体，其可以形成具有与衬底相同的晶格常数的生长晶体层。结果，有源层（发光层）容易受到由于位移引起的缺陷的影响，并且在电学和机械上变得脆弱。

因此，本实施例采用图形化的晶片作为生长衬底100，降低上述衬底失配造成的外延生长影响，衬底100表面的一系列凸起110图形可采用图形压印、干法蚀刻或者湿法蚀刻制作。衬底上100凸起110的形状包括圆锥、三角锥、六角锥、类圆锥、类三角锥或者类六角锥。可通过调控衬底图形形状或者尺寸提升整体发光二极管的出光效率。外延发光层200包括覆盖在衬底上的第一半导体层（N型）、第二半导体层（P型）和位于两者之间的有源层230。发光二极管的电极包括第一电极310与第二电极320，依次分别与N侧层/P侧层欧姆接触。当分别提供电压于第一电极310与第二电极320，电流从第二电极320，通过外延发光层200，流向第一电极310，并且横向分布于外延发光层200的磊晶结构中，使其发生光电效应而产生光子。有源层230根据材料和工艺条件的不同可以具有不同波长的激发出光。上述外延发光层200可以通过采用金属有机化合物化学气相沉淀（英文缩写为MOCVD）在生长衬底100上或通过覆晶技术粘结在散热性基板上。上述发光二极管为蓝光系发光二极管，外延发光层200材料为GaN基化合物。第一电极310和/或第二电极320一般可直接形成于外延发光层200上，用于连通外部电源，激发量子阱层（有源层）发光。

本实施例的制作工艺提供的衬底材料可以从蓝宝石、硅、碳化硅或者砷化镓中选择。该实施例优选以氮化镓基器件为例，采用蓝宝石衬底100，第一半导体层可以包括N侧层211和缓冲层212，缓冲层212位于N侧层211和衬底100之间，缓冲层212与衬底100接触，缓冲层212用于减轻衬底100和N侧层211之间的晶格失配，从而促进N侧层211的晶体生长。缓冲层212对半导体的功能基本上没有直接影响。为建立第一电极310和N侧层211的电连接，需露出部分N侧层211台面。N侧层211会产生自由电子，而P侧层221会一定浓度的空穴，电子空穴在电场作用下在有源层多量子阱中结合，造成能阶被降低，并以光子形式释放能量而发光，以在整个表面上产生发光状态。有源层230可以是用于限制电子空穴移动的多重量子阱(Multiple Quantum Well, MQW)，借由增加电子空穴碰撞机率，因而增加电子空穴结合率与发光效率。

在从衬底100侧发射光的类型的倒装发光二极管中，通过部分移除N侧层211，形成N侧凹槽或者平台，露出N侧层211开口用于制作第一电极310，为了有效地发光，重要的是设计第一电极310（N侧电极）以使其面积（宽度）最小化并防止电气劣化，考虑电流和扩散之间的关系以及接触电阻的特性。而且，为了实现具有更高亮度的发光二极管，关键点是增加发光层的面积。在具有确定的外部尺寸的发光二极管中，可以通过减小第一电极310（N侧电极）的面积来增加有源层的面积。

另一方面，鉴于组装倒装发光二极管的步骤（组装在电路板或封装基座上）的要求，需要焊盘部分具有在引线键合步骤和管芯键合步骤中保证尺寸（不降低机械强度或降低安装性能）。该要求与减小第一电极310（N侧电极）的面积的要求相反。

因此，第一电极310（N侧电极）通常尽可能地减小尺寸，同时确保对安装没有影响的最小焊盘区域，并且设置为使第一电极310和第二电极320之间的间隔最小化（N侧电极和P侧电极）。当诸如静电的高电场施加到发光二极管时，高电场直接施加到化合物半导体层和第一/第二电极之间的空间。因此，电极之间绝缘保护层400的耐电压特性是决定发光二极管的静电击穿强度的重要因素。

来自有源层230的光通过衬底100直接发射到外部或者被第二电极320反射，然后通过第二电极320发射到外部。作为用于形成第二电极320的材料，例如，使用具有高反射率的银（Ag）。为了提高第二电极320的可靠性，第二电极320通常通过诸如等离子体CVD的CVD方法或诸如真空沉积或溅射的PVD方法用绝缘保护层400覆盖。绝缘保护层400分别设置在第一电极310和第二电极320和两者上方的开口，第二电极320、绝缘保护层400和第二半导体层（P侧层221）之间设置有电流扩展层500，例如经常采用的材料ITO（氧化铟锡），作用在于引导电流从第二电极320更均匀地注入到第二半导体层，电流扩展层500位于第二电极320下方和第二半导体层上方。绝缘保护层400可以是电绝缘材料。例如，绝缘保护层400可以是二氧化硅、氮化硅、氧化钛、氧化钽、氧化铌、钛酸钡或者其组合，组合例如可以是布拉格反射镜（DBR）。绝缘保护层400根据设计的位置具有不同的功效，例如覆盖外延发光层侧壁用于防止导电材料泄露电连通第一半导体层和第二半导体层，减少发光二极管的短路异常。

取决于发光二极管的尺寸，需要减小绝缘保护层400的厚度，增加第二电极320和设置在绝缘保护层400上的第一电极310延伸部分之间的重叠面积，并形成绝缘保护层400使用具有较高介电常数的材料，本实施例中绝缘保护层400的厚度为2~5微米，绝缘保护层也可以为布拉格反射镜DBR。

在通常的技术中，在基于CVD或PVD方法形成的绝缘膜中容易出现针孔或裂缝，并且当由于电极结构或器件结构（例如衬底图形凸起）而存在陡峭部分时，可能难以用绝缘保护层400牢固地覆盖陡峭部分。此外，由于污染物或异物的存在，在绝缘保护层400中可能出现针孔或裂缝。并且，陡峭部分可能成为绝缘保护层400的不连续生长点。

倒装发光二极管芯片结构为了形成对器件的有效保护，在衬底100上预留露出一部分未覆盖外延发光层200区域，将绝缘保护层400部分包裹住外延发光层200，同时绝缘保护层400也会部分覆盖在图形化衬底100上，衬底100被绝缘保护层400覆盖区域至少部分位于发光二极管边缘，或者衬底100被绝缘保护层400覆盖区域位于发光二极管整个周边，在小尺寸芯片中，例如Mini LED，由于外延发光层200面积尽可能被压缩，因此侧壁保护的效果显著影响器件的性能，而该问题在常规尺寸的发光二极管中由于尺寸较大吧，衬底100边缘电流发布可以忽略，反之小尺寸芯片由于外延发光层200边缘电流密度增大，边缘绝缘保护层400防止漏电的问题则应该被重视，本实施例通过缩小图形化生长衬底100从外延发光层200露出的凸起110，减小衬底100表面的陡峭程度，降低衬底100图形对绝缘保护层400的影响，特别是对位于外延发光层边缘的绝缘保护层400的影响。

衬底100从外延发光层200露出（具体是指第一半导体层），衬底100露出区域的凸起至少部分被绝缘保护层400覆盖，衬底100露出区域的凸起上绝缘保护层400具有高低起伏，经过减小后的凸起111，凸起111高度h1为0至1微米，其上绝缘保护层400起伏波动被缓和，该区域绝缘保护层400的顶峰高度（图中标识为h）为0至0.5微米。衬底100表面降低凸起高度的方法包括湿法蚀刻或者干法蚀刻。而被外延发光层200覆盖的衬底凸起112高度h2为2至2.5微米。在本实施例中，衬底100被第一半导体层覆盖区域的凸起112高度h2与衬底露出区域的凸起111上绝缘保护层400起伏的顶峰高度h的比值大于3，图形改变即不影响衬底对外延生长质量，且能实现绝缘保护层400的平缓化。

衬底100被绝缘保护层400覆盖区域的凸起111高度至少部分为衬底100被第一半导体层覆盖区域的凸起112高度h2的1/10至1/2。凸起111的高度和绝缘保护层400的厚度有一定关系，凸起111上再覆盖绝缘保护层400，绝缘保护层400平缓地在两个凸起111之间过渡，可消除针孔或裂缝现象。本实施例重点记载了衬底100和绝缘保护层400设计，而对芯片其他组成及工艺均采用简单描述。

参考图4，和聚焦在覆盖在衬底凸起111上方的绝缘保护层400的俯视照片，如照片中显示绝缘保护层400连续完整，较佳地覆盖在衬底100和外延发光层200表面，最后，制作完芯片工艺的发光二极管晶圆切割成芯粒并进一步进行树脂模塑和封装，以完成例如壳型和表面安装型的各种发光二极管。

本实用新型提供的第二至第七个实施例跟第一个实施例待解决的技术问题是类似的，都是为了避免绝缘保护层400因为衬底100图形起伏带来的陡峭形状而造成破裂，主要设计区别几种在衬底100凸起的改变上，因为整体结构例如外延发光层200和其上的第一电极310、第二电极320、绝缘保护层400、透明导电层500等大体一致，不在实施例中重复说明。

参考图5，根据实用新型列举的第二个实施例的发光二极管，该实施例中芯片外围无外延发光层200覆盖区域中未设置衬底图形，实施例的工艺方法包括，衬底100处理流程中在制作衬底图形，不制作芯片外围部分的衬底图形，仅制作芯片工艺中外延发光层200下方对应的图形凸起112，例如采用掩膜蚀刻的方式制作衬底图形。在该实施例中，相比实施例1，对制作隔离槽图形的设备精度要求较高，特别是现阶段通常采用晶圆平边对位的方式，预留无凸起的衬底100区域，比较难完全与后续芯片工艺边缘移除外延发光层200的区域吻合，可以采用的做法是适当扩大不做图形凸起的衬底区域，以降低对位的难度。本实施例也可以采用全图形的衬底100，先于衬底100上制作外延芯片工艺，在隔离槽制作流程中移除部分外延发光层200至裸露出外围衬底，再利用掩膜蚀刻技术移除外围衬底的图形，而后在外延发光层200及平整的外围衬底表面覆盖绝缘保护层400，该绝缘保护层400起伏显著下降，而该工艺需精准控制蚀刻量，以兼顾图形移除和器件保护。

参考图6，根据本实用新型列举的第三个实施例的发光二极管，采用缩小凸起尺寸，且扩大凸起在衬底分布密度的工艺，相对本实用新型的实施例2，本实施例的制作工艺可操作性较高，其中一种制作该衬底的方法为，在制作图形衬底时，通过改变掩膜图形，调整蚀刻时间，制作得到预定尺寸、合适密度的凸起图形，该工艺为衬底行业已成熟的技术，此处不再赘述。在本实施例的芯片结构中，衬底100被第一半导体层覆盖区域的凸起111高度为1至2微米，也可以说整片衬底100的凸起高度为1微米至2微米，而衬底100被绝缘保护层400覆盖区域，绝缘保护层400具有高低起伏，起伏的顶峰高度h为0至0.5微米，衬底100被外延发光层400覆盖区域的凸起112之间的间距和被绝缘保护层覆盖区域的凸起111之间的间距均不小于2微米。通过扩大衬底凸起图形的间距，盖在凸起间的绝缘保护层400有更长的距离过渡，减小绝缘保护层400坡度，使绝缘保护层400更加平缓的覆盖在衬底100上，从而减少陡峭和应力集中现象。该实施例的优势在于可以拥有一定高度的衬底图形高度而能兼顾外延生长质量和减小漏电现象，必要高度的衬底图形能减小外延发光层400在衬底100上生长的缺陷，利于提高内量子效应。

参考图7，根据本实用新型列举的第四个实施例的发光二极管，在衬底100被第一半导体层覆盖区域的凸起112采用密集分布，衬底100被第一半导体层覆盖区域的凸起112的间距为不大于3微米，而在被绝缘保护层400覆盖区域的凸起112采用稀疏分布，被绝缘保护层400覆盖区域的凸起111的间距均不小于2微米，以2微米厚的绝缘保护层400为例，衬底100被第一半导体层覆盖区域的凸起112的间距为2微米，而在被绝缘保护层400覆盖区域的凸起112的间距为8微米，可以参考的，衬底100被绝缘保护层400覆盖区域的凸起112密度为衬底100被第一半导体层覆盖区域的凸起112密度的1/10~1/2，这里密度指的是单位面积下凸起的分布数量。

本实施例主要优势在于适应不同的外延长晶工艺，可采用常规凸起高度的生长衬底100，例如凸起高度为2至2.5微米，同时兼顾外延生长质量，绝缘保护层400覆盖在衬底凸起111上，由于凸起111间距较大，绝缘保护层400仍可保证完整性，提供良好绝缘保障。

参考图8，进一步地，可采用低凸起高度的生长衬底100进行长晶并进一步制作芯片工艺，例如凸起高度为1至2微米，而后在制作芯片隔离槽时移除部分被绝缘保护层400覆盖区域的凸起111，降低该区域凸起111分布密度，在芯片端图形的移除时间会小于实施例1中凸起消除的时间。

进一步地，也可以衬底100被第一半导体层覆盖区域的凸起112的高度为2至2.5微米，而被绝缘保护层400覆盖区域的凸起111为1至2微米，被绝缘保护层400覆盖区域的凸起112设计为稀疏且矮小。

参考图9，根据本实用新型列举的第五个实施例的发光二极管，在本实施例中，采用改变衬底凸起110顶端形状的方法，利用平滑或者圆滑表面形成缓冲区域，特别是针对被绝缘保护层400覆盖的衬底凸起设计，例如采用半球或者平台状凸起形状。本实施例以半球状凸起110为例，绝缘保护层覆盖在半球凸起110表面，例如凸起110高度为2至2.5微米，至少部分衬底被绝缘保护层400覆盖区域的凸起高度与覆盖衬底凸起的绝缘保护层400厚度的比值大于0.5，同时兼顾外延生长质量，绝缘保护层400覆盖在衬底凸起110上，由于凸起110表面平滑，绝缘保护层400仍可保证完整性，提供良好绝缘保障。

参考图10至图12，根据本实用新型列举的第六个实施例的发光二极管，在本实施例中提供了实施例五的其中一种制作方法，衬底凸起110包括第一部分110’和第二部分110’’，其中第一部分110’更靠近衬底100，第二部分110’’位于第一部分110’上，第二部分110’’为牺牲部，第二部分110’’可以比第一部分110’易于移除，在外延/芯片工艺中，先在衬底100上制作半导体外延发光层200，如实施例1的工艺流程制作芯片结构，露出衬底100后移除位于隔离槽的第二部分110’’。其中，第一部分110’形状可以为半球、平台、圆锥、三角锥、六角锥、类圆锥、类三角锥或者类六角锥，由第一部分110’和第二部分110’’组合而成的衬底凸起形状可以为半球、平台、圆锥、三角锥、六角锥、类圆锥、类三角锥或者类六角锥。移除第二部分110’’后，一方面可降低衬底凸起高度，另一方面兼顾外延生长质量的同时，可二次设计适合覆盖绝缘保护层400的衬底图形。在一些实施例中，如图11所示，第二部分110’’包裹在第一部分110’外侧，通过移除位于隔离槽的第二部分110’’从而保留第一部分110’图形。在该实施例中，第一部分110’可以与衬底100同质，例如采用蓝宝石，第二部分110’’采用易于蚀刻移除的二氧化硅或者也可以是氮化铝，氮化铝的移除难度大于二氧化硅，但却适合作为半导体氮化镓的长晶面，具有较小的晶格适配问题。

参考图13，进一步地，相比蓝宝石或者氮化铝，二氧化硅与氮化镓的晶格匹配度差，但移除容易，为了兼顾工艺难度和长晶质量，衬底凸起可包括三部分，第一部分110’为蓝宝石，第二部分110’’为二氧化硅，第三部分110’’’为氮化铝，第二部分110’’为牺牲层，第三部分110’’’为长晶层，第二部分110’’位于第一部分110’和第三部分110’’’之间。即可以概扩为第三部分110’’’比第二部分110’’适合作为长晶界面，第二部分110’’比第一部分110’和/或第三部分110’’’易于移除，在第三部分110’’’上进行外延长晶工艺，制作芯片工艺时，通过选择性移除较容易去除第二部分110’’，同时去除第二部分110’’上的第三部分110’’’，在衬底露出区域保留第一部分110’用于覆盖绝缘保护层400。

参考图14，根据本实用新型列举的第七个实施例的发光二极管，为了防止芯粒的衬底露出区域PSS图型应力集中区域绝缘膜层400的开裂，我们在制作完外延发光层200去除露出衬底凸起110后，对隔离槽进行耐高温柔性绝缘层填充。在本实施例中对绝缘保护层的材料进行修改，具体来说至少部分采用柔性绝缘保护层400的材料，采用绝缘胶材覆盖衬底凸起110，胶材的延展性可克服凸起图形造成的应力集中问题。考虑到柔性绝缘保护层自身的一些特性，可能不适合作为发光二极管绝缘保护层的唯一材料，进一步的，发光二极管的绝缘保护层400包括第一绝缘层410和第二绝缘层420，其中第一绝缘层410采用二氧化硅、氮化硅、氧化钛、氧化钽、氧化铌、钛酸钡或者其中任意组合。第二绝缘层420位于凸起110上，采用的材料例如环氧树脂或者光刻胶，优选为热固性好的材料，第二绝缘层420也可以是热固性聚酰亚胺、派瑞林（Parylene N/C/D/HT）、聚苯并恶唑（PBO）等其中一种或组合，第一绝缘层410主要覆盖在发光二极管主体上。

在一些实施方式中，第一绝缘层410位于第二绝缘层420上方，且与第二绝缘层420相接，只需在移除外延发光层200和露出衬底后用柔性绝缘材料填充隔离槽，制作工艺相对简单。

参考图15，在一些实施方式中，将实施例1~3和实施例7的技术方案相结合，我们先将至少部分衬底露出区域或者整片衬底的PSS图型采用蚀刻的方式缩小或者移除，再填充第二绝缘层420，这样可以用较薄的柔性绝缘材料就可以实现覆盖衬底露出区域的平坦化处理。

在一些实施方式中，采用实施例3和实施例4的手段，与实施例7的第一绝缘层410/第二绝缘层420（柔性）相结合，进一步减小衬底露出区域的凸起110密度，同步填充第二绝缘层420，减小凸起110之间柔性绝缘层的应力。

在一些实施方式中，将实施例5和实施例7的技术方案相结合，为了进一步减小图型顶部应力集中的现象，将衬底的图型缩小（或者仅衬底露出区域的图形缩小）的同时，通过蚀刻工艺的优化，制作成偏圆弧状的凸起110图型，再填充上第二绝缘层420。

在实施例7中列举几种实施方式，还可以显而易见地与实施例6或者多个实施例的特点相结合形成新的作用相同的技术方案，例如利用牺牲层技术制作得到更好外延质量的发光二极管，实施例7中，在衬底100露出区域和外延发光层200之间的绝缘保护层400结构完整，可进一步提升芯片的长期使用可靠性。

本领域技术人员应该理解，取决于设计要求和其他因素，可以进行各种修改，组合，子组合和变更，只要它们在所附权利要求或其等同物的范围内即可。

Claims (17)

1.一种倒装发光二极管，包括表面具有一系列凸起的衬底和位于衬底上的外延发光层，外延发光层包括覆盖在衬底上的第一半导体层、第二半导体层和位于两者之间的有源层，与第一半导体层连接有第一电极，与第二半导体层连接有第二电极，其特征在于，衬底部分区域从第一半导体层露出，衬底露出区域的凸起至少部分被绝缘保护层覆盖，衬底被绝缘保护层覆盖区域的凸起至少部分高度低于衬底被第一半导体层覆盖区域的凸起高度。

2.根据权利要求1所述的倒装发光二极管，其特征在于，衬底被第一半导体层覆盖区域的凸起高度为1微米至2微米，或者为2微米至2.5微米。

3.根据权利要求1所述的倒装发光二极管，其特征在于，衬底被绝缘保护层覆盖区域的凸起高度至少部分为0至1微米，或者为1微米至2.5微米。

4.根据权利要求1所述的倒装发光二极管，其特征在于，衬底被绝缘保护层覆盖区域的凸起高度至少部分为衬底被第一半导体层覆盖区域的凸起高度的1/10~1/2。

5.根据权利要求1所述的倒装发光二极管，其特征在于，衬底上凸起的形状包括半球、平台、圆锥、三角锥、六角锥、类圆锥、类三角锥或者类六角锥。

6.根据权利要求1所述的倒装发光二极管，其特征在于，衬底被绝缘保护层覆盖区域的凸起中至少部分顶部为圆弧状或者平台状。

7.根据权利要求1所述的倒装发光二极管，其特征在于，衬底被绝缘保护层覆盖区域的凸起密度为衬底被第一半导体层覆盖区域的凸起密度的1/10~1/2。

8.根据权利要求1所述的倒装发光二极管，其特征在于，衬底被绝缘保护层覆盖区域的凸起的间距不小于2微米。

9.根据权利要求1所述的倒装发光二极管，其特征在于，绝缘保护层材料包括的二氧化硅、氮化硅、氧化钛、氧化钽、氧化铌、布拉格反射镜DBR或者绝缘胶材。

10.根据权利要求1所述的倒装发光二极管，其特征在于，至少部分覆盖衬底凸起的绝缘保护层厚度为0.5微米~5微米。

11.根据权利要求1所述的倒装发光二极管，其特征在于，倒装发光二极管的芯片尺寸不大于250微米*250微米。

12.根据权利要求1所述的倒装发光二极管，其特征在于，倒装发光二极管具有从2微米到100微米或从100微米到500微米的长度。

13.根据权利要求1所述的倒装发光二极管，其特征在于，倒装发光二极管具有从2微米到100微米或从100微米到500微米的宽度。

14.根据权利要求1所述的倒装发光二极管，其特征在于，倒装发光二极管具有从2微米到100微米或从100微米到200微米的高度。

15.根据权利要求1所述的倒装发光二极管，其特征在于，衬底的材料包括蓝宝石、硅、碳化硅或者砷化镓。

16.根据权利要求1所述的倒装发光二极管，其特征在于，外延发光层的材料为氮化镓基。

17.一种显示屏，其特征在于，具有权利要求1至权利要求16中任意一项所述的倒装发光二极管。

Images