KR20150116785A - 원하지 않는 성분 감소 시스템 - Google Patents

Abstract

시스템에서 비선형성의 결과로서 형성될 수 있는 원하지 않는 신호 성분의 추정을 형성하기 위한 시스템이 설명된다. 추정은 원하지 않는 성분의 영향을 감소시키기 위해 입력 신호에 추가되는 상쇄 신호를 형성하는 데 사용된다.

Description

원하지 않는 성분 감소 시스템{Unwanted component reduction system}

임의의 우선 출원에 대한 참조에 의한 통합

외국 또는 국내 우선권 주장이 본 출원과 함께 제출된 출원 데이터 시트에서 식별되는 임의의 출원 및 모든 출원은 37 CFR 1.57 하에서 참조로써 여기에 통합된다. 특히, 본 출원은 그 발명 전체가 여기에 참조로써 여기에 통합되고, 2014년 4월 8일자로 출원된 영국 특허 출원 제1406346.5호를 우선권 주장한다.

본 발명은 신호에서 원하지 않고 종종 비선형인 성분을 추정하고 비선형 성분의 영향을 감소시키기 위한 추정을 사용하는 장치 및 방법에 관한 것이다.

라디오 수신기에서, 수신된 RF(radio frequency) 신호가 증폭 및 복조된다. 이러한 프로세스는, 들어오는 신호가 국부적으로 생성된 신호와 혼합되는 주파수 트랜슬레이션 동작을 종종 포함한다. 이것은 후속 증폭 스테이지가 더 좁은 통과 대역에 수행될 수 있게 한다. 이것은 수용가능한 레벨의 왜곡, 노이즈 및 전력 소비 특성을 갖는 증폭기 및 다른 컴포넌트를 구축하는 것을 더욱 용이하게 만든다. 이러한 동작에도 불구하고, 비선형성이 RF 신호 처리 경로 및/또는 기저대역 신호 처리 경로 내에 여전히 존재할 수 있다. 비선형성은 이상적인 것과 반대로 실제 트랜지스터의 성능, 또는 비선형성을 발생시키는 아날로그 대 디지털 컨버터와 같은 신호 처리 요소에서의 명백한 커패시터 또는 기생 커패시터의 충전 또는 방전에 기인할 수 있다.

라디오 전화 베이스 스테이션과 같은 일부 어플리케이션에서, 낮은 전력 소모, 선택도, 선형성 및 소형 사이즈가 바람직하다.

단일 집적 회로 패키지 내에, 그리고 바람직하게는 단일 반도체 다이 상에 증가하는 양의 RF 수신기 아키텍쳐를 제공하는 것이 바람직하다.

또한, 복수의 모드 및/또는 주파수 대역을 커버하도록 동작가능한 수신기를 제공하는 것이 바람직하다.

또한, 디바이스를 어떻게 조작하는지에 대한 상세한 지식 없이도 소비자가 디바이스를 조작할 수 있는 솔루션을 제공하는 것이 바람직하다.

본 발명은 상술한 목적의 일부 바람직하게는 전부를 특정 실시예가 다루는 RF 수신기 시스템에 관한 것이다.

본 발명의 제1 양태에 따르면, 원하는 신호 성분에 대한 원하지 않는 신호 성분의 영향을 감소시키기 위한 장치가 제공된다. 장치는 추정된 원하지 않는 신호를 생성하기 위해 원하는 신호 성분과 잠재적으로 원하지 않는 신호 성분 양쪽을 포함하는 입력 신호를 처리하기 위한 수단을 포함한다. 장치는 상쇄 신호를 생성할 수 있도록 추정된 원하지 않는 신호와 입력 신호 및/또는 출력 신호를 비교한다. 상쇄 신호는 원하지 않는 신호 성분을 일부 또는 실질적으로 상쇄시키기 위해 입력 신호와 결합된다.

원하지 않는 신호 성분은 협대역 신호 또는 광대역 신호일 수 있다. 원하지 않는 신호가 협대역 신호인 경우, 장치는 협대역의 원하지 않는 신호를 식별하고 출력 신호에 대한 영향을 최소화하는 것을 추구할 수 있다. 선택된 협대역의 원하지 않는 신호만을 상쇄시키기 위해 주로 의도된 보정 신호를 생성함으로써, 원하지 않는 신호 성분의 영향을 감소시키는 데 효과적인 보정 신호를 생성하는 것이 연산적으로 더 용이하게 된다.

원하지 않는 신호 성분은 고조파 항의 생성을 발생시키는 신호 처리 회로의 비선형성의 결과로서 생성될 수 있다. 장치는 입력 신호에 동등한 비선형 처리를 의도적으로 적용할 수 있다. 이러한 비선형 처리는 입력 신호의 제곱, 입력 신호의 세제곱 등을 포함할 수 있다.

비선형성은 좁거나 명목적으로 단일 주파수에서 추정될 수 있다. 예를 들어, 신호 처리 장치의 입력에 연결된 라디오 수신기와 같은 신호 처리 회로의 통과 대역이 주파수 F_W 주위에 집중된 원하는 신호와, FB 주위에 집중된 종종 "차단원"이라 칭해지는 원하지 않는 신호를 포함하는 경우, 신호 처리 회로는 차단원 신호의 2차 고조파 2F_B에 대한 보정 신호를 추정하도록 구성될 수 있다. F_W가 실질적으로 2F_B와 동일할 경우, 이것은 F_W의 원하는 신호의 복구를 향상시킬 수 있다.

신호 처리 회로는 보정 신호를 생성하기 위해 원하지 않는 신호의 추정에 적용되는 계수를 추정할 수 있다. 보정 신호는 필터를 통해 추정된 에러 신호를 통과시킴으로써 생성될 수 있다. 필터는 유한 임펄스 응답(FIR) 필터일 수 있다.

원하지 않는 주파수 성분의 주파수 트랜슬레이션은 필터가 명목 일정 주파수에서 동작가능하도록 수행될 수 있다. 따라서, 필터 탭 및 계수는, 장치가 사용 중일 때 동일하게 유지될 수 있다. 이러한 신호 처리 모두, 즉 반복 파형으로 곱하고 필터링함으로써의 주파수 트랜슬레이션이 디지털 영역에서 수행될 수 있으면, 설계자는 주파수 트랜슬레이션을 생략하고 대신 디지털 필터를 재조정하는 것을 선택할 수 있다.

다중-모드 및 다중-주파수 수신기를 제공하라는 압력이 다수의 운영 환경에서 발견된다. 이러한 환경의 예는 모바일 전화 공간이며, 여기에서 디바이스는 2G, 3G, 4G, LTE 등과 같은 복수의 표준 중 하나에서 동작하는 신호를 수신할 수 있다.

이러한 표준(또는 다른 통신 시스템에서의 다른 표준)의 각각은 예를 들어, 원하는 수용 대역폭, 감도, 간섭 신호에 대한 내성 등의 관점에서 높게 규제되는 경향이 있다.

본 발명의 추가적인 양태에 따르면, 본 발명의 제1 양태의 실시예를 구성하는 회로를 포함하는 수신기가 제공된다.

본 발명의 추가적인 양태에 따르면, 출력 신호 내의 원하지 않는 신호 성분을 감소시키는 방법으로서, 원하는 신호 성분 및 잠재적으로 원하지 않는 신호 성분을 포함하는 입력 신호를 수신하는 단계; 원하지 않는 신호 성분의 추정을 형성하도록 입력 신호를 조작하는 단계; 보정 신호를 생성하는 단계; 보정 신호와 입력 신호를 결합하는 단계; 및 원하지 않는 신호의 영향을 감소시키기 위해 보정 신호를 정제하도록 출력 신호를 감시하는 단계를 포함하는 방법이 제공된다.

본 발명에 따른 원하지 않는 성분이 영향을 감소시키기 위한 신호 처리 시스템의 실시예를 아래와 같은 첨부 도면을 참조하여 한정적이지 않은 예시의 방식으로 이하 설명할 것이다.
도 1은 제로 중간 주파수에서 동작하는 수신기의 블록도.
도 2는 낮은 중간 주파수에서 동작하도록 구성된 수신기의 블록도.
도 3은 주파수가 국부 발진기에 대해 참조되는 수신기의 입력에서의 스펙트럼의 수신기 내의 비선형성의 결과로서 수신기의 출력에서의 스펙트럼으로의 변환을 개략적으로 나타내는 도면.
도 4는 큰 차단원이 존재하고 그 2차 고조파가 수신되어야 하는 것으로 요망되는 신호와 실질적으로 일치하는 수신기로부터의 측정된 주파수 응답을 나타내는 도면.
도 5는 차단원으로부터 발생하는 원하지 않는 고조파 신호를 감소시키기 위한 신호 처리 시스템의 개략도.
도 6은 도 5의 신호 프로세서의 컴포넌트를 훨씬 더 상세하게 나타내는 도면.
도 7은 도 6이 적응 엔진의 컴포넌트를 훨씬 더 상세하게 나타내는 도면.
도 8은 도 7의 적응 엔진의 협대역 필터를 상세하게 나타내는 도면.
도 9는 도 7의 적응 엔진의 추가적인 피쳐를 훨씬 더 상세하게 나타내는 도면.
도 10은 도 9의 상관 엔진의 동작을 나타내는 도면.
도 11은 도 9의 벡터 구축 엔진 및 행렬의 동작을 나타내는 도면.
도 12는 도 9의 최소 제곱 엔진이 동작을 나타내는 도면.
도 13은 차단원 신호 또는 차단원 신호의 존재에 기인한 성분을 검색하도록 동작가능한 회로의 개략도.
도 14는 도 13의 장치를 훨씬 더 상세하게 나타내는 도면.
도 15a 내지 15c는 주파수 검색의 예를 나타내는 도면.
도 16은 차단원 신호를 식별하기 위해 사용될 수 있는 파라미터 엔진의 대략도.
도 17은 1차 파라미터 엔진의 실시예를 나타내는 도면.
도 18은 타이밍 및 제어 신호를 공급하기 위한 컨트롤러와 연관하여 도 17의 회로를 나타내는 도면.

점점 더 복잡해지는 주파수 스펙트럼으로 인해 스펙트럼이 '조용한' 중간 주파수 신호를 찾기 위해 적절한 위치를 찾는 것이 점점 곤란해 질 수 있으므로, 모바일 전화 시스템과 같은 전통적인 높은 중간 주파수 헤테로다인 수신기 아키텍쳐로부터 멀어지는 것이 일반적으로 유리하다.

많은 라디오 수신기 시스템은 낮은 중간 주파수 또는 제로 중간 주파수 아키텍쳐로 이동하고 있다.

이러한 접근법은 직교 혼합기, 가변 이득 증폭기, 필터 및 아날로그 대 디지털 컨버터가 단일 집적 회로 상에 제공되는 집적 회로를 집적 회로 공급자가 공급 또는 제시할 수 있게 한다. 또한, 디지털 영역 신호 처리도 아날로그 대 디지털 컨버터의 출력을 처리하기 위해 칩/집적 회로에 제공될 수 있다. 이러한 시스템을 위한 국부 발진기가 '온 칩(on chip)'으로, 즉 동일 회로 패키지 내에 제공될 수 있다.

이러한 집적 회로는 집적을 통한 감소된 비용; 시스템-온-칩 스타일 솔루션으로 더 가깝게 이동하면서 소비자를 위한 사용의 훨씬 더 큰 용이함; 및/또는 RF 신호 처리 및 라우팅 사양의 완화와 주파수 배치의 단순화를 제공할 수 있다. 이는 몇개의 수신기가 밀접하게 가까이 제공되는 것에 특히 적절하다.

직접 변환 수신기 및 낮은 IF(중간 주파수) 수신기의 아키텍쳐는 유사하다. 도 1은 직접 변환 수신기의 개략 블록도이고, 도 2는 낮은 IF 수신기의 개략 블록도이다.

일반적으로 도 1에서 10으로 표기되는 직접 변환 수신기는 폭넓게 3개의 기능 블록을 포함한다. 설명하는 바와 같이, 도 1의 직접 변환 수신기(10)는 RF 증폭 스테이지(12), 필터(14) 및 다운-컨버터(16)를 포함한다. RF 증폭 스테이지(12)는 안테나(18)로부터 신호를 수신하고, 가변 감소기(20) 및 저잡음 증폭기(22)에 의해 도 1에 나타내어지는 제어가능한 이득을 제공한다. RF 증폭 스테이지(12)로부터의 출력은 예를 들어, 표면 음향파(SAW) 필터(14)에 의해 대역 통과 필터링된다. 다른 필터 기술이 대안적으로 또는 추가적으로 사용될 수 있다. 필터(14)의 출력은 다운-컨버터(16)이 RF 입력에 제공된다.

다운-컨버터(16)는 혼합기 신호 입력에서 증폭된 RF 입력 신호를 수신하고 이를 혼합기(30)의 국부 발진기 입력에 공급되는 국부 발진기(LO) 신호와 혼합하는 직교 혼합기(30)를 포함한다. 국부 발진기 신호(들)는 국부 발진기(32)에 의해 제공된다. 국부 발진기(32)는 (혼합기(30)와 동일 집적 회로 패키지의) 집적 컴포넌트 또는 별개 컴포넌트로서 제공될 수 있다. 국부 발진기(32)의 출력은 혼합기(30)에 공급되기 전에 버퍼 또는 증폭기(34)에 의해 버퍼링될 수 있다. 본 기술분야의 당업자에게 알려져 있는 바와 같이, 직교 혼합기(30)는 통상적으로 2개의 혼합기를 포함하며, 하나는 동위상 신호(또는 I 채널)에 대해 동작하고, 하나는 동위상 신호에 대해 그 위상이 π/2 라디안(90도)만큼 시프트된 신호, 직교 채널(또는 Q채널)에 대해 동작한다. 이를 달성하기 위해, 국부 발진기(32)로부터의 LO 신호는 동일 주파수이지만 90도만큼 오프셋된 2개의 LO 신호로서 생성될 수 있거나, 국부 발진기 신호는 후속적으로 직교 혼합기(30)에 의해 요망되는 2개의 위상 시프트된 국부 발진기 신호를 생성하도록 처리될 수 있다. 실제 시스템에서, I 및 Q 채널은 통상적으로 서로 대략 90도 위상차일 수 있으며, 정확하게 90도 위상차가 아닐 수도 있다.

들어오는 신호가 W_C의 반송 주파수를 갖는다면(반송파가 실제로 존재하든지 또는 전체 또는 일부 억제되었든지간에), 국부 발진기 신호도 W_C로 설정될 수 있어, DC/기저대역으로의 직접 다운 변환이 수행된다.

원하는 주파수의 국부 발진기 신호는 본 기술분야의 당업자에게 알려져 있는 위상 고정 루프 등을 사용하여 도출될 수 있다.

혼합기(30)로부터의 I 및 Q 채널은 대역 간섭으로부터 제거하기 위해 필터(44)에 의해 저역 통과 필터링되기 전에, 예를 들어 고정 이득 증폭기(40) 및 가변 이득 증폭기(42)에 의해 추가적인 이득을 얻을 수 있으며, 그 후 I 및 Q 채널을 디지털화하기 위해 아날로그 대 디지털 컨버터(50)로 송신될 수 있다.

도 2의 낮은 IF 수신기는 도 1의 직접 변환 수신기와 유사성을 가지며, 동일 부분은 동일 참조 부호를 사용하여 나타내어져 있다. 개념적으로, 낮은 IF 수신기는 2개의 국부 발진기를 갖는다. 제1 국부 발진기(32)는 mod(W_C-W_L)=IF인 주파수 W_L로 설정될 수 있으며, IF는 원하는 중간 주파수이다. 저역 통과 필터(64)를 통과하기 전에 제2 혼합기(62)가 신호를 기저대역으로 다운 변환할 수 있도록 제2 국부 발진기 주파수를 생성하기 위해 제2 국부 발진기가 제공될 수 있다.

하지만, I 및 Q 신호가 ADC(50)에 의해 디지털화되었으므로, 제2 국부 발진기 주파수 생성 및 혼합 엔드 필터링의 동작음 오두 디지털로 수행될 수 있다.

따라서, 양쪽 기능이 결합된 디지털 회로에 의해 수행될 수 있다.

도 2는 ADC(50)의 출력에서 이용가능한 주파수 스펙트럼을 나타내는 그래프이다. 여기에서 설명한 직접 변환 수신기에서, "기저대역"은 대략 200MHz의 대역폭을 가질 수 있다. 다중 채널 GSM에 있어서 대략 75MHz의 대역폭이 요망된다. 따라서, 제1 국부 발진기(32)는 통과 대역 내의 명목 제1 중간 주파수, 예를 들어 대략 150MHz를 부여하도록 설정될 수 있으며, 제2 국부 발진기(60)는 이를 기저대역으로 다운 변환하도록 동작할 수 있다.

수신기의 바람직한 피쳐는 비교적 강한 간섭 신호의 존재를 처리하는 그 능력이다. 이러한 사양의 예는 3GPP TS 51.021 차단원 테스트이다. 이 테스트에서, 국부 차단원 신호가 -1 dBFS(풀 스케일 신호 강도보다 1 dB 낮음)의 강도로 수신기에 도입된다. 차단원 신호와 국부 발진기 신호의 혼합으로부터의 임의의 고조파는 테스트 사양의 일부로서 차단원 전력에 대해 적어도 90 dB 낮아야 한다. 혼합 또는 증폭 스테이지에 기인하는 비선형성은 RF 비선형성으로 간주될 수 있다. ADC(50)와 같은 기저대역 컴포넌트의 결과로서의 임의의 비선형성은 기저대역 비선형성으로 간주될 수 있다. RF 비선형성 및/또는 기저대역 비선형성은 여기에 개시된 wdcl의 실시예를 사용하여 감소 및/또는 제거될 수 있다.

이하의 설명에서, 초점은 예시적인 목적으로 2차 기저대역 비선형성을 감소시키는 것에 있을 것이다. 이러한 기저대역 비선형성은

으로 모델링될 수 있으며, n은 샘플 인덱스이고 m은 양의 정수 지연이다(예를 들어, m=0, 1, 2 등). 여기에 설명된 원리 및 이점은 다른 비선형성을 감소시키거나 제거하는 데 적용될 수 있다는 것이 이해될 것이다.

장치가 즉 k차의 RF 비선형성으로 타겟화되었다면, 적절한 비선형성 모델은 |I(n-m1) + jQ(n-m1)|^(2k-1)*(I(n-m2) + jQ(n-m2))의 형태의 항을 포함할 수 있다.

CMOS를 사용하는 피쳐는 디지털 게이트가 비교적 비싸지 않고, ADC(50)로부터 신호의 추가적인 처리를 수행하도록 제조될 수 있다는 것이다. 이는 RF 또는 아날로그 컴포넌트의 장애를 보정하고/하거나 안테나(18)에서 수신된 간섭을 제거하기 위하여 이용될 수 있다.

예를 들어, 상당한 차단 신호가 모바일 전화 시스템에서 관찰될 수 있다. 이러한 구성은 도 3에 개략적으로 나타내어지며, 여기에서 모든 주파수가 국부 발진기 주파수를 참조하는 것으로 나타내어진다. 관심있는 신호, 예를 들어 전화 콜과 연관된 신호는 대략 2f₀에 집중된 주파수 대역을 점유할 수 있다. 최악의 경우의 시나리오에서, 차단원은 주파수 f₀에서 발생할 수 있다. 이러한 최악의 경우의 시나리오에서, 차단원 및 관심있는 신호의 실제 주파수는 각각 LO+f₀ 및 LO+2f₀이다.

혼합기(30), 증폭기(40 및/또는 42) 또는 ADC(50)인 신호 처리 체인의 어느 일부가 2차 고조파 왜곡을 나타낸다면, 이는 고조파 생성을 발생시킨다.

시간에 대한 국부 발진기 주파수 f_LO가 아래와 같이 나타내어지고,

f_LO = COS (2πf_L0t)

시간에 대한 차단원의 주파수 f_BLOCK가 아래와 같이 나타내어진다면,

f_BLOCK = COS (2πf_L0t+f₀)t

차단원의 고조파는 국부 발진기 주파수 f_LO에 대하여 +2f₀ 및 -2f₀에서 발생하는 것으로 나타내어질 수 있다. 따라서, 본 예에서, 차단원 2차 고조파는 기저대역에서 2fo에서 발생하는 원하는 신호 위에 있다.

하지만, 본 기술분야의 당업자에 의해 'HD2'로 알려질 수 있는 차단원 2차 고조파는 차단원과 관계된다. 차단원 2차 고조파와 차단 사이의 관계가 추정될 수 있다면, 차단원 신호는 2차 고조파 신호 HD2 또는 실제로 임의의 원하는 차단원의 고조파를 감소시키기 위해 보정 신호를 추정하는 데 사용될 수 있다.

도 4는 알려진 낮은 IF 변환 수신기 및 ADC에 대한 스펙트럼 다이어그램이다. 주파수는 통상적으로 75 MHz 내지 100 MHz의 범위에 있을 수 있는 중간 주파수에 대하여 나타내어졌다. 도 4에서, -2 dBFS의 신호 강도를 갖는 차단원은 중간 주파수에 비해 -18 MHz에서 발생한다(국부 발진기는 들어오는 주파수의 낮은 측에 있는 것으로 상정함). 2차 고조파 왜곡은 중간 주파수에 비해 -36 MHz 및 +36 MHz에서 고조파를 발생시킨다. 차단원 이미지는 중간 주파수에 비해 +18 MHz에서 발생하고, HD3으로 표기된 3차 고조파는 +54 MHz에서 나타나지만 -54 MHz에서는 나타나지 않는다. 이는 다양한 주파수 사이의 상호 변조에 기인하는 실제 아티팩트이다.

주파수가 중간 주파수에 대하여 나타내어졌으므로, 도 4의 스펙트럼은 IF-65 MHz 내지 IF+65 MHz의 범위에 있다. 중간 주파수의 수치적 편의를 위해, IF가 100 MHz였다면, 스펙트럼은 35 MHz와 165 MHz 사이에 연장될 것이다.

이는 중간 주파수(즉, +40 MHz 내지 +95 MHz)에 비해 -60 MHz 내지 -5 MHz의 대역내 범위의 그 주파수 성분과 중간 주파수(즉, 105 MHz 내지 165 MHz)에 비해 +5 내지 +60 MHz의 이미지 대역 내에 있는 그 성분 사이의 비교적 편리한 선택을 허용한다.

본 예에서, 측정된 대역 내 2차 고조파 신호(HD2)는 차단원보다 낮은 대략 85 dB의 전력을 가졌다.

일반적으로, 신호 x에 응답하는 ADC(또는 다른 신호 처리 컴포넌트)의 출력 y는 이하와 같이 나타내어질 수 있다.

y = a₀+a₁ x+a₂ x ²+a₃ x ³+a₄ x ⁴...

본 식에서, a₀, a₁, a₂, a₃, a₄ 등은 출력 y에 대한 각각의 다항식 항의 상대적인 기여를 나타내는 다항식 전개에서의 계수이다. 이러한 a₂ x ², a₃ x ³ 등 및/또는 상호 변조 결과물 중 임의의 것과 관련된 왜곡이 추정 및 감소될 수 있다. 하지만, 이제까지의 예에서와 같이, 왜곡의 메인 소스는 2차 고조파 왜곡일 수 있다. 따라서, 이 경우가 추가로 고려될 것이다.

도 5는 제곱기(102), 보정 신호 생성기(104) 및 가산기(106)를 포함하는 2차 고조파 감소기(100)를 포함하는 장치의 개략도를 나타낸다. 다른 고조파와 같이 다른 주파수에서의 원하지 않는 신호를 억제하도록 구성된 감소기가 대안적으로 또는 추가적으로 구현될 수 있다는 것이 이해될 것이다. 2차 고조파 감소기(100)가 (본 예에서) 디지털화된 ADC(50)의 출력에 대해 작용하면, 제곱기(102)는 2개의 입력 디지털 곱셈기로서 하드웨어로 구현될 수 있다. 제곱기(102)는 추정된 원하지 않는 신호를 생성하기 위해 원하지 않는 신호 성분을 나타내는 항을 포함하는 함수를 갖는 출력 y에 대해 연산함으로써 ADC(50)의 출력을 처리하도록 구성된 제1 프로세서로서의 역할을 할 수 있다. 제곱기(102)의 출력은 추정된 보정 계수

를 수신하는 보정 신호 생성기(104)에 공급된다. 장치는 ADC(50)의 출력 y에 기초하여, 추정된 보정 계수

를 생성하도록 구성된 계수 추정 회로(107)를 포함할 수 있다. 계수 추정 회로(107)는 보정 신호를 생성하기 위해 추정된 원하지 않는 신호를 적용하도록 하나 이상의 파라미터를 식별하기 위하여 제1 프로세서로부터의 추정된 원하지 않는 신호 및 ADC(50)로부터의 출력 y 또는 2차 고조파 감소기(110)의 출력 신호 Z 중 적어도 하나를 처리하도록 구성된 제2 프로세서로서의 역할을 할 수 있다. 계수 추정 회로(107)는 예를 들어, 후술하는 바와 같이 차단원 검출 엔진 및 적응 엔진을 포함할 수 있다. 가산기(106)와 같은 결합기는 출력 신호 Z의 원하지 않는 신호 성분의 영향이 감소되도록 출력 신호 Z를 형성하기 위하여 보정 신호 생성기(104)로부터의 보정 신호 및 ADC(50)의 출력을 결합할 수 있다. 가산기(106)에서 ADC(50)로부터의 디지털 워드에 대응하는 보정 신호 생성기(104)의 출력을 가산하는 것이 이하의 식에 의해 나타내어지는 출력 Z를 추가로 형성하도록

의 부호는 부정될 수 있다.

Z = y+(a₂ -

)y ²

추가적인 분석은 통과 대역 외부의 3차 고조파

및 수신기의 노이즈 플로어 아래의 4차 고조파

를 나타낼 것이다.

2차 고조파의 잔량은

를 감소시키는

의 추정의 정확도에 의존할 수 있다.

도 6은 모바일 수신기 또는 베이스 스테이션에서 발견될 수 있는 라디오 수신기와 연관된 2차 고조파 감소 회로(또는 "감소기")의 블록도이다.

2차 고조파 감소기(100)는 차단원 검출 엔진(110)과 연관된다. 차단원 검출 엔진(110)은 전용 하드웨어, 비일시적 컴퓨터 판독가능 스토리지에 저장된 명령을 실행하는 프로세서에 의해, 또는 이들의 조합으로 구현될 수 있다. 차단원 검출 엔진(110)은 전용 하드웨어, 비일시적 컴퓨터 판독가능 스토리지에 저장된 명령을 실행하는 프로세서에 의해, 또는 이들의 조합으로 구현될 수 있는 적응 엔진(120)에 접속된다.

감소기(100)는 계속 실행되고, ADC(50)는 데이터를 출력하고 있으며, 차단원 검출 엔진(110) 및 적응 엔진(120)은 간헐적으로 실행될 수 있다. 감소된 원하지 않는 신호 성분을 갖는 입력 데이터 스트림을 나타내는 감소기(100)의 출력 Z는 출력(101)에 공급된다.

보정 신호 생성기(104)(도 5)는 ADC(50)로부터 최근의 N 출력 워드의 기록을 유지하기 위해 버퍼 또는 지연 라인으로서 구현될 수 있다. 2차 고조파 감소기(100)는 동위상 및 직교 신호에 대해 동작한다. 많은 응답 또는 전달 특성이 M 지연 요소를 포함하는 유한 임펄스 응답(FIR) 필터에 대한 그 구축에서 유사할 수 있는 2차 고조파 감소기(100)에서 구현될 수 있으며, 필터의 출력 p는 이하의 식에 의해 나타내어진다.

신호 프로세서의 출력 z는 이하의 식에 의해 나타내어진다.

a 는 필터 계수를 나타낸다.

설계자는 그가 구현하는 탭 및 지연 스테이지 M의 수의 선택을 가질 수 있지만, M은 원하는 경우 예상 외로 작을 수 있다. 시뮬레이션에서, 그리고 실험에 후속적으로, 기저대역 비선형성을 적절히 다루기 위해 M=2 또는 3이 모바일 전화 시스템 내에서 충분한 성능을 부여한다는 것을 알게 되었다. 하지만, 다른 회로 또는 보정은 더 많은 탭을 요구할 수 있다.

상술한 바와 같이, 2차 고조파 감소기(100)는 적응 엔진(120)에 응답하며, 그 실시예가 도 7에 훨씬 더 상세하게 나타내어진다.

도 7에 나타낸 바와 같이 적응 엔진(120)은 훨씬 더 상세하게 후술하는 차단원 검출 엔진(110)에 의해 조정가능한 조정가능 협대역 필터(130, 132)를 포함한다. 차단원 검출 엔진(110)은 2차 고조파 HD2의 주파수에서 필터(130, 132)의 중심 대역을 설정할 수 있다.

보정 신호 생성기(104)에 대한 입력 신호 및 합산기(106)의 출력은 따라서 차단원의 2차 고조파 항을 추출하도록 필터링되며, 이러한 정보는 보정 신호 생성기(104)의 탭에 적용되는 계수를 설정하도록 적응 엔진(120)의 HD2 모델 회로(140)에서 사용되는 계수를 갱신하는 데 사용된다. 도 7에서, 보정 신호 생성기(104)는 필터로서 나타내어진다. 보정 신호 생성기(104)는 특정 실시예에서 유한 임펄스 응답(FIR) 필터일 수 있다. 이러한 필터는 I 및 Q 채널 양쪽에 대해 동작할 수 있으며 (실수 및 허수 계수 양쪽을 수신하는 필터인) 복소 FIR 필터일 수 있다.

차단원 신호의 주파수가 추정될 수 있는 것으로 상정하면, 협대역 필터는 차단원 주파수에서 발생하는 기저 대역의 2차 고조파 HD2의 주파수와 매칭되거나 실질적으로 매칭되는 기본 주파수를 갖는 필터 신호와 ADC(50)의 디지털화된 출력을 곱함으로서 형성될 수 있다. 필터 신호가 디지털 생성된 사인 곡선(복소수로 나타내어질 수 있음)으로 형성될 수 있으며, 곱셈 및 혼합이 디지털 영역에서 수행될 수 있다. 일부 실시예에서, 필터 신호가 +1 및 -1의 크기를 갖는 명목 구형파로서 구현될 수 있다. 이는 다운 변환이 부호 비트의 사이클 반전에 의해 수행될 수 있게 한다. 이러한 곱셈 및 DC로의 다운 변환이 도 8에 개략적으로 나타내어진다.

2차 고조파 HD2(예를 들어, 주파수 HD2에서 신호 컨텐츠에 대응하는 샘플의 I+JQ 벡터이며, j는 -1의 제곱근을 나타냄)는 따라서 DC 또는 DC 부근 값으로 다운 변환된 후 협대역 필터(130, 132)에 의해 필터링된다. 협대역 필터(130, 132)는 단지 몇개의 지연 스테이지를 갖는 협대역 필터 응답을 부여하도록 구성될 수 있는 무한 임펄스 응답 필터로서 구현될 수 있다.

개념적으로 필터링된 신호는 필터 주파수에 의한 추가적인 곱셈에 의해 HD2로 다시 업 변환되어야 하지만, 발명자는 추가적인 곱셈 대신, 연속적인 것의 반대로 주기적으로 그리고 실시간으로 수행될 수 있는 행렬 및 벡터 처리 동작에서 필터 신호가 HD2로 다시 변환될 수 있다는 것을 알아내었다.

적응 엔진(120)은 임의의 적절한 전용 하드웨어 및/또는 비일시적 컴퓨터 판독가능 스토리지에 저장된 명령을 실행하도록 구성된 프로세서에 의해 구현될 수 있다. 적응 엔진(120)의 예를 이하 설명할 것이다.

적응 엔진(120)은 도 9에 나타낸 바와 같이 3개의 서브 시스템으로 구현될 수 있다. 서브 시스템은 상관 엔진(160), 행렬 및 벡터 구축 엔진(162) 및 최소 제곱 엔진(164)을 포함할 수 있다.

상관 엔진(160)은 N 샘플을 유지하기 위해서 버퍼 또는 메모리를 포함할 수 있다. 하드웨어에서, 버퍼는 N 스테이지 시프트 레지스터로 구현될 수 있다. 대안적으로, 상관 엔진에는 버퍼가 없을 수 있으며, 샘플이 하나씩 도달할 때 샘플의 시퀀스를 처리할 수 있다.

각각의 버퍼링된 값 또는 샘플은 원하는 자기 상관 및 상호 상관 함수를 형성하도록 구성된 복수의 곱셈기 및 합산기에 공급될 수 있다.

따라서, 도 10에 나타낸 바와 같이, 버퍼로부터의 값이 자기 상관 결과 r₀ 내지 r_m을 형성하도록 일련의 곱셈기 및 합산기에 공급될 수 있다.

*는 복소 공액을 나타낸다.

n은 버퍼에서의 샘플의 수를 나타낸다.

m은 FIR 필터에서의 탭/지연 스테이지의 수를 나타낸다.

마찬가지로, 상호 상관 결과는 상호 상관 계수 c₀ 내지 c_m을 계산하기 위하여 N 샘플을 처리하도록 구성된 전용 하드웨어(또는 비일시적 컴퓨터 판독가능 스토리지에 저장된 명령을 실행하도록 구성된 프로세서)에 의해 형성될 수 있다.

등.

상관 엔진(160)의 출력은 자기 상관 벡터 r 및 상호 상관 벡터 c이며,

도 10에 나타낸 바와 같이, 상관 엔진(160)은 행렬 및 벡터 구축 엔진(162)으로부터의 신호에 응답하여, 여기에서 0 내지 N-1로 표기된 최근의 N 명령을 샘플링하라는 명령에 응답한다. 샘플링 및 벡터 구축은 비교적 빈번하지 않게 벡터 구축 엔진(162)에 의해 수행될 수 있다. 예를 들어, 이러한 샘플링 및 벡터 구축은 GSM 시스템에서 슬롯 당 1회만 수행될 수 있다.

도 11은 행렬 및 벡터 구축 엔진(162)에서 착수된 동작을 개략적으로 나타낸다.

도 11에 나타낸 바와 같이, 행렬 및 벡터 구축 엔진(162)은 자기 상관 벡터 r 및 상호 상관 벡터 c를 수신한다. 행렬 및 벡터 구축 엔진(162)은 (자기 수반 행렬로도 알려진) 각각의 Hermitian 행렬을 형성하기 위해 수신된 벡터에 대해 동작하며, 행렬의 I번째 행 및 J번째 열의 요소는 모든 I 및 J의 인덱스에 대해 행렬의 J번째 행 및 I번째 열의 요소의 복소 공액과 동등하다. Hermitian 행렬은 언제나 실수인 고유값을 갖는다. Hermitian 행렬은 그후 각각의 복소 스칼라 함수와의 곱에 의해 주파수 트랜스포징된다. 블록 180에서, 주파수 트랜슬레이션 벡터는

로서 규정된다. 주파수 트랜슬레이션 벡터(180)는 도 11에서 182로 표기된 벡터 r ₀ 을 형성하기 위해 자기 상관 Hermitian 행렬 r ^H 와 곱해진 후, 도 11에서 행렬(184)로 나타내어지는 Toeplitz 행렬로 구축된다. 마찬가지로, 주파수 트랜슬레이션 벡터(180)는 상호 상관 결과에 대해 사용되지만, 여기에서 그 복소 공액이 형성되고 이는 190으로 표기된 벡터 c ₀ 을 형성하기 위해 상호 상관 결과의 Hermitian 행렬과 곱해진다. 주파수 트랜슬레이션 벡터의 사용에 기인한 주파수 트랜슬레이션 동작은 도 8에 대하여 설명한 업 변환을 대리하며, 실시간 복소 곱셈이 비교적 낮은 레이트(예를 들어, 밀리초 당 1회)의 오프라인 계산으로 교체될 수 있게 한다.

벡터 c ₀ 및 행렬 r ₀ 은 그 후 최소 제곱 엔진(164)으로 전달되며, 이는 정규화된 자기 상관 행렬 {r₀+ λI}을 역전함으로써 형성된 보정값을 갖는 필터 계수의 구 값을 갱신함으로써 필터 계수의 반복 추정을 수행하며, λ(람다)는 스칼라 실상수이고 I는 M+1차원의 단위 행렬이고, 상호 상관 벡터 c ₀ 에 의해 이러한 역을 사전 곱셈하고, 그 결과는 도 12에 나타낸 바와 같이 실수의 양의 스칼라 값 μ에 의해 스케일링된다. μ의 값은 안정성을 유지하기 위하여 제어되는 수렴의 레이트이다. 이러한 기술은 Matlab와 같은 표준 수치 패키지를 통해, 또는 매립 시스템에서의 사용을 위해 라이브러리에서 이용가능하고 본 기술분야의 당업자에게 잘 알려져 있다.

최소 제곱 엔진(164)으로 최소 제곱 맞춤으로부터 새로운 계수를 추정한 후, 이는 2차 고조파 간섭을 감소시키기 위하여 2차 고조파 감소기(100)로 공급된다.

테스트에서, 원하는 신호 및 2차 고조파가 주파수 공간에서 중첩되는 경우에도 시스템이 매우 양호하게 동작한다는 것이 알려졌다. 이러한 조건 하에서, 원하는 신호는 2차 고조파 HD2와 상관되지 않으므로, 적응 알고리즘이 극복해야 할 노이즈 또는 간섭으로 간주될 수 있어, 원하는 신호는 실제로 지연되지만 적응 알고리즘의 수렴을 방해하지 않는다. 테스트에서, HD2는 대략 -85 dBFS(-110 dBm)의 전력을 갖도록 설정되었으며, 원하는 GSM 신호(또는 다른 통신 신호)는 -101 dBM과 -88.5 dBm 사이의 전력을 가질 수 있다. 따라서, 이는 -21.5 dB 내지 -9 dB의 적응 신호 대 노이즈 비를 부여한다. 테스트에서, 이러한 접근법은 10 dB보다 나은 상쇄 이득을 달성할 수 있었다. 이는 M=4를 갖는 필터로 달성되었으므로, 이러한 필터는 비교적 짧고 하드웨어로 구현하기에 용이하며, 시뮬레이션 작업은 M이 1로 감소될 수 있다는 것을 제시한다.

여기에 설명된 기술은 아날로그 대 디지털 컨버터의 동작의 결과로서 제곱항의 도입과 같은 수신기에서의 비선형성에 기인하는 왜곡을 감소시키는 데 사용될 수 있다. 하지만, 이러한 접근법은 왜곡의 소스에 대해서는 "알 수 없다". 따라서, 인접 채널이 들리지 않는 채널 신호 중에서 생성하고 그 설계 제한 내에서 수행하지 않는 모바일 전화 핸드셋과 같이, "불량" 송신기에서 직면될 수 있는, 수신기의 외부로부터 기원된 차단원 신호를 감소시키는 것에도 적용가능하다. RF 비선형성을 다루기 위해 이러한 기술을 사용하는 경우, 단지 2차 고조파에 제한되지 않고 3차, 4차 5차 등의 효과를 처리할 수도 있다.

도 6으로 돌아가면, 적응 프로세스의 일부는 차단원 신호의 식별에 관한 것이다. 차단원 신호는 도 4에서 아날로그 대 디지털 컨버터(50)의 출력에서 통과 대역에서 가장 강한 신호 피크인 것으로 나타내어졌다. 단순화를 위해, 하나의 차단원만이 나타내어졌지만, 실제로는 하나가 임의의 다른 것보다 거의 필연적으로 더 강한 것일 수 있지만 잠재적으로 차단원인 몇개의 신호가 있을 수 있으며, 이러한 주요 차단원은 찾을 수 있고 보정될 수 있는 신호이다. 본 기술분야의 당업자에게 알려져 있는 바와 같이, 이러한 신호의 존재는 푸리에 변환의 사용과 같은 주파수 분석 기술에 의해 찾을 수 있다. 이러한 기술이 여기에 사용될 수 있다. 하지만, 완전함을 위해, 여기에 참조로써 그 전체 기술 발명이 통합되고, 2014년 10월 17일자로 출원된 미국 특허 출원 제14/517,447호의 주제인 2개의 반복 기술을 여기에서 설명할 것이다.

도 13은 대역폭 제한 신호 내의 차단원 신호 또는 HD2 성분과 같은 우세 신호를 찾기 위해 구성된 신호 처리 시스템의 블록도이다.

도 13에 나타낸 구성에서, 모든 동작이 디지털 워드에 대해 수행되고 있으므로, 동작들이 전용 하드웨어, 재사용가능/다목적 연산 엔진 및/또는 비일시적 컴퓨터 판독가능 스토리지에 저장된 명령을 실행하도록 구성된 프로세서에 의해 수행될 수 있다는 것이 명백할 것이지만, 신호 처리 시스템 내에 구현된 기능은 하드웨어의 관점에서 설명된다. 또한, 여기에 설명되는 기능 블록의 일부는 단일 디바이스에 의해 수행될 수 있다. 아날로그 대 디지털 컨버터(50)의 출력은 다운 컨버터(260)에 제공되며, 다운 컨버터(260)의 출력은 낮은 N 포인트 고속 푸리에 변환 엔진과 같은 스펙트럼 분석 엔진(270)에 제공되며, 이는 전용 하드웨어로 구현되거나 비일시적 컴퓨터 판독가능 스토리지에 저장된 명령을 실행하도록 구현된 프로세서에 의해 구현될 수 있다. 마찬가지로, 다운 컨버터(260)가 또한 전용 하드웨어 또는 비일시적 컴퓨터 판독가능 스토리지에 저장된 명령을 실행하도록 구성된 프로세서에 의해 구현될 수 있다. 스펙트럼 분석 엔진(270)의 출력은 그 후에 디지털 다운 컨버터(260)의 동작을 제어하기 위해 피드백된다. 도 13의 회로가 도 14에 훨씬 더 상세하게 나타내어진다. 디지털 다운 컨버터(260)는 본 예에서는 곱셈기(262)의 제1 입력에 대해 샘플링 레이트 Fs로 아날로그 대 디지털 컨버터(50)에 의해 출력된 디지털 시퀀스인 입력 신호를 수신하는 곱셈기(262)를 포함한다. 곱셈기(262)의 제2 입력은 디지털 발진기(264)로부터 발진 신호를 수신한다. 디지털 발진기(264)는 스펙트럼 분석 엔진(270)에 의해 결정된 요구된 주파수와 동등하게 설정된 기본 주파수를 갖는 디지털 신호를 생성하도록 구성될 수 있다. 디지털 발진기(264)의 출력은 사인 곡선에 근사할 수 있으며, 이 경우에 계산 엔진이 적절한 주파수에서 사인 곡선을 합성하기 위하여 제공될 수 있다. 사인 곡선은 복소 엔티티로서 나타내어질 수 있다. 대안적으로, 감소된 해상도의 사인 곡선이 판독 전용 메모리에 유지될 수 있으며, 적절한 주파수에서의 적절한 사인 곡선을 합성하기 위하여 내삽이 사용될 수 있다. 추가적인 대안으로, 디지털 발진기(264)의 출력은 단지 구형파일 수 있어, 적절하게 요구된 주파수로 설정된 기본 주파수를 갖는 교대 시퀀스에서, 아날로그 대 디지털 컨버터(50)의 출력이 1로 곱해지고, 그 후 -1로 곱해진다. 이러한 접근법은, 혼합기(262)의 출력을 수신하도록 구성된 필터(266)에 의해 더 높은 차수의 고조파가 거부될 수 있기 때문에 사용될 수 있다.

이하의 설명으로부터, 요구되는 주파수가 각 반복에서 FFT 엔진의 빈 주파수 중 하나와 매칭할 수 있으므로, 미리 추정될 수 있다는 것이 명백하게 될 것이다. 따라서, 디지털 사인 곡선을 생성하기 위한 하나 이상의 시퀀스를 사인 곡선 메모리로 사전 로딩하기 위한 액션이 취해질 수 있다. 임의의 이벤트에서, 수치 제어 발진기를 제공하는, 본 기술분야의 당업자에게 알려진 몇몇 접근법이 존재한다.

디지털 발진기(264)가 주파수 F_NCO를 갖는다면, 본 기술분야의 당업자에게 알려져 있는 바와 같이, 신호 성분은 다운 컨버터(260)에서 F_NCO만큼 주파수 시프트된다. 따라서, 다운 컨버터(260)의 액션은 들어오는 신호의 주파수를 F_NCO 부근으로 집중되게 이동시키는 것이다. 이것은 주파수 공간의 검색을 구현하는 데 이용될 수 있다.

본 기술분야의 당업자에게 알려져 있는 바와 같이, 고속 푸리에 변환(FFT) 동작(그리고 실제로 일반적으로 주파수 분석 동작)은 들어오는 신호를 조사하고 그 성분을 "빈"에 할당한다. 빈에 할당된 신호의 크기는 특정 빈에 속하는 주파수 범위에서의 신호 강도를 나타낸다. 원리적으로, 들어오는 신호의 FFT가 미리 결정될 수 있는 원하는 정도의 정확도로 우세 신호의 주파수를 식별하기 위해 수행될 수 있다. 하지만, 이것은 급격하게 연산적으로 비용이 크고 시간 소모적일 수 있다.

우세 신호가 존재할 것 같은 주파수의 범위를 식별하기 위해 주파수 공간을 통해 비교적 단순한 검색이 이루어질 수 있다는 것을 알아내었다. 예를 들어, 2-포인트 푸리에 변환으로 주파수 공간은 상반 및 하반으로 분할된다. 3 포인트 푸리에 변환으로 주파수 공간은 3개의 영역 등으로 분할된다. 제1 반복에서 전체 검색 대역이 제1 해상도에서 문의된다. 제1 해상도는 제1 "빈" 폭에 대응한다. 후보 영역으로 간주될 수 있는, 신호를 포함하는 영역이 식별되면 검색 공간은 적어도 후보 영역의 주파수 범위를 커버하도록 감소될 수 있으며, 바람직하게는 그 후보 영역 또는 빈의 중간 주파수 주위에 집중된다. 제2 반복에서 이렇게 감소된 검색 공간이 문의되지만, 이렇게 감소된 공간을 검색하는 데 사용되는 빈의 개수는 여전히 동일하다. 따라서, 빈 폭이 감소되거나, 다른 방식으로는 해상도가 증가한다. 가장 큰 신호 성분을 포함하는 빈이 식별되고 다음 반복 등을 위하여 감소된 검색 공간의 중심이 된다. 이러한 접근을 달성하기 위하여, 각 반복에서 검색 공간을 규정하는 단순하고 강인한 방법이 요망된다. 이것은 필터를 포함하는 디지털 다운 컨버터(260)에 의해 달성될 수 있다.

도 15에서, 혼합기(262)로부터의 출력은 협대역 필터(266)로 전달되며, 이러한 협대역 필터는 디지털 다운 컨버터(260)의 동작으로 인해 하나의 반복으로부터 다음으로 단일 중심 주파수를 가질 수 있지만, 그 대역폭은 대역폭 컨트롤러(268)에 응답하여 하나의 반복으로부터 다음까지 변할 수 있다. 도 14에서 디지털 필터인 협대역 필터(266)의 출력은 그 후 제어가능한 데시메이션 팩터 D에 의해 데이터 스트림을 데시메이팅하도록 동작가능한 데시메이터(269)로 제공된다. 협대역 필터(266)의 대역폭은 대역폭 컨트롤러(268)에 의해 제어가능하게 될 수 있어, 가장 최근에 수행된 FFT 분석에서 최대 크기를 갖는 것으로 선택된 빈 전체를 통과시킨다. 또한, 추가적인 스펙트럼 분석을 위해 선택된 빈 주위에 배치된 가드 대역을 통과시키도록 구성될 수 있다.

다운 컨버터(260)의 결과로, 관심있는 주파수 범위는 다운 변환될 수 있어, 들어오는 신호 Y_n에서 조사되는 범위는 다운 컨버터에 의해 알려진 주파수 공간으로 전달된다. 예를 들어, 관심있는 주파수 범위는, 그 최저 주파수가 다운 컨버터(260)에서 미리 정해진 주파수에 매핑되도록 변환될 수 있으며, 이러한 주파수는 예를 들어 약 0 Hz일 수 있다. 대안적으로, 주파수 범위의 중간점은 협대역 필터(266)의 중간점과 같은 미리 정해진 주파수에 매핑될 수 있다. 어느 경우에든, 후보 영역의 주파수 범위가 필터(266)의 통과 대역 내에 놓이게 변환되도록 다운 컨버터의 주파수가 선택된다.

본 예에서의 스펙트럼 분석 엔진(270)은 데시메이터(269)에 의해 출력된 최근의 N 워드의 기록을 보유하는 N 포인트 버퍼(272)를 포함한다. N 포인트 버퍼(272)로부터의 출력은 N 포인트 FFT 엔진(274)에 제공되며, 이는 본 기술분야의 당업자에게 알려져 있는 바와 같이, 관심있는 주파수 공간을 N 빈으로 분할하고 빈의 각각에 신호 강도를 할당한다. 빈은 Y_K로 표기된다. N 포인트 FFT 엔진(274)의 출력은 선택기 회로(276)에 제공되며, 나타내는 바와 같이, 그 내부에 가장 큰 신호 모듈러스를 갖는 빈 Y_K를 식별한다. 가장 큰 신호 모듈러스를 갖는 빈 Y_K가 식별되면, 이러한 빈의 중심 주파수는 알고리즘에 의해 계산될 수 있으며, 후속 반복에서 디지털 발진기(264)의 주파수 f_NCO를 설정하는 데 사용될 수 있다. 본 기술분야의 당업자에게 알려져 있는 바와 같이, 푸리에 변환은 하드웨어에서 수행될 수 있으며, Norwood, Massachusetts의 Analog Devices, Inc.는 이용가능한 48포인트 FFT 엔진을 가지고 있다. 따라서, 예를 들어, 16, 10, 8, 4, 3 또는 2 포인트에서 동작하는 더 작은 FFT 엔진을 제공하는 것은 본 기술분야의 당업자에 의해 구현될 수 있다. 따라서, FFT 엔진의 특정 구현은 더 이상 설명할 필요가 없다.

도 13 및 14의 회로의 동작을 이하 도 15a, 15b 및 15c를 참조하여 설명할 것이다. 편의를 위하여, 10개의 빈이 이러한 도면의 각각에서 나타내어졌다. 제1 반복에서, N 포인트 버퍼가 플러싱된 후 제1 데시메이션 팩터 D에 의해 데시메이팅된 샘플로 채워질 수 있는 것으로 상정된다. 제1 데시메이션 팩터는 1일 수 있어, 버퍼가 찰 때까지 모든 샘플이 버퍼로 통과된다. 또한, 제1 반복에서, 디지털 발진기(264)는 실행하지 않을 수 있으며, 협대역 필터(266)의 대역폭은 그 최대 대역폭으로 설정될 수 있어, 전체 통과 대역이 FFT 엔진(274)에 주어진다. 풀 스펙트럼에 걸친 스펙트럼 전력은 그 후 FFT 엔진(274)에 의해 하위 주파수 LF_K와 상위 주파수 UF_K 사이에 연장하는 도 15a의 중심 주파수 Y₁ 내지 Y₁₀을 갖는 복수의 주파수 버킷 중 하나로 할당된다.

나타낸 주파수 스펙트럼이 가장 중요한 차단원뿐만 아니라 다른 신호들도 포함하므로, 피크 전력은 차단원이 그 내부에 있는 빈에 대응할 것이지만, 이는 인접 빈에 잠재적으로 대응할 수도 있다. 따라서, 도 15a에서, 이러한 그래픽 예에서 차단원은 거의 빈 Y₆과 일치할 수 있지만, 빈 Y₅가 가장 큰 신호 전력을 갖는 빈으로서 선택된다.

제1 경로(K=1)에서 주파수 빈 Y₅에 대응하는 주파수가 추정되며 디지털 발진기(264)에 대해 새로운 주파수로서 설정된다. 이는 빈 Y₅에 대응하는 주파수의 실질적으로 주위에 협대역 필터(266)를 집중시키는 효과를 갖는다. 이 점에서, 협대역 필터(266)의 대역폭이 또한 감소될 수 있어, 도 15a로부터 빈 Y₅의 폭을 적어도 커버한다. 본 예에서, 필터의 통과 대역은 빈 Y₄, Y₅ 및 Y₆의 주파수 범위를 포함한다. 데시메이션 팩터는 FFT 엔진(274)의 해상도를 증가시키기 위해 2와 N 사이의 팩터에 의해 증가될 수 있다. 이러한 추가의 대역폭은 가드 대역인 것으로 고려될 수 있다. 가드 대역의 폭은 유저 또는 설계자에 의해 선택될 수 있으며 감소 또는 확장될 수 있다.

데시메이션 팩터는 유저 또는 설계자가 조정가능한 것일 수 있다. 이상적으로는, 데시메이션 팩터는 주파수 에일리어싱을 회피하기 위하여 나이퀴스트 샘플링 기준(최대 주파수의 2배보다 큰 샘플 레이트)을 충족하도록 선택되어야 한다.

본 기술분야의 당업자에게 알려져 있는 바와 같이, 고속 푸리에 변환의 주파수 해상도, Fres는 이하에 의해 표현된다.

다른 방식으로, 주파수 빈 크기는 이하와 같다.

여기에서 Fs는 샘플링 주파수이며, 이는 이상적으로 나이퀴스트 샘플링 기준을 충족시키기에 충분히 빠르도록 선택된다.

디지털 다운 컨버터(260)의 작동으로 인해, 각 연속적인 반복, K에서의 관심있는 주파수 범위는 실질적으로 직류(DC) 또는 (설계자의 선택에서) 협대역 필터(266)의 중심 주파수 주위에 집중되며, 점점 더 좁아진다. 따라서, 샘플 레이트는 각 반복에서 감소될 수 있으며, 이는 데시메이션 팩터를 증가시킴으로써 수행될 수 있다. 제2 반복의 해상도는 도 3b에 나타낸 바와 같이 아래와 같다.

D가 증가할수록 빈 크기는 감소하므로, 빈 중심 주파수와 실제 차단원 주파수 사이의 에러도 감소된다. 다시 한번 각 빈의 최대값이 새로운 후보 빈을 찾기 위해 추정될 수 있으며, 디지털 다운 컨버터 주파수는 빈 중심 주파수를 협대역 필터(266)의 통과 대역의 중간점에 설정하도록 조정될 수 있으며, 이러한 필터의 대역폭은 추가로 감소될 수 있다. 따라서, 제3 반복에서 도 15c에 나타낸 바와 같이, 실제 차단원 주파수와 추정된 차단원의 주파수 사이의 에러가 제1 및 제2 반복에 비해 감소되며, 이 예에서는 수용가능한 에러값 내에 드는 것으로 간주될 수 있다.

따라서, 간섭 또는 원하지 않는 신호 성분을 식별하고, 신호에 대한 그 기여를 추정하고 원하지 않는 신호의 효과에 대한 영향을 감소시키는 것이 가능하다.

도 16은 차단원 신호의 주파수를 식별하기 위한 추가적인 장치의 실시예를 개략적으로 나타낸다. 장치는 예를 들어, 도 1 또는 도 2에서 나타낸 바와 같이 아날로그-디지털 컨버터, 예를 들면 컨버터(50) 중 하나로부터 수신될 수 있는 디지털화된 입력 신호를 수신한다. 도 16에 나타낸 장치는 나타낸 바와 같이, 디지털 혼합기(342), 디지털 필터(344), 파라미터 엔진(346), 디지털 적분기(348) 및 디지털 제어 발진기(350)를 포함하는 차단원 검출기(340)를 포함한다. 혼합기(342), 필터(344), 적분기(348) 및 디지털 발진기(350)는 하드웨어 컴포넌트 또는 프로세서에 의해 실행가능한 소프트웨어 컴포넌트, 또는 이 둘의 혼합으로서 제공될 수 있다. 설명을 위하여, 이들이 물리적 컴포넌트인 것처럼 설명될 것이지만, 차단원 검출기(350)의 전체 피쳐는 베이스 스테이션의 디지털 기저대역 프로세서와 같은 프로세서에 의해 실행가능한 소프트웨어에 의해 구현될 수 있다는 것이 이해되어야 한다.

파라미터 엔진(346)은 몇몇 기능 블록을 포함할 수 있다. 도 16에 나타낸 예에서, 파라미터 엔진(346)은 필터(344)를 통과한 복수의 디지털 워드를 수신하는 M 탭 상관기(360)를 포함한다. M 탭 상관기(360)는 워드를 버퍼링하고 이들에 대한 자기 공분산 또는 자기 상관 함수를 수행한다. M 탭 상관기(360)로부터의 출력은 도 16의 M차 Levinson 재귀 엔진(362)과 같은 적절한 처리 엔진에 전달되며, 이는 프로세서에서 구현될 수 있으며, 후술하는 바와 같이, 폴-제로 S 평면 다이어그램에서 폴의 M 위치, 또는 샘플링된 데이터 시스템을 다룰 때 더욱 엄밀하게는 Z 평면의 폴의 위치를 출력하도록 동작가능하다. 도 16에서, 이러한 데이터는 M차 폴 블록(364)으로부터 출력된 후, 우세 폴 블록(366)에 의해 우세 폴의 위치를 찾기 위해 조사된다. 우세 폴의 위상각은 각 계산기(368)에 의해 계산될 수 있으며 위상 에러

로서 출력되고 적분기(348)에 제공될 수 있다. 나타낸 바와 같이, 적분기(348)는 그 주파수를 변경시키는 디지털 제어 발진기(350)(수치 제어 발진기로도 알려짐)에 제공되는 위상 보정 신호를 얻기 위해 위상 에러

를 적분한다. 디지털 제어 발진기(350)는 사인 신호의 수치적 표현을 출력하므로, 이는 사인 곡선의 근사 또는 샘플을 나타내는 일련의 수를 단지 나타낸다. 사인 곡선의 디지털 표현은 주파수 혼합 컴포넌트를 얻기 위해 입력 신호의 디지털 표현과 곱해지며, 정확하게 이 모든 것은 아날로그 회로에서 행해지는 경우도 있다. 따라서 디지털 제어 발진기(350) 및 디지털 혼합기(342)는 디지털 회로에 의해 구현될 수 있다. 디지털 혼합기(342)의 출력은 적절하게 유한 임펄스 응답 필터 또는 무한 임펄스 응답 필터로서 제공될 수 있는 디지털 필터(344)로 제공된다. 디지털 필터(344)는 조정가능한 중심 주파수를 가질 수 있거나, 본 예에서의 경우와 같이 0 Hz와 같은 특정 주파수 주위에 집중된 그 통과 대역을 갖도록 설정될 수 있지만, 차단원 검출 회로 또는 알고리즘의 연속 반복 사이에서 대역폭을 변경하기 위해 그 제어가능한 대역폭을 갖도록 설정될 수 있다.

주어진 데이터의 시간 시퀀스에서, 파라미터 모델을 사용하여 잠재적 차단원의 존재를 식별하는 것이 가능하다. 따라서 버퍼에 보유된 N 포인트의 주어진 샘플에서, N 포인트의 샘플을 근사화하는 출력을 갖는 시스템의 응답을 파라미터화하는 것이 가능하다.

실제로, 응답은 예를 들어, 자기-회귀 모델로서 모델링될 수 있다. 자기-회귀 모델은 백색 노이즈 신호인 입력에 대한 선형 시불변 시스템의 출력으로서 랜덤 신호를 뷰잉한다. 선형 시불변 시스템은 전체 폴 시스템이다.

랜덤 프로세스의 자기-공분산(또는 자기 상관)에 자기 회귀 모델 파라미터를 연관시키는 것을 도울 수 있는 Yule-Walker 식과 같은 알려진 강력한 수학적 기술이 존재한다. 프로세스가 제로 평균(mean)값을 갖는다면, 자기 상관 및 자기-공분산은 동일하다.

시간 시퀀스를 나타내는 주어진 데이터 Xm에서, 그 데이터에 대한 자기 상관값을 추정하는 것이 가능하다. 그 후 이 값을 사용하여 L=1 내지 M에 대하여 선형 회귀 파라미터

을 찾는 것이 가능하며, M은 자기 회귀 모델의 차수이다.

Yule-Walker 식에 대한 문제는 사용되어야 하는 M 값에 대한 안내를 부여하지 않는다는 것이다. 하지만, 큰 M은 연산적인 부담으로 인해 회피될 수 있다. 상술한 식을 신속하고 강인하게 풀기 위한 루틴을 포함하는 몇몇 신호 처리 라이브러리가 있다. 이는 알고리즘 형태로 이용가능하며 게이트 또는 프로세서 로직으로 매립하기 위해 이용가능하다. 개인 연산 환경에서 잘 알려져 있는 라이브러리의 예는 MATLAB이며, 그 함수는 커맨드 ARYULE를 사용하여 이용가능하다.

하지만, 유저는 여전히 모델의 차수를 결정해야만 한다.

Yule-Walker 식을 M의 낮은 값에 대해 비교적 신속하게 풀 수 있지만, M의 증가로 행렬을 역변환하는 연산 비용은 급격히 증가한다. 이는 (정형화적이라기보다는 직관적인) 기본 행 연산과 같은 기술 또는 결정적인 4개의 연산 프로세스(행렬 및 소행렬을 계산하고, 이를 여인수의 행렬로 변환하고, 수반 행렬을 형성하고, 1/디터미넌트를 곱합)인, 소행렬, 여인수 및 딸림(또는 수반) 행렬을 계산하는 기술을 이용하여 2x2 행렬 및 3x3 행렬을 역변환하는 복잡도를 비교함으로써 알 수 있다.

수치적인 방법이 존재하지만, 연산 부담이 차수에 따라 상당히 증가한다.

Levinson 알고리즘이 Yule-Walker 식을 재귀적으로 푸는 데 사용될 수 있다. Levinson 알고리즘은 자기 회귀 모델에 대해 계수를 효율적으로 추출할 수 있는 알고리즘의 예이다. 또한, Levinson 알고리즘은 라이브러리 형태로 이용가능하여 그 파생의 이해 없이도 사용될 수 있다.

Bareiss 알고리즘, Schur 분해 및 Cholesky 분해와 같은 다른 수치적인 기술 또는 알고리즘도 사용될 수 있다. 또한 다른 기술도 존재한다.

상술한 바와 같이, 원격통신 시스템의 관점에서, 수신되는 신호는 원하는 신호의 수신과 간섭할 수 있는 많은 신호의 존재 중에 있을 수 있다. 이러한 다른 신호는 종종 간섭 신호, 간섭원, 차단 신호 또는 차단원으로 알려져 있으며, 상술한 바와 같이, 그 효과 또는 그 효과들을 저감시키기 위해 동작이 취해질 수 있도록 차단원의 존재를 아는 것이 유리할 것이다.

자기 회귀 모델과 같은 파라미터 엔진에 수신된 심볼/데이터의 시퀀스를 제공하는 것은 각각의 잠재적인 차단원의 크기 및 주파수를 결정될 수 있게 하는 것으로 생각될 수 있다.

하지만, 발명자는 이러한 프로세스의 상당한 연산 비용으로 인해 이러한 가정이 근거가 없다는 것을 알아내었다.

상술한 바와 같이, 파라미터 엔진 내의 큰 차수 M을 허용하는 연산 비용은 대형 행렬들을 연속하여 역변환하는 연산으로 인해 급격하게 증가한다. 하지만, 발명자는 입력 데이터 스트림의 파라미터 표현에서 폴을 식별하기 위한 연산적으로 단순한 시스템을 제공하기 위해 저사양의(낮은 M) 파라미터 엔진의 성능이 이용될 수 있다는 것을 알아내었다.

발명자는, 파라미터 엔진이 예를 들어, 1 또는 2의 차수인 낮은 차수를 갖도록 제한되지만 3개 이상의 폴을 갖는 시스템을 파라미터화하도록 요청받은 경우에, 엔진은 입력 신호 내의 가장 큰 폴 또는 폴들의 위치 부근의 폴 위치의 그 추정을 찾는 경향이 있다는 것을 관찰하였다. 따라서, 그 결과는 엄밀하게 정확하지는 않지만, 최종 결과에 합당한 근사이다. 이는 입력 신호를 제한하는 대역폭에 의해 후속 반복에서 주파수 검색 공간(즉, 테스트 범위)을 좁히는 데 이용될 수 있어, 덜 중요한 폴들을 배제하지만 더 중요한 폴들을 포함한다. 이는 행렬 역변환 또는 다른 연산 비용이 상당히 감소될 수 있게 한다. 하지만, 필터의 복잡도 및 비용도 가능한 단순화되는 것도 바람직하다. 이는 비교적 단순한 대역 통과 특성을 사용하는 필터를 이용하는 것을 나타내는 경향이 있다. 이러한 양쪽 특징을 고려하여, 발명자는 선행 반복으로부터 추정된 폴 주파수 부근에 집중된 더 작은 주파수 공간을 검색하기 위해 반복 또는 재귀적인 방식으로 연산되는 궁극적으로 단일 차수 파라미터 엔진과 같은 낮은 차수의 파라미터 엔진으로 적절한 성능이 달성될 수 있다는 것을 알아내었다. 낮은 차수이지만 1보다는 큰 차수를 갖는 파라미터 엔진도 비교적 용이하게 구현될 수 있다. 단일 차수 파라미터 엔진의 예가 도 17에 나타내어지며, 도 16에 대하여 설명된 부분은 동일한 참조 부호가 부여된다. 상관기(360)는 복소 자기 상관

을 형성하도록 구성된 제1 부분(380) 및

으로 표현되고, n과 연속 샘플 n-1의 공액 간 자기 상관을 형성하도록 구성된 제2 부분(382)을 갖는다. 출력은 각각 제1 부분(380) 및 제2 부분(382)의 r₀ 및 r₁로 표기되고, 상술한 바와 같이 디지털 제어 발진기(350)를 제어하는 적분기(348)에 제공되는,

로 나타내어지는 위상 다이어그램 상의 각 배치를 결정하기 위해 r₁ 대 r₀의 비율을 비교할 수 있는 각 결정 유닛(368)에 제공된다. 도 17의 회로는 단일 차수(M=1) 엔진이며, 차단원을 식별하기 위해 파라미터 엔진을 제공하는 연산적으로 단순한 방식을 나타낸다.

도 17의 회로는 도 18에서 반복되며, 상관 블록(380, 382)과 또한 잠재적 간섭 신호의 위치와 같은 시간이 충분한 정확도로 추정될 때까지 필터(344)의 통과 대역을 계속해서 감소시키기 위해 회로의 연속 반복 사이에서 탭 계수를 어드레싱하고 변경시키는 데 사용되는 필터 탭 룩업 테이블(390)에도 제공되는 타이밍과 리셋 신호의 그래픽 표현이 함께 있다. 따라서, 도 18에 나타낸 회로는 차단원의 주파수를 반복적으로 추정하고, 차단원 상에 확대하고 더욱 높은 정확도로 그 주파수를 추정하기 위해 다운 컨버터/주파수 트랜슬레이터 및 필터를 사용하도록 동작한다.

상술한 바와 같이, 단일 차수 엔진은 구현하기에 비교적 용이하지만, 본 발명은 1차 파라미터 엔진의 사용에 한정되지 않는다.

여기에 설명한 원리 및 이점은 다양한 장치로 구현될 수 있다. 이러한 장치의 예들은 소비자 전자 제품, 소비자 전자 제품의 일부, 전자 테스트 장비, 셀룰러 베이스 스테이션 등과 같은 무선 통신 인프라스트럭쳐를 포함할 수 있지만 이에 한정되지는 않는다. 소비자 전자 제품은 무선 디바이스, 모바일 폰(예를 들어, 스마트폰), 전화, 텔레비젼, 컴퓨터, 핸드-헬드 컴퓨터, 착용가능 컴퓨터, 태블릿 컴퓨터, 랩톱 컴퓨터, 시계 등을 포함할 수 있지만 이에 한정되지는 않는다. 추가적으로, 장치는 미완성 제품을 포함할 수 있다. 개시된 기술은 정신적 단계에 적용가능하지 않으며, 종이 상의 사람의 기입에 의해 또는 사람의 마음 내에서 수행되지는 않는다.

문맥이 달리 명백하게 요구하지 않는다면, 설명과 청구항 전체에서, "포함한다", "포함하는", "포괄한다", "포괄하는" 등은 배타적이거나 완전한 의미와는 반대로 포괄적인 의미로 해석되어야 하며; 즉 "포함하지만 이에 한정되지는 않는"의 의미로 해석되어야 한다. 여기에서 일반적으로 사용되는 "결합" 또는 "접속"이라는 용어는 2개 이상의 요소가 직접 접속되거나 하나 이상의 중간 요소를 경유해서 접속되는 것을 나타낸다. 추가적으로 "여기에", "위에", "아래에"라는 용어와 유사한 중요성의 용어는 본 출원에서 사용될 때, 본 출원 전체를 나타내는 것이며 본 출원이 임의의 특정 부분을 나타내는 것은 아니다. 문맥이 허용하면, 단수 또는 복수를 사용하는 상세한 설명에서의 용어는 또한 각각 복수 또는 단수를 포함할 수 있다. 2개 이상의 항목의 리스트에 대한 참조에서의 "또는"이라는 용어는 그 용어의 이하의 해석 중 모두를 포함하려는 것이다: 리스트 내의 항목들 중 임의의 것, 리스트 내의 모든 항목, 및 리스트 내의 항목들의 임의의 조합. 여기에 제공되는 모든 수치값은 측정 에러 내의 유사한 값을 포함하려는 것이다.

또한, 그 중에서도 "할 수 있다", "할 수 있었다", "할 수도 있었다", "할 수도 있다", "예를 들어", "예컨대", "와 같은" 등과 같이 여기에 사용되는 조건부 언어는, 달리 구체적으로 언급되지 않거나, 사용되는 문맥 내에서 달리 이해되지 않는다면, 특정 실시예들이 특정의 특징, 요소 및/또는 상태를 포함하면서 다른 실시예들이 포함하지 않는 것을 전달하는 것으로 일반적으로 의도되었다.

여기에 제공되는 본 발명의 교시는 반드시 상술한 시스템이 아니라 다른 시스템에도 적용가능하다. 상술한 다양한 실시예의 요소 및 동작은 추가적인 실시예를 제공하기 위해 결합될 수 있다. 여기에 설명된 방법의 동작은 적절한 임의의 순서로 수행될 수 있다. 또한, 여기에 설명된 방법의 동작은 적절하게 순차 또는 병행하여 수행될 수 있다.

특정 실시예들을 설명하였지만, 본 실시예들은 단지 예시의 방식으로 제시되었으며, 본 발명의 범위를 제한하고자 한 것은 아니다. 실제로, 여기에 설명된 새로운 방법, 시스템 및 장치는 다양한 다른 형태로 구현될 수 있다. 또한 여기에 설명된 방법 및 시스템의 형태의 다양한 생략, 치환 및 변경이 본 발명의 사상의 범위를 벗어나지 않고도 이루어질 수 있다. 첨부된 청구항 및 그 동등물은 본 발명의 범위 및 사상 내에 속하는 이러한 형태 또는 수정을 포함하는 것으로 의도되었다.

여기에 제시된 청구항은 USPTO에서의 제출에 적절한 단일 인용 포맷이지만, 명백하게 불가능한 것을 제외하고는 임의의 청구항이 임의의 하나 이상의 선행 청구항을 인용할 수 있다는 것이 이해되어야 한다.

Claims (23)

1. 원하는 신호 성분에 대한 원하지 않는 신호 성분의 영향을 감소시키기 위한 신호 처리 장치로서,
   상기 원하는 신호 성분과 상기 원하지 않는 신호 성분을 포함하는 입력 신호를 수신하도록 구성된 입력부;
   출력 신호를 출력하도록 구성된 출력부;
   추정된 원하지 않는 신호를 생성하기 위해 상기 원하지 않는 신호 성분을 설명하는 항을 포함하는 함수로 상기 입력 신호에 대해 조작함으로써 상기 입력 신호를 처리하도록 구성된 제1 프로세서;
   보정 신호를 생성하기 위해 상기 추정된 원하지 않는 신호에 적용하도록 하나 이상의 파라미터를 식별하도록 상기 입력 신호 또는 상기 출력 신호 중 적어도 하나와 상기 추정된 원하지 않는 신호를 처리하도록 구성된 제2 프로세서;
   상기 하나 이상의 파라미터에 기초하여 상기 보정 신호를 생성하도록 구성된 보정 신호 생성기; 및
   상기 출력 신호에서 상기 원하지 않는 신호 성분의 영향이 감소되도록 상기 출력 신호를 형성하기 위해 상기 입력 신호와 상기 보정 신호를 결합하도록 구성된 결합기를 포함하는, 신호 처리 장치.
2. 청구항 1에 있어서,
   상기 원하지 않는 신호 성분은 상기 장치에 접속되는 신호 처리 회로에서 거듭 제곱 항 x ⁿ 이거나 이를 포함하고, 상기 제1 프로세서는 상기 입력 신호에 함수 x ⁿ 을 적용하도록 구성되는, 신호 처리 장치
3. 청구항 1에 있어서,
   상기 제1 프로세서는 상기 입력 신호의 제곱을 형성하도록 구성되는, 신호 처리 장치.
4. 청구항 2에 있어서,
   상기 제1 프로세서는 상기 입력 신호의 다항식 전개를 형성하도록 구성되는, 신호 처리 장치.
5. 청구항 1에 있어서,
   상기 보정 신호 생성기는 유한 임펄스 응답 필터를 포함하는, 신호 처리 장치.
6. 청구항 1에 있어서,
   상기 추정된 원하지 않는 신호와 상기 출력으로부터의 잔여 원하지 않는 신호 또는 상기 입력 신호 내의 원하지 않는 신호 중 적어도 하나를 선택하고, 선택된 신호를 상기 제2 프로세서로 제공하도록 구성되는 필터들을 더 포함하는, 신호 처리 장치.
7. 청구항 6에 있어서,
   상기 제2 프로세서는 상기 제1 프로세서의 출력의 자기 상관 함수와 상기 제1 프로세서의 출력의 상호 상관과 상기 입력 신호 또는 상기 출력 신호 중 적어도 하나를 파라미터 식별의 일부로서 형성하도록 구성된, 신호 처리 장치.
8. 청구항 1에 있어서,
   상기 보정 신호 생성기는 상기 제1 프로세서로부터 입력을 수신하도록 구성된 디지털 필터를 포함하는, 신호 처리 장치.
9. 청구항 1에 있어서,
   상기 보정 신호 생성기 및 상기 결합기가 함께 구현되는, 신호 처리 장치.
10. 청구항 1에 있어서,
    상기 원하지 않는 신호는 제1 신호의 고조파이고, 상기 장치는 상기 제1 신호의 주파수를 찾도록 구성되는 분석기를 포함하는, 신호 처리 장치.
11. 청구항 10에 있어서,
    상기 분석기는 N<8인 경우에 N 포인트 FFT 엔진을 포함하며, N은 양의 정수인, 신호 처리 장치.
12. 청구항 11에 있어서,
    상기 N은 4 이하인, 신호 처리 장치.
13. 청구항 10에 있어서,
    상기 분석기는 파라미터 엔진을 포함하는, 신호 처리 장치.
14. 청구항 1에 따른 장치를 포함하는 집적 회로.
15. 청구항 1에 따른 장치를 포함하는 라디오 수신기 또는 모바일 전화 베이스 스테이션.
16. 청구항 1에 있어서,
    상기 입력 신호는 디지털 워드의 시퀀스를 포함하고, 상기 장치에 의한 처리는 디지털 전자 장치에 의해 수행되거나 상기 디지털 전자 장치와 비일시적 컴퓨터 스토리지에 저장된 명령을 실행하도록 구성된 프로세서의 혼합에 의해 수행되는, 신호 처리 장치.
17. 청구항 10에 있어서,
    상기 분석기는 상기 원하지 않는 신호 성분을 찾기 위해 신호 영역을 통해 반복 검색하도록 구성되는, 신호 처리 장치.
18. 청구항 17에 있어서,
    상기 분석기는 연속 반복에서의 분석을 위해 주파수 범위를 선택하도록 구성된 조정가능 필터 또는 필터와 주파수 컨버터 조합을 더 포함하는, 신호 처리 장치.
19. 청구항 7에 있어서,
    상기 제2 프로세서는 주파수 변환되고 협대역 필터링된 입력 또는 출력 신호와 상기 원하지 않는 신호의 추정을 수신하고 주파수 트랜슬레이션 벡터를 필터링된 신호들에 적용하도록 추가적으로 구성되는, 신호 처리 장치.
20. 청구항 7에 있어서,
    상기 자기 상관 및 상호 상관 함수들은 하드웨어에서 수행되고, 파라미터 추정은 소프트웨어에서 수행되는, 신호 처리 장치.
21. 출력 신호 내의 원하지 않는 신호 성분을 감소시키는 방법으로서,
    원하는 신호 성분 및 원하지 않는 신호 성분을 포함하는 입력 신호를 수신하는 단계;
    상기 원하지 않는 신호 성분의 추정을 형성하도록 상기 입력 신호를 조작하는 단계;
    보정 신호를 생성하는 단계;
    상기 보정 신호와 상기 입력 신호를 결합하는 단계; 및
    상기 원하지 않는 신호의 영향을 감소시키기 위해 상기 보정 신호를 정제하도록 출력 신호를 감시하는 단계를 포함하는, 방법.
22. 청구항 21에 있어서,
    상기 원하지 않는 신호는 제1 신호의 2차 고조파이고, 상기 방법은 상기 원하지 않는 신호의 주파수를 추정하기 위해 상기 제1 신호의 주파수를 식별하는 단계를 더 포함하는, 방법.
23. 장치로서,
    입력 신호의 원하지 않는 신호 성분과 연관된 주파수의 표시를 생성하도록 구성된 차단원 검출 회로;
    상기 차단원 검출 회로에 의해 생성된 주파수의 표시에 기초하여 통과 대역을 조정하도록 구성된 적어도 하나의 조정가능 필터와, 상기 적어도 하나의 조정가능 필터에 의해 제공된 신호에 기초하여 추정된 보정 계수를 생성하도록 구성된 모델 회로를 포함하는 적응 회로;
    상기 추정된 보정 계수에 기초하여 보정 신호를 생성하도록 구성된 보정 신호 생성기; 및
    상기 입력 신호와 상기 보정 신호의 결합에 기초하여 출력 신호를 생성하도록 구성된 결합기를 포함하는, 장치.

Images