JP2015201851A - 不要成分低減システム - Google Patents

Abstract

【課題】不要成分低減システムを提供する。
【解決手段】必要信号成分に対する不要信号成分の影響を低減するための信号処理装置であって、必要信号成分及び不要信号成分を含む入力信号を受信するように構成された入力と、出力信号を出力するように構成された出力と、不要信号成分を説明した項を含む関数を用いて入力信号上で演算することによって入力信号を処理し、推定され推定された不要信号を生成するように構成された第１のプロセッサと、推定され推定された不要信号と、入力信号又は出力信号のうちの少なくとも１つとを処理し、推定され推定された不要信号に適用するための１つ以上のパラメータを特定して訂正信号を発生するように構成された第２のプロセッサと、１つ以上のパラメータに基づいて訂正信号を発生するように構成された訂正信号発生器と、入力信号と訂正信号とを結合して出力信号を形成するように構成された結合器とを備える。
【選択図】図７

Description

（任意の優先権出願に対する参照による組み込み）
本出願とともに出願される出願データシートにおいて、外国または国内の優先権主張が特定される、ありとあらゆる出願が、３７ＣＦＲ１．５７の下で参照によって本明細書に組み込まれる。特に、この出願は、２０１４年４月８日に出願された英国特許出願第１４０６３４６．５号の利益を主張するものであり、その開示全体が、本細書における参照によって本明細書に組み込まれる。
（技術分野）

この開示は、信号における不要な、多くの場合に非線形である成分を推定して、その推定を使用して非線形成分の影響を低減するための装置と、その方法に関するものである。

無線受信機において、受信した無線周波数（ＲＦ）信号は増幅されて復調される。この処理は、周波数変換動作を含むことが多く、ここで、入ってくる信号が局所的に発生した信号と混合される。これは、後続の増幅段階がより狭い通過帯域の上で行われることを可能にする。これは、許容できるレベルのひずみ、ノイズおよび電力消費特性を有する増幅器および他の構成要素の構築をより容易にさせる。これらの動作にもかかわらず、非線形性が、ＲＦ信号処理経路および／または基本帯域信号処理経路内に依然として存在し得る。非線形性は、理想のものとは対照的に、実世界のトランジスタの性能、あるいは非線形性を引き起こす、例えばアナログ・デジタルコンバータなどの信号処理要素における顕在的容量または寄生容量の充放電の結果として生じ得る。

いくつかの用途、例えば無線電話通信基地局などにおいて、低電力消費、選択性、線形性および小型が望まれる。

ますます増えるＲＦ受信機アーキテクチャを単一集積回路パッケージ内に、好ましくは単一半導体ダイ上に、提供することが望ましい。

複数のモードおよび／または周波数帯域をカバーするように動作可能な受信機を提供することもまた望ましい。

顧客が、デバイスを操作するやり方の詳細な知識を有さずにデバイスを操作することができる解決策を提供することもまた望ましい。

本開示は、ＲＦ受信機システムであって、そのシステムにおいて一定の実施形態が、上記目的のうちのいくつか、好ましくはその全てに対処する、ＲＦ受信機システムに関するものである。

この開示の第１の態様によれば、必要信号成分に対する不要信号成分の影響を低減するための装置が提供される。装置は、必要信号成分と潜在的に不要信号成分の両方を含有する入力信号を処理して、推定された不要信号を生成するための手段を備える。装置は、次いで、推定された不要信号を入力信号および／または出力信号と比較して、それがキャンセル信号を生成することを可能にする。キャンセル信号は、入力信号と結合されて、部分的または実質的に不要信号成分をキャンセルする。

不要信号成分は、狭帯域信号または広帯域信号であり得る。不要信号が狭帯域信号であるとき、装置は、狭帯域不要信号を特定し得、出力信号に対するそれの影響を最小限にしようとし得る。選択された狭帯域不要信号だけをキャンセルすることを主として意図される訂正信号を生成することによって、不要信号成分の影響を低減するのに効果的である訂正信号を生成することが計算的により容易になる。

不要信号成分は、高調波項の発生を引き起こす信号処理回路における非線形性の結果として発生され得る。装置は、意図的に、等価の非線形処理を入力信号に適用し得る。そのような非線形処理は、入力信号の二乗、入力信号の三乗などを形成することを含み得る。

非線形性は、狭いまたは名目的に単一の周波数において推定され得る。例えば、信号処理装置の入力につながれた、例えば無線受信機などの信号処理回路の通過帯域が、周波数Ｆｗを中心とした必要信号と、ＦＢを中心とした「ブロッカー」と呼ばれることが多い不要信号を含んでいた場合には、信号処理回路は、ブロッカー信号の第２の高調波２Ｆ_Ｂについて訂正信号を推定するように配備され得る。これは、Ｆｗが２Ｆ_Ｂと実質的に同じであるときにＦｗにおける必要信号の回復を向上させ得る。

信号処理回路は、不要信号の推定に適用されることになる係数を推定し得、訂正信号を発生する。訂正信号は、推定された誤差信号をフィルタに通過させることによって発生され得る。フィルタは、有限インパルス応答（ＦＩＲ）フィルタであり得る。

不要周波数成分の周波数変換は、フィルタが名目的に一定の周波数において動作することを可能にするために行われ得る。従って、フィルタタップおよび係数は、装置が使用中であるときに同じままであり得る。もし、この信号処理の全てが、デジタル領域、すなわち、反復波形で乗算することおよびフィルタにかけることによる周波数変換において、行われ得るならば、設計者は、周波数変換を省くことを選び得、代わりにデジタルフィルタを再調整し得る。

多重モードおよび多重周波数受信機を提供するための圧力が、多数の動作環境において見付けられる。そのような環境の例は、携帯電話通信空間であり、そこで、デバイスは、複数の規格、例えば、２Ｇ、３Ｇ、４Ｇ、ＬＴＥなどのうちの１つにおいて動作する信号を受信し得る。

これらの規格のそれぞれ（または他の通信システムにおける他の規格）は、例えば、要求された許容帯域幅、感度、干渉信号に対するイミュニティなどの観点から、高度に調節される傾向がある。

この開示の更なる態様によれば、この開示の第１の態様の実施形態を構成する回路を含む受信機が提供される。

この開示の更なる態様によれば、出力信号内の不要信号成分を低減する方法であって、必要信号成分および潜在的に不要信号成分を含有する入力信号を受信することと、入力信号上で演算して、不要信号成分の推定を形成することと、訂正信号を発生することと、訂正信号を入力信号と結合することと、出力信号を監視して、不要信号の影響を低減するように訂正信号を精選することと、を含む、方法が提供される。
例えば、本願発明は以下の項目を提供する。
（項目１）
必要信号成分に対する不要信号成分の影響を低減するための信号処理装置であって、
上記必要信号成分および上記不要信号成分を含む入力信号を受信するように構成された入力と、
出力信号を出力するように構成された出力と、
上記不要信号成分を説明した項を含む関数を用いて上記入力信号上で演算することによって上記入力信号を処理し、推定され推定された不要信号を生成するように構成された第１のプロセッサと、
上記推定され推定された不要信号と、上記入力信号または上記出力信号のうちの少なくとも１つと、を処理し、上記推定され推定された不要信号に適用するための１つ以上のパラメータを特定して、訂正信号を発生するように構成された第２のプロセッサと、
上記１つ以上のパラメータに基づいて上記訂正信号を発生するように構成された訂正信号発生器と、
上記入力信号および上記訂正信号を結合して、上記出力信号における上記不要信号成分の影響が低減されるように上記出力信号を形成するように構成された結合器と、を備える、信号処理装置。
（項目２） 上記不要信号成分が、上記装置に接続された信号処理回路における冪乗項ｘ^ｎであるか上記冪乗項ｘ^ｎを含み、上記第１のプロセッサが、上記関数ｘ^ｎを上記入力信号に適用するように構成される、上記項目に記載の装置。
（項目３）
上記第１のプロセッサが、上記入力信号の二乗を形成するように構成される、上記項目のいずれか一項に記載の装置。
（項目４）
上記第１のプロセッサが、上記入力信号の多項式展開を形成するように構成される、上記項目のいずれか一項に記載の装置。
（項目５）
上記訂正信号発生器が、有限インパルス応答フィルタを備える、上記項目のいずれか一項に記載の装置。
（項目６）
上記推定され推定された不要信号と、上記出力からの残留不要信号または上記入力信号における上記不要信号のうちの少なくとも１つと、を選択し、上記選択された信号を上記第２のプロセッサに提供するように構成されたフィルタを更に含む、上記項目のいずれか一項に記載の装置。
（項目７）
上記第２のプロセッサが、上記第１のプロセッサの上記出力の自己相関関数、および上記第１のプロセッサの上記出力と特定上記入力信号または上記出力信号のうちの少なくとも１つとの相互相関を、上記パラメータの特定の一部として形成するように適合される、上記項目のいずれか一項に記載の装置。
（項目８）
上記訂正信号発生器が、上記第１のプロセッサからの入力を受信するように配備されたデジタルフィルタを備える、上記項目のいずれか一項に記載の装置。
（項目９）
上記訂正信号発生器および上記結合器が、共に実装される、上記項目のいずれか一項に記載の装置。
（項目１０）
上記不要信号が第１の信号の高調波であり、上記装置が、上記第１の信号の周波数を見付けるように構成された分析器を含む、上記項目のいずれか一項に記載の装置。
（項目１１）
上記分析器が、Ｎ＜８であり、かつＮが正の整数であるときに、Ｎ点ＦＦＴエンジンを含む、上記項目のいずれか一項に記載の装置。
（項目１２）
上記Ｎが４以下である、上記項目のいずれか一項に記載の装置。
（項目１３）
上記分析器が、パラメトリックエンジンを備える、上記項目のいずれか一項に記載の装置。
（項目１４）
上記項目のいずれか一項に記載の装置を含む、集積回路。
（項目１５）
上記項目のいずれか一項に記載の装置を含む、無線受信機または携帯電話通信基地局。
（項目１６）
上記入力信号が、一連のデジタルワードを含み、上記装置によって行われる上記処理が、デジタル電子機器、または非一時的なコンピュータ記憶装置に記憶された命令を実行するように構成されたデジタル電子機器およびプロセッサの混合物によって行われる、上記項目のいずれか一項に記載の装置。
（項目１７）
上記分析器が、信号領域を繰り返し検索して、上記不要信号成分を見付けるように構成される、上記項目のいずれか一項に記載の装置。
（項目１８）
上記分析器が、逐次代入における分析のための周波数範囲を選択するように構成されたチューナブルフィルタまたはフィルタおよび周波数コンバータの組み合わせを更に備える、上記項目のいずれか一項に記載の装置。
（項目１９）
上記第２のプロセッサが、周波数変換され狭帯域でフィルタリングされた上記不要信号および上記入力または上記出力信号の推定を受信し、周波数変換ベクトルを上記フィルタリングされた信号に適用するように更に配備される、上記項目のいずれか一項に記載の装置。
（項目２０）
上記自己相関および相互相関関数がハードウェアにおいて行われ、上記パラメータの推定がソフトウェアにおいて行われる、上記項目のいずれか一項に記載の装置。
（項目２１）
出力信号内の不要信号成分を低減する方法であって、
必要信号成分および不要信号成分を含む入力信号を受信することと、
上記入力信号上で演算して、上記不要信号成分の推定を形成することと、
訂正信号を発生することと、
上記訂正信号を上記入力信号と結合することと、
上記不要信号の影響を低減するように、上記出力信号を監視して、上記訂正信号を精選することと、を含む、方法。
（項目２２）
上記不要信号が、第１の信号の第２の高調波であり、上記方法が、上記不要信号の周波数を推定する推定するように、上記第１の信号の周波数を特定することを更に含む、上記項目に記載の方法。
（項目２３）
入力信号の不要信号成分と関連付けられた周波数の表示を発生するように構成されたブロッカー検出回路と、
適合回路であって、
上記ブロッカー検出回路によって発生された上記周波数の表示に基づいて通過帯域を調整し、上記入力信号を示す信号をフィルタリングするように構成された少なくとも１つのチューナブルフィルタおよび、
上記少なくとも１つのチューナブルフィルタによって提供された信号に基づいて推定され推定された訂正係数を発生するように構成されたモデル回路と、を備える、適合回路と、
上記推定され推定された訂正係数に基づいて上記訂正信号を発生するように構成された訂正信号発生器と、
上記入力信号および上記訂正信号の組み合わせに基づいて出力信号を発生するように構成された結合器と、を備える、装置。
（摘要）
システムにおける非線形性の結果として形成され得る不要信号成分の推定を形成するためのシステムが説明される。この推定は、不要成分の影響を低減するように入力信号に追加されるキャンセル信号を形成するために使用される。

この開示に従って不要成分の影響を低減するための信号処理システムの実施形態が、添付の図面を参照にして、限定しない実施例として、次に説明される。
図１は、ゼロの中間周波数において動作する受信機のブロック図である。 図２は、低い中間周波数において動作するように構成された受信機のブロック図である。 図３は、受信機内の非線形性の結果として受信機の出力におけるスペクトルを用いて、受信機の入力におけるスペクトルの変換を概略的に例示し、それにおいて周波数が局所発振器に参照される。 図４は、受信機からの測定された周波数応答であり、ここで、大きなブロッカーが存在し、それの第２の高調波が、受信されることが所望される信号と実質的に合致する。 図５は、ブロッカーから生じる不要高調波信号を低減するための信号処理システムの概略図である。 図６は、図５の信号プロセッサの構成要素をより詳細に示す。 図７は、図６の適合エンジンの構成要素をより詳細に示す。 図８は、図７の適合エンジンの狭帯域フィルタを詳細に示す。 図９は、図７の適合エンジンの更なる特徴をより詳細に示す。 図１０は、図９の相関エンジンの演算を示す。 図１１は、図９の行列およびベクトル構築エンジンの演算を示す。 図１２は、図９の最小二乗エンジンの演算を示す。 図１３は、ブロッカー信号の存在の結果として生じるブロッカー信号または成分を検索するように動作可能な回路の概略図である。 図１４は、図１３の装置をより詳細に示す。 図１５ａ〜１５ｃは、周波数検索の実施例を示す。 図１６は、ブロッカー信号を特定するために使用され得るパラメトリックエンジンの概略図である。 図１７は、一次パラメトリックエンジンの実施形態を示す。 図１８は、タイミングおよび制御信号を提供するためのコントローラと関連して図１７の回路を示す。

適切な場所を見付けて、スペクトルが「静か」である中間周波数信号を探すことがますます困難であり得る、ますます混雑する周波数スペクトルであるような、例えば携帯電話通信システムなどにおいて、一般に、伝統的な高い中間周波数ヘテロダイン式受信機アーキテクチャから離れることに利点がある。

多くの無線受信機システムは、低い中間周波数またはゼロの中間周波数アーキテクチャの方へ移行している。

そのようなアプローチは、集積回路の供給者が、直交ミキサ、可変ゲイン増幅器、フィルタおよびアナログ・デジタルコンバータが単一の集積回路上に提供される集積回路を提供するまたは提案することを可能にする。なおさらに、デジタル領域信号処理がまた、チップ／集積回路上に提供され得、アナログ・デジタルコンバータの出力を処理する。そのようなシステムのための局所発振器は、「チップ上に」も同様に、すなわち、同じ回路パッケージ内に提供され得る。

そのような集積回路は、集積を通してコストの削減を提供し得、それがシステム・オン・チップ様式の解決策により近づくように顧客に非常に楽な使用を提供し得、および／またはＲＦ信号処理の緩和と経路設定仕様や周波数計画の単純化を提供し得る。これは、特に、いくつかの受信機がごく接近して提供される場合に関連性がある。

直接変換受信機および低ＩＦ（中間周波数）受信機のアーキテクチャは類似する。図１は、直接変換受信機の概略ブロック図であり、図２は、低ＩＦ受信機の概略ブロック図である。

図１において一般に１０で指定された直接変換受信機は、大きく３つの機能的ブロックを備える。例示されるように、図１の直接変換受信機１０は、ＲＦ増幅段階１２、フィルタ１４およびダウンコンバータ１６を備える。ＲＦ増幅段階１２は、アンテナ１８から信号を受信して、可変減衰器２０および低ノイズ増幅器２２によって図１に表わされる制御可能なゲインを提供する。ＲＦ増幅段階１２からの出力は、例えば表面音響波（ＳＡＷ）フィルタ１４によって、帯域通過フィルタにかけられる。他のフィルタ技術が、代替的または追加的に使用され得る。フィルタ１４の出力は、ダウンコンバータ１６のＲＦ入力に提供される。

ダウンコンバータ１６は、直交ミキサ３０を備え、そのミキサは、ミキサ信号入力において増幅されたＲＦ入力信号受信して、ミキサ３０の局所発振器入力に供給された局所発振器（ＬＯ）信号とこれを混合する。（複数の）局所発振器信号は、局所発振器３２によって提供される。局所発振器３２は、（ミキサ３０と同じ集積回路パッケージにおいて）集積された構成要素としてまたは別個の構成要素として提供され得る。局所発振器３２の出力は、ミキサ３０に供給される前にバッファまたは増幅器３４によってバッファリングされ得る。当業者に既知であるように、直交ミキサ３０は、典型的には、２つのミキサを備え、１つは、同相信号（またはＩチャネル）上で動くためのものであり、１つは、信号であって、その信号の位相が同相信号に対してπ／２ラジアン（９０度）だけシフトされる信号、直交チャネル（またはＱチャネル）上で働くものである。これを実現するために、局所発振器３２からのＬＯ信号が、同じ周波数であるものの９０度だけオフセットされた２つのＬＯ信号として発生され得、あるいは、局所発振器信号が、その後に処理され得、直交ミキサ３０によって所望される２つの位相シフト局所発振器信号を発生する。実世界のシステムにおいて、ＩおよびＱチャネルは、典型的には、互いにほぼ９０度位相がずれていないか、正確に９０度位相がずれていない可能性がある。

入ってくる信号がＷ_Ｃの搬送波周波数を有する場合には（搬送波が実際に存在するか、あるいは、全体的または部分的に抑制されているかに関わらず）、局所発振器信号がまた、Ｗ_Ｃに設定され得、それ故、ＤＣ／基本帯域に対する直接ダウンコンバージョンが行われる。

所望の周波数の局所発振器信号は、当業者に既知であるような位相ロックループなどを使用して導き出され得る。

ミキサ３０からのＩおよびＱチャネルは、次いで、フィルタ４４によって低域通過フィルタにかけられて帯域外干渉を取り除く前に、例えば固定ゲイン増幅器４０および可変ゲイン増幅器４２によって、更なるゲインにさらされ得、次いで、ＩおよびＱチャネルをデジタル化するためのアナログ・デジタルコンバータ５０に送信され得る。

図２の低ＩＦ受信機は、図１の直接変換受信機と類似点を有し、同等の部分は、同じ参照番号を使用して示されている。概念上、低ＩＦ受信機は２つの局所発振器を有する。第１の局所発振器３２は、絶対値（Ｗ_Ｃ−Ｗ_Ｌ）＝ＩＦであるような周波数Ｗ_Ｌに設定され得、ここで、ＩＦは所望の中間周波数である。第２の局所発振器は、第２の局所発振器周波数を発生するように提供され得、第２のミキサ６２が、低域通過フィルタ６４を通過される前に信号を基本帯域にダウンコンバートすることを可能にする。

しかしながら、ＩおよびＱ信号はＡＤＣ５０によってデジタル化されているので、第２の局所発振器の周波数発生の動作やミキシングおよびフィルタリングは、全てデジタルに行われ得る。

それ故、両方の機能が、結合されたデジタル回路によって行われ得る。

図２は、ＡＤＣ５０の出力において入手可能な周波数スペクトルを示すグラフを含む。本明細書に開示されるような直接変換受信機において、「基本帯域」は、約２００ＭＨｚの帯域幅を有し得る。マルチチャネルＧＳＭ（登録商標）の場合、約７５ＭＨｚの帯域幅が所望される。それ故、第１の局所発振器３２は、通過帯域の内側に、例えば約１５０ＭＨｚにおいて、名目的に第１の中間周波数を与えるように設定され得、第２の局所発振器６０は、それを基本帯域にダウンコンバートするように働き得る。

受信機の望ましい特徴は、比較的強い干渉信号の存在に対処するそれの能力である。そのような仕様の実施例は、３ＧＰＰ ＴＳ５１．０２１ブロッカーテストである。このテストにおいて、局所ブロッキング信号が、−１ｄＢＦＳの（フルスケールの信号強度よりも１ｄＢ少ない）強度で受信機に導入される。局所発振器信号とのブロッカー信号のミキシングからのいずれの高調波も、テスト仕様の一部として、ブロッカーパワー上で少なくとも９０ｄＢ下であるべきである。ミキシングまたは増幅段階を結果としてもたらす非線形性は、ＲＦ非線形性としてみなされ得る。ＡＤＣ５０などの基本帯域構成要素の結果として任意の非線形性が、基本帯域非線形性としてみなされ得る。ＲＦ非線形性および／または基本帯域非線形性は、本明細書に開示された装置の実施形態を使用して低減されおよび／または排除され得る。

以下の説明では、焦点が、例示目的のために２次基本帯域非線形性を低減することに当てられる。そのような基本帯域非線形性は、Ｉ^２（ｎ−ｍ）＋ｊＱ^２（ｎ−ｍ）としてモデル化され得、ここで、ｎは、サンプル指数であり、ｍは、正の整数の遅延である（例えば、ｍ＝０、１、２等）。本明細書において記述された原理および利点は、他の非線形性を低減するか排除するために適用され得ることが理解されるであろう。

装置が、仮にｋの次数のＲＦ非線形性を対象とした場合には、適切な非線形性モデルは、式 ｜Ｉ（ｎ−ｍ１）＋ｊＱ（ｎ−ｍ１）｜＾（２ｋ−１）＊（Ｉ（ｎ−ｍ２）＋ｊＱ（ｎ−ｍ２））の項を含み得る。

ＣＭＯＳを使用する特徴は、デジタルゲートが比較的安価であり、ＡＤＣ５０から信号の追加処理を行うように製造され得ることである。これは、ＲＦまたはアナログ構成要素の障害を是正するように、および／またはアンテナ１８において受信された干渉を除去するように利用され得る。

例えば、重大なブロッキング信号が、携帯電話通信システムにおいて観測され得る。そのような配備は、図３に概略的に例示され、ここで、全ての周波数が、局所発振器周波数を参照にして示される。興味のある信号、例えば電話呼び出しと関連付けられた信号が、２ｆ_０を中心とした周波数帯域を占め得る。最悪の場合のシナリオでは、ブロッカーが、偶然、周波数ｆ_０において発生する。この最悪の場合のシナリオにおいて、ブロッカーおよび興味のある信号の実際の周波数は、それぞれ、ＬＯ＋ｆ_０とＬＯ＋２ｆ_０である。

信号処理連鎖のいくつかの部分が、仮にミキサ３０である場合、増幅器４０および／または４２あるいはＡＤＣ５０は、第２の高調波ひずみを呈して、次いで、これは、高調波の発生を引き起こす。

経時的な局所発振器周波数ｆ_ＬＯが、
ｆ_ＬＯ ＝ ＣＯＳ（２πｆ_Ｌ０ｔ）
として表わされ、経時的なブロッカーの周波数ｆ_ブロックが、
ｆ_ブロック ＝ ＣＯＳ（２πｆ_ＬＯ＋ｆ_０）ｔ
として表わされる場合には、ブロッカーの高調波が、局所発振器周波数ｆ_ＬＯに対して＋２ｆ_０においておよび−２ｆ_０において発生することが示され得る。それ故、この例において、ブロッカーの２次高調波は、基本帯域における２ｆ_ｏにおいて発生する必要信号の上に位置する。

しかしながら、当業者によって「ＨＤ２」として知られ得るブロッカーの第２の高調波は、ブロッカーに関係している。ブロッカーの第２の高調波とブロックとの間の関係が推定され得る場合には、ブロッカー信号は、訂正信号を推定して、第２の高調波信号ＨＤ２、または実際にはブロッカーの任意の所望の高調波を低減するために使用され得る。

図４は、既知の低ＩＦ変換受信機およびＡＤＣについてのスペクトル図である。周波数は、典型的には、７５ＭＨｚから１００ＭＨｚの領域にあり得る中間周波数に関して示される。図４において、−２ｄＢＦＳの信号強度を有するブロッカーが、（局所発振器が、入ってくる周波数の低い側上にあることを仮定して）中間周波数と比較して−１８ＭＨｚにおいて発生する。二次高調波ひずみは、中間周波数と比較して−３６ＭＨｚおよび＋３６ＭＨｚにおいて高調波を引き起こす。ブロッカーイメージは、中間周波数と比較して＋１８ＭＨｚにおいて発生して、ＨＤ３でラベル付けされた第３の高調波は、＋５４ＭＨｚにおいて出現するものの、−５４ＭＨｚにおいて出現しない。これは、種々の周波数間の相互変調の結果として生じる現実のアーチファクトである。

周波数が、中間周波数に関して示されるので、図４におけるスペクトルは、ＩＦ−６５ＭＨｚからＩＦ＋６５ＭＨｚまで及ぶ。数値的な便宜のために、中間周波数ＩＦが１００ＭＨｚであった場合には、スペクトルは、３５ＭＨｚと１６５ＭＨｚとの間に広がることになる。

これは、中間周波数と比較して−６０ＭＨｚから−５ＭＨｚまでの帯域内範囲（すなわち、＋４０ＭＨｚから＋９５ＭＨｚ）におけるそれらの周波数成分と、中間周波数と比較して＋５から＋６０ＭＨｚのイメージ帯域（すなわち、１０５ＭＨｚから１６５ＭＨｚ）にあるそれらの成分との間の比較的便宜な選択を可能にする。

この例において、測定された帯域内の第２の高調波信号（ＨＤ２）は、ブロッカーよりも約８５ｄＢ少ないパワーを有している。

一般に、信号ｘに応答してＡＤＣ（または他の信号処理構成要素）の出力ｙは、
ｙ＝ａ_０＋ａ_１ｘ＋ａ_２ｘ^２＋ａ_３ｘ^３＋ａ_４ｘ^４．．．
として表わされ得ることに留意するべきである。この式において、ａ_０、ａ_１、ａ_２、ａ_３、ａ_４等は、出力ｙに対する多項式項のそれぞれの相対寄与を表わす多項式展開における係数である。これらの項ａ_２ｘ^２、ａ_３ｘ^３等のいずれかに関するおよび／または相互変調積からのひずみが、推定され得、低減され得る。しかしながら、今まで与えられた実施例におけるように、ひずみの主な源は、二次高調波ひずみであり得る。従って、この場合は、更に考慮されることになる。

図５は、二乗器１０２、訂正信号発生器１０４および加算器１０６を備える第２の高調波低減器１００を含む装置の概略表現を示す。他の高調波などの他の周波数における不要信号を抑制するように構成された低減器が、代替的または追加的に実装され得ることが理解されるであろう。もし、第２の高調波低減器１００が（この例において）ＡＤＣ５０のデジタル化された出力に作用するならば、二乗器１０２は、２つの入力デジタル乗算器としてハードウェアに実装され得る。二乗器１０２は、不要信号成分を説明した項を含む関数を用いて出力ｙ上で演算することによってＡＤＣ５０の出力ｙを処理して、推定された不要信号を生成するように構成された第１のプロセッサとして機能し得る。二乗器１０２の出力は、訂正信号発生器１０４に提供され、その発生器は、推定された訂正係数a_２を受信する。装置は、ＡＤＣ５０の出力ｙに基づいて推定された訂正係数a_２を発生するように構成された係数推定回路１０７を含むことができる。係数推定回路１０７は、第１のプロセッサから推定された不要信号と、ＡＤＣ５０からの出力ｙまたは第２の高調波低減器１１０の出力信号Ｚのうちの少なくとも１つとを処理して、推定された不要信号に適用するための１つ以上のパラメータを特定して、訂正信号を発生するように構成された第２のプロセッサとして機能し得る。係数推定回路１０７は、以下に記述されるように、例えばブロッカー検出エンジンおよび適合エンジンを含むことができる。結合器、例えば加算器１０６などは、ＡＤＣ５０の出力と訂正信号発生器１０４からの訂正信号を結合し得、出力信号Ｚにおける不要信号成分の影響が低減されるように、出力信号Ｚを形成する。a_２の符号は、訂正信号発生器１０４の出力を加算器１０６においてＡＤＣ５０からの対応するデジタルワードに追加することが、以下の式によって表わされた更なる出力Ｚを形成するように、負にされ得る。
Ｚ＝ｙ＋（ａ_２−a_２）ｙ^２
更なる分析は、第３の高調波ＨＤ３＝通過帯域外の−ａ_２a_２ｘ^３および四次高調波ＨＤ４＝受信機のノイズ・フロア以下の−ａ^２ _２a^２ _２ｘ^４を示すことになる。

第２の高調波の残留量は、ａ_２−a_２を低減するためのa_２の推定の正確さに依存し得る。

図６は、モバイル受信機または基地局において見付けられ得るような、無線受信機と関連した第２の高調波低減回路（または「低減器」）のブロック図である。

第２の高調波低減器１００は、ブロッカー検出エンジン１１０と関連付けられる。ブロッカー検出エンジン１１０は、専用のハードウェアにおいて、非一時的なコンピュータで読み取り可能な記憶装置に記憶された命令を実行するプロセッサによって、あるいはそれらの組み合わせで、実装され得る。ブロッカー検出エンジン１１０は、適合エンジン１２０に接続され、その適合エンジンは、専用のハードウェアにおいて、非一時的なコンピュータで読み取り可能な記憶装置に記憶された命令を実行するプロセッサによって、あるいはそれらの組み合わせで、実装され得る。

低減器１００は、ＡＤＣ５０がデータを出力している間に連続的に動き得、その一方で、ブロッカー検出エンジン１１０および適合エンジン１２０は、断続的に動き得る。低減された不要信号成分を用いて入力データストリームを表わす、低減器１００の出力Ｚが、出力１０１において提供される。

訂正信号発生器１０４（図５）は、ＡＤＣ５０からの直近の出力Ｎの出力ワードの記録を保持するためのバッファまたは遅延ラインとして実装され得る。第２の高調波低減器１００は、同相および直交信号に作用する。多くの応答または伝達特性は、第２の高調波低減器１００に実装され得、その第２の高調波低減器は、フィルタの出力ｐが、以下の式
によって表わされるように、Ｍ個の遅延要素を備える有限インパルス応答（ＦＩＲ）フィルタに対するそれの構造に類似し得、信号プロセッサの出力ｚは、以下の式
によって表わされ、ここで、ａは、フィルタ係数を表わす。

設計者は、彼が実施するタップまたは遅延段階Ｍの数の選択肢を有するが、Ｍは、望まれる場合、予想外に小さい可能性がある。シミュレーションにおいて、およびその後に実験において、Ｍ＝２または３が携帯電話通信システム内で十分な性能を与え得、基本帯域非線形性に適切に対処することが分かった。しかしながら、他の回路または訂正は、より多くのタップを望む可能性がある。

前に記したように、第２の高調波低減器１００は、適合エンジン１２０に応答性があり、その実施形態は、図７により詳細に示される。

図７に例示されるように、適合エンジン１２０は、チューナブル狭帯域フィルタ１３０および１３２を備え、それらのフィルタは、ブロッカー検出エンジン１１０によって制御され、そのブロッカー検出エンジンは、後でより詳細に説明されることになる。ブロッカー検出エンジン１１０は、二次高調波ＨＤ２の周波数においてフィルタ１３０および１３２の中心帯域を設定することができる。

従って、訂正信号発生器１０４に対する入力信号と加算器１０６の出力は、ブロッカーの第２の高調波項を抽出するためにフィルタリングされ、この情報は、適合エンジン１２０のＨＤ２モデル回路１４０において使用される係数を更新して、それらの係数が訂正信号発生器１０４のタップに適用されるように設定するために使用される。図７において、訂正信号発生器１０４が、フィルタとして例示される。訂正信号発生器１０４は、一定の実施形態において有限インパルス応答（ＦＩＲ）フィルタであり得る。そのようなフィルタは、ＩおよびＱチャネルの両方の上で動作し得、複素ＦＩＲフィルタであり得る（すなわち、フィルタが、実数および虚数の係数の両方を受信する）。

ブロッカー信号の周波数が推定され得ることを仮定すれば、狭帯域フィルタは、ブロッカー周波数から生じる基本帯域において第２の高調波ＨＤ２の周波数に一致するまたは実質的に一致する基本周波数を有するフィルタ信号とＡＤＣ５０のデジタル化された出力を乗算することによって形成され得る。フィルタ信号は、デジタルに発生された（複素数として表わされ得る）正弦波および乗算として形成され得、それ故に、ミキシングがデジタル領域において行われ得る。いくつかの実施形態において、フィルタ信号は、＋１および−１の大きさを有する名目的に矩形波として実施され得る。これは、ダウンコンバージョンが、符号ビットの循環的反転によって行われることを可能にし得る。ＤＣに対するこの乗算およびダウンコンバージョンは、図８に概略的に例示される。

第２の高調波ＨＤ２（例えば、周波数ＨＤ２における信号内容に対応するサンプルのＩ＋ｊＱベクトルであって、それにおいてｊがマイナス１の二乗根を表わす、Ｉ＋ｊＱベクトルベクトル）は、従って、ＤＣ値またはＤＣ値近くにダウンコンバートされて、次いで、狭帯域フィルタ１３０および１３２によってフィルタリングされる。狭帯域フィルタ１３０および１３２は、無限インパルス応答フィルタとして実装され得、そのフィルタは、ごくわずかな遅延段階で狭帯域フィルタ応答を与えるように配備され得る。

概念上、フィルタリングされた信号は、フィルタ周波数による更なる乗算によってアップコンバートされてＨＤ２に戻されるべきであるが、発明者は、更なる乗算の代わりに、フィルタ信号は、連続的におよび実時間にではなくて周期的に行われ得る行列ならびにベクトル処理演算において、変換されてＨＤ２に戻され得ることに気付いた。

適合エンジン１２０は、任意の適切な専用のハードウェアにおよび／または非一時的なコンピュータで読み取り可能な記憶装置に記憶された命令を実行するように構成されたプロセッサによって、実装され得る。適合エンジン１２０の実施例は、次に、説明されることになる。

適合エンジン１２０は、図９に示されるように、３つのサブシステムに実装され得る。サブシステムは、相関エンジン１６０、行列およびベクトル構築エンジン１６２ならびに最小二乗エンジン１６４を備え得る。

相関エンジン１６０は、Ｎ個のサンプルを保持するようにバッファまたはメモリを備え得る。ハードウェアにおいて、バッファは、Ｎ段シフトレジスタとして実装され得る。あるいは、相関エンジンは、バッファを省くことができ、一連のサンプルをそれらが１つずつ到着する際に処理することができる。

バッファリングされた値またはサンプルのそれぞれが、所望の自己相関および相互相関関数を形成するように配備された複数の乗算器ならびに加算器に提供され得る。

それ故、図１０に示されるように、バッファからの値は、自己相関積ｒ_０からｒ_ｍ
を形成するように配備された一連の乗算器および加算器に供給され得、
ここで、 ＊は、複素共役を表わし、
ｎは、バッファにおけるサンプルの数を表わし
ｍは、ＦＩＲフィルタにおけるタップ／遅延段階の数を表わす。

同様に、相互相関積は、Ｎ個のサンプルを処理して相互相関係数ｃ_０からｃ_ｍ
などを計算するように構成された専用のハードウェアによって（または、非一時的なコンピュータで読み取り可能な記憶装置に記憶された命令を実行するように構成されたプロセッサによって）形成され得る。

相関エンジン１６０の出力は、自己相関ベクトルｒおよび相互相関ベクトルｃであり、ここで、
ｒ ＝ ［ｒ_０，ｒ_１，ｒ_２・・・ｒ_ｍ］
ｃ ＝ ［ｃ_０，ｃ_１，ｃ_２・・・ｃ_ｍ］
である。

図１０に示されるように、相関エンジン１６０は、行列およびベクトル構築エンジン１６２からの信号に応答して、本明細書において０からＮ−１までラベル付けされた、直近のＮ個の命令のサンプルを取る命令に応答性がある。サンプリングおよびベクトル構築は、比較的まれにベクトル構築エンジン１６２によって行われ得る。例えば、そのようなサンプリングおよびベクトル構築は、ＧＳＭ（登録商標）システムにおいてスロット毎に一回行われ得る。

図１１は、行列およびベクトル構築エンジン１６２において行われる演算を概略的に例示する。

図１１に示されるように、行列およびベクトル構築エンジン１６２は、自己相関ベクトルｒおよび相互相関ベクトルｃを受信する。行列およびベクトル構築エンジン１６２は、受信したベクトル上で演算し得、それぞれの（自己随伴行列としても既知である）エルミート行列を形成し、ここで、行列のＩ番目の行およびＪ番目の列における要素は、全ての行列ＩおよびＪについて、行列のＪ番目の行およびＩ番目の列における要素の複素共役に等しい。エルミート行列は、常に実数である固有値を有する。エルミート行列は、次いで、それぞれの複素スカラー関数との乗算によって周波数移項される。ブロック１８０で、周波数変換ベクトルは、［１，ｅ^{−ｊ２ω０}・・・ｅ^{−ｊ２Ｍω０}］として定義される。周波数変換ベクトル１８０は、自己相関エルミート行列ｒ^Ｈと乗算されて、図１１において１８２で指定されたベクトルｒ_０を形成して、次いで、図１１において行列１８４によって表わされたテプリッツ行列に構築される。同様に、周波数変換ベクトル１８０は、相互相関積上で演算するために使用されるが、ここで、それの複素共役が形成され、これは相互相関積のエルミート行列と乗算されて、１９０で指定されたベクトルｃ_０を形成する。周波数変換ベクトルの使用の結果として生じる周波数変換演算は、図８に関して記述されたアップコンバージョンの代わりになり、実時間の複素乗算が比較的低いレート（例えば、ミリ秒毎におよそ１回）のオフライン計算と置換されることを可能にする。

ベクトルｃ_０および行列ｒ_０は、次いで、最小二乗エンジン１６４に渡され、その最小二乗エンジンは、フィルタ係数の古い値を、正規化された自己相関行列｛ｒ_０＋λＩ｝を反転することであって、ここで、λ（ラムダ）はスカラー実定数であり、Ｉは、次元Ｍ＋１の単位行列である、反転することによって、および、この逆数を相互相関ベクトルｃ_０で前から乗算することによって、形成された訂正値で更新することによってフィルタ係数の繰り返しの推定を行い、結果は、図１２に示されるような実数の正のスカラー値μによってスケール化される。μの値は、収束の割合が安定性を維持するように制御されることを可能にする。そのような技法は、当業者に周知であり、標準的な数値的パッケージ、例えばＭａｔｌａｂなどによって、また、埋め込み型システムとの使用のためにライブラリにおいて、入手可能である。

最小二乗エンジン１６４を用いた最小二乗フィッティングから新たな係数を見積もると、これらは、次いで、第２の高調波干渉を低減するために第２の高調波低減器１００に提供される。

テストにおいて、システムは、必要信号および第２の高調波が周波数空間において重ね合わされるときでさえも、非常にうまく働くことが示されている。そのような条件下で、必要信号は、第２の高調波ＨＤ２に無相関のものであり、従って、適合アルゴリズムが克服しなければならないノイズまたは干渉としてみなされ得、それ故、必要信号は、適合アルゴリズムの収束を実際には遅らせるが、阻止しない。テストにおいて、ＨＤ２は、ほぼ−８５ｄＢＦＳ（−１１０ｄＢｍ）のパワーを有するように設定した一方で、必要ＧＳＭ（登録商標）信号（または他の通信信号）は−１０１ｄＢＭから−８８．５ｄＢｍの間のパワーを有していた。それ故、これは、適合信号を−２１．５ｄＢから−９ｄＢのノイズ比率に与える。テストにおいて、このアプローチは、１０ｄＢより優れたキャンセルゲインを実現することができた。これは、Ｍ＝４を有するフィルタを用いて実現されて、それ故、そのようなフィルタは、ハードウェアにおいて比較的短く容易に実装され、シミュレーション作業結果は、Ｍが単位数まで低減され得ることを示唆する。

本明細書に説明された技法は、例えばアナログ・デジタルコンバータの演算の結果として二乗項の導入などの、受信機における非線形性の結果として生じるひずみを低減するために使用され得る。しかしながら、そのアプローチは、ひずみの源に対して「盲目的」である。それ故、「不良」送信器、例えば、携帯電話ハンドセットであって、それの設計制限内で実行しておらず隣接チャネルを打ち消すチャネル信号外に発生している、携帯電話ハンドセットなどの場合に遭遇され得るような、受信機の外側に由来するブロッカー信号を低減することがまた適用可能である。ＲＦ非線形性に対処するためにこの技法を使用するとき、それは、２次高調波だけに限定されるものではなく、３次、４次、５次などの次数効果を用いて処理することもまたできる。

図６に戻ると、適合処理の一部は、ブロッカー信号の特定を含む。ブロッカー信号は、アナログ・デジタルコンバータ５０の出力における通過帯域において最も強い信号ピークであるように図４において示された。簡潔さのために、１つのブロッカーだけが示されるが、実際には、いくつかの信号であって、潜在的にブロッカーであるものの、１つが他のいずれよりもほぼ必然的に強い、いくつかの信号があり得、この最初のブロッカーは、見付けられて訂正され得る信号である。当業者に既知であるように、そのような信号の存在は、周波数分析技法、例えばフーリエ変換の使用などによって見付けられ得る。そのような技法が本明細書で使用され得る。しかしながら、完全性の目的で、２０１４年１０月１７日に出願された米国特許出願第１４／５１７，４４７号の主題である２つの繰り返し技法であって、それの技術的な開示全体が参照によって本明細書に組み込まれる、技法が、本明細書で説明されることになる。

図１３は、支配的な信号、例えば帯域幅限定信号内のブロッカー信号またはＨＤ２成分などを見付けるように配備された信号処理システムのブロック図である。

図１３に示される配備において、信号処理システム内に実装される機能がハードウェアの観点から説明されるが、全ての動作がデジタルワード上で行われているので、動作が、専用のハードウェアにおいて、または再利用可能な／多目的計算エンジンおよび／あるいは非一時的なコンピュータで読み取り可能な記憶装置に記憶された命令を実行するように構成されたプロセッサによって、行われ得ることが明白であるべきである。更に、本明細書に説明した機能的ブロックのいくつかは、単一デバイスによって行われ得る。アナログ・デジタルコンバータ５０の出力は、ダウンコンバータ２６０に提供され、ダウンコンバータ２６０の出力は、スペクトル分析エンジン２７０、例えば、専用のハードウェアにおいてまたは非一時的なコンピュータで読み取り可能な記憶装置に記憶された命令を実行するように構成されたプロセッサによって実装され得る低Ｎ点高速フーリエ変換エンジンなどに、提供される。同様に、ダウンコンバータ２６０はまた、専用のハードウェアにおいてまたは非一時的なコンピュータで読み取り可能な記憶装置に記憶された命令を実行するように構成されたプロセッサによって実装され得る。スペクトル分析エンジン２７０の出力は、次いで、デジタルダウンコンバータ２６０の動作を制御するためにフィードバックされる。図１３の回路は、図１４により詳細に示される。デジタルダウンコンバータ２６０は、入力信号を受信する乗算器２６２を備え、その入力信号は、この例では、乗算器２６２の第１の入力に対するサンプリングレートＦｓにおけるアナログ・デジタルコンバータ５０によるデジタルシーケンス出力である。乗算器２６２の第２の入力は、デジタル発振器２６４から発振信号を受信する。デジタル発振器２６４は、スペクトル分析エンジン２７０によって決定された要求周波数に等しいように設定された基本周波数を有するデジタル信号を作り出すように配備され得る。デジタル発振器２６４の出力は、正弦波に近づけることができ、その場合において、計算エンジンが、適切な周波数において正弦波を合成するために提供される。正弦波は、複素実体として表わされ得る。あるいは、分解能が低減された正弦波が、読み取り専用メモリ内に保持され得、補間が、適切な周波数において適切な正弦波を合成するために使用されてもよい。更なる代替案において、アナログ・デジタルコンバータ５０の出力が、適切な要求周波数に設定された基本周波数を有する代替シーケンスにおいて、１だけ、次いで−１だけ、乗算されるように、デジタル発振器２６４の出力は、単に矩形波とすることができる。高次の高調波が、ミキサ２６２の出力を受信するように配備されたフィルタ２６６によって排斥され得るので、このアプローチが使用され得る。

要求周波数が、各繰り返しにおいてＦＦＴエンジンのビン周波数の１つに一致し得、それ故に、前もって推定され得ることが、以下の説明から明白になるであろう。結果として、デジタル正弦波を発生するための１つ以上のシーケンスを正弦波メモリに予めロードする活動が取られ得る。いずれにせよ、当業者に既知の、数値的に制御された発振器を提供するいくつかのアプローチがある。

デジタル発振器２６４が周波数Ｆ_ＮＣＯを有する場合には、当業者に既知であるように、信号成分が、ダウンコンバータ２６０においてＦ_ＮＣＯだけ周波数シフトされる。それ故、ダウンコンバータ２６０の活動は、入ってくる信号の周波数を、Ｆ_ＮＣＯを中心とするように動かすことである。これは、周波数空間の検索を実施するために利用され得る。

当業者に既知であるように、高速フーリエ変換（ＦＦＴ）演算（および、実際には一般に周波数分析演算）が、入ってくる信号を検査し、それの成分を「ビン」に割り当てる。ビンに割り当てられた信号の大きさは、特定のビンに属する周波数範囲内の信号強度を表わす。原理的には、入ってくる信号のＦＦＴは、予め決定され得る所望の度合いの正確さで、支配的な信号の周波数を特定するように行われ得る。しかしながら、これは、計算コストが急激に高くなり得、時間がかかり得る。

比較的単純な検索が周波数空間を通して行われ得、支配的な信号がある可能性が高い周波数の範囲を特定することに気付いた。例えば２点フーリエ変換を用いて、周波数空間が上半分と下半分に分割される。３点フーリエ変換を用いて、周波数空間が３つの領域などに分割される。第１の繰り返しにおいて、検索帯域全体が、第１の分解能において問い合わされる。第１の分解能は、第１の「ビン」幅に対応する。信号を含有する領域が、どの領域が候補領域としてみなされ得るかを一旦特定されると、検索空間が、少なくとも候補領域の周波数範囲をカバーするように低減され得、好ましくは、その候補領域またはビンの中間の周波数を中心にされる。第２の繰り返しにおいて、この削減された検索空間が問い合わされるが、この削減された空間を検索するために使用されるビンの数は同じままである。それ故、ビン幅は削減されて、あるいは言い換えれば、分解能が増される。最大信号成分を含有するビンが、特定され、次の繰り返しなどのために削減された検索空間の中心になる。このアプローチを実現するために、各繰り返しにおいて検索空間を定義する単純かつ堅牢な手法が望まれる。これは、フィルタを含むデジタルダウンコンバータ２６０によって実現される。

図１５において、ミキサ２６２からの出力は、狭帯域フィルタ２６６に渡され、そのフィルタは、デジタルダウンコンバータ２６０の動作が原因で、１つの繰り返しから次まで単一の中心周波数を有し得るが、それの帯域幅は、帯域幅コントローラ２６８に応答して１つの繰り返しから次まで可変である。図１４におけるデジタルフィルタである狭帯域フィルタ２６６の出力は、次いで、デシメータ２６９に提供され、そのデシメータは、制御可能なデシメーション因子Ｄによってデータストリームを間引くように動作可能である。狭帯域フィルタ２６６の帯域幅は、それが、直近に行われたＦＦＴ分析における最大の大きさを有するように選択されたビンの全てを通過するように、帯域幅コントローラ２６８によって制御され得る。それはまた、更なるスペクトル分析のために選択されたビンの周りに配置された保護帯域を通過するように配備され得る。

ダウンコンバータ２６０の結果として、興味のある周波数範囲は、入ってくる信号Ｙ_ｎにおいて調査されることになる範囲がダウンコンバータによって既知の周波数空間に供給されるように、ダウンコンバートされ得る。例えば、興味のある周波数範囲が、それの最も低い周波数がダウンコンバータ２６０において予め決定された周波数にマッピングするように、変換され得、そのような周波数は、例えば、ほぼ０Ｈｚであり得る。あるいは、周波数範囲の中間の点は、予め決定された周波数、例えば狭帯域フィルタ２６６の中間の点などにマッピングされ得る。いずれにせよ、ダウンコンバータの周波数が、候補領域の周波数範囲がフィルタ２６６の通過帯域内にあるように変換されるように、選択される。

この実施例におけるスペクトル分析エンジン２７０は、Ｎ点バッファ２７２を備え、そのバッファは、デシメータ２６９によって直近のＮ個のワード出力の記録を保持する。Ｎ点バッファ２７２からの出力は、Ｎ点ＦＦＴエンジン２７４に提供され、そのエンジンは、当業者に既知のように、興味のある周波数空間をＮ個のビンに分割して、信号強度をビンのそれぞれに割り当てる。ビンはＴ_Ｋで指定される。Ｎ点ＦＦＴエンジン２７４の出力が、セレクタ回路２７６に提供され、そのセレクタ回路は、例示されるように、それにおける最大信号係数を有するビンＹ_Ｋを特定する。最大信号係数を有するビンＹ_Ｋが一旦特定されると、このビンの中心周波数が、アルゴリズムによって計算され得、後続の繰り返しにおけるデジタル発振器２６４の周波数ｆ_ＮＣＯを設定するために使用され得る。当業者に既知であるように、フーリエ変換がハードウェアにおいて行われ得、Ｍａｓｓａｃｈｕｓｅｔｔｓ、ＮｏｒｗｏｏｄのＡｎａｌｏｇ Ｄｅｖｉｃｅｓ，Ｉｎｃ．は、４８点ＦＦＴエンジンを利用可能にしている。従って、例えば、１６、１０、８、４、３または２点上で動くより小さなＦＦＴエンジンを提供することが、当業者によって実施され得る。従って、ＦＦＴエンジンの特定の実施が更に記述される必要はない。

図１３および１４の回路の動作が、次に、図１５ａ、１５ｂおよび１５ｃを参照にして説明されることになる。便宜のために、１０個のビンが、これらの図面のそれぞれにおいて示されている。第１の繰り返しにおいて、Ｎ点バッファがフラッシュされ、次いで、第１のデシメーション因子Ｄによって間引かれているサンプルで満たされることが許容されることが仮定される。第１のデシメーション因子は、バッファが満杯になるまで、どのサンプルもバッファを通過されるように、単一性であり得る。また、第１の繰り返しにおいて、デジタル発振器２６４は、動いていなくてもよく、狭帯域フィルタ２６６の帯域幅は、通過帯域全体がＦＦＴエンジン２７４に提示されるように、それの最も広い帯域幅に設定される。全スペクトルにわたるスペクトルパワーが、次いで、ＦＦＴエンジン２７４によって、低い方の周波数ＬＦ_Ｋと高い方の周波数ＵＦ_Ｋとの間に延びる図１５ａにおける中心周波数Ｙ_１からＹ_１０を有する複数の周波数バケットの１つに割り当てられる。

例示された周波数スペクトルは、最も重大なブロッカーのみならず、他の信号もまた同様に含むので、ピーク信号パワーは、ブロッカーが中にあるビンに対応するべきであるが、それはまた、潜在的に隣接ビンに対応し得る。それ故、図１５ａにおいて、ビンＹ_５が、最大信号パワーを有するビンとして選択されるが、このグラフィカル例において、ブロッカーは、ビンＹ_６とほぼ合致する。

第１の通過（Ｋ＝１）において周波数ビンＹ_５に対応する周波数が、推定されて、デジタル発振器２６４のための新たな周波数として設定される。これは、ビンＹ_５に対応する周波数の周りに実質的に狭帯域フィルタ２６６を中心にするという効果がある。この点において、狭帯域フィルタ２６６の帯域幅がまた、それが、図１５ａからのビンＹ_５の少なくとも幅をカバーするように、低減され得る。この実施例において、フィルタの通過帯域は、ビンＹ_４、Ｙ_５およびＹ_６の周波数範囲を包含する。デシメーション因子は、ここで、ＦＦＴエンジン２７４の分解能を増やすために、２とＮとの間の因子によって増やされ得る。この余分な帯域幅は、保護帯域であるとして考慮され得る。保護帯域の幅は、ユーザまたは設計者によって選択され得、削減され得るか拡張され得る。

デシメーション因子は、ユーザまたは設計者が調整可能であり得る。理想的には、デシメーション因子は、周波数エイリアシングを回避するためにナイキストサンプリング基準（最大周波数の２倍よりも大きなサンプルレート）を満たすように選ばれるべきである。

当業者に既知のように、高速フーリエ変換の周波数分解能Ｆｒｅｓは、
である。言い換えれば、周波数ビンサイズは、
であり、ここで、Ｆｓは、サンプリング周波数であり、そのサンプリング周波数は、理想的には、ナイキストサンプリング基準を満たすために十分高速であるように選択される。

デジタルダウンコンバータ２６０の活動が原因で、各逐次代入における興味のある周波数範囲Ｋは、（設計者の選択において）狭帯域フィルタ２６６の直流（ＤＣ）または中心周波数を実質的に中心にされ、だんだん狭くなる。従って、サンプルレートは、各繰り返しにおいて低減され得、これは、デシメーション因子を増加することによって行われ得る。第２の繰り返しの分解能は、図３ｂに示されるように、
であり、Ｄが増加するにつれてビンサイズは減少して、それ故に、ビンの中心周波数と実際のブロッカー周波数との間の誤差もまた減少され得る。再び、各ビンの最大値が、新たな候補ビンを見付けるために推定され得、デジタルダウンコンバータ周波数が、ビンの中心周波数を設定するように調整され得、狭帯域フィルタ２６６の通過帯域の中間の点およびこのフィルタの帯域幅は、更に低減され得る。それ故、第３の繰り返しにおける図１５ｃに示されるように、実際のブロッカー周波数とブロッカーの推定された周波数との間の誤差が、第１および第２の繰り返しに対して低減されて、この事例において、許容できる誤差値内にあるとしてみなされ得る。

それ故、干渉または不要信号成分を特定して、信号に対するそれらの寄与を推定して、不要信号の影響または効果を低減することが可能である。

図１６は、ブロッカー信号の周波数を特定するための更なる装置の実施形態を概略的に例示する。装置は、デジタル化された入力信号を受信して、その入力信号は、アナログ・デジタルコンバータのうちの１つ、例えば図１または図２に示されるようなコンバータ５０から受信され得る。図１６に示される装置は、ブロッカー検出器３４０を備え、そのブロッカー検出器は、例示されるように、デジタルミキサ３４２、デジタルフィルタ３４４、パラメトリックエンジン３４６、デジタル積分器３４８、およびデジタルに制御される発振器３５０を備える。ミキサ３４２、フィルタ３４４、積分器３４８およびデジタル発振器３５０は、ハードウェア構成要素またはプロセッサによって実行可能であるソフトウェア構成要素、あるいはその２つの混合物として提供され得る。説明の目的のために、それらは、それらが物理的構成要素であるように説明されることになるが、ブロッカー検出器３５０の特徴の全体が、プロセッサ、例えば基地局のデジタル基本帯域プロセッサなどにより実行可能であるソフトウェアによって実装され得ることに気付くべきである。

パラメトリックエンジン３４６は、いくつかの機能的ブロックを備え得る。図１６に示される実施例において、パラメトリックエンジン３４６は、Ｍタップ相関器３６０を備え、その相関器は、フィルタ３４４を通過した複数のデジタルワードを受信する。Ｍタップ相関器３６０は、ワードをバッファリングして、自己共分散または自己相関関数をそれらの上で実行する。Ｍタップ相関器３６０からの出力は、適切な処理エンジン、例えば、図１６のＭ次のレビンソン再帰エンジン３６２などに渡され、そのエンジンは、プロセッサに実装され得、それは、以下に説明されることになるように、極ゼロＳ面図における極のＭ個の位置、あるいはより厳格には、我々がサンプル化されたデータシステムで処理する際に、Ｚ面における極の位置を出力するように動作可能である。図１６において、このデータは、Ｍ番目の極ブロック３６４から概略的に出力されて、次いで、支配的な極ブロック３６６によって支配的な極の位置を見付けるように検査される。支配的な極の位相角度は、角度計算器３６８によって計算され得、位相誤差φ_ｅとして出力され得、積分器３４８に提供され得る。例示されるように、積分器３４８は、位相誤差φ_ｅを積分して、（数値的に制御される発振器としても既知である）デジタルに制御される発振器３５０に提供される位相訂正信号を取得して、それの周波数を変更する。デジタルに制御される発振器３５０は、正弦波信号の数値的表現を出力して、それ故に、これは、正弦波の概算またはサンプルを表わす一連の数を単に表わす。これは、正弦波のデジタル表現が、入力信号のデジタル表現で乗算され得、この全てがアナログ回路において行われている場合であるように正確に周波数混合成分を取得する。それ故、デジタルに制御される発振器３５０およびデジタルミキサ３４２は、デジタル回路によって実装され得る。デジタルミキサ３４２の出力が、デジタルフィルタ３４４に提供され、そのデジタルフィルタは、必要に応じて、有限インパルス応答フィルタまたは無現応答フィルタとして提供され得る。デジタルフィルタ３４４は、調整可能な中心周波数を有し得るか、この例における場合のように、例えば０Ｈｚなどの特定の周波数を中心にしたそれの通過帯域を有するものの、ブロッカー検出回路またはアルゴリズムの逐次代入の間の帯域幅を変動させるように制御可能であるそれの帯域幅を有するように設定され得る。

データの時系列を仮定すると、パラメトリックモデルを使用して潜在的なブロッカーの存在を特定することが可能である。それ故、バッファに保持されたＮ点のサンプルを仮定すると、Ｎ点のサンプルを概算する出力を有するシステムの応答をパラメータ化することが可能である。

事実、応答は、例えば自己回帰モデルとして、モデル化され得る。自己回帰モデルは、ホワイトノイズ信号である入力に対する線形時不変システムの出力としてランダム信号を見なす。線形時不変システムは全極システムである。

自己回帰モデルパラメータをランダム処理の自己共分散（または自己相関）に関連付けることに役立ち得る、例えばユール・ウォーカー式などの、既知の強力な数学的技法がある。処理がゼロの平均値を有する場合には、自己相関および自己共分散は同じである。

時系列を表わすデータＸｍを仮定すると、そのデータについて自己相関値を推定することが可能である。次いで、これらの値を使用して、Ｌ＝１からＭについて線形回帰パラメータα_Ｌを見付けることが可能であり、ここで、Ｍは、自己回帰モデルの次数である。

ユール・ウォーカー式に関する問題は、それらが、使用されるべきであるＭの値について何も誘導しないことである。しかしながら、大きなＭは、計算上のオーバーヘッドに起因して回避され得る。上記式を迅速かつ確実に解くためのルーチンを含有するいくつかの信号処理ライブラリがある。それらは、アルゴリズム形態において、かつ、ゲートまたはプロセッサ論理に埋め込むために、入手可能である。パーソナルコンピューティング環境において周知であるライブラリの例は、ＭＡＴＬＡＢであり、そこで、関数は、コマンドＡＲＹＵＬＥを使用して入手可能である。

しかしながら、ユーザは、依然として、モデルの次数を決定しなければならない。

ユール・ウォーカー式は、Ｍの低い値について比較的迅速に解かれ得るが、行列を反転する計算上のコストは、Ｍの増加に伴って急激に増加する。これは、例えば（定型的ではなく直感的である）基本行演算などの技法を使用して、あるいは、決定論的な４つの演算処理である（行列および小行列式を計算して、それを余因子の行列に変えて、次いで、随伴行列を形成して、１／決定因子だけ乗算する）小行列式、余因子および随伴（ａｄｊｕｇａｔｅ）（または随伴（ａｄｊｏｉｎｔ））行列を計算する技法を使用して、２ｘ２行列と３ｘ３行列を反転する複雑性を比較することによって見られ得る。

数値的な方法が存在するが、計算上のオーバーヘッドは、次数と共に著しく増加する。

レビンソンアルゴリズムは、ユール・ウォーカー式を再帰的に解くために使用され得る。レビンソンアルゴリズムは、自己回帰モデルのための係数を効率的に抽出し得るアルゴリズムの例である。レビンソンアルゴリズムはまた、ライブラリ形態において入手可能であり、それ故、それの導出の理解無しで使用され得る。

他の数値的な技法またはアルゴリズム、例えばＢａｒｅｉｓｓアルゴリズム、シュール分解およびコレスキー分解なども、使用され得る。他の技法もまた存在する。

電気通信システムとの関連で、受信されることになる信号は、必要信号の受信と干渉し得る多くの信号の存在下にあり得る。これらの他の信号は、干渉信号、干渉物、ブロッキング信号またはブロッカーとして知られることが多く、前に記したように、活動がそれの効果またはそれらの効果を軽減するために取られ得るように、ブロッカーの存在を知ることは有利であろう。

一連の受信された符号／データをパラメトリックエンジン、例えば自己回帰モデルなどに提供することは、それぞれの潜在的なブロッカーの大きさおよび周波数が決定されることを可能にすることが想定され得る。

しかしながら、発明者は、この仮定は、そのような処理の著しい計算上のコストに起因して根も葉もないことに気付いた。

上記したように、パラメトリックエンジン内の大きな次数Ｍを可能にすることを用いる計算上のコストは、大規模行列を連続的に反転する演算に起因して急激に増加する。しかしながら、発明者は、解が一意に定まらない（低いＭの）パラメトリックエンジンの性能が、入力データストリームのパラメトリック表現における極を特定するための計算的に単純なシステムを提供するように利用され得ることに気付いた。

発明者は、パラメトリックエンジンが低い次数、例えば１または２の次数を有することを強いられるものの、３つ以上の極を有するシステムをパラメータ化することが求められる場合には、エンジンが、極位置のそれの推定を入力信号における最大の極または複数の極の位置の近くに置く傾向があることに気付いた。それ故、結果は厳密に正しくないが、それは、最終結果に対する妥当な概算である。これは、入力信号を限定する帯域幅による後続の繰り返しにおける、周波数検索空間（すなわち、テスト範囲）を狭めることに利用され得、それ故、それは、重要ではない極を排除するものの、より重要な極を含む。これは、行列反転または他の計算上のコストが著しく低減されることを可能にする。しかしながら、可能であればフィルタの複雑性やコストがまた単純化されることも望ましい。これは、比較的単純な帯域通過特性を使用してフィルタを使用することを示す傾向がある。これらの特徴の両方を考慮に入れて、発明者は、適切な性能が、繰り返しのまたは再帰的な手法において動作され、前の繰り返しから推定された極周波数を中心としたより小さな周波数空間を検索する、低次数パラメトリックエンジン、および究極的には単一次数パラメトリックエンジンを用いて、実現され得ることに気付いた。低次数であるが１よりも大きな次数を有するパラメトリックエンジンがまた、比較的容易に実装され得る。単一次数パラメトリックエンジンの実施例は、図１７に示され、そこで、図１６に関して説明された部分が同じ参照番号を与えられる。相関器３６０は、複素自己相関
を形成するように配備された第１の部分３８０、および
として表現された、ｎと後続サンプルｎ−１の共役との間の自己相関を形成するように配備された第２の部分３８２を有する。出力は、第１の部分３８０および第２の部分３８２のｒ_０とｒ_１でそれぞれ指定され、角度決定部３６８に提供され、その角度決定部は、ｒ_０に対するｒ_１の比率を比較して、デジタルに制御される発振器３５０を制御する積分器３４８に提供される、上文に説明されたような、φ_ｅによって表わされたフェーザ図上で角度変位を決定することができる。図１７における回路は、単一次数（Ｍ＝１）エンジンであり、パラメトリックエンジンを提供してブロッカーを特定する計算的に単純な手法を表わす。

図１７の回路は、タイミングおよび制御回路３９５によって相関ブロック３８０および３８２に、およびフィルタ・タップ・ルックアップテーブル３９０にも提供されるタイミングならびにリセット信号のグラフィカル表現と共に、図１８において繰り返され、フィルタ・タップ・ルックアップテーブルは、十分な正確さを有する潜在的な干渉信号の位置のような時間までフィルタ３４４の通過帯域を徐々に低減するために回路の逐次代入間のタップ係数に対処して変更するために使用される。それ故、図１８に示される回路は、ブロッカーの周波数を繰り返して推定するように動作して、次いで、ダウンコンバータ／周波数変換器およびフィルタを使用して、ブロッカー上にズームインして、より高い正確さまでそれの周波数を推定する。

前に記したように、単一次数エンジンは、実装することが比較的容易であるが、本開示は、１次のパラメトリックエンジンの使用に限定されない。

本明細書において説明された原理および利点は、種々の装置に実装され得る。そのような装置の例は、限定されるものではないが、消費電子製品、消費電子製品の一部、電子検査装置、無線通信インフラストラクチャー、例えばセルラー基地局等を含むことができる。消費電子製品は、限定されるものではないが、無線デバイス、携帯電話（例えば、スマートホン）、電話、テレビ、コンピュータ、手持ち式コンピュータ、ウェアラブルコンピュータ、タブレットコンピュータ、ラップトップコンピュータ、時計等を含むことができる。更に、装置は、未完成製品を含むことができる。開示された技法は、精神的な工程に適用可能ではなく、人間の心の中でまたは紙面上の人間の文書によって行われない。

説明と特許請求の範囲の全体を通して、別段文脈が明確に要求しない限り、言葉「備える」、「備えている」、「含む」、「含んでいる」などは、排他的または網羅的な意味とは対照的に、包括的な意味に、換言すると、「限定されるものではないが、〜を含んでいる」の意味に、解釈されることになる。一般に本明細書において使用される際、言葉「つながれ」または接続され」は、直接的に接続され得るか、あるいは１つ以上の中間要素を通って接続され得る２つ以上の要素のことを言う。更に、言葉「本明細書において」、「上に」、「下に」および類似の意味の言葉は、この出願において使用されるとき、この出願を全体として言い、この出願の任意の特定の部分のことを言わないものとする。文脈が許す場合、単数または複数を使用する発明を実施するための形態における言葉はまた、それぞれ、複数または単数を含み得る。２つ以上の項目のリストを参照にする言葉「または」は、言葉の以下の解釈の全て、すなわち、リストにおける項目のいずれか、リストにおける項目の全て、およびリストにおける項目の任意の組み合わせをカバーすることが意図される。本明細書において提供された全ての数値は、測定誤差内の同様の値を含むことが意図される。

その上、本明細書において使用された条件付きの言葉遣い、例えば、特に、「できる（ｃａｎ）」、「できる（ｃｏｕｌｄ）」、「得る（ｍｉｇｈｔ）」、「得る（ｍａｙ）」、「例えば（ｅ．ｇ．）」、「例えば（ｆｏｒ ｅｘａｍｐｌｅ）」、「例えば〜など」および同様のものは、別段具体的に述べられない限り、またはそうではない場合、使用されるような文脈内で理解されない限り、一般に、一定の実施形態が一定の特徴、要素および／または状態を含む一方で、他の実施形態が、それらを含まないことを伝えることが意図される。

本明細書において提供された発明の教示は、必ずしも上記に説明されたシステムではなく、他のシステムに適用され得る。上記に説明された種々の実施形態の要素および動作は、更なる実施形態を提供するように組み合わされ得る。本明細書において記述された方法の動作は、必要に応じて、任意の順番において行われ得る。その上、本明細書において記述された方法の動作が、必要に応じて、直列的または並列的に行われ得る。

一定の実施形態が説明されたが、これらの実施形態は、ほんの一例として提示されており、開示の範囲を限定することが意図されない。実際、本明細書において説明された新規の方法、システム、および装置は、種々の他の形態に具体化され得る。なおさらに、本明細書において説明された方法およびシステムの形態における種々の省略、置換ならびに変更は、開示の趣旨から逸脱することなく行われ得る。添付の特許請求の範囲およびそれらの均等物は、開示の範囲や趣旨内に収まるような形態ならびに修正をカバーすることが意図される。

本明細書に提示された特許請求の範囲は、米国特許商標庁に出願するのに適した単一従属形式にあるが、任意の請求項は、明確に実行不可能である場合を除いて、任意の１つ以上の先行する請求項に従属し得ることが理解されるべきである。

Claims (23)

1. 必要信号成分に対する不要信号成分の影響を低減するための信号処理装置であって、
   前記必要信号成分および前記不要信号成分を含む入力信号を受信するように構成された入力と、
   出力信号を出力するように構成された出力と、
   前記不要信号成分を説明した項を含む関数を用いて前記入力信号上で演算することによって前記入力信号を処理し、推定され推定された不要信号を生成するように構成された第１のプロセッサと、
   前記推定され推定された不要信号と、前記入力信号または前記出力信号のうちの少なくとも１つと、を処理し、前記推定され推定された不要信号に適用するための１つ以上のパラメータを特定して、訂正信号を発生するように構成された第２のプロセッサと、
   前記１つ以上のパラメータに基づいて前記訂正信号を発生するように構成された訂正信号発生器と、
   前記入力信号および前記訂正信号を結合して、前記出力信号における前記不要信号成分の影響が低減されるように前記出力信号を形成するように構成された結合器と、を備える、信号処理装置。
2. 前記不要信号成分が、前記装置に接続された信号処理回路における冪乗項ｘ^ｎであるか前記冪乗項ｘ^ｎを含み、前記第１のプロセッサが、前記関数ｘ^ｎを前記入力信号に適用するように構成される、請求項１に記載の装置。
3. 前記第１のプロセッサが、前記入力信号の二乗を形成するように構成される、請求項１に記載の装置。
4. 前記第１のプロセッサが、前記入力信号の多項式展開を形成するように構成される、請求項２に記載の装置。
5. 前記訂正信号発生器が、有限インパルス応答フィルタを備える、請求項１〜４のいずれか一項に記載の装置。
6. 前記推定され推定された不要信号と、前記出力からの残留不要信号または前記入力信号における前記不要信号のうちの少なくとも１つと、を選択し、前記選択された信号を前記第２のプロセッサに提供するように構成されたフィルタを更に含む、請求項１〜５のいずれか一項に記載の装置。
7. 前記第２のプロセッサが、前記第１のプロセッサの前記出力の自己相関関数、および前記第１のプロセッサの前記出力と特定前記入力信号または前記出力信号のうちの少なくとも１つとの相互相関を、前記パラメータの特定の一部として形成するように適合される、請求項６に記載の装置。
8. 前記訂正信号発生器が、前記第１のプロセッサからの入力を受信するように配備されたデジタルフィルタを備える、請求項１〜７のいずれか一項に記載の装置。
9. 前記訂正信号発生器および前記結合器が、共に実装される、請求項１〜８のいずれか一項に記載の装置。
10. 前記不要信号が第１の信号の高調波であり、前記装置が、前記第１の信号の周波数を見付けるように構成された分析器を含む、請求項１〜９のいずれか一項に記載の装置。
11. 前記分析器が、Ｎ＜８であり、かつＮが正の整数であるときに、Ｎ点ＦＦＴエンジンを含む、請求項１０に記載の装置。
12. 前記Ｎが４以下である、請求項１１に記載の装置。
13. 前記分析器が、パラメトリックエンジンを備える、請求項１０に記載の装置。
14. 請求項１〜１３のいずれか一項に記載の装置を含む、集積回路。
15. 請求項１〜１３のいずれか一項に記載の装置を含む、無線受信機または携帯電話通信基地局。
16. 前記入力信号が、一連のデジタルワードを含み、前記装置によって行われる前記処理が、デジタル電子機器、または非一時的なコンピュータ記憶装置に記憶された命令を実行するように構成されたデジタル電子機器およびプロセッサの混合物によって行われる、請求項１〜１３のいずれか一項に記載の装置。
17. 前記分析器が、信号領域を繰り返し検索して、前記不要信号成分を見付けるように構成される、請求項１０〜１３のいずれか一項に記載の装置。
18. 前記分析器が、逐次代入における分析のための周波数範囲を選択するように構成されたチューナブルフィルタまたはフィルタおよび周波数コンバータの組み合わせを更に備える、請求項１７に記載の装置。
19. 前記第２のプロセッサが、周波数変換され狭帯域でフィルタリングされた前記不要信号および前記入力または前記出力信号の推定を受信し、周波数変換ベクトルを前記フィルタリングされた信号に適用するように更に配備される、請求項７に記載の装置。
20. 前記自己相関および相互相関関数がハードウェアにおいて行われ、前記パラメータの推定がソフトウェアにおいて行われる、請求項７に記載の装置。
21. 出力信号内の不要信号成分を低減する方法であって、
    必要信号成分および不要信号成分を含む入力信号を受信することと、
    前記入力信号上で演算して、前記不要信号成分の推定を形成することと、
    訂正信号を発生することと、
    前記訂正信号を前記入力信号と結合することと、
    前記不要信号の影響を低減するように、前記出力信号を監視して、前記訂正信号を精選することと、を含む、方法。
22. 前記不要信号が、第１の信号の第２の高調波であり、前記方法が、前記不要信号の周波数を推定する推定するように、前記第１の信号の周波数を特定することを更に含む、請求項２１に記載の方法。
23. 入力信号の不要信号成分と関連付けられた周波数の表示を発生するように構成されたブロッカー検出回路と、
    適合回路であって、
    前記ブロッカー検出回路によって発生された前記周波数の表示に基づいて通過帯域を調整し、前記入力信号を示す信号をフィルタリングするように構成された少なくとも１つのチューナブルフィルタおよび、
    前記少なくとも１つのチューナブルフィルタによって提供された信号に基づいて推定され推定された訂正係数を発生するように構成されたモデル回路と、を備える、適合回路と、
    前記推定され推定された訂正係数に基づいて前記訂正信号を発生するように構成された訂正信号発生器と、
    前記入力信号および前記訂正信号の組み合わせに基づいて出力信号を発生するように構成された結合器と、を備える、装置。