KR20150100821A - 신호 처리 장치 - Google Patents

신호 처리 장치 Download PDF

Info

Publication number
KR20150100821A
KR20150100821A KR1020157019796A KR20157019796A KR20150100821A KR 20150100821 A KR20150100821 A KR 20150100821A KR 1020157019796 A KR1020157019796 A KR 1020157019796A KR 20157019796 A KR20157019796 A KR 20157019796A KR 20150100821 A KR20150100821 A KR 20150100821A
Authority
KR
South Korea
Prior art keywords
count
signal
clock
value
completion value
Prior art date
Application number
KR1020157019796A
Other languages
English (en)
Other versions
KR101665903B1 (ko
Inventor
야스히로 오모리
유 미나가와
츠토무 모토하마
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20150100821A publication Critical patent/KR20150100821A/ko
Application granted granted Critical
Publication of KR101665903B1 publication Critical patent/KR101665903B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/25—Arrangements for measuring currents or voltages or for indicating presence or sign thereof using digital measurement techniques
    • G01R19/2513—Arrangements for monitoring electric power systems, e.g. power lines or loads; Logging
    • G—PHYSICS
    • G04—HOROLOGY
    • G04G—ELECTRONIC TIME-PIECES
    • G04G3/00—Producing timing pulses
    • G04G3/02—Circuits for deriving low frequency timing pulses from pulses of higher frequency
    • G04G3/022—Circuits for deriving low frequency timing pulses from pulses of higher frequency the desired number of pulses per unit of time being obtained by adding to or substracting from a pulse train one or more pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/00006—Changing the frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Electric Clocks (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

1PPS 신호 수신부(101)가 1PPS 신호를 수신하고, 동작 클록 생성부(102)가 동작 클록을 생성하고, 클록 편차 측정부(103)가, 동작 클록의 1PPS 신호에 대한 주파수 편차인 클록 편차를 측정한다. 카운터(105)는, 1PPS 신호의 입력시에 동작 클록의 클록 주기에 맞춘 카운트를 개시하고, 미리 정해진 카운트 완료값까지의 카운트를 끝내면 1라운드의 카운트를 완료하고, 다음의 라운드의 카운트를 개시한다. 샘플링 신호 생성부(106)는, 카운터(105)가 1라운드의 카운트를 완료할 때마다, 샘플링 신호를 출력한다. 보정값 계산부(110) 및 변경 타이밍 계산부(111)는, 클록 편차에 근거하여, 어느 하나의 라운드의 카운트 완료값을 변경하여 샘플링 신호의 출력 타이밍을 조정한다.

Description

신호 처리 장치{SIGNAL PROCESSING APPARATUS}
본 발명은, 시각 동기 제어 기술에 관한 것이고, 특히, 송전선이나 모선의 전기량을 수집하는 장치에 있어서의 시각 동기 제어 기술에 관한 것이다.
송전선이나 모선의 전기량(전압값, 전류값)을 복수 부분에서 수집하고, 그들 전기량으로부터 이상을 검출하면 즉시 계통을 차단하여, 사고의 파급을 억제하는 보호 제어 시스템이 있다.
이 보호 제어 시스템에서는, 수집한 전기량의 위상 편차(phase deviation)를 저감하기 위해, 수집 지점 사이에서 동기가 취하여진 신호를 전기량 수집의 기준으로서 필요로 한다.
최근의 보호 릴레이 장치에서는, 1대의 연산 장치(이하, IED : Intelligent Electronic Device라고도 한다)에 대하여, 로컬 에리어 네트워크(프로세스 버스)를 통해서 복수의 데이터 수집 장치(이하, MU : Merging Unit이라고도 한다)가 접속된다.
각 MU는, 동기 신호(1PPS 신호 : 1 Pulse Per Second 신호)에 근거하여, 타이밍 동기를 취하는 것에 의해, MU 사이의 데이터 샘플링 타이밍이나 타임 스탬프값을 일치시킨다.
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2001-305177호 공보
1PPS 신호의 수신 주기는 1초 간격이다.
이 때문에, 각 MU는 고정밀도 수정 발진기(주파수 편차 : ±수 ppm)를 클록 발생 회로에 탑재하여 주파수 편차가 작은 고정밀도 클록을 생성하고, MU 사이의 샘플링 타이밍의 편차를 1초간에 ±수 ㎲ 이하로 억제할 필요가 있다.
그 때문에, 디지털 회로에서 일반적으로 사용되고 있는 저가의 범용 발진 회로(주파수 편차 정밀도 ±50ppm 정도)는 사용할 수 없어, 비용이 증가한다고 하는 과제가 있다.
본 발명은 상기와 같은 과제를 해결하기 위해 이루어진 것으로, 주파수 편차가 ±50ppm 정도인 범용 발진 회로를 사용하더라도, 고정밀도의 동기 제어를 행할 수 있도록 하는 것을 주된 목적으로 한다.
본 발명과 관련되는 신호 처리 장치는, 단위 시간마다 펄스 신호를 수신하는 펄스 신호 수신부와, 상기 단위 시간과 비교하여 미소한 클록 주기의 동작 클록 신호를 생성하는 동작 클록 생성부와, 상기 펄스 신호 수신부로부터 상기 펄스 신호를 입력하고, 상기 동작 클록 생성부로부터 상기 동작 클록 신호를 입력하고, 상기 펄스 신호의 입력시에 상기 동작 클록 신호의 클록 주기에 맞춘 카운트를 개시하고, 미리 정해진 카운트 완료값까지의 카운트를 끝내면 1라운드의 카운트를 완료하고, 다음의 라운드의 카운트를 개시하는 카운터와, 상기 카운터가 1라운드의 카운트를 완료할 때마다, 제어 신호를 출력하는 제어 신호 출력부와, 상기 펄스 신호 수신부로부터 상기 펄스 신호를 입력하고, 상기 동작 클록 생성부로부터 상기 동작 클록 신호를 입력하고, 상기 동작 클록 신호의 상기 펄스 신호에 대한 주파수 편차인 클록 편차를 측정하는 클록 편차 측정부와, 상기 클록 편차 측정부에 의해 측정된 클록 편차에 근거하여, 어느 하나의 라운드의 카운트 완료값을 변경하는 카운트 완료값 변경부를 갖고, 상기 카운터는, 상기 카운트 완료값 변경부에 의해 어느 하나의 라운드의 카운트 완료값이 변경된 경우에, 변경 후의 카운트 완료값까지의 카운트를 끝내면 해당 라운드의 카운트를 완료하고, 다음의 라운드의 카운트를 개시하는 것을 특징으로 한다.
본 발명에 의하면, 클록 편차를 측정하고, 측정한 클록 편차에 근거하여 제어 신호의 출력 타이밍을 조정하기 때문에, 주파수 편차가 ±50ppm 정도인 범용 발진 회로를 사용하더라도, 고정밀도의 동기 제어를 행할 수 있다.
도 1은 실시의 형태 1과 관련되는 데이터 수집 장치의 구성예를 나타내는 도면.
도 2는 실시의 형태 1과 관련되는 클록 편차 측정부의 동작예를 나타내는 도면.
도 3은 실시의 형태 1과 관련되는 동작 클록의 편차에 의한 샘플링 신호의 출력 타이밍의 지연을 설명하는 도면.
도 4는 실시의 형태 1과 관련되는 보정값 계산부 및 변경 타이밍 계산부의 동작예를 나타내는 도면.
도 5는 실시의 형태 2와 관련되는 데이터 수집 장치의 구성예를 나타내는 도면.
도 6은 실시의 형태 2와 관련되는 카운터 변경부의 구성예를 나타내는 도면.
도 7은 실시의 형태 2와 관련되는 카운터 변경 완료 통지부의 구성예를 나타내는 도면.
도 8은 실시의 형태 1 및 2와 관련되는 데이터 수집 장치의 하드웨어 구성예를 나타내는 도면.
실시의 형태 1.
본 실시의 형태에서는, 전기량을 샘플링하는 주기를 결정하는 카운터(샘플링 주기 카운터)의 보정값을, 클록 주파수 편차에 따라 계산하는 데이터 수집 장치(MU)를 설명한다.
이것에 의해, 주파수 편차가 ±50ppm 정도인 범용 발진 회로를 사용하더라도, 고정밀도의 동기를 취할 수 있다.
또, 일반적으로 내장 기기에서 사용되는 발진기는, 십 수 ㎱~수십 ㎱의 단위로밖에 카운트를 할 수 없다.
상기와 같이 클록 주파수 편차로부터 샘플링 주기 카운터의 보정값을 계산하는 경우, 카운터의 보정값이 수 ㎱ 단위가 된 경우, MU의 수정 발진기의 분해능으로는 수 ㎱의 조정을 할 수 없다고 하는 과제가 있다.
그 때문에, 수정 발진기의 카운트 단위에 맞추어, 수회의 보정을 한 번에 합쳐서 행할 필요가 있어, MU 동작 중에 동적으로 샘플링 주기 카운터를 변경하는 구조가 필요하게 된다.
본 실시의 형태에서는, 이상의 과제를 해결하는, MU 사이에서 고정밀도로 동기를 취할 수 있는 샘플링 신호 생성 방식을 설명한다.
도 1은 본 실시의 형태와 관련되는 데이터 수집 장치(100)의 구성예를 나타낸다.
데이터 수집 장치(100)는, 연산 장치(200)로부터, 1PPS 신호를 수신하고, 또한, 측정한 전기량을 나타내는 데이터를 연산 장치(200)에 송신한다.
데이터 수집 장치(100)는, 신호 처리 장치의 예에 상당한다.
IED인 연산 장치(200)는, 전력 계통의 이상을 검출하고, 계통을 차단하는 것에 의해 사고의 파급을 억제한다.
또, 1PPS 신호의 송신원은 IED에 한하지 않고, 예컨대 GPS 리시버를 가진 별도의 장치를 송신원으로 하더라도 좋다.
데이터 수집 장치(100)에 있어서, 1PPS 신호 수신부(101)는, 1PPS 신호를 수신한다.
다시 말해, 1PPS 신호 수신부(101)는, 1초마다 펄스 신호를 수신한다.
1PPS 신호 수신부(101)는, 펄스 신호 수신부의 예에 상당한다.
동작 클록 생성부(102)는, 데이터 수집 장치(100)의 동작 클록 신호(이하, 간단히 동작 클록이라고 한다)를 생성한다.
클록 편차 측정부(103)는, 1PPS 신호의 주기에 대한 데이터 수집 장치(100)의 동작 클록의 주파수 편차인 클록 편차를 측정한다.
클록 편차 측정값 유지부(104)는, 클록 편차 측정부(103)에서 측정된 클록 편차 측정값을 유지한다.
샘플링 주기 카운터(105)는, 전기량을 샘플링하는 타이밍의 시간 간격을 카운트한다.
샘플링 주기 카운터(105)는, 1PPS 신호 수신부(101)로부터 1PPS 신호를 입력하고, 동작 클록 생성부(102)로부터 동작 클록을 입력하고, 1PPS 신호의 입력시에 동작 클록의 클록 주기에 맞춘 카운트를 개시하고, 미리 정해진 카운트 완료값까지의 카운트를 끝내면 1라운드의 카운트를 완료하고, 다음의 라운드의 카운트를 개시한다.
또, 샘플링 주기 카운터(105)는, 카운터(105)라고도 표기한다.
샘플링 신호 생성부(106)는, 샘플링 주기 카운터(105)의 카운트값으로부터 샘플링 타이밍을 나타내는 펄스인, 샘플링 신호를 생성한다.
보다 구체적으로는, 샘플링 신호 생성부(106)는, 샘플링 주기 카운터(105)가 1라운드의 카운트를 완료할 때마다, 샘플링 신호를 출력한다.
샘플링 신호는, 전기량의 측정 타이밍을 제어하는 제어 신호이다.
샘플링 신호 생성부(106)는, 제어 신호 출력부의 예에 상당한다.
전기량 측정부(107)는, 샘플링 신호 생성부(106)에서 생성한 펄스(샘플링 신호)의 타이밍에 전력 계통의 전기량을 측정한다.
데이터 생성부(108)는, 전기량 측정부(107)에서 측정한 전기량을 로컬 에리어 네트워크(프로세스 버스)에 송신 가능한 통신 프레임 형식의 디지털 데이터로 변환한다.
데이터 송신부(109)는, 데이터 생성부(108)에서 생성한 디지털 데이터를 로컬 에리어 네트워크(프로세스 버스) 경유로 연산 장치(200)에 송신한다.
보정값 계산부(110)는, 클록 편차 측정값 유지부(104)에서 유지하고 있는 클록 편차값에 근거하여, 샘플링 주기 카운터(105)의 카운트 완료값의 보정값을 계산한다.
변경 타이밍 계산부(111)는, 보정값 계산부(110)에서 계산한 보정값을 샘플링 주기 카운터(105)에 적용하는 타이밍을 계산하고, 계산한 타이밍에 카운트 완료값을 보정값으로 변경한다.
보정값 계산부(110)와 변경 타이밍 계산부(111)는, 클록 편차 측정부(103)에 의해 측정된 클록 편차에 근거하여, 어느 하나의 라운드의 카운트 완료값을 변경하여, 샘플링 신호 생성부(106)에 의한 샘플링 신호의 출력 타이밍을 조정한다.
보다 구체적으로는, 1초간에 발생하는 라운드의 횟수와, 클록 편차와, 동작 클록의 클록 주기에 근거하여, 보정값 계산부(110)가, 카운트 완료값을 변경하는 변경 대상의 라운드와 변경 후의 카운트 완료값인 보정값을 결정한다.
그리고, 변경 타이밍 계산부(111)가, 보정값 계산부(110)에 의해 결정된 변경 대상의 라운드의 카운트 완료값을 보정값으로 변경한다.
보정값 계산부(110)와 변경 타이밍 계산부(111)는, 카운트 완료값 변경부의 예에 상당한다.
카운터 초기값 유지부(112)는, 샘플링 신호 출력 후에 샘플링 주기 카운터(105)의 카운트 완료값을 초기값으로 되돌린다.
카운터 초기값 유지부(112)는, 카운트 완료값 복원부의 예에 상당한다.
다음으로, 본 실시의 형태와 관련되는 데이터 수집 장치(100)의 동작예를 설명한다.
데이터 수집 장치(100)에는, 광 파이버 케이블이나 전기 신호 케이블이라고 하는 전송 수단을 이용하여, 연산 장치(200)로부터 1PPS 신호가 입력된다.
1PPS 신호는 절대 시각의 1초간의 주기를 나타내는 펄스 신호이다.
1PPS 신호는 1PPS 신호 수신부(101)에서 수신되어, 클록 편차 측정부(103)와 샘플링 주기 카운터(105)에 전달된다.
동작 클록 생성부(102)에서는, 데이터 수집 장치(100)의 동작 클록이 생성되고, 클록 편차 측정부(103)와 샘플링 주기 카운터(105)에 전달된다.
클록 편차 측정부(103)에서는, 1PPS 신호의 수신 타이밍과, 데이터 수집 장치(100)의 동작 클록으로 카운트한 1초간의 차이인 클록 편차를 계측하고, 계측 결과는 클록 편차 측정값 유지부(104)에서 유지된다.
클록 편차 측정부(103)의 동작예를 도 2를 이용하여 설명한다.
1PPS 신호가 클록 편차 측정부(103)에 입력되면, 동작 클록의 클록 주기에 따라서 카운트하는 10㎳의 카운터가 동작한다.
예컨대, 동작 클록이 80㎒인 경우에는, 12.5㎱ 단위의 카운트가 되기 때문에, 800000카운트는 10㎳가 된다.
이 10㎳의 카운트가 99회째일 때에, 카운터가 800000카운트가 되면 데이터 수집 장치(100)의 동작 클록의 계측에서는 1초간이 된다.
이 동작 클록에 의해 카운트한 1초간과, 1PPS 신호의 수신 타이밍의 차가, 클록 편차의 측정값이 된다.
도 2에서는, 10㎳의 카운터가 798400카운트인 시점에서 1PPS 신호가 수신되고 있기 때문에, 동작 클록은 1초간에 20㎲((800000-798400)×12.5㎱) 느리게 카운트하고 있고, 이 값이 클록 편차의 측정값이다.
이와 같은 동작으로, 클록 편차 측정부(103)는, 1PPS 신호에 대한 동작 클록의 1초당 괴리 시간인 클록 편차를 측정하고, 클록 편차 측정값 유지부(104)에 편차 측정값을 저장한다.
샘플링 주기 카운터(105)는, 1PPS 신호와 동작 클록을 입력하여 동작한다.
예컨대, 전력 계통의 교류 주파수가 50㎐, 1 교류 주기당 샘플링 횟수가 80회인 경우, 샘플링 주기는 250㎲가 된다.
동작 클록이 80㎒(12.5㎱ 단위의 카운트)인 경우, 샘플링 주기 카운터(105)의 카운트 횟수가 20000카운트로 250㎲의 주기가 된다.
샘플링 주기 카운터(105)는, 1PPS 신호의 입력과 동시에 카운트를 개시하고, 카운트 횟수를 나타내는 카운트값을 샘플링 신호 생성부(106)에 보낸다.
샘플링 신호 생성부(106)는, 카운트값이 20000(카운트 완료값)일 때에 샘플링 신호를 출력한다.
다시 말해, 샘플링 주기 카운터(105)는, 카운트값이 상한값인 20000에 도달하면 1라운드의 카운트를 완료하고, 다음의 라운드의 카운트를 개시하고, 샘플링 신호 생성부(106)는, 샘플링 주기 카운터(105)가 1라운드의 카운트를 완료할 때마다 샘플링 신호를 출력한다.
동작 클록에 편차가 존재하지 않는 경우는, 샘플링 신호는 정확하게 250㎲ 간격으로 출력되기 때문에, 1PPS 신호를 수신하고 나서 다음의 1PPS 신호를 수신할 때까지의 1초간에 4000회의 샘플링 신호가 출력된다(다시 말해, 1초간에 4000라운드가 발생한다).
그러나, 동작 클록에 편차가 존재하기 때문에, 실제로는 4000회의 샘플링 신호의 출력은 되지 않는 경우가 많다.
예컨대, 동작 클록에 의한 1초간의 카운트가, 1PPS 신호보다 20㎲ 느린 경우는, 도 3에 나타내는 바와 같이, 샘플링 신호는 1초간에 3999회밖에 출력되지 않고, 250㎲의 주기로 샘플링 신호를 출력할 수 없게 된다.
이 때문에, 20㎲분의 보정을 행하기 위해, 샘플링 주기 카운터의 카운트 완료값을 변경할 필요가 있다.
보정 방법은, 우선 클록 편차 측정값 유지부(104)에 유지된 편차 측정값으로부터, 보정값 계산부(110)가, 샘플링 주기 카운터(105)의 카운트 완료값의 보정값을 결정한다.
편차 측정값이 20㎲인 경우, 1회의 샘플링 주기를 5㎱ 짧게 하는 것에 의해(20㎲/4000회), 250㎲ 주기로 샘플링 신호가 출력된다.
그러나, 디지털 회로에서 일반적으로 사용되는 동작 클록은, 수 ㎒~수십 ㎒(십 수 ㎱로부터 수십 ㎱ 단위의 카운트)이기 때문에, 수 ㎱ 단위의 카운터 조정은 할 수 없고, 수 ㎱의 조정을 합쳐서 행할 필요가 있다.
보정값 계산부(110)는, 보정값이 수 ㎱인 경우, 동작 클록의 카운트 단위에 맞도록, 카운트 완료값의 보정값과, 합쳐서 보정을 행하는 타이밍을 결정한다.
보정값 계산부(110) 및 변경 타이밍 계산부(111)의 동작예를, 도 4를 이용하여 설명한다.
동작 클록이 80㎒인 경우, 샘플링 주기 카운터(105)의 카운트는 12.5㎱ 단위이고, 1회의 보정량 5㎱를 이 카운트의 단위에 맞추면, 5회분(25㎱)의 보정을 합쳐서 행하게 된다.
다시 말해, 샘플링 주기 카운터(105)의 보정값은 25㎱이고, 보정하는 타이밍은 샘플링 주기 5회마다(5라운드마다)가 된다.
변경 타이밍 계산부(111)는, 샘플링 신호의 출력 횟수(카운터(105)의 라운드의 횟수)를 카운트하고, 4회 카운트하면 샘플링 주기 카운터(105)의 상한값(20000카운트)을 25㎱분 짧게 한다(2카운트 짧게 한다).
이와 같이, 보정값 계산부(110) 및 변경 타이밍 계산부(111)는, 클록 편차의 측정값(20㎲)을, 1초간에 발생하는 라운드의 횟수(4000회)로 나누고, 또한, 나눈 값(5㎱)과 동작 클록의 클록 주기(12.5㎱)의 공배수(25㎱)로부터, 보정값을 결정한다.
샘플링 신호 생성부(106)는, 샘플링 주기 카운터(105)의 변경된 카운트 완료값(19998카운트)일 때에, 샘플링 신호를 출력한다.
또한, 카운터 초기값 유지부(112)는, 샘플링 신호를 받으면, 샘플링 주기 카운터(105)의 카운트 완료값을 초기값(20000카운트)으로 되돌리고, 다음의 4라운드는 20000카운트의 주기로 샘플링 신호가 출력된다.
5회분의 주기로 보면, 정확하게 1.25㎳(250㎲×5)의 사이에 5회의 샘플링 신호가 출력된다.
이상의 동작에 의해, 20㎲분의 편차가 보정된 샘플링 신호를 출력할 수 있고, 1초간에 샘플링 신호를 정확한 횟수(4000회) 출력하는 것이 가능하게 된다.
이상의 순서로 클록 편차의 보정이 행해진 샘플링 신호를 전기량 측정부(107)가 수신하고, 전기량 측정부(107)가 전력 계통의 전기량(전류값, 전압값)을 계측한다.
데이터 생성부(108)는, 측정된 전기량을 연산 장치(200)에 송신 가능한 통신 프레임 형식으로 생성하고, 데이터 송신부(109)가 생성된 통신 프레임을 연산 장치(200)에 송신한다.
이와 같이, 본 실시의 형태에 의하면, 클록 편차에 따라 샘플링 주기 카운터의 보정값을 계산하고, 또한, 계산한 보정값에 근거하여, 동적으로 샘플링 주기 카운터의 카운트 완료값을 변경하기 때문에, 주파수 편차가 ±50ppm 정도인 범용 발진 회로를 사용하더라도, 정확한 타이밍에 샘플링 신호를 출력할 수 있고, 정확한 타이밍에 전기량을 계측할 수 있다.
또, 이상에서는, 샘플링 신호 생성부(106)가, 샘플링 주기 카운터(105)의 카운트값이 카운트 완료값(20000카운트 또는 19998카운트)에 도달한 것을 검지하여, 샘플링 신호를 출력하는 예를 설명했다.
이것에 대신하여, 샘플링 주기 카운터(105)의 카운트값이 카운트 완료값(20000카운트 또는 19998카운트)에 도달했을 때에, 샘플링 주기 카운터(105)가 펄스 신호를 샘플링 신호 생성부(106)에 출력하고, 샘플링 신호 생성부(106)는 샘플링 주기 카운터(105)로부터의 펄스 신호를 입력한 타이밍에 샘플 신호를 출력하도록 하더라도 좋다.
또한, 이상에서는, 동작 클록이 1PPS 신호에 대하여 느린 예를 설명했지만, 동작 클록이 1PPS 신호에 대하여 빠른 경우에도 동일하게, 카운트 완료값을 변경하는 것에 의해, 정확한 타이밍에 샘플링 신호를 출력할 수 있다.
또, 동작 클록이 1PPS 신호에 대하여 빠른 경우는, 어느 하나의 라운드에 있어서 초기값보다 큰 값의 카운트 완료값을 설정한다.
또한, 이상에서는, 샘플링 주기 카운터(105)가 인크리먼트(increment)에 의해 카운트하는 예를 설명했으므로, 카운트 완료값은 샘플링 주기 카운터(105)의 상한값이었지만, 샘플링 주기 카운터(105)가 디크리먼트(decrement)에 의해 카운트하는 경우는, 카운트 완료값은 샘플링 주기 카운터(105)의 하한값이 된다.
이상, 본 실시의 형태에서는, 전력 계통의 전기량을 수집하고 연산 장치에 송신하는, 이하의 수단을 구비한 데이터 수집 장치를 설명했다.
(a) 1PPS 신호를 수신하는 수단,
(b) 1PPS 신호와 장치 내 클록의 주파수 편차를 계측하는 수단,
(c) 1PPS 신호와 장치 내 클록의 주파수 편차의 계측값을 유지하는 수단,
(d) 1PPS 신호와 장치 내 클록의 주파수 편차로부터 샘플링 주기 카운터의 카운트 범위를 변경하는 수단,
(e) 샘플링 주기 카운터의 카운트 범위를 변경하는 타이밍을 계측하는 수단,
(f) 샘플링 주기 카운터의 카운트값에서 샘플링 신호를 생성하는 수단,
(g) 샘플링 주기 카운터의 카운트값의 초기값을 유지하고, 샘플링 주기 카운터의 카운트값을 초기값으로 되돌리는 수단,
(h) 샘플링 신호의 타이밍에 전력 계통의 전기량을 측정하는 수단,
(i) 전기량을 디지털화하고 통신 프레임에 구성하는 수단,
(j) 통신 프레임을 연산 장치에 송신하는 수단.
실시의 형태 2.
본 실시의 형태에서는, 샘플링 주기 카운터(105)의 카운트 완료값의 보정값과, 보정하는 타이밍을 1초간의 사이에 변화시키는 구성을 설명한다.
도 5는 본 실시의 형태와 관련되는 데이터 수집 장치(100)의 구성예를 나타낸다.
도 5에 있어서, 카운터 변경부(113)는, 샘플링 주기 카운터(105)의 상한값을 변경한다.
카운터 변경부(113)는, 보정값 계산부(110) 및 변경 타이밍 계산부(111)와 함께 카운트 완료값 변경부의 예에 상당한다.
카운터 변경 완료 통지부(114)는, 샘플링 주기 카운터(105)의 상한값이 변경된 것을 변경 타이밍 계산부(111)와 카운터 초기값 유지부(112)에 통지한다.
또, 카운터 변경부(113)와 카운터 변경 완료 통지부(114) 이외의 요소는, 도 1에 나타낸 것과 동일하므로, 설명을 생략한다.
다음으로, 본 실시의 형태와 관련되는 데이터 수집 장치(100)의 동작예를 설명한다.
실시의 형태 1과 동일하게, 클록 편차 측정부(103)는 클록 편차를 측정하고, 클록 편차 측정값 유지부(104)에 편차 측정값이 저장된다.
보정값 계산부(110)는, 실시의 형태 1과 동일하게 클록 편차값으로부터 샘플링 주기 카운터(105)의 보정값을 계산한다.
여기서, 본 실시의 형태에서는, 변경 타이밍 계산부(111)는, 카운터를 변경하는 타이밍을 카운터 변경 완료 통지부(114)로부터의 카운터 변경 완료 통지에 근거하여 결정한다.
또한, 변경 타이밍 계산부(111)는, 샘플링 주기 카운터(105)의 카운트 완료값의 보정값을, 카운터 변경부(113)에 설정하고, 카운터 변경부(113)가 샘플링 주기 카운터(105)의 카운트 완료값을 변경한다.
예컨대, 보정값 계산부(110), 변경 타이밍 계산부(111)는, CPU(Central Processing Unit)에 의한 소프트웨어 처리에 의해 구성되고, 카운터 변경부(113)는 보정값을 설정하는 레지스터로 구성된다.
카운터 변경 완료 통지부(114)로부터의 카운터 변경 완료 통지는, 소프트웨어로의 인터럽트, 또는 소프트웨어로부터의 폴링 처리에 의해 실현된다.
구체적으로는, 카운터 변경부(113)는 도 6과 같은 8bit의 레지스터로 구성된다.
예컨대, 도 6의 최상위 비트(bit7)는 플러스 또는 마이너스가 설정되는 비트이고, bit6-bit0은 보정값이 설정되는 비트이다.
최상위 비트(bit7)에 플러스가 설정되어 있으면, bit6-bit0에 설정된 보정값이, 샘플링 주기 카운터(105)의 카운트 완료값에 가산되고, 최상위 비트(bit7)에 마이너스가 설정되어 있으면, bit6-bit0에 설정된 보정값이, 샘플링 주기 카운터(105)의 카운트 완료값으로부터 감산된다.
이와 같이 하는 것에 의해, 샘플링 주기 카운터(105)의 상한값은, 최대 ±127카운트까지 변경이 가능하다(bit6-bit0이 모두 "1"이고, 10진수로는 127이 된다).
동작 클록이 80㎒(12.5㎱ 단위의 카운트)인 경우, 12.5㎱로부터 약 1.5㎲까지의 보정을 행할 수 있다.
또한, 카운터 변경 완료 통지부(114)는, 샘플링 신호 생성부(106)가 생성한 샘플링 신호의 수신과, 샘플링 주기 카운터(105)의 보정 타이밍에 의해, 샘플링 주기 카운터(105)의 카운트 완료값이 보정된 후에 출력된 샘플링 신호를 계측할 수 있다.
이 때문에, 카운터 변경 완료 통지부(114)는, 변경 타이밍 계산부(111)와 카운터 초기값 유지부(112)에 카운터 변경 완료의 통지를 행할 수 있다.
카운터 변경 완료 통지부(114)는, 예컨대 도 7과 같은 1bit의 레지스터로서 구성된다.
그리고, 본 레지스터가 "1"일 때는, 카운터 변경부(113)의 설정값이 샘플링 주기 카운터(105)에 반영되어, 보정이 완료되어 있는 것을 나타내고, "0"일 때는, 보정이 완료되어 있지 않은 것을 나타낸다.
변경 타이밍 계산부(111)와 카운터 초기값 유지부(112)는, 도 7의 레지스터를 참조하는 것에 의해, 보정이 완료되어 있는지, 미완료인지를 판단할 수 있다.
변경 타이밍 계산부(111)는, 보정이 완료되어 있고, 다음의 보정 실시의 타이밍이 되면, 보정값을 카운터 변경부(113)에 설정한다.
카운터 초기값 유지부(112)는, 보정이 완료되어 있으면, 샘플링 주기 카운터(105)의 카운트 완료값을 초기값(20000카운트)으로 되돌린다.
샘플링 신호는, 다음에 카운트 완료값이 변경될 때까지, 카운트 완료값의 초기값의 주기로 출력된다.
이상의 동작에 의해, 샘플링 주기 카운터(105)의 보정값을 가변으로 설정할 수 있고, 클록 편차로부터 보정값을 계산한 결과, 우수리(fraction)가 있었던 경우에도, 우수리에 대응하는 양을 조정할 수 있다.
예컨대, 클록 편차로부터 계산한 보정값이 23㎲인 경우, 1회의 보정량은 5.75㎱가 된다.
5.75㎱의 경우, 12.5㎱ 단위의 카운트에 맞추면, 우수리가 나와 버린다(5회에 1회 25㎱의 보정을 적용하면, 전부해서 3㎲에 대응하는 우수리가 나온다).
이 우수리(3㎲)에 대해서도 보정을 적용하려면, 5회에 1회 25㎱의 보정을 실시하는 것에 더하여, 33회에 1회 25㎱의 보정도 실시하는 것이 필요하다.
또, 이 예에서는, 5회에 1회의 보정값도 33회에 1회의 보정값도 25㎱로 공통되고 있지만, 5회에 1회의 보정값과 33회에 1회의 보정값이 상이한 값이 되더라도 좋다.
본 실시의 형태와 같이, 보정값과 보정하는 타이밍을 가변으로 하는 구조를 갖는 것에 의해, 보정값에 우수리가 있는 경우에도, 보정을 행하는 것이 가능하게 된다.
다시 말해, 본 실시의 형태에서는, 보정값 계산부(110)가, 카운트 완료값을 변경하는 변경 대상의 라운드와 변경 후의 카운트 완료값의 조를 복수 결정하고, 변경 타이밍 계산부(111) 및 카운터 변경부(113)가, 변경 대상의 라운드의 카운트 완료값을, 그 변경 대상의 라운드에 대하여 결정된 변경 후의 카운트 완료값(보정값)으로 변경한다.
이와 같이 하는 것에 의해, 샘플링 신호의 출력 타이밍을 고정밀도로 제어할 수 있다.
이상, 본 실시의 형태에서는, 전력 계통의 전기량을 수집하고 연산 장치에 송신하는, 이하의 수단을 구비한 데이터 수집 장치를 설명했다.
(a) 1PPS 신호를 수신하는 수단,
(b) 1PPS 신호와 장치 내 클록의 주파수 편차를 계측하는 수단,
(c) 1PPS 신호와 장치 내 클록의 주파수 편차의 계측값을 유지하는 수단,
(d) 1PPS 신호와 장치 내 클록의 주파수 편차로부터 샘플링 주기 카운터의 카운트 범위의 변경값을 설정하는 수단,
(e) 샘플링 주기 카운터의 카운트 범위의 변경값의 설정에 따라, 카운트 범위를 변경하는 수단,
(f) 샘플링 주기 카운터의 카운트 범위를 변경하는 타이밍을 계측하는 수단,
(g) 샘플링 주기 카운터의 카운트값에서 샘플링 신호를 생성하는 수단,
(h) 샘플링 주기 카운터의 카운트값의 초기값을 유지하고, 샘플링 주기 카운터의 카운트값을 초기값으로 되돌리는 수단,
(i) 샘플링 주기 카운터의 카운트 범위가 변경된 값으로 샘플링 신호가 생성된 것을 통지하는 수단,
(j) 샘플링 신호의 타이밍에 전력 계통의 전기량을 측정하는 수단,
(k) 전기량을 디지털화하고 통신 프레임에 구성하는 수단,
(l) 통신 프레임을 연산 장치에 송신하는 수단.
마지막으로, 실시의 형태 1, 2에 나타낸 데이터 수집 장치(100)의 하드웨어 구성예를 도 8을 참조하여 설명한다.
데이터 수집 장치(100)는 컴퓨터이고, 데이터 수집 장치(100)의 각 요소를 프로그램으로 실현할 수 있다.
데이터 수집 장치(100)의 하드웨어 구성으로서는, 버스에, 제어 장치(901), 외부 기억 장치(902), 주 기억 장치(903), 통신 장치(904), 입출력 장치(905), 클록 발생 회로(906), 카운터(907)가 접속되어 있다.
제어 장치(901)는, 프로그램을 실행하는 CPU이다.
외부 기억 장치(902)는, 예컨대 ROM(Read Only Memory)이나 플래시 메모리, 하드 디스크 장치이다.
주 기억 장치(903)는, RAM(Random Access Memory)이다.
클록 편차 측정값 유지부(104)는, 예컨대, 주 기억 장치(903)에 의해 실현된다.
통신 장치(904)는, 1PPS 신호 수신부(101) 및 데이터 송신부(109)의 물리층에 대응한다.
입출력 장치(905)는, 예컨대 마우스, 키보드, 디스플레이 장치 등이다.
클록 발생 회로(906)는, 수정 발진기를 구비하고, 데이터 수집 장치(100)의 동작 클록 신호를 생성한다.
동작 클록 생성부(102)는, 클록 발생 회로(906)에 의해 실현된다.
또한, 샘플링 주기 카운터(105)는, 카운터(907)에 의해 실현된다.
프로그램은, 통상은 외부 기억 장치(902)에 기억되어 있고, 주 기억 장치(903)에 로드된 상태에서, 순차적으로 제어 장치(901)에 읽혀져 실행된다.
프로그램은, 도 1 및 도 5에 나타내는 「~부」(단, 동작 클록 생성부(102), 클록 편차 측정값 유지부(104), 카운터 변경부(113), 카운터 변경 완료 통지부(114)를 제외, 이하도 동일)로서 설명하고 있는 기능을 실현하는 프로그램이다.
또한, 외부 기억 장치(902)에는 오퍼레이팅 시스템(OS)도 기억되어 있고, OS의 적어도 일부가 주 기억 장치(903)에 로드되고, 제어 장치(901)는 OS를 실행하면서, 도 1에 나타내는 「~부」의 기능을 실현하는 프로그램을 실행한다.
또한, 실시의 형태 1, 2의 설명에 있어서, 「~의 측정」, 「~의 카운트」, 「~의 변경」, 「~의 결정」, 「~의 설정」, 「~의 지정」, 「~의 계산」, 「~의 판단」, 「~의 판정」, 「~의 선택」, 「~의 생성」, 「~의 입력」, 「~의 수신」 등으로서 설명하고 있는 처리의 결과를 나타내는 정보나 데이터나 신호값이나 변수값이 주 기억 장치(903)에 파일로서 기억되어 있다.
또, 도 8의 구성은, 어디까지나 데이터 수집 장치(100)의 하드웨어 구성의 일례를 나타내는 것이고, 데이터 수집 장치(100)의 하드웨어 구성은 도 8에 기재된 구성에 한하지 않고, 다른 구성이더라도 좋다.
100 : 데이터 수집 장치
101 : 1PPS 신호 수신부
102 : 동작 클록 생성부
103 : 클록 편차 측정부
104 : 클록 편차 측정값 유지부
105 : 샘플링 주기 카운터
106 : 샘플링 신호 생성부
107 : 전기량 측정부
108 : 데이터 생성부
109 : 데이터 송신부
110 : 보정값 계산부
111 : 변경 타이밍 계산부
112 : 카운터 초기값 유지부
113 : 카운터 변경부
114 : 카운터 변경 완료 통지부

Claims (8)

  1. 단위 시간마다 펄스 신호를 수신하는 펄스 신호 수신부와,
    상기 단위 시간과 비교하여 미소한 클록 주기의 동작 클록 신호를 생성하는 동작 클록 생성부와,
    상기 펄스 신호 수신부로부터 상기 펄스 신호를 입력하고, 상기 동작 클록 생성부로부터 상기 동작 클록 신호를 입력하고, 상기 펄스 신호의 입력시에 상기 동작 클록 신호의 클록 주기에 맞춘 카운트를 개시하고, 미리 정해진 카운트 완료값까지의 카운트를 끝내면 1라운드의 카운트를 완료하고, 다음의 라운드의 카운트를 개시하는 카운터와,
    상기 카운터가 1라운드의 카운트를 완료할 때마다, 제어 신호를 출력하는 제어 신호 출력부와,
    상기 펄스 신호 수신부로부터 상기 펄스 신호를 입력하고, 상기 동작 클록 생성부로부터 상기 동작 클록 신호를 입력하고, 상기 동작 클록 신호의 상기 펄스 신호에 대한 주파수 편차인 클록 편차를 측정하는 클록 편차 측정부와,
    상기 클록 편차 측정부에 의해 측정된 클록 편차에 근거하여, 어느 하나의 라운드의 카운트 완료값을 변경하는 카운트 완료값 변경부
    를 갖고,
    상기 카운터는, 상기 카운트 완료값 변경부에 의해 어느 하나의 라운드의 카운트 완료값이 변경된 경우에, 변경 후의 카운트 완료값까지의 카운트를 끝내면 해당 라운드의 카운트를 완료하고, 다음의 라운드의 카운트를 개시하는
    것을 특징으로 하는 신호 처리 장치.
  2. 제 1 항에 있어서,
    상기 신호 처리 장치는, 상기 카운트 완료값 변경부에 의해 카운트 완료값이 변경된 라운드의 다음의 라운드의 카운트 완료값을 상기 미리 정해진 카운트 완료값으로 되돌리는 카운트 완료값 복원부를 더 갖는 것을 특징으로 하는 신호 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 카운트 완료값 변경부는, n(n은 2 이상의 정수)라운드에 1회의 비율로, 카운트 완료값을 변경하는 것을 특징으로 하는 신호 처리 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 카운트 완료값 변경부는, 상기 단위 시간에 있어서 발생하는 라운드의 횟수와, 상기 클록 편차 측정부에 의해 측정된 클록 편차와, 상기 동작 클록 신호의 클록 주기에 근거하여, 카운트 완료값을 변경하는 라운드와 변경 후의 카운트 완료값을 결정하고, 결정한 라운드의 카운트 완료값을, 결정한 카운트 완료값으로 변경하는 것을 특징으로 하는 신호 처리 장치.
  5. 제 4 항에 있어서,
    상기 카운트 완료값 변경부는, 상기 클록 편차 측정부에 의해 측정된 클록 편차를, 상기 단위 시간에 있어서 발생하는 라운드의 횟수로 나누고, 나눈 값과 상기 동작 클록 신호의 클록 주기의 공배수에 근거하여, 카운트 완료값을 변경하는 라운드와 변경 후의 카운트 완료값을 결정하는 것을 특징으로 하는 신호 처리 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 카운트 완료값 변경부는, 카운트 완료값을 변경하는 변경 대상의 라운드와 변경 후의 카운트 완료값의 조를 복수 결정하고, 변경 대상의 라운드의 카운트 완료값을, 해당 변경 대상의 라운드에 대하여 결정한 변경 후의 카운트 완료값으로 변경하는 것을 특징으로 하는 신호 처리 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제어 신호 출력부는, 상기 카운터가 1라운드의 카운트를 완료할 때마다, 상기 제어 신호로서 샘플링 신호를 출력하고,
    상기 신호 처리 장치는, 상기 제어 신호 출력부로부터 출력된 샘플링 신호를 입력하고, 샘플링 신호를 입력한 타이밍에 전기량을 측정하는 전기량 측정부를 더 갖는
    것을 특징으로 하는 신호 처리 장치.
  8. 제 7 항에 있어서,
    상기 펄스 신호 수신부는, 외부 장치로부터, 1PPS(1 Pulse Per Second) 신호를 수신하고,
    상기 신호 처리 장치는, 상기 전기량 측정부에 의해 측정된 전기량을 통지하는 데이터를 상기 연산 장치에 송신하는 데이터 송신부를 더 갖는
    것을 특징으로 하는 신호 처리 장치.
KR1020157019796A 2013-02-04 2013-02-04 신호 처리 장치 KR101665903B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/052464 WO2014118984A1 (ja) 2013-02-04 2013-02-04 信号処理装置

Publications (2)

Publication Number Publication Date
KR20150100821A true KR20150100821A (ko) 2015-09-02
KR101665903B1 KR101665903B1 (ko) 2016-10-12

Family

ID=51261726

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019796A KR101665903B1 (ko) 2013-02-04 2013-02-04 신호 처리 장치

Country Status (6)

Country Link
JP (1) JP5936716B2 (ko)
KR (1) KR101665903B1 (ko)
CN (1) CN105026938B (ko)
GB (1) GB2527685B (ko)
HK (1) HK1212039A1 (ko)
WO (1) WO2014118984A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014155706A1 (ja) * 2013-03-29 2014-10-02 三菱電機株式会社 信号処理装置
CN109407498A (zh) * 2018-01-04 2019-03-01 国网四川省电力公司电力科学研究院 一种电能表时钟测试方法及电能表时钟测试装置
FR3090885B1 (fr) * 2018-12-20 2021-05-07 Schneider Electric Ind Sas Procédé et système de mesure de grandeurs électriques
CN110007144A (zh) * 2019-04-30 2019-07-12 杭州万高科技股份有限公司 一种输入信号的频率测量方法及相关组件
JP2022174652A (ja) * 2021-05-11 2022-11-24 株式会社アドバンテスト 測定装置および測定方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058004A1 (en) * 2001-09-24 2003-03-27 Stengel Robert E. Method and apparatus for direct digital synthesis of frequency signals
US20030142659A1 (en) * 2002-01-25 2003-07-31 Infineon Technologies North America Corp. Automatic gain control for communication receivers
JP2006310964A (ja) * 2005-04-26 2006-11-09 Canon Inc 通信端末装置及びその制御方法、並びにプログラム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09113654A (ja) * 1995-10-16 1997-05-02 Nec Ic Microcomput Syst Ltd 間欠受信制御器
JPH1020052A (ja) * 1996-07-01 1998-01-23 Yazaki Corp 時刻補正方法及びその装置
JP2000244351A (ja) * 1999-02-19 2000-09-08 Fujitsu Ltd 受信制御装置及びその方法
JP4051840B2 (ja) * 1999-05-28 2008-02-27 富士電機システムズ株式会社 分散されているシステム機器の同期装置
JP2001308839A (ja) * 2000-04-21 2001-11-02 Fujikura Ltd クロック同期回路、及びクロック同期方法
JP4316103B2 (ja) * 2000-04-27 2009-08-19 株式会社東芝 故障点標定装置
CN1642010B (zh) * 2004-01-01 2010-04-28 华为技术有限公司 时钟锁定和频率偏差的检测装置
CN101051888A (zh) * 2006-04-04 2007-10-10 北京信威通信技术股份有限公司 一种基站获得和保持同步的方法
JP4996424B2 (ja) * 2007-11-08 2012-08-08 ルネサスエレクトロニクス株式会社 信号処理装置
CN202372881U (zh) * 2011-12-23 2012-08-08 北京煜邦电力技术有限公司 智能电网数据采集终端的程序下载及时钟校准工装
CN102721865B (zh) * 2012-06-04 2015-06-17 惠州Tcl移动通信有限公司 一种用于测量晶振准确性的方法和系统

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030058004A1 (en) * 2001-09-24 2003-03-27 Stengel Robert E. Method and apparatus for direct digital synthesis of frequency signals
US20030142659A1 (en) * 2002-01-25 2003-07-31 Infineon Technologies North America Corp. Automatic gain control for communication receivers
JP2006310964A (ja) * 2005-04-26 2006-11-09 Canon Inc 通信端末装置及びその制御方法、並びにプログラム

Also Published As

Publication number Publication date
JP5936716B2 (ja) 2016-06-22
GB201514508D0 (en) 2015-09-30
GB2527685B (en) 2018-03-21
CN105026938A (zh) 2015-11-04
GB2527685A (en) 2015-12-30
CN105026938B (zh) 2017-09-05
WO2014118984A1 (ja) 2014-08-07
HK1212039A1 (en) 2016-06-03
JPWO2014118984A1 (ja) 2017-01-26
KR101665903B1 (ko) 2016-10-12

Similar Documents

Publication Publication Date Title
KR101665903B1 (ko) 신호 처리 장치
Romano et al. A high-performance, low-cost PMU prototype for distribution networks based on FPGA
CN105549379A (zh) 一种基于高精度时间基准触发的同步测量装置及方法
KR101795199B1 (ko) 신호 처리 장치
CN109283864A (zh) 一种数据采样的时间同步、校准方法和系统
TW201303315A (zh) 頻率量測方法及系統
TW201304418A (zh) 頻率校正方法及系統
CN103034117A (zh) 高精度时间测量器
KR101240798B1 (ko) 리얼타임클럭 주파수 오프셋 검출장치 및 그 방법
EP2546709A1 (en) Method and system for measuring time
JP6548592B2 (ja) 保護制御装置
CN110928177B (zh) 一种时钟同步系统及方法
EP2546708A1 (en) Method and system for measuring distance
EP2677325A2 (en) Physical quantity measuring apparatus and physical quantity measuring method
KR20150015200A (ko) 제로-크로싱 방식의 전원 주파수 검출장치 및 제로-크로싱 방식의 전원 주파수 검출방법
RU2278390C1 (ru) Цифровой частотомер
CN116980065B (zh) 时钟校准方法、装置、终端设备及存储介质
CN114070762B (zh) 网络监测探针组件、同步方法、数据采集分析装置
JPH01124773A (ja) 周波数測定装置
CN117353463B (zh) 一种多路交流电气量同步采样方法及相关装置
US10488449B2 (en) Method and apparatus for determining characteristics of an input signal
CN108414841B (zh) 一种秒脉冲稳定度测量装置
Clemêncio et al. The trigger system of a large area RPC TOF-tracker muon telescope
CN105814798B (zh) 结合单元和用于操作结合单元的方法
JP2012229986A (ja) 時間間隔計測装置及び時間間隔計測方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant