KR20150100816A - 촬상 디바이스를 판독하는 방법 - Google Patents

촬상 디바이스를 판독하는 방법 Download PDF

Info

Publication number
KR20150100816A
KR20150100816A KR1020157019747A KR20157019747A KR20150100816A KR 20150100816 A KR20150100816 A KR 20150100816A KR 1020157019747 A KR1020157019747 A KR 1020157019747A KR 20157019747 A KR20157019747 A KR 20157019747A KR 20150100816 A KR20150100816 A KR 20150100816A
Authority
KR
South Korea
Prior art keywords
row
pixels
read
read operation
reset
Prior art date
Application number
KR1020157019747A
Other languages
English (en)
Inventor
브뤼노 보세
로랑 샤리에
Original Assignee
트릭셀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 트릭셀 filed Critical 트릭셀
Publication of KR20150100816A publication Critical patent/KR20150100816A/ko

Links

Images

Classifications

    • H04N5/341—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/53—Control of the integration time
    • H04N25/531—Control of the integration time by controlling rolling shutters in CMOS SSIS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N5/3532—
    • H04N5/374—
    • H04N5/378—

Abstract

본 발명은 매트릭스로 내로 구성되는 화소들로 불리는 다수의 감광 포인트들을 포함하는 검출기에서 이미지들을 캡쳐하도록 의도된 촬상 디바이스를 판독하는 방법에 관한 것이다. 주어진 열의 화소들은 그 열의 화소들에 의해 획득된 광신호들을 연속적으로 판독하는 것을 가능하게 하는 열 전도체 (Col(j)) 에 링크되고, 상기 방법은, 상기 화소들 각각에 대해, 상관된 이중 샘플링 판독 페이즈를 수행하는 것으로 이루어지고, 상기 판독 페이즈는 2 개의 판독 동작들 (12, 14, 16, 18) 이, 첫 번째는 광신호 없이, 그리고 두 번째는 광신호를 가지고, 후속되는 화소를 리셋하는 동작 (11, 15) 을 포함한다. 본 발명에 따르면, 주어진 열의 화소들에 대해, 3 개의 단계들이 연속으로 수행된다: 1. 제 1 행 (I) 의 화소의 판독 동작들 중 제 1 판독 동작 (14; 72), 2. 제 2 행 (I+1) 의 판독 동작들 중 하나의 판독 동작 (18; 76), 3. 제 1 행 (I) 의 화소의 판독 동작들 중 제 2 판독 동작 (12; 74).

Description

촬상 디바이스를 판독하는 방법{METHOD FOR READING AN IMAGING DEVICE}
본 발명은 일반적으로 매트릭스로 구성된 화소들로 불리는 다수의 감광 포인트들을 포함하는 검출기에서의 이미지들을 캡쳐하도록 의도된 촬상 디바이스를 판독하는 방법에 관한 것이다.
검출기에서, 화소는 검출기의 기초적인 감지 엘리먼트를 나타낸다. 각 화소는 그것이 종속되는 광전도체에 대한 전자기 방사선, 또는 전하들의 흐름을 전기 신호로 변환한다. 상이한 화소들로부터 도출된 전기 신호들은 매트릭스-판독 페이즈 동안 수집되고, 그 후 이미지를 형성하기 위해 그들이 프로세싱되고 저장될 수 있는 그러한 방식으로 디지털화된다. 화소들은 종종 그들이 받는 광자들의 흐름에 따른 전기 전하들의 전류를 전달하는 감광 영역으로부터, 및 이러한 전류를 프로세싱하는 전자 회로로부터 형성된다. 감광 영역은 일반적으로 예를 들어 포토다이오드, 포토레지스터 또는 포토트랜지스터일 수도 있는 감광 엘리먼트 또는 광검출기를 포함한다. 수 백만개의 화소들을 포함할 수도 있는 큰 치수의 감광 매트릭스들이 존재한다.
방사선 검출기는 예를 들어 의료 분야에서, 방사선 이미지들의 검출을 위해, 또는 산업 분야에서 비파괴 검사를 위해, 이온화 방사선, 및 특히 X 또는 γ 선의 촬상을 위해 사용될 수 있다. 감광 엘리먼트들은 가시 또는 근가시 (near-visible) 전자기 방사선의 검출을 가능하게 한다. 이들 엘리먼트들은 검출기에 입사하는 방사선에 민감하지 않거나 거의 민감하지 않다. 입사 방사선, 예를 들어 X-방사선, 또는 화소들에 존재하는 감광 엘리먼트들이 민감하게 반응하는 파장들의 대역 내의 방사선을 변환하는, 신틸레이터 (scintillator) 로서 알려진 방사선 변환기가 종종 사용된다. 대안은 전기 전하들로의 X-방사선의 직접적인 변환을 수행하는, 광전도체로서 지칭되는, 상이한 재료의 감광 엘리먼트를 구현하는 것으로 이루어진다. 이것은 예를 들어 제 1 화소화 카드뮴 텔루라이드 (CdTe) 기판이 CMOS 판독 회로에 픽셀-바이-픽셀로 연결되고, 따라서 더이상 검출 기능을 갖지 않는 매트릭스들의 경우에 발생한다.
감광 엘리먼트에 축적된 전하들의 판독을 가능하게 하는 전압 팔로어에 의해 전자 프로세싱 회로를 구현하는 것이 알려져 있고, 상기 전하들은 광신호를 형성한다. 전류 소스는 화소의 판독 동안 화소의 전력 공급을 제공한다.
유용한 이미지의 품질을 향상시키고 유용한 이미지에서의 잡음의 레벨을 감소시키기 위해, 매트릭스의 화소들 각각의 판독이 영어 문헌에서 잘 알려진 상관된 이중 샘플링 (correlated double sampling: CDS) 에 의해 수행될 수 있다. 이러한 방법은 동일한 화소의 2 개의 연속적인 판독 동작들을, 첫번째는 리셋 후에 즉시, 광신호 없이, 두번째는 이들 2 개의 판독들 사이에 리셋이 없이, 광신호를 가지고, 수행하는 것으로 이루어진다. 판독 동작들 각각에서 획득된 레벨들의 감산은 화소 리셋에 링크된 잡음의 레벨이 제거되는 것을 허용한다. 2 개의 판독 동작들의 시간적 근접성은 검출기의 일부 온도 오프셋들이 제거되는 것을 허용한다.
상관된 이중 샘플링 판독의 주요 단점은 검출기 판독 시간의 연장이다. 사실, 매트릭스의 행에 대해 2 개의 판독 동작들 및 또한 다음의 행의 판독을 시작하기 전의 리셋 동작을 수행하는 것이 필요하다. 판독 및 리셋 동작들 각각이 동일한 시간 주기를 차지한다고 가정하면, 매트릭스의 완전한 상관된 이중 샘플링 판독은 이중 샘플링이 없는 단순한 판독보다 세 배 더 많은 시간을 요구한다.
본 발명은 매트릭스의 행들 전체의 판독에 필요한 시간을 감소시킴으로써 매트릭스의 상관된 이중 샘플링 판독을 향상시키는 것을 목적으로 한다.
이러한 목적을 위해, 본 발명의 청구물은 이미지들을 캡쳐하도록 의도되고 매트릭스를 형성하는 행들 및 열들로 구성된 복수의 화소들을 포함하는 촬상 디바이스를 판독하는 방법이며, 동일한 열의 화소들은 그 열의 화소들에 의해 획득된 광신호들의 연속적인 판독을 가능하게 하는 열 전도체에 링크되고, 그 방법은 화소들 각각에 대해 상관된 이중 샘플링 판독 페이즈를 수행하는 것으로 이루어지고, 그 판독 페이즈는 2 개의 판독 동작들이, 첫번째는 광신호 없이, 그리고 두번째는 광신호를 가지고, 후속되는 화소를 리셋하는 동작을 포함하고, 3 개의 단계들이 동일한 열의 화소들에 대해 연속으로 연쇄된다:
1. 제 1 행의 화소의 판독 동작들 중 제 1 판독 동작,
2. 제 2 행의 판독 동작들 중 하나의 판독 동작,
3. 제 1 행의 화소의 판독 동작들 중 제 2 판독 동작.
본 발명에 의하면, 제 1 행의 2 개의 판독들을 분리하는 시간 (단계 2) 은 제 2 행에 대한 판독 동작 및 가능하게는 상이한 동작을 수행하는 데 사용된다. 3T 화소의 경우, 단계 2 동안, 제 1 행이 리셋된다. 4T 화소의 경우, 단계 2 동안, 제 1 행의 전하 전송이 수행된다. 이것은 상관된 이중 샘플링 판독의 이점들을 보유하면서 매트릭스의 완전한 판독의 지속기간이 감소되는 것을 허용한다.
예로써 주어진 하나의 실시형태의 상세한 설명의 판독으로부터 본 발명이 더 잘 이해되고 다른 이점들이 분행해질 것이며, 그 설명은 첨부된 도면에 의해 도시된다.
도 1 은 본 발명이 구현될 수 있는 화소들의 매트릭스의 예를 도시한다.
도 2 는 도 1 에 도시된 매트릭스의 4 개의 연속적이 행들에 대한 판독 및 리셋팅을 제어하는 신호들을, 타이밍 챠트의 형태로 도시한다.
도 3 은 도 2 에 도시된 타이밍 챠트에 따라 매트릭스의 제어를 가능하게 하는 회로의 예를 도시한다.
도 4 및 도 5 는 도 1 에 도시된 매트릭스의 제어 신호들의 대안적인 타이밍 챠트들을 도시한다.
도 6 은 본 발명이 구현될 수 있는 화소들의 매트릭스의 다른 예를 도시한다.
도 7 은 도 6 에 도시된 매트릭스의 제어 신호들을, 타이밍 챠트의 형태로 도시한다.
명확성을 위해, 동일한 엘리먼트들은 상이한 도면들에서 동일한 참조부호들로 표시될 것이다.
도 1 은 이해를 단순화하기 위해 2 개의 행들 및 2 개의 열들의 매트릭스를 개략적으로 도시한다. 각각 행과 열의 교차점에서 4 개의 화소들이 형성된다. 명확하게, 실제의 매트릭스들은 일반적으로 훨씬 더 크고, 더 많은 수의 행들 및 열들을 갖는다.
각각의 화소는 포토다이오드 (D) 에 의해 여기에 도시된 감광 구역 및 3 개의 트랜지스터들 (T1, T2 및 T3) 로부터 형성된 전자 프로세싱 회로를 포함한다. 도 1 에서, 포토다이오드 (D) 및 3 개의 트랜지스터들의 참조 부호들은 i 에 대해 행의 랭크 및 j 에 대해 열의 랭크를 취할 수 있는 2 개의 좌표들 (i,j) 이 후속된다. 실제로, 이러한 타입의 화소는 다른 컴포넌트들, 특히 다른 트랜지스터들을 포함할 수도 있다. 이것이 이러한 화소가 적어도 3 개의 트랜지스터들을 가지기 때문에 3T 화소로서 또한 지칭되는 이유이며, 그들 각각의 기능은 이하에 설명될 것이다.
일반적으로 말해서, 축약어 CMOS (Complementary Metal Oxide Semiconductor) 에 의해 영어 문헌에서 알려진 추가적인 결정성 실리콘 반도체들을 구현하는 트랜지스터들을 포함하는 화소들의 매트릭스들을 구현하는 것이 알려져 있다. 본 발명은 이러한 타입의 트랜지스터에 제한되지 않으며, 예를 들어 TFT 들로서 영어 문헌에서 알려진 박막 트랜지스터들을 포함하는 매트릭스들에 대해 구현될 수도 있다. TFT 들은 예를 들어 IGZO 들로서 영어 문헌에서 알려진 아모르퍼스 또는 결정성 인듐 갈륨 아연 산화물 트랜지스터들에 대한 것과 같이 금속-산화물계일 수도 있다. TFT 들의 다른 패밀리들은 예를 들어 유기 TFT 들, 아모르퍼스 실리콘 TFT 들, 다결정성 실리콘 TFT 들 등과 같이 구현될 수 있다.
동일한 열 또는 더욱 일반적으로 동일한 랭크의 화소들은 열 단부에 위치된 트랜지스터 (T5) 및 판독 회로 (S) 를 공유한다. 트랜지스터 (T5) 및 판독 회로 (S) 는 전도체 (Col) 에 의해 열의 화소들에 링크된다. 동일한 행의 화소들은 화소들의 행들 각각의 제어를 가능하게 하는 신호들 (Phi_ligne, Vdd, V_ran 및 Phi_ran) 을 반송하는 4 개의 전도체들에 연결된다.
트랜지스터 (T1) 는 제어 신호 (Phi_ran) 가 활성인 동안의 리셋 동작 동안, 전압 (V_ran) 에서, 포토다이오드 (D) 의 캐소드의 전압의 재초기화를 가능하게 한다.
리셋 동작 후에 발생하는 이미지 캡쳐 페이즈 동안, 포토다이오드 (D) 에 의해 수광된 조명은 그의 캐소드의 전위가 감소하게 한다. 이러한 이미지 캡쳐 페이즈는 포토다이오드 (D) 의 전위가 판독되는 판독 페이즈가 후속된다. 이것을 행하기 위해, 트랜지스터 (T3) 가 턴 온되고, 이것에 의해 그의 게이트에 인가된 제어 (Phi_ligne) 로 인해 스위치로서 작용한다.
트랜지스터 (T2) 는 팔로워로서 동작하고, 트랜지스터 (T5) 는 전류 소스로서 동작한다. 트랜지스터들 (T2 및 T5) 은 그 후 열 단부의 판독 회로 (S) 의 입력에서, 포토다이오드 (D) 의 캐소드에 존재하는 전압을 복사하고 오프셋 내로 그것을 재생하는 전압 팔로워 스테이지를 형성한다. 그의 복사를 수행하기 위해, 트랜지스터 (T2) 는 그의 드레인 및 그의 소스에 흐르는 분극 전류를 요구한다. 이러한 전류는 트랜지스터 (T5) 에 의해 형성된 전류 발성기에 의해 공통으로 또는 다르게는 복수의 화소들에 인가된다. 도시된 예에서, 트랜지스터 (T5) 는 화소들의 열에 공통이다.
판독 회로 (S) 의 입력에 존재하는 전압 (Vs) 은 다음과 같이 표현될 수도 있다:
Vs = Vp - VT - K (1)
여기서 Vp 는 포토다이오드의 캐소드의 전압이고, VT 는 트랜지스터 (T2) 의 임계 전압이며, K 는 특히 트랜지스터 (T5) 에 의해 전달되는 전류의 값에 링크된 상수이다.
전압들 (V_ran 및 Vdd) 은 동일할 수도 있다.
제어 신호들 (Phi_ligne 및 Phi_ran) 을 생성하는 어드레싱 회로들, 일반적으로 오프셋 레지스터들은 도 1 에 도시되지 않고, 행 단부에 배치된다.
3T 화소의 주요 특징은 포토다이오드 (D) 의 캐소드에 축적된 전하들이 T3 가 턴 온되자마자 즉시 판독된다는 것이다. 트랜지스터 (T3) 의 제어 이외의 어떠한 제어도 광신호를 판독하기 위해 필요하지 않다.
상이한 열들의 판독 회로들 (S) 의 상이한 출력들은 그 후 행 또는 행 일부분으로부터 비디오 신호를 획득하도록 하는 방식으로 도면에 도시되지 않은 스테이지에 의해 멀티플렉싱된다.
이들 동일한 열들이 판독됨에 따라, 상이한 열들로 성공적으로 스위칭된다면, 전체 매트릭스를 위해 단 하나의 전류 소스 트랜지스터 (T5) 만을 사용하는 것도 가능하다.
상관된 이중 샘플링 판독은 주어진 화소에 대해 2 개의 동작들을, 첫번째는 리셋 동작 후에 즉시, 광신호 없이, 두번째는 이들 2 개의 판독들 사이에 리셋이 없이, 광신호를 가지고, 수행하는 것으로 이루어진다. 3T 화소들을 갖는 도 1 에 도시된 매트릭스의 경우에, 광신호가 다이오드 (D) 의 캐소드에 나타나는 이미지 캡쳐 동작은 2 개의 판독 동작들 사이에 발생한다. 동일한 행의 모든 화소들은 동시에 판독된다. 판독 동작 동안, 트랜지스터 (T3) 는 신호 (Phi_ligne) 에 의해 턴 온된다. 리셋 동작 동안, 트랜지스터 (T1) 는 신호 (Phi_ran) 에 의해 턴 온된다.
도 2 는 도 1 에 도시된 매트릭스의 4 개의 연속적인 행들 (I, I+1, I+2, 및 I+3) 에 대한 판독 신호 (Phi_ligne) 및 리셋 신호 (Phi_ran) 를, 타이밍 챠트의 형태로 도시한다. 신호들 (Phi_ligne 및 Phi_ran) 은 2 개의 상태들을 가정할 수 있는 로지컬 신호들이다. 편의를 위해, 하이 로지컬 상태에 있는 신호는 그의 신호가 대응하는 트랜지스터를 턴 온할 때 도시된다. 이것은 단지 관습이고 로지컬 상태들의 전압 값들은 사용되는 트랜지스터의 타입에 의존한다.
행 (I) 의 경우, 리셋 동작 (11t), 제 1 판독 동작 (12t), 이미지 캡쳐 동작 (13t) 및 제 2 판독 동작 (14t) 는 프레임 (t) 에 대해 연쇄된다. 판독 동작 (14t) 후에, 리셋 동작 (11t+1) 및 제 1 판독 동작 (12t+1) 이 다음의 프레임 (t+1) 에 대해 재개된다. 도 2 에서, 선행하는 프레임 (t-1) 에 대응하는 판독 동작 (14t+1) 은 또한 리셋 동작 (11t) 직전에 나타난다. 행 (I+1) 의 경우, 리셋 동작 (15t), 제 1 판독 동작 (16t), 이미지 캡쳐 동작 (17t) 및 제 2 판독 동작 (18t) 가 연쇄된다. 행 (I+1) 의 경우, 한편으로, 선행하는 프레임 (t-1) 의 판독 동작 (18t-1), 및 다른 한편으로 후속하는 프레임 (t+1) 의 리셋 동작 (15t+1) 및 판독 동작 (16t+1) 이 또한 발생한다. 본 발명에 따르면, 제 1 행 (I) 의 판독 동작 (14t-1), 제 2 행 (I+1) 의 판독 동작 (18t-1), 및 제 1 행 (I) 의 판독 동작 (12t) 가 연속하여 연쇄된다. 리셋 동작 (11t) 및 판독 동작 (18t-1) 은 이롭게도 동시에 수행된다. 유사하게도, 리셋 동작 (15t) 및 판독 동작 (12t) 은 동시에 수행될 수 있다. 본 발명의 이해를 단순화하기 위해, 판독 및 리셋 동작들의 지속기간들은 동일하다고 가정된다. 실제로, 그 동작들 중 하나는 대응하는 트랜지스터의 개방의 더 긴 지속기간을 요구할 수도 있다. 더 긴 동작이 우선한다. 또한, 동일한 행에 대해, 판독 및 리셋 동작들 사이의 짧은 데드 (dead) 타임이 트랜지스터들 (T1 및 T2) 이 동시에 도통하는 것을 방지하기 위해 제공될 수 있으며, 이것은 순수하게 포토다이오드 (D) 의 캐소드에 축적된 전하들 대신에 열 전도체 (Col) 상의 V_ran 에 의해 영향받는 전압의 판독을 초래할 것이다. 행들 (I+2 및 I+3) 의 경우, 판독 및 리셋 신호들의 동일한 연쇄 (concatenation) 가 두 쌍의 행들 사이의 신호들의 임의의 동시성 (simultaneity) 없이 행들 (I 및 I+1) 의 경우와 같이 발생한다. 더욱 구체적으로는, 행 (I+2) 의 경우, 프레임 (t-1) 의 제 2 판독 신호 (19t-1) 는 프레임 (t) 의 제 1 판독 신호 (16t) 이후에 발생한다. 더욱 일반적으로는, 하나의 행을 판독하는 하나의 동작이 상이한 행을 판독하는 2 개의 동작들 사이에 개재된다. 즉, 2 개의 상이한 행들의 동작들이 섞어 짜여진다. 또한, 2 개의 상이한, 그리고 도시된 예에서, 연속하는 행들에 대한 판독 및 리셋의 동시성이 이롭게도 존재한다.
판독 및 리셋 신호들의 제어는 예를 들어 영어 문헌에서 FPGA 로서 알려진, 필드 프로그래머블 게이트 어레이와 같은 프로그램가능 로직 회로에 의해 실시될 수도 있다.
ASIC (Application-Specific Integrated Circuit) 의 이름 하에 영어 문헌에서 잘 알려진, 특수화된 집적 회로에 의해 이들 2 개의 신호들을 제어하는 것이 또한 가능하다. 그러한 특수화된 회로 (20) 의 예가 도 3 에 도시된다. 이러한 예에서, 이러한 회로는 2 개의 행들의 신호들의 제어를 가능하게 한다. 다수의 행들을 제어하는 특수화된 회로 및/또는 다른 기능들을 구현하는 것이 분명히 가능하다.
회로 (20) 는 4 개의 쌍안정 회로들 (D) (21, 22, 23 및 24) 및 2 개의 OR 셀들 (25 및 26) 을 포함한다. 4 개의 쌍안정 회로들 (21, 22, 23 및 24) 의 클럭 입력들 (CP) 은 외부 클럭 신호 (CK) 를 수신하고, 4 개의 쌍안정 회로들 (21, 22, 23 및 24) 의 리셋 입력들 (CD) 은 외부 리셋 신호 (RST) 를 수신한다. 쌍안정 회로 (24) 의 입력 (D) 은 2 개의 행들 (I-2 및 I-1) 을 제어하는 상이한 특수화된 회로로부터 입력 신호 (IN) 을 수신한다. 쌍안정 회로 (24) 의 출력 (Q) 은 쌍안정 회로 (23) 의 입력 (D) 및 셀 (26) 의 제 1 입력에 연결된다. 쌍안정 회로 (23) 의 출력 (Q) 은 신호 (Phi_ran (I)) 를 전달하고, 쌍안정 회로 (22) 의 입력 (D) 및 셀 (25) 의 제 1 입력에 연결된다. 쌍안정 회로 (22) 의 출력 (Q) 은 신호 (Phi_ran (I+1)) 를 전달하고, 쌍안정 회로 (21) 의 입력 (D) 및 셀 (26) 의 제 2 입력에 연결된다. 쌍안정 회로 (21) 의 출력 (Q) 은 셀 (25) 의 제 2 입력에 연결되고, 행들 (I+2 및 I+3) 을 제어하는 특수화된 회로의 신호 (IN) 을 형성하도록 의도된 출력 신호 (OUT) 를 전달한다. 셀 (25) 의 출력은 신호 (Phi_ligne (I+1)) 를 전달하고, 셀 (26) 의 출력은 신호 (Phi_ligne (I)) 를 전달한다.
도 2 및 도 3 은 판독 동작들의 섞어 짜기 (interlacing) 및 2 개의 연속적인 행들에 대한 판독 및 리셋 동작들의 동시성을 기술한다. 즉, 행들 (I, I+1, I+2 및 I+3) 은 연속적이다. 이것은 대응하는 신호들 (Phi_ligne 및 Phi_ran) 의 제어를 단순화한다. 대안적으로, 비연속적인 행들에 대한 섞어 짜기 및 동시성을 구현하는 것이 가능하다.
도 4 는 2 개의 짝수 행들 (I 및 I+2) 사이 및 2 개의 홀수 행들 (I+1 및 I+3) 사이의 섞어 짜기 및 동시성을 기술한다. 도면을 복잡하게 하는 것을 피하기 위해, 이미지 캡쳐 동작들 없이, 타이밍 챠트의 일부만이 도시된다. 즉, 섞어 짜기 및 동시성을 구현하기 위해 하나의 행이 스킵된다. 행들의 더 큰 스킵이 또한 가능하다. 이러한 대안은 연속적인 행들의 제어를 피한다. 이러한 대안은 하나의 행의 제어가 인접한 행과 간섭하는 것을 방지한다. 더욱 구체적으로는, 하나의 행의 리셋이 인접한 행의 판독과 간섭하는 것이 방지된다.
도 5 는 섞어 짜기 및 동시성이 대칭적이지 않은 상이한 대안을 기술한다. 이러한 대안에서, 행 (I+2) 에 대해, 프레임 (t-1) 의 제 2 판독 동작 (51t-1) 은 행 (I) 에 대한 프레임 (t) 의 리셋 동작 (52t) 과 동시에 구현된다. 행 (I+3) 에 대한 프레임 (t-1) 의 제 1 판독 동작 (53t-1) 은 행 (I+1) 에 대한 프레임 (t) 의 리셋 동작 (54t) 과 동시에 구현된다. 행 (I+2) 에 대한 프레임 (t) 의 제 1 판독 동작 (55t) 은 행 (I+3) 에 대한 프레임 (t) 의 리셋 동작 (56t) 과 동시에 구현된다. 행 (I+2) 의 판독 동작 (51t-1) 은 행 (I) 의 2 개의 판독 동작들 사이에 섞여 짜여진다: 프레임 (t-1) 의 판독 동작 (57t-1) 및 프레임 (t) 의 판독 동작 (58t). 유사하게, 행 (I+3) 의 판독 동작 (53t-1) 은 행 (I+1) 의 2 개의 판독 동작들 사이에 섞여 짜여진다: 프레임 (t-1) 의 판독 동작 (59t-1) 및 프레임 (t) 의 판독 동작 (60t).
도 6 은 4T 화소들의 2 개의 행들 및 2 개의 열들의 매트릭스의 상이한 예를 개략적으로 도시한다. 상술한 바와 같이, 실제의 매트릭스들은 일반적으로 훨씬 더 크고 다수의 행들 및 열들을 가지는 것이 분명하다. 도 1 을 참조하여 이전에 기술된 포토다이오드 (D) 및 3 개의 트랜지스터들 (T1, T2 및 T3) 에 더하여, 4T 화소들은 제 4 트랜지스터 (T4) 및 저장 커패시턴스 (C) 를 포함한다. 역바이어스된 PN 접합이 이러한 커패시턴스를 구현하는데 이롭게 사용된다. 커패시터가 또한 구현될 수 있다. 영어 문헌에서 잘 알려진 "핀드 (pinned) 다이오드" (D) 가 일반적으로 사용된다. 트랜지스터 (T4) 는 포토다이오드 (D) 및 저장 커패시턴스 (C) 를 분리한다. 트랜지스터 (T4) 는 매트릭스의 각 행에 전용인 행 전달 신호 (Tx) 에 의해 제어된다. 4T 화소들로부터 형성된 매트릭스들은 상관된 이중 샘플링에 더 잘 적응된다. 사실상, 동일한 프레임에 대해, 2 개의 화소 판독 동작들이 이미지 캡쳐 동작 후에 수행될 수 있다. 2 개의 판독 동작들 사이에, 다이오드 (D) 로부터 저장 커패시턴스 (C) 로 전하들을 전달하는 동작이 개재된다. 제 1 판독 동작 전에, 화소 리셋 동작은 신호 (Phi_ran) 에 의해 제어되는 트랜지스터 (T1) 에 의해 수행된다. 이러한 리셋 동작은 저장 커패시턴스 (C) 상에만 작용하고, 다이오드 (D) 상에는 작용하지 않는다. 일반적으로 말해서, 4T 화소 지정은 트랜지스터 (T4) 를 포함하고, 이러한 화소가 가질 수도 있는 기능들 및 추가적인 트랜지스터들에 관계없이, 포토다이오드 (D) 와 저장 커패시턴스 (C) 사이의 전하 전송을 허용하는 화소들을 집합적으로 지칭한다. 4T 화소에서, 2 개의 제어들이 광신호를 판독하기 위해 필요하다: 트랜지스터 (T4) 에 의해 구현되는 전하 전송 제어 및 트랜지스터 (T3) 에 의해 구현되는 행 판독 커맨드.
4T 화소에서, 연속적으로 트랜지스터 (T3) 를 폐쇄함으로써 2 개의 판독 동작들을 구현하는 것 및 트랜지스터 (T3) 의 폐쇄 동안 트랜지스터 (T4) 에 의해 전하 전송을 구현하는 것이 가능하다. 이러한 연속적인 판독 동안, 2 개의 샘플링들이, 제 1 샘플링은 전하 전송 전에 그리고 제 2 샘플링은 전하 전송 후에, 수행된다. 이러한 동작 모드는 단점을 갖는다. 더욱 구체적으로는, 2 개의 샘플링들을 분리하는 기간은 전하 전송을 안정화하기에 충분해야 한다. 이러한 기간은 트랜지스터 (T3) 의 폐쇄로 인해 사용가능하지 않은 데드 타임을 나타낸다. 하나의 행의 판독을 차단하고 이러한 데드 타임 동안 상이한 행의 판독을 개입시킴으로써, 본 발명은 전하 전송을 위해 필요한 데드 타임을 이용한다. 이것은 전체 매트릭스를 판독하는 총 지속기간을 감소시킨다.
도 7 은 도 6 에 도시된 매트릭스의 4 개의 연속적인 행들의 제어 신호들을, 타이밍 챠트의 형태로 도시한다. 이미지 캡쳐 동작은 모든 커맨드들이 이러한 동작 후에 발생하기 때문에 이러한 도면에 나타나지 않는다. 행 (I) 에 대해, 리셋 동작 (71), 제 1 판독 동작 (72), 다이오드 (D) 로부터 저장 커패시턴스 (C) 로의 전하 전송 동작 (73) 및 제 2 판독 동작 (74) 이 연쇄된다. 행 (I+1) 에 대해, 리셋 동작 (75), 제 1 판독 동작 (76), 다이오드 (D) 로부터 저장 커패시턴스 (C) 로의 전하 전송 동작 (77) 및 제 2 판독 동작 (78) 이 연쇄된다. 행 (I+2) 에 대해, 리셋 동작 (79), 제 1 판독 동작 (80), 다이오드 (D) 로부터 저장 커패시턴스 (C) 로의 전하 전송 동작 (81) 및 제 2 판독 동작 (82) 이 연쇄된다. 행 (I+3) 에 대해, 리셋 동작 (83), 제 1 판독 동작 (84), 다이오드 (D) 로부터 저장 커패시턴스 (C) 로의 전하 전송 동작 (85) 및 제 2 판독 동작 (86) 이 연쇄된다. 본 발명에 따르면, 제 1 행 (I) 의 판독 동작 (72), 제 2 행 (I+1) 의 판독 동작 (76) 및 제 1 행 (I) 의 판독 동작 (74) 이 연쇄된다. 또한, 제 1 행 (I) 의 전하 전송 동작 및 제 2 행 (I+1) 의 제 1 판독 동작이 동시에 수행된다.
판독 동작 및 리셋 동작은 이롭게도 2 개의 상이한 행들에서 동시에 수행된다. 더욱 구체적으로는, 행 (I) 의 판독 동작 (72) 및 행 (I+1) 의 리셋 동작 (75) 는 동시적이다. 행 (I+1) 의 판독 동작 (78) 및 행 (I+2) 의 리셋 동작 (79) 는 동시적이다. 행 (I+2) 의 판독 동작 (80) 및 행 (I+3) 의 리셋 동작 (83) 는 동시적이다.
판독 동작 및 전하 전송 동작의 다른 동시성이 이롭게도 구현될 수 있다: 제 1 행 (I) 의 제 2 판독 동작 (74) 및 제 2 행 (I+1) 의 전하 전송 동작 (77) 이 동시에 수행될 수 있다. 유사하게, 전하 전송 동작 (81) 및 제 1 판독 동작 (84) 이 동시에 수행될 수 있다. 제 2 판독 동작 (82) 및 전하 전송 동작 (85) 이 동시에 수행될 수 있다.
3T 또는 4T 화소들을 구현하는 2 개의 실시형태들에서, 판독 동작들의 연쇄가 수행되는 상이한 행들은 연속적일 수도 있거나 연속적이지 않을 수도 있다.

Claims (10)

  1. 이미지들을 캡쳐하도록 의도되고 매트릭스를 형성하는 행들 및 열들로 구성된 복수의 화소들을 포함하는 촬상 디바이스를 판독하는 방법으로서,
    동일한 열의 화소들은 상기 동일한 열의 상기 화소들에 의해 획득된 광신호들의 연속적인 판독을 가능하게 하는 열 전도체 (Col(j)) 에 링크되고,
    상기 방법은, 상기 화소들 각각에 대해, 상관된 이중 샘플링 판독 페이즈를 수행하는 것으로 이루어지고,
    상기 판독 페이즈는 광신호 없는 첫 번째 판독 동작과 광신호를 갖는 두 번째 판독 동작의 2 개의 판독 동작들 (12, 14, 16, 18; 72, 74, 76, 78) 이 후속되는, 화소를 리셋하는 동작 (11, 15; 71, 75) 을 포함하고,
    하기의 3 개의 단계들이 상기 동일한 열의 화소들에 대해 연속으로 연쇄되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법:
    1. 제 1 행 (I) 의 화소의 판독 동작들 중 제 1 판독 동작 (14; 72),
    2. 제 2 행 (I+1) 의 판독 동작들 중 하나의 판독 동작 (18; 76),
    3. 상기 제 1 행 (I) 의 상기 화소의 상기 판독 동작들 중 제 2 판독 동작 (12; 74).
  2. 제 1 항에 있어서,
    상기 제 1 행 (I) 의 화소의 판독 동작 (12; 72) 은 제 2 행 (I+1) 의 화소를 리셋하는 동작 (15; 75) 과 동시에 수행되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 화소들은 3T 화소들이고,
    제 1 행 (I) 에 대해, 리셋 동작 (11t), 제 1 판독 동작 (12t), 이미지 캡쳐 동작 (13t) 및 제 2 판독 동작 (14t) 이 현재의 프레임 (t) 에 대해 연쇄되며, 리셋 동작 (11t+1) 이 상기 현재의 프레임 (t) 후의 프레임 (t+1) 에 대해 연쇄되고,
    제 2 행 (I+1) 에 대해, 제 2 판독 동작 (18t-1) 이 상기 현재의 프레임 (t) 전의 프레임 (t-1) 에 대해 연쇄되고, 리셋 동작 (15t), 제 1 판독 동작 (16t), 이미지 캡쳐 동작 (17t) 및 제 2 판독 동작 (18t) 가 현재의 프레임 (t) 에 대해 연쇄되며,
    상기 단계 2 에서 수행되는 선행하는 상기 프레임 (t-1) 에 대한 상기 제 2 행 (I+1) 의 상기 제 2 판독 동작 (18t-1) 및 상기 현재의 프레임 (t) 에 대한 상기 제 1 행 (I) 의 상기 리셋 동작 (11t) 이 동시에 수행되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 현재의 프레임 (t) 에 대한 상기 제 1 행 (I) 의 상기 제 1 판독 동작 (12t) 및 상기 현재의 프레임 (t) 에 대한 상기 제 2 행 (I+1) 의 상기 리셋 동작 (15t) 는 동시에 수행되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 화소들은 4T 화소들이고,
    상기 동일한 열의 상기 화소들에 대해, 상기 제 1 행 (I) 의 전하 전송 동작 (73) 및 상기 단계 2 에서 수행되는 상기 제 2 행 (I+1) 의 상기 제 1 판독 동작 (76) 이 동시에 수행되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  6. 제 5 항에 있어서,
    상기 제 3 단계에서 수행되는 제 1 행 (I) 의 화소의 판독 동작 (74) 는 제 2 행 (I+1) 의 화소의 전하 전송 동작 (77) 과 동시에 수행되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  7. 제 2 항 및 제 5 항 또는 제 6 항 중 하나에 있어서,
    제 1 행 (I) 에 대해, 리셋 동작 (71), 제 1 판독 동작 (72), 전하 전송 동작 (73) 및 제 2 판독 동작 (74) 이 연쇄되고,
    제 2 행 (I+1) 에 대해, 리셋 동작 (75), 제 1 판독 동작 (76), 전하 전송 동작 (77) 및 제 2 판독 동작 (78) 이 연쇄되며,
    제 3 행 (I+2) 에 대해, 리셋 동작 (79), 제 1 판독 동작 (80), 전하 전송 동작 (81) 및 제 2 판독 동작 (82) 이 연쇄되고,
    상기 단계 1 에서 수행되는 상기 제 1 행 (I) 의 제 1 판독 동작 (72) 및 상기 제 2 행 (I+1) 의 상기 리셋 동작 (75) 은 동시에 수행되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  8. 제 7 항에 있어서,
    상기 제 2 행 (I+1) 의 상기 판독 동작 (78) 및 상기 제 3 행 (I+3) 의 상기 리셋 동작 (79) 는 동시에 수행되는 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 행 (I) 및 상기 제 2 행 (I+1) 은 연속적인 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
  10. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 행 (I) 및 상기 제 2 행 (I+1) 은 연속적이지 않은 것을 특징으로 하는 촬상 디바이스를 판독하는 방법.
KR1020157019747A 2012-12-21 2013-12-20 촬상 디바이스를 판독하는 방법 KR20150100816A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1262662 2012-12-21
FR1262662A FR3000347B1 (fr) 2012-12-21 2012-12-21 Procede de lecture d'un dispositif d'imagerie
PCT/EP2013/077861 WO2014096433A1 (fr) 2012-12-21 2013-12-20 Procede de lecture d'un dispositif d'imagerie

Publications (1)

Publication Number Publication Date
KR20150100816A true KR20150100816A (ko) 2015-09-02

Family

ID=48224901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157019747A KR20150100816A (ko) 2012-12-21 2013-12-20 촬상 디바이스를 판독하는 방법

Country Status (7)

Country Link
US (1) US9648257B2 (ko)
EP (1) EP2936800A1 (ko)
JP (1) JP2016502365A (ko)
KR (1) KR20150100816A (ko)
CN (1) CN104937922A (ko)
FR (1) FR3000347B1 (ko)
WO (1) WO2014096433A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110169050B (zh) * 2016-12-30 2022-07-26 索尼先进视觉传感公司 动态视觉传感器结构
EP3706409B1 (en) * 2019-03-07 2022-05-11 Melexis Technologies NV Pixel voltage regulator
US10785436B1 (en) * 2019-09-11 2020-09-22 Pixart Imaging Incorporation Image sensor and transfer circuit and transfer method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898168A (en) * 1997-06-12 1999-04-27 International Business Machines Corporation Image sensor pixel circuit
US6433632B1 (en) * 1999-06-11 2002-08-13 Analog Devices, Inc. Correlated double sampling circuit with op amp
US7456879B2 (en) * 2003-08-29 2008-11-25 Aptina Imaging Corporation Digital correlated double sampling using dual analog path
JP4354854B2 (ja) * 2004-03-17 2009-10-28 富士通マイクロエレクトロニクス株式会社 固体撮像装置の駆動方法及び固体撮像装置
US8130300B2 (en) * 2007-12-20 2012-03-06 Aptina Imaging Corporation Imager method and apparatus having combined select signals
US7745773B1 (en) 2008-04-11 2010-06-29 Foveon, Inc. Multi-color CMOS pixel sensor with shared row wiring and dual output lines
JP2010114550A (ja) * 2008-11-05 2010-05-20 Sony Corp 撮像素子、撮像素子の駆動方法およびカメラ
JP5460342B2 (ja) * 2010-01-08 2014-04-02 パナソニック株式会社 固体撮像素子および固体撮像素子の駆動方法
JP5468939B2 (ja) * 2010-03-03 2014-04-09 オリンパス株式会社 固体撮像装置および駆動方法
CN103444167B (zh) * 2011-04-08 2017-09-29 松下知识产权经营株式会社 固体摄像装置的驱动方法
CN110233978B (zh) * 2014-02-07 2022-03-11 拉姆伯斯公司 馈通补偿图像传感器

Also Published As

Publication number Publication date
EP2936800A1 (fr) 2015-10-28
WO2014096433A1 (fr) 2014-06-26
JP2016502365A (ja) 2016-01-21
US9648257B2 (en) 2017-05-09
FR3000347B1 (fr) 2016-03-04
FR3000347A1 (fr) 2014-06-27
US20150350581A1 (en) 2015-12-03
CN104937922A (zh) 2015-09-23

Similar Documents

Publication Publication Date Title
US10044947B2 (en) Electronic apparatus and driving method therefor
US9681071B2 (en) Image sensor with exception-coded output compression
EP2109306B1 (en) Pixel array with global shutter
EP3008756B1 (en) Split-gate conditional- reset image sensor
US7675561B2 (en) Time delayed integration CMOS image sensor with zero desynchronization
US7542085B2 (en) Image sensor with a capacitive storage node linked to transfer gate
US7443437B2 (en) Image sensor with a gated storage node linked to transfer gate
US9854184B2 (en) Imaging pixels with a fully depleted charge transfer path
US20100271517A1 (en) In-pixel correlated double sampling pixel
US8059173B2 (en) Correlated double sampling pixel and method
WO2016014860A1 (en) Low-noise, high dynamic-range image sensor
WO2015187884A1 (en) Image sensor with depletion-level pixel charge transfer control
US20080315272A1 (en) Image sensor with gain control
US20140263952A1 (en) High performance digital imaging system
JP2011513702A (ja) Ｘ線検出器における直接検出現象の抑制
KR20150100816A (ko) 촬상 디바이스를 판독하는 방법
US9686491B2 (en) Device and method to control a duration of integration in a photosensitive device having a matrix of photosensitive pixels
EP0928102A2 (en) Array sensors

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid