KR20150096719A

KR20150096719A - 플로팅 커넥터 쉴드

Info

Publication number: KR20150096719A
Application number: KR1020157018882A
Authority: KR
Inventors: 줄피카르 에이 칸; 알렉산더 더블유 발; 알렉산더 알 매튜스
Original assignee: 쓰리엠 이노베이티브 프로퍼티즈 컴파니
Priority date: 2012-12-20
Filing date: 2013-12-05
Publication date: 2015-08-25
Also published as: US20150327357A1; JP2016509391A; US9894750B2; CN104885292B; WO2014099389A1; CN104885292A

Abstract

본 발명은 일반적으로 차폐된 전송 라인, 차폐된 전송 라인을 포함하는 전기 시스템, 차폐된 전송 라인을 사용하는 케이블, 및 차폐된 전송 라인을 사용하는 전기 커넥터에 관한 것이다. 특히, 본 발명은 전도체들 간의 간섭을 차단하여 크로스토크를 감소시킬 수 있는 플로팅 쉴드를 포함한 전송 라인을 제공한다.

Description

플로팅 커넥터 쉴드{FLOATING CONNECTOR SHIELD}

인쇄 회로 기판(PCB) 내의 전송 라인, 케이블, 및 고속 고밀도 커넥터는 크로스토크로 알려진 상호간섭을 겪을 수 있다. 신호 라인 내에서 크로스토크에 기여하는 일부 인자는 전도체의 밀접 근접성뿐만 아니라 임피던스 부정합 및 전도체 밴드(conductor bend) 및 크기 변화, PCB 비아 등과 같은 구조적 불연속성을 포함한다. 임피던스 부정합 및 구조적 불연속성은 신호 라인 상에서 이동하는 전류/전압 파의 반사를 야기할 수 있다. 이러한 반사는 공진으로 알려진 현상의 야기를 구조적으로 부가할 수 있다. 공진은 공진 주파수로 알려진 특정 주파수에서 발생한다. 공진 주파수에서, 대개 크로스토크의 상당한 증가가 관찰될 수 있다.

본 발명은 일반적으로 차폐된 전송 라인, 차폐된 전송 라인을 포함하는 전기 시스템, 차폐된 전송 라인을 사용하는 케이블, 및 차폐된 전송 라인을 사용하는 전기 커넥터에 관한 것이다. 특히, 본 발명은 전도체들 간의 간섭을 차단하여 크로스토크를 감소시킬 수 있는 플로팅 쉴드를 포함한 전송 라인을 제공한다. 일 양태에서, 본 발명은 전기 시스템을 제공하며, 상기 전기 시스템은 전송 라인 조립체 - 전송 라인 조립체는 동일한 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제2 전기 전도성 라인은 접지에 연결되고 제1 전기 전도성 라인은 임의의 접지에 연결되지 않음 - 를 포함한다. 전기 시스템은 제1 방향을 따라 연장되고 임의의 접지에 연결되지 않는 쉴드 - 쉴드는 전송 라인 조립체를 적어도 부분적으로 둘러싸고 이로부터 이격됨 -; 및 쉴드와 전송 라인 조립체 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 추가로 포함한다. 또 다른 양태에서, 본 발명은 전기 커넥터를 제공하며, 상기 전기 커넥터는 절연 하우징; 및 하우징 내에 배열된 전기 시스템을 포함하고, 전송 라인 조립체의 제1 전기 전도성 라인은 전기 커넥터의 접촉을 형성하고 정합 커넥터의 대응 접촉과 전기적 접촉을 형성하도록 구성된다.

또 다른 양태에서, 본 발명은 전기 시스템을 제공하고 상기 전기 시스템은 동일한 제1 방향을 따라 연장되는 복수의 이격된 전송 라인 조립체 - 각각의 전송 라인 조립체는 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제2 전기 전도성 라인은 접지에 연결되고 제1 전기 전도성 라인은 임의의 접지에 연결되지 않음 - 를 포함한다. 전기 시스템은 인접한 전송 라인 조립체로부터 이격되고 이들 사이에 배열된 비접지 쉴드; 및 각각의 이격된 전송 라인 조립체와 각각의 비접지 쉴드 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 추가로 포함한다. 또 다른 양태에서, 본 발명은 전기 커넥터를 제공하며, 상기 전기 커넥터는 절연 하우징; 및 하우징 내에 배열된 전기 시스템을 포함하고, 전송 라인 조립체의 제1 전기 전도성 라인은 전기 커넥터의 접촉을 형성하고 정합 커넥터의 대응 접촉과 전기적 접촉을 형성하도록 구성된다.

또 다른 양태에서, 본 발명은 전기 시스템을 제공하고, 상기 전기 시스템은 제1 광측 및 제1 에지를 갖는 전기 전도성 신호 라인; 제2 광측 및 제2 에지를 가지며 신호 라인에 평행하고 이로부터 이격된 전기 전도성 접지 라인 - 신호 라인의 제1 광측은 접지 라인의 제2 광측을 대향함 -; 신호 및 접지 라인으로부터 이격된 비접지 쉴드; 신호 라인과 접지 라인 사이에 배열된 제1 유전 상수를 갖는 제1 유전 재료; 및 쉴드와 둘 모두의 신호 및 접지 라인 사이에 배열된 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료 - 제1 및 제2 유전 재료는 신호와 접지 라인 사이의 공간에 대해 신호 라인을 따라 전파되는 신호의 제한을 향상시키고 향상된 제한은 비접지 쉴드로부터 신호 손실을 감소시킴 - 를 포함한다. 또 다른 양태에서, 본 발명은 전기 커넥터를 제공하며, 상기 전기 커넥터는 절연 하우징; 및 하우징 내에 배열된 전기 시스템을 포함하고, 제1 전기 전도성 신호 라인은 전기 커넥터의 접촉을 형성하고 정합 커넥터의 대응 접촉과 전기적 접촉을 형성하도록 구성된다.

또 다른 양태에서, 본 발명은 전송 라인 조립체 및 쉴드 조립체를 포함하는 전기 시스템을 제공한다. 전송 라인 조립체는 동일한 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제1 전기 전도성 라인이 아닌 제2 전기 전도성 라인은 접지에 연결되도록 구성된다. 쉴드 조립체는 전송 라인 조립체로부터 전기적으로 절연되고 전송 라인 조립체를 둘러싸며 제1 방향을 따라 연장되고, 쉴드 조립체는 내부 손실 유전 층 및 내부 손실 유전 층 상에 배열된 외부 금속 층을 포함한다. 전기 시스템은 쉴드 조립체와 전송 라인 조립체 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 추가로 포함한다.

상기 내용은 본 발명의 각각의 개시된 실시 형태 또는 모든 구현예를 설명하고자 하는 것은 아니다. 이하의 도면 및 발명을 실시하기 위한 구체적인 내용은 예시적인 실시 형태들을 보다 구체적으로 예시한다.

본 명세서 전반에 걸쳐, 유사한 도면 부호들이 유사한 요소들을 지시하는 첨부 도면들을 참조한다.
도 1a는 전송 라인 조립체의 단면 사시도;
도 1b는 전송 라인 조립체의 단면 사시도;
도 1c는 전송 라인 조립체의 단면 사시도;
도 2는 전송 라인 어레이의 단면 사시도;
도 3a는 전기 시스템의 단면 사시도;
도 3b는 전기 시스템의 단면 사시도; 및
도 4는 전기 시스템에 대한 계산된 원단 크로스토크의 플롯.
도면들은 반드시 축척대로 된 것은 아니다. 도면에 사용된 유사한 도면 부호들은 유사한 구성요소들을 지칭한다. 그러나, 주어진 도면에서 구성요소를 지칭하기 위한 도면 부호의 사용은 다른 도면에서 동일한 도면 부호로 표시된 그 구성요소를 제한하려는 것이 아님을 이해할 것이다.

본 발명은 접지를 필요로 하지 않고, 게다가 PCB와 커넥터 내에서 크로스토크(crosstalk)의 강화된 억제를 제공하는 금속 쉴드(metallic shield)의 구조물을 제공한다. 일 특정 실시 형태에서, 구조물은 쉴드 상에서 유도될 수 있는 임의의 기생 전류를 감쇄시키기 위해 사용될 수 있는 손실 재료를 포함한다. 본 명세서에서 사용된 바와 같이, 용어 "손실 재료"는 재료를 통과하는 전자기 에너지를 소산시킬 수 있는 재료를 의미한다.

하기 설명에서, 그 일부를 형성하고 예시로 도시된 첨부 도면을 참조한다. 다른 실시 형태가 고려되고 이들은 본 발명의 범주 또는 사상으로부터 벗어나지 않고서 이루어질 수 있다는 것을 이해하여야 한다. 따라서, 하기의 상세한 설명은 제한적인 의미로 취해져서는 안 된다.

달리 지시되지 않는 한, 명세서 및 청구범위에 사용되는 특징부 크기, 양 및 물리적 특성을 표현하는 모든 수치는 모든 경우 "약"이라는 용어에 의해 수식되는 것으로 이해되어야 한다." 따라서, 반대로 지시되지 않는한, 전술된 명세서 및 첨부된 청구범위에 기재된 수치 파라미터는 당업자가 본 명세서에 개시된 교시 내용을 이용하여 얻고자 하는 원하는 특성에 따라 변할 수 있는 근사치이다.

본 명세서 및 첨부된 청구범위에 사용되는 바와 같이, 단수 형태("a", "an" 및 "the")는 그 내용이 명백하게 다르게 지시하지 않는 한 복수의 지시 대상을 갖는 실시 형태를 포함한다. 본 명세서 및 첨부된 청구범위에 사용되는 바와 같이, 용어 "또는"은 일반적으로 그 내용이 달리 명백히 나타내지 않는 한 그 의미에 "및/또는"을 포함하는 것으로 사용된다.

본 명세서에 사용되는 경우, "하부", "상부", "밑", "아래", "위", 및 "상부에"를 포함하지만 이로 제한되지 않는 공간적으로 관련된 용어는 설명의 편의를 위해 다른 요소에 대한 요소(들)의 공간적 관계를 기술하기 위해 이용된다. 이러한 공간적으로 관련된 용어는 도면에 나타내어지고 본 명세서에 기재된 특정한 배향 이외에도, 사용 중이거나 작동 중의 장치의 상이한 배향을 포함한다. 예를 들어, 도면에 도시된 물체가 반전되거나 뒤집히면, 다른 요소 아래에 또는 밑에 있는 것으로 이전에 기술된 부분이 그들 다른 요소 위에 있을 것이다.

본 명세서에 사용되는 바와 같이, 예를 들어 요소, 구성요소 또는 층이 다른 요소, 구성요소 또는 층과 "일치하는 계면"을 형성하거나, "그 상에", "그에 접속되어", "그와 커플링되어" 또는 "그와 접촉하고" 있는 것으로 기술될 때, 그것은 예를 들어 특정 요소, 구성요소 또는 층 상에 직접, 그에 직접 접속, 그와 직접 커플링, 그와 직접 접촉할 수 있거나, 개재하는 요소, 구성요소 또는 층이 그 특정 요소, 구성요소 또는 층 상에, 그에 접속, 그와 커플링, 또는 그와 접촉할 수 있다. 예를 들어 요소, 구성요소 또는 층이 다른 요소 "상에 직접" 있거나 "그에 직접 연결"되거나, "그와 직접 커플링"되거나, "그와 집적 접촉"하는 것으로 지칭될 때, 예를 들어 개재하는 요소, 구성요소 또는 층은 없다.

고속 전기 커넥터, 케이블 및 인쇄 회로 기판(PCB)은 밀집 공간 내에 다수의 전도체를 패킹한다. 밀접 근접성(close proximity)으로 인해, 이들 전도체 상에서의 전기 신호는 크로스토크로 알려진 현상과 상호 간섭될 수 있다. 크로스토크를 방지하기 위한 효과적인 방법은 2개의 인접한 전도체들 간에 금속 쉴드를 사용하는 것이다.

금속 쉴드는, 충분히 두꺼울 때, 간섭장(interfering field)이 하나의 전도체로부터 쉴드의 다른 측면을 침투되도록 허용하지 않고, 이에 따라 크로스토크가 상당히 감소된다. 그러나, 쉴드가 전류를 운반하는 전도체 근처에 배치될 때, 영상 전류(image current)가 전도체에 인접한 금속 쉴드의 측면 상에서 유도될 수 있다. 이 영상 전류는 전도체 상에서 흐르는 신호 전류와 전기적으로 밀접하게 연결된다.

커넥터 또는 케이블이 2개의 PCB를 연결하기 위하여 사용될 수 있기 때문에, 커넥터 및/또는 케이블 내의 전도체가 어느 하나의 측면 상에서 PCB에 연결된다. 이와 같이, 전도체 상의 전류는 하나의 PCB로부터 다른 PCB로 흐를 수 있다. 그러나, 쉴드 상에서 흐르는 이 전류의 생성된 영상은 쉴드의 물리적 경계를 넘을 수 없다. 따라서, 각각의 연결된 PCB 상에서 전기 접지에 쉴드 에지를 연결하는 것은 통상적이다. 이들 접지 연결은 쉴드 상에서 흐르는 영상 전류에 대한 연속적인 경로를 제공한다.

이상적으로, 커넥터 내의 각각의 신호 전도체의 경우, 쉴드의 어느 하나의 측면 상에 접지 연결이 있어야 한다. 예를 들어, 100 핀 커넥터는 어느 하나의 측면 상에서 쉴드 에지에 대해 유사 개수(즉, 100개)의 PCB 접지 연결을 필요로 할 수 있다. 실제로, PCB 상에서 허용가능한 제한된 공간으로 인해, 단지 몇 개의 접지 연결만이 실질적으로 허용될 수 있다.

접지 연결이 전도체에 이웃한 쉴드 에지에 대해 제공되지 않을 때, 영상 전류는 쉴드 상에서 영상 전류의 흐름의 급격한 불연속성(abrupt discontinuity)으로 인해 발생될 수 있는, 임피던스 부정합(impedance mismatch)으로 인하여 에지에서의 반사를 겪을 수 있다. 임의의 쉴드 및 커넥터 구조물의 경우, 이러한 반사가 구조적으로 부가될 수 있는 이산 주파수 세트가 존재함으로써, 공진 현상으로 알려진 것이 야기된다.

공진 시에, 크로스토크와 전자기 방사선은 매우 커질 수 있고, 금속 쉴드는 의도와 반대되지 않는 경우 크로스토크를 증가시킴으로써 비유효할 수 있다. 공진 현상은 더 높은 주파수에서 더욱 현저해질 수 있고, 이에 따라 일반적으로 최대 주파수 한계가 크로스토크 레벨이 커넥터를 효과적으로 작동시키기 위해 상당히 커지는 것을 초과하여 모든 커넥터에 대해 존재한다.

크로스토크를 감소시키기 위한 또 다른 방법(즉, 접지 없이)은 커넥터 구조물 내의 선택적 지점에서 전자기적 손실 재료를 사용하여 쉴드 공진을 감쇄시키는 것이다. 최신 커넥터들이 이들의 구조물 내에서 전자기적 손실 재료를 이용할 수 있다. 그러나, 전자기적 손실 재료는 또한 상당 양의 신호 에너지를 감쇠시킬 수 있다. 따라서, 현재 이용가능한 커넥터 구조물 내에서 전자기적 손실 재료를 사용하는 것은 크로스토크의 감소 및/또는 배제에 대한 실행가능한 해결방법인 것으로 밝혀지지 않았다.

본 명세서에서 사용된 바와 같이, 전기 시스템은 상이한 상대 전위(모두가 0이 아님)에 있을 수 있는 다수의 접지를 포함할 수 있다. 각각의 다수의 접지는 소음 등으로 인해 변화할 수 있지만 각각의 접지는 일반적으로 구동 신호(driven signal)를 포함하지 않는다. 일반적으로, 임의의 접지가 0이 아닌 전위를 가질 수 있을지라도 각각의 접지가 임의의 신호 라인에 대해 0의 전위를 갖는 것이 선호될 수 있다. 일부 경우에, 접지는 실질적으로 일정한 전위를 가질 수 있어서 일부 경우에 전원 면(power plane)이 접지되는 것으로 여겨질 수 있다.

일 특정 실시 형태에서, 전기 시스템 설계는 전송 라인이 커넥터 쉴드 내에 배열되는 방식을 포함한다. 전도체들이 나란히 배열되는 일반적인 설계와 대조적으로, 본 명세서에서 기재된 구조물은 전도체들의 넓은 측면들이 서로를 대향하도록 전도체들을 배치시킨다. 일부 경우에, 쌍을 이루는 2개의 전도체가 하나의 전송 라인으로 구성될 수 있고, 일부 경우에 일련의 3개의 전도체가 다른 곳에서 기재된 바와 같이 하나의 전송 라인으로 구성될 수 있다. 고유전률 재료는 각각의 쌍의 전도체들 사이에 배치된다. 이 방식으로, 신호와 연계된 대부분의 전자기장 에너지가 전송 라인의 2개의 전도체들 사이에 배치되어 인접한 또는 근접한 라인들과의 크로스토크가 감소된다.

일 특정 실시 형태에서, 3개의 전기 전도성 라인은 3개의 전기 전도성 라인이 스택 내에서 서로에 대해 상부에서 이격되고 제1 전기 전도성 라인이 제3 전기 전도성 라인과 대향하고 제2 전기 전도성 라인이 이 둘 사이에 배치되도록 배열될 수 있다. 제1, 제2 및 제3 전기 전도성 라인의 각각의 넓은 에지들이 서로 대향하고, 라인의 각각의 좁은 에지가 서로 인접하게 놓인다. 이 실시 형태에서, 각각의 제1, 제2 및 제3 전기 전도성 라인이 서로에 대해 상부에 적층될 수 있으며 다른 곳에서 기재된 바와 같이 이 사이에 유전 재료가 배열된다.

일 특정 실시 형태에서, 3개의 전기 전도성 라인은 2개의 전기 전도성 라인이 나란히 이격되어 제1 전기 전도성 라인의 제2 좁은 에지가 제2 전기 전도성 라인의 제1 좁은 에지를 대향하고; 제3 전기 전도성 라인이 제1 및 제2 전기 전도성 라인으로부터 이격되어 제3 전도성 라인의 제1 좁은 에지가 제1 전도성 라인의 제1 좁은 에지에 더 인접하고 제3 전도성 라인의 제2 좁은 에지가 제2 전도성 라인의 제2 좁은 에지에 더 인접하고; 제3 전도성 라인의 상부 넓은 에지가 제1 및 제2 전도성 라인의 하부 넓은 에지를 대향하도록 배열될 수 있다. 이 실시 형태에서, 제1 및 제2 전기 전도성 라인 둘 모두는 다른 곳에서 기재된 바와 같이 제3 전기 전도성 라인 위에 있는 동일한 평면 내에 배열될 수 있다.

일 특정 실시 형태에서, 임의의 복수의 전송 라인은 고투과성 재료에 의해 분리된 한 쌍의 전도체와 함께 유사 방식으로 배열될 수 있고 이의 넓은 측면이 인접한 라인과의 크로스토크를 감소시키기 위하여 서로를 대향하도록 배열될 수 있다. 일부 경우에, 전송 라인은 각각의 넓은 측면이 인접한 넓은 측면을 대향하고 각각의 좁은 측면이 인접한 좁은 측면을 대향할 수 있도록 배열될 수 있고, 예를 들어, 8개의 전도체를 둘러싸는 4개의 전송 라인이 다른 곳에서 기재된 바와 같이 직사각형 형태로 배열될 수 있다.

금속 쉴드는 각각의 전송 라인을 분리시키도록 배열될 수 있다. 일 특정 실시 형태에서, 쉴드는 전송 라인과 밀접하게 근접한 쉴드가 신호 전송을 현저하게 교란시키지 않아야 하도록 임의의 전송 라인에 물리적으로 연결되지 않는다. 이러한 쉴드는 '플로팅' 쉴드인 것으로 여겨질 수 있다. 플로팅 쉴드의 이 배열은 전송 라인의 전도체 내에서 이동하는 전류로 인해 쉴드 상에서 유도될 수 있는 임의의 영상 전류가 신호 전류가 아닌 간섭 전자기장으로 인한 것임을 보장할 수 있다.

다른 곳에서 기재된 바와 같이, 플로팅 쉴드가 접지 접촉하지 않기 때문에(예를 들어, 전기 시스템의 임의의 다른 구성요소에 대한 접촉이 없음) 플로팅 쉴드가 일반적으로 격한 공진을 갖는 것은 이전에는 차단되고 거의 실행되지 않았다. 이러한 플로팅 쉴드는 또한 전류가 어떠한 곳으로도 이동하지 않지만 플로팅 쉴드로부터 방사됨에 따라 전자기 방사선이 구조물로부터 발생되도록 허용할 수 있다.

이들 지시와 대조적으로, 쉴드 상의 공진 전류는 전송 라인과 플로팅 쉴드 사이에 배치된 전기 및/또는 자기 손실 재료, 예컨대 카본 블랙, 중합체성 재료, 무기 재료, 이의 조합, 등을 도입함으로써 감쇄될 수 있는 것을 본 발명의 발명자는 놀랍게도 발견하였다. 일 특정 실시 형태에서, 손실 재료는 전송 라인과의 접촉으로부터 분리되고 플로팅 쉴드에 인접하게 배열된 부분층(sublayer)일 수 있다. 플로팅 쉴드가 임의의 상당한 신호 전류를 운반하지 않기 때문에, 신호의 임의의 손실이 최소화된다. 또한 손실 재료로 제조된 안테나가 일반적으로 불량 안테나이기 때문에 전자기 방사선은 감소된다. 전기적 손실 재료는 중합체 매트릭스 내에 통합되고 및/또는 플로팅 쉴드에 적용된 코팅일 수 있다.

일 양태에서, 쉴드 구조물 및 재료 특성의 조합은 일반적인 쉴드 설계와 비교 시에 유사하거나 또는 더 우수한 성능을 갖는 플로팅 쉴드를 제조하기 위해 설계될 수 있다. 기재된 구조물은 접지 연결부를 제거함으로써 일반적인 쉴드 설계 실시를 상당히 단순화시킨다. 본 발명의 설계로 인해 기판 상에서의 접지 공간의 절약은 PCB 상에서 트레이스의 더 용이한 라우팅을 허용함에 따라 주 설계 개선점이다.

도 1a는 본 발명의 일 양태에 따른 전송 라인 조립체(transmission line assembly, 100)의 단면 사시도를 도시한다. 전송 라인 조립체(100)는 길이 "L"에 대한 제1 방향을 따라 연장되고, 각각 폭 "W"과 두께 "T1" 및 "T2"를 각각 갖는 이격된 제1 전기 전도성 라인(110) 및 제2 전기 전도성 라인(120)을 포함한다. 제1 전기 전도성 라인(110)은 제1 넓은 상부 측면(114), 제1 좁은 에지(113), 및 제1 넓은 하부 측면(112)을 포함하고, 제2 전기 전도성 라인(120)은 제2 넓은 상부 측면(124), 제2 좁은 에지(123) 및 제2 넓은 하부 측면(122)을 포함한다. 제1 및 제2 전기 전도성 라인(110, 120)은 제1 넓은 하부 측면(112)이 제2 넓은 상부 측면(124)을 대향하도록 배열된다. 일 특정 실시 형태에서, 제2 전기 전도성 라인(120)은 접지에 전기적으로 연결되고, 제1 전기 전도성 라인(110)은 임의의 접지에 전기적으로 연결되지 않는다. 일부 경우에, 제1 전기 전도성 라인(110)은 제1 신호 전달 라인이다. 제1 유전 상수(ε1)와 제1 두께 "E1"를 갖는 제1 유전 재료(130)는 전송 라인 조립체(100)에 대한 전체 두께 "H"를 형성하는, 제1 전기 전도성 라인(110)과 제2 전기 전도성 라인(120) 사이의 공간을 적어도 부분적으로 충전한다. 일부 경우에, 제1 유전 재료(130)는 공간을 완전히 충전할 수 있지만 일부 경우에 상이한 유전 재료, 예를 들어 에어 갭(air gap)(도시되지 않음)이 공간을 부분적으로 충전할 수 있다.

일 특정 실시 형태에서, 제1 및 제2 전기 전도성 라인(110, 120)은 동일하거나 또는 상이할 수 있고, 당업자에게 공지된 바와 같이 금속, 금속 합금, 금속 복합물, 등을 포함하는 전도성 재료로부터 제조될 수 있다. 특히 선호되는 전도성 재료는 구리, 은, 알루미늄, 금 등을 포함한다. 일 특정 실시 형태에서, 제1 유전 재료(130)는 당업자에게 공지된 바와 같이 중합체, 무기 재료, 복합물 등을 포함하는 절연 재료로부터 제조될 수 있다. 특히 선호되는 절연 재료는 액정 중합체(LCP), 테프론(Teflon)® 또는 PTFE, 미국 코네티컷 로저스 소재의 로저스 코포에이션(Rogers Corporation)으로부터 입수가능한 두로이드(Duroid)® 고주파수 라미네이트, 유리 등을 포함한다. 일부 경우에, 제1 및 제2 두께 "T1", "T2"는 동일하거나 또는 상이할 수 있고, 두께가 약 1 마이크로미터 내지 약 100 마이크로미터의 범위일 수 있다. 일부 경우에, 약 10 마이크로미터의 두께가 선호될 수 있다.

도 1b는 본 발명의 일 양태에 따라, 스택을 형성하는 전송 라인 조립체(100')의 단면 사시도를 도시한다. 일 양태에서, 전송 라인 조립체(100')는 차동 쌍의 전도성 라인으로서 지칭될 수 있다. 도 1b에 도시된 각각의 요소(110-130)는 전술된 도 1a에 도시된 유사-도면부호의 요소(110-130)에 대응한다. 예를 들어, 도 1b에 도시된 제1 전기 전도성 라인(110)은 도 1a에 도시된 제1 전기 전도성 라인(110), 등등에 대응한다.

도 1b에서, 제3 전기 전도성 라인(170)은 제2 전기 전도성 라인(120) 아래에 배열된다. 게다가, 제3 전기 전도성 라인(170)은 길이 "L"에 대해 제1 방향을 따라 연장되고, 두께 "T3" 및 폭 "W"을 갖는다. 제3 전기 전도성 라인(170)은 제3 넓은 상부 측면(174), 제3 좁은 에지(173), 및 제3 넓은 하부 측면(172)을 포함한다. 제2 및 제3 전기 전도성 라인(120, 170)은 제2 넓은 하부 측면(122)이 제3 넓은 상부 측면(174)을 대향하도록 배열된다. 일 특정 실시 형태에서, 제3 전기 전도성 라인(170)은 임의의 접지에 전기적으로 연결되지 않는다. 일부 경우에, 제3 전기 전도성 라인(170)은 제2 신호 전달 라인이다. 제3 유전 상수(ε3)와 두께 "E2"를 갖는 제3 유전 재료(135)는 제2 전기 전도성 라인(120)과 제3 전기 전도성 라인(170) 사이의 공간을 적어도 부분적으로 충전한다. 일부 경우에, 제3 유전 재료(135)는 공간을 완전히 충전할 수 있지만 일부 경우에 에어 갭(도시되지 않음)이 공간을 부분적으로 충전할 수 있다. 일부 경우에, 제1 및 제3 유전 상수 "ε1", "ε3"는 동일하거나 또는 상이할 수 있고, 제1 및 제2 두께 "E1", "E2"는 동일하거나 또는 상이할 수 있고, 제1, 제2 및 제3 전도성 재료는 동일하거나 또는 상이할 수 있고, 및/또는 제1, 제2 및 제3 두께 "T1", "T2", "T3"는 동일하거나 또는 상이할 수 있다.

도 1c는 본 발명의 일 양태에 따라 2개의 전도성 라인이 평면에 배열되는, 전송 라인 조립체(100")의 단면 사시도를 도시한다. 일 양태에서, 전송 라인 조립체(100")는 차동 쌍의 전도성 라인으로서 지칭될 수 있다. 도 1c에 도시된 각각의 요소(110-130)는 전술된 도 1b에 도시된 유사-도면부호의 요소(110-130)에 대응한다. 예를 들어, 도 1c에 도시된 제1 전기 전도성 라인(110)은 도 1b에 도시된 제1 전기 전도성 라인(110), 등등에 대응한다.

도 1c에서, 제3 전기 전도성 라인(170)은 제1 전기 전도성 라인(110)에 인접하게 배열된다. 제1 전기 전도성 라인(110)은 길이 "L"에 대해 제1 방향을 따라 연장되고, 두께 "T1" 및 폭 "W1"을 갖는다. 게다가, 제3 전기 전도성 라인(170')은 길이 "L"에 대해 제1 방향을 따라 연장되고, 두께 "T1" 및 폭 "W2"을 갖는다. 제3 전기 전도성 라인(170)은 제3 넓은 상부 측면(174), 제3 좁은 에지(173), 및 제3 넓은 하부 측면(172)을 포함한다. 제1 및 제3 전기 전도성 라인(110, 170)은 제1 및 제3 넓은 하부 측면(112, 172)이 각각 제2 넓은 상부 측면(124)을 대향하고 제1 좁은 측면(113)에 마주보게 도시된 제1 전기 전도성 라인(110)의 좁은 측면과 제3 좁은 측면(173) 사이에 분리부(separation)가 있도록 배열된다. 일 특정 실시 형태에서, 제3 전기 전도성 라인(170)은 임의의 접지에 전기적으로 연결되지 않는다. 일부 경우에, 제3 전기 전도성 라인(170)은 제2 신호 전달 라인이다.

도 2는 본 발명의 일 양태에 따른 전송 라인 어레이(transmission line array, 200)의 단면 사시도를 도시한다. 도 2에 도시된 각각의 요소(100a-114d)는 전술된 도 1a에 도시된 유사-도면부호의 요소(100-114)에 대응한다. 예를 들어, 도 2에 도시된 제1 전송 라인 조립체(100a)는 도 1a에 도시된 제1 전송 라인 조립체(100), 등등에 대응한다. 도 2에서, 전송 라인 어레이(200)는 마주보는 넓은 상부 및 하부 측면(예를 들어, 제1 전송 라인 조립체(100a)의 넓은 하부 측면(122a) 및 제2 전송 라인 조립체(100b)의 넓은 상부 측면(114b); 제3 전송 라인 조립체(100c)의 넓은 하부 측면(122c) 및 제4 전송 라인 조립체(100d)의 넓은 상부 측면(114d))이 서로 대향하고 넓은 분리 거리 "D"에 의해 분리되도록 배열되는 제1, 제2, 제3, 및 제4 전송 라인 조립체(100a, 100b, 100c, 100d)를 포함한다.

추가로, 제1, 제2, 제3, 및 제4 전송 라인 조립체(100a, 100b, 100c, 100d)는 인접한 전송 라인 조립체들 사이에 좁은 에지 분리 거리 "F"가 있도록(예를 들어, 제1 전송 라인 조립체(100a)의 제1 좁은 에지(113a)는 제3 좁은 에지(113c)에 마주보는 제3 전송 라인 조립체(100c)의 좁은 측면으로부터 에지 분리 거리 "F"에 의해 분리되고; 제2 전송 라인 조립체(100b)의 제2 좁은 에지(113b)는 제4 좁은 에지(113d)에 마주보는 제4 전송 라인 조립체(100d)의 좁은 측면으로부터 에지 분리 거리 "F"에 의해 분리됨) 배열된다. 일부 실시 형태에서, 넓은 분리 거리 "D"와 에지 분리 거리 "F"는 동일하거나 또는 상이할 수 있고, 약 0.1 mm 내지 약 10 mm, 또는 약 1 mm 내지 약 5 mm, 또는 약 1 mm의 범위일 수 있다.

도 3a는 본 발명의 일 양태에 따른, 플로팅 쉴드 전송 라인 케이블로서 또한 기재될 수 있는 전기 시스템(300)의 단면 사시도를 도시한다. 도 3a에서, 전기 시스템(300)은 전술된 도 1a에 도시된 요소(100)와 유사한 전송 라인 조립체일 수 있는 제1 내지 제4 전송 라인 조립체(100a-100d)를 포함한다. 그러나, 본 명세서에 기재된 임의의 전송 라인 조립체가 동일하게 대체될 수 있는 것으로 이해된다. 도 3a에 도시된 각각의 요소(100a-100d)는 전술된 도 2에 도시된 유사-도면부호의 요소(100a-100d)에 대응한다. 예를 들어, 도 3a에 도시된 제1 전송 라인 조립체(100a)는 도 2에 도시된 제1 전송 라인 조립체(100a), 등등에 대응한다.

도 3a에서, 전기 시스템(300)은 인접한 제1, 제2, 제3 및 제4 전송 라인 조립체(100a, 100b, 100c, 100d)로부터 이격되고 이들 사이에 배열된 비접지 쉴드(ungrounded shield, 340)를 포함한다. 제2 유전 상수(ε2)을 갖는 제2 유전 재료(360)는 비접지 쉴드(340)와 각각의 전송 라인 조립체 사이의 공간에 배치되고 이를 적어도 부분적으로 충전한다. 일부 경우에, 제2 유전 재료(360)는 공간을 완전히 충전할 수 있지만 일부 경우에 상이한 유전 재료, 예를 들어 에어 갭(도시되지 않음)이 공간을 부분적으로 충전할 수 있다. 제2 유전 재료(360)는 약 0.1 mm 내지 약 10 mm, 또는 약 0.1 mm 내지 약 5 mm, 또는 약 0.1 mm 내지 약 0.5 mm 또는 약 0.45 mm의 범위일 수 있는 제2 유전 두께 "J"를 갖는다. 일 특정 실시 형태에서, 제3 유전 재료가 존재할 수 있고, 제3 유전 재료는 손실 재료(350)일 수 있다. 일 특정 실시 형태에서, 손실 재료(350)는 도면에 도시된 바와 같이 비접지 쉴드(340)에 인접하게 배열된 코팅일 수 있다. 다른 실시 형태에서, 손실 재료(350)는 다른 곳에서 기재된 바와 같이 재료를 통과하는 전자기 신호를 흡수할 수 있고, 제2 유전 재료(360) 전체에 걸쳐 다른 곳에 배열될 수 있다. 일반적으로, 도면에 도시된 바와 같이, 예를 들어 비접지 쉴드(340) 상의 코팅으로서 전송 라인 조립체(100a-100d)로부터 가능한 멀리 손실 재료를 배치하는 것이 선호될 수 있다. 일 특정 실시 형태에서, 제2 유전 상수(ε2)는 약 1 내지 약 10, 또는 약 1 내지 약 8, 또는 심지어 약 1 내지 약 4의 범위일 수 있다. 일부 경우에, 제2 유전 상수는 바람직하게는 약 3일 수 있다.

도 3b는 본 발명의 일 양태에 따른, 플로팅 쉴드 전송 라인 케이블로서 또한 기재될 수 있는 전기 시스템(300')의 단면 사시도를 도시한다. 도 3b에서, 전기 시스템(300')은 전술된 도 1b에 도시된 요소(100')와 유사한 듀얼 전송 라인 조립체일 수 있는 매달린 제1 내지 제4 전송 라인 조립체(100a'-100d')를 포함한다. 본 명세서에 기재된 임의의 전송 라인 조립체가 동일하게 대체될 수 있는 것으로 이해된다. 도 3b에 도시된 각각의 요소(100a'-100d')는 전술된 도 3a에 도시된 유사-도면부호의 요소(100a-100d)에 대응한다. 예를 들어, 도 3b에 도시된 제1 전송 라인 조립체(100a')는 도 3a에 도시된 제1 전송 라인 조립체(100a), 등등에 대응한다.

도 3b에서, 전기 시스템(300')은 인접한 제1, 제2, 제3 및 제4 전송 라인 조립체(100a', 100b', 100c', 100d')로부터 이격되고 이들 사이에 배열된 비접지 쉴드(340)를 포함한다. 제2 유전 상수(ε2)을 갖는 제2 유전 재료(360)는 비접지 쉴드(340)와 각각의 전송 라인 조립체 사이의 공간에 배치되고 이를 적어도 부분적으로 충전한다. 일부 경우에, 제2 유전 재료(360)는 공간을 완전히 충전할 수 있지만 일부 경우에 상이한 유전 재료, 예를 들어 에어 갭(도시되지 않음)이 공간을 적어도 부분적으로 충전할 수 있다. 제2 유전 재료(360)는 다른 곳에 기재된 것들 모두를 포함하는, 임의의 적합한 유전 재료일 수 있다.

일 특정 실시 형태에서, 제2 유전 재료(360)는 제1 내지 제4 전송 라인 조립체(100a'-100d')가 도 3b에 도시된 바와 같이 비접지 쉴드(340)로부터 제4 유전 재료(337)에 의해 지지되도록 공기일 수 있다. 제4 유전 재료(337)는 전기 시스템(300')의 각각의 영역에서 비접지 쉴드(340)로부터 각각의 제1 내지 제4 전송 라인 조립체(100a'-100d')를 매달 수 있다. 각각의 전송 라인 조립체(100a'-100d')로부터 주변 쉴드의 각각의 개별 코너로 "X" 구성으로 연장되는 연장 암과 같이 제4 유전 재료(337)가 도 3b에 도시될지라도, 전송 라인 조립체를 매달고 이를 지지하기 위해 제공되는 임의의 구성이 당업자에게 공지된 바와 같이 사용될 수 있는 것으로 이해된다.

일 특정 실시 형태에서, 제4 유전 재료(337)가 제1 및 제3 유전 재료(130, 135)와 동일할 수 있고, 이에 따라 전기 시스템(300')이 예를 들어, 사출 몰딩, 압출 몰딩 등을 포함하는 기술을 사용하여 더욱 쉽사리 조립될 수 있다. 손실 재료(350)는 비접지 쉴드(340)와 개별적으로 각각의 제1 내지 제4 전송 라인 조립체(100a'-100d') 사이에 배열된다. 비접지 쉴드(340)와 손실 재료(350)의 조합은 쉴드 조립체로서 지칭될 수 있고, 쉴드 조립체 모두는 각각의 개별 전송 라인 조립체를 둘러싸고 이로부터 전기적으로 절연된다. "전기적 절연" 구성요소는 구성요소들의 전도성 절연, 유도성 절연, 및/또는 용량성 절연이 있는 것을 의미한다.

일 특정 실시 형태에서, 손실 재료(350)는 도면에 도시된 바와 같이 비접지 쉴드(340)에 인접하게 배열된 코팅일 수 있다. 다른 실시 형태에서, 손실 재료(350)는 제2 유전 재료(360) 및 제4 유전 재료(337) 전체에 걸쳐 다른 곳에 배열될 수 있고, 다른 곳에서 기재된 바와 같이 재료를 통과하는 전자기 신호를 흡수할 수 있다. 일반적으로, 도면에 도시된 바와 같이, 예를 들어 비접지 쉴드(340) 상의 코팅으로서 전송 라인 조립체(100a'-100d')로부터 가능한 멀리 손실 재료를 배치하는 것이 선호될 수 있다.

실시예

원단 크로스토크(far-end crosstalk; FEXT)는 46 mm 길이의 쉴드 내에 둘러싸인 4개의 50 mm 길이의 전송 라인에서 계산되었다. 도 4는 도 3에 도시된 전기 시스템(300)과 유사한 전기 시스템에 대한 계산된 원단 크로스토크(FEXT)의 플롯을 도시한다. 도 1a, 도 2 및 도 3에 대한 기재를 참조하면, 전기 시스템은 전체 길이 L=50 mm 및 46 mm의 차폐된 길이(2 mm의 쉴드와 제2 유전체가 각각의 단부로부터 제거됨); 약 4.1 mm인 전체 폭 "G", 및 약 3.14 mm인 전체 높이 "I"; 제1 유전 두께 E1=0.32 mm, 제1 유전 상수 ε1=4.2를 포함하였고, 제1 및 제2 전기 전도성 라인은 두께 T1=T2=0.01 mm; 전도체의 폭 W=1 mm; 넓은 분리 거리 D=1 mm; 좁은 분리 거리 F=1 mm; 제2 유전 두께 J=0.45 mm; 및 0.5의 손실 탄젠트에 따른 제2 유전 상수 ε2=10을 갖는 완전 전기 전도체(Perfect Electrical Conductor; PEC)이었다.

도 4에서, 4개의 전송 라인의 비차폐된 조립체(곡선 401); 단지 금속 쉴드에 의해 둘러싸인 4개의 전송 라인의 조립체(예를 들어, 도 3에서의 요소(340); 곡선 402); 및 금속 쉴드와 손실 재료에 의해 둘러싸인 4개의 전송 라인의 조립체(예를 들어, 도 3에 도시된 전기 시스템; 곡선 403)에 대한 계산된 dB 크로스토크 대 입력 신호 주파수의 플롯이 도시된다. 플롯으로 도시될 수 있는 바와 같이, 금속 쉴드는 크로스토크의 상당한 감소를 통하여, 구조물 내에서 공진을 도입시킨다. 전기 시스템 내로 손실 재료를 통합시킴으로써, 공진은 사라지며 약 10 dB의 크로스토크가 효과적으로 감소된다. 몇몇의 추가 모델링 실험이 완료되고, 결과는 일관되게 공진 주파수에서 크로스토크의 약 10 dB 내지 약 20 dB의 억제를 나타낸다.

다음은 본 발명의 실시 형태들의 목록이다.

항목 1은 전기 시스템이며, 상기 전기 시스템은 전송 라인 조립체 - 전송 라인 조립체는 동일한 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제2 전기 전도성 라인은 접지에 연결되고 제1 전기 전도성 라인은 임의의 접지에 연결되지 않음 -; 제1 방향을 따라 연장되고 임의의 접지에 연결되지 않는 쉴드 - 쉴드는 전송 라인 조립체를 적어도 부분적으로 둘러싸고 이로부터 이격됨 -; 및 쉴드와 전송 라인 조립체 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 포함한다.

항목 2는 항목 1의 전기 시스템으로서, 제2 유전 재료는 전송 라인 조립체를 둘러싼다.

항목 3은 항목 2의 전기 시스템으로서, 쉴드는 제2 유전 재료를 둘러싼다.

항목 4는 항목 1 내지 항목 3 중 어느 하나의 전기 시스템으로서, 제1 유전 재료는 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전한다.

항목 5는 항목 1 내지 항목 4 중 어느 하나의 전기 시스템으로서, 제2 유전 재료는 쉴드와 전송 라인 조립체 사이의 전체 공간을 충전한다.

항목 6은 항목 1 내지 항목 5 중 어느 하나의 전기 시스템으로서, 제1 및 제2 전기 전도성 라인은 동일한 폭을 갖는다.

항목 7은 항목 1 내지 항목 6 중 어느 하나의 전기 시스템으로서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인의 넓은 상부 측면은 제2 전기 전도성 라인의 넓은 하부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전한다.

항목 8은 항목 7의 전기 시스템으로서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전한다.

항목 9는 항목 7 내지 항목 8 중 어느 하나의 전기 시스템으로서, 제1, 제2 및 제3 전기 전도성 라인은 스택으로 배열된다.

항목 10은 항목 7 내지 항목 9 중 어느 하나의 전기 시스템으로서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성한다.

항목 11은 항목 1 내지 항목 6 중 어느 하나의 전기 시스템으로서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인은 제1 전기 전도성 라인에 인접하게 에지 방향으로 배열되고, 제3 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전한다.

항목 12는 항목 11의 전기 시스템으로서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전한다.

항목 13은 항목 11 또는 항목 12의 전기 시스템으로서, 제1 및 제3 전기 전도성 라인은 동일한 평면 내에 배열된다.

항목 14는 항목 11 내지 항목 13 중 어느 하나의 전기 시스템으로서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성한다.

항목 15는 항목 1 내지 항목 14 중 어느 하나의 전기 시스템으로서, 쉴드의 내부 측면 상에 배열된 제3 손실 유전 재료를 추가로 포함하고, 제2 유전 재료는 전송 라인 조립체와 제3 손실 유전 재료 사이에 배열된다.

항목 16은 항목 15의 전기 시스템으로서, 제3 손실 유전 재료는 전기적 손실성, 자기적 손실성, 또는 이의 조합이다.

항목 17은 항목 15의 전기 시스템으로서, 제3 손실 유전 재료는 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함한다.

항목 18은 전기 시스템이며, 상기 전기 시스템은 동일한 제1 방향을 따라 연장되는 복수의 이격된 전송 라인 조립체 - 각각의 전송 라인 조립체는 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제2 전기 전도성 라인은 접지에 연결되고 제1 전기 전도성 라인은 임의의 접지에 연결되지 않음 -; 인접한 전송 라인 조립체로부터 이격되고 이들 사이에 배열된 비접지 쉴드; 및 각각의 이격된 전송 라인 조립체와 각각의 비접지 쉴드 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 포함한다.

항목 19는 항목 18의 전기 시스템으로서, 제2 유전 재료는 전송 라인 조립체를 둘러싼다.

항목 20은 항목 18 또는 항목 19의 전기 시스템으로서, 쉴드는 제2 유전 재료를 둘러싼다.

항목 21은 항목 18 내지 항목 20 중 어느 하나의 전기 시스템으로서, 제1 유전 재료는 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전한다.

항목 22는 항목 18 내지 항목 21 중 어느 하나의 전기 시스템으로서, 제2 유전 재료는 쉴드와 전송 라인 조립체 사이의 전체 공간을 충전한다.

항목 23은 항목 18 내지 항목 22 중 어느 하나의 전기 시스템으로서, 제1 및 제2 전기 전도성 라인은 동일한 폭을 갖는다.

항목 24는 항목 18 내지 항목 23 중 어느 하나의 전기 시스템으로서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인의 넓은 상부 측면은 제2 전기 전도성 라인의 넓은 하부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전한다.

항목 25는 항목 24의 전기 시스템으로서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전한다.

항목 26은 항목 24 또는 항목 25의 전기 시스템으로서, 제1, 제2 및 제3 전기 전도성 라인은 스택으로 배열된다.

항목 27은 항목 24 내지 항목 26 중 어느 하나의 전기 시스템으로서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성한다.

항목 28은 항목 18의 전기 시스템으로서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인은 제1 전기 전도성 라인에 인접하게 에지 방향으로 배열되고, 제3 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전한다.

항목 29는 항목 28의 전기 시스템으로서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전한다.

항목 30은 항목 28 또는 항목 29의 전기 시스템으로서, 제1 및 제3 전기 전도성 라인은 동일한 평면 내에 배열된다.

항목 31은 항목 28 내지 항목 30 중 어느 하나의 전기 시스템으로서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성한다.

항목 32는 항목 18 내지 항목 31 중 어느 하나의 전기 시스템으로서, 쉴드의 내부 측면 상에 배열된 제3 손실 유전 재료를 추가로 포함하고, 제2 유전 재료는 전송 라인 조립체와 제3 손실 유전 재료 사이에 배열된다.

항목 33은 항목 18 내지 항목 32 중 어느 하나의 전기 시스템으로서, 제3 손실 유전 재료는 전기적 손실성, 자기적 손실성, 또는 이의 조합이다.

항목 34는 항목 18 내지 항목 33 중 어느 하나의 전기 시스템으로서, 제3 손실 유전 재료는 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함한다.

항목 35는 전기 커넥터로서, 상기 전기 커넥터는 절연 하우징; 및 하우징 내에 배열된 항목 1 내지 항목 34 중 어느 하나의 전기 시스템을 포함하고, 전송 라인 조립체의 제1 전기 전도성 라인은 전기 커넥터의 접촉을 형성하고 정합 커넥터의 대응 접촉과 전기적 접촉을 형성하도록 구성된다.

항목 36은 전기 시스템으로서, 상기 전기 시스템은 제1 광측 및 제1 에지를 갖는 전기 전도성 신호 라인; 제2 광측 및 제2 에지를 가지며 신호 라인에 평행하고 이로부터 이격된 전기 전도성 접지 라인 - 신호 라인의 제1 광측은 접지 라인의 제2 광측을 대향함 -; 신호 및 접지 라인으로부터 이격된 비접지 쉴드; 신호 라인과 접지 라인 사이에 배열된 제1 유전 상수를 갖는 제1 유전 재료; 및 쉴드와 둘 모두의 신호 및 접지 라인 사이에 배열된 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료 - 제1 및 제2 유전 재료는 신호 라인과 접지 라인 사이의 공간에 대해 신호 라인을 따라 전파되는 신호의 제한을 향상시키고 향상된 제한은 비접지 쉴드로부터 신호 손실을 감소시킴 - 를 포함한다.

항목 37은 항목 36의 전기 시스템으로서, 제1 유전 재료는 전기 전도성 신호 라인과 전기 전도성 접지 라인 사이의 전체 공간을 충전한다.

항목 38은 항목 36 또는 항목 37의 전기 시스템으로서, 제2 유전 재료는 쉴드와 둘 모두의 신호 및 접지 라인 사이의 전체 공간을 충전한다.

항목 39는 항목 36 내지 항목 38 중 어느 하나의 전기 시스템으로서, 신호 라인과 접지 라인은 동일한 폭을 갖는다.

항목 40은 항목 36 내지 항목 39 중 어느 하나의 전기 시스템으로서, 에지와 제3 광측을 갖는 제2 전기 전도성 신호 라인을 추가로 포함하고, 제2 전기 전도성 신호 라인의 제3 광측은 제1 전기 전도성 신호 라인에 마주보는 제2 전기 전도성 접지 라인을 대향하며, 제3 전기 전도성 신호 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이에 배열된다.

항목 41은 항목 40의 전기 시스템으로서, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이의 전체 공간을 충전한다.

항목 42는 항목 40 또는 항목 41의 전기 시스템으로서, 제1, 제2, 및 제3 전기 전도성 라인은 스택으로 배열된다.

항목 43은 항목 40 내지 항목 42 중 어느 하나의 전기 시스템으로서, 제1 및 제3 전기 전도성 신호 라인은 차동 신호 쌍을 형성한다.

항목 44는 항목 36의 전기 시스템으로서, 제1 전기 전도성 신호 라인에 인접한 에지와 제3 광측을 갖는 제3 전기 전도성 신호 라인을 추가로 포함하고, 제2 전기 전도성 신호 라인의 제3 광측은 제2 전기 전도성 접지 라인의 제2 광측을 대향하며, 제3 전기 전도성 신호 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이에 배열된다.

항목 45는 항목 44의 전기 시스템으로서, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이의 전체 공간을 충전한다.

항목 46은 항목 44 또는 항목 45의 전기 시스템으로서, 제1 및 제3 전기 전도성 라인은 동일한 평면 내에 배열된다.

항목 47은 항목 44 내지 항목 46 중 어느 하나의 전기 시스템으로서, 제1 및 제3 전기 전도성 신호 라인은 차동 신호 쌍을 형성한다.

항목 48은 항목 36의 전기 시스템으로서, 쉴드의 내부 측면 상에 배열된 제3 손실 유전 재료를 추가로 포함하고, 제2 유전 재료는 제3 손실 유전 재료와 전송 라인 조립체 사이에 배열된다.

항목 49는 항목 48의 전기 시스템으로서, 제3 손실 유전 재료는 전기적 손실성, 자기적 손실성, 또는 이의 조합이다.

항목 50은 항목 48의 전기 시스템으로서, 제3 손실 유전 재료는 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함한다.

항목 51은 항목 36 내지 항목 50 중 어느 하나의 전기 시스템으로서, 신호 손실은 반사 손실, 흡수 손실, 방사선 손실, 또는 이의 조합을 포함한다.

항목 52는 전기 커넥터로서, 상기 전기 커넥터는 절연 하우징; 및 하우징 내에 배열된 항목 36 내지 항목 51 중 어느 하나의 전기 시스템을 포함하고, 제1 전기 전도성 신호 라인은 전기 커넥터의 접촉을 형성하고 정합 커넥터의 대응 접촉과 전기적 접촉을 형성하도록 구성된다.

항목 53은 항목 1 내지 항목 52 중 어느 하나의 전기 시스템으로서, 접지는 0이 아닌 전위(nonzero potential)에 있다.

항목 54는 전기 시스템이며, 상기 전기 시스템은 전송 라인 조립체 - 전송 라인 조립체는 동일한 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제1 전기 전도성 라인이 아닌 제2 전기 전도성 라인은 접지에 연결되도록 구성됨 -; 전송 라인 조립체로부터 전기적으로 절연되고 전송 라인 조립체를 둘러싸며 제1 방향을 따라 연장되는 쉴드 조립체 - 쉴드 조립체는 내부 손실 유전 층 및 내부 손실 유전 층 상에 배열된 외부 금속 층을 포함함 -; 및 쉴드 조립체와 전송 라인 조립체 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 포함한다.

항목 55는 항목 54의 전기 시스템으로서, 내부 손실 유전 층은 전기적 손실성, 자기적 손실성, 또는 이의 조합이다.

항목 56은 항목 54 또는 항목 55의 전기 시스템으로서, 내부 손실 유전 층은 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함한다.

항목 57은 항목 54 내지 항목 56 중 어느 하나의 전기 시스템으로서, 복수의 신장 암을 추가로 포함하고, 각각의 신장 암의 제1 단부는 전송 라인 조립체에 부착되고, 각각의 신장 암의 마주보는 제2 단부는 쉴드 조립체에 부착되고, 복수의 신장 암은 쉴드 조립체에 의해 형성된 엔클로져 내에 전송 라인 조립체를 매달린 상태로 유지시킨다.

항목 58은 항목 57의 전기 시스템으로서, 각각의 신장 암은 제2 유전 재료를 포함한다.

항목 59는 항목 57 또는 항목 58의 전기 시스템으로서, 각각의 신장 암은 제1 유전 재료를 포함한다.

달리 지시되지 않는 한, 명세서 및 청구범위에서 사용되는, 특징부의 크기, 양 및 물리적 특성을 표현하는 모든 수치는 "약"이라는 용어에 의해 수식되는 것으로 이해되어야 한다. 따라서, 반대로 지시되지 않는한, 전술된 명세서 및 첨부된 청구범위에 기재된 수치 파라미터는 당업자가 본 명세서에 개시된 교시 내용을 이용하여 얻고자 하는 원하는 특성에 따라 변할 수 있는 근사치이다.

본 명세서에 인용된 모든 참고 문헌들 및 공보들은 그들이 본 발명과 직접적으로 모순될 수 있는 경우를 제외하고는, 명백히 전체적으로 본 개시 내용에 참고로 포함된다. 특정의 실시 형태들이 본 명세서에 예시되고 기술되어 있지만, 당업자라면 본 발명의 범위를 벗어나지 않고 다양한 대안 및/또는 등가의 구현들이 도시되고 기술된 특정의 실시 형태를 대신할 수 있다는 것을 잘 알 것이다. 본 출원은 본 명세서에 기술된 특정 실시 형태의 임의의 적응들 또는 변형들을 포함하도록 의도된다. 따라서, 본 발명은 오직 청구범위 및 이의 등가물에 의해서만 한정되는 것으로 의도된다.

Claims

전기 시스템으로서,
전송 라인 조립체 - 전송 라인 조립체는 동일한 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제2 전기 전도성 라인은 접지에 연결되고 제1 전기 전도성 라인은 임의의 접지에 연결되지 않음 -;
제1 방향을 따라 연장되고 임의의 접지에 연결되지 않는 쉴드 - 쉴드는 전송 라인 조립체를 적어도 부분적으로 둘러싸고 이로부터 이격됨 -; 및
쉴드와 전송 라인 조립체 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 포함하는 전기 시스템.
제1항에 있어서, 제2 유전 재료는 전송 라인 조립체를 둘러싸는 전기 시스템.
제2항에 있어서, 쉴드는 제2 유전 재료를 둘러싸는 전기 시스템.
제1항에 있어서, 제1 유전 재료는 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전하는 전기 시스템.
제1항에 있어서, 제2 유전 재료는 쉴드와 전송 라인 조립체 사이의 전체 공간을 충전하는 전기 시스템.
제1항에 있어서, 제1 및 제2 전기 전도성 라인은 동일한 폭을 갖는 전기 시스템.
제1항에 있어서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인의 넓은 상부 측면은 제2 전기 전도성 라인의 넓은 하부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하는 전기 시스템.
제7항에 있어서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전하는 전기 시스템.
제7항에 있어서, 제1, 제2 및 제3 전기 전도성 라인은 스택으로 배열되는 전기 시스템.
제7항에 있어서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성하는 전기 시스템.
제1항에 있어서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인은 제1 전기 전도성 라인에 인접하게 에지 방향으로 배열되고, 제3 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하는 전기 시스템.
제11항에 있어서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전하는 전기 시스템.
제11항에 있어서, 제1 및 제3 전기 전도성 라인은 동일한 평면 내에 배열되는 전기 시스템.
제11항에 있어서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성하는 전기 시스템.
제1항에 있어서, 쉴드의 내부 측면 상에 배열된 제3 손실 유전 재료를 추가로 포함하고, 제2 유전 재료는 전송 라인 조립체와 제3 손실 유전 재료 사이에 배열되는 전기 시스템.
제15항에 있어서, 제3 손실 유전 재료는 전기적 손실성, 자기적 손실성, 또는 이의 조합인 전기 시스템.
제15항에 있어서, 제3 손실 유전 재료는 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함하는 전기 시스템.
전기 시스템으로서,
동일한 제1 방향을 따라 연장되는 복수의 이격된 전송 라인 조립체 - 각각의 전송 라인 조립체는 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제2 전기 전도성 라인은 접지에 연결되고 제1 전기 전도성 라인은 임의의 접지에 연결되지 않음 -;
인접한 전송 라인 조립체로부터 이격되고 이들 사이에 배열된 비접지 쉴드; 및
각각의 이격된 전송 라인 조립체와 각각의 비접지 쉴드 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 포함하는 전기 시스템.
제18항에 있어서, 제2 유전 재료는 전송 라인 조립체를 둘러싸는 전기 시스템.
제19항에 있어서, 쉴드는 제2 유전 재료를 둘러싸는 전기 시스템.
제18항에 있어서, 제1 유전 재료는 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전하는 전기 시스템.
제18항에 있어서, 제2 유전 재료는 쉴드와 전송 라인 조립체 사이의 전체 공간을 충전하는 전기 시스템.
제18항에 있어서, 제1 및 제2 전기 전도성 라인은 동일한 폭을 갖는 전기 시스템.
제18항에 있어서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인의 넓은 상부 측면은 제2 전기 전도성 라인의 넓은 하부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하는 전기 시스템.
제24항에 있어서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전하는 전기 시스템.
제24항에 있어서, 제1, 제2 및 제3 전기 전도성 라인은 스택으로 배열되는 전기 시스템.
제24항에 있어서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성하는 전기 시스템.
제18항에 있어서, 전송 라인 조립체는 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하는 제3 전기 전도성 라인을 추가로 포함하고, 제3 전기 전도성 라인은 제1 전기 전도성 라인에 인접하게 에지 방향으로 배열되고, 제3 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고, 제3 전기 전도성 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하는 전기 시스템.
제28항에 있어서, 제1 유전 재료는 제3 전기 전도성 라인과 제2 전기 전도성 라인 사이의 전체 공간을 충전하는 전기 시스템.
제28항에 있어서, 제1 및 제3 전기 전도성 라인은 동일한 평면 내에 배열되는 전기 시스템.
제28항에 있어서, 제1 및 제3 전기 전도성 라인은 차동 신호 쌍을 형성하는 전기 시스템.
제18항에 있어서, 쉴드의 내부 측면 상에 배열된 제3 손실 유전 재료를 추가로 포함하고, 제2 유전 재료는 전송 라인 조립체와 제3 손실 유전 재료 사이에 배열되는 전기 시스템.
제18항에 있어서, 제3 손실 유전 재료는 전기적 손실성, 자기적 손실성, 또는 이의 조합인 전기 시스템.
제18항에 있어서, 제3 손실 유전 재료는 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함하는 전기 시스템.
전기 커넥터로서,
절연 하우징; 및
하우징 내에 배열된 제1항 내지 제34항 중 어느 한 항의 전기 시스템을 포함하고, 전송 라인 조립체의 제1 전기 전도성 라인은 전기 커넥터의 접촉을 형성하고 정합 커넥터의 대응 접촉과 전기적 접촉을 형성하도록 구성되는 전기 커넥터.
전기 시스템으로서,
제1 광측 및 제1 에지를 갖는 전기 전도성 신호 라인;
제2 광측 및 제2 에지를 가지며 신호 라인에 평행하고 이로부터 이격된 전기 전도성 접지 라인 - 신호 라인의 제1 광측은 접지 라인의 제2 광측을 대향함 -;
신호 및 접지 라인으로부터 이격된 비접지 쉴드;
신호 라인과 접지 라인 사이에 배열된 제1 유전 상수를 갖는 제1 유전 재료; 및
쉴드와 둘 모두의 신호 및 접지 라인 사이에 배열된 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료 - 제1 및 제2 유전 재료는 신호 라인과 접지 라인 사이의 공간에 대해 신호 라인을 따라 전파되는 신호의 제한을 향상시키고 향상된 제한은 비접지 쉴드로부터 신호 손실을 감소시킴 - 를 포함하는 전기 시스템.
제36항에 있어서, 제1 유전 재료는 전기 전도성 신호 라인과 전기 전도성 접지 라인 사이의 전체 공간을 충전하는 전기 시스템.
제36항에 있어서, 제2 유전 재료는 쉴드와 둘 모두의 신호 및 접지 라인 사이의 전체 공간을 충전하는 전기 시스템.
제36항에 있어서, 신호 라인과 접지 라인은 동일한 폭을 갖는 전기 시스템.
제36항에 있어서, 에지와 제3 광측을 갖는 제2 전기 전도성 신호 라인을 추가로 포함하고, 제2 전기 전도성 신호 라인의 제3 광측은 제1 전기 전도성 신호 라인에 마주보는 제2 전기 전도성 접지 라인을 대향하며, 제3 전기 전도성 신호 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이에 배열되는 전기 시스템.
제40항에 있어서, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이의 전체 공간을 충전하는 전기 시스템.
제40항에 있어서, 제1, 제2, 및 제3 전기 전도성 라인은 스택으로 배열되는 전기 시스템.
제40항에 있어서, 제1 및 제3 전기 전도성 신호 라인은 차동 신호 쌍을 형성하는 전기 시스템.
제36항에 있어서, 제1 전기 전도성 신호 라인에 인접한 에지와 제3 광측을 갖는 제3 전기 전도성 신호 라인을 추가로 포함하고, 제2 전기 전도성 신호 라인의 제3 광측은 제2 전기 전도성 접지 라인의 제2 광측을 대향하며, 제3 전기 전도성 신호 라인은 임의의 접지에 연결되지 않고, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이에 배열되는 전기 시스템.
제44항에 있어서, 제1 유전 재료는 제3 전기 전도성 신호 라인과 제2 전기 전도성 접지 라인 사이의 전체 공간을 충전하는 전기 시스템.
제44항에 있어서, 제1 및 제3 전기 전도성 라인은 동일한 평면 내에 배열되는 전기 시스템.
제44항에 있어서, 제1 및 제3 전기 전도성 신호 라인은 차동 신호 쌍을 형성하는 전기 시스템.
제36항에 있어서, 쉴드의 내부 측면 상에 배열된 제3 손실 유전 재료를 추가로 포함하고, 제2 유전 재료는 제3 손실 유전 재료와 전송 라인 조립체 사이에 배열되는 전기 시스템.
제48항에 있어서, 제3 손실 유전 재료는 전기적 손실성, 자기적 손실성, 또는 이의 조합인 전기 시스템.
제48항에 있어서, 제3 손실 유전 재료는 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함하는 전기 시스템.
제36항에 있어서, 신호 손실은 반사 손실, 흡수 손실, 방사선 손실, 또는 이의 조합을 포함하는 전기 시스템.
전기 커넥터로서,
절연 하우징; 및
하우징 내에 배열된 제36항의 전기 시스템을 포함하고, 제1 전기 전도성 신호 라인은 전기 커넥터의 접촉을 형성하고 정합 커넥터의 대응 접촉과 전기적 접촉을 형성하도록 구성되는 전기 커넥터.
제1항, 제18항 또는 제36항 중 어느 한 항에 있어서, 접지는 0이 아닌 전위에 있는 전기 시스템.
전기 시스템으로서,
전송 라인 조립체 - 전송 라인 조립체는 동일한 제1 방향을 따라 연장되는 이격된 제1 및 제2 전기 전도성 라인 및 제1 전기 전도성 라인과 제2 전기 전도성 라인 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수를 갖는 제1 유전 재료를 포함하고, 각각의 제1 및 제2 전기 전도성 라인은 마주보는 넓은 상부 및 하부 측면 및 마주보는 좁은 에지를 포함하고 제1 전기 전도성 라인의 넓은 하부 측면은 제2 전기 전도성 라인의 넓은 상부 측면을 대향하고 제1 전기 전도성 라인이 아닌 제2 전기 전도성 라인은 접지에 연결되도록 구성됨 -;
전송 라인 조립체로부터 전기적으로 절연되고 전송 라인 조립체를 둘러싸며 제1 방향을 따라 연장되는 쉴드 조립체 - 쉴드 조립체는 내부 손실 유전 층 및 내부 손실 유전 층 상에 배열된 외부 금속 층을 포함함 -; 및
쉴드 조립체와 전송 라인 조립체 사이의 공간을 적어도 부분적으로 충전하고 제1 유전 상수 미만의 제2 유전 상수를 갖는 제2 유전 재료를 포함하는 전기 시스템.
제54항에 있어서, 내부 손실 유전 층은 전기적 손실성, 자기적 손실성, 또는 이의 조합인 전기 시스템.
제54항에 있어서, 내부 손실 유전 층은 카본 블랙, 중합체성 재료, 무기 재료, 또는 이의 조합을 포함하는 전기 시스템.
제54항에 있어서, 복수의 신장 암을 추가로 포함하고, 각각의 신장 암의 제1 단부는 전송 라인 조립체에 부착되고, 각각의 신장 암의 마주보는 제2 단부는 쉴드 조립체에 부착되고, 복수의 신장 암은 쉴드 조립체에 의해 형성된 엔클로져 내에 전송 라인 조립체를 매달린 상태로 유지시키는 전기 시스템.
제57항에 있어서, 각각의 신장 암은 제2 유전 재료를 포함하는 전기 시스템.
제57항에 있어서, 각각의 신장 암은 제1 유전 재료를 포함하는 전기 시스템.