KR20150089177A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20150089177A
KR20150089177A KR1020140009469A KR20140009469A KR20150089177A KR 20150089177 A KR20150089177 A KR 20150089177A KR 1020140009469 A KR1020140009469 A KR 1020140009469A KR 20140009469 A KR20140009469 A KR 20140009469A KR 20150089177 A KR20150089177 A KR 20150089177A
Authority
KR
South Korea
Prior art keywords
leads
mold part
semiconductor device
lead
insulating
Prior art date
Application number
KR1020140009469A
Other languages
English (en)
Other versions
KR102192997B1 (ko
Inventor
이윤승
이진형
장길용
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140009469A priority Critical patent/KR102192997B1/ko
Priority to US14/448,190 priority patent/US9711435B2/en
Priority to EP15152471.7A priority patent/EP2899754B1/en
Publication of KR20150089177A publication Critical patent/KR20150089177A/ko
Application granted granted Critical
Publication of KR102192997B1 publication Critical patent/KR102192997B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 소자가 개시된다. 개시된 반도체 소자는 적어도 하나의 반도체 칩이 배치되는 프레임부; 상기 반도체 칩에 전기적으로 접속되는 다수의 리드; 및 상기 반도체 칩과 다수의 리드의 일부를 감싸도록 상기 프레임부에 형성되는 몰드부;를 포함하며, 상기 다수의 리드는 서로 인접하는 각 리드 간 가장 가까운 부분의 간격이 2.9㎜∼5.0㎜로 설정될 수 있다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자에 관한 것으로, 특히 인쇄회로기판에 솔더링되는 다수의 리드를 구비한 반도체 소자에 관한 것이다.
일반적으로 반도체 소자의 하나인 전계 효과 트랜지스터(Field Effect Transistor, FET)는 접합형 FET, MOS형 FET 및 GaAs형 FET로 구분된다. 접합형 FET는 오디오 기기 등 아날로그 회로에 많이 이용되고, MOS형 FET는 주로 마이크로컴퓨터 등의 디지털 IC에 사용되고 있으며, GaAs형FET는 위성방송 수신 등의 마이크로파의 증폭에 사용된다.
이와 같은 FET는 크게 나누어 소신호 트랜지스터와 파워트랜지스터로 분류하며 파워트랜지스터는 통상 1W이상의 것을 가리킨다. 이러한 파워트랜지스터는 소신호 트랜지스터에 비해 최대 콜렉터 전류와 최대 콜렉터 손실이 크고 발열에 대비하여 사이즈가 크고 금속으로 쉴드되어 있거나 방열핀이 구비되기도 한다.
그런데 이와 같은 파워트랜지스터(예를 들면, 스위치용 FET)의 경우, 리드 간 간격이 매우 협소하게 배치되어 있다. 이에 따라 고습 조건 하에서 결로로 인해 리드 간 단락이 발생하고, 단자 간 솔더링 볼 불량 및 이물에 의한 단락이 발생하는 문제가 있었다.
또한, 파워트랜지스터에서 발생하는 열을 냉각하기 위해, 프레임부를 히트 싱크에 나사결합하고 프레임부와 히트 싱크 상에 열 전도 컴파운드 등을 도포하여 파워트랜지스터 내부에 배치된 반도체 칩에서 발행하는 열을 효율적으로 방열한다.
이 경우, 리드와 히트 싱크 간 간격 역시 협소하게 배치됨에 따라 상술한 각 리드 간에 발생할 수 있는 단락 문제를 제공하는 요인이 되고 있다.
한편, 상기와 같이 각 리드 간 간격 및 리드와 히트 싱크 간 간격이 협소하게 이루어짐에 따라 일어나는 상기 단락 문제를 해소하기 위해, 반도체 소자를 인쇄회로기판에 솔더링한 후 다수의 리드를 절연하기 위해 방수공정 즉, 소정 량의 방수재(예를 들면, 실란트 등)를 다수의 리드에 도포하여 리드 간 단락 등의 불량요소를 제거하고 있다.
그런데 상기 방수 공정 시 방수재의 도포 위치에 대한 오류가 자주 나타남에 따라 상술한 단락 문제가 여전히 해소되지 못하는 것은 물론, 제작 공정에 방수 공정이 추가됨에 따라 생산성이 저하되는 문제가 있었다.
본 발명은 다수의 리드 간 협소한 간격으로 인해 발생하는 단락 문제를 근본적으로 해소하기 위한 반도체 소자를 제공하는 데 그 목적이 있다.
본 발명은 상기 목적을 달성하기 위해, 적어도 하나의 반도체 칩이 배치되는 프레임부; 상기 반도체 칩에 전기적으로 접속되는 다수의 리드; 상기 반도체 칩과 다수의 리드의 일부를 감싸도록 상기 프레임부에 형성되는 몰드부;를 포함하며, 상기 다수의 리드는 서로 인접하는 각 리드 간 가장 가까운 부분의 간격이 2.9㎜∼5.0㎜인 반도체 소자를 제공한다.
상기 다수의 리드는 각각 지그가 파지하는 파지부가 형성되며, 상기 각 리드의 파지부는 상기 각 리드 간 가장 가까운 부분일 수 있다.
상기 다수의 리드의 파지부를 감싸는 적어도 하나의 절연튜브를 더 포함할 수 있다.
상기 다수의 리드 중 적어도 어느 하나의 리드의 일부를 감싸는 절연몰드부를 더 포함할 수 있다. 이 경우, 상기 절연몰드부는 상기 리드에 대하여 상기 몰드부 외부로 노출된 영역 중 상기 몰드부에 인접한 부분을 감쌀 수 있다. 또한, 상기 절연 몰드부는 상기 몰드부와 일체로 형성될 수 있다.
상기 다수의 리드는 길이 방향을 따라 중앙을 중심으로 절곡될 수 있다.
또한, 상기 다수의 리드는 횡단면이 V자 형상으로 이루어지는 것도 물론 가능하다. 이때, 상기 다수의 리드는 절곡 방향이 반대가 되도록 교대로 일렬 배치될 수 있다.
상기 다수의 리드는 상기 몰드부의 후면으로부터 2.9㎜∼5.0㎜ 이격된 위치에 배치될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자를 나타내는 정면도이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 소자를 나타내는 측면도이다.
도 3은 도 1에 도시된 반도체 소자의 다수의 리드 중 가운데 리드를 절곡한 후 절연튜브를 삽입하는 상태를 나타내는 사시도이다.
도 4는 본 발명의 제2 실시예에 따른 반도체 소자를 나타내는 정면도이다.
도 5는 본 발명의 제3 실시예에 따른 반도체 소자를 나타내는 사시도이다.
도 6은 도 5에 표시된 Ⅵ-Ⅵ선을 따라 나타내는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 대하여 상세하게 설명한다. 이하에서 설명되는 실시예는 본 발명의 이해를 돕기 위하여 예시적으로 나타낸 것이며, 본 발명은 여기서 설명되는 실시예와 다르게 다양하게 변형되어 실시될 수 있음이 이해되어야 할 것이다. 다만, 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성요소에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명 및 구체적인 도시를 생략한다. 또한, 첨부된 도면은 발명의 이해를 돕기 위하여 실제 축척대로 도시된 것이 아니라 일부 구성요소의 치수가 과장되게 도시될 수 있다.
이하에서 설명하는 제1 내지 제3 실시예에서는 스위칭용 FET를 예를 들어 설명하지만, 본 발명에 따른 반도체 소자는 이에 제한되지 않고 다수의 리드를 구비한 반도체 소자이면 족하다.
도 1 및 도 2를 참조하여 본 발명의 제1 실시예에 따른 반도체 소자(10)의 구성을 설명한다. 도 1은 본 발명의 제1 실시예에 따른 반도체 소자를 나타내는 정면도이고, 도 2는 본 발명의 제1 실시예에 따른 반도체 소자를 히트 싱크에 체결한 상태를 나타내는 측면도이다.
반도체 소자(10)는 도 1과 같이 다수의 반도체 칩(11a,11b), 프레임부(12), 몰드부(13) 및 제1 내지 제3 리드(14,15,16)를 포함한다.
다수의 반도체 칩(11a,11b)은 소정의 회로를 포함하며, 프레임부(12)의 일면에 고정 배치된다.
프레임부(12)는 소정의 면적을 가지는 플레이트 형상으로 이루어진다. 상기 프레임부(12)는 일측에 반도체 소자를(10) 소정의 구조물 예를 들면, 도 2에 도시된 히트 싱크(23)에 고정시키기 위한 체결나사(F)가 관통하는 체결구멍(13a)이 형성된다. 상기 프레임부(12)는 반도체 칩(11a,11b)에서 발열을 방열하기 위해 열전도도가 높은 금속재로 이루어질 수 있다. 이 경우, 프레임부(12)는 히트 싱크(23)와 접촉하는 면에 열전달 콤파운드를 도포하여 히트 싱크(23)로의 열전달 효율을 향상시킬 수 있다.
몰드부(13)는 상기 프레임부(12)에 형성되며, 상기 다수의 반도체 칩(11a,11b)과 제1 내지 제3 리드(14,15,16)의 일부를 감싼다. 몰드부(13)는 절연 수지로 이루어지는 것이 바람직하다.
제1 내지 제3 리드(14,15,16)는 인쇄회로기판(20)의 다수의 스루홀(21)에 각각 삽입 및 솔더링된다. 상기 제1 리드(14) 및 제3 리드(16)는 각각 연결배선(17a,17b)을 통해 제1 및 제3 리드(14,16)의 각 상단부(14b,16b)가 반도체 칩(11a,11b)에 접속된다. 이 경우, 제1 리드(14)는 신호 입력 단자이고, 제3 리드(16)는 신호 출력 단자에 해당할 수 있다. 상기 제2 리드(15)는 프레임부(12)에 접속되며 접지 단자에 해당할 수 있다.
상기 제1 내지 제3 리드(14,15,16)는 상술한 바와 같이 각각 신호 입력 단자, 접지 단자 및 신호 출력 단자에 한정되지 않고, 각 리드(14,15,16)와 반도체 칩(11a,11b), 프레임부(12) 간의 접속을 달리하는 경우 각 리드(14,15,16)의 역할은 바뀔 수 있다.
상기 제1 및 제2 리드(14,15) 사이의 제1 간격(D1)과 제2 리드(15) 및 제3 리드(16) 간의 제2 간격(D2)은 각각 2.9㎜∼5.0㎜로 이루어질 수 있다. 상기 제1 및 제2 간격(D1,D2)은 반도체 소자(10)가 고습 조건에서 결로로 인해 각 리드(14,15,16) 간 단락이 발생하는 것을 최소화하고, 각 리드(14,15,16) 간 솔더링 볼 불량 및 이물에 의한 단락의 발생을 최소화할 수 있는 거리이다.
또한, 제1 및 제2 간격(D1,D2)은 상기 제1 및 제2 리드(14,15)의 서로 가장 인접한 부분에 적용되고, 상기 제2 및 제3 리드(15,16)의 서로 가장 인접한 부분에 적용되는 것이 바람직하다.
즉, 제1 내지 제3 리드(14,15,16)는, 사용 조건에 따라 각 리드 중 적어도 어느 하나의 리드를 절곡하는 경우, 소정의 지그(미도시)가 제1 내지 제3 리드(14,15,16)를 안정적으로 클램핑하기 위해 파지부(14a,15a,16a)를 형성한다.
도 1을 참조하면, 상기 각 파지부(14a,15a,16a)는 각 리드(14,15,16)의 폭보다 다소 넓게 형성된다. 이 경우, 각 리드(14,15,16)에서 서로 가장 인접한 부분은 파지부(14a,15a,16a)가 될 수 있다. 따라서, 각 리드(14,15,16)에 파지부(14a,15a,16a)가 형성되는 경우, 제1 간격(D1)은 제1 리드(14)의 파지부(14a)와 제2 리드(15)의 파지부(15a)의 간격에 대응하고, 제2 간격은 제2 리드(15)의 파지부(15a)와 제3 리드(16)의 파지부(16a)의 간격에 대응한다.
도 2를 참조하면, 제1 내지 제3 리드(14,15,16)는 프레임부(12)를 히트 싱크(23)에 고정하는 경우, 제1 내지 제3 리드(14,15,16)와 히트 싱크(23) 간의 제3 간격(D3)은 2.9㎜∼5.0㎜로 이루어질 수 있다. 상기 제3 간격(D3)은 반도체 소자(10)가 고습 조건에서 결로로 인해 각 리드(14,15,16)와 히트 싱크(23) 간 단락이 발생하는 것을 최소화할 수 있는 거리이다.
이와 같이 제1 내지 제3 리드(14,15,16)와 히트 싱크(23) 간 제3 간격(D3)을 유지할 수 있도록 몰드부(12)의 후면으로부터 각 리드(14,15,16)의 후면 간의 간격 대응하는 몰드부(13)의 후방 두께(T)를 상기 제3 간격(D3)에 대응하도록 형성할 수 있다.
또한, 상술한 바와 같이 몰드부(13)의 후방 두께(T)를 조절하는 대신에, 제1 내지 제3 리드(14,15,16)의 위치를 몰드부(13)의 전방으로 위치 이동하여 상기 제3 간격(D3)을 설정하는 것도 물론 가능하다.
도 3은 도 1에 도시된 반도체 소자의 다수의 리드 중 가운데 리드를 절곡한 후 절연튜브를 삽입하는 상태를 나타내는 사시도이다.
도 3을 참조하면, 반도체 소자(10)의 제1 내지 제3 리드(14,15,16) 간 상술한 단락 문제를 더욱 효과적으로 방지하기 위해, 제1 내지 제3 리드(14,15,16) 중 적어도 어느 하나에 절연부재(30)를 결합할 수 있다. 반도체 소자(10)의 리드(14,15,16)가 3개인 경우, 각 리드(14,15,16) 중 가운데 위치한 제2 리드(15)에 절연부재(30)를 결합하는 것이 최소 개수의 절연부재(30)를 사용하는 예가 될 수 있다.
상기 절연부재(30)는 리드(14,15,16)에 결합 및 분리가 가능하도록 튜브 형상으로 이루어질 수 있다. 아울러, 절연부재(30)는 도 3과 같이, 제2 리드(15)를 절곡한 상태에서 제2 리드(15)에 용이하게 결합할 수 있도록 플렉시블하게 이루어질 수 있다.
또한, 절연부재(30)의 길이(L1)는 제2 리드(15)의 파지부(15a)를 감쌀 수 있는 길이(L2)에 대응하도록 형성할 수 있다. 하지만, 절연부재(30)의 길이(L1)는 이에 제한되지 않고 파지부(15a) 및 제2 리드(15)의 절곡된 부분(15b)까지 감싸거나 그 이상 길게 형성하는 것도 물론 가능하다.
도 4는 본 발명의 제2 실시예에 따른 반도체 소자(100)를 나타내는 정면도이다.
도 4를 참고하면, 반도체 소자(100)는 상술한 제1 실시예에 따른 반도체 소자(10)와 대부분 동일한 구조로 이루어진다. 다만, 제2 실시예의 반도체 소자(100)는 제1 내지 제3 리드(114,115,116)에 상기 파지부(14a,15a,15b)가 형성되지 않고, 전체적으로 동일한 폭을 형성한다.
이 경우, 각 서로 인접한 제1 및 제2 리드(114,115) 간 제4 간격(D4)과 제2 및 제3 리드(115,116) 간 제5 간격(D5)은 제1 실시예와 마찬가지로 각각 2.9㎜∼5.0㎜로 설정될 수 있다.
또한, 반도체 소자(100)의 절연몰드부(10)는 제2 리드(115)에 대하여 몰드부(113) 외부로 노출된 영역 중 몰드부(113)에 인접한 부분을 감싸는 것도 가능하다. 절연몰드부(130)는 몰드부(113)로부터 연장 형성될 수 있으며, 이 경우 몰드부(113)에 일체로 형성된다.
제2 실시예에서도 절연몰드부(130)는 제2 리드(115)를 감싸는 것을 예로 들었으나, 이에 제한되지 않고 제1 내지 제3 리드(114,115,116) 중 적어도 어느 하나를 감싸도록 형성할 수 있다. 또한, 리드가 3개 이상인 반도체 소자의 경우에도 절연몰드부(130)를 1열 또는 복수 열로 배열된 리드에 적절히 형성할 수 있다.
도 4에서 미설명 부호 112는 프레임부이고, 112a는 체결구멍이고, 113은 몰드부를 각각 나타낸다.
도 5는 본 발명의 제3 실시예에 따른 반도체 소자를 나타내는 사시도이고, 도 6은 도 5에 표시된 Ⅵ-Ⅵ선을 따라 나타내는 단면도이다.
도 5를 참조하면, 제3 실시예에 따른 반도체 소자(200)는 제2 실시예의 반도체 소자(100)와 마찬가지로 각 리드(214,215,216)에 파지부가 형성되지 않는다. 다만, 제3 실시예에 따른 반도체 소자(200)는 제2 실시예와 상이하게 제1 내지 제3 리드(214,215,216)는 각각 길이 방향을 따라 중앙을 중심으로 절곡 형성된다.
이와 같이 각 리드(214,215,216)는 절곡 형성됨에 따라 각각의 횡단면이 V자 형상으로 이루어지되, 바람직하게는 도 6과 같이, 각 리드(214,215,216)의 절곡 방향이 반대가 되도록 교대로 일렬 배치될 수 있다.
상기와 같은 각 리드(214,215,216)의 배열은 제1 및 제2 리드(214,215) 간 가장 인접한 제6 간격(D6)과 제2 및 제3 리드(215,216) 간 가장 인접한 제7 간격(D7)을 2.9㎜∼5.0㎜로 설정할 수 있다.
제3 실시예의 반도체 소자(200)의 경우, 각 리드(214,215,216)를 횡단면이 V자 형상으로 이루어지도록 절곡함으로써, 서로 인접한 리드 간 제6 및 제7 간격(D6,D7)을 넓힐 수 있다.
도 5에서 미설명 부호 212는 프레임부이고, 212a는 체결구멍을 각각 나타낸다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나 이 실시예에 의해 한정되지 않으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형 가능함은 물론이다.
11a,11b: 반도체 칩 12,112,212: 프레임부
13,113,213: 몰드부 14,114,214: 제1 리드
14a,15a,15b: 파지부 15,115,215: 제2 리드
16,116,216: 제3 리드 20: 인쇄회로기판
23: 히트 싱크 30: 절연부재
130: 절연몰드부

Claims (12)

  1. 적어도 하나의 반도체 칩이 배치되는 프레임부;
    상기 반도체 칩에 전기적으로 접속되는 다수의 리드; 및
    상기 반도체 칩과 다수의 리드의 일부를 감싸도록 상기 프레임부에 형성되는 몰드부;를 포함하며,
    상기 다수의 리드는 서로 인접하는 각 리드 간 가장 가까운 부분의 간격이 2.9㎜∼5.0㎜인 반도체 소자.
  2. 제1항에 있어서,
    상기 다수의 리드는 각각 지그가 파지하는 파지부가 형성되며,
    상기 각 리드의 파지부는 상기 각 리드 간 가장 가까운 부분인 것을 특징으로 하는 반도체 소자.
  3. 제2항에 있어서,
    상기 다수의 리드의 파지부를 감싸는 적어도 하나의 절연튜브를 더 포함하는 것을 특징으로 하는 반도체 소자.
  4. 제1항에 있어서,
    상기 다수의 리드 중 적어도 어느 하나의 리드의 일부를 감싸는 절연몰드부를 더 포함하는 것을 특징으로 하는 반도체 소자.
  5. 제4항에 있어서,
    상기 절연몰드부는 상기 리드에 대하여 상기 몰드부 외부로 노출된 영역 중 상기 몰드부에 인접한 부분을 감싸는 것을 특징으로 하는 반도체 소자.
  6. 제4항에 있어서,
    상기 절연 몰드부는 상기 몰드부와 일체로 형성되는 것을 특징으로 하는 반도체 소자.
  7. 제1항에 있어서,
    상기 다수의 리드는 길이 방향을 따라 중앙을 중심으로 절곡되는 것을 특징으로 하는 반도체 소자.
  8. 제1항에 있어서,
    상기 다수의 리드는 횡단면이 V자 형상으로 이루어지는 것을 특징으로 하는 반도체소자.
  9. 제8항에 있어서,
    상기 다수의 리드는 절곡 방향이 반대가 되도록 교대로 일렬 배치되는 것을 특징으로 하는 반도체소자.
  10. 제1항에 있어서,
    상기 다수의 리드는 상기 몰드부의 후면으로부터 2.9㎜∼5.0㎜ 이격된 위치에 배치되는 것을 특징으로 하는 반도체소자.
  11. 다수의 리드를 가지는 반도체 소자에 있어서,
    상기 다수의 리드는 서로 인접하는 각 리드 간 가장 가까운 부분의 간격이 2.9㎜∼5.0㎜인 반도체 소자.
  12. 제11항에 있어서,
    상기 다수의 리드는 상기 반도체 소자의 후면으로부터 2.9㎜∼5.0㎜ 이격된 위치에 배치되는 것을 특징으로 하는 반도체소자.
KR1020140009469A 2014-01-27 2014-01-27 반도체 소자 KR102192997B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140009469A KR102192997B1 (ko) 2014-01-27 2014-01-27 반도체 소자
US14/448,190 US9711435B2 (en) 2014-01-27 2014-07-31 Semiconductor device
EP15152471.7A EP2899754B1 (en) 2014-01-27 2015-01-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009469A KR102192997B1 (ko) 2014-01-27 2014-01-27 반도체 소자

Publications (2)

Publication Number Publication Date
KR20150089177A true KR20150089177A (ko) 2015-08-05
KR102192997B1 KR102192997B1 (ko) 2020-12-18

Family

ID=52394175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009469A KR102192997B1 (ko) 2014-01-27 2014-01-27 반도체 소자

Country Status (3)

Country Link
US (1) US9711435B2 (ko)
EP (1) EP2899754B1 (ko)
KR (1) KR102192997B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418891A2 (en) * 1989-09-22 1991-03-27 Kabushiki Kaisha Toshiba Moulded plastic power semiconductor device
EP0511702A2 (en) * 1991-04-26 1992-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Semiconductor device encapsulated in resin and completely insulated for high voltages
KR20060119465A (ko) * 2005-05-20 2006-11-24 이규순 센서 소자 리드 절연방법 및 리드 절연구

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5245261A (en) * 1975-10-08 1977-04-09 Hitachi Ltd Electronic parts
JPS59115653U (ja) 1983-01-25 1984-08-04 サンケン電気株式会社 絶縁物封止半導体装置
JPS6169160A (ja) * 1984-09-12 1986-04-09 Nec Ic Microcomput Syst Ltd 半導体装置
JPS62155543A (ja) * 1985-12-27 1987-07-10 Toshiba Corp 半導体装置
JPH0328511Y2 (ko) 1987-10-02 1991-06-19
JPH0349400Y2 (ko) 1990-11-22 1991-10-22
JPH0548356U (ja) 1992-04-21 1993-06-25 サンケン電気株式会社 絶縁物封止半導体装置
JPH06349980A (ja) 1993-06-03 1994-12-22 Canon Inc 半導体素子
JPH08236679A (ja) 1995-02-28 1996-09-13 Hitachi Cable Ltd 半導体装置用リードフレーム
US6362517B1 (en) 1999-09-22 2002-03-26 Michael Ray Bell High voltage package for electronic device
DE10142472A1 (de) 2001-08-31 2002-10-31 Infineon Technologies Ag Elektronisches Hochleistung- und Leistungsbauteil mit Ausgangskontaktstiften
KR100958422B1 (ko) 2003-01-21 2010-05-18 페어차일드코리아반도체 주식회사 고전압 응용에 적합한 구조를 갖는 반도체 패키지

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0418891A2 (en) * 1989-09-22 1991-03-27 Kabushiki Kaisha Toshiba Moulded plastic power semiconductor device
EP0511702A2 (en) * 1991-04-26 1992-11-04 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Semiconductor device encapsulated in resin and completely insulated for high voltages
KR20060119465A (ko) * 2005-05-20 2006-11-24 이규순 센서 소자 리드 절연방법 및 리드 절연구

Also Published As

Publication number Publication date
KR102192997B1 (ko) 2020-12-18
US20150214137A1 (en) 2015-07-30
US9711435B2 (en) 2017-07-18
EP2899754B1 (en) 2021-01-20
EP2899754A2 (en) 2015-07-29
EP2899754A3 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
US6777800B2 (en) Semiconductor die package including drain clip
US20160027711A1 (en) Semiconductor module
JP6520437B2 (ja) 半導体装置
US20100258924A1 (en) Pre-molded clip structure
US20090160036A1 (en) Package with multiple dies
US20050285238A1 (en) Integrated transistor module and method of fabricating same
US20130003312A1 (en) Package/heatsink system for electronic device
KR20120004997A (ko) 전기적으로 격리된 후면을 구비한 범프 자기격리형 ＧａＮ 트랜지스터 칩
US20180027645A1 (en) Substrate unit
US11315850B2 (en) Semiconductor device
CN109473410B (zh) 具有顶侧冷却部的smd封装
US9666557B2 (en) Small footprint semiconductor package
JP6480856B2 (ja) 半導体モジュール
WO2019189450A1 (ja) 電力変換装置
CN106611759B (zh) 集成电力封装
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
US8921989B2 (en) Power electronics modules with solder layers having reduced thermal stress
US10062633B2 (en) Substrate unit
KR20150089177A (ko) 반도체 소자
US11967545B2 (en) Semiconductor device
US20060255455A1 (en) Reliability and improved frequency response package for extremely high power density transistors
US10426028B2 (en) Printed circuit board with insulated metal substrate made of steel
JP2022012428A5 (ko)
US20200091043A1 (en) Terminal plate and semiconductor device
CN111244061A (zh) 氮化镓设备的封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant