KR20150089121A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20150089121A
KR20150089121A KR1020140009331A KR20140009331A KR20150089121A KR 20150089121 A KR20150089121 A KR 20150089121A KR 1020140009331 A KR1020140009331 A KR 1020140009331A KR 20140009331 A KR20140009331 A KR 20140009331A KR 20150089121 A KR20150089121 A KR 20150089121A
Authority
KR
South Korea
Prior art keywords
power
line
connection
power supply
supply pad
Prior art date
Application number
KR1020140009331A
Other languages
English (en)
Other versions
KR102145275B1 (ko
Inventor
김재환
최원존
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140009331A priority Critical patent/KR102145275B1/ko
Priority to US14/243,564 priority patent/US9318435B2/en
Publication of KR20150089121A publication Critical patent/KR20150089121A/ko
Priority to US15/070,317 priority patent/US9418936B2/en
Application granted granted Critical
Publication of KR102145275B1 publication Critical patent/KR102145275B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 기술에 따른 반도체 장치는 전원 공급 패드와, 전원 공급 패드의 일측에 배치되며, 제1내부회로로 제1전원을 공급하게 하는 제1파워라인과, 제1내부회로로 제2전원을 공급하게 하는 제2파워라인을 포함하는 파워라인과, 전원 공급 패드와 파워라인을 연결하는 연결라인을 포함하고, 연결라인은 전원 공급 패드와 제1파워라인을 연결하는 복수의 제1연결라인과, 전원 공급 패드와 제2파워라인을 연결하고, 각 제1연결라인 사이에 각각 배치되는 복수의 제2연결라인을 포함하고, 인접하는 적어도 한 쌍의 제1연결라인 또는 인접하는 적어도 한 쌍의 제2연결라인은 상호 연결되는 연결부를 갖는다.

Description

반도체 장치{SEMICONDUCTOR APPRATUS}
본 발명은 반도체 장치에 관한 것으로, 전원 공급 패드와 파워라인을 연결하는 연결라인들을 개선하는 반도체 장치에 관한 것이다.
반도체 장치는 계속해서 고집적화, 고용량화, 고속화되고 있다. 특히, 제한된 면적 내에서 보다 고성능의 반도체 장치를 구현하기 위해서 다양한 노력이 시도되고 있다.
통상의 반도체 장치는 전원 공급 패드와, 전원 공급 패드의 일측에 배치되는 파워라인과, 전원 공급 패드와 파워라인을 연결하는 연결라인을 포함하는데, 내부회로로 효율적으로 전원을 전달하기 위해 연결라인의 개선이 요구되고 있다.
본 발명의 실시예는 전원 공급 패드와 파워라인을 연결하는 연결라인들을 효율적으로 배치할 수 있는 반도체 장치를 제공한다.
본 발명의 실시예에 따른 반도체 장치는 전원 공급 패드와, 상기 전원 공급 패드의 일측에 배치되며, 제1내부회로로 제1전원을 공급하게 하는 제1파워라인과, 상기 제1내부회로로 제2전원을 공급하게 하는 제2파워라인을 포함하는 파워라인과, 상기 전원 공급 패드와 상기 파워라인을 연결하는 연결라인을 포함하고, 상기 연결라인은, 상기 전원 공급 패드와 상기 제1파워라인을 연결하는 복수의 제1연결라인과, 상기 전원 공급 패드와 상기 제2파워라인을 연결하고, 상기 각 제1연결라인 사이에 각각 배치되는 복수의 제2연결라인을 포함하고, 인접하는 적어도 한 쌍의 제1연결라인 또는 인접하는 적어도 한 쌍의 제2연결라인은 상호 연결되는 연결부를 갖는 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 장치는 제1전원을 공급하는 제1전원 공급 패드와, 제2전원을 공급하는 제2전원 공급 패드를 포함하는 전원 공급 패드와, 상기 전원 공급 패드의 일측에 배치되며, 제1내부회로로 제1전원을 공급하게 하는 제1파워라인과, 상기 제1내부회로로 제2전원을 공급하게 하는 제2파워라인을 포함하는 파워라인과, 상기 제1전원 공급 패드와 상기 제1파워라인을 연결하는 제1연결부를 갖는 제1연결라인모듈과, 상기 제2전원 공급 패드와 상기 제2파워라인을 연결하는 제2연결부를 갖는 제2연결라인모듈을 포함하는 연결라인을 포함하고, 상기 제1연결라인모듈은 상기 제1파워라인과 교차하는 영역의 폭이 상기 제2파워라인과 교차하는 영역의 폭 보다 크게 마련되고, 상기 제2연결라인모듈은 상기 제2파워라인과 교차하는 영역의 폭이 상기 제1파워라인과 교차하는 영역의 폭 보다 크게 마련된 것을 특징으로 한다.
본 발명의 실시예에 따른 반도체 장치는, 제1전원을 공급하는 제1전원 공급 패드와, 제2전원을 공급하는 제2전원 공급 패드를 포함하는 전원 공급 패드와, 상기 전원 공급 패드의 일측에 배치되며, 제1내부회로로 제1전원을 공급하게 하는 제1파워라인과, 상기 제1내부회로로 제2전원을 공급하게 하는 제2파워라인을 포함하는 파워라인과, 제1내부회로로 파워를 공급하기 위해 상기 전원 공급 패드와 상기 파워라인을 연결하는 제1연결라인부와, 제2내부회로로 파워를 공급하기 위해 상기 전원 공급 패드와 상기 파워라인을 연결하는 제2연결라인부를 포함하는 연결라인을 포함하고, 상기 제1연결라인부는, 상기 전원 공급 패드와 상기 제1파워라인을 각각 연결하고, 일측 단부가 상호 연결되는 적어도 한 쌍의 제1연결라인과, 상기 전원 공급 패드와 상기 제2파워라인을 각각 연결하고, 상기 적어도 한 쌍의 제1연결라인 내의 공간에 배치되는 적어도 하나의 제2연결라인을 포함하는 제1연결라인모듈; 상기 전원 공급 패드와 상기 제2파워라인을 각각 연결하고, 일측 단부가 상호 연결되는 적어도 한 쌍의 제2연결라인과, 상기 전원 공급 패드와 상기 제1파워라인을 각각 연결하고, 상기 적어도 한 쌍의 제2연결라인 내의 공간에 배치되는 적어도 하나의 제1연결라인을 포함하는 제2연결라인모듈;을 포함하고, 상기 제2연결라인부는, 상기 제1전원 공급 패드와 상기 제1파워라인을 연결하는 제3연결라인모듈과, 상기 제2전원 공급 패드와 상기 제2파워라인을 연결하는 제4연결라인모듈을 포함하고, 상기 제3연결라인모듈은 상기 제1파워라인과 교차하는 영역의 폭이 상기 제2파워라인과 교차하는 영역의 폭 보다 크게 마련되고, 상기 제4연결라인모듈은 상기 제2파워라인과 교차하는 영역의 폭이 상기 제1파워라인과 교차하는 영역의 폭 보다 크게 마련된 것을 특징으로 한다.
본 기술에 의하면, 전원 공급 패드와 파워라인을 연결하는 연결라인의 폭을 개선함에 따라, 많은 전원을 전달할 수 있게 한다.
도 1은 통상의 반도체 장치의 구성도이다.
도 2는 도 1에 도시된 주변회로영역을 도시한 구성도이다.
도 3은 본 발명의 제1실시예에 따른 반도체 장치의 레이아웃도이다.
도 4는 본 발명의 제2실시예에 따른 반도체 장치의 레이아웃도이다.
도 5는 도 4의 일부를 확대 도시한 도면이다.
도 6은 본 발명의 제3실시예에 따른 반도체 장치의 레이아웃도이다.
도 7은 본 발명의 제4실시예에 따른 반도체 장치의 레이아웃도이다.
도 8은 본 발명의 제5실시예에 따른 반도체 장치의 레이아웃도이다.
도 9는 본 발명의 제6실시예에 따른 반도체 장치의 레이아웃도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1을 참조하면, 통상의 반도체 장치는 복수의 메모리 뱅크(10,20,30,40)를 포함한다. 각 뱅크(10,20,30,40)는 매트릭스 형태로 배열되는 적어도 하나의 셀 매트를 포함하는 셀 어레이 영역(111)과, 셀 어레이 영역(111)을 둘러싸고 있는 구동회로 영역(112,113,114)을 포함한다.
알려진 바와 같이 각 뱅크(10,20,30,40) 상에는 복수의 신호라인(미도시) 및 복수의 파워라인(미도시)이 배치될 수 있다.
구동회로 영역(112,113,114)은 셀 어레이 영역(111)의 마주하는 한 쌍의 가장자리에 배치되는 센스 앰프 블록(112)과, 센스 앰프 블록(112)이 배치되는 방향과 수직인 방향의 셀 어레이 영역(111)의 가장자리에 배치되는 서브 워드라인 구동블록(113)을 포함할 수 있다.
또, 반도체 장치(10)는 복수의 뱅크(10,20,30,40)의 사이에 배치되는 주변회로 영역(50)을 더 포함한다. 주변회로 영역(50)은 도 2에 도시된 바와 같이, 본딩 패드와 프로빙 패드 등이 배치될 수 있다. 본딩 패드는 전원 공급 패드(51)를 포함할 수 있다.
또, 주변회로 영역(50)은 내부회로를 정전기로부터 보호하는 정전기 보호회로(53)를 포함할 수 있다. 정전기 보호회로(53)에는 트랜지스터, 다이오드 및 실리콘 제어 정류기(Silicon Controlled Rectifier; SCR) 등과 같은 보호소자가 포함될 수 있다.
정전기 보호회로(53)의 일 예를 설명하면 다음과 같다.
정전기 보호회로(53)는 반도체 내부회로를 정전기 손상으로부터 보호하기 위해 입출력패드마다 한 쌍의 다이오드(미도시), 트리거부(54) 및 정전기 방전부(55)를 포함할 수 있다.
한편, 상기와 같은 구성을 갖는 반도체 장치의 전원 공급 패드와, 이 전원 공급 패드로부터 내부회로로 파워를 전달하는 라인들의 배치관계를 설명하면 다음과 같다.
도 3을 참조하면, 본 발명의 제1실시예에 따른 반도체 장치는 전원 공급 패드(51)와, 전원 공급 패드(51)의 일측에 배치되는 파워라인(60)과, 전원 공급 패드(51)와 파워라인(60)을 연결하는 연결라인(70)을 포함할 수 있다.
전원 공급 패드(51)는 제1전원을 공급하는 제1전원 공급 패드(51a)와, 제2전원을 공급하는 제2전원 공급 패드(51b)를 포함할 수 있다. 제1전원 공급 패드(51a)는 전원전압을 공급하는 전원전압 패드일 수 있다. 제2전원 공급 패드(51b)는 접지전압을 공급하는 접지전압 패드일 수 있다.
파워라인(60)은 제1내부회로로 전원전압을 공급하는 제1파워라인(61)과, 제1내부회로로 접지전압을 공급하는 제2파워라인(62)을 포함할 수 있다. 예를 들면, 제1내부회로는 정전기 보호회로의 정전기 방전부(55)일 수 있다.
연결라인(70)은 전원 공급 패드(51)와 제1파워라인(61)을 전기적으로 연결하는 제1연결라인(71)과, 전원 공급 패드(51)와 제2파워라인(62)을 전기적으로 연결하는 제2연결라인(73)을 포함할 수 있다.
본 발명의 제1실시예에서 제1연결라인(71)과 제2연결라인(73)은 상호 이격된 형태로 반복적으로 배치될 수 있다. 예를 들면, 제1연결라인(71)의 일측에 제2연결라인(73)이 배치되고, 이 제2연결라인(73)의 일측에 다시 제1연결라인(71)이 배치될 수 있다.
한편, 본 발명의 제1실시예에서 연결라인(70)은 제1연결라인그룹(81)과 제2연결라인그룹(83)으로 구분될 수 있다. 각 연결라인그룹(81,83)은 복수 개의 단위 연결라인들을 포함할 수 있다. 다만, 각 연결라인그룹(81,83)은 홀수 개의 단위 연결라인들로 구성될 수 있으며, 본 발명의 제1실시예에서 각 연결라인그룹(81,83)은 3개의 단위 연결라인으로 구성된 것을 예로 들어 설명한다.
제1연결라인그룹(81)은 도시된 바와 같이 2개의 제1연결라인(71)과, 1개의 제2연결라인(73)을 포함할 수 있다. 다만, 2개의 제1연결라인(71)의 일측 단부에는 각 제1연결라인(71)을 상호 연결하는 연결부(71a)가 배치될 수 있다. 제2연결라인(73)은 연결부(71a)를 포함하는 제1연결라인(71)의 공간 내에 배치될 수 있다.
제2연결라인그룹(83)은 2개의 제2연결라인(73)과, 1개의 제1연결라인(71)을 포함할 수 있다. 다만, 2개의 제2연결라인(73)의 일측 단부에는 각 제2연결라인(73)을 상호 연결하는 연결부(73a)가 배치될 수 있다. 제1연결라인(71)은 연결부(73a)를 포함하는 제2연결라인(73)의 공간 내에 배치될 수 있다.
도 4 및 도 5를 참조하여 본 발명의 제2실시예에 따른 반도체 장치를 설명한다.
본 발명의 제2실시예에 따른 반도체 장치는 전원 공급 패드(51)와, 전원 공급 패드(51)의 일측에 배치되는 파워라인(60)과, 전원 공급 패드(51)와 파워라인(60)을 연결하는 연결라인(170)을 포함할 수 있다.
전원 공급 패드(51)는 제1전원을 공급하는 제1전원 공급 패드(51a)와, 제2전원을 공급하는 제2전원 공급 패드(51b)를 포함할 수 있다. 제1전원 공급 패드(51a)는 전원전압을 공급하는 전원전압 패드일 수 있다. 제2전원 공급 패드(51b)는 접지전압을 공급하는 접지전압 패드일 수 있다.
파워라인(60)은 제1내부회로로 전원전압을 공급하는 제1파워라인(61)과, 제1내부회로로 접지전압을 공급하는 제2파워라인(62)과, 제2내부회로로 전원전압을 공급하는 제3파워라인(63)과, 제2내부회로로 접지전압을 공급하는 제4파워라인(64)을 포함할 수 있다. 예를 들면, 제1내부회로는 정전기 보호회로의 정전기 방전부(55)일 수 있으며, 제2내부회로는 제1내부회로 보다 많은 전력을 필요로 하는 메모리 뱅크(10,20,30,40) 내의 회로일 수 있다.
연결라인(170)은 제1실시예와 마찬가지로 상호 이격되는 복수 개의 단위 연결라인들(171,173)을 포함하되, 제1연결라인그룹(181)과 제2연결라인그룹(183)으로 구분될 수 있다. 이때의 제1,2연결라인그룹(181,183)은 순차적으로 반복 배치될 수 있다.
제1연결라인그룹(181)은 전원 공급 패드(51)와 제1,2파워라인(61,62)을 연결하는 제1연결라인모듈(181a)과, 전원 공급 패드(51)와 제3파워라인(63)을 연결하는 제3연결라인모듈(181b)을 포함할 수 있다.
제1연결라인모듈(181a)은 제1실시예의 제1연결라인그룹과 동일하므로 구체적인 설명을 생략한다.
제3연결라인모듈(181b)은 제1연결라인모듈(181a)의 일측 단부로부터 연장되며, 제3파워라인(63)과 전기적으로 연결될 수 있다. 즉, 제3연결라인모듈(181b)은 제1연결라인모듈(181a)의 모든 단위 연결라인의 폭(W1)과, 각 단위 연결라인 사이의 간격(G1)을 합하는 폭(W2)을 갖는다.
제2연결라인그룹(183)은 전원 공급 패드(51)와 제1,2파워라인(61,62)을 연결하는 제2연결라인모듈(183a)과, 전원 공급 패드(51)와 제4파워라인(64)을 연결하는 제4연결라인모듈(183b)을 포함할 수 있다.
제2연결라인모듈(183a)은 제1실시예의 제2연결라인그룹과 동일하므로 구체적인 설명을 생략한다.
제4연결라인모듈(183b)은 제2연결라인모듈(183a)의 일측 단부로부터 연장되며, 제4파워라인(64)과 전기적으로 연결될 수 있다. 이러한 제4연결라인모듈(183b)은 제3연결라인모듈(181b)과 실질적으로 동일한 폭을 갖는다.
따라서 본 발명의 제2실시예에서는 제1,2연결라인모듈(181a,183a)을 통해 제1내부회로로 전원을 공급하고, 제3,4연결라인모듈(181b,183b)을 통해 제2내부회로로 전원을 공급할 수 있다. 다만, 제1내부회로의 파워라인(61,62)으로 전원을 공급하는 제1,2연결라인모듈(181a,183a)의 단위 연결라인들의 폭 보다 제2내부회로의 파워라인(63,64)으로 전원을 공급하는 제3,4연결라인모듈(181b,183b)의 폭이 넓게 마련됨에 따라, 제2내부회로의 파워라인(63,64)으로 더 많은 전력의 전원을 공급할 수 있게 된다.
도 6을 참조하여 본 발명의 제3실시예에 따른 반도체 장치에 대해 설명한다.
본 발명의 제3실시예에 따른 반도체 장치는 전원 공급 패드(51)와, 전원 공급 패드(51)의 일측에 배치되는 파워라인(60)과, 전원 공급 패드(51)와 파워라인(60)을 연결하는 연결라인(270)을 포함할 수 있다.
전원 공급 패드(51)는 제1전원을 공급하는 제1전원 공급 패드(51a)와, 제2전원을 공급하는 제2전원 공급 패드(51b)를 포함할 수 있다. 제1전원 공급 패드(51a)는 전원전압을 공급하는 전원전압 패드일 수 있으며, 제2전원 공급 패드(51b)는 접지전압을 공급하는 접지전압 패드일 수 있다.
파워라인(60)은 제1내부회로로 전원전압을 공급하는 제1파워라인(61)과, 제1내부회로로 접지전압을 공급하는 제2파워라인(62)을 포함할 수 있다. 예컨대, 제1내부회로는 정전기 보호회로의 트리거부(54)일 수 있다.
연결라인(270)은 제1전원 공급 패드(51a)와 제1파워라인(61)을 전기적으로 연결하는 제1연결라인모듈(271)과, 제2전원 공급 패드(51b)와 제2파워라인(62)을 전기적으로 연결하는 제2연결라인모듈(274)을 포함할 수 있다.
제1연결라인모듈(271)은 제1파워라인(61)과 교차하는 영역의 폭이 제2파워라인(62)과 교차하는 영역의 폭 보다 크게 마련될 수 있다. 그리고 제1연결라인모듈(271')은 통상의 트리거부(54)에 전원을 공급하는 연결라인 사이의 공간에서도 형성될 수도 있다. 미설명 부호 272는 제1전원 공급 패드(51a)와 제2파워라인(62)을 전기적으로 연결하는 제1더미 연결라인일 수 있다.
제2연결라인모듈(274)는 제2파워라인(62)과 교차하는 영역의 폭이 제1파워라인(61)과 교차하는 영역의 폭 보다 크게 마련될 수 있다. 더불어 제2연결라인모듈(274')은 통상의 트리거부(54)에 전원을 공급하는 연결라인 사이의 공간에서도 형성될 수 있다. 미설명 부호 273은 제2전원 공급 패드(51b)와 제1파워라인(61)을 전기적으로 연결하는 제2더미 연결라인일 수 있다.
도 7을 참조하여 본 발명의 제4실시예에 따른 반도체 장치는 전원 공급 패드(51)와, 전원 공급 패드(51)의 일측에 배치되는 파워라인(60)과, 전원 공급 패드(51)와 파워라인(60)을 연결하는 연결라인(370)을 포함할 수 있다.
전원 공급 패드(51)는 제1전원을 공급하는 제1전원 공급 패드(51a)와, 제2전원을 공급하는 제2전원 공급 패드(51b)를 포함할 수 있다. 제1전원 공급 패드(51a)는 전원전압을 공급하는 전원전압 패드일 수 있으며, 제2전원 공급 패드(51b)는 접지전압을 공급하는 접지전압 패드일 수 있다.
파워라인(60)은 제1내부회로로 전원전압을 공급하는 제1파워라인(61)과, 제1내부회로로 접지전압을 공급하는 제2파워라인(62)과, 제2내부회로로 전원전압을 공급하는 제3파워라인(63)과, 제2내부회로로 접지전압을 공급하는 제4파워라인(64)을 포함할 수 있다. 예컨대, 제1내부회로는 정전기 보호회로의 트리거부(54)일 수 있으며, 제2내부회로는 제1내부회로 보다 많은 전력을 필요로 하는 메모리 뱅크(10,20,30,40) 내의 회로일 수 있다.
연결라인(370)은 제1연결라인모듈(371)과, 제2연결라인모듈(374)을 포함할 수 있다.
제1연결라인모듈(371)은 제1전원 공급 패드(51a) 와 제1파워라인(61)을 전기적으로 연결하는 제1연결부(381)와, 제1전원 공급 패드(51a)와 제3파워라인을 전기적으로 연결하는 제2연결부(383)을 포함할 수 있다.
제1연결부(381)는 제3실시예의 제1연결라인모듈(271)과 동일하므로 구체적인 설명을 생략한다. 미설명 부호 372는 제1전원 공급 패드(51a)와 제2파워라인(62)을 전기적으로 연결하는 제1더미 연결라인이다.
제2연결부(383)는 제1연결부(381)로부터 연장된다. 이로 인해 제2연결부(383)는 제3파워라인(63)과 전기적으로 연결되는 것이 가능하다.
제2연결라인모듈(374)은 제2전원 공급 패드(51b) 와 제2파워라인(62)을 전기적으로 연결하는 제3연결부(385)와, 제2전원 공급 패드(51b)와 제4파워라인(64)을 전기적으로 연결하는 제4연결부(387)을 포함할 수 있다.
제3연결부(385)는 제3실시예의 제2연결라인모듈(273)과 동일하므로 구체적인 설명을 생략한다. 미설명 부호 373은 제2전원 공급 패드(51b)와 제1파워라인(61)을 전기적으로 연결하는 제2더미 연결라인이다.
제4연결부(387)는 제3연결부(385)로부터 연장된다. 이로 인해 제4연결부(387)는 제4파워라인(64)과 전기적으로 연결되는 것이 가능하다.
상기와 같은 구성을 갖는 반도체 장치는 제1내부회로 및 제2내부회로로 많은 전력의 전압을 공급할 수 있다.
도 8을 참조하여 본 발명의 제5실시예에 따른 반도체 장치를 설명하면 다음과 같다.
본 발명의 제5실시예에 따른 반도체 장치는 정전기 방전부를 내부회로로 갖는 제2실시예의 반도체 장치와 트리거부를 내부회로로 갖는 제4실시예의 반도체 장치를 모두 포함하는 것으로서, 구체적인 설명을 생략한다.
도 9를 참조하여 본 발명의 제6실시예에 따른 반도체 장치를 설명하면 다음과 같다.
본 발명의 제6실시예에 따른 반도체 장치는 전원 공급 패드(51)와, 전원 공급 패드(51)의 일측에 배치되는 파워라인(60)과, 전원 공급 패드(51)와 파워라인(60)을 연결하는 연결라인(470)을 포함할 수 있다.
상기의 구성 중 연결라인(470)은 도시된 바와 같이 제1파워라인(61)과 제3파워라인(63)에 전기적으로 접속되는 제1연결라인(471)과, 제2파워라인(62)과 제4파워라인(64)에 전기적으로 접속되는 제2연결라인(472)을 포함할 수 있다. 이때의 제1연결라인(471)과 제2연결라인(472)은 상호 이격 배치되며, 순차적으로 반복 배치될 수 있다. 상기의 제1,2연결라인(471,472)은 내부회로(예를 들면, 정전기 방전부)에 전원을 공급하기 위해 마련된 연결라인일 수 있다.
또, 연결라인(470)은 제3연결라인(473)과 제4연결라인(474)를 더 포함할 수 있다. 제3,4연결라인(473,474)은 내부회로(예를 들면, 트리거부)에 전원을 공급하기 위해 마련된 연결라인일 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징으로 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기의 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (14)

  1. 전원 공급 패드와,
    상기 전원 공급 패드의 일측에 배치되며, 제1내부회로로 제1전원을 공급하게 하는 제1파워라인과, 상기 제1내부회로로 제2전원을 공급하게 하는 제2파워라인을 포함하는 파워라인과,
    상기 전원 공급 패드와 상기 파워라인을 연결하는 연결라인을 포함하고,
    상기 연결라인은,
    상기 전원 공급 패드와 상기 제1파워라인을 연결하는 복수의 제1연결라인과,
    상기 전원 공급 패드와 상기 제2파워라인을 연결하고, 상기 각 제1연결라인 사이에 각각 배치되는 복수의 제2연결라인을 포함하고,
    인접하는 적어도 한 쌍의 제1연결라인 또는 인접하는 적어도 한 쌍의 제2연결라인은 상호 연결되는 연결부를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 연결라인은 제1연결라인그룹과 제2연결라인그룹을 포함하고,
    상기 제1연결라인그룹은, 상기 연결부를 갖는 n개의 제1연결라인들과, 상기 연결부를 갖는 n개의 제1연결라인들의 공간 내에 배치되는 n-1개의 제2연결라인을 포함하는 제1연결라인모듈을 포함하고,
    상기 제2연결라인그룹은, 상기 연결부를 갖는 n개의 제2연결라인들과, 상기 연결부를 갖는 n개의 제2연결라인들의 공간 내에 배치되는 n-1개의 제1연결라인을 포함하는 제2연결라인모듈을 포함하고,
    상기 n은 2 이상인 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 파워라인은 제2내부회로로 제1전원을 공급하는 제3파워라인과, 상기 제2내부회로로 제2전원을 공급하는 제4파워라인을 더 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서,
    상기 제1연결라인그룹은 상기 연결부로부터 연장되고, 상기 전원 공급 패드와 상기 제3파워라인을 연결하는 제3연결라인모듈을 더 포함하고,
    상기 제2연결라인그룹은 상기 연결부로부터 연장되고, 상기 전원 공급 패드와 상기 제4파워라인을 연결하는 제4연결라인모듈을 더 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제3항에 있어서,
    상기 제2내부회로는 상기 제1내부회로 보다 많은 전원이 필요한 회로인 것을 특징으로 하는 반도체 장치.
  6. 제5항에 있어서,
    상기 제1내부회로는 정전기 보호회로의 정전기 방전부이고,
    상기 제2내부회로는 메모리 뱅크 내의 회로인 것을 특징으로 하는 반도체 장치.
  7. 제1전원을 공급하는 제1전원 공급 패드와, 제2전원을 공급하는 제2전원 공급 패드를 포함하는 전원 공급 패드와,
    상기 전원 공급 패드의 일측에 배치되며, 제1내부회로로 제1전원을 공급하게 하는 제1파워라인과, 상기 제1내부회로로 제2전원을 공급하게 하는 제2파워라인을 포함하는 파워라인과,
    상기 제1전원 공급 패드와 상기 제1파워라인을 연결하는 제1연결부를 갖는 제1연결라인모듈과, 상기 제2전원 공급 패드와 상기 제2파워라인을 연결하는 제2연결부를 갖는 제2연결라인모듈을 포함하는 연결라인을 포함하고,
    상기 제1연결라인모듈은 상기 제1파워라인과 교차하는 영역의 폭이 상기 제2파워라인과 교차하는 영역의 폭 보다 크게 마련되고,
    상기 제2연결라인모듈은 상기 제2파워라인과 교차하는 영역의 폭이 상기 제1파워라인과 교차하는 영역의 폭 보다 크게 마련된 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서,
    상기 연결라인은 상기 제1전원 공급 패드와 상기 제2파워라인을 연결하는 제1더미 연결라인과, 상기 제2전원 공급 패드와 상기 제1파워라인을 연결하는 제2더미 연결라인을 더 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제7항에 있어서,
    상기 파워라인은 제2내부회로로 제1전원을 공급하게 하는 제3파워라인과, 상기 제2내부회로로 제2전원을 공급하게 하는 제4파워라인을 더 포함하는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서,
    상기 제1연결라인모듈은 상기 제1연결부로부터 연장되고, 상기 제1전원 공급 패드와 상기 제3파워라인을 연결하는 제3연결부를 더 포함하고,
    상기 제2연결라인모듈은 상기 제2연결부로부터 연장되고, 상기 제2전원 공급 패드와 상기 제4파워라인을 연결하는 제4연결부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  11. 제9항에 있어서,
    상기 제2내부회로는 상기 제1내부회로 보다 많은 전원이 필요한 회로인 것을 특징으로 하는 반도체 장치.
  12. 제11항에 있어서,
    상기 제1내부회로는 정전기 보호회로의 트리거부이고,
    상기 제2내부회로는 메모리 뱅크 내 회로인 것을 특징으로 하는 반도체 장치.
  13. 제1전원을 공급하는 제1전원 공급 패드와, 제2전원을 공급하는 제2전원 공급 패드를 포함하는 전원 공급 패드와,
    상기 전원 공급 패드의 일측에 배치되며, 제1내부회로로 제1전원을 공급하게 하는 제1파워라인과, 상기 제1내부회로로 제2전원을 공급하게 하는 제2파워라인을 포함하는 파워라인과,
    제1내부회로로 파워를 공급하기 위해 상기 전원 공급 패드와 상기 파워라인을 연결하는 제1연결라인부와, 제2내부회로로 파워를 공급하기 위해 상기 전원 공급 패드와 상기 파워라인을 연결하는 제2연결라인부를 포함하는 연결라인을 포함하고,
    상기 제1연결라인부는,
    상기 전원 공급 패드와 상기 제1파워라인을 각각 연결하고, 일측 단부가 상호 연결되는 적어도 한 쌍의 제1연결라인과,
    상기 전원 공급 패드와 상기 제2파워라인을 각각 연결하고, 상기 적어도 한 쌍의 제1연결라인 내의 공간에 배치되는 적어도 하나의 제2연결라인을 포함하는 제1연결라인모듈;
    상기 전원 공급 패드와 상기 제2파워라인을 각각 연결하고, 일측 단부가 상호 연결되는 적어도 한 쌍의 제2연결라인과,
    상기 전원 공급 패드와 상기 제1파워라인을 각각 연결하고, 상기 적어도 한 쌍의 제2연결라인 내의 공간에 배치되는 적어도 하나의 제1연결라인을 포함하는 제2연결라인모듈;을 포함하고,
    상기 제2연결라인부는,
    상기 제1전원 공급 패드와 상기 제1파워라인을 연결하는 제3연결라인모듈과, 상기 제2전원 공급 패드와 상기 제2파워라인을 연결하는 제4연결라인모듈을 포함하고,
    상기 제3연결라인모듈은 상기 제1파워라인과 교차하는 영역의 폭이 상기 제2파워라인과 교차하는 영역의 폭 보다 크게 마련되고,
    상기 제4연결라인모듈은 상기 제2파워라인과 교차하는 영역의 폭이 상기 제1파워라인과 교차하는 영역의 폭 보다 크게 마련된 것을 특징으로 하는 반도체 장치.
  14. 제13항에 있어서,
    상기 제1내부회로는 정전기 보호회로의 정전기 방전부이고,
    상기 제2내부회로는 정전기 보호회로의 트리거부인 것을 특징으로 하는 반도체 장치.
KR1020140009331A 2014-01-27 2014-01-27 반도체 장치 KR102145275B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140009331A KR102145275B1 (ko) 2014-01-27 2014-01-27 반도체 장치
US14/243,564 US9318435B2 (en) 2014-01-27 2014-04-02 Power line structure for semiconductor apparatus
US15/070,317 US9418936B2 (en) 2014-01-27 2016-03-15 Power line structure for semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140009331A KR102145275B1 (ko) 2014-01-27 2014-01-27 반도체 장치

Publications (2)

Publication Number Publication Date
KR20150089121A true KR20150089121A (ko) 2015-08-05
KR102145275B1 KR102145275B1 (ko) 2020-08-18

Family

ID=53679737

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140009331A KR102145275B1 (ko) 2014-01-27 2014-01-27 반도체 장치

Country Status (2)

Country Link
US (2) US9318435B2 (ko)
KR (1) KR102145275B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019683A (ko) 2017-08-18 2019-02-27 동아대학교 산학협력단 품사 분포와 양방향 LSTM CRFs를 이용한 음절 단위 형태소 분석기 및 분석 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120247812A1 (en) * 2011-03-29 2012-10-04 Elpida Memory, Inc. Semiconductor device with power supply line system of reduced resistance

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100203054B1 (ko) 1995-12-02 1999-06-15 윤종용 개선된 정전기 방전 능력을 갖는 집적 회로
KR100699845B1 (ko) 2005-06-10 2007-03-27 삼성전자주식회사 액티브 영역의 면적을 감소시킨 반도체 메모리 장치
JP5576065B2 (ja) * 2009-06-30 2014-08-20 ピーエスフォー ルクスコ エスエイアールエル 半導体装置及びその設計方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120247812A1 (en) * 2011-03-29 2012-10-04 Elpida Memory, Inc. Semiconductor device with power supply line system of reduced resistance

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190019683A (ko) 2017-08-18 2019-02-27 동아대학교 산학협력단 품사 분포와 양방향 LSTM CRFs를 이용한 음절 단위 형태소 분석기 및 분석 방법

Also Published As

Publication number Publication date
US20150214153A1 (en) 2015-07-30
US9418936B2 (en) 2016-08-16
US20160197040A1 (en) 2016-07-07
KR102145275B1 (ko) 2020-08-18
US9318435B2 (en) 2016-04-19

Similar Documents

Publication Publication Date Title
US7593202B2 (en) Electrostatic discharge (ESD) protection circuit for multiple power domain integrated circuit
TWI545725B (zh) 半導體裝置，半導體裝置之設計方法，半導體裝置之設計裝置及程式
US7808046B2 (en) Electrostatic protection device for semiconductor circuit
US7561390B2 (en) Protection circuit in semiconductor circuit device comprising a plurality of chips
JPH11505374A (ja) マクロセル・アレイのための静電気放電保護
JP5896682B2 (ja) 半導体集積回路装置
JPWO2018211931A1 (ja) 半導体集積回路装置
US8247872B2 (en) ESD protection circuit including multi-finger transistor
JP2013021249A (ja) 半導体集積装置
US20080137245A1 (en) Semiconductor device
KR20150089121A (ko) 반도체 장치
JP2010067657A (ja) 半導体集積回路装置とテスト端子配置方法
WO2010125619A1 (ja) 半導体集積回路チップおよびそのレイアウト方法
KR20170132371A (ko) 정전기 방전 보호 회로를 구비한 반도체 집적 회로 장치
US8717724B2 (en) Diode for electrostatic protection
CN104576640A (zh) 一种IO Pad的ESD静电防护结构
JP5855458B2 (ja) 集積回路においてｉ／ｏクラスタを形成するための方法及び装置
KR20160099891A (ko) 정전기 방지 회로 및 이를 포함하는 반도체 장치
US8039965B2 (en) Semiconductor device with reduced layout area having shared metal line between pads
JPWO2021171408A5 (ko)
KR20070077519A (ko) 반도체 메모리 장치
KR20100076609A (ko) 반도체 장치
JP2003347413A (ja) 半導体装置
KR20140119846A (ko) 반도체 소자 및 정전기 방지 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant