KR20150086157A - 디시/디시 컨버터 - Google Patents

디시/디시 컨버터 Download PDF

Info

Publication number
KR20150086157A
KR20150086157A KR1020140072843A KR20140072843A KR20150086157A KR 20150086157 A KR20150086157 A KR 20150086157A KR 1020140072843 A KR1020140072843 A KR 1020140072843A KR 20140072843 A KR20140072843 A KR 20140072843A KR 20150086157 A KR20150086157 A KR 20150086157A
Authority
KR
South Korea
Prior art keywords
switch
level
detection
edge
logic output
Prior art date
Application number
KR1020140072843A
Other languages
English (en)
Inventor
포포비치 카탈린
게르게슈 알린
립세이 라즐로
Original Assignee
오투 마이크로, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US14/250,050 external-priority patent/US9397579B2/en
Application filed by 오투 마이크로, 인코포레이티드 filed Critical 오투 마이크로, 인코포레이티드
Publication of KR20150086157A publication Critical patent/KR20150086157A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

DC/DC 컨버터를 위한 컨트롤러는 교대로 발생되는 펄스 신호에 따라 제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치를 제어한다. 컨트롤러는 제1 펄스 신호의 제1 에지의 탐지 시 제3 스위치를 끄고, 제1 에지의 탐지로부터 지연 후 제1 스위치를 켜고, 제1 펄스 신호의 제2 에지의 탐지 시 제4 스위치를 끄고, 제2 에지의 탐지로부터 지연 후 제2 스위치를 켜고, 제2 펄스 신호의 제3 에지의 탐지 시 제1 스위치를 끄고, 제3 에지의 탐지로부터 지연 후 제3 스위치를 켜고, 제2 펄스 신호의 제4 에지의 탐지 시 제2 스위치를 끄고, 제4 에지의 탐지로부터 지연 후 제4 스위치를 켠다.

Description

디시/디시 컨버터{DC/DC CONVERTERS}
관련 출원
이 출원은 2011년 7월15일에 출원된 미국 특허출원번호 13/184,327의 일부 계속 출원으로 2014년 1월17일에 출원된 미국 가출원번호 61/928,739에 대한 우선권 및 2014년 4월 10일 출원된 미국 특허출원번호 14/250,050에 대한 우선권을 주장하고, 위의 출원 모두는 전체가 참조로 이 명세서에 결합된다.
본 발명은 DC/DC(직류 전류-직류 전류)(Direct Current to Direct Current) 컨버터에 관한 것이다.
도 1은 공지의 DC/DC 컨버터(100)의 블록 다이어그램을 나타낸 것이다. DC/DC 컨버터(100)는 2개의 스위치(SW1, SW2)를 가지는 하프-브리지(half-bridge) 스위칭 회로, 변압기 회로(102) 및 정류 회로(104)를 포함한다. 단자(VDC)로부터 변압기 회로(102)로 입력 전력을 선택적으로 전달하기 위하여 하프-브리지 스위칭 회로에서 스위치(SW1, SW2)의 상태는 PWM 구동 신호(DRV)에 의하여 제어되어 된다. 변압기 회로(102)는 변압기(T), 인덕터(LM) 및 커패시터(CR)와 인덕터(LR)로 구성된 필터링 회로를 포함한다. 변압기(T)는 스위치(SW1, SW2)를 경유하여 입력 전력을 수신하고, 입력 전력을 출력 전력으로 변환한다. 추가로 1차 전류가 변압기(T)의 1차 권선(primary winding)을 통하여 생성되고, 자기적으로 2차 전류가 변압기의 2차 권선(secondary winding)을 통하여 발생된다. 정류 회로(104)는 2차 전류를 정류하고 상기 2차 전류에 의하여 나타나는 출력 전력을 부하(106)로 제공한다.
스위치를 켜거나 끄는 경우, 스위칭 손실(switching loss)이 발생할 것이다. 실시 예로 스위치가 구동 신호를 수신하여 켜지는 경우, 스위치 사이의 전압은 제1 시간 주기에 걸쳐 0(zero)으로 감소하고, 스위치를 통하여 흐르는 전류는 제1 시간 주기와 겹치는 제2 시간 주기에 걸쳐 어떤 전류 수준으로 증가한다. 그러므로 전력은 스위치가 켜지는 동안 소비될 수 있고, 비슷하게, 전력은 스위치가 꺼지는 동안 소비될 수 있다. 이러한 종류의 전력 손실이 스위칭 손실로 언급될 수 있다.
공지의 설계에서, DC/DC 컨버터(100)에서 스위치를 구동시키기 위하여 제공되는 구동 신호(DRV)는 고정된 주파수를 가지고, 이로 인하여 스위치는 DC/DC 컨버터(100)가 큰 부하 또는 작은 부하에 전력을 공급하는지 여부에 관계없이 고정된 주파수에서 켜지고 꺼진다. 그러나 만약 DC/DC 컨버터(100)가 작은 부하에 전력을 공급한다면, 스위치를 켜고 끄는 것을 전환하는 것이 불필요하다. 이로 인하여 작은 부하 조건에서, 전력이 불필요하게 소비되고, 전력 전환 효율이 스위칭 손실로 인하여 감소된다.
추가로 구동 신호가 스위치를 켜기 위하여 발생되는 시간과 스위치가 완전히 켜진 시간 사이에 턴-온 지연(turn-on delay)이 존재하고, 그리고 턴-오프 지연(turn-off delay) 또한 구동 신호가 스위치를 끄기 위하여 발생되는 시간과 스위치가 완전히 꺼진 시간 사이에 존재한다. 이러한 지연은 예를 들어 스위치를 구동시키는 드라이버(도시되지 않음)와 같은 스위치 및/또는 관련 회로의 비-이상성(non-ideality)에 의하여 발생될 수 있다. 만약 DC/DC 컨버터(100)가 작은 부하에 전력을 공급한다면, DC/DC 컨버터(100)는 온(ON)시간, 즉 지연과 비교하여 상대적으로 작은 값에 이르는 구동 신호(DRV)의 펄스 폭(pulse wedth)을 감소시킬 수 있다. 유사하게 만약 DC/DC 컨버터(100)가 큰 부하에 전력을 공급한다면, DC/DC 컨버터(100)는 오프(OFF) 시간, 즉 구동 신호(DRV)가 로직 로우(logic low)가 되는 시간은 상대적으로 짧고, 지연에 대응되도록 하기 위하여 구동 신호(DRV)의 펄스 폭을 증가시킬 수 있다. 결과적으로 온 시간 또는 오프 시간이 충분히 길지 않으면서 스위치(SW1, SW2)를 적정하게 켜고 끌 수 있다.
추가로 스위치(SW1, SW2)를 제어하는 드라이버(도시되지 않음)는 서로 다른 시간 지연을 가질 수 있고, 이것은 스위치(SW1, SW2)가 동시에 켜지도록 만든다. 만약 스위치(SW1, SW2)가 동시에 켜진다면, 단자(VDC)에서 전원은 스위치(SW1, SW2)를 경유하여 접지로 단락이 되고, 스위치(SW1, SW2)는 큰 전류 펄스를 가지게 된다. 이것은 전원 및 스위치(SW1, SW2)에 손상이 발생하도록 만들 수 있다. 이러한 단점을 취급하는 전력 컨버터가 유리할 것이다.
본 발명의 목적은 스위칭 과정에서 발생되는 전력 손실 및 손상이 방지되도록 하는 DC/DC 컨버터를 제공하는 것이다.
하나의 실시 형태에서, DC/DC 컨버터를 위한 컨트롤러는 신호 발생기 및 제어 회로를 포함한다. 신호 발생기는 제1 펄스 신호 및 제2 펄스 신호를 교대로 발생시킨다. 제어 회로는 제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치를 포함하는 일련의 스위치를 제1 펄스 신호 및 제2 펄스 신호에 따라 제어 한다. 컨트롤러는 제1 펄스 신호의 제1 에지(edge)의 탐지 시 제3 스위치를 끄고, 제1 에지의 탐지로부터 미리 결정된 지연 이후 제1 스위치를 켜고; 제1 펄스 신호의 제2 에지의 탐지 시 제4 스위치를 끄고; 제2 펄스 신호의 제3 에지의 탐지 시 제1 스위치를 끄고 제3 에지의 탐지로부터 미리 결정된 지연 이후 제3 스위치를 켜고; 제2 펄스 신호의 제4 에지의 탐지 시 제2 스위치를 끄고 제4 에지의 탐지로부터 미리 결정된 지연 이후 제4 스위치를 켠다.
본 발명에 따른 장치는 스위치의 온/오프 과정에서 큰 전류의 흐름으로 인한 전원 및 스위치가 손상되는 것을 방지한다.
도면을 참조하여 아래의 상세한 설명이 진행되면서 청구된 주제 사항의 실시 형태의 특징 및 이점이 명백해질 것이고, 아래의 도면에서 동일한 도면 부호는 동일한 부분을 나타낸다.
도 1은 공지의 전력 컨버터의 블록 다이어그램을 도시한 것이다.
도 2는 본 발명에 따른 실시 형태에서 전력 컨버터의 실시 예의 블록 다이어그램을 예시한 것이다.
도 3은 본 발명에 따른 실시 형태에서 변환 회로의 실시 예의 회로 다이어그램을 예시한 것이다.
도 4는 본 발명에 따른 실시 형태에서 컨트롤러의 실시 예의 블록 다이어그램을 예시한 것이다.
도 5a는 본 발명에 따른 실시 형태에서 제1 논리 유닛의 실시 예의 회로 다이어그램을 예시한 것이다.
도 5b는 본 발명에 따른 실시 형태에서 신호 발생기의 실시 예의 회로 다이어그램을 예시한 것이다.
도 5c는 본 발명에 따른 실시 형태에서 제2 논리 유닛의 실시 예의 회로 다이어그램을 예시한 것이다.
도 6은 본 발명에 따른 실시 형태에서 지연 유닛의 실시 예의 회로 다이어그램을 예시한 것이다.
도 7은 본 발명에 따른 실시 형태에서 PWM 신호, 구동 신호, 제어 신호, 1차 전류, 1차 전류 및 피드백 신호의 파형의 실시 예를 도시한 것이다.
도 8은 본 발명에 따른 실시 형태에서 DC/DC 컨버터를 제어하기 위한 방법의 순서도를 예시한 것이다.
도 9는 본 발명에 따른 실시 형태에서 DC/DC 컨버터를 제어하기 위한 방법의 순서도를 예시한 것이다.
도 10은 본 발명에 따른 실시 형태에서 DC/DC 컨버터를 제어하기 위한 방법의 순서도를 예시한 것이다.
본 발명의 실시 형태에 대한 참조가 상세하게 만들어질 것이다. 본 발명은 이러한 실시 형태와 결합되어 기술되는 한편, 본 발명이 이러한 실시 형태에 제한되는 의도를 가진 것으로 이해되지 않아야 한다. 이와 달리 본 발명은 본 발명의 기술적 사상 및 범위에 포함될 수 있는 대안 발명, 수정 발명 및 등가 발명을 포함하는 것으로 의도된다.
추가로 본 발명의 아래의 상세한 설명에서, 다양한 구체적인 사항이 본 발명의 명확한 이해를 위하여 기술된다. 그러나 본 발명은 이러한 상세한 사항이 없이 실행될 수 있는 것으로 이 분야에서 통상의 지식을 가진 자에 의하여 이해될 것이다. 다른 예로 본 발명의 특징을 불필요하게 모호하게 하지 않도록 공지된 방법, 절차, 구성요소 및 회로는 상세하게 기술되지 않을 것이다.
이하에서 '연결'은 구성요소 사이의 직접적 연결뿐만 아니라 구성요소 사이에 다른 구성요소가 개입되어 연결되는 경우(간접적 연결을 의미하며 '결합'으로 표현하기도 한다)를 포함할 수 있다.
본 발명에 따른 실시 형태는 입력 전력을 출력 전력으로 변환하기 위한 변환 회로 및 전력 변화를 제어하기 위한 컨트롤러를 포함하는 DC/DC 컨버터를 제공한다. 하나의 실시 형태에서. 컨트롤러는 PWM(펄스 폭 변조) 신호를 생성시키는 신호 발생기 및 상기 PWM 신호에 기초하여 구동 신호를 제공하는 논리 회로를 포함한다. 구동 신호는 상기 변환 회로에 있는 다수 개의 스위치를 구동하여 상기 전력 변환을 제어한다. 아래의 설명에서 상세하게 기술되는 것처럼, 본 발명에 따른 DC/DC 컨버터는 공지의 DC/DC 컨버터(100)의 단점을 극복할 수 있다.
도 2는 본 발명에 따른 실시 형태에서 DC/DC 컨버터(200)의 실시 예의 블록 다이어그램을 예시한 것이다. DC/DC 컨버터(200)는 변압기-기초 DC/DC 컨버터(본 명세서에서 DC/DC 컨버터(200)로 언급되는)가 될 수 있다. 도 2에 도시된 것처럼, DC/DC 컨버터(200)는 컨트롤러(202) 및 변환 회로(204)를 포함한다.
컨트롤러(202)는 제어 회로(예를 논리 회로)(206) 및 신호 발생기(208)를 포함한다. 신호 발생기(208)는 예를 들어 신호(PWM1, PWM2)를 포함하는 PWM 신호와 같은 다수 개의 펄스 신호를 제어 회로(206)에 발생시킨다. 제어 회로(206)는 적어도 신호(PWM1, PWM2)에 기초하여 변환 회로(204)에 일련의 구동 신호를 제공하여 전력 변환을 제어한다.
변환 회로(204)는 스위칭 회로(210) 및 전력 변환 회로(212)를 포함한다. 스위칭 회로(210)는 입력 단자(VIN)으로부터 수신된 입력 전력을 전력 변환 회로(212)로 선택적으로 전송하는 다수 개의 스위치를 포함한다. 전력 변환 회로(212)는 입력 전력을 출력 전력으로 변환하고, 출력 단자(VOUT)를 경유하여 예를 들어 부하와 같은 에너지 소비 기기로 출력 전력을 전달한다. 컨트롤러(202)로부터 제공된 구동 신호는 스위칭 회로(210)에 있는 스위치의 상태를 제어하여 전력 변환 회로(212)로 전송되는 전력의 양을 제어할 수 있다.
도 2의 실시 형태에서, 변환 회로(204)는 또한 전력 변환 회로(212) 및 정류 회로(214)를 경유하여 제어 회로(206)와 전력 변환 회로(212) 상에 결합 된 피드백 회로(216)에 연결되거나 양 회로에 포함된다. 피드백 회로(216)는 전력 변환 과정을 탐지하고 이에 따라 제어 회로(206)에 피드백 신호를 제공한다. 제어 회로(206)는 추가로 정류 회로(214)를 제어하기 위해 피드백 신호에 반응하여 일련의 제어 신호를 제공한다. 정류 회로(214)를 제어하기 위한 상세한 사항이 아래의 설명에서 예시될 것이다.
도 3은 본 발명에 따른 하나의 실시 형태에서 변환 회로의 실시 예의 회로 다이어그램을 예시한 것이다. 도 3은 도 2와 함께 설명되고, 도 2와 동일한 도면 부호를 가진 구성요소는 유사한 기능을 가진다. 변환 회로(300)는 도 2의 변환 회로(204)의 하나의 실시 형태이다. 변환 회로(300)는 스위칭 회로(310), 전력 변환 회로(312) 및 피드백 회로(316)를 포함하고, 이들은 도 2의 회로(210, 212 및 216)의 실시 예이다.
도 3의 실시 형태에서, 스위칭 회로(310)는 제1 하이-사이드(high-side) 스위치(Q1) 및 제1 로우-사이드(low-side) 스위치(Q3)의 제1 한 쌍의 스위치; 제2 하이-사이드 스위치(Q2) 및 제2 로우-사이드 스위치(Q4)의 제2 한 쌍의 스위치를 포함하는 풀-브리지(full-bridge) 스위치 회로로 이루어진다. 예를 들어 도 2에 도시된 컨트롤러(202)와 같은 컨트롤러(202)는 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)를 제공하여 스위치(Q1, Q2, Q3 및 Q4)를 각각 제어할 수 있다. 각각의 구동 신호(ZVS1, ZVS1b, ZVS2 또는 ZVS2b)는 해당하는 스위치(Q1, Q2, Q3 또는 Q4)를 켜기 위한 턴-온 상태(예를 들어 로직 하이 또는 로직 로우)를 가질 수 있고, 해당하는 스위치를 끄기 위한 턴-오프 상태(예를 들어 로직 로우 또는 로직 하이)를 가질 수 있다. 풀-브리지 스위칭 회로는 이 분야에서 공지되어 있고 그러므로 이들의 상세한 설명 및 이들의 기능은 본 명세서에서 간략함을 위하여 생략된다.
도 3의 실시 형태에서, 전력 변환 회로(312)는 변압기 회로(320) 및 인덕터(L1)를 포함한다. 변압기 회로(320)는 스위치(Q1 및 Q3)의 연결 노드(N1)와 스위치(Q2 및 Q4)의 연결 노드(N2) 사이에 연결된다. 변압기 회로(320)는 1차 권선 및 중간 탭(center-tapped) 형태의 2차 권선을 포함한다. 인덕터(L1)는 변압기 회로(320)의 1차 권선에 직렬로 연결되고, 변압기 회로(320)의 1차 권선을 통하여 흐르는 전류를 변화시킬 수 있다(ramp)(상승 선형 변화(ramp up) 또는 하강 선형 변화(ramp down)와 같은). 하나의 실시 형태에서, 입력 전력이 변압기 회로(320)로 전달되는 경우, 1차 전류(IP)가 변압기 회로의 1차 권선을 통하여 발생되고, 자기적으로 2차 전류(IS)가 변압기 회로(320)의 2차 권선을 통하여 발생되어 부하(308)에 전력을 제공한다.
하나의 실시 형태에서, 구동 신호(ZVS1, ZVSb1, ZVS2 및 ZVS2b)는 전력 변환 회로(312)를 전력 수신 모드와 전력 보전 모드에서 교대로 작동시키기 위하여 스위치(Q1-Q4)를 제어한다. 전력 수신 모드에서, 변압기 회로(320)의 1차 권선 및 인덕터(L1)는 입력 단자(VIN)로부터 전력을 수신한다. 이에 따라 1차 전류(IP)가 상승 변화 또는 하강 변화를 하면서 변압기 회로(320)의 코어에 변화하는 자기장을 유도하고, 이에 따라 변압기 회로(320)의 2차 권선 사이에 전압을 유도하고 2차 권선을 통하여 증가하는 2차 전류(IS)를 유도하여 부하(308)에 전력을 공급한다. 이에 따라 1차 전류(IP)는 근사적으로 일정하게 유지되어 변압기 회로(320)의 코어에 자기장을 유지하고, 2차 전류(IS)는 부하(308)에 계속적으로 전력을 공급하고, 이에 따라 2차 전류(IS)가 감소한다.
보다 구체적으로, 하나의 실시 형태에서 스위치(Q1-Q4)는 금속 산화막 반도체 전계효과 트랜지스터(MOSFETs)가 될 수 있고, 각각의 스위치(Q1-Q4)는 바디 다이오드(body diode)를 포함한다. 스위치(Q1 및 Q2)의 바디 다이오드는 입력 단자(VIN)에 연결된 음극(cathode)을 가지고, 스위치(Q3 및 Q4)를 통하여 각각 접지로 연결된 양극을 가진다. 스위치(Q3 및 Q4)의 바디 다이오드는 스위치(Q1 및 Q2)를 통하여 입력 단자(VIN)에 각각 연결된 음극을 가지고, 접지에 연결된 양극을 가진다.
한편으로, 만약 1차 권선 및 인덕터(L1)가 스위치(Q1, Q2, Q3 또는 Q4) 또는 스위치(Q1-Q4)의 순 방향 바이어스 바디 다이오드를 통하여 입력 단자(VIN)와 접지 사이에 전기적으로 연결된다면, 1차 권선 및 인덕터(L1)는 입력 단자(VIN)로부터 전력을 수신하고, 전력 변환 회로(312)는 전력 수신 모드에서 작동한다.
전력 변환 회로(312)가 전력 수신 모드에서 작동하는 상황은 이에 제한되지 않지만 아래와 같은 단계를 포함한다: (a1) 스위치(Q1 및 Q4)가 켜지고, 스위치(Q2 및 Q3)가 꺼지고; (a2) 스위치(Q2 및 Q3)가 켜지고, 스위치(Q1 및 Q4)가 꺼진다. (a1) 및 (a2) 상황에서, 1차 권선 및 턴-온 스위치(예를 들어 Q1 및 Q4 또는 Q2 및Q3)를 통하여 입력 단자(VIN)로부터 접지(Ground)로 흐르는 증가하는 1차 전류(IP)가 존재할 수 있다. 또한 1차 권선 및 턴-온 스위치를 통하여 접지로부터 입력 단자(VIN)로 흐르는 감소하는 1차 전류(IP)가 존재할 수 있다. 전력 변환 회로(312)가 전력 수신 모드에서 작동하는 상황에서 또한 이에 제한되지 않지만 아래와 같은 단계를 포함할 수 있다: (a3) 스위치(Q1)가 켜지고, 스위치(Q2-Q4)가 꺼지고, 스위치(Q1, Q3 및 Q4)가 꺼지고, 스위치(Q4)의 바디 다이오드가 순 바이어스(forward biased)가 되고; (a4) 스위치(Q2)가 켜지고, 스위치(Q1, Q3 및 Q4)가 꺼지고, 스위치(Q3)의 바디 다이오드가 순 바이어스가 되고; (a5) 스위치(Q3)가 켜지고, 스위치(Q1, Q2 및 Q4)가 꺼지고, 스위치(Q2)의 바디 다이오드가 순 바이어스가 되고; (a6) 스위치(Q4)가 켜지고, 스위치(Q1, Q2 및 Q3)가 꺼지고, 스위치(Q1)의 바디 다이오드가 순 바이어스가 되고; (a7) 스위치(Q1-Q4)가 꺼지고, 스위치(Q1 및 Q4)의 바디 다이오드 또는 스위치(Q2 및 Q3)의 바디 다이오드가 순 바이어스가 된다. (a3)-(a7)의 상황에서, 2차 권선, 턴-온 스위치 및/또는 하나 또는 두 개의 순 바이어스 바디 다이오드를 통하여 접지로부터 입력 단자(VIN)로 흐르는 감소하는 1차 전류(IP)가 존재할 수 있다.
다른 한편으로, 만약 1차 권선 및 인덕터(L1)가 하나 또는 두 개의 스위치(Q1-Q4) 및/또는 하나 또는 두 개의 스위치(Q1-Q4)의 바디 다이오드를 가진 회로 루프를 구성한다면, 1차 권선 및 인덕터(L1)는 전력을 수신하지도 전력을 방출하지도 않고, 전력 변환 회로(312)는 전력 보전 모드에서 작동한다.
전력 변환 회로(312)가 전력 보전 모드에서 작동하는 상황은 이에 제한되지 않지만 아래의 단계를 포함한다: (b1) 스위치(Q1 및 Q2)가 켜지고, 스위치(Q3 및 Q4)가 꺼지고; (b2) 스위치(Q3 및 Q4)가 켜지고, 스위치(Q1 및 Q2)가 꺼지고; (b3) 스위치(Q1)가 켜지고, 스위치(Q2-Q4)가 꺼지고, 스위치(Q2)의 바디 다이오드가 순 바이어스가 되고; (b4) 스위치(Q2)가 켜지고, 스위치(Q1, Q3 및 Q4)가 꺼지고, 스위치(Q1)가 순 바이어스가 되고; (b5) 스위치(Q3)가 켜지고, 스위치(Q1, Q2 및 Q4)가 꺼지고, 스위치(Q4)의 바디 다이오드가 순 바이어스가 되고; (b6) 스위치(Q4)가 켜지고, 스위치(Q1, Q2 및 Q3)가 꺼지고, 스위치(Q3)의 바디 다이오드가 순 바이어스가 된다. 상황 (b1)-(b6)에서, 1차 권선 및 인덕터(L1) 사이의 전압은 근사적으로 0(zero)이 되고, 예를 들어 1차 권선, 인덕터(L1), 순 바이어스 바디 다이오드 및/또는 하나 또는 두 개의 턴-온 스위치와 같은 회로 루프를 통하여 흐르는 근사적으로 일정한 1차 전류(IP)가 존재할 수 있다.
본 명세서에서 사용되는 것처럼, "변압기 회로(320)의 1차 권선 및 인덕터(L1)는 전력을 수신하지도 전력을 방출하지도 않는다."라는 것은 1차 권선 및 인덕터(L1)가 전력 전원을 포함하지 않은 회로 루프 내에 존재하고, 회로 루프는 무시할 수 있는 전력을 소비하는 것을 의미한다. 회로 루프에서, 턴-온 스위치(Q1, Q2, Q3 및 Q4)에 의하여 소비된 전력 및/또는 스위치(Q1, Q2, Q3 또는 Q4)의 바디 다이오드에 의하여 소비된 전력은 상대적으로 작거나 무시될 수 있다. 본 명세서에서 사용되는 것으로, 근사적으로 일정한 1차 전류(IP)는 전력 보전 모드에서 1차 전류(IP)가 스위치(Q1, Q2, Q3 및 Q4)의 온-저항(on-resistor)에 걸린 전압(VRON) 및/또는 스위치(Q1, Q2, Q3 및 Q4)의 바디 다이오드에 걸린 순 바이어스 전압(VDIODE)으로 인하여 변할 수 있다. 그러나 전압(VRON, VDIODE)은 상대적으로 작고 0으로 간주될 수 있고, 그러므로 1차 전류(IP)의 변화는 무시될 수 있다.
이에 따라 하나의 실시 형태에서, 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 전력 수신 모드를 위한 시간 경과(아래에서 전력 수신 주기(TPR)) 및 전력 보전 모드를 위한 시간 경과(아래에서 전력 보전 주기(TPC))를 제어하여 보전 회로(300)의 출력 단자((VOUT)에서 출력 전압(VOUT)을 제어할 수 있다. 실시 예로, 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 전력 수신 주기((TPR)를 연장하거나 또는 전력 보전 주기(TPC)를 단축시켜 출력 전압(VOUT)을 증가시킬 수 있다. 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 또한 전력 수신 주기(TPR)를 단축하거나 또는 전력 보전 주기(TPC)를 연장시켜 출력 전압(VOUT)을 감소시킬 수 있다.
도 3의 실시 형태에서, 전력 변환 회로(312)는 또한 필터링 회로(313) 및 정류 회로(314)를 포함할 수 있다. 필터링 회로(313)는 인덕터(L2), 커패시터(C1) 및 저항(R1)을 포함한다. 정류 회로(314)는 변압기 회로(320)의 2차 권선에 연결된 정류 스위치(S1, S2)를 포함하여 2차 권선으로부터 부하에 이르는 전력을 정류한다. 실시 예로, 만약 1차 전류(IP)가 전력 수신 모드에서 연결 노드(N1)으로부터 연결 노드(N2)로 흐른다면, 정류 스위치(S1)는 꺼지고 정류 스위치(S2)는 켜지고; 만약 1차 전류(IP)가 전력 수신 모드에서 연결 노드(N2)로부터 연결 노드(N1)으로 흐른다면, 정류 스위치(S1)는 켜지고 정류 스위치(S2)는 꺼진다. 이로 인하여 정류 회로(314)는 2차 전류(IS)를 제어하여 1차 전류(IP)의 방향에 관계없이 2차 권선으로부터 부하(308)로 흐르는 2차 전류(IS)를 제어할 수 있다. 예를 들어 도 2에 도시된 컨트롤러(202)와 같은 컨트롤러는 스위치(S1, S2)에 제어 신호(SYNC1, SYNC2)를 각각 제공하여 각각의 스위치 상태를 제어할 수 있다.
피드백 회로(316)는 감지 저항(RSEN) 및 비교기(318)를 포함한다. 감지 저항(RSEN)은 정류 회로(314) 및 접지(ground) 사이에 연결되고, 2차 전류(IS)를 감지한다. 감지 저항(RSEN)의 두 개의 단자는 각각 비교기(318)의 두 개의 입력 단자에 연결된다. 예를 들어, 비교기(318)의 비-반전 단자는 감지 저항(RSEN) 및 정류 회로(314)의 단자에 연결되고, 비교기의 반전 단자는 감지 저항(RSEN)의 다른 단자 및 접지에 연결된다. 도 3에 개시된 감지 저항(RSEN)은 정류 회로(314) 및 접지 사이에 연결될지라도, 이것은 본 발명을 제한하기 위한 것이 아니다. 하나의 실시 형태에서, 2차 전류(IS)가 감지 저항(RSEN)을 통하여 흐를 수 있는 한, 감지 저항(RSEN)은 다양한 방법으로 변환 회로에 있는 구성 요소에 연결될 수 있다. 예를 들어, 감지 저항(RSEN)은 필터링 회로(313) 및 2차 권선 사이에 또는 필터링 회로(313)와 부하(308) 사이에 연결될 수 있다.
하나의 실시 형태에서, 부하(308)에 전력을 공급하기 위하여 2차 전류(IS)가 생성되고 부하(308)로 흐른다. 예를 들어, 2차 전류(IS)는 변압기(320)의 2차 권선으로부터 인덕터(L2)를 경유하여 부하(308)로 흐른다. 예를 들어 2차 전류(IS)가 부하(308)로부터 인덕터(L2)를 통하여 접지로 반대 방향으로 흐르는 것과 같은 부스트-백(boost-back) 조건이 발생한다면, 비교기(318)는 감지 저항(RSEN)의 단자에서 입력 신호에 기초하여 피드백 신호(FB)와 같은 펄스 신호를 출력한다. 피드백 신호(FB)가 예를 들어 도 2의 제어 회로(206)와 같은 논리 회로에 제공되고, 논리 회로는 스위치(S1, S2)를 끄기 위하여 피드백 신호(FB)에 반응하여 제어 신호(SYNC1, SYNC2)를 제어한다. 하나의 실시 형태에서, 예를 들어 반대 방향의 2차 전류(IS)와 같은 부스트-백 조건은 전력 변환 회로(312)에 손상이 발생하도록 만들 수 있다. 바람직하게, 전력 변환 회로(312)는 부스트-백 조건의 탐지 시 개방-회로가 되고, 이로 인하여 반대 방향의 2차 전류(IS)로 인하여 변환 회로(300)가 손상이 되는 것이 보호될 수 있다.
도 4는 본 발명에 따른 하나의 실시 형태에서, 도 2에 있는 컨트롤러(202)의 실시 예의 블록 다이어그램을 예시한 것이다. 도 4는 도 2 및 도 3과 함께 설명되고, 도 2 및 도 3에서 동일한 도면 부호가 부여된 구성 요소는 유사한 기능을 가진다.
도 2와 관련하여 기술된 것처럼, 컨트롤러(202)는 제어 회로(206) 및 신호 발생기(208)을 포함하고, 신호 발생기(208)는 예를 들어 신호(PWM1, PWM2)와 같은 하나의 그룹의 펄스 신호를 제공하여 제어 회로(206)의 출력 신호를 제어한다. 도 4의 실시 형태에서, 제어 회로(206)는 제1 논리 유닛(4061) 및 제2 논리 유닛(4062)을 포함한다. 신호(PWM1, PWM2)가 제1 논리 유닛(4061)에 제공되고, 제1 논리 유닛(4061)은 신호(PWM1, PWM2)에 기초하여 예를 들어 도 3에 있는 구동 신호(ZVS1, ZVS1b, ZVS2, ZVS2b)와 같은 일련의 구동 신호를 출력한다. 추가로 제2 논리 유닛(4062)은 예를 들어 도 3에 있는 변환 회로(300)의 피드백 회로(316)에 의하여 제공된 피드백 신호(FB)와 같은 피드백 신호를 수신하고, 피드백 신호 및 구동 신호에 기초하여 도 3에 있는 제어 신호(SYNC1, SYNC2)와 같은 일련의 제어 신호를 제공한다. 신호, 구동 신호, 제어 신호 및 피드백 신호 사이의 논리 관계가 아래의 문단에서 보다 상세하게 기술될 것이다.
도 5a는 본 발명에 따른 하나의 실시 형태에서 도 4에 있는 제1 논리 유닛(4061)의 실시 예의 회로 다이어그램을 예시한 것이다. 도 5a는 도 2, 도 3 및 도 4와 함께 기술되고, 또한 도 7과 함께 기술된다. 도 7은 본 발명에 따른 실시 형태에서 신호(PWM1, PWM2, ZVS1, ZVS2, ZVS1b 및 ZVS2b) 및 전류(IP 및 IS)의 파형의 실시 예를 예시한 것이다.
도 5a를 참조하면, 제1 논리 유닛(406)은 논리 회로(510) 및 일련의 지연 유닛(5061, 5062, 5063 및 5064)을 포함한다. 논리 회로(510)는 NOR 게이트(G1, G2), NOT 게이트(G3 및 G4) 및 셋-리셋(SR) 래치와 같은 래치(또는 플립-플롭)(502, 504)를 포함한다. 신호(PWM1 및 PWM2)가 래치(502)에 제공되고, 또한 NOR 게이트(G1 및 G2)를 경유하여 래치(504)에 제공된다. 래치 또는 플립-플롭은 이 분야에 공지되어 있고, 이로 인하여 이들의 상세한 설명 및 기능은 본 명세서에서 간결성을 위하여 생략된다. 래치(502, 504)의 논리 출력이 지연 유닛(5061, 5062)에 제공되고, 또한 NOT 게이트(G3 및 G4)를 경유하여 지연 유닛(5063, 5064)에 제공된다.
하나의 실시 형태에서, 각각의 지연 유닛(5061-5064)은 브레이크-비포-메이크(Break-before-Make, 아래에서 BBM으로 언급됨) 스위칭 소자를 포함하고, 단지 상승 에지(rising edge)에서 신호 펄스를 지연시키기 위하여 사용된다. 보다 구체적으로 각각의 지연 유닛(5061-5064)은 논리 회로(510)로부터 대응하는 논리 출력(LG1, LG2, LG3 또는 LG4)을 탐지하여 탐지 결과에 따라 대응하는 구동 신호(ZVS1b, ZVS1, ZVS2b 또는 ZVS2)를 발생시킬 수 있다. 각각의 논리 출력(LG1-LG4)은 제1 레벨(예를 들어 로직 하이) 및 제2 레벨(예를 들어 로직 로우)을 가진다. 만약 지연 유닛(5061-5064)이 대응하는 논리 출력(LG1-LG4)이 제1 레벨(예를 들어 로직 하이)에 있다는 것을 탐지한다면, 지연 유닛은 미리 결정된 지연 이후 대응하는 구동 신호(ZVS1b, ZVS1, ZVS2b 또는 ZVS2)를 위에서 언급된 턴-온 상태(예를 들어 로직 하이)로 설정한다. 만약 지연 유닛이 대응하는 논리 출력이 제2 레벨(예를 들어 로직 로우)에 있다는 것을 탐지한다면, 지연 유닛은 대응하는 구동 신호를 위에서 언급된 턴-오프 상태(예를 들어 로직 로우)로 설정한다. 예를 들어, 만약 지연 유닛(5061)이 시간 K에서 래치(502)의 비-반전 출력 단자와 같은 입력 단자에서 상승 에지를 탐지한다면, 지연 유닛(5061)은 미리 결정된 지연 이후 구동 신호(ZVS1b)가 시간 L에 로직 하이가 되도록 설정한다. 시간 차이(L-K)는 BBM 지연(DBBM)으로 규정될 수 있다. 만약 지연 유닛(5061)이 시간 K에 입력 단자에서 하강(falling edge) 에지를 탐지한다면, 지연 유닛(5061)은 시간 지연 기능을 실행하지 않고 시간 K에서 구동 신호(ZVS1b)가 로직 로우가 되도록 설정할 수 있다. 지연 유닛(5062, 5063 및 5064)은 구동 신호(ZVS2b, ZVS1 및 ZVS2)를 각각 유사한 방법으로 설정할 수 있다. 본 명세서에서 사용되는 것처럼, 상승 에지는 로직 로우로부터 로직 하이에 이르는 신호 전환을 의미하고, 하강 에지는 로직 하이로부터 로직 로우에 이르는 신호 전환을 의미한다.
도 5a에 도시된 것처럼. 지연 유닛(5061, 5063)의 입력 단자 사이에 연결된 NOT 케이트(G3)로 인하여, 지연 유닛(5061, 5063)의 입력 신호는 서로 상대적으로 역전된다. 하나의 실시 형태에서, 로직-하이 레벨은 로직-로우 레벨로 반전되고, 역방향으로 반전된다. 결과적으로 도 5a의 실시 예에서, 구동 신호(ZVS1)의 상승 에지는 항상 구동 신호(ZVS1b)의 이전 하강 에지로부터 시간의 제1 주기 후 발생하고, 구동 신호(ZVS1b)의 상승 에지는 구동 신호(ZVS1)의 이전 하강 에지로부터 시간의 제2 주기 후 발생하고, 상기에서 시간의 제1 주기는 지연 유닛(5063)의 BBM 지연으로 규정되고, 시간의 제2 주기는 지연 유닛(5061)의 BBM 지연으로 규정될 수 있다. 유사한 방법으로, 구동 신호(ZVS2)의 상승 에지는 구동 신호(ZVS2b)의 이전 하강 에지로부터 시간의 제3 주기 후 항상 발생하고, 구동 신호(ZVS2b)의 상승 에지는 구동 신호(ZVS2)의 이전 하강 에지로부터 시간의 제4 주기 후 항상 발생하고, 상기에서 시간의 제3 주기는 지연 유닛(5064)의 BBM 지연으로고 규정되고, 시간의 제4 주기는 지연 유닛(5062)의 BBM 지연으로 규정될 수 있다. 지연 유닛(5061-5064)은 반드시 요구되는 것은 아니지만 예를 들어 DBBM과 같은 동일한 BBM 지연을 가질 수 있다. 이로 인하여 도 3에 도시된 것처럼, 만약 스위치(Q1, Q3) 중 하나가 꺼진다면, 다른 하나는 예를 들어 BBM 지연(DBBM)과 같은 단지 미리 설정된 지연 후 켜질 수 있고, 마찬가지로 만약 스위치(Q2, Q4) 중 하나가 꺼진다면, 다른 하나는 예를 들어 BBM 지연(DBBM)과 같은 단지 미리 설정된 지연 후 켜질 수 있다.
하나의 실시 형태에서, 턴-오프 지연은 구동 신호(예를 들어 ZVS1, ZVS1b, ZVS1 또는 ZVS2b)가 스위치(예를 들어 Q1, Q2, Q3 또는 Q4)를 끄기 위하여 생성되는 시간과 스위치가 완전히 꺼진 시간 사이에 생성되고, 이것은 스위치 및/또는 예를 들어 스위치를 구동시키는 드라이버(도시되지 않음)의 비-이상적인 형태로 인하여 발생된다. BBM 지연(DBBM)은 턴-오프 지연에 비하여 크게 미리 설정될 수 있고, 이로 인하여 도 3에 도시된 풀-브리지 스위칭 회로(310)에서 교차 전도(cross conduction)을 회피하게 되고(예를 들어 스위치(Q1, Q3)가 동일한 시간에 있는 것을 피하고, 스위치(Q2, Q4)가 동일한 시간에 있는 것을 피한다), 이로 인하여 스위칭 회로(310)에 대하여 제로-전압-스위칭(ZVS) 조건을 제공한다. ZVS 기술은 이 분야에서 공지되어 있고 그러므로 이들의 상세한 설명 및 이들의 기능은 간결성을 위하여 본 명세서에서 생략된다. 바람직하게 도 1의 DC/DC 컨버터(100)와 관련하여 언급된 것과 유사하게 변환 회로(300) 및 스위치(Q1-Q4)에 대한 손상이 방지될 수 있다. 또한 스위치(Q1-Q4)의 스위칭 손실이 ZVS 조건 아래 스위칭 회로(310)에서 감소될 수 있다.
하나의 실시 형태에서, 신호(PWM1, PWM2)의 펄스가 교대로 발생되고 예를 들어 신호(PWM2)가 로직 하이가 되는 경우 신호(PWM1)는 로직 로우가 되고, 신호(PWM1)가 로직 하이가 되는 경우 신호(PWM2)가 로직 로우가 되는 것과 같이 오버랩이 되지 않는다(non-overlapping). 도 5a의 실시 예에서, 신호(PWM1)의 상승 에지를 탐지하는 경우 논리 회로(510)가 출력(LG1)을 로직 로우로 설정하고 출력(LG2)을 로직 하이로 설정할 수 있고, 신호(PWM1)의 하강 에지를 탐지하는 경우 출력(LG3)을 로직 로우 그리고 출력(LG4)을 로직 하이로 설정할 수 있고, 신호(PWM2)의 상승 에지를 탐지하는 경우 출력(LG1)을 로직 하이로 그리고 출력(LG2)을 로직 로우로 설정할 수 있고, 신호(PWM2)의 하강 에지를 탐지하는 경우 출력(LG3)을 로직 하이로 그리고 출력(LG4)을 로직 로우로 설정할 수 있다.
이로 인하여 도 7에 도시된 것처럼, 제1 논리 유닛(4061)이 신호(PWM1)의 상승 에지를 탐지하는 경우(예를 들어 도 7에 도시된 시간(T1)에), 지연 유닛(5061)은 구동 신호(ZVS1b)를 로직 로우가 되도록 설정하고(예를 들어 시간(T1)에), 지연 유닛(5063)은 예를 들어 DBBM과 같은 BBM 지연을 이용하여 구동 신호(ZVS1)가 로직 하이에 있도록 설정한다(예를 들어 시간(T'1)에). 제1 논리 유닛(4061)은 신호(PWM1)가 하강 에지를 탐지하는 경우(예를 들어 시간(T2)에), 지연 유닛(5062)은 구동 신호(ZVS2b)를 로직 로우로 설정하고(예를 들어 시간(T2)에), 지연 유닛(5064)은 예를 들어 DBBM과 같은 BBM 지연을 이용하여 구동 신호(ZVS2)를 로직 하이(예를 들어 시간(T'2)에)로 설정한다. 유사하게 신호(PWM2)의 펄스를 탐지하는 경우(예를 들어 시간(T3)에), 지연 유닛(5063)은 구동 신호(ZVS1)를 로직 로우로 설정하고(예를 들어 시간(T3)에), 지연 유닛(5061)은 DBBM과 같은 BBM 지연을 이용하여 구동 신호(ZVS1b)를 로직 하이로 설정한다(예를 들어 시간(T'3)에). 신호(PWM2)가 로직 로우로 변하는 경우(예를 들어 시간(T4)에), 지연 유닛(5064)은 구동 신호(ZVS2)를 로직 로우로 설정하고(예를 들어 시간(T4)에), 지연 유닛(5062)은 DBBM과 같은 BBM 지연을 이용하여 구동 신호(ZVS2b)를 로직 하이로 설정한다(예를 들어 시간(T'4)에).
따라서 시간(T1 으로부터 T'1) 동안, 스위치(Q4)가 켜지고, 스위치(Q1, Q2 및 Q3)는 꺼지고, 스위치(Q1)의 바디 다이오드가 순 바이어스가 되고; 시간(T'1으로부터 T2) 동안, 스위치(Q1, Q4)가 켜지고, 스위치(Q2 및 Q3)는 꺼진다. 이로 인하여 시간(T1으로부터 T2)동안 전력 변환 회로(312)가 위에서 언급한 전력 수신 모드에서 작동한다. 유사하게 시간(T3으로부터 T4), 시간(T5으로부터 T6)과 같은 시간 동안, 전력 변환 회로(312)는 전력 수신 모드에서 작동한다. 전력 수신 모드에서, 도 7에 도시된 것처럼, 1차 전류(IP)가 직선 형태로 상승하거나 하강하고(ramp up 또는 ramp down), 2차 전류(IS)는 증가한다. 시간(T2 으로부터 T'2) 동안, 스위치(Q1)가 켜지고, 스위치(Q2-Q4)는 꺼지고, 스위치(Q2)의 바디 다이오드가 순 바이어스가 되고; 시간(T'2으로부터 T3) 동안, 스위치(Q1, Q2)가 켜지고, 스위치(Q3 및 Q4)는 꺼진다. 이로 인하여 시간(T2으로부터 T3) 동안 전력 변환 회로(312)가 위에서 언급한 전력 보전 모드에서 작동한다. 유사하게 시간(T4으로부터 T5), 시간(T6으로부터 T7)과 같은 시간 동안, 전력 변환 회로(312)는 전력 보전 모드에서 작동한다. 전력 보전 모드에서, 1차 전류(IP)가 근사적으로 일정하고, 2차 전류(IS)는 감소한다.
도 7에 도시된 것처럼, 결과적으로 전력 변환 회로(312)는 전력 수신 모드와 전력 보전 모드 사이를 오갈 수 있다. 신호(PWM1, PWM2) 중 하나가 로직 하이가 되는 경우, 전력 변환 회로(312)는 전력 수신 모드에서 작동할 수 있고, 신호(PWM1, PWM2)의 양쪽이 로직 로우가 되는 경우 전력 변환 회로(312)는 전력 보전 모드에서 작동할 수 있다. 전력 변환 회로가 전력 수신 모드에서 머무는 동안의 전력 수신 주기(TPR)는 실질적으로 신호(PWM1 또는 PWM2)의 펄스 폭(pulse width)과 동일할 수 있다. 이로 인하여 도 2 또는 도 4의 컨트롤러(202)는 신호(PWM1 또는 PWM2)의 펄스 폭을 증가시켜 전력 수신 주기(TPR)를 연장시킬 수 있고, 이로 인하여 변환 회로(300)의 출력 전압(VOUT)을 증가시킬 수 있다. 컨트롤러(202)는 또한 신호(PWM1 또는 PWM2)의 펄스 폭을 감소시켜 전력 수신 주기(TPR)를 감소시킬 수 있고, 이로 인하여 출력 전압(VOUT)이 감소할 수 있다.
하나의 실시 형태에서, 전력 변환 회로(312)는 신호(PWM1 또는 PWM2)의 주파수에 의하여 결정되는 교대 주기(alternate frequency)에서 전력 수신 모드와 전력 보전 모드 사이를 오갈 수 있다. 실시 예로, 교대 주기는 1/(T3-T1), 1/(T5-T3),1/(T7-T5) 또는 그와 같은 것으로 주어질 수 있다. 신호(PWM1)의 주기는 1/(T5-T1)으로 주어질 수 있고, 신호(PWM2)의 주기는 1/(T7-T3)로 주어질 수 있다. 하나의 실시 형태에서, 예를 들어 도 5b에 도시된 PWM 신호(520)와 같이 동일한 PWM 신호로부터 유도되고, 이로 인하여 시간 지속(T3-T1, T5-T3, T7-T5)은 동일할 수 있다. 하나의 그와 같은 실시 형태에서, 교대 주기는 신호(PWM1 또는 PWM2)의 주파수의 2배가 될 수 있다. 컨트롤러(202)는 신호(PWM1 또는 PWM2)의 주파수를 증가시켜 출력 전압(VOUT)을 증가시키거나 신호(PWM1 또는 PWM2)의 주파수를 감소시켜 출력 전압(VOUT)를 감소시킬 수 있다. 결과적으로 컨트롤러(202)는 신호(PWM1, PWM2)를 제어하는 것에 의하여 출력 전압(VOUT)을 목표 수준 또는 원하는 수준에 이르도록 조절할 수 있다.
만약 변환 회로(300)가 작은 부하에 전력을 공급하기 위하여 사용된다면, 컨트롤러(202)는 신호(PWM1 및 PWM2)의 주파수를 상대적으로 낮도록 설정할 수 있다. 바람직하게 고정 주파수에서 구동 신호에 의하여 구동되는 공지의 전력 변환기와 비교되는 경우, 변환 회로(300)의 실시 형태는 스위칭 손실을 감소시킬 수 있고 전력 변환의 효율을 향상시킬 수 있다.
추가로 하나의 실시 형태에서, 전력 수신 주기(TPR)와 전력 보전 주기(TPC)의 합계에 대한 전력 수신 주기(TPR)의 비율, 예를 들어 TPR/(TPR+TPC),은 전력 변환의 듀티 사이클(duty cycle of power conversion)로 언급될 수 있다. 정상 상태에서, 변환 회로(300)의 출력 전압(VOUT)은 전력 변환의 듀티 사이클에 의하여 결정되는 상대적으로 안정한 수준에서 조절될 수 있다. 만약 전력 변환의 듀티 사이클이 증가한다면, 상대적으로 안정한 수준은 증가할 수 있고, 만약 전력 변환의 듀티 사이클이 감소한다면 감소할 수 있다. 하나의 실시 형태에서, 전력 변환의 듀티 사이클은 신호(PWM1 또는 PWM2)의 듀티 사이클의 예를 들어 두 배와 동일한 것으로 결정된다. 이로 인하여 컨트롤러(202)는 신호(PWM1 또는 PWM2)의 듀티 사이클을 증가시키거나 또는 감소시켜 출력 전압(VOUT)의 목표 수준을 위한 서로 다른 요구를 만족시킬 수 있다. 바람직하게, 전력 변환의 듀티 사이클은 도 7에서 도시된 시간(T2 및 T3) 사이의 지속(duration)과 같은 신호(PWM1, PWM2)의 펄스 사이의 시간 스팬(span)을 증가시키는 것과 같은 상대적으로 작은 값으로부터 신호(PWM1 및 PWM2)의 펄스 사이의 시간 간격을 감소시키는 것과 같은 상대적으로 큰 값에 이르도록 변할 수 있다. 이로 인하여 변환 회로(300)는 전압 수준의 상대적으로 넓은 범위에서 출력 전압(VOUT)이 목표 수준에 이르도록 조절할 수 있다.
추가로 하나의 실시 형태에서, 신호(PWM1, PWM2)는 동일한 펄스 폭 및 동일한 주파수를 가질 수 있다. 이로 인하여 심지어 변환 회로(300)의 부하 전력이 변할지라도 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 50%의 듀티 사이클을 가질 수 있다. 예를 들어, 만약 변환 회로(300)가 제1 전력 수준에서 부하에 전력을 공급한다면, 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 50 %의 듀티 사이클을 가질 수 있다. 만약 변환 회로(300)가 제1 전력 수준과 서로 다른 제2 전력 수준에서 부하에 전력을 공급한다면, 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 또한 50 %의 듀티 사이클을 가질 수 있다. 이로 인하여 각각의 스위치(Q1-Q4)는 변환 회로(300)가 큰 부하 또는 작은 부하에 전력 공급하는지 여부에 따라 50 %의 스위칭 듀티 사이클을 가지고 반복적으로 켜지고 꺼질 수 있다. 바람직하게, 심지어 신호(PWM1, PWM2)의 펄스 폭이 매우 작거나 또는 매우 크도록 제어된다고 할지라도, 스위치(Q1-Q4)는 50 %의 스위칭 듀티 사이클로 인하여 적절하게 켜지거나 꺼질 수 있다.
도 5b는 본 발명의 하나의 실시 형태에 따른 위에서 언급된 신호(PWM1, PWM2)를 발생시키는 신호 발생기(208)의 실시 예의 회로 다이어그램을 예시한 것이다. 도 5b는 도 2, 도 3, 도 4, 도 5a 및 도 7과 함께 기술된다. 하나의 실시 형태에서, 신호 발생기(208)는 본 명세서에 참조에 의하여 전체가 결합되는 본 출원인에 의한 미국 특허 출원 공개번호 2013/0016530에서 개시된 제어 회로(340)의 그것과 유사한 구조를 가진다. 도 5b에 도시된 것처럼, 신호 발생기(208)는 펄스-폭 제어 회로(512), 주파수 제어 회로(514), 비교 회로(516) 및 멀티플렉서(518)를 포함한다.
하나의 실시 형태에서, 펄스-폭 제어 회로(512)는 전력 변환 회로(312)의 입력 전압(VIN)을 수신하고 PWM 신호(520)의 펄스 폭을 제어하여 입력 신호(VIN)에 반비례하도록 한다. 실시 예로, 펄스-폭 제어 회로(512)는 트리거 신호(526)에 반응하여 시간을 계산하기 시작하는 타이머를 포함할 수 있다. 펄스-폭 제어 회로(512)는 추가로 PWM 신호(520)가 트리거 신호(526)에 반응하여 PWM 신호가 로직 하이가 되도록 설정하고, 입력 신호(VIN)에 반비례하여 시간 간격(TON)이 경과하는 경우 로직 로우가 되도록 설정한다. 시간 간격(TON)은 TON=K/V'IN으로 주어질 수 있고, 상기에서 V'IN는 입력 전압(VIN)에 의하여 결정되는 변압기 회로(320)의 1차 권선에 걸리는 전압을 나타내고, 그리고 K는 미리 설정된 상수를 나타낸다. 추가로 비교기 회로(516)는 출력 단자(VOUT)에서 출력 전압(VOUT)을 목표 전압 수준(VTARGET)과 비교하고, 주파수 제어 회로(514)에 대하여 비교 결과를 발생시킨다. 비교 결과에 따라, 주파수 제어 회로(514)는 트리거 신호(526)의 주파수를 제어할 수 있고, 이로 인하여 만약 출력 전압(VOUT)이 목표 전압 수준(VTARGET)에 비하여 작다면 PWM 신호(520)의 주파수를 증가시키고, 만약 출력 전압(VOUT)이 목표 전압 수준(VTARGET)에 비하여 크다면 PWM 신호(520)의 주파수를 감소시킨다. 실시 예로 비교 회로(516)는 오류 증폭기 또는 차등 증폭기를 포함하여 비교를 실행할 수 있다. 주파수 제어 회로(514)는 반드시 요구되는 것은 아니지만 PWM 신호(520)가 로직 로우가 되는 시간 간격을 제어하는 타이머가 될 수 있다. 주파수 제어 회로(514)는 또한 반드시 요구되는 것은 아니지만 전압 제어 오실레이터와 같은 제어 가능한 오실레이터가 될 수 있다. 멀티플렉서(518)는 PWM 신호(520)의 펄스를 채널(522, 524)로 전송하여 교대로 위에서 언급된 신호(PWM1, PWM2)를 발생시킬 수 있다.
결과적으로 컨트롤러(202)는 신호 발생기(208)를 사용하여 입력 신호(VIN)에 반비례가 되도록 하기 위한 전력 수신 주기(PPR)(예를 들어 T1과 T2 사이, T3와 T4 사이와 같은)를 제어할 수 있다. 이로 인하여 바람직하게, 도 7에서 도시된 것처럼 1차 전류(IP)는 실질적으로 일정한 리플 진폭(ripple magnitude, ΔIP)을 가질 수 있고, 이것은 전력 보전 과정을 안정화시킬 수 있다. 또한 신호 발생기(208)는 PWM 신호(520)의 펄스 폭(TON)과 입력 전압(VIN) 사이의 비율을 리플 진폭(ΔIP)이 포화 한계(saturation limit)의 범위 내에 있도록 하기 위하여 미리 결정된 값으로 설정할 수 있고, 이로 인하여 변압기 회로(320)의 코어에서 플럭스 포화(flux saturation)가 방지될 수 있다.
추가로 컨트롤러(202)는 신호 발생기(208)를 사용하여 출력 전압(VOUT)에 따라 신호(PWM1, PWM2)의 주파수를 변하도록 할 수 있고, 이것은 예를 들어 스위칭 손실을 감소시키고, 전력 변환의 효율을 향상시키고, 출력 전압(VOUT)을 예를 들어 상대적으로 넓은 전압 수준의 범위 내에서 목표 수준으로 조절하는 것과 같은 위에서 언급된 이점을 변환 회로(300)에 준다. 일정한 리플 진폭(ΔIP) 및 신호(PWM1, PWM2)의 주파수의 변화와 관련된 상세한 설명이 동일인에 의하여 출원된 미국 특허 출원공개번호 2013/0016530에서 발견될 수 있을 것이다.
추가로 위에서 언급된 것처럼, 주파수 제어 회로(514)는 하나의 실시 형태에서 제어 가능한 오실레이터가 된다. 오실레이터는 출력 전압(VOUT)에 기초하여 제어된 주파수에서 트리거 신호(526)를 발생시킬 수 있다. 펄스-폭 제어 회로(512)는 입력 전압(VIN)에 기초하여 PWM 신호(520)의 펄스 폭을 제어할 수 있고, 이것은 출력 전압(VOUT)로부터 독립적이다. 하나의 실시 형태에서, 오실레이터는 트리거 신호(526)를 위한 최대 주파수를 설정할 수 있고, 최대 주파수 내에서 트리거 신호(526)의 주파수를 제한할 수 있다. 최대 주파수는 1/TON에 비하여 작고, 상기에서 TON은 PWM 신호(520)가 로직 하이가 되는 동안 시간 간격을 나타낸다. 다른 실시 형태에서, 오실레이터는 PWM 신호(520)가 로직 하이 또는 로직 로우에 있는지 여부를 탐지할 수 있다. 만약 변환 회로(300)가 큰 부하에 전력을 공급하고 있다면, 오실레이터는 PWM 신호(520)가 로직 하이에 있는 경우 트리거 신호(526)의 발생을 중지시킬 수 있고, PWM 신호(520)의 하강 에지의 탐지 시 트리거 신호(526)를 발생시킬 수 있다. 이로 인하여 바람직하게 PWM 신호(520)가 로직 하이가 되는 트리거 신호(526)를 발생시키는 상황이 방지될 수 있다.
도 5c는 본 발명의 하나의 실시 형태에서 도 4의 제2 논리 유닛(4062)의 실시 예의 회로 다이어그램을 예시한 것이다. 도 5c에 도시된 것처럼, 제2 논리 회로(4062)는 NOR 게이트(G5, G5', G6, G6')를 포함한다. 구동 신호(ZVS2, ZVS1b)가 NOR 게이트(G5')에 제공된다. 예를 들어 도 3에서 발생된 피드백 신호(FB)와 같은 피드백 신호 및 NOT 게이트(G5')의 출력이 NOR 게이트(G5)에 제공되어 도 3의 정류 회로(314)의 정류 스위치(S1)를 제어하는 제어 신호(SYNC1)을 발생시킨다. 유사하게 구동 신호(ZVS1 및 ZVS2b)가 NOR 게이트(G6')에 제공된다. 피드백 신호(FB) 및 NOR 게이트(G6')의 출력이 NOR 게이트(G6)에 제공되어 도 3의 정류 회로(314)의 정류 스위치(S2)를 제어하는 제어 신호(SYNC2)를 발생시킨다. 도 3과 관련하여 개시된 것처럼, 만약 감지 저항(RSEN)을 통하여 흐르는 전류(IS)가 0 A로 감소한다면(예를 들어 도 7에 도시된 시간(Ta, Tb)과 같은), 피드백 회로(316)는 피드백 신호(FB)(로직 하이에서 펄스를 가진)를 제2 논리 회로(4062)에 제공할 수 있다. 피드백 신호(FB)를 수신하는 것에 의하여, 도 5b에 있는 NOR 게이트(G5, G6)는 구동 신호(SYNC1, SYNC2)가 각각 로직 로우가 되도록 제어할 수 있다. 바람직하게, 도 3에 있는 정류 스위치(S1, S2)가 꺼지고, 역전류가 변압기 회로(320)의 2차 권선에서 흐르는 것을 방지하고, 이로 인하여 변환 회로(300)는 오작동으로부터 보호될 수 있다.
도 6은 본 발명의 실시 형태에서 지연 유닛(506)의 실시 예의 회로 다이어그램을 예시한 것이다. 도 6은 도 5a와 함께 설명되고, 도 5a와 동일한 도면 부호를 가지는 구성요소는 유사한 기능을 가진다. 지연 유닛(506)은 도 5a에 있는 지연 유닛(5061-5064)의 하나의 실시 형태가 되고, 본 발명을 제한하는 의도를 가지지 않는다. 이 분야에서 통상의 지식을 가진 자는 지연 유닛(5061-5064)이 다른 실시 형태에서 다르게 구성될 수 있다는 것을 이해할 것이다.
도 6의 실시 형태에서, 지연 유닛(506)은 BBM 유닛(602) 및 NOR 게이트(G7)를 포함한다. BBM 유닛(602)은 경로(P1, P2)를 포함한다. 경로(P1)는 NOR 게이트(G1602)를 포함하고, 경로(P2)는 NOT 게이트(G2602), 저항(R602), 다이오드(D602) 및 커패시터(C602)를 포함한다. 하나의 실시 형태에서, 지연 유닛(506)이 예를 들어 도 5에 있는 래치(502), 래치(504), NOT 게이트(G3) 또는 NOT 게이트(G4)와 같은 것으로부터 입력 단자에서 하강 에지를 탐지하는 경우, NOT 게이트(G1602)는 즉시 로직-하이 신호를 NOR 게이트(G7)로 출력할 수 있고, 이로 인하여 NOR 게이트(G7)는 즉시 로직 하이에서 구동 신호(ZVS)를 출력할 수 있고; 다른 한편으로 NOT 게이트(G2602)는 커패시터(C602)가 로직-하이 수준을 가지도록 충전되도록 하기 위하여 저항(R602) 및 다이오드(D602)을 통하여 커패시터(C602)를 충전시키도록 로직-하이 신호를 출력할 수 있다. 지연 유닛(506)이 입력 단자(604)에서 상승 에지를 탐지하는 경우, NOT 게이트(G1602)는 로직-로우 신호를 NOR 게이트(G7)로 출력할 수 있고, 다른 한편으로 NOT 게이트(G2602)는 또한 커패시터(C602)가 로직-하이 수준으로부터 감소하는 것을 시작하도록 하기 위하여 저항(R602)을 통하여 커패시터(C602)를 방전시키도록 로직-로우 신호를 출력할 수 있다. 이로 인하여 입력 신호의 상승 에지를 탐지하는 경우, 지연 유닛(506)은 커패시터(C602)의 전압이 로직 로우 수준으로 감소될 때까지 구동 신호(ZVS)를 로직 로우로 유지할 수 있다.
결과적으로 지연 유닛(506)이 로직-로우 신호를 수신하는 경우, 지연 유닛(506)은 지연 없이 구동 신호(ZVS)가 로직 로우가 되도록 설정할 수 있고, 지연 유닛(506)이 로직-하이 신호를 수신하는 경우, 지연 유닛(506)은 예를 들어 DBBM과 같은 BBM 지연 후 구동 신호(ZVS)가 로직 하이가 되도록 설정할 수 있다. 그와 같은 하나의 실시 형태에서, BBM 지연(DBBM)은 커패시터(C602)의 전압이 로직-하이로부터 로직-로우 수준으로 감소하는 전압을 위한 시간 지속을 포함한다.
도 7은 본 발명에 따른 실시 형태에서 신호(PWM1, PWM2, ZVS1, ZVS2, ZVS1b, ZVS2b, SYNC1, SYNC2 및 FB) 및 전류(IP, IS)의 파형의 실시 예를 예시한 것이다. 도 2의 DC/DC 컨버터의 작동 과정이 도 7에 기초하여 도 2, 도 3, 도 4, 도 5a, 도 5b, 도 5c 및 도 6과 함께 예시된다.
도 7에 도시된 작동 과정에서, 신호 발생기(208)(도 2, 도 4 또는 도 5c)는 교대로 신호(PWM1, PWM2)의 펄스를 발생시킨다. 신호(PWM1)가 로직 하이가 되는 경우, 제1 논리 유닛(4061)(도 4 또는 도 5a에 있는)은 구동 신호(ZVS1, ZVS2b)가 스위치(Q1, Q4)를 켜기 위하여 로직 하이가 되도록 제어하고; 신호(PWM2)가 로직 하이가 되는 경우, 제1 논리 유닛(4061)은 스위치(Q2, Q3)가 켜지도록 하기 위하여 구동 신호(ZVS2, ZVS1b)를 제어하여 로직 하이가 되도록 할 수 있다. 그러므로 신호(PWM1 또는 PWM2)가 로직 하이가 되는 경우, 도 3에 있는 전력 변환 회로(312)는 위에서 언급된 전력 수신 모드에서 작동한다. 신호(PWM1, PWM2)의 양쪽이 로직 로우가 되는 경우, 구동 신호(ZVS1, ZVS2) 중 어느 하나가 로직 하이가 되어 스위치(Q1, Q2)를 켜거나 구동 신호(ZVS1b, ZVS2b)가 로직 하이가 되어 스위치(Q2, Q4)를 켠다. 그러므로 신호(PWM1, PWM2) 양쪽 모두가 로직 로우가 되는 경우, 전력 변환 회로(312)는 위에서 언급된 전력 보전 모드에서 작동한다. 결과적으로 전력 변환 회로(312)는 전력 수신 모드 및 전력 보존 모드 사이를 교대로 오갈 수 있다.
전력 변환 회로(312)가 전력 수신 모드로부터 전력 보전 모드로 또는 전력 보전 모드로부터 전력 수신 모드(예를 들어 시간(T1,T2,T3,T4)과 같은 시간에서)로 이행하는 중간 전이에 있을 때마다, 제1 논리 유닛(4061)(도 4 또는 도 5a에 있는)은 구동 신호(ZVS1, ZVS1b)가 스위치(Q1, Q3)(도 3에 있는)가 동일한 시간에 켜지는 것을 방지하기 위하여 동일 시간에 로직 하이에 있는 것을 방지할 수 있고, 구동 신호(ZVS2, ZVS2b)는 스위치(Q2, Q4)(도 3에 있는)가 동일한 시간에 켜지는 것을 방지하기 위하여 동일 시간에 로직 하이에 있는 것을 방지할 수 있다. 실시 예로, 제1 논리 유닛(4061)은 스위치(Q1, Q3) 중 하나가 꺼진 후, 미리 결정된 지연(DBBM) 이후 스위치(Q1, Q3) 중 다른 하나가 켜지도록 할 수 있고, 스위치(Q2, Q4) 중 하나가 꺼진 후, 미리 결정된 지연(DBBM) 이후, 스위치(Q2, Q4) 중 다른 하나가 켜지도록 할 수 있다. 일반적으로 바람직하게, 제1 논리 유닛(4061)은 스위치(Q1-Q4)를 위한 제로-전압-스위칭 조건을 제공한다.
도 7에 도시된 것처럼, 신호(PWM1 또는 PWM2)가 로직 하이에 있는 경우와 같은 전력 수신 모드 동안, 변압기 회로(320)의 1차 전류(IP)는 예를 들어 0 A를 중심으로 선형적으로 상승하거나 감소하고, 전력 변환 회로(312)의 출력 전압을 나타내는 변압기 회로(320)의 2차 전류(IS)는 증가한다. 예를 들어 신호(PWM1, PWM2) 양쪽이 로직 로우가 되는 경우와 같은 전력 보전 모드 동안, 1차 전류(IP)는 근사적으로 상수가 되고, 2차 전류(IS)는 감소한다. 일반적으로 신호 발생기(208)는 신호(PWM1, PWM2)의 듀티 사이클을 증가시키거나 감소시키는 것에 의하여 출력 전압을 제어할 수 있다. 바람직하게, 도 5b에 개시된 것처럼, 신호 발생기(208)는 전력 수신 주기(TPR)를 제어하여 변압기 회로(320)의 입력 전압(VIN)에 반비례하도록 할 수 있고, 이로 인하여 1차 전류(IP)의 리플 진폭(ΔIP)이 실질적으로 일정하도록 제어하여 전력 변환 회로(312)의 전력 변환 과정을 안정화시킬 수 있다. 신호 발생기(208)는 또한 리플 진폭(ΔIP)이 포화 한계 내에 있도록 설정할 수 있고, 이로 인하여 변압기 회로의 코어에서 플럭스 포화를 방지할 수 있다. 추가로, 신호 발생기(208)는 전력 변환 회로(312)의 출력 전압(VOUT)에 따라 신호(PWM1, PWM2)의 주파수를 변하도록 할 수 있고, 이로 인하여 위에서 언급된 것처럼, 스위칭 손실을 감소시키고, 전력 변환의 효율을 향상시키고, 출력 전압(VOUT)이 상대적으로 넓은 범위에서 목표 수준이 되도록 조절할 수 있다.
추가로 도 7에 도시된 것처럼, 각각의 전력 보전 모드 동안 만약 2차 전류(IS)가 0 A로 감소한다면(예를 들어 시간(Ta, Tb)과 같은), 도 3의 피드백 회로(316)는 제2 논리 유닛(4062)(도 4 또는 도 5b에 있는)에 해당하는 피드백 신호(FB)를 발생시킬 수 있다. 이로 인하여 제2 논리 유닛(4062)은 제어 신호(SYNC1, SYNC2)가 스위치(S1, S2)를 끄도록 하기 위하여 로직 로우로 설정될 수 있다. 일반적으로 바람직하게 제2 논리 유닛(4062)은 피드백 회로(316)와 함께 2차 전류(IS)의 역 방향 흐름을 방지할 수 있고(예를 들어 도 3에 있는 부하(308)로부터 인덕터(L2), 2차 권선 및 감지 저항(RSEN)을 통하여 접지로 흐르는), 이로 인하여 변환 회로(300)를 보호할 수 있다.
도 8은 본 발명에 따른 하나의 실시 형태에서 DC/DC 컨버터(200)를 제어하기 위한 방법의 순서도(800)를 예시한 것이다. 도 8은 도 2, 도 3, 도 4, 도 5a, 도 5b, 도 5c, 도 6 및 도 7과 함께 설명된다.
단계 802에서, 제어 회로(206)(도 2 또는 도 4에 있는)는 구동 신호(ZVS1, ZVS1b, ZVS2, ZVS2b)를 발생시켜 제1 스위치(예를 들어 Q1), 제2 스위치(예를 들어 Q2), 제3 스위치(예를 들어 Q3) 및 제4 스위치(예를 들어 Q4)를 포함하는 스위치를 제어한다. 제1 스위치(Q1)은 제1 연결 노드(N1)을 경유하여 제3 스위치(Q3)에 연결되고, 제2 스위치(Q2)는 제2 연결 노드(N2)를 경유하여 제4 스위치(Q4)에 연결된다.
단계 804에서, 제어 회로(206)는 변압기 회로(320)를 제어하여 스위치(Q1-Q4)를 제어하는 것에 의하여 교대 주파수(alternation frequency)에서 전력 수신 모드 및 전력 보전 모드 사이를 교대로 반복한다. 변압기 회로는 제1 연결 노드(N1)와 제2 연결 노드(N2) 사이에 연결된다.
단계 806에서, 예를 들어 위에서 언급된 펄스-폭 제어 회로(512)에 있는 타이머를 포함하는 신호 발생기(206)(도 2, 도 4 및 도 5b에 있는)는 수신 모드를 위한 전력 수신 주기(TPR)를 제어하여 변압기 회로(320)에 제공된 입력 전압(VIN)에 반비례하도록 한다.
단계 808에서, 예를 들어 위에서 언급된 주파수 제어 회로(514)를 포함하는 신호 발생기(208)는 예를 들어 DC/DC 컨버터(200)의 출력 전압(VOUT)과 같은 출력 전력에 따라 교대 주파수를 조절한다.
결과적으로 DC/DC 컨버터(200)는 감소된 스위칭 손실, 향상된 전력 변환 효율을 가질 수 있고, 상대적으로 넓은 범위 내에서 목표 수준에 이르도록 출력 전압(VOUT)을 제어할 수 있다. DC/DC 컨버터(200)는 또한 변압기 회로(320)의 1차 전류(IP)를 제어하여 실질적으로 일정한 리플 진폭을 가지도록 하고, 이로 인하여 전력 변환 과정이 안정화 되고, 변압기 회로(320)의 코어에서 플럭스 충전이 방지될 수 있다.
도 9는 본 발명에 따른 실시 형태에서 DC/DC 컨버터(200)를 제어하기 위한 방법의 순서도(900)를 예시한 것이다. 도 9는 도 2, 도 3, 도 4, 도 5a, 도 5b, 도 5c, 도 6 및 도 7과 함께 설명된다.
단계 902에서, 신호 발생기(208)(도 2, 도 4 또는 도 5b에 있는)는 교대로 신호(PWM1)의 펄스와 같은 제1 펄스 신호 및 예를 들어 신호(PWM2)의 펄스와 같은 제2 펄스 신호를 발생시켜 제1 스위치(예를 들어 Q1), 제2 스위치(예를 들어 Q2), 제3 스위치(예를 들어 Q3) 및 제4 스위치(예를 들어 Q4)를 포함하는 스위치를 제어한다.
단계 904에서 제1 논리 유닛(4061)(도 4 또는 도 5a에 있는)은 신호 발생기(208)와 함께 작동하여 스위치(Q1-Q4)를 제어하는 것에 기초하여 전력 수신 모드와 전력 발생 모드 사이를 교대로 반복하기 위하여 변압기 회로(320)를 제어한다.
단계 906에서, 제1 논리 제어 회로(4061)는 예를 들어 신호(PWM1)의 상승 에지와 같은 제1 펄스 신호의 제1 에지 탐지 시 제3 스위치(예를 들어 Q3)를 끄고, 제1 에지의 탐지로부터 측정된 제1 미리 결정된 지연(DBBM1) 이후 제1 스위치(예를 들어 Q1)를 켠다.
단계 908에서, 제1 논리 유닛(4061)은 예를 들어 신호(PWM1)의 하강 에지와 같은 제1 펄스 신호의 제2 에지 탐지 시 제4 스위치(예를 들어 Q4)를 끄고, 제2 에지의 탐지로부터 측정된 제2 미리 결정된 지연(DBBM2) 이후 제2 스위치(예를 들어 Q2)를 켠다.
단계 910에서, 제1 논리 유닛(4061)은 예를 들어 신호(PWM2)의 상승 에지와 같은 제2 펄스 신호의 제3 에지 탐지 시 제1 스위치(예를 들어 Q1)를 끄고, 제3 에지의 탐지로부터 측정된 제3 미리 결정된 지연(DBBM3) 이후 제3 스위치(예를 들어 Q3)를 켠다.
단계 912에서, 제1 논리 유닛(4061)은 예를 들어 신호(PWM2)의 하강 에지와 같은 제2 펄스 신호의 제4 에지 탐지 시 제2 스위치(예를 들어 Q2)를 끄고, 제2 에지의 탐지로부터 측정된 제4 미리 결정된 지연(DBBM4) 이후 제4 스위치(예를 들어 Q4)를 켠다. 하나의 실시 형태에서, 제1, 제2 , 제3 및 제4 미리 결정된 지연은 반드시 요구되는 것은 아니지만 동일하다.
하나의 실시 형태에서, 제1 스위치는 스위치(Q1)가 되고, 제2 스위치는 스위치(Q2)가 되고, 제3 스위치는 스위치(Q3)가 되고, 제4 스위치는 스위치(Q4)가 되고, 제1 논리 유닛(4061)에 의하여 발생된 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 각각 스위치(Q1, Q2, Q3, Q4)를 제어한다. 따라서 단계 906 내지 단계 912를 실행하는 것에 의하여, 스위치(Q1-Q4)의 상태는 아래의 시퀀스(a1)-(h1)에서 반복적으로 제어될 수 있다:
(a1) 스위치 Q3가 꺼지고;
(b1) 스위치 Q1이 켜지고;
(c1) 스위치 Q4가 꺼지고;
(d1) 스위치 Q2가 켜지고;
(e1) 스위치 Q1이 꺼지고;
(f1) 스위치 Q3가 켜지고;
(g1) 스위치 Q2가 꺼지고;
(h1) 스위치 Q4가 켜진다.
그러나 본 발명은 이에 제한되지 않는다. 다른 실시 형태에서, 제1 스위치는 스위치(Q4)가 되고, 제2 스위치는 스위치(Q3)가 되고, 제3 스위치는 스위치(Q2)가 되고, 제4 스위치는 스위치(Q1)가 되고, 제1 논리 유닛(4061)에 의하여 발생된 구동 신호(ZVS1, ZVS1b, ZVS2 및 ZVS2b)는 각각 스위치(Q4, Q2, Q3, Q1)를 제어한다. 따라서 단계 906 내지 단계 912를 실행하는 것에 의하여, 스위치(Q1-Q4)의 상태는 아래의 시퀀스(a2)-(h2)에서 반복적으로 제어될 수 있다:
(a2) 스위치 Q2가 꺼지고;
(b2) 스위치 Q4가 켜지고;
(c2) 스위치 Q1이 꺼지고;
(d2) 스위치 Q3이 켜지고;
(e2) 스위치 Q4가 꺼지고;
(f2) 스위치 Q2가 켜지고;
(g2) 스위치 Q3이 꺼지고;
(h2) 스위치 Q1이 켜진다.
결과적으로 전력 변환 회로(312)는 전력 수신 모드와 전력 보전 모드 사이를 교대로 반복할 수 있고, 제로-전압 스위칭 조건이 스위치(Q1-Q4)에 제공될 수 있다. 추가로 신호(PWM1, PWM2)는 동일한 펄스 폭 및 동일한 주파수를 가질 수 있고, 이로 인하여 각각의 스위치(Q1-Q4)는 50 %의 스위칭 듀티 사이클을 가지고 교대로 켜지고 꺼질 수 있다.
도 10은 본 발명에 따른 실시 형태에서 DC/DC 컨버터(200)를 제어하기 위한 방법의 순서도(1000)를 예시한 것이다. 도 10은 도 2, 도 3, 도 4, 도 5a, 도 5b, 도 5c, 도 6 및 도 7과 함께 설명된다.
단계 1002에서, 컨트롤러(202)(도 2, 도 4 또는 도 5b에 있는)는 변압기 회로(320)가 부하(308)에 대하여 예를 들어 2차 전류(IS)와 같은 전력을 제공하기 위하여 스위치(Q1-Q4)를 제어하는 것에 의하여 전력 수신 모드와 전력 보전 모드 사이를 교대로 반복한다.
단계 1004에서, 정류 회로(314)(도 3에 있는)는 정류 스위치(S1, S2)를 사용하여 변압기 회로(320)로부터 전력을 정류한다.
단계 1006에서, 피드백 회로(316)(도 3에 있는)에 있는 감지 저항(RSEN)은 변압기 회로(320)의 2차 전류(IS)를 감지한다.
단계 1008에서, 피드백 회로(316)에 있는 비교기(318)는 감지 저항(RSEN)의 제1 단자에서 신호를 감지 저항(RSEN)의 제2 단자에 있는 신호와 비교하여 피드백 신호를 발생시킨다.
단계 1010에서, 만약 피드백 신호(FB)가 2차 전류(IS)의 역 방향 흐름(예를 들어 부하(308)로부터 인덕터(L2), 2차 권선 및 감지 저항(RSEN)을 경유하여 접지로)의 탐지를 나타낸다면, 제2 논리 유닛(4062)(도 4 또는 도 5c에 있는)은 정류 스위치(S1, S2)를 끈다.
결과적으로 제2 논리 유닛(4062)은 피드백 회로(316)와 함께 작동하여 변압기 회로(320)의 역 방향 2차 전류에 의하여 발생되는 손상으로부터 DC/DC 컨버터(200)를 보호할 수 있다.
요약하면, 본 발명에 따른 실시 형태는 풀-브리지 스위칭 회로 및 변압기 회로를 제어하는 컨트롤러를 사용하는 DC/DC 컨버터를 제공한다. 하나의 실시 형태에서, 컨트롤러는 스위칭 회로의 스위칭 주파수를 제어하는 것에 의하여 DC/DC 컨버터의 출력 전력을 제어할 수 있고, 이로 인하여 스위칭 손실을 감소시키고, 전력 변환의 효율을 향상시키고, 상대적으로 넓은 범위 내에서 DC/DC 컨버터의 출력 전압을 목표 수준으로 조절할 수 있다. 컨트롤러는 또한 변압기 회로의 1차 전류를 제어하여 실질적으로 동일한 리플 진폭을 가지도록 할 수 있다. 컨트롤러는 또한 스위치를 위하여 제로-전압 스위칭 조건을 제공할 수 있다. 추가로 컨트롤러는 DC/DC 컨버터를 변압기 회로의 역방향 2차 전류에 의하여 발생되는 손상으로부터 보호할 수 있다. 본 발명에 따른 DC/DC 컨버터는 다양한 제품에 적용 가능하다. 예를 들어 그것은 전기 자동차 충전기에 사용될 수 있고 그리고 높은 전류/전압 출력을 가지는 다른 전력 컨버터에 적용될 수 있다.
위에서 개시된 것 및 도면은 본 발명의 실시 형태를 나타낸 것인 한편, 다양한 추가 발명, 변형 발명 및 대체 발명이 첨부된 청구범위에서 규정된 것으로 본 발명의 원리의 기술적 사상 및 범위를 벗어나지 않고 만들어질 수 있는 것으로 이해될 것이다. 이 분야에서 통상의 지식을 가진 자는 본 발명이 형상, 구조, 배열, 비율, 소재, 소자 및 구성요소 많은 변형 그리고 본 발명의 실시에서 사용되는 이와 다른 것을 이용하여 사용될 것이다. 그러므로 본 명세서에서 개시된 실시 형태는 모든 관점에서 예시적이며 제한되지 않는 것으로 간주되어야 하고, 본 발명의 범위는 첨부된 청구범위 및 그들의 법적 등가물에 의하여 지시되고 위에서 제시된 개시에 제한되지 않는다.
104: 정류기 106: 부하
202: 컨트롤러 204: 변환 회로
206: 제어 회로 208: 신호 발생기
210: 스위칭 회로 212: 전력 변환 회로
216: 피드백 회로 214: 정류 회로
208: 신호 발생기 4061, 4062:논리 유닛
502, 504: 래치 유닛
5061, 5062, 5063, 5064: 지연 유닛
518: 멀티플렉서 516: 비교 회로

Claims (20)

  1. DC/DC 컨버터를 위한 컨트롤러에 있어서,
    제1 펄스 신호 및 제2 펄스 신호를 교대로 발생시키도록 작동하는 신호 발생기; 및
    상기 신호 발생기에 연결되고, 상기 제1 펄스 신호 및 제2 펄스 신호에 따라 제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치를 포함하는 다수 개의 스위치를 제어하도록 작동하는 제어 회로를 포함하고,
    상기 제어하는 것은,
    상기 제1 펄스 신호의 제1 에지(first edge)의 탐지 시 상기 제3 스위치를 끄고, 상기 제1 에지의 상기 탐지로부터 미리 결정된 지연 이후 상기 제1 스위치를 켜는 단계,
    상기 제1 펄스 신호의 제2 에지의 탐지 시 상기 제4 스위치를 끄고, 상기 제2 에지의 상기 탐지로부터 미리 결정된 지연 이후 상기 제2 스위치를 켜는 단계,
    상기 제2 펄스 신호의 제3 에지의 탐지 시 상기 제1 스위치를 끄고, 상기 제3 에지의 상기 탐지로부터 미리 결정된 지연 이후 상기 제3 스위치를 켜는 단계, 및
    상기 제2 펄스 신호의 제4 에지의 탐지 시 상기 제2 스위치를 끄고, 상기 제4 에지의 상기 탐지로부터 미리 결정된 지연 이후 상기 제4 스위치를 켜는 단계를 포함하는 DC/DC 컨버터를 위한 컨트롤러.
  2. 청구항 1에 있어서,
    상기 제어 회로는 다수 개의 구동 신호를 발생시키도록 작동하고,
    상기 구동 신호의 각각의 구동 신호는 상기 스위치들 중 대응하는 스위치를 켜는 턴-온 상태 및 상기 대응하는 스위치를 끄는 턴-오프 상태를 가지는 컨트롤러.
  3. 청구항 2에 있어서,
    만약 상기 DC/DC 컨버터가 제1 전력 수준에서 부하에 전력을 공급한다면, 상기 다수 개의 구동 신호는 50 %의 듀티 사이클을 포함하고,
    만약 상기 DC/DC 컨버터가 상기 제1 전력 수준과 서로 다른 제2 전력 수준에서 부하에 전력을 공급한다면, 상기 다수 개의 구동 신호는 50 %의 듀티 사이클을 포함하는 컨트롤러.
  4. 청구항 2에 있어서,
    상기 제어 회로는 다수 개의 논리 출력에 따라 상기 구동 신호를 발생시키도록 작동하는 다수 개의 지연 유닛을 포함하고, 상기 다수 개의 논리 출력의 각각의 논리 출력은 제1 수준 및 제2 수준을 가지고, 상기 다수 개의 지연 유닛의 각각의 지연 유닛은 대응하는 논리 출력이 상기 제1 수준에 있다는 것의 탐지로부터 미리 결정된 지연 이후, 대응하는 구동 신호를 상기 턴-온 상태로 설정하도록 작동하고, 상기 대응하는 논리 출력이 상기 제2 수준에 있다는 것을 탐지 시, 상기 대응하는 구동 신호를 상기 턴-오프 상태로 설정하도록 작동하는 것을 특징으로 하는 컨트롤러.
  5. 청구항 4에 있어서,
    상기 제어 회로는 상기 지연 유닛에 연결되는 논리 회로를 더 포함하고,
    상기 논리 회로는 상기 논리 출력을 발생시키고, 상기 제1 에지의 탐지 시 상기 논리 출력의 제1 논리 출력을 상기 제2 수준으로 설정하고, 상기 논리 출력의 제2 논리 출력을 상기 제1 수준으로 설정하고, 상기 제2 에지의 탐지 시 상기 논리 출력의 제3 논리 출력을 상기 제2 수준으로 설정하고, 상기 논리 출력의 제4 논리 출력을 제1 수준으로 설정하고, 상기 제3 에지의 탐지 시 상기 제1 논리 출력을 상기 제1 수준으로 설정하고, 상기 제2 논리 출력을 상기 제2 수준으로 설정하고, 상기 제4 에지의 탐지 시 상기 제3 논리 출력을 상기 제1 수준으로 설정하고, 상기 제4 논리 출력을 상기 제2 수준으로 설정하도록 작동하는 컨트롤러.
  6. 청구항 1에 있어서,
    상기 제어 회로는 상기 다수 개의 스위치를 제어하는 것에 의하여 전력 수신 모드 및 전력 보전 모드 사이를 오가도록 하기 위하여 변압기 회로를 제어하도록 작동하고, 상기 제어 회로는 상기 전력 수신 모드에 대한 시간 지속을 제어하여 상기 변압기 회로에 제공된 입력 전압에 반비례하도록 하는 타이머를 포함하는 컨트롤러.
  7. 청구항 1에 있어서,
    상기 제어 회로는 상기 다수 개의 스위치를 제어하는 것에 의하여 교대 주파수(alternation frequency)에서 전력 수신 모드와 전력 보전 모드 사이를 오가도록 하기 위하여 변압기 회로를 제어하도록 작동하고, 상기 제어 회로는 상기 DC/DC 컨버터의 출력에 따라 상기 교대 주파수를 조절하는 주파수 제어 회로를 포함하는 컨트롤러.
  8. DC/DC 컨버터를 제어하는 방법에 있어서,
    신호 발생기를 사용하여 제1 펄스 신호 및 제2 펄스 신호를 교대로 발생시키는 단계; 및
    상기 신호 발생기에 연결된 제어 회로를 사용하여, 상기 제1 펄스 신호 및 상기 제2 펄스 신호에 따라 제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치를 포함하는 다수 개의 스위치를 제어하는 단계를 포함하고,
    상기 제어하는 단계는,
    상기 제1 펄스 신호의 제1 에지(first edge)의 탐지 시 상기 제3 스위치를 끄고, 상기 제1 에지의 상기 탐지로부터 미리 결정된 지연 이후 상기 제1 스위치를 켜는 단계,
    상기 제1 펄스 신호의 제2 에지의 탐지 시 상기 제4 스위치를 끄고, 상기 제2 에지의 상기 탐지로부터 미리 결정된 지연 이후 상기 제2 스위치를 켜는 단계,
    상기 제2 펄스 신호의 제3 에지의 탐지 시 상기 제1 스위치를 끄고, 상기 제3 에지의 상기 탐지로부터 미리 결정된 지연 이후 상기 제3 스위치를 켜는 단계, 및
    상기 제2 펄스 신호의 제4 에지의 탐지 시 상기 제2 스위치를 끄고, 상기 제4 에지의 탐지로부터 미리 결정된 지연 이후 상기 제4 스위치를 켜는 단계를 포함하는 DC/DC 컨버터를 제어하는 방법.
  9. 청구항 8에 있어서, 상기 제어하는 단계는
    다수 개의 논리 출력에 따라 다수 개의 구동 신호를 발생시키고, 상기 다수 개의 구동 신호의 각각의 구동 신호는 턴-온 상태 및 턴-오프 상태를 가지고, 상기 다수 개의 논리 출력의 각각의 논리 출력은 제1 수준 및 제2 수준을 가지는 단계;
    대응하는 논리 출력이 상기 제1 수준에 있다는 것의 탐지로부터 미리 결정된 지연 이후, 상기 구동 신호에 있는 구동 신호를 상기 턴-온 상태로 설정하는 단계; 및
    상기 대응하는 논리 출력이 상기 제2 수준에 있다는 것에 관한 탐지 시, 상기 구동 신호에 있는 구동 신호를 상기 턴-오프 상태로 설정하는 단계를 포함하는 방법.
  10. 청구항 9에 있어서, 상기 제어하는 단계는
    상기 제1 에지의 탐지 시 상기 논리 출력의 제1 논리 출력을 상기 제2 수준으로 설정하고, 상기 논리 출력의 제2 논리 출력을 상기 제1 수준으로 설정하는 단계;
    상기 제2 에지의 탐지 시 상기 논리 출력의 제3 논리 출력을 상기 제2 수준으로 설정하고, 상기 논리 출력의 제4 논리 출력을 상기 제1 수준으로 설정하는 단계;
    상기 제3 에지의 탐지 시 상기 제1 논리 출력을 상기 제1 수준으로 설정하고, 상기 제2 논리 출력을 상기 제2 수준으로 설정하는 단계; 및
    상기 제4 에지의 탐지 시 상기 제3 논리 출력을 상기 제1 수준으로 설정하고, 상기 제4 논리 출력을 상기 제2 수준으로 설정하는 단계를 더 포함하는 방법.
  11. 청구항 8에 있어서,
    상기 스위치를 제어하는 것에 의하여 전력 수신 모드 및 전력 보전 모드 사이를 오가도록 변압기 회로를 제어하는 단계; 및
    상기 변압기 회로에서 제공된 입력 전압에 반비례하도록 상기 전력 수신 모드에 대한 시간 지속을 제어하는 단계를 더 포함하는 방법.
  12. 청구항 8에 있어서,
    상기 스위치를 제어하는 것에 의하여 교대 주파수에서 전력 수신 모드 및 전력 보전 모드 사이를 오가도록 변압기 회로를 제어하는 단계: 및
    상기 DC/DC 컨버터의 출력에 따라 상기 교대 주파수를 조절하는 단계를 더 포함하는 방법.
  13. DC/DC 컨버터에 있어서,
    제1 스위치, 제2 스위치, 제3 스위치 및 제4 스위치를 포함하고, 변압기 회로를 제어하도록 작동하는 다수 개의 스위치; 및
    상기 스위치에 연결되는 컨트롤러를 포함하고,
    상기 컨트롤러는,
    제1 펄스 신호 및 제2 펄스 신호를 탐지하고;
    상기 제1 펄스 신호의 제1 에지의 탐지 시 상기 제3 스위치를 끄고, 상기 제1 에지의 상기 탐지로부터 미리 결정된 지연 후 상기 제1 스위치를 켜고;
    상기 제1 펄스 신호의 제2 에지의 탐지 시 상기 제4 스위치를 끄고, 상기 제2 에지의 탐지로부터 미리 결정된 지연 후 상기 제2 스위치를 켜고;
    상기 제2 펄스 신호의 제3 에지의 탐지 시 상기 제1 스위치를 끄고, 상기 제3 에지의 상기 탐지로부터 미리 결정된 지연 후 상기 제3 스위치를 켜고;
    상기 제2 펄스 신호의 제4 에지의 탐지 시 상기 제2 스위치를 끄고, 상기 제4 에지의 탐지로부터 미리 결정된 지연 후 상기 제4 스위치를 켜도록 작동하는 DC/DC 컨버터.
  14. 청구항 13에 있어서,
    상기 변압기 회로는 상기 제1 스위치 및 제3 스위치의 연결 노드 및 상기 제2 스위치와 제4 스위치의 연결 노드 사이에 연결되는 것을 특징으로 하는 DC/DC 컨버터.
  15. 청구항 13에 있어서,
    상기 컨트롤러는 다수 개의 구동 신호를 생성하도록 작동하고,
    상기 다수 개의 구동 신호의 각각의 구동 신호는 상기 다수 개의 스위치 중에서 대응하는 스위치를 켜는 턴-온 상태 및 상기 대응하는 스위치를 끄는 턴-오프 상태를 가지는 것을 특징으로 하는 DC/DC 컨버터.
  16. 청구항 15에 있어서,
    만약 상기 DC/DC 컨버터가 제1 전력 수준에서 부하에 전력을 공급한다면, 상기 다수 개의 구동 신호는 50 %의 듀티 사이클을 포함하고,
    만약 상기 DC/DC 컨버터가 상기 제1 전력 레벨과 서로 다른 제2 전력 레벨에서 부하에 전력을 공급한다면, 상기 다수 개의 구동 신호는 50 %의 듀티 사이클을 포함하는 DC/DC 컨버터.
  17. 청구항 15에 있어서,
    상기 컨트롤러는,
    다수 개의 논리 출력에 대응하는 상기 구동 신호를 발생시키도록 작동하는 다수 개의 지연 유닛을 포함하고,
    상기 다수 개의 논리 출력의 각각의 논리 출력은 제1 수준 및 제2 수준을 가지고, 대응하는 논리 출력이 상기 제1 수준에 있다는 것의 탐지로부터 미리 결정된 지연 이후, 상기 지연 유닛의 각각의 지연 유닛은 대응하는 구동 신호를 상기 턴-온 상태로 설정하도록 작동하고, 상기 대응하는 논리 출력이 상기 제2 수준에 있다는 것을 탐지 시, 상기 대응하는 구동 신호를 상기 턴-오프 상태로 설정하도록 작동하는 것을 특징으로 하는 DC/DC 컨버터.
  18. 청구항 17에 있어서,
    상기 컨트롤러는 상기 지연 유닛에 연결되는 논리 회로를 포함하고,
    상기 논리 회로는,
    상기 논리 출력을 발생시키고,
    상기 제1 에지의 탐지 시 상기 논리 출력의 제1 논리 출력을 상기 제2 수준으로 설정하고, 상기 논리 출력의 제2 논리 출력을 상기 제1 수준으로 설정하고,
    상기 제2 에지의 탐지 시 상기 논리 출력의 제3 논리 출력을 상기 제2 수준으로 설정하고, 상기 논리 출력의 제4 논리 출력을 제1 수준으로 설정하고,
    상기 제3 에지의 탐지 시 상기 제1 논리 출력을 상기 제1 수준으로 설정하고, 상기 제2 논리 출력을 상기 제2 수준으로 설정하고,
    상기 제4 에지의 탐지 시 상기 제3 논리 출력을 상기 제1 수준으로 설정하고, 상기 제4 논리 출력을 상기 제2 수준으로 설정하도록 작동하는 DC/DC 컨버터.
  19. 청구항 13에 있어서,
    상기 컨트롤러는 상기 스위치를 제어하는 것에 의하여 전력 수신 모드 및 전력 보전 모드 사이를 오가도록 하기 위하여 변압기 회로를 제어하고, 상기 컨트롤러는 상기 전력 수신 모드에 대한 시간 지속을 제어하여 상기 변압기 회로에 제공된 입력 전압에 반비례하도록 하는 타이머를 포함하는 DC/DC 컨버터.
  20. 청구항 13에 있어서,
    상기 컨트롤러는 상기 스위치를 제어하는 것에 의하여 교대 주파수에서 전력 수신 모드와 전력 보전 모드 사이를 오가도록 하기 위하여 변압기 회로를 제어하고, 상기 컨트롤러는 상기 DC/DC 컨버터의 출력에 따라 상기 교대 주파수를 조절하는 주파수 제어 회로를 포함하는 컨트롤러.






KR1020140072843A 2014-01-17 2014-06-16 디시/디시 컨버터 KR20150086157A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201461928739P 2014-01-17 2014-01-17
US61/928,739 2014-01-17
US14/250,050 US9397579B2 (en) 2011-07-15 2014-04-10 Full-bridge switching DC/DC converters and controllers thereof
US14/250,050 2014-04-10

Publications (1)

Publication Number Publication Date
KR20150086157A true KR20150086157A (ko) 2015-07-27

Family

ID=51690933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140072843A KR20150086157A (ko) 2014-01-17 2014-06-16 디시/디시 컨버터

Country Status (4)

Country Link
EP (1) EP2897269A1 (ko)
JP (1) JP5926766B2 (ko)
KR (1) KR20150086157A (ko)
CN (1) CN104795998B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017212228B4 (de) * 2017-07-18 2020-12-17 Deutsches Zentrum für Luft- und Raumfahrt e.V. Potentialfreie Stromversorgung

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3610321B2 (ja) * 2001-06-29 2005-01-12 Ｔｄｋ株式会社 スイッチング電源装置及びこれに用いられる制御回路、並びに、スイッチング電源装置の制御方法
JP3706852B2 (ja) * 2002-10-17 2005-10-19 Ｔｄｋ株式会社 スイッチング電源装置
DE102004036160A1 (de) * 2003-07-31 2005-02-24 Fairchild Korea Semiconductor Ltd., Bucheon System und Verfahren für einen Konverter
JP2010011625A (ja) * 2008-06-26 2010-01-14 Tdk-Lambda Corp Ｄｃｄｃコンバータ、スイッチング電源および無停電電源装置
US8737099B2 (en) 2011-07-15 2014-05-27 O2Micro, Inc. Controllers for power converters

Also Published As

Publication number Publication date
CN104795998B (zh) 2017-09-12
JP5926766B2 (ja) 2016-05-25
CN104795998A (zh) 2015-07-22
EP2897269A1 (en) 2015-07-22
JP2015136279A (ja) 2015-07-27

Similar Documents

Publication Publication Date Title
US10250152B2 (en) Forced zero voltage switching flyback converter
US9397579B2 (en) Full-bridge switching DC/DC converters and controllers thereof
US9899931B1 (en) Zero voltage switching flyback converter for primary switch turn-off transitions
US8233292B2 (en) Controllers, systems and methods for controlling power of light sources
US9488995B2 (en) Voltage converter and voltage conversion method having multiple converter stages
JP5691137B2 (ja) スイッチング電源
JP5768886B2 (ja) スイッチング電源装置
US8891255B2 (en) Switching power supply apparatus including simultanous control of multiple outputs
KR102613431B1 (ko) 멀티 모드 스타트업을 갖는 스위칭 모드 파워 제어기
US9787204B2 (en) Switching power supply device
US20110157923A1 (en) Circuits and methods for controlling power converters including transformers
US8335092B2 (en) Isolated switching power supply apparatus
US20090201705A1 (en) Energy converting apparatus, and semiconductor device and switching control method used therein
US9570992B2 (en) Regulated multiple output isolated DC to DC converter
KR101301850B1 (ko) 전력 컨버터용 제어장치
KR20150063140A (ko) 소프트 스위칭 동기식 준 공진 컨버터
US20130077358A1 (en) Controller with constant current limit
EP3509203B1 (en) Converter with zvs
JP2009284667A (ja) 電源装置、および、その制御方法ならびに半導体装置
CN111585444A (zh) 开关转换器和用于操作开关转换器的方法
EP2299579B1 (en) Extending achievable duty cycle range in DC/DC forward converter with active clamp reset
KR101265799B1 (ko) 가변모드 컨버터 제어회로 및 이를 구비한 하프-브리지컨버터
RU2451322C1 (ru) Способ управления импульсным стабилизатором постоянного напряжения
JP5926766B2 (ja) Ｄｃ／ｄｃコンバータ
US11799380B2 (en) Hybrid control of switching power converters

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application