KR20150078929A - 멀티레벨 인버터 제어 시스템 - Google Patents

Abstract

셀 제어기로 수신되는 셀 인버터의 DC 전압 및 IGBT 모듈 스택 온도 전압의 오차성분을 감소시킬 수 있는 본 발명의 일 측면에 따른 멀티레벨 인버터 제어 시스템은, 복수개의 셀인버터가 직렬로 연결된 멀티레벨 인버터; 상기 셀인버터에 병렬 연결된 커패시터의 양단 전압인 DC 전압 및 상기 셀인버터에 포함된 전력소자인 IGBT 스택 온도 전압 중 어느 하나를 포함하는 제1 전압 신호와 동기에 맞춰 직렬통신을 수행하기 위한 제1 클럭 신호를 압축하여 제1 전송 신호를 생성하며, 상기 제1 전송 신호를 광신호로 변환하는 제1 인터페이스보드; 상기 제1 인터페이스보드로부터 수신되는 상기 광신호를 상기 제1 전송 신호로 변환하고, 상기 제1 전송 신호로부터 상기 제1 전압 신호를 추출하는 제2 인터페이스보드; 목표 전류값을 출력하기 위한 전압 지령치를 산출하는 주제어기; 및 상기 제2 인터페이스보드에 의해 추출된 상기 제1 전압 신호를 이용하여 PWM캐리어를 생성하고, 상기 PWM 캐리어와 상기 전압 지령치를 비교하여 상기 셀 인버터의 제어를 위한 제1 및 제2 게이팅 신호를 생성하는 셀 제어기를 포함하는 것을 특징으로 한다.

Description

멀티레벨 인버터 제어 시스템{System for Controlling Multi Level Inverter}

본 발명은 인버터 제어 시스템에 관한 것으로, 보다 구체적으로 멀티레벨 인버터의 제어 시스템에 관한 것이다.

일반 산업계에서 전기장치가 대용량화되는 추세에 따라 고압대용량 전력변환 시스템에 적용하기 위한 멀티레벨 인버터가 개발되어 적용되고 있다. 이러한 멀티레벨 인버터는 다수의 커패시터 DC전압을 합성하여 정현적인 파형에 가깝게 출력함으로써 왜곡이 적은 대용량 AC전압을 손쉽게 만들 수 있다. 또한, 전압 레벨 수를 증가시킴으로써 총고조파 왜율(Total Harmonic Distortion: THD)을 감소시킬 수 있고, 스위치의 정격 전압과 스위치 손실을 줄여 우수한 출력 전압을 얻을 수 있다. 또한, 멀티레벨 인버터는 출력전압의 레벨 수가 높을수록 고조파 성분이 매우 낮아 필터의 크기를 줄일 수 있는 특징을 갖고 있다.

이러한 장점으로 인해, 최근에는 계통 안정화를 위하여 전력품질을 개선하고 공급전압을 일정하게 유지하기 위한 무효전력 보상장치의 적용 요구에 따라, 멀티레벨 인버터가 무효전력 보상 시스템에도 적용되고 있다.

멀티레벨 인버터의 구조로는 도 1a에 도시된 바와 같은 다이오드??클램프(Diode??Clamp) 구조, 도 1b에 도시된 바와 같은 플라잉??커패시터(Flying Capacitor)구조, 및 도 1c에 도시된 바와 같은 H 브릿지(H??bridge) 구조가 있다.

도 1a에 도시된 바와 같은 다이오드 클램프 구조의 멀티레벨 인버터는, 레벨수가 증가할수록 고조파 성분이 낮아지며 제어가 간단한 장점을 가지고 있지만, 다수의 클램핑 다이오드가 필요하며 커패시터 전압 불균형이 발생하는 문제점을 해결하기 위한 복잡한 스위칭 알고리즘이 요구된다는 문제점이 있다.

도 1b에 도시된 바와 같은 플라잉 커패시터 구조의 멀티레벨 인버터는, 클램핑 다이오드 대신에 다수의 커패시터를 사용하는 구조로써 내부 전압 레벨에 여유를 갖게 되어 안정적인 전원 공급과 유/무효 전력 제어가 가능하지만 레벨 수가 증가할수록 대용량 전력 커패시터를 그룹화 시키기 어렵고 제어가 복잡해진다는 문제점이 있다.

도 1c에 도시된 바와 같은 H 브릿지 구조의 멀티레벨 인버터는 다수의 H 브릿지 인버터 모듈을 직렬로 연결한 형태로 기존의 클램핑 다이오드나 다수의 커패시터가 불필요하여 기존 멀티레벨 인버터 구조와 비교할 때 최소의 부품으로 멀티레벨 인버터를 구성할 수 있다. 또한, H 브릿지 인버터 모듈 단위로 그룹화가 가능하여 확장 및 제어가 용이하고 DC링크 불평형 문제가 없는 특징을 가지고 있어, 최근 그 이용이 증가하고 있다. 이러한 H 브릿지 구조의 멀티레벨 인버터는 대한민국 등록특허 제10??0970666호에 개시되어 있다.

상술한 바와 같은 멀티레벨 인버터를 제어하기 위한 멀티레벨 인버터 제어 시스템은, 크게 집중제어 시스템과 분산제어 시스템으로 구분할 수 있다. 집중제어 시스템에서는, 각 셀 인버터 게이팅 앰프와 일부 보호회로 만이 내장되어 모든 제어 동작은 주제어기(Main Controller)에서 수행된다. 이와 같은 집중제어 시스템은 전체 시스템의 제어와 감시를 집중해서 수행하므로 일괄 제어가 간편하고, 데이터 처리나 시퀀스 처리 등이 간단한 장점이 있으나, 주제어기의 부담이 커지고 주제어기와 셀간의 많은 신호선이 필요한 단점이 있다.

도 2에 도시된 분산제어 시스템(100)의 경우, 전동기의 가속 및 변속을 제어하기 위한 전압 지령치를 산출하는 주제어기(110)와는 별도로, 주제어기(110)에 의해 산출된 전압 지령치에 따라 PWM 전압제어 및 위상제어를 수행하는 셀제어기(120a~120n, 130a~130n, 140a~140n)가 각 셀 인버터마다 설치되고, 셀제어기(120a~120n, 130a~130n, 140a~140n)가 게이팅 신호를 생성하거나 셀 단위의 보호 동작을 수행한다.

셀제어기(120a~120n, 130a~130n, 140a~140n)는 게이팅 신호를 생성하기 위해 각 셀 인버터의 DC 전압과 각 셀 인버터를 구성하는 IGBT 모듈의 스택온도 전압을 셀 인버터로부터 수신하게 된다. 이때, 셀 인버터의 DC 전압과 IGBT 모듈의 스택온도 전압은 V??F컨버터(Voltage??Frequency Convertor)를 이용하여 주파수 신호로 변환한 뒤 셀 제어기로 전송되고, 셀 제어기는 수신된 주파수 신호를 F??V 컨버터(Frequency??Voltage Convertor)를 이용하여 전압신호로 복원한다.

하지만, V??F컨버터 및 F??V컨버터는 소정의 크기(예컨대, 0.08Vp)를 갖는 리플을 항상 출력하기 때문에, V??F컨버터 및 F??V컨버터를 통해 수신된 DC 전압(또는 IGBT 모듈 스택 온도 전압)은 도 3에 도시된 바와 같이 원신호와 대비할 때 오차성분이 포함되게 되어, DC 전압(또는 IGBT 모듈 스택 온도 전압)에 따른 게이팅 신호를 정확하게 생성할 수 없다는 문제점이 있다.

본 발명은 상술한 문제점을 해결하기 위한 것으로서, 셀 제어기로 수신되는 셀 인버터의 DC 전압 및 IGBT 모듈 스택 온도 전압의 오차성분을 감소시킬 수 있는 멀티레벨 인버터 제어 시스템을 제공하는 것을 그 기술적 과제로 한다.

또한, 셀 인버터의 DC 전압 및 IGBT 모듈 스택 온도 전압을 셀 제어기로 전송하기 위한 통신라인 수를 감소시킬 수 있는 멀티레벨 인버터 제어 시스템을 제공하는 것을 다른 기술적 과제로 한다.

상술한 목적을 달성하기 위한 본 발명의 일 측면에 따른 멀티레벨 인버터 제어 시스템은, 복수개의 셀인버터가 직렬로 연결된 멀티레벨 인버터; 상기 셀인버터에 병렬 연결된 커패시터의 양단 전압인 DC 전압 및 상기 셀인버터에 포함된 전력소자인 IGBT 스택 온도 전압 중 어느 하나를 포함하는 제1 전압 신호와 동기에 맞춰 직렬통신을 수행하기 위한 제1 클럭 신호를 압축하여 제1 전송 신호를 생성하며, 상기 제1 전송 신호를 광신호로 변환하는 제1 인터페이스보드; 상기 제1 인터페이스보드로부터 수신되는 상기 광신호를 상기 제1 전송 신호로 변환하고, 상기 제1 전송 신호로부터 상기 제1 전압 신호를 추출하는 제2 인터페이스보드; 목표 전류값을 출력하기 위한 전압 지령치를 산출하는 주제어기; 및 상기 제2 인터페이스보드에 의해 추출된 상기 제1 전압 신호를 이용하여 PWM캐리어를 생성하고, 상기 PWM 캐리어와 상기 전압 지령치를 비교하여 상기 셀 인버터의 제어를 위한 제1 및 제2 게이팅 신호를 생성하는 셀 제어기를 포함하는 것을 특징으로 한다.

본 발명에 따르면, 셀 인버터의 DC 전압 및 IGBT 모듈 스택 온도 전압을 아날로그??디지털 컨버터(ADC)를 통해 변환하여 전송함으로써 셀 인버터의 DC 전압 및 IGBT 모듈 스택 온도 전압에서 오차 성분을 감소시킬 수 있고, 이로 인해 셀 제어기가 보다 정확한 게이팅 신호를 생성할 수 있다는 효과가 있다.

또한, 본 발명에 따르면 셀 인버터의 DC 전압 및 IGBT 모듈 스택 온도 전압과 클럭 신호를 하나의 신호로 압축하여 전송하기 때문에, 1개의 통신라인만으로 셀 인버터의 DC 전압 및 IGBT 모듈 스택 온도 전압을 셀 제어기로 전송할 수 있어 멀티레벨 인버터 제어 시스템의 제조단가를 감소시킬 수 있다는 효과가 있다.

도 1a는 다이오드??클램프(Diode??Clamp) 구조의 멀티레벨 인버터 구성을 개략적으로 보여주는 도면.
도 1b는 플라잉??커패시터(Flying Capacitor)구조의 멀티레벨 인버터 구성을 개략적으로 보여주는 도면.
도 1c는 H??브리지(H??bridge) 구조의 멀티레벨 인버터 구성을 개략적으로 보여주는 도면.
도 2는 일반적인 멀티레벨 인버터 제어 시스템의 구성을 보여주는 도면.
도 3은 센싱된 셀 인버터의 DC전압 파형과 셀 제어기에서 수신된 DC 전압 파형을 비교하여 보여주는 그래프.
도 4는 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템의 구성을 보여주는 도면.
도 5는 본 발명의 일 실시예에 따른 제1 인터페이스 보드의 구성을 보여주는 블록도.
도 6a는 제1 전압 신호와 제1 클럭 신호의 파형을 보여주는 도면.
도 6b는 제1 전송 신호의 파형을 보여주는 도면.
도 7은 본 발명의 일 실시예에 따른 제2 인터페이스 보드의 구성을 개략적으로 보여주는 블록도.
도 8은 본 발명의 일 실시예에 따른 신호 추출부의 구성을 보여주는 블록도.
도 9는 제1 인터페이스 보드에서 생성되는 신호들의 파형 및 제2 인터페이스보드에서 생성되는 신호들의 파형을 보여주는 도면.

본 명세서에서 서술되는 용어의 의미는 다음과 같이 이해되어야 할 것이다.

단수의 표현은 문맥상 명백하게 다르게 정의하지 않는 한 복수의 표현을 포함하는 것으로 이해되어야 하고, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위한 것으로, 이들 용어들에 의해 권리범위가 한정되어서는 아니 된다.

"포함하다" 또는 "가지다" 등의 용어는 하나 또는 그 이상의 다른 특징이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제1 항목, 제2 항목 및 제 3항목 중에서 적어도 하나"의 의미는 제1 항목, 제2 항목 또는 제3 항목 각각 뿐만 아니라 제1 항목, 제2 항목 및 제3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미한다.

이하, 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템에 대한 설명에 앞서, 멀티레벨 인버터에 대해 개략적인 설명을 하도록 한다.

본 발명의 일 실시예에 따른 멀티레벨 인버터가 무효전력 보상시스템(STACOM: Static Synchronous Compensator)으로 구현되는 경우, 멀티레벨 인버터는 계통에 병렬 연결되어 계통의 무효전력을 보상할 수 있다.

멀티레벨 인버터는 A상, B상, 및 C상으로 구성되고, A상, B상, 및 C상 각각은 직렬 연결된 복수의 셀 인버터들을 포함하며, 복수개의 셀 인버터들을 직렬로 연결함으로써 고전압을 얻을 수 있다. 이러한 경우, 각 셀 인버터가 독립된 DC 전원을 가지므로 별도의 클램핑(Clamping) 회로 없이도 셀 인버터에 포함된 전력소자에 일정한 전압을 인가할 수 있을 뿐만 아니라, 상대적으로 저압의 셀 인버터의 출력전압이 더해져서 수 kV의 고압 출력을 얻을 수 있다.

또한, 셀 인버터의 개수에 따라 출력전압 및 전압레벨을 쉽게 조절할 수 있고, 셀 인버터의 개수가 증가할수록 정현파에 가까운 전압파형을 얻을 수 있다.

한편, 셀 인버터는 독립적인 직류전원을 가지며, 출력전압의 위상에 따라 충전 또는 방전되는 커패시터를 포함한다.

이하, 첨부되는 도면을 참고하여 본 발명의 실시예들에 대해 상세히 설명한다.

도 4는 본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템을 개략적으로 보여주는 도면이다.

본 발명의 일 실시예에 따른 멀티레벨 인버터 제어 시스템(400)은, 도 4에 도시된 바와 같이, 셀 인버터(410a~410n), 제1 인터페이스 보드(420a~420n), 제2 인터페이스 보드(430a~430m), 셀 제어기(440a~440m), 및 주제어기(450)를 포함한다.

도 4에 도시된 멀티레벨 인버터 제어 시스템(400)에서는, 각 상(A, B, C)별로 12개의 셀 인버터, 12개의 제1 인터페이스 보드, 2개의 제2 인터페이스 보드, 및 2개의 셀 제어기를 포함하는 것으로 도시하였지만, 이는 하나의 예일 뿐 구현하고자하는 멀티레벨 인버터의 토폴로지에 따라 셀 인버터, 제1 인터페이스 보드, 제2 인터페이스 보드, 및 셀 제어기의 개수는 변경 가능할 것이다.

도 4에 도시된 멀티레벨 인버터 토폴로지에 따를 때, 하나의 셀 제어기는 하나의 제2 인터페이스보드와 연결되고, 하나의 제2 인터페이스 보드는 6개의 제1 인터페이스 보드와 연결되며, 각각의 제1 인터페이스 보드는 하나의 셀 인버터와 연결된다는 것을 알 수 있다.

즉, 셀 제어기와 제2 인터페이스 보드는 1:1의 관계에 있고, 제2 인터페이스 보드와 제1 인터페이스 보드는 1:n의 관계에 있으며, 제1 인터페이스 보드와 셀 인버터는 n:n의 관계에 있다는 것을 알 수 있다.

이하에서는 설명의 편의를 위해, A상(Phase A)에 포함된 하나의 셀 인버터(410a), 하나의 제1 인터페이스 보드(420a), 하나의 제2 인터페이스 보드(430a), 및 하나의 셀 제어기(440a)를 기준으로 본 발명에 따른 멀티레벨 인버터 제어 시스템을 설명하기로 한다.

먼저, 셀 인버터(410a)는 단위셀을 구성하는 것으로서, 각 상에 포함된 복수개의 셀 인버터들은 서로 직렬로 연결된다. 즉, 멀티레벨 인버터는 각 상 별로 복수개의 셀 인버터들(410a~410n)을 직렬로 연결함으로써 고전압을 얻게 된다.

일 실시예에 있어서, 복수개의 셀 인버터(410a)는 IGBT(Insulated Gate Bipolar Mode Transistor) 모듈로 구성된 단상의 H??Bridge 인버터로 구현될 수 있다. 구체적으로, 셀 인버터(410a)의 제1 레그(Leg)의 탑(Top)과 바텀(Bottom)에 각각 1개의 IGBT 모듈이 탑재되고, 제2 레그의 탑과 바텀에 각각 1개의 IGBT 모듈이 탑재되어 1개의 셀인버터(410a)는 4개의 IGBT 모듈로 구성되게 된다. 제1 레그의 탑 및 바텀에 배치된 IGBT 모듈들은 H??Bridge 인버터 중 하나의 가지(Branch)에 직렬로 연결된 IGBT 모듈들 중 윗쪽 및 아래쪽에 연결된 IGBT 모듈이고, 제2 레그의 탑 및 바텀에 배치된 IGBT 모듈들은 H??Bridge 인버터 중 다른 하나의 가지에 직렬로 연결된 IGBT 모듈들 중 윗쪽 및 아래쪽에 연결된 IGBT 모듈을 의미한다.

셀 인버터(410a)는 셀 인버터(410a)에서 센싱된 DC 전압 및 IGBT 스택 온도 전압을 제1 인터페이스 보드(420a)로 출력한다. 이때, 셀인버터(410a)에서 센싱된 DC전압은 셀인버터(410a)에 병렬 연결된 커패시터의 양단전압을 의미한다.

일 실시예에 있어서, 셀 인버터(410a)에는 IGBT 스택 온도 전압을 센싱하기 위해, NTC 저항(미도시)과 NTC 저항에 직렬로 연결된 테스트 저항(미도시)으로 구성된 온도 계측 모듈이 탑재될 수 있다. 여기서, NTC 저항은 온도에 따라 저항값이 변화되는 성질을 갖는 저항으로써 온도가 상승하면 저항값이 감소하고 온도가 하강하면 저항값이 상승하는 특징을 갖는 소자이다.

이러한 온도 계측 모듈은, 미리 정해진 전압을 NTC 저항과 테스트 저항에 인가하여 테스트 저항에 분배되는 전압값을 IGBT 스택 온도 전압으로 출력할 수 있다. 따라서, IGBT 스택의 온도가 상승하면 NTC 저항값의 감소로 인해 NTC 저항에 분배되는 전압값은 감소하고 테스트 저항에 분배되는 전압값은 증가하게 된다. 또한 IGBT 스택 온도가 감소하면 NTC 저항값의 상승으로 인해 NTC 저항에 분배되는 전압값은 증가하고 테스트 저항에 분배되는 전압값은 감소하게 된다.

제1 인터페이스 보드(420a)는 셀 인버터(410a)에 연결되어, 셀 인버터(410a)에서 센싱된 DC 전압 및 IGBT 스택 온도 전압을 광신호로 변환하여 제2 인터페이스 보드(430a)로 전달한다.

또한, 제1 인터페이스 보드(420a)는 셀제어기(440a)에 의해 생성된 제1 게이팅 신호를 이용하여 상기 셀인버터(410a)의 제1 레그 탑에 배치된 IGBT 모듈을 구동하기 위한 제1 인버터 구동 신호를 생성하고, 제1 게이팅 신호를 반전하여 제1 레그의 바텀에 배치된 IGBT 모듈을 구동하기 위한 제2 인버터 구동 신호를 생성한다.

또한, 제1 인터페이스 보드(420a)는 셀제어기(440a)에 의해 생성된 제2 게이팅 신호를 이용하여 셀인버터(410a)의 제2 레그 탑에 배치된 IGBT 모듈을 구동하기 위한 제3 인버터 구동 신호를 생성하고, 제2 게이팅 신호를 반전하여 제2 레그 바텀에 배치된 IGBT 모듈을 구동하기 위한 제4 인버터 구동 신호를 생성한다.

이때, 제1 인터페이스 보드(420a)는 셀제어기(440a)에 의해 생성된 셀인버터(410a)의 구동 여부에 대한 게이팅 온오프 제어 신호 및 셀인버터(410a)로부터 입력되는 과전류 신호를 이용하여 제1 내지 제4 인버터 구동 신호의 출력여부를 결정하고, 출력이 결정되면 제1 내지 제4 인버터 구동신호를 셀인버터(410a)로 출력한다.

본 발명에서 제1 인터페이스 보드(420a)를 이용하여 DC 전압 및 IGBT 스택 온도 전압을 광신호로 변환하여 제2 인터페이스 보드(430a)로 전달하는 것은 셀 인버터(410a)와 셀 제어기(440a)를 전기적으로 절연(Isolation)시키기 위한 것이다. 이는 셀 인버터(410a)는 플로팅(Floating) 상태이므로 셀 제어기(440a)와는 기준이 되는 전위가 상이해 질 수 밖에 없으므로, 상대적으로 고전압이 인가되는 셀 인버터(410a)로부터 셀 제어기(440a)를 보호하기 위한 것이다.

이하, 이러한 제1 인터페이스 보드(420a)의 구성을 도 5를 참조하여 보다 구체적으로 설명한다.

도 5는 본 발명의 일 실시예에 따른 제1 인터페이스 보드의 구성을 보여주는 블록도이다.

도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 제1 인터페이스 보드(420a)는 신호 압축부(510) 및 제1 신호 변환부(520)를 포함한다.

먼저, 신호 압축부(510)는 마스터로 동작하는 것으로서, DC 전압 및 IGBT 스택 온도 전압 중 어느 하나를 선택하여 제1 전압 신호로 생성하고, 생성된 제1 전압 신호와 제1 클럭신호를 하나의 단일신호로 압축하여 직렬통신 방식으로 출력한다.

이러한 신호 압축부(510)는 도 5에 도시된 바와 같이, 신호 선택부(512), 제1 아날로그??디지털 컨버터(514), 제1 클럭 발생부(516), 및 OR 게이트(518)를 포함한다.

먼저, 신호 선택부(512)는 셀 제어기(440a)에 의해 생성된 전압 선택 신호를 제2 인터페이스 보드(430a)를 통해 수신한다. 전압 선택 신호란 셀 인버터(410a)에서 센싱된 DC 전압 및 IGBT 스택 온도 전압 중 출력할 전압을 선택하기 위한 신호이다.

일 예로 신호 선택부(512)는 하이 레벨을 갖는 전압 선택 신호가 수신되면 센싱된 DC 전압을 선택하여 출력하고, 로우 레벨을 갖는 전압 선택 신호가 수신되면 센싱된 IGBT 스택 온도 전압을 선택하여 출력할 수 있다. 다른 예로, 신호 선택부(512)는 하이 레벨을 갖는 전압 선택 신호가 수신되면 센싱된 IGBT 스택 온도 전압을 선택하여 출력하고, 로우 레벨을 갖는 전압 선택 신호가 수신되면 센싱된 DC 전압을 선택하여 출력할 수 있다.

제1 아날로그??디지털 컨버터(Analog??Digital Convertor: ADC, 514)는 신호 선택부(512)로부터 출력되는 제1 전압 신호를 디지털 형태로 변환한다. 즉, 종래의 멀티레벨 인버터 제어 시스템의 경우, DC 전압 또는 IGBT 스택 온도 전압을 V??F 컨버터를 통해 주파수 신호로 변환하여 전송하였기 때문에 셀 제어기(440a)에서 수신되는 DC 전압 또는 IGBT 스택 온도 전압에 많은 오차 성분이 포함될 수 있었지만, 본 발명은 V??F 컨버터 대신에 제1 아날로그??디지털 컨버터(514)를 통해 제1 전압 시호를 디지털 형태로 변환하기 때문에 셀 제어기(440a)에서 수신되는 DC 전압 또는 IGBT 스택 온도 전압의 오차 발생을 미연에 방지할 수 있다.

제1 클럭 발생부(516)는 마스터로 동작하는 신호 압축부(510)가 슬레이브와동기를 맞추어 직렬통신이 가능하도록 하기 위한 제1 클럭신호를 생성한다. 일 실시예에 있어서, 제1 클럭 신호는 하이레벨(1)과 로우레벨(0)이 1bps(bit per second)단위로 교번하여 반복되는 파형을 갖는다.

OR 게이트(518)는 제1 아날로그??디지털 컨버터(514)로부터 출력되는 디지털 형태의 제1 전압신호와 제1 클럭 발생부(516)로부터 출력되는 제1 클럭 신호를 "OR"연산하여 제1 전송 신호를 생성한다. 즉, OR 게이트(518)는 디지털 형태의 제1 전압신호와 제1 클럭 신호를 단일 신호로 압축하는 역할을 수행한다. 본 발명에서 디지털 형태의 제1 전압 신호와 제1 클럭 신호를 OR 게이트(518)를 통해 "OR"연산하는 이유는 제1 클럭 신호의 파형 중 로우레벨(0)이 출력되는 순번에 디지털 형태의 제1 전압 신호를 넣기 위한 것이다.

구체적으로, 제1 클럭 신호는 1bps마다 하이레벨과 로우레벨이 교번하지만, 디지털 형태의 제1 전압 신호는 데이터가 "1"인 경우 2spb 동안 "1"로 유지되므로 제1 클럭 신호와 디지털 형태의 제1 전압 신호를 "OR"연산함으로써 단일 신호로 압축할 수 있게 되는 것이다. 이에 따라 OR 게이트(518)에서 출력되는 제1 전송 신호는 클럭 신호와 디지털 형태의 제1 전압 신호가 반복되어 출력되는 신호로 판단될 수 있다.

예컨대, 제1 클럭 신호 및 디지털 형태의 제1 전압 신호의 파형이 도 6a에 도시된 바와 같을 때, OR 게이트(518)는 제1 클럭 신호와 디지털 형태의 제1 전압 시호를 "OR"연산함으로써 도 6b에 도시된 바와 같은 형태의 파형을 갖는 제1 전송 신호를 출력하게 된다.

상술한 바와 같이, 본 발명에 따르면 신호 압축부(510)를 통해 제1 전압 신호 및 제1 클럭 신호가 단일 신호인 제1 전송 신호로 압축되어 출력되기 때문에, 제1 전송 신호의 출력을 위한 하나의 통신라인만이 요구되므로 신호 전송을 위한 통시라인의 개수를 절감시킬 수 있게 된다.

다시 도 5를 참조하면, 제1 신호 변환부(520)는 신호 압축부(510)로부터 직렬통신 방식으로 출력되는 제1 전송 신호를 광신호(Optic Signal) 변환하여 제2 인터페이스 보드(430a))로 전송한다.

상술한 바와 같이, 본 발명의 경우, 제1 신호 변환부(520)가 DC 전압 및 IGBT 스택 온도 전압을 포함하는 제1 전송 신호를 광신호로 변환하여 제2 인터페이스 보드(430a)로 전달하기 때문에 셀 인버터(410a)와 셀 제어기(440a)를 전기적으로 절연(Isolation)시킬 수 있게 된다.

다시 도 4를 참조하면, 제2 인터페이스 보드(430a)는 제1 인터페이스 보드(420a)와 연결되어, 제1 인터페이스 보드(420a)로부터 광신호로 변환된 제1 전송 신호를 수신한다. 또한, 제2 인터페이스 보드(430a)는 제1 전송신호부터 DC 전압 및 IGBT 스택 온도 전압 중 어느 하나를 포함하는 제1 전압 신호를 추출하여 셀 제어기(440a)로 전달한다.

일 실시예에 있어서, 제2 인터페이스 보드(430a)는 도 4에 도시된 바와 같이 6개의 제1 인터페이스 보드(420a)와 연결되어, 6개의 제1 인터페이스 보드(420a)로부터 광신호로 변환된 제1 전송 신호를 수신하게 된다.

이하, 도 7 및 도 8을 참조하여 본 발명에 따른 제2 인터페이스 보드(430a)에 대해 구체적으로 설명한다.

도 7은 본 발명의 일 실시예에 따른 제2 인터페이스 보드(430a)의 구성을 보여주는 블록도이다.

도 7에 도시된 바와 같이, 제2 인터페이스 보드(430a)는 복수개의 제2 신호 변환부(710a~710n), 복수개의 신호 추출부(720a~720n), 및 복수개의 디지털??아날로그 컨버터(Digital??Analog Convertor: DAC, 730)를 포함한다. 또한, 제2 인터페이스 보드(430a)는 도 7에 도시된 바와 같이 제2 아날로그??디지털 컨버터(740)를 더 포함할 수 있다.

상술한 바와 같이, 제2 인터페이스 보드(430a)는 복수개(예컨대, n개)의 제1 인터페이스 보드(420a)와 연결되기 때문에, 도 7에서는 제2 인터페이스 보드(430a)가 제2 신호 변환부(710a~710n), 신호 추출부(720a~720n), 및 디지털??아날로그 컨버터(730a~730n)를 n개 포함하는 것으로 도시하였다. 따라서, 제2 신호 변환부(710a~710n), 신호 추출부(720a~720n), 및 디지털??아날로그 컨버터(730a~730n)의 개수는 제2 인터페이스 보드(430a)에 연결되는 제1 인터페이스 보드(420a)의 개수에 따라 변경될 수 있다.

제2 신호 변환부(710a~710n)들은 그 기능이 서로 동일하고, 신호 추출부(720a~720n)들의 기능은 서로 동일하며, 디지털??아날로그 컨버터(730a~730n)의 기능은 동일하기 때문에, 이하에서는 설명의 편의를 위해 하나의 제2 신호 변환부(710a), 하나의 신호 추출부(720a), 및 하나의 디지털??아날로그 컨버터(730a)를 기준으로 제2 인터페이스 보드(430a)의 구성을 설명하기로 한다.

먼저, 제2 신호 변환부(710a)는 제1 인터페이스 보드(420a)에 포함된 제1 신호 변환부(520)와 연결되어, 제1 신호 변환부(520)에 의해 광신호로 변환된 제1 전송 신호를 수신한다. 제2 신호 변환부(710a)는 수신된 광신호를 변환하여 제1 전송 신호를 획득하고, 획득된 제1 전송 신호를 신호 추출부(720a)로 출력한다.

신호 추출부(720a)는 마스터로 동작하는 신호 압축부(510)에 대해 슬레이브로 동작하는 것으로서, 제2 클럭 신호를 생성한 후 제2 클럭신호를 마스터로 동작하는 신호 압축부(510)로부터 전송되는 제1 클럭신호에 동기를 맞춤으로써 동기화된 제2 클럭 신호를 출력한다. 또한, 신호 추출부(720a)는 제2 신호 변환부(710a)에 의해 획득된 제1 전송 신호로부터 제1 전압 신호를 추출한다.

이하, 이러한 신호 추출부(720a)의 구성을 도 8을 참조하여 보다 구체적으로 설명한다.

도 8은 본 발명의 일 실시예에 따른 신호 추출부의 구성을 보여주는 블록도이다. 도 8에 도시된 바와 같이, 본 발명의 일 실시예에 따른 신호 추출부(720a)는 상승엣지 검출부(810), 인에이블 신호 생성부(820), AND 게이트(830), 신호 지연부(840), 및 클럭 동기화부(850)를 포함한다.

먼저, 상승엣지 검출부(810)는 제2 신호 변환부(710a)에 의해 획득된 제1 전송 신호의 첫 번째 상승엣지(Rising Edge)를 검출함으로써 제1 전송 신호에서 첫 번째 신호를 감지한다. 상승엣지 검출부(810)는 제1 전송 신호의 첫 번째 상승 엣지가 검출되면 인에이블 생성부(820), AND 게이트(830), 및 클럭 동기화부(850)로 통지한다.

인에이블 생성부(820)는, 상승엣지 검출부(810)에 의해 제1 전송 신호의 첫 번째 상승엣지가 검출되면, 상기 신호 추출부(720a)를 인에이블(Enable) 시키기 이해 제1 전송 신호의 첫 번째 상승엣지에 맞추어 인에이블(Enable) 신호를 생성한다. 일 실시예에 있어서, 인에이블 생성부(820)는 제1 전송 신호의 첫 번째 상승엣지에 맞추어 로우레벨이 출력되는 인에이블 신호를 생성할 수 있고, 신호 추출부(720a)는 인에이블 신호가 로우레벨일 때 활성화 된다.

AND 게이트(830)는 상승엣지 검출부(810)에 의해 제1 전송 신호의 첫 번째 상승엣지가 검출되면, 동기화된 제2 클럭신호와 제1 전송 신호를 각 비트 별로 AND 연산함으로써 각 비트에 대한 전압 데이터를 산출함으로써, 제1 전압 신호를 복원한다.

다른 실시예에 있어서, AND 게이트(830)는 상승엣지 검출부(810)에 의해 제1 전송 신호의 첫 번째 상승엣지가 검출되면, 제1 전송 신호의 첫 번째 상승엣지 이후의 신호들에 대해 n번째 비트 데이터와 n??1번째 비트 데이터를 AND 연산하여 제1 전압 신호의 n번째 비트의 데이터를 복원하고, 이를 제1 전송 신호의 전체 비트에 대해 반복함으로써 제1 전송 신호로부터 제1 전압 신호를 복원한다. 즉, AND 게이트(830)는 제1 전송 신호에서 현재 비트의 데이터와 현재 비트를 기준으로 1비트 이전의 데이터를 AND 연산함으로써 제1 전압 신호의 현재 비트의 데이터를 복원하게 된다.

다음으로, 신호 지연부(840)는, AND 게이트(830)에 의해 복원된 제1 전압 신호를 미리 정해진 시간만큼 지연시켜 출력한다. 일 실시예에 있어서, 신호 지연부(840)는 AND 게이트(830)에 의해 복원된 제1 전압 신호를 단위 샘플(예컨대, 1비트)만큼 지연시켜 출력시킨다. 이는 AND 게이트(830)를 통해 제1 전압 신호의 복원시 1비트 이전 데이터를 이용함에 의해 발생되는 오차를 해결하기 위한 것이다.

다음으로, 클럭 동기화부(850)는 제2 클럭 신호를 생성하고, 상승엣지 검출부(810)에 의해 제1 전송 신호의 첫 번째 상승엣지가 검출되면, 제2 클럭 신호를 첫 번째 상승엣지에 동기시킴으로써 제2 클럭 신호를 제1 클럭 신호에 동기시킨다.

예컨대, 도 9에 도시된 바와 같이, 제1 인터페이스 보드(420a)로부터 도 6b에 도시된 바와 같은 파형을 갖는 제1 전송 신호가 수신된 경우, 상승엣지 검출부(810)에 의해 제1 전송 신호의 첫 번째 상승엣지가 검출되면, 인에이블 신호 생성부(820)는 제1 전송 신호의 첫 번째 상승엣지에 맞추어 로우레벨을 갖는 인에이블 신호를 출력한다.

또한, 클럭 동기화부(850)는 제2 클럭 신호를 생성하고, 생성된 제2 클럭 신호를 제1 전압시호의 첫 번째 상승엣지에 맞추어 동기시킴으로써 제1 클럭 신호에 동기화된 제2 클럭 신호를 출력하게 된다.

또한, AND 게이트(830)는 동기화된 제2 클럭신호와 제1 전송신호를 AND 연산하여 신호 지연부(840)로 출력하거나, 제1 전송신호의 n번째 비트의 데이터와 n??1번째 비트의 데이터를 AND 연산하여 신호 지연부(840)로 출력하고, 신호 지연부(840)가 AND 게이트(830)로부터 출력되는 제1 전압 신호를 단위 샘플만큼 지연시켜 제1 전압 신호를 복원하게 된다.

한편, 도 8에서 도시하지는 않았지만, 신호 추출부(720a)는 연속하여 출력되는 제1 전압 신호, 인에이블 신호, 및 동기화된 제2 클럭 신호를 미리 정해진 비트 단위로 구분하여 출력시키는 스텝 디바이더(Step Divider)를 더 포함할 수 있다. 일 실시예에 있어서, 스텝 디바이더는 제1 전압 신호, 인에이블 신호, 및 동기화된 제2 클럭 신호를 동기화된 제2 클럭 신호를 기준으로 16비트 단위로 구분하여 출력할 수 있다.

다시 도 7을 참조하면, 디지털??아날로그 컨버터(730a)는 신호 추출부(720a)로부터 출력되는 제1 전압 신호, 인에이블 신호, 및 제2 클럭 신호를 디지털 형태로 변환하여 출력한다.

제2 아날로그??디지털 컨버터(740)는 n개의 디지털??아날로그 컨버터(730a~730n)로부터 출력되는 디지털 형태의 제1 전압 신호들, 인에이블 시호들, 및 제2 클럭 신호들을 아날로그 형태로 변환한 후 셀 제어기(440a)로 출력한다.

다시 도 4를 참조하면, 셀 제어기(440a~440m)는 각 상마다 설치되어, 주제어기(450)로부터 수신한 전압 지령치에 상응하는 전압이 출력될 수 있도록 복수개의 셀 인버터들(410a~410n)을 제어한다.

각 상(A상, B상, C상)에 포함된 셀 제어기(440a~440m)는 그 특징이 동일 또는 유사하므로, 이하에서는 설명의 편의를 위해, A상의 셀 제어기(440a)를 기준으로 설명하기로 한다.

셀 제어기(440a)는 A상에 포함된 셀 인버터들(410a)의 동작을 제어한다.

보다 구체적으로, 셀 제어기(440a)는 주제어기(450)로부터 전압 지령치를 수신하고, 셀 인버터들(410a)의 DC 전압 및 IGBT 스택 온도 전압과 주제어기(450)로부터 수신된 전압 지령치를 이용하여 PWM 제어신호를 생성하여 셀 인버터들(410a)로 출력한다. 이때, PWM 제어신호는 셀 인버터들(410a)에 포함된 전력소자들인 IGBT 모듈의 구동을 위한 게이팅 신호일 수 있다.

일 실시예에 있어서, 셀제어기(440a)는 셀인버터(410a)의 제1 레그에 배치된 IGBT 모듈들을 제어하기 위한 제1 게이팅 신호와 셀인버터(410a)의 제2 레그에 배치된 IGBT 모듈들을 제어하기 위한 제2 게이팅 신호를 생성할 수 있다.

주제어기(450)는 계통에 목표 전류값을 출력하기 위한 전압 지령치를 계산하여 셀 제어기(440a~410n)로 출력한다. 주제어기(450)는 전압 지령치를 각 상 별로 동기를 맞추어서 CAN(Controller Area Network, 460) 통신을 통하여 복수개의 셀 제어기(440a~440m)로 송수신할 수 있고, 이를 위해 CAN 드라이버를 포함할 수 있다.

또한, 주제어기(450)는 각 상 별로 복수개의 셀 인버터들(410a~410n) 간의 PWM(Pulse Width Modulation) 제어신호를 동기화하기 위한 PWM 동기화 명령을 각 상의 셀 제어기(440a~440m)로 전송한다.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.

그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

400: 멀티레벨 인버터 제어 시스템 410a~410n: 셀 인버터
420a~420n: 제1 인터페이스 보드 430a~430m: 제2 인터페이스 보드
440a~440m: 셀 제어기 450: 주제어기
510: 신호 압축부 520: 제1 신호 변환부
710a~710n: 제2 신호 변환부 720a~720n: 신호 추출부
730a~730n: 디지털??아날로그 컨버터 740: 제2 아날로그??디지털 컨버터

Claims (13)

1. 복수개의 셀인버터가 직렬로 연결된 멀티레벨 인버터;
   상기 셀인버터에 병렬 연결된 커패시터의 양단 전압인 DC 전압 및 상기 셀인버터에 포함된 전력소자인 IGBT 스택 온도 전압 중 어느 하나를 포함하는 제1 전압 신호와 동기에 맞춰 직렬통신을 수행하기 위한 제1 클럭 신호를 압축하여 제1 전송 신호를 생성하며, 상기 제1 전송 신호를 광신호로 변환하는 제1 인터페이스보드;
   상기 제1 인터페이스보드로부터 수신되는 상기 광신호를 상기 제1 전송 신호로 변환하고, 상기 제1 전송 신호로부터 상기 제1 전압 신호를 추출하는 제2 인터페이스보드;
   목표 전류값을 출력하기 위한 전압 지령치를 산출하는 주제어기; 및
   상기 제2 인터페이스보드에 의해 추출된 상기 제1 전압 신호를 이용하여 PWM캐리어를 생성하고, 상기 PWM 캐리어와 상기 전압 지령치를 비교하여 상기 셀 인버터의 제어를 위한 제1 및 제2 게이팅 신호를 생성하는 셀 제어기를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
2. 제1항에 있어서,
   상기 제1 인터페이스 보드는,
   상기 제1 전압 신호를 디지털 형태로 변환하는 제1 아날로그??디지털 컨버터(ADC); 및
   상기 디지털 형태로 변환된 상기 제1 전압 신호를 상기 제1 클럭 신호와 OR 연산하여 상기 제1 전송 신호를 생성하는 OR 게이트를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
3. 제1항에 있어서,
   상기 제1 인터페이스 보드는,
   상기 셀 제어기로부터 전압 선택 신호를 수신하고, 상기 전압 선택 신호에 따라 상기 DC 전압 및 상기 IGBT 스택 온도 전압 중 어느 하나를 선택하여 상기 제1 전압 신호로 생성하는 신호 선택부를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
4. 제1항에 있어서,
   상기 제2 인터페이스 보드는,
   상기 제1 클럭신호에 동기화된 제2 클럭신호를 생성하고, 상기 동기화된 제2 클럭신호 및 상기 변환된 제1 전송 신호를 이용하여 상기 제1 전송신호를 이용하여 상기 제1 전압 신호를 추출하는 신호 추출부; 및
   상기 신호 추출부에 의해 추출된 상기 제1 전압 신호를 아날로그 형태로 변환하여 상기 제2 클럭 신호에 따라 출력하는 디지털??아날로그 컨버터(DAC)를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
5. 제4항에 있어서,
   상기 신호 추출부는,
   상기 변환된 제1 전송 신호의 첫 번째 상승 엣지(Rising Edge)를 검출하는 상승 엣지 검출부; 및
   상기 상승 엣지 검출부에 의해 상기 제1 전송 신호의 첫 번째 상승 엣지가 검출되면 상기 신호 추출부를 인에이블(Enable)시키기 위한 인에이블 신호를 생성하는 인에이블 신호 생성부를 포함하고,
   상기 신호 추출부는 상기 인에이블 신호 생성부에 의해 생성된 인에이블 신호가 로우 레벨이 되면 활성화되는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
6. 제4항에 있어서,
   상기 신호 추출부는,
   상기 변환된 제1 전송 신호의 첫 번째 상승 엣지를 검출하는 상승 엣지 검출부; 및
   상기 상승 엣지 검출부에 의해 상기 제1 전송 신호의 첫 번째 상승 엣지가 검출되면, 상기 동기화된 제2 클럭신호와 상기 제1 전송신호를 AND 연산하여 상기 제1 전압신호를 복원하는 AND 게이트를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
7. 제4항에 있어서,
   상기 신호 추출부는,
   상기 변환된 제1 전송 신호의 첫 번째 상승 엣지를 검출하는 상승 엣지 검출부; 및
   상기 상승 엣지 검출부에 의해 상기 제1 전송 신호의 첫 번째 상승 엣지가 검출되면, 상기 제1 전송 신호에서 n번째 비트와 n??1번째 비트를 AND 연산하여 상기 제1 전압 신호를 복원하는 AND 게이트를 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
8. 제4항에 있어서,
   상기 신호 추출부는,
   상기 추출된 제1 전압 신호를 소정 시간만큼 지연시켜 디지털??아날로그 컨버터로 출력하는 신호 지연부를 더 포함하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
9. 제4항에 있어서,
   상기 신호 추출부는,
   상기 변환된 제1 전송 신호의 첫 번째 상승 엣지를 검출하는 상승 엣지 검출부; 및
   제2 클럭신호를 생성하고, 상기 상승 엣지 검출부에 의해 상기 제1 전송 신호의 첫 번째 상승 엣지가 검출되면 상기 제1 전송 신호로부터 상기 제1 클럭 신호를 추출하여 상기 제2 클럭 신호를 상기 제1 클럭 신호에 동기시켜 상기 동기화된 제2 클럭신호를 출력하는 클럭 동기화부를 포함하는 것을 특징으로 하는 멀티 레벨 인버터 제어 시스템.
10. 제4항에 있어서,
    상기 신호 추출부 및 상기 디지털??아날로그 컨버터는 n개이고,
    상기 제2 인터페이스 보드는,
    상기 n개의 디지털??아날로그 컨버터로부터 수신되는 n개의 제1 전압 신호를 디지털 형태로 변환하여 상기 셀제어기로 전송하는 제2 아날로그??디지털 컨버터를 더 포함하는 것을 특징으로 하는 멀티 레벨 인버터 제어 시스템.
11. 제1항에 있어서,
    상기 제1 인터페이스 보드와 상기 제2 인터페이스 보드는 n:1로 연결되고,
    상기 제2 인터페이스 보드와 상기 셀 제어기는 1:1로 연결되는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
12. 제1항에 있어서,
    NTC 저항 및 NTC 저항에 직렬로 연결된 테스트 저항으로 구성되어 상기 IGBT 스택 온도 전압을 출력하는 온도 계측 모듈을 더 포함하고,
    상기 온도 계측 모듈은, 미리 정해진 전압을 상기 NTC 저항과 상기 테스트 저항에 인가하여 상기 테스트 저항에 분배되는 전압값을 상기 IGBT 스택 온도 전압으로 출력하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
13. 제1항에 있어서,
    상기 셀인버터는 복수개의 IGBT 모듈을 포함하고,
    상기 제1 인터페이스보드는,
    상기 셀제어기에 의해 생성된 상기 제1 게이팅 신호를 이용하여 상기 셀인버터의 제1 레그(Leg) 탑(Top)에 배치된 IGBT 모듈을 구동하기 위한 제1 인버터 구동 신호를 생성하고, 상기 제1 게이팅 신호를 반전하여 상기 제1 레그 바텀(Bottom)에 배치된 IGBT 모듈을 구동하기 위한 제2 인버터 구동 신호를 생성하며,
    상기 제2 게이팅 신호를 이용하여 상기 셀인버터의 제2 레그 탑에 배치된 IGBT 모듈을 구동하기 위한 제3 인버터 구동 신호를 생성하고, 상기 제2 게이팅 신호를 반전하여 상기 제2 레그 바텀에 배치된 IGBT 모듈을 구동하기 위한 제4 인버터 구동 신호를 생성하며,
    상기 셀인버터의 구동 여부에 대한 게이팅 온오프 제어 신호 및 상기 셀인버터로부터 입력되는 과전류 신호를 이용하여 상기 제1 내지 제4 인버터 구동 신호의 출력여부를 결정하는 것을 특징으로 하는 멀티레벨 인버터 제어 시스템.
    
    

Images