KR20150072469A - 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치 - Google Patents

불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치 Download PDF

Info

Publication number
KR20150072469A
KR20150072469A KR1020130158913A KR20130158913A KR20150072469A KR 20150072469 A KR20150072469 A KR 20150072469A KR 1020130158913 A KR1020130158913 A KR 1020130158913A KR 20130158913 A KR20130158913 A KR 20130158913A KR 20150072469 A KR20150072469 A KR 20150072469A
Authority
KR
South Korea
Prior art keywords
status information
transmission
block
information
frame
Prior art date
Application number
KR1020130158913A
Other languages
English (en)
Other versions
KR102140297B1 (ko
Inventor
이학대
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130158913A priority Critical patent/KR102140297B1/ko
Priority to US14/200,349 priority patent/US9507707B2/en
Publication of KR20150072469A publication Critical patent/KR20150072469A/ko
Application granted granted Critical
Publication of KR102140297B1 publication Critical patent/KR102140297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Abstract

본 기술은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치는 제1 상태 정보 송신 블럭을 포함하는 제1 불휘발성 메모리 장치; 상태 정보 라인을 상기 제1 상태 정보 송신 블럭과 공유하는 제2 상태 정보 송신 블럭을 포함하는 제2 불휘발성 메모리 장치; 및 상기 제1 상태 정보 송신 블럭과 상기 제2 상태 정보 송신 블럭이 상태 정보 프레임을 전송하도록 제어하기 위한 제어 신호를 상기 상태 정보 라인을 통해서 전송하고, 상기 제1 상태 정보 송신 블럭으로부터 전송된 제1 상태 정보 프레임과 상기 제2 상태 정보 송신 블럭으로부터 전송된 제2 상태 정보 프레임을 상기 상태 정보 라인을 통해서 순차적으로 수신하는 상태 정보 수신 블럭을 포함하는 컨트롤러를 포함한다.

Description

불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치{NONVOLATILE MEMORY DEVICEE AND DATA STORAGE DEVICE INCLUDING THE SAME}
본 발명은 데이터 저장 장치에 관한 것으로, 더욱 상세하게는 불휘발성 메모리 장치를 저장 매체로 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive, SSD)를 포함한다.
본 발명의 실시 예는 불휘발성 메모리 장치의 상태 정보가 효율적으로 전송되는 데이터 저장 장치를 제공하는 데 있다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 제1 상태 정보 송신 블럭을 포함하는 제1 불휘발성 메모리 장치; 상태 정보 라인을 상기 제1 상태 정보 송신 블럭과 공유하는 제2 상태 정보 송신 블럭을 포함하는 제2 불휘발성 메모리 장치; 및 상기 제1 상태 정보 송신 블럭과 상기 제2 상태 정보 송신 블럭이 상태 정보 프레임을 전송하도록 제어하기 위한 제어 신호를 상기 상태 정보 라인을 통해서 전송하고, 상기 제1 상태 정보 송신 블럭으로부터 전송된 제1 상태 정보 프레임과 상기 제2 상태 정보 송신 블럭으로부터 전송된 제2 상태 정보 프레임을 상기 상태 정보 라인을 통해서 순차적으로 수신하는 상태 정보 수신 블럭을 포함하는 컨트롤러를 포함한다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치는, 메모리 셀 어레이; 상기 메모리 셀 어레이에 데이터가 저장되도록 또는 상기 메모리 셀 어레이로부터 데이터가 독출되도록 동작을 제어하는 컨트롤 로직; 및 상기 컨트롤 로직으로부터 제공되는 상태 정보에 근거하여 상태 정보 프레임을 생성하고, 상기 생성된 상태 정보 프레임을 상태 정보 라인을 통해서 외부 장치로 전송하는 상태 정보 송신 블럭을 포함한다.
본 발명의 실시 예에 따르면 불휘발성 메모리 장치의 상태 정보가 효율적으로 전송될 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치로부터 전송되는 상태 정보 프레임을 예시적으로 설명하기 위한 도면이다.
도 3은 상태 정보의 변경 유무에 따라 생성되는 상태 정보 프레임을 예시적으로 설명하기 위한 도면이다.
도 4는 도 1의 상태 정보 수신 블럭과 상태 정보 송신 블럭을 예시적으로 보여주는 블럭도이다.
도 5는 상태 정보 송신 블럭에 의해서 산출되는 상태 정보 프레임 송신 차례를 설명하기 위한 도표이다.
도 6은 도 1의 데이터 저장 장치 컨트롤러와 불휘발성 메모리 장치의 상호 동작을 설명하기 위한 순서도이다.
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다.
도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블럭도이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 도 1을 참조하면, 휴대폰, MP3 플레이어, 디지털 카메라, 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 연결되는 데이터 저장 장치(100)가 도시되어 있다.
데이터 저장 장치(100)는 호스트 장치의 요청에 응답하여 동작하도록 구성될 수 있다. 데이터 저장 장치(100)는 호스트 장치에 의해서 액세스되는 데이터를 저장하도록 구성될 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 호스트 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(Solid State Drive), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(140)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 데이터 저장 장치 컨트롤러(110)(이하, 컨트롤러라 칭함)와 불휘발성 메모리 장치들(160_A 및 160_B)를 포함할 수 있다. 도 1에 있어서, 설명의 편의를 위해서 2개의 불휘발성 메모리 장치들(160_A 및 160_B)을 포함하는 데이터 저장 장치(100)가 예시되었다. 그러나, 데이터 저장 장치(100)는 저장 용량에 따라서 둘 이상의 불휘발성 메모리 장치들을 포함할 수 있음은 잘 이해될 것이다.
컨트롤러(110)는 컨트롤 유닛(120), 휘발성 메모리 장치(130) 및 메모리 인터페이스 유닛(140)을 포함할 수 있다. 그리고 메모리 인터페이스 유닛(140)은 상태 정보 수신 블럭(150)을 포함할 수 있다.
컨트롤 유닛(120)은 휘발성 메모리 장치(130)에 로딩된 펌웨어 또는 소프트웨어의 구동을 통해서 데이터 저장 장치(100)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤 유닛(120)은 펌웨어 또는 소프트웨어와 같이 코드 형태의 명령(instruction) 또는 알고리즘을 해독하고 구동하도록 구성될 수 있다. 컨트롤 유닛(120)은 마이크로 컨트롤 유닛(micro control unit: MCU), 중앙 처리 장치(central processing unit: CPU)와 같은 처리 장치들로 구성될 수 있다.
휘발성 메모리 장치(130)는 컨트롤 유닛(120)에 의해서 구동되는 펌웨어 또는 소프트웨어, 그리고 그것들의 구동에 필요한 데이터를 저장하도록 구성될 수 있다. 즉, 휘발성 메모리 장치(130)는 컨트롤 유닛(120)의 동작 메모리 장치로서 동작할 수 있다. 휘발성 메모리 장치(130)는 호스트 장치(도시되지 않음)로부터 불휘발성 메모리 장치들(160_A 및 160_B)로 또는 불휘발성 메모리 장치들(160_A 및 160_B)로부터 호스트 장치(도시되지 않음)로 전송될 데이터를 임시 저장하도록 구성될 수 있다. 즉, 휘발성 메모리 장치(130)는 버퍼 메모리 장치 또는 캐시(cache) 메모리 장치로서 동작할 수 있다.
메모리 인터페이스 유닛(140)은 컨트롤 유닛(120)의 요청에 응답하여 불휘발성 메모리 장치들(160_A 및 160_B)을 제어하도록 구성될 수 있다. 예를 들면, 메모리 인터페이스 유닛(140)은 컨트롤 유닛(120)이 불휘발성 메모리 장치들(160_A 및 160_B)을 제어하고자 하는 작업을 대신하여 수행하도록 구성될 수 있다. 메모리 인터페이스 유닛(140)은 제어 신호 라인, 명령 라인, 어드레스 라인을 포함하는 채널(CH)을 통해서, 제어 신호, 명령, 어드레스를 제어 시퀀스(sequence) 또는 제어 타이밍에 맞게 불휘발성 메모리 장치들(160_A 및 160_B)로 전송할 수 있다. 메모리 인터페이스 유닛(140)은 데이터 라인을 포함하는 채널(CH)을 통해서 데이터를 불휘발성 메모리 장치들(160_A 및 160_B)로 전송하거나 불휘발성 메모리 장치들(160_A 및 160_B)로부터 제공받을 수 있다. 또한, 메모리 인터페이스 유닛(140)은 상태 정보 라인(STL)을 통해서 불휘발성 메모리 장치들(160_A 및 160_B) 각각의 상태 정보를 제공받을 수 있다.
메모리 인터페이스 유닛(140)은 상태 정보 수신 블럭(150)을 포함할 수 있다. 컨트롤 유닛(120)이 불휘발성 메모리 장치들(160_A 및 160_B)의 상태 정보를 획득하고자 하는 경우에, 상태 정보 수신 블럭(150)은, 불휘발성 메모리 장치들(160_A 및 160_B)이 상태 정보의 송신을 개시할 수 있도록, 상태 정보 라인(STL)을 통해서 불휘발성 메모리 장치들(160_A 및 160_B)을 제어할 수 있다. 상태 정보 수신 블럭(150)은 불휘발성 메모리 장치들(160_A 및 160_B)로부터 순차적으로 전송되는 상태 정보를 수신하고, 수신된 상태 정보를 저장하도록 구성될 수 있다.
불휘발성 메모리 장치들(160_A 및 160_B)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치들(160_A 및 160_B) 각각은 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(Ferroelectric Random Access Memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(Magnetic Random Access Memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(Phase Change Random Access Memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(Resistive Random Access Memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다.
도 1에서는 동일한 형태의 불휘발성 메모리 장치들(160_A 및 160_B)로 구성된 데이터 저장 장치(100)가 예시되었지만, 데이터 저장 장치(100)는 위에서 언급된 다양한 형태의 불휘발성 메모리 장치의 조합으로 구성될 수 있다. 이하에서, 낸드 플래시 메모리 장치로 구성된 불휘발성 메모리 장치들(160_A 및 160_B)이 예시될 것이다. 또한, 동일한 구성을 포함하고 동일한 동작을 수행하는 불휘발성 메모리 장치들(160_A 및 160_B)이기 때문에, 설명의 편의를 위해서, 불휘발성 메모리 장치(A, B)의 구분없이 공통 참조 부호로 설명될 것이다.
불휘발성 메모리 장치(160)는 메모리 셀 어레이(161), 데이터 읽기/쓰기 블럭(163), 컨트롤 로직(165) 및 상태 정보 송신 블럭(170)을 포함할 수 있다.
메모리 셀 어레이(161)는 불휘발성 메모리 장치(160)의 종류에 따라서 정해지는 형태의 메모리 셀들을 포함할 수 있다.
데이터 읽기/쓰기 블럭(163)은 불휘발성 메모리 장치(160)의 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작하도록 구성될 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(163)은, 불휘발성 메모리 장치(160)의 읽기 동작 시, 메모리 셀 어레이(161)의 메모리 셀들에 저장된 데이터를 독출하기 위한 감지 증폭기로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(163)은, 불휘발성 메모리 장치(160)의 쓰기 동작 시, 컨트롤러(110)로부터 제공된 데이터를 메모리 셀 어레이(161)의 메모리 셀들에 저장하기 위한 쓰기 드라이버로서 동작할 수 있다.
컨트롤 로직(165)은 불휘발성 메모리 장치(160)의 제반 동작을 제어하도록 구성될 수 있다. 컨트롤 로직(165)은 채널(CH)을 통해서 전송된 제어 신호, 명령, 어드레스에 따라서 메모리 셀 어레이(161)에 데이터가 저장되도록 또는 메모리 셀 어레이(161)로부터 데이터가 독출되도록 데이터 읽기/쓰기 블럭(163)을 제어할 수 있다.
상태 정보 송신 블럭(170)은 상태 정보 라인(STL)을 통해서 전송되는 상태 정보의 송신을 개시하기 위한 제어 신호에 응답하여 불휘발성 메모리 장치(160)의 상태 정보를 송신하도록 구성될 수 있다. 도시된 바와 같이, 불휘발성 메모리 장치들(160_A 및 160_B)이 상태 정보 라인(STL)을 공유하고 있기 때문에, 불휘발성 메모리 장치들(160_A 및 160_B)은 상태 정보를 순차적으로 전송해야할 것이다. 상태 정보 송신 블럭(170)은 상태 정보를 컨트롤러(110)에 의해서 설정된 송신 ID에 따라 전송할 수 있다. 이러한 상태 정보 송신 블럭(170)의 동작은 이후 상세히 설명될 것이다.
상태 정보 라인(STL)은 복수의 라인들로 구성되지 않고 단일 라인으로 구성될 수 있다. 앞서 가정한 바와 같이, 불휘발성 메모리 장치(160)가 낸드 플래시 메모리 장치로 구성되는 경우에, 상태 정보 라인(STL)은 레디/비지 신호(R/B)를 전송하기 위한 레디/비지(Ready/Busy) 라인일 수 있다. 상태 정보 송신 블럭(170)은 단일 라인으로 구성된 상태 정보 라인(STL)을 통해서 상태 정보를 전송하기 위해서 시리얼(serial) 통신 방식을 사용할 수 있다. 상태 정보 송신 블럭(170)을 통해서 전송되는 상태 정보 프레임과, 상태 정보 프레임을 전송하기 위한 시리얼 통신 방식은 이후 상세히 설명될 것이다.
본 발명의 실시 예에 따르면, 단일 라인으로 구성되고, 불휘발성 메모리 장치들(160_A 및 160_B)간에 공유되는 상태 정보 라인(STL)을 통해서 불휘발성 메모리 장치들(160_A 및 160_B) 각각의 상태 정보가 시리얼 통신 방식을 통해서 전송될 수 있다. 따라서, 상태 정보를 전송하기 위한 상태 정보 라인(STL)이 간결해질 수 있다. 또한, 컨트롤러(110)는 불휘발성 메모리 장치들(160_A 및 160_B)의 상태 정보를 확인하기 위한 제어 절차(예를 들면, 상태 정보 확인 명령의 전송)를 수행할 필요가 없다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 장치로부터 전송되는 상태 정보 프레임을 예시적으로 설명하기 위한 도면이다. 앞서 설명된 바와 같이, 불휘발성 메모리 장치들(160_A 및 160_B)간에 공유하는 상태 정보 라인(STL)을 통해서 상태 정보가 전송되기 때문에, 어느 하나의 불휘발성 메모리 장치(160_A)가 송신한 상태 정보와 다른 불휘발성 메모리 장치(160_B)가 송신한 상태 정보가 충돌되지 않아야 할 것이다. 또한, 시리얼 통신 방식을 사용해 상태 정보가 전송되기 때문에, 정보의 신뢰성을 향상시키기 위한 방안이 필요할 것이다. 이러한 이유로 불휘발성 메모리 장치의 상태 정보 외에도 여러 가지 부가 정보가 전송될 수 있다.
상태 정보와 부가 정보가 결합된 형태의 데이터 프레임이 상태 정보 라인(STL)을 통해서 전송되는 데이터 단위가 되며, 본 발명에서 이러한 데이터 프레임을 상태 정보 프레임(STIFF)이라 정의할 것이다. 상태 정보 프레임(STIFF)은 불휘발성 메모리 장치(160)의 상태 정보 송신 블럭(170)에 의해서 생성될 수 있다. 상태 정보 프레임(STIFF)은 시작 필드, 상태 정보 필드, 에러 검출 정보 필드, 종료 필드로 구성될 수 있다.
시작 필드는 상태 정보 프레임(STIFF)의 전송이 시작되었음을 나타내는 정보(S1)와 상태 정보의 변경 유무를 나타내는 정보(S2)로 채워질 것이다. 예시적으로, 정보들(S1 및 S2)의 값은 논리 "0" 값과 논리"1" 값으로 표현될 수 있다. 첫 번째 정보(S1)의 디폴트 값은 논리 "0"으로 정의될 수 있다. 첫 번째 정보(S1)의 값이 논리 "1"인 경우, 상태 정보 프레임(STIFF)의 전송이 시작되었음을 의미할 것이다. 두 번째 정보(S2)의 값이 논리 "0"인 경우, 상태 정보 프레임(STIFF)의 상태 정보 필드의 값이 변경되지 않았음을 의미할 것이다. 두 번째 정보(S2)의 값이 논리 "1"인 경우, 상태 정보 프레임(STIFF)의 상태 정보 필드의 값이 변경되었음을 의미할 것이다.
상태 정보 필드는 불휘발성 메모리 장치(160)의 상태 정보(STIF)로 채워질 것이다. 상태 정보(STIF)는 컨트롤 로직(도 1의 165)으로부터 제공되는 정보로 채워질 것이다. 상태 정보(STIF)는 불휘발성 메모리 장치(160)의 동작 상태와 관련한 정보를 포함할 수 있다. 예를 들면, 상태 정보(STIF)는 불휘발성 메모리 장치(160)가 레디(ready) 상태(즉, 동작 대기 상태)인지 또는 비지(busy) 상태(즉, 동작 진행 중인 상태)인지에 대한 정보를 포함할 수 있다. 상태 정보(STIF)는 수행한 동작의 종류(예를 들면, 읽기 동작, 쓰기 동작, 소거 동작)에 대한 정보를 포함할 수 있다. 또한, 상태 정보(STIF)는 수행한 동작이 패스(pass)인지 또는 페일(fail)인지에 대한 정보를 포함할 수 있다.
에러 검출 정보 필드는 상태 정보(STIF)의 신뢰성을 확보하기 위한 정보, 즉, 상태 정보(STIF)에 대한 에러 검출을 위해 필요한 정보(ERD)(이하, 에러 검출 정보라 칭함)로 채워질 것이다.
종료 필드는 상태 정보 프레임(STIFF)의 전송이 종료되었음을 나타내는 정보(E)로 채워질 것이다. 예시적으로, 정보(E)의 값은 논리 "0" 값과 논리 "1" 값으로 표현될 수 있다. 정보(E)의 디폴트 값은 논리 "0"으로 정의될 수 있다. 정보(E)의 값이 논리 "1"인 경우, 상태 정보 프레임(STIFF)의 전송이 종료되었음을 의미할 것이다.
도 3은 상태 정보의 변경 유무에 따라 생성되는 상태 정보 프레임을 예시적으로 설명하기 위한 도면이다. 상태 정보 프레임(STIFF)의 상태 정보(STIF)가 변경되지 않은 경우에, 즉, 불휘발성 메모리 장치(160)의 상태가 지속적으로 유지되고 있는 경우에, 동일한 상태 정보(STIF)를 송신하는 것은 불필요할 수 있다. 그러한 이유로, 상태 정보 송신 블럭(170)은 상태 정보(STIF)의 변경 유무에 따라 상태 정보 프레임(STIFF)을 달리 생성할 수 있다.
상태 정보(STIF)가 이전의 상태 정보(STIF)와 다르게 변경된 경우, 상태 정보 송신 블럭(170)은 변경된 상태 정보(STIF)로 채워진 상태 정보 프레임(STIFF_C)을 생성할 수 있다. 이러한 경우 생성된 상태 정보 프레임(STIFF_C)의 시작 필드의 정보(S2)는 논리 "1" 값으로 채워질 것이다.
반면, 상태 정보(STIF)가 이전의 상태 정보(STIF)와 동일한 경우, 상태 정보 송신 블럭(170)은 상태 정보(STIF)와 에러 검출 정보(ERD)가 누락된 상태 정보 프레임(STIFF_NC)을 생성할 수 있다. 이러한 경우 생성된 상태 정보 프레임(STIFF_NC)의 시작 필드의 정보(S2)는 논리 "0" 값으로 채워질 것이다. 상태 정보(STIF)와 에러 검출 정보(ERD)가 누락되었기 때문에 상태 정보 프레임(STIFF_NC)의 크기는 감소될 수 있다.
도 4는 도 1의 상태 정보 수신 블럭과 상태 정보 송신 블럭을 예시적으로 보여주는 블럭도이다. 그리고 도 5는 상태 정보 송신 블럭에 의해서 산출되는 상태 정보 프레임 송신 차례를 설명하기 위한 도표이다.
동일한 구성을 포함하고 동일한 동작을 수행하는 상태 정보 송신 블럭들(170_A 및 170_B)이기 때문에, 설명의 편의를 위해서, 상태 정보 송신 블럭(A, B)의 구분없이 공통 참조 부호로 설명될 것이다.
상태 정보 수신 블럭(150)은 컨트롤 유닛(도 1의 120)의 요청에 응답하여 불휘발성 메모리 장치(160)의 상태 정보를 수신하고, 수신된 상태 정보를 컨트롤 유닛(120)에 제공하도록 구성될 수 있다. 상태 정보 수신 블럭(150)은 입출력 블럭(151), 수신 관리 블럭(153), 에러 정보 해독 블럭(155) 및 상태 정보 저장 블럭(157)을 포함할 수 있다.
입출력 블럭(151)은 상태 정보 라인(STL)을 통해서 양방향 통신이 가능하도록 구성될 수 있다. 즉, 입출력 블럭(151)은 수신 관리 블럭(153)으로부터 제공되는 상태 정보 송신 개시 신호(STTS)가 상태 정보 라인(STL)을 통해서 송신 관리 블럭(173)으로 전송될 수 있도록, 송신 관리 블럭(173)으로부터 전송되는 상태 정보 프레임(STIFF_x)이 상태 정보 라인(STL)을 통해서 수신 관리 블럭(153)으로 전송될 수 있도록 신호의 입출력을 제어할 수 있다.
입출력 블럭(151)은 3상태 버퍼(tri-state buffer)(TSB_R)를 포함할 수 있다. 3상태 버퍼(TSB_R)는 수신 관리 블럭(153)으로부터 제공되는 입출력 제어 신호(IOC_R)에 따라서 개방 상태 또는 폐쇄 상태로 동작할 수 있다. 개방 상태로 동작하는 경우, 3상태 버퍼(TSB_R)는 수신 관리 블럭(153)으로부터 제공되는 상태 정보 송신 개시 신호(STTS)를 상태 정보 라인(STL)으로 송신할 수 있다. 폐쇄 상태로 동작하는 경우, 3상태 버퍼(TSB_R)는 고 임피던스 상태가 되어 상태 정보 라인(STL)으로의 출력을 차단할 수 있다.
수신 관리 블럭(153)은 송신 관리 블럭(171)이 상태 정보 프레임의 송신을 개시할 수 있도록 상태 정보 송신 개시 신호(STTS)를 제공할 수 있다. 에러 정보 해독 블럭(155)은 수신된 상태 정보 프레임(STIFF_x)의 에러 검출 정보(ERD)에 근거하여 수신된 상태 정보 프레임(STIFF)의 상태 정보(STIF)에 대한 에러를 검출할 수 있다. 에러 정보 해독 블럭(155)으로부터 에러가 검출되었음을 통지받는 경우에, 수신 관리 블럭(153)은 상태 정보 송신 개시 신호(STTS)를 다시 제공할 수 있다. 수신 관리 블럭(153)은 수신된 상태 정보 프레임(STIFF_x)으로부터 상태 정보(STIF)를 추출하고, 추출된 상태 정보(STIF)를 상태 정보 저장 블럭(157)에 저장할 수 있다.
상태 정보 송신 블럭(170)은 상태 정보 수신 블럭(150)의 상태 정보 송신 개시 신호(STTS)에 응답하여 상태 정보 프레임(STIFF_O)을 송신하도록 구성될 수 있다. 상태 정보 송신 블럭(170)은 입출력 블럭(171), 송신 관리 블럭(173), 에러 정보 생성 블럭(175), 송신 ID 저장 블럭(177) 및 송신 횟수 카운트 블럭(179)을 포함할 수 있다.
입출력 블럭(171)은 상태 정보 라인(STL)을 통해서 양방향 통신이 가능하도록 구성될 수 있다. 즉, 입출력 블럭(171)은 송신 관리 블럭(173)으로부터 제공되는 상태 정보 프레임(STIFF_O)이 상태 정보 라인(STL)을 통해서 수신 관리 블럭(153)으로 전송될 수 있도록, 수신 관리 블럭(153)으로부터 전송되는 상태 정보 송신 개시 신호(STTS) 및 다른 상태 정보 송신 블럭(170_B)으로부터 전송되는 상태 정보 프레임(STIFF_OB)이 상태 정보 라인(STL)을 통해서 송신 관리 블럭(173)으로 전송될 수 있도록 신호의 입출력을 제어할 수 있다.
입출력 블럭(171)은 3상태 버퍼(TSB_T)를 포함할 수 있다. 3상태 버퍼(TSB_T)는 송신 관리 블럭(173)으로부터 제공되는 입출력 제어 신호(IOC_T)에 따라서 개방 상태 또는 폐쇄 상태로 동작할 수 있다. 개방 상태로 동작하는 경우, 3상태 버퍼(TSB_T)는 송신 관리 블럭(173)으로부터 제공되는 상태 정보 프레임(STIFF_O)을 상태 정보 라인(STL)으로 송신할 수 있다. 폐쇄 상태로 동작하는 경우, 3상태 버퍼(TSB_T)는 고 임피던스 상태가 되어 상태 정보 라인(STL)으로의 출력을 차단할 수 있다.
송신 관리 블럭(173)은 컨트롤 로직(도 1의 165)으로부터 제공되는 상태 정보(STIF)에 부가 정보를 결합하여 상태 정보 프레임(STIFF_O)을 생성할 수 있다. 송신 관리 블럭(173)은 에러 정보 생성 블럭(175)에 의해서 생성된 상태 정보(STIF)에 대한 에러 검출 정보(ERD)를 상태 정보 프레임(STIFF_O)에 포함시킬 수 있다. 송신 관리 블럭(173)은 상태 정보(STIF)의 변경 여부에 따라 시작 필드의 정보를 상태 정보 프레임(STIFF_O)에 포함시킬 수 있다. 송신 관리 블럭(173)은 종료 필드의 정보를 상태 정보 프레임(STIFF_O)에 포함시킬 수 있다.
송신 ID 저장 블럭(177)은 송신 관리 블럭(173)의 제어에 따라 송신 ID를 저장하도록 구성될 수 있다. 송신 ID는 상태 정보 라인(STL)을 통해서 전송되는 상태 정보 프레임들이 충돌되지 않도록 송신 관리 블럭(173)의 송신 순서를 의미한다. 송신 ID는 컨트롤 유닛(120)에 의해서 설정되며, 채널(CH)을 통해서 명령 형태로 불휘발성 메모리 장치들(160_A 및 160_B) 각각에 제공될 수 있다.
송신 횟수 카운트 블럭(179)은 송신 횟수를 카운트하고 저장하도록 구성될 수 있다. 송신 횟수는 상태 정보 라인(STL)을 통해서 전송된 또는 수신된 상태 정보 프레임(STIFF_I)의 수를 의미한다. 상태 정보 송신 블럭들(170_A 및 170_B)이 상태 정보 라인(STL)을 공유하여 연결되기 때문에, 송신 횟수 카운트 블럭(179)은 자신이 속한 상태 정보 송신 블럭으로부터 송신되는 상태 정보 프레임뿐만 아니라 다른 상태 정보 송신 블럭으로부터 송신되는 상태 정보 프레임도 수신할 수 있다. 예를 들면, 송신 횟수 카운트 블럭(179_A)은 자신이 속한 상태 정보 송신 블럭(170_A)이 송신하는 상태 정보 프레임(STIFF_O)을 수신할 수 있고, 다른 송신 관리 블럭(170_B)이 송신하는 상태 정보 프레임(STIFF_OB)도 수신할 수 있다. 송신 횟수 카운트 블럭(179)은 상태 정보 라인(STL)을 통해 전송된 상태 정보 프레임(STIFF_I)의 종료 필드의 정보(E)가 전송 종료를 나타낼 때마다 송신 횟수를 증가시킬 수 있다. 송신 횟수 카운트 블럭(179)은 송신 ID의 총 개수까지 송신 횟수를 카운트하고, 카운트 횟수가 송신 ID의 총 개수와 동일해지면 송신 횟수를 초기화할 수 있다. 송신 ID의 총 개수는 컨트롤 유닛(120)에 의해서 설정되며, 채널(CH)을 통해서 명령 형태로 불휘발성 메모리 장치들(160_A 및 160_B) 각각에 제공될 수 있다.
송신 관리 블럭(173)은 송신 ID와 송신 횟수에 근거하여 상태 정보 프레임(STIFF_O)의 전송 여부를 결정할 수 있다. 예시적으로, 송신 관리 블럭(173)은 수학식1이 참(true)이 될 때 상태 정보 프레임(STIFF_O)을 송신하고, 거짓(false)이 될 때 상태 정보 프레임(STIFF_O)의 송신을 대기할 수 있다.
[수학식 1]
송신 ID - 1 = 송신 횟수
송신 관리 블럭(173)은 위의 수학식1이 거짓(false)이 될 때, 다른 송신 관리 블럭이 상태 정보 프레임을 송신할 수 있도록 입출력 블럭(171)의 3상태 버퍼(TSB_T)를 폐쇄 상태로 제어할 수 있다.
도 5를 참조하여 상태 정보 프레임(STIFF) 송신 차례를 설명하면 다음과 같다. 상태 정보 송신 개시 신호(STTS)에 의해서 상태 정보 프레임(STIFF)의 송신이 시작되면 처음 송신 횟수가 "0"이므로, 수학식1을 충족하는 송신 관리 블럭(173_A)이 상태 정보 프레임을 송신하고, 송신 관리 블럭(173_B)는 상태 정보 프레임의 송신을 대기할 것이다. 송신 관리 블럭(173_A)에 의해서 상태 정보 프레임이 송신된 이후 송신 횟수가 "1"이 되므로, 수학식1을 충족하는 송신 관리 블럭(173_B)이 상태 정보 프레임을 송신하고, 송신 관리 블럭(173_A)는 상태 정보 프레임의 송신을 대기할 것이다. 그리고 송신 횟수가 송신 ID 총 개수와 동일해졌기 때문에 송신 횟수는 초기화될 것이다. 이러한 방식으로, 상태 정보 송신 블럭들(170_A 및 170_B) 각각의 송신 관리 블럭들은 자신의 송신 순서를 판단할 수 있다.
도 6은 도 1의 데이터 저장 장치 컨트롤러와 불휘발성 메모리 장치의 상호 동작을 설명하기 위한 순서도이다. 도 1, 도 4 및 도 6을 참조하여 상태 정보 프레임을 전송하기 위한 환경 설정 과정과 상태 정보 프레임 전송 과정이 상세히 설명될 것이다.
컨트롤러(110)는 송신 ID 및 송신 ID의 총 개수를 설정하기 위한 명령을 각각의 불휘발성 메모리 장치로 전송할 수 있다(S110 단계). 송신 ID 및 송신 ID의 총 개수는 데이터 저장 장치에 포함된 불휘발성 메모리 장치의 수에 따라 설정될 수 있다.
불휘발성 메모리 장치들(160_A 및 160_B)은 컨트롤러(110)로부터 전송된 송신 ID와 송신 ID의 총 개수를 저장할 수 있다(S120 단계). 송신 ID와 송신 ID의 총 개수가 명령 형태로 전송되었기 때문에, 컨트롤 로직(165)을 통해서 송신 ID와 송신 ID의 총 개수가 판단될 수 있다. 송신 ID는 송신 ID 저장 블럭(177)에 저장될 수 있고, 송신 ID의 총 개수는 송신 횟수 카운트 블럭(179)에 저장될 수 있다.
컨트롤러(110)는 불휘발성 메모리 장치들(160_A 및 160_B)의 상태 정보가 필요한 경우, 상태 정보의 송신이 개시되도록 상태 정보 라인(STL)을 통해서 제어 신호를 전송할 수 있다(S130 단계). 보다 구체적으로, 컨트롤 유닛(120)의 요청에 응답하여 수신 관리 블럭(153)은 상태 정보 라인(STL)을 통해서 상태 정보 송신 개시 신호(STTS)를 송신 관리 블럭(173)으로 전송할 수 있다.
불휘발성 메모리 장치들(160_A 및 160_B) 각각은 송신 ID 순서에 따라 자신의 상태 정보 프레임을 송신할 수 있다(S140 단계). 보다 구체적으로, 불휘발성 메모리 장치들(160_A 및 160_B) 각각의 송신 관리 블럭(173)은, 송신 ID와 송신 ID의 총 개수에 근거하여 수학식1의 참 또는 거짓을 판단할 수 있다. 그리고 송신 관리 블럭(173)은 수학식1이 참인 경우에 자신의 상태 정보 프레임을 송신할 수 있다. 반면, 송신 관리 블럭(173)은 수학식1이 거짓인 경우에 다른 불휘발성 메모리 장치의 상태 정보 프레임이 전송될 수 있도록, 자신의 상태 정보 프레임의 전송을 대기할 수 있다.
컨트롤러(110)는 전송된 상태 정보 프레임들을 수신하고, 수신된 상태 정보 프레임들을 처리할 수 있다(S150 단계). 보다 구체적으로, 수신 관리 블럭(153)은 전송된 상태 정보 프레임들로부터 상태 정보들을 추출하고, 추출된 상태 정보를 상태 정보 저장 블럭(157)에 저장할 수 있다. 또한, 수신 관리 블럭(153)은 저장된 상태 정보를 컨트롤 유닛(120)으로 제공할 수 있다.
상태 정보 프레임을 전송하기 위한 환경 설정 과정(즉, S110 단계 및 S120 단계)이 완료되면, 상태 정보 프레임 전송 과정(즉, S130 단계, S140 단계 및 S150 단계)은 컨트롤러(110)의 필요에 따라 반복적으로 수행될 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 처리 시스템을 예시적으로 보여주는 블럭도이다. 도 7을 참조하면, 데이터 처리 시스템(1000)은 호스트 장치(1100)와 데이터 저장 장치(1200)를 포함할 수 있다.
데이터 저장 장치(1200)는 컨트롤러(1210) 및 불휘발성 메모리 장치(1220)를 포함할 수 있다. 데이터 저장 장치(1200)는 데스크톱 컴퓨터, 노트북, 디지털 카메라, 휴대폰, MP3 플레이어, 게임기, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(1100)에 접속되어 사용될 수 있다. 데이터 저장 장치(1200)는 메모리 시스템이라고도 불린다.
컨트롤러(1210)는 호스트 장치(1100)로부터의 요청에 응답하여 불휘발성 메모리 장치(1220)를 액세스하도록 구성될 수 있다. 예를 들면, 컨트롤러(1210)는 불휘발성 메모리 장치(1220)의 읽기, 프로그램 또는 소거 동작을 제어하도록 구성될 수 있다. 컨트롤러(1210)는 불휘발성 메모리 장치(1220)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성될 수 있다.
컨트롤러(1210)는 호스트 인터페이스 유닛(1211), 컨트롤 유닛(1212), 메모리 인터페이스 유닛(1213), 램(1214) 및 에러 정정 코드(ECC) 유닛(1215)과 같은 잘 알려진 구성 요소들을 포함할 수 있다.
컨트롤 유닛(1212)은 호스트 장치의 요청에 응답하여 컨트롤러(1210)의 제반 동작을 제어하도록 구성될 수 있다. 램(1214)은 마이크로 컨트롤 유닛(1212)의 동작 메모리(working memory)로써 이용될 수 있다. 램(1214)은 불휘발성 메모리 장치(1220)로부터 읽혀진 데이터 또는 호스트 장치(1100)로부터 제공된 데이터를 임시로 저장할 수 있다.
호스트 인터페이스 유닛(1211)은 호스트 장치(1100)와 컨트롤러(1210)를 인터페이싱하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스 유닛(1211)은 UFS(Universal Flash Storage) 프로토콜, USB(Universal Serial Bus) 프로토콜, MMC(Multi-Media Card) 프로토콜, PCI(Peripheral Component Interconnection) 프로토콜, PCI-E(PCI Express) 프로토콜, PATA(Parallel Advanced Technology Attachment) 프로토콜, SATA(Serial Advanced Technology Attachment) 프로토콜, SCSI(Small Computer System Interface) 프로토콜, SAS(Serial Attached SCSI) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 하나를 통해 호스트 장치(1100)와 통신하도록 구성될 수 있다.
메모리 인터페이스 유닛(1213)은 컨트롤러(1210)와 불휘발성 메모리 장치(1220)를 인터페이싱하도록 구성될 수 있다. 메모리 인터페이스 유닛(1213)은 불휘발성 메모리 장치(1220)에 커맨드, 어드레스, 제어 신호들을 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스(1213)는 불휘발성 메모리 장치(1220)와 데이터를 주고 받도록 구성될 수 있다.
메모리 인터페이스 유닛(1213)은 상태 정보 수신 블럭(1216)을 포함할 수 있다. 상태 정보 수신 블럭(1216)은 상태 정보 송신 블럭들(1221_1~1221_k)과 연결된 상태 정보 라인(도시되지 않음)을 통해서 상태 정보 송신 개시 신호를 송신할 수 있고, 그러한 신호에 대한 응답으로 상태 정보 프레임을 수신할 수 있다.
에러 정정 코드(ECC) 유닛(1215)은 불휘발성 메모리 장치(1220)로부터 독출된 데이터의 오류를 검출하도록 구성될 수 있다. 그리고 에러 정정 코드 유닛(1215)은 검출된 에러가 정정 범위 내이면, 검출된 오류를 정정하도록 구성될 수 있다. 한편, 에러 정정 코드 유닛(1215)은 메모리 시스템(1000)에 따라 컨트롤러(1210) 내에 구비되거나 밖에 구비될 수 있다.
불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치(1220)는 데이터 저장 장치(1200)의 저장 용량에 따라서 하나 이상의 불휘발성 메모리 장치들(NVM_1~NVM_k)로 구성될 수 있다. 불휘발성 메모리 장치들(NVM_1~NVM_k)은 상태 정보 송신 블럭들(1221_1~1221_k) 각각을 포함할 수 있다. 상태 정보 송신 블럭들(1221_1~1221_k) 각각은 상태 정보 수신 블럭(1216)으로부터 수신된 상태 정보 송신 개시 신호에 응답하여 송신 차례에 맞게 자신의 상태 정보 프레임을 송신할 수 있다.
컨트롤러(1210) 및 불휘발성 메모리 장치(1220)는 하나의 반도체 장치로 집적되어, 메모리 장치로 구성될 수 있다. 예를 들면, 컨트롤러(1210) 및 데이터 저장 매체(1220)는 하나의 반도체 장치로 집적되어 MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, PCMCIA(Personal Computer Memory Card International Association) 카드, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등으로 구성될 수 있다.
도 8은 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 예시적으로 보여주는 블럭도이다. 도 8을 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive, 이하, SSD라 칭함, 2200)를 포함할 수 있다.
SSD(2200)는 SSD 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250), 전원 커넥터(2260)를 포함할 수 있다.
SSD(2200)는 호스트 장치(2100)의 요청에 응답하여 동작할 수 있다. 즉, SSD 컨트롤러(2210)는 호스트 장치(2100)로부터의 요청에 응답하여 불휘발성 메모리 장치들(2231~223n)을 액세스하도록 구성될 수 있다. 예를 들면, SSD 컨트롤러(2210)는 불휘발성 메모리 장치들(2231~223n)의 읽기, 프로그램 그리고 소거 동작을 제어하도록 구성될 수 있다.
SSD 컨트롤러(2210)는 상태 정보 수신 블럭(2216)을 포함할 수 있다. 상태 정보 수신 블럭(2216)은 불휘발성 메모리 장치들(2231~233n)의 상태 정보 송신 블럭과 연결된 상태 정보 라인(도시되지 않음)을 통해서 상태 정보 송신 개시 신호를 송신할 수 있고, 그러한 신호에 대한 응답으로 상태 정보 프레임을 수신할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장하도록 구성될 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장하도록 구성될 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 SSD 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로서 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 SSD 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
불휘발상태 정보 송신 블럭들(1221_1~1221_k) 각각은 상태 정보 송신 블럭을 포함할 수 있다. 상태 정보 송신 블럭은 상태 정보 수신 블럭(2216)으로부터 수신된 상태 정보 송신 개시 신호에 응답하여 송신 차례에 맞게 자신의 상태 정보 프레임을 송신할 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공하도록 구성될 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급하도록 구성될 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 슈퍼 캐패시터들(super capacitors)을 포함할 수 있다.
SSD 컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Express) 등의 커넥터로 구성될 수 있다.
도 9는 도 8에 도시된 SSD 컨트롤러를 예시적으로 보여주는 블록도이다. 도 9를 참조하면, SSD 컨트롤러(2210)는 메모리 인터페이스 유닛(2211), 호스트 인터페이스 유닛(2212), 에러 정정 코드(ECC) 유닛(2213), 마이크로 컨트롤 유닛(2214), 그리고 램(2215)을 포함할 수 있다.
메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스를 제공하도록 구성될 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고 받도록 구성될 수 있다. 메모리 인터페이스 유닛(2211)은 마이크로 컨트롤 유닛(2214)의 제어에 따라 버퍼 메모리 장치(2220)로부터 전달된 데이터를 각각의 채널들(CH1~CHn)로 스캐터링(Scattering)할 수 있다. 그리고 메모리 인터페이스 유닛(2211)은 마이크로 컨트롤 유닛(2214)의 제어에 따라 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 전달할 수 있다. 메모리 인터페이스 유닛(2211)은 상태 정보 수신 블럭(2216)을 포함할 수 있다.
호스트 인터페이스 유닛(2212)은 호스트 장치(2100)의 프로토콜에 대응하여 SSD(2200)와의 인터페이싱을 제공하도록 구성될 수 있다. 예를 들면, 호스트 인터페이스(2212)는 PATA(Parallel Advanced Technology Attachment), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), SAS(Serial Attached SCSI), PCI(Peripheral Component Interconnection), PCI-E(PCI Expresss) 프로토콜들 중 어느 하나를 통해 호스트 장치(2100)와 통신하도록 구성될 수 있다. 또한, 호스트 인터페이스 유닛(2212)은 호스트 장치(2100)가 SSD(2200)를 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(Disk Emulation) 기능을 수행할 수 있다.
에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로 전송되는 데이터에 근거하여 패러티 비트를 생성하도록 구성될 수 있다. 생성된 패러티 비트는 불휘발성 메모리(2231~223n)의 스페어 영역(spare area)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2213)은 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터의 에러를 검출하도록 구성될 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 검출된 에러를 정정하도록 구성될 수 있다.
컨트롤 유닛(2214)는 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리하도록 구성될 수 있다. 컨트롤 유닛(2214)는 호스트 장치(2100)의 요청에 응답하여 SSD 컨트롤러(2210)의 제반 동작을 제어할 수 있다. 컨트롤 유닛(2214)은 SSD(2200)를 구동하기 위한 펌웨어에 따라서 버퍼 메모리 장치(2220) 및 불휘발성 메모리 장치들(2231~223n)의 동작을 제어할 수 있다. 램(2215)은 이러한 펌웨어를 구동하기 위한 동작 메모리 장치(working memory device)로써 사용될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치가 장착되는 컴퓨터 시스템을 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 컴퓨터 시스템(3000)은 시스템 버스(3700)에 전기적으로 연결되는 네트워크 어댑터(3100), 중앙 처리 장치(3200), 데이터 저장 장치(3300), 램(3400), 롬(3500) 그리고 사용자 인터페이스(3600)를 포함한다. 여기에서, 데이터 저장 장치(3300)는 도 1에 도시된 데이터 저장 장치(100), 도 7에 도시된 데이터 저장 장치(1200) 또는 도 8에 도시된 SSD(2200)로 구성될 수 있다.
네트워크 어댑터(3100)는 컴퓨터 시스템(3000)과 외부의 네트워크들 사이의 인터페이싱을 제공한다. 중앙 처리 장치(3200)는 램(3400)에 상주하는 운영 체제(Operating System)나 응용 프로그램(Application Program)을 구동하기 위한 제반 연산 처리를 수행한다.
데이터 저장 장치(3300)는 컴퓨터 시스템(3000)에서 필요한 제반 데이터를 저장한다. 예를 들면, 컴퓨터 시스템(3000)을 구동하기 위한 운영 체제, 응용 프로그램, 다양한 프로그램 모듈, 프로그램 데이터, 그리고 사용자 데이터 등이 데이터 저장 장치(3300)에 저장된다.
램(3400)은 컴퓨터 시스템(3000)의 동작 메모리 장치로 사용될 수 있다. 부팅 시에 램(3400)에는 데이터 저장 장치(3300)로부터 읽혀진 운영 체제, 응용 프로그램, 다양한 프로그램 모듈과 프로그램들의 구동에 소요되는 프로그램 데이터가 로드된다. 롬(3500)에는 운영 체제가 구동되기 이전부터 활성화되는 기본적인 입출력 시스템인 바이오스(BIOS: Basic Input/Output System)가 저장된다. 사용자 인터페이스(3600)를 통해서 컴퓨터 시스템(3000)과 사용자 사이의 정보 교환이 이루어진다.
비록 도면에는 도시되지 않았지만, 컴퓨터 시스템(3000)은 배터리(Battery), 응용 칩셋(Application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS) 등과 같은 장치들을 더 포함할 수 있음은 잘 이해될 것이다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
110 : 데이터 저장 장치 컨트롤러
120 : 컨트롤 유닛
130 : 휘발성 메모리 장치
140 : 메모리 인터페이스 유닛
150 : 상태 정보 수신 블럭
160 : 불휘발성 메모리 장치
161 : 메모리 셀 어레이
163 : 데이터 읽기/쓰기 블럭
165 : 컨트롤 로직
170 : 상태 정보 송신 블럭

Claims (20)

  1. 제1 상태 정보 송신 블럭을 포함하는 제1 불휘발성 메모리 장치;
    상태 정보 라인을 상기 제1 상태 정보 송신 블럭과 공유하는 제2 상태 정보 송신 블럭을 포함하는 제2 불휘발성 메모리 장치; 및
    상기 제1 상태 정보 송신 블럭과 상기 제2 상태 정보 송신 블럭이 상태 정보 프레임을 전송하도록 제어하기 위한 제어 신호를 상기 상태 정보 라인을 통해서 전송하고, 상기 제1 상태 정보 송신 블럭으로부터 전송된 제1 상태 정보 프레임과 상기 제2 상태 정보 송신 블럭으로부터 전송된 제2 상태 정보 프레임을 상기 상태 정보 라인을 통해서 순차적으로 수신하는 상태 정보 수신 블럭을 포함하는 컨트롤러를 포함하는 데이터 저장 장치.
  2. 제1항에 있어서,
    상기 제1 상태 정보 송신 블럭은 제1 송신 ID와 상기 상태 정보 라인을 통해서 전송되고 수신되는 상태 정보 프레임의 카운트 수에 근거하여 상기 제1 상태 정보 프레임의 전송 여부를 결정하고,
    상기 제2 상태 정보 송신 블럭은 제2 송신 ID와 상기 카운트 수에 근거하여 상기 제2 상태 정보 프레임의 전송 여부를 결정하는 데이터 저장 장치.
  3. 제2항에 있어서,
    상기 제1 상태 정보 송신 블럭은 상기 카운트 수가 상기 제1 송신 ID에서 1을 차감한 값과 같을 때 상기 제1 상태 정보 프레임을 전송하고, 상기 카운트 수가 상기 제1 송신 ID에서 1을 차감한 값과 다를 때 상기 제1 상태 정보 프레임의 전송을 대기하는 데이터 저장 장치.
  4. 제3항에 있어서,
    상기 제2 상태 정보 송신 블럭은 상기 카운트 수가 상기 제2 송신 ID에서 1을 차감한 값과 같을 때 상기 제2 상태 정보 프레임을 전송하고, 상기 카운트 수가 상기 제2 송신 ID에서 1을 차감한 값과 다를 때 상기 제2 상태 정보 프레임의 전송을 대기하는 데이터 저장 장치.
  5. 제1항에 있어서,
    상기 제1 상태 정보 송신 블럭은 상기 제1 불휘발성 메모리 장치의 동작 상태와 관련된 제1 상태 정보에 상기 제1 상태 정보에 대한 에러 검출 정보를 부가하여 상기 제1 상태 정보 프레임을 생성하고,
    상기 제2 상태 정보 송신 블럭은 상기 제2 불휘발성 메모리 장치의 동작 상태와 관련된 제2 상태 정보에 상기 제2 상태 정보에 대한 에러 검출 정보를 부가하여 상기 제2 상태 정보 프레임을 생성하는 데이터 저장 장치.
  6. 제5항에 있어서,
    상기 제1 상태 정보 송신 블럭은 상기 제1 상태 정보의 변화가 없을 때 전송 시작 정보, 전송 종료 정보만을 포함하는 상기 제1 상태 정보 프레임을 생성하고,
    상기 제2 상태 정보 송신 블럭은 상기 제2 상태 정보의 변화가 없을 때 전송 시작 정보, 전송 종료 정보만을 포함하는 상기 제2 상태 정보 프레임을 생성하는 데이터 저장 장치.
  7. 제1항에 있어서,
    상기 상태 정보 수신 블럭은,
    상기 상태 정보 라인을 통해서 양방향 통신이 가능하도록 제어하는 입출력 블럭;
    상기 상태 정보 프레임에 포함된 에러 검출 정보에 근거하여 상기 상태 정보 프레임에 포함된 상태 정보의 에러를 검출하는 에러 정보 해독 블럭;
    상기 제어 신호를 생성하고, 수신된 상기 제1 상태 정보 프레임과 상기 제2 상태 정보 프레임으로부터 상기 상태 정보를 추출하는 수신 관리 블럭; 및
    상기 수신 관리 블럭의 제어에 따라 추출된 상태 정보를 저장하는 상태 정보 저장 블럭을 포함하는 데이터 저장 장치.
  8. 제7항에 있어서,
    상기 입출력 블럭은 상기 수신 관리 블럭의 제어에 따라 개방 상태 또는 폐쇄 상태로 동작하는 3상태 버퍼를 포함하되,
    상기 3상태 버퍼는 상기 개방 상태로 동작할 때 상기 수신 관리 블럭으로부터 제공되는 상기 제어 신호를 상기 상태 정보 라인으로 송신하고, 상기 폐쇄 상태로 동작할 때 상기 상태 정보 라인으로의 출력을 차단하는 데이터 저장 장치.
  9. 제7항에 있어서,
    상기 수신 관리 블럭은 상기 에러 정보 해독 블럭으로부터 에러가 검출되었음을 통지받는 경우에 상기 제어 신호를 다시 생성하는 데이터 저장 장치.
  10. 제1항에 있어서,
    상기 제1 불휘발성 메모리 장치와 상기 제2 불휘발성 메모리 장치 각각은 낸드 플래시 메모리 장치로 구성되되,
    상기 상태 정보 라인은 레디/비지 라인인 것을 특징으로 하는 데이터 저장 장치.
  11. 메모리 셀 어레이;
    상기 메모리 셀 어레이에 데이터가 저장되도록 또는 상기 메모리 셀 어레이로부터 데이터가 독출되도록 동작을 제어하는 컨트롤 로직; 및
    상기 컨트롤 로직으로부터 제공되는 상태 정보에 근거하여 상태 정보 프레임을 생성하고, 상기 생성된 상태 정보 프레임을 상태 정보 라인을 통해서 외부 장치로 전송하는 상태 정보 송신 블럭을 포함하는 불휘발성 메모리 장치.
  12. 제11항에 있어서,
    상기 생성된 상태 정보 프레임의 전송을 제어하기 위한 제어 신호가 상기 상태 정보 라인을 통해서 상기 외부 장치로부터 전송되면, 상기 상태 정보 송신 블럭은 상기 제어 신호에 응답하여 상기 생성된 상태 정보 프레임을 전송하는 불휘발성 메모리 장치.
  13. 제11항에 있어서,
    상기 상태 정보 송신 블럭은 상기 상태 정보에 전송 시작 정보, 상기 상태 정보에 대한 에러 검출 정보 및 전송 종료 정보를 부가하여 상기 상태 정보 프레임을 생성하는 불휘발성 메모리 장치.
  14. 제13항에 있어서,
    상기 상태 정보 송신 블럭은 상기 상태 정보의 변화가 없을 때 상기 상태 정보 및 상기 에러 검출 정보가 누락된 상기 상태 정보 프레임을 생성하는 불휘발성 메모리 장치.
  15. 제11항에 있어서,
    상기 컨트롤 로직은 상기 메모리 셀 어레이에 대한 동작이 진행 중인지, 대기 중인지, 패스인지 또는 페일인지를 나타내는 상기 상태 정보를 상기 상태 정보 송신 블럭으로 제공하는 불휘발성 메모리 장치.
  16. 제11항에 있어서,
    상기 상태 정보 송신 블럭은,
    상기 상태 정보 라인을 통해서 양방향 통신이 가능하도록 제어하는 입출력 블럭;
    상기 상태 정보에 대한 에러 검출 정보를 생성하는 에러 정보 생성 블럭;
    상기 상태 정보와 상기 에러 검출 정보에 근거하여 상기 상태 정보 프레임을 생성하는 송신 관리 블럭;
    상기 송신 관리 블럭의 전송 순서를 의미하는 송신 ID를 저장하는 송신 ID 저장 블럭; 및
    상기 상태 정보 라인을 통해서 전송되고 수신되는 상태 정보 프레임의 수를 카운트하는 송신 횟수 카운트 블럭을 포함하는 불휘발성 메모리 장치.
  17. 제16항에 있어서,
    상기 송신 관리 블럭은 상기 송신 ID와 상기 카운트된 상태 정보 프레임의 수에 근거하여 상기 생성된 상태 정보 프레임의 전송 여부를 결정하는 불휘발성 메모리 장치.
  18. 제17항에 있어서,
    상기 송신 관리 블럭은 상기 카운트된 상태 정보 프레임의 수가 상기 송신 ID에서 1을 차감한 값과 동일할 때 상기 생성된 상태 정보 프레임을 전송하는 불휘발성 메모리 장치.
  19. 제16항에 있어서,
    상기 입출력 블럭은 상기 송신 관리 블럭의 제어에 따라 개방 상태 또는 폐쇄 상태로 동작하는 3상태 버퍼를 포함하되,
    상기 3상태 버퍼는 상기 개방 상태로 동작할 때 상기 송신 관리 블럭으로부터 제공되는 상기 상태 정보 프레임을 상기 상태 정보 라인으로 송신하고, 상기 폐쇄 상태로 동작할 때 상기 상태 정보 라인으로의 출력을 차단하는 불휘발성 메모리 장치.
  20. 제16항에 있어서,
    상기 송신 횟수 카운트 블럭은 상기 카운트된 상태 정보 프레임의 수가 송신 ID의 총 개수에 도달하면 카운트 수를 초기화하는 불휘발성 메모리 장치.
KR1020130158913A 2013-12-19 2013-12-19 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치 KR102140297B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130158913A KR102140297B1 (ko) 2013-12-19 2013-12-19 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
US14/200,349 US9507707B2 (en) 2013-12-19 2014-03-07 Nonvolatile memory device and data storage device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130158913A KR102140297B1 (ko) 2013-12-19 2013-12-19 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치

Publications (2)

Publication Number Publication Date
KR20150072469A true KR20150072469A (ko) 2015-06-30
KR102140297B1 KR102140297B1 (ko) 2020-08-03

Family

ID=53400176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130158913A KR102140297B1 (ko) 2013-12-19 2013-12-19 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치

Country Status (2)

Country Link
US (1) US9507707B2 (ko)
KR (1) KR102140297B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008009A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 레디 비지 신호를 출력하는 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20190044349A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550084B (en) * 1996-08-30 2003-09-01 Ajinomoto Kk Hair care products
KR102637160B1 (ko) 2016-04-14 2024-02-19 삼성전자주식회사 불휘발성 메모리 장치 및 컨트롤러를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법
US10936046B2 (en) * 2018-06-11 2021-03-02 Silicon Motion, Inc. Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020078292A1 (en) * 2000-12-19 2002-06-20 Chilton Kendell A. Methods and apparatus for transferring a data element within a data storage system
JP2009526333A (ja) * 2006-02-10 2009-07-16 クゥアルコム・インコーポレイテッド 外部記憶デバイスから安全にブートする方法および装置
US20110119419A1 (en) * 2009-11-13 2011-05-19 Donald William Chapelle Apparatus and Method for Polling Addresses of One or More Slave Devices in a Communications System

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010176646A (ja) 2009-02-02 2010-08-12 Toshiba Information Systems (Japan) Corp メモリシステムおよびメモリシステムのインターリーブ制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020078292A1 (en) * 2000-12-19 2002-06-20 Chilton Kendell A. Methods and apparatus for transferring a data element within a data storage system
JP2009526333A (ja) * 2006-02-10 2009-07-16 クゥアルコム・インコーポレイテッド 外部記憶デバイスから安全にブートする方法および装置
US20110119419A1 (en) * 2009-11-13 2011-05-19 Donald William Chapelle Apparatus and Method for Polling Addresses of One or More Slave Devices in a Communications System

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170008009A (ko) * 2015-07-13 2017-01-23 에스케이하이닉스 주식회사 레디 비지 신호를 출력하는 반도체 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20190044349A (ko) * 2017-10-20 2019-04-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
KR102140297B1 (ko) 2020-08-03
US9507707B2 (en) 2016-11-29
US20150178192A1 (en) 2015-06-25

Similar Documents

Publication Publication Date Title
TWI704487B (zh) 資料儲存設備及其操作方法
US8904095B2 (en) Data storage device and operating method thereof
KR102020466B1 (ko) 버퍼 메모리 장치를 포함하는 데이터 저장 장치
KR102140592B1 (ko) 데이터 저장 장치
KR102565918B1 (ko) 데이터 저장 장치 및 그것의 동작방법
US9436267B2 (en) Data storage device
KR102395541B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
US9977735B2 (en) Data storage device and operating method thereof
KR102225313B1 (ko) 데이터 저장 장치의 동작 방법
KR20200025184A (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR102140297B1 (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치
KR20210098717A (ko) 컨트롤러, 컨트롤러의 동작 방법 및 이를 포함하는 저장 장치
KR20160105625A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102100707B1 (ko) 데이터 저장 장치
US10546618B2 (en) Nonvolatile memory device, data storage device including the same and operating method thereof
US8883521B2 (en) Control method of multi-chip package memory device
KR20170094674A (ko) 데이터 저장 장치
US20190236020A1 (en) Memory system and operating method thereof
KR102180972B1 (ko) 메모리 컨트롤 유닛 및 그것을 포함하는 데이터 저장 장치
KR102475688B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그것의 동작 방법
US10019160B2 (en) Controller and data storage device including the same
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
US20150169235A1 (en) Data storage device and operating method thereof
KR20170142483A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150044654A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 데이터 저장 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant