KR20150065581A - 데이터 전송 회로, 이를 포함하는 이미지 센서 - Google Patents

Abstract

데이터 전송 회로는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부 및 복수의 데이터 구동부들을 포함한다. 데이터 출력부는 양성 데이터 전송선의 말단 및 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호를 생성한다. 데이터 구동부들은 양성 데이터 전송선 및 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된다. 데이터 구동부들의 각각은 데이터 구동부들의 각각으로부터 데이터 출력부까지의 데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 양성 데이터 전송선 및 음성 데이터 전송선에 출력한다.

Description

데이터 전송 회로, 이를 포함하는 이미지 센서 {DATA TRANSFER CIRCUIT, IMAGE SENSOR INCLUDING THE SAME }

본 발명은 데이터 전송에 관한 것으로서, 보다 상세하게는 데이터 전송 회로, 이를 포함하는 이미지 센서 및 데이터 전송 방법에 관한 것이다.

이미지 센서가 감지한 이미지 데이터들이 출력될 때, 이미지 센서의 데이터 출력부와 먼 메모리 셀에 저장된 이미지 데이터의 전송 시 소요되는 RC 지연 시간과 이미지 센서의 데이터 출력부와 가까운 메모리 셀에 저장된 이미지 데이터의 전송 시 소요되는 RC 지연 시간의 차이가 존재한다.

고화질의 이미지를 제공하기 위해 더 많은 픽셀을 포함하는 큰 사이즈의 이미지 센서의 개발이 이루어지고 있다. 이미지 센서의 사이즈가 증가할수록 감지한 이미지 데이터들의 전송 시 소요되는 RC 지연 시간들 간의 차이가 증가하여 동작 속도가 저하되는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 이미지 데이터들의 전송 시 소요되는 RC 지연 시간의 차이를 감소시키는 데이터 구동부들을 포함하는 데이터 전송 회로를 제공하는데 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 이미지 데이터들의 전송 시 소요되는 RC 지연 시간의 차이를 감소시키는 풀 업 장치들을 포함하는 데이터 전송 회로를 제공하는데 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 이미지 데이터들의 전송 시 소요되는 RC 지연 시간의 차이를 감소시키는 데이터 구동부들 및/또는 풀 업 장치들을 포함하는 이미지 센서를 제공하는데 있다.

상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 데이터 전송 회로는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부 및 복수의 데이터 구동부들을 포함한다. 상기 데이터 출력부는 상기 양성 데이터 전송선의 말단 및 상기 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호를 생성한다. 상기 데이터 구동부들은 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된다. 상기 데이터 구동부들의 각각은 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력한다.

일 실시예에 있어서, 상기 양성 데이터 구동 신호의 세기 및 상기 음성 데이터 구동 신호의 세기는 상기 데이터 전송 거리에 비례할 수 있다.

일 실시예에 있어서, 상기 양성 데이터 구동 신호의 세기 및 상기 음성 데이터 구동 신호의 세기는 상기 데이터 구동부들의 각각에 포함되는 구동 트랜지스터의 사이즈(Size)에 의해 조절될 수 있다.

일 실시예에 있어서, 상기 양성 데이터 구동 신호의 세기 및 상기 음성 데이터 구동 신호의 세기는 상기 데이터 구동부들의 각각에 포함되는 전류원의 세기에 의해 조절될 수 있다.

일 실시예에 있어서, 상기 양성 데이터 구동 신호의 세기 및 상기 음성 데이터 구동 신호의 세기는 상기 데이터 구동부들의 각각에 포함되는 구동 트랜지스터에 인가되는 게이트 전압 신호의 세기에 의해 조절될 수 있다.

일 실시예에 있어서, 상기 데이터 전송 회로는 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 데이터 구동부들에 상응하는 복수의 풀 업 장치들을 더 포함할 수 있다. 상기 풀 업 장치들의 각각은 상기 풀 업 장치들의 각각에 상응하는 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리에 기초하여 양성 풀 업 신호 및 음성 풀 업 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력할 수 있다.

상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 데이터 전송 회로는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부, 복수의 데이터 구동부들 및 복수의 풀 업 장치들을 포함한다. 상기 데이터 출력부는 상기 양성 데이터 전송선의 말단 및 상기 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호를 생성한다. 상기 데이터 구동부들은 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된다. 상기 풀 업 장치들은 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 데이터 구동부들에 상응한다. 상기 풀 업 장치들의 각각은 상기 풀 업 장치들의 각각에 상응하는 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리에 기초하여 양성 풀 업 신호 및 음성 풀 업 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력한다.

일 실시예에 있어서, 상기 풀 업 장치들은 풀 업 장치 제어부가 생성한 풀 업 장치 제어 신호들에 기초하여 상기 양성 풀 업 신호 및 상기 음성 풀 업 신호를 생성할 수 있다.

일 실시예에 있어서, 상기 풀 업 장치들의 일부만 동작할 수 있다.

일 실시예에 있어서, 상기 양성 풀 업 신호는 상기 양성 데이터 전송선의 직류 바이어스 전압을 유지시키고,상기 음성 풀 업 신호는 상기 음성 데이터 전송선의 직류 바이어스 전압을 유지시킬 수 있다.

일 실시예에 있어서, 상기 양성 풀 업 신호의 세기와 상기 음성 풀 업 신호의 세기는 상기 데이터 전송 거리에 비례할 수 있다.

일 실시예에 있어서, 상기 양성 풀 업 신호의 세기와 상기 음성 풀 업 신호의 세기는 상기 풀 업 장치들에 포함되는 풀 업 트랜지스터의 사이즈(Size)에 의해 조절될 수 있다.

일 실시예에 있어서, 상기 풀 업 장치들에 포함되는 풀 업 트랜지스터들의 사이즈가 상이할 수 있다.

일 실시예에 있어서, 상기 풀 업 장치 제어 신호들은 상기 풀 업 장치들에 포함되는 풀 업 트랜지스터들의 게이트에 인가되는 전압 신호들일 수 있다.

일 실시예에 있어서, 상기 풀 업 장치들은 제1 풀 업 장치와 제2 풀 업 장치를 포함할 수 있다. 상기 제1 풀 업 장치에 포함되는 풀 업 트랜지스터의 게이트에 인가되는 전압 신호의 세기와 상기 제2 풀 업 장치에 포함되는 풀 업 트랜지스터의 게이트에 인가되는 전압 신호의 세기가 동일할 수 있다.

일 실시예에 있어서, 상기 풀 업 장치들에 포함되는 풀 업 트랜지스터들의 게이트에 인가되는 전압 신호들의 세기가 상이할 수 있다.

일 실시예에 있어서, 상기 데이터 구동부들의 각각은 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력할 수 있다.

일 실시예에 있어서, 상기 데이터 구동부들은 데이터 구동 제어부가 생성한 데이터 구동 제어 신호들에 기초하여 순차적으로 동작할 수 있다.

일 실시예에 있어서, 상기 풀 업 장치들의 각각은 제1 스위치 및 제2 스위치를 포함할 수 있다. 상기 제1 스위치는 풀 업 전압과 전기적으로 연결된 제1 말단 및 상기 양성 풀 업 신호를 출력하는 제2 말단을 구비할 수 있다. 상기 제2 스위치는 상기 풀 업 전압과 전기적으로 연결된 제3 말단 및 상기 음성 풀 업 신호를 출력하는 제4 말단을 구비할 수 있다.

일 실시예에 있어서, 상기 제1 스위치의 제1 말단 및 상기 제2 스위치의 제3 말단에 전기적으로 연결된 상기 풀 업 전압은 상기 풀 업 장치들에 따라 상이할 수 있다.

일 실시예에 있어서, 상기 풀 업 장치들은 상기 데이터 출력부와 공간적으로 이격될 수 있다.

상기 일 목적을 달성하기 위해, 본 발명의 일 실시예에 따른 이미지 센서는 픽셀 어레이, 신호 처리부, 제1 양성 데이터 전송선, 제1 음성 데이터 전송선, 제1 데이터 출력부 및 데이터 구동 회로를 포함한다. 상기 픽셀 어레이는 입력된 광학 이미지에 상응하는 아날로그 신호들을 출력한다. 상기 신호 처리부는 상기 아날로그 신호들을 제1 및 제2 디지털 신호들로 변환한다. 상기 제1 데이터 출력부는 상기 제1 양성 데이터 전송선의 말단 및 상기 제1 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 제1 재생 데이터 신호를 생성한다. 상기 데이터 구동 회로는 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된 제1 내지 제M 데이터 구동부들(M은 자연수)을 포함한다. 상기 제K 데이터 구동부(K는 M이하의 자연수)는 상기 제1 데이터 출력부까지의 데이터 전송 거리 및 상기 제1 디지털 신호들에 포함되는 적어도 하나의 제K 디지털 신호에 기초하여 생성한 적어도 하나의 제K 양성 데이터 구동 신호 및 적어도 하나의 제K 음성 데이터 구동 신호를 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선에 출력한다.

일 실시예에 있어서, 상기 이미지 센서는 제2 양성 데이터 전송선, 제2 음성 데이터 전송선 및 제2 데이터 출력부를 더 포함할 수 있다. 상기 제2 데이터 출력부는 상기 제2 양성 데이터 전송선의 말단 및 상기 제2 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 제2 재생 데이터 신호를 생성할 수 있다. 상기 데이터 구동 회로는 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된 제(M+1) 내지 제(M+N) 데이터 구동부들(N은 자연수)을 더 포함할 수 있다. 상기 제L 데이터 구동부(L은 M보다 크고, M+N 이하의 자연수)는 상기 제2 데이터 출력부까지의 데이터 전송 거리 및 상기 제2 디지털 신호들에 포함되는 적어도 하나의 제L 디지털 신호에 기초하여 생성한 적어도 하나의 제L 양성 데이터 구동 신호 및 적어도 하나의 제L 음성 데이터 구동 신호를 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선에 출력할 수 있다.

일 실시예에 있어서, 상기 이미지 센서는 연결 데이터 구동부를 더 포함할 수 있다. 상기 연결 데이터 구동부는 상기 제1 재생 데이터 신호를 구동하여 생성한 양성 연결 데이터 구동 신호 및 음성 연결 데이터 구동 신호를 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선에 출력할 수 있다.

일 실시예에 있어서, 상기 제1 디지털 신호들은 상기 제1 재생 데이터 신호, 상기 양성 연결 데이터 구동 신호 및 상기 음성 연결 데이터 구동 신호를 통해 상기 제2 재생 데이터 신호로서 출력될 수 있다.

일 실시예에 있어서, 상기 이미지 센서는 제1 내지 제M 풀 업 장치들 및 제(M+1) 내지 제(M+N) 풀 업 장치들을 더 포함할 수 있다. 상기 제1 내지 제M 풀업 장치들은 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 제1 내지 제M 데이터 구동부들에 상응할 수 있다. 상기 제(M+1) 내지 제(M+N) 풀 업 장치들은 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 제(M+1) 내지 제(M+N) 데이터 구동부들에 상응할 수 있다. 상기 제K 풀 업 장치는 상기 제K 풀 업 장치에 상응하는 상기 제K 데이터 구동부로부터 상기 제1 데이터 출력부까지의 데이터 전송 거리에 기초하여 생성한 제K 양성 풀 업 신호 및 제K 음성 풀 업 신호를 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선에 출력할 수 있다. 상기 제L 풀 업 장치는 상기 제L 풀 업 장치에 상응하는 상기 제L 데이터 구동부로부터 상기 제2 데이터 출력부까지의 데이터 전송 거리에 기초하여 생성한 제L 양성 풀 업 신호 및 제L 음성 풀 업 신호를 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선에 출력할 수 있다.

일 실시예에 있어서, 상기 제1 및 제2 데이터 출력부들은 각각 감지 증폭기(Sense amplifier)일 수 있다.

일 실시예에 있어서, 상기 제K 데이터 구동부는 적어도 하나의 제K 서브 데이터 구동부 및 제K 선택 회로를 포함할 수 있다. 상기 제K 선택 회로는 상기 적어도 하나의 제K 디지털 신호 중 활성화된 디지털 신호를 기초 신호로서 선택하고, 상기 적어도 하나의 제K 서브 데이터 구동부는 상기 기초 신호를 구동하여 생성한 상기 적어도 하나의 제K 양성 데이터 구동 신호 및 상기 적어도 하나의 제K 음성 데이터 구동 신호를 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선에 출력할 수 있다. 상기 적어도 하나의 제K 서브 데이터 구동부의 개수는 상기 제K 선택 회로로부터 상기 제1 데이터 출력부까지의 데이터 전송 거리에 기초하여 결정될 수 있다.

일 실시예에 있어서, 상기 적어도 하나의 제K 서브 데이터 구동부의 개수는 상기 제K 선택 회로로부터 상기 제1 데이터 출력부까지의 상기 데이터 전송 거리에 비례할 수 있다.

본 발명의 일 실시예에 따른 데이터 구동부들 및 풀 업 장치들을 포함하는 데이터 전송 회로 및 이미지 센서는 데이터 출력부와 먼 메모리 셀에 저장된 이미지 데이터의 전송 시 소요되는 RC 지연 시간과 이미지 센서의 출력부와 가까운 메모리 셀에 저장된 이미지 데이터의 전송 시 소요되는 RC 지연 시간의 차이를 줄여, 종래의 데이터 전송 회로 및 이미지 센서보다 빠른 동작 속도를 가진다.

본 발명의 일 실시예에 따른 데이터 구동부들 및 풀 업 장치들을 포함하는 데이터 전송 회로 및 이미지 센서는 상기 전송 시 소요되는 RC 지연 시간의 차이를 줄이기 위한 부가 회로를 포함하는 종래의 데이터 전송 회로 및 이미지 센서보다 적은 전력을 소모한다.

도 1은 본 발명의 일 실시예에 따른 데이터 전송 회로를 나타내는 블록도이다.
도 2 내지 6은 도 1의 데이터 전송 회로에 포함되는 제1 데이터 구동부의 실시예들을 나타내는 회로도들이다.
도 7 내지 9는 도 1의 데이터 전송 회로에 포함되는 데이터 구동 회로의 실시예들을 나타내는 회로도들이다.
도 10 내지 12는 도 1의 데이터 전송 회로의 동작을 나타내는 타이밍도들이다.
도 13은 본 발명의 일 실시예에 따른 데이터 전송 회로를 나타내는 블록도이다.
도 14 내지 15는 도 13의 데이터 전송 회로에 포함되는 제1 풀 업 장치의 실시예들을 나타내는 회로도들이다.
도 16 내지 18은 도 13의 데이터 전송 회로에 포함되는 풀 업 회로의 실시예들을 나타내는 블록도들이다.
도 19는 도 13의 데이터 전송 회로의 동작을 나타내는 타이밍도이다.
도 20 내지 27은 본 발명의 실시예들에 따른 이미지 센서들을 나타내는 블록도들이다.
도 28은 도 27의 이미지 센서에 포함되는 데이터 구동 회로를 나타내는 블록도이다.
도 29 내지 32는 본 발명의 실시예들에 따른 이미지 센서들을 나타내는 블록도들이다.
도 33은 본 발명의 일 실시예에 따른 데이터 전송 방법을 나타내는 순서도이다.
도 34는 본 발명의 일 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다.
도 35는 도 34의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면 상의 동일한 구성 요소에 대해서는 동일한 참조 부호를 사용하고 동일한 구성 요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 데이터 전송 회로를 나타내는 블록도이다.

도 1을 참조하면, 데이터 전송 회로(100)는 양성 데이터 전송선(113), 음성 데이터 전송선(115), 데이터 출력부(DOU; 111) 및 데이터 구동 회로(120)를 포함한다. 데이터 구동 회로(120)는 제1 데이터 구동부(DDU1), 제2 데이터 구동부(DDU2) 및 제M 데이터 구동부(DDUM)를 포함한다. 데이터 출력부(111)는 양성 데이터 전송선(113)의 말단 및 음성 데이터 전송선(115)의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호(RDS)를 생성한다. 데이터 구동부들(DDU1, DDU2, DDUM)은 양성 데이터 전송선 (113) 및 음성 데이터 전송선(115)의 서로 다른 부분들에 각각 결합된다. 데이터 구동부들(DDU1, DDU2, DDUM)의 각각은 데이터 구동부들(DDU1, DDU2, DDUM)의 각각으로부터 데이터 출력부(DOU)까지의 데이터 전송 거리 및 데이터 입력 신호(DI1, DI2, DIM)에 기초하여 양성 데이터 구동 신호(PS1, PS2, PSM) 및 음성 데이터 구동 신호(NS1, NS2, NSM)를 양성 데이터 전송선(113) 및 음성 데이터 전송선(115)에 출력한다.

데이터 전송 회로(100)는 양성 데이터 전송선(113) 및 음성 데이터 전송선(115)의 서로 다른 부분들에 각각 결합되고 데이터 구동부들(DDU1, DDU2, DDUM)에 상응하는 복수의 풀 업 장치들을 더 포함할 수 있다. 상기 풀 업 장치들의 각각은 상기 풀 업 장치들의 각각에 상응하는 데이터 구동부들(DDU1, DDU2, DDUM)의 각각으로부터 데이터 출력부(111)까지의 데이터 전송 거리에 기초하여 양성 풀 업 신호 및 음성 풀 업 신호를 양성 데이터 전송선(113) 및 음성 데이터 전송선(115)에 출력할 수 있다. 상기 풀 업 장치들에 대하여 도 13을 참조하여 후술한다.

데이터 구동부들(DDU1, DDU2, DDUM)은 데이터 구동 제어부(COL CTRL)가 생성한 데이터 구동 제어 신호들(CS1, CS2, CSM)에 기초하여 순차적으로 동작할 수 있다. 데이터 구동 제어 신호들(CS1, CS2, CSM)은 제1 데이터 구동 제어 신호(CS1)로부터 제M 데이터 구동 제어 신호(CSM)의 방향으로 순차적으로 활성활 될 수 있다. 데이터 구동 제어 신호들(CS1, CS2, CSM)은 제M 데이터 구동 제어 신호(CSM)로부터 제1 데이터 구동 제어 신호(CS1)의 방향으로 순차적으로 활성활 될 수 있다. 데이터 구동 제어 신호들(CS1, CS2, CSM)의 실시예들에 대하여 도 10 내지 12를 참조하여 후술한다. 제1 데이터 구동부(DDU1)의 실시예들에 대하여 도 2 내지 6을 참조하여 후술하고, 복수의 데이터 구동부들을 포함하는 데이터 구동 회로(120)의 실시예들에 대하여 도 7 내지 9를 참조하여 후술한다.

재생된 데이터 신호(RDS)는 데이터 입력 신호(DI1, DI2, DIM)를 복원한 신호를 나타낸다. 재생된 데이터 신호(RDS)에 대하여 도 19를 참조하여 후술한다.

도 2 내지 6은 도 1의 데이터 전송 회로에 포함되는 제1 데이터 구동부의 실시예들을 나타내는 회로도들이다. 데이터 구동 회로(120)에 포함되는 제2 데이터 구동부(DDU2) 내지 제M 데이터 구동부(DDUM)는 제1 데이터 구동부(DDU1)와 동일 또는 유사한 구성을 가질 수 있다.

도 2를 참조하면, 제1 데이터 구동부(DDU1a)는 제1 구동 트랜지스터(T0), 제2 구동 트랜지스터(T1), 제3 구동 트랜지스터(T2) 및 제4 구동 트랜지스터(T3)를 포함할 수 있다. 제1 구동 트랜지스터(T0)의 드레인은 제1 양성 데이터 구동 신호(PS1)를 출력하고, 제1 구동 트랜지스터(T0)의 게이트는 제1 데이터 입력 신호(DI1)를 입력 받고, 제1 구동 트랜지스터(T0)의 소스는 제3 구동 트랜지스터(T2)의 드레인과 전기적으로 연결될 수 있다. 제2 구동 트랜지스터(T1)의 드레인은 제1 음성 데이터 구동 신호(NS1)를 출력하고, 제2 구동 트랜지스터(T1)의 게이트는 반전된 제1 데이터 입력 신호(/DI1)를 입력 받고, 제2 구동 트랜지스터(T1)의 소스는 제4 구동 트랜지스터(T3)의 드레인과 전기적으로 연결될 수 있다. 제3 구동 트랜지스터(T2)의 드레인은 제1 구동 트랜지스터(T0)의 소스와 전기적으로 연결되어 있고, 제3 구동 트랜지스터(T2)의 게이트는 제1 데이터 구동 제어 신호(CS1)를 입력 받고, 제3 구동 트랜지스터(T2)의 소스는 접지 전극과 전기적으로 연결될 수 있다. 제4 구동 트랜지스터(T3)의 드레인은 제2 구동 트랜지스터(T1)의 소스와 전기적으로 연결되어 있고, 제4 구동 트랜지스터(T3)의 게이트는 제1 데이터 구동 제어 신호(CS1)를 입력 받고, 제4 구동 트랜지스터(T3)의 소스는 접지 전극과 전기적으로 연결될 수 있다.

제1 양성 데이터 구동 신호(PS1)의 세기 및 제1 음성 데이터 구동 신호(NS1)의 세기는 제1 데이터 구동부(DDU1a) 에 포함되는 구동 트랜지스터들(T0, T1, T2, T3)의 사이즈(Size)에 의해 조절될 수 있다. 구동 트랜지스터들(T0, T1, T2, T3)은 금속-산화물-반도체 전계 효과 트랜지스터 (Metal-oxide-semiconductor field-effect transistor; MOSFET)로 구현될 수 있다. MOSFET의 사이즈는 통상 MOSFET의 채널 폭(W)과 MOSFET의 채널 길이(L)의 비율(W/L)로 나타낼 수 있다.

제1 구동 트랜지스터(T0), 제2 구동 트랜지스터(T1), 제3 구동 트랜지스터(T2) 및 제4 구동 트랜지스터(T3)는 구동 트랜지스터의 최소 사이즈의 K배의 사이즈를 가질 수 있다. K배의 사이즈를 가지는 구동 트랜지스터들(T0, T1, T2, T3)을 포함하는 제1 데이터 구동부(DDU1a)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)는 최소 사이즈를 가지는 구동 트랜지스터들(T0, T1, T2, T3)을 포함하는 제1 데이터 구동부(DDU1a)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)의 K 배의 세기를 가질 수 있다.

도 3을 참조하면, 제1 데이터 구동부(DDU1b)는 제1 구동 트랜지스터(T0) 및 제2 구동 트랜지스터(T1)를 포함할 수 있다. 제1 구동 트랜지스터(T0)의 드레인은 제1 양성 데이터 구동 신호(PS1)를 출력하고, 제1 구동 트랜지스터(T0)의 게이트는 제1 데이터 입력 신호(DI1)와 제1 데이터 구동 제어 신호(CS1)의 논리곱(AND) 신호를 입력 받고, 제1 구동 트랜지스터(T0)의 소스는 접지 전극과 전기적으로 연결될 수 있다. 제2 구동 트랜지스터(T1)의 드레인은 제1 음성 데이터 구동 신호(NS1)를 출력하고, 제2 구동 트랜지스터(T1)의 게이트는 반전된 제1 데이터 입력 신호(/DI1)와 제1 데이터 구동 제어 신호(CS1)의 논리곱 신호를 입력 받고, 제2 구동 트랜지스터(T1)의 소스는 접지 전극과 전기적으로 연결될 수 있다.

제1 구동 트랜지스터(T0) 및 제2 구동 트랜지스터(T1)는 구동 트랜지스터의 최소 사이즈의 K배의 사이즈를 가질 수 있다. K배의 사이즈를 가지는 구동 트랜지스터들(T0, T1)을 포함하는 제1 데이터 구동부(DDU1b)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)는 최소 사이즈를 가지는 구동 트랜지스터들(T0, T1)을 포함하는 제1 데이터 구동부(DDU1b)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)의 K 배의 세기를 가질 수 있다.

도 4를 참조하면, 제1 데이터 구동부(DDU1c)는 제1 구동 트랜지스터(T0), 제2 구동 트랜지스터(T1), 제3 구동 트랜지스터(T2) 및 제4 구동 트랜지스터(T3)를 포함할 수 있다. 제1 구동 트랜지스터(T0)의 드레인은 제1 양성 데이터 구동 신호(PS1)를 출력하고, 제1 구동 트랜지스터(T0)의 게이트는 제1 데이터 입력 신호(DI1)를 입력 받고, 제1 구동 트랜지스터(T0)의 소스는 제3 구동 트랜지스터(T2)의 드레인과 전기적으로 연결될 수 있다. 제2 구동 트랜지스터(T1)의 드레인은 제1 음성 데이터 구동 신호(NS1)를 출력하고, 제2 구동 트랜지스터(T1)의 게이트는 반전된 제1 데이터 입력 신호(/DI1)를 입력 받고, 제2 구동 트랜지스터(T1)의 소스는 제4 구동 트랜지스터(T3)의 드레인과 전기적으로 연결될 수 있다. 제3 구동 트랜지스터(T2)의 드레인은 제1 구동 트랜지스터(T0)의 소스와 전기적으로 연결되어 있고, 제3 구동 트랜지스터(T2)의 게이트는 제1 데이터 구동 제어 신호(CS1)를 입력 받고, 제3 구동 트랜지스터(T2)의 소스는 전류원(CUR SOURCE)의 일 말단과 전기적으로 연결될 수 있다. 제4 구동 트랜지스터(T3)의 드레인은 제2 구동 트랜지스터(T1)의 소스와 전기적으로 연결되어 있고, 제4 구동 트랜지스터(T3)의 게이트는 제1 데이터 구동 제어 신호(CS1)를 입력 받고, 제4 구동 트랜지스터(T3)의 소스는 상기 일 말단과 전기적으로 연결될 수 있다. 전류원(CUR SOURCE)의 타 말단은 접지 전극과 전기적으로 연결될 수 있다.

제1 양성 데이터 구동 신호(PS1)의 세기 및 제1 음성 데이터 구동 신호(NS1)의 세기는 제1 데이터 구동부(DDU1c)에 포함되는 전류원(CUR SOURCE)의 세기에 의해 조절될 수 있다. 최소 크기의 전류원의 K배의 전류량을 가지는 전류원 (CUR SOURCE)을 포함하는 제1 데이터 구동부(DDU1c)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)는 최소 크기의 전류원을 포함하는 제1 데이터 구동부(DDU1c)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)의 K 배의 세기를 가질 수 있다.

도 5를 참조하면, 제1 데이터 구동부(DDU1d)는 제1 구동 트랜지스터(T0) 및 제2 구동 트랜지스터(T1)를 포함할 수 있다. 제1 구동 트랜지스터(T0)의 드레인은 제1 양성 데이터 구동 신호(PS1)를 출력하고, 제1 구동 트랜지스터(T0)의 게이트는 제1 데이터 입력 신호(DI1)와 제1 데이터 구동 신호(CS1)의 논리곱 신호를 입력 받고, 제1 구동 트랜지스터(T0)의 소스는 전류원(CUR SOURCE)의 일 말단과 전기적으로 연결될 수 있다. 제2 구동 트랜지스터(T1)의 드레인은 제1 음성 데이터 구동 신호(NS1)를 출력하고, 제2 구동 트랜지스터(T1)의 게이트는 반전된 제1 데이터 입력 신호(/DI1)와 제1 데이터 구동 제어 신호(CS1)의 논리곱 신호를 입력 받고, 제2 구동 트랜지스터(T1)의 소스는 상기 일 말단과 전기적으로 연결될 수 있다. 전류원(CUR SOURCE)의 타 말단은 접지 전극과 전기적으로 연결될 수 있다.

최소 크기의 전류원의 K배의 전류량을 가지는 전류원(CUR SOURCE)을 포함하는 제1 데이터 구동부(DDU1d)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)는 최소 크기의 전류원을 포함하는 제1 데이터 구동부(DDU1d)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)의 K 배의 세기를 가질 수 있다.

도 6을 참조하면, 제1 데이터 구동부(DDU1e)는 제1 구동 트랜지스터(T0), 제2 구동 트랜지스터(T1) 및 제3 구동 트랜지스터(T2)를 포함할 수 있다. 제1 구동 트랜지스터(T0)의 드레인은 제1 양성 데이터 구동 신호(PS1)를 출력하고, 제1 구동 트랜지스터(T0)의 게이트는 제1 데이터 입력 신호(DI1)와 제1 데이터 구동 제어 신호(CS1)의 논리곱 신호를 입력 받고, 제1 구동 트랜지스터(T0)의 소스는 제3 구동 트랜지스터(T2)의 드레인과 전기적으로 연결될 수 있다. 제2 구동 트랜지스터(T1)의 드레인은 제1 음성 데이터 구동 신호(NS1)를 출력하고, 제2 구동 트랜지스터(T1)의 게이트는 반전된 제1 데이터 입력 신호(/DI1)와 제1 데이터 구동 제어 신호(CS1)의 논리곱 신호를 입력 받고, 제2 구동 트랜지스터(T1)의 소스는 제3 구동 트랜지스터(T2)의 드레인과 전기적으로 연결될 수 있다. 제3 구동 트랜지스터(T2)의 드레인은 제1 구동 트랜지스터(T0)의 소스 및 제2 구동 트랜지스터(T1)의 소스와 전기적으로 연결되고, 제3 구동 트랜지스터(T2)의 게이트는 출력 조절 신호(VG1)를 입력 받고, 제3 구동 트랜지스터(T2)의 소스는 접지 전극과 전기적으로 연결될 수 있다.

제1 양성 데이터 구동 신호(PS1)의 세기 및 제2 음성 데이터 구동 신호(NS1)의 세기는 제1 데이터 구동부(DDU1e) 에 포함되는 구동 트랜지스터들(T0, T1, T2)에 인가되는 게이트 전압 신호의 세기에 의해 조절될 수 있다. 제3 구동 트랜지스터(T2)가 포화 영역에 도달하지 않는 경우, 출력 조절 신호(VG1)의 전압이 증가하면, 제1 데이터 구동부(DDU1e)가 출력하는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)의 세기도 증가한다.

도 7 내지 9는 도 1의 데이터 전송 회로에 포함되는 데이터 구동 회로의 실시예들을 나타내는 회로도들이다.

도 7을 참조하면, 데이터 구동 회로(120a)는 제1 데이터 구동부(DDU11), 제2 데이터 구동부(DDU21) 및 제M 데이터 구동부(DDUM1)를 포함할 수 있다. 제1 데이터 구동부(DDU11), 제2 데이터 구동부(DDU21) 및 제M 데이터 구동부(DDUM1)의 각각은 전류원의 세기를 제외하고, 도 4의 제1 데이터 구동부(DDU1c)와 동일하다. 제1 데이터 구동부(DDU11)가 포함하는 전류원의 세기는 제M 데이터 구동부(DDUM1)가 포함하는 전류원의 세기의 K배이고, 제2 데이터 구동부(DDU21)가 포함하는 전류원의 세기는 제M 데이터 구동부(DDUM1)가 포함하는 전류원의 세기의 N배이다.

양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기는 데이터 전송 거리에 비례할 수 있다. 제1 데이터 구동부(DDU11)와 데이터 출력부(111) 간의 거리가 제2 데이터 구동부(DDU21)와 데이터 출력부(111) 간의 데이터 전송 거리보다 크고, 제2 데이터 구동부(DDU21)와 데이터 출력부(111) 간의 거리가 제M 데이터 구동부(DDUM1)와 데이터 출력부(111) 간의 거리보다 크다.

도 7은, K가 N보다 큰 숫자이고, N이 1보다 큰 숫자인 경우, 데이터 구동 회로(120a)에 포함되는 전류원들의 세기를 조절하여, 데이터 출력부(111)와의 거리에 비례하여 데이터 구동부들(DDU11, DDU21, DDUM1)이 출력하는 양성 데이터 구동 신호들(PS1, PS2, PSM) 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 커지는 실시예를 나타낸다.

도 8을 참조하면, 데이터 구동 회로(120b)는 제1 데이터 구동부(DDU12), 제2 데이터 구동부(DDU22), 제3 데이터 구동부(DDU32), 제4 데이터 구동부(DDU42), 제M-1 데이터 구동부(DDUM12) 및 제M 데이터 구동부(DDUM2)를 포함할 수 있다. 제1 데이터 구동부(DDU12), 제2 데이터 구동부(DDU22), 제3 데이터 구동부(DDU32), 제4 데이터 구동부(DDU42), 제M-1 데이터 구동부(DDUM12) 및 제M 데이터 구동부(DDUM2)의 각각은 전류원을 제외하고, 도 4의 제1 데이터 구동부(DDU1c)와 동일하다. 제1 데이터 구동부(DDU12) 및 제2 데이터 구동부(DDU22)가 연결된 전류원의 세기는 제M-1 데이터 구동부(DDUM12) 및 제M 데이터 구동부(DDUM2)가 연결된 전류원의 세기의 K배이고, 제3 데이터 구동부(DDU32) 및 제4 데이터 구동부(DDU42)가 연결된 전류원의 세기는 제M-1 데이터 구동부(DDUM12) 및 제M 데이터 구동부(DDUM2)가 연결된 전류원의 세기의 N배이다.

제1 데이터 구동부(DDU12)와 제2 데이터 구동부(DDU22)는 같은 전류원에 연결되어 있으므로, 제1 양성 데이터 구동 신호(PS1)의 세기와 제2 양성 데이터 구동 신호(PS2)의 세기는 동일하고, 제1 음성 데이터 구동 신호(NS1)의 세기와 제2 음성 데이터 구동 신호(NS2)의 세기는 동일하다. 제3 데이터 구동부(DDU32)와 제4 데이터 구동부(DDU42)는 같은 전류원에 연결되어 있으므로, 제3 양성 데이터 구동 신호(PS3)의 세기와 제4 양성 데이터 구동 신호(PS4)의 세기는 동일하고, 제3 음성 데이터 구동 신호(NS3)의 세기와 제4 음성 데이터 구동 신호(NS4)의 세기는 동일하다. 제M-1 데이터 구동부(DDUM12)와 제M 데이터 구동부(DDUM2)는 같은 전류원에 연결되어 있으므로, 제M-1 양성 데이터 구동 신호(PSM1)의 세기와 제M 양성 데이터 구동 신호(PSM)의 세기는 동일하고, 제M-1 음성 데이터 구동 신호(NSM1)의 세기와 제M 음성 데이터 구동 신호(NSM)의 세기는 동일하다.

제1 데이터 구동부(DDU12) 및 제2 데이터 구동부(DDU22)와 데이터 출력부(111) 간의 거리가 제3 데이터 구동부(DDU32) 및 제4 데이터 구동부(DDU42)와 데이터 출력부(111) 간의 데이터 전송 거리보다 크고, 제3 데이터 구동부(DDU32) 및 제4 데이터 구동부(DDU42)와 데이터 출력부(111) 간의 거리가 제M-1 데이터 구동부(DDUM12) 및 제M 데이터 구동부(DDUM2)와 데이터 출력부(111) 간의 거리보다 크다.

도 8은, K가 N보다 큰 숫자이고, N이 1보다 큰 숫자인 경우, 데이터 구동 회로(120b)에 포함되는 공유 전류원들의 세기를 조절하여, 데이터 출력부(111)와의 거리에 비례하여 데이터 구동부들(DDU12, DDU22, DDU32, DDU42, DDUM12, DDUM2)이 출력하는 양성 데이터 구동 신호들(PS1, PS2, PS3, PS4, PSM1, PSM) 및 음성 데이터 구동 신호들(NS1, NS2, NS3, NS4, NSM1, NSM)의 세기가 커지는 실시예를 나타낸다.

도 9를 참조하면, 데이터 구동 회로(120c)는 제1 데이터 구동부(DDU13), 제2 데이터 구동부(DDU23) 및 제M 데이터 구동부(DDUM3)를 포함할 수 있다. 제1 데이터 구동부(DDU13), 제2 데이터 구동부(DDU23) 및 제M 데이터 구동부(DDUM)의 각각은 구동 트랜지스터들의 사이즈를 제외하고, 도 2의 제1 데이터 구동부(DDU1a)와 동일하다. 제1 데이터 구동부(DDU13)에 포함되는 제1 구동 트랜지스터(T0), 제2 구동 트랜지스터(T1), 제3 구동 트랜지스터(T2) 및 제4 구동 트랜지스터(T3)의 각각의 사이즈는 제M 데이터 구동부(DDUM3)에 포함되는 제9 구동 트랜지스터(T8), 제10 구동 트랜지스터(T9), 제11 구동 트랜지스터(Ta) 및 제12 구동 트랜지스터(Tb)의 각각의 사이즈의 K배일 수 있다. 제2 데이터 구동부(DDU23)에 포함되는 제5 구동 트랜지스터(T4), 제6 구동 트랜지스터(T5), 제7 구동 트랜지스터(T6) 및 제8 구동 트랜지스터(T7)의 각각의 사이즈는 제M 데이터 구동부(DDUM3)에 포함되는 제9 구동 트랜지스터(T8), 제10 구동 트랜지스터(T9), 제11 구동 트랜지스터(Ta) 및 제12 구동 트랜지스터(Tb)의 각각의 사이즈의 N배일 수 있다.

도 9는, K가 N보다 큰 숫자이고, N이 1보다 큰 숫자인 경우, 데이터 구동 회로(120c)에 포함되는 구동 트랜지스터들(T0 내지 Ta)의 사이즈를 조절하여, 데이터 출력부(111)와의 거리에 비례하여 데이터 구동부들(DDU13, DDU23, DDUM3)이 출력하는 양성 데이터 구동 신호들(PS1, PS2, PSM) 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 커지는 실시예를 나타낸다.

도 10 내지 12는 도 1의 데이터 전송 회로의 동작을 나타내는 타이밍도들이다.

도 10의 타이밍도는 도 1의 데이터 전송 회로(100)에 포함되는 데이터 구동부들(DDU1, DDU2, DDUM)이 출력하는 양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 데이터 전송 거리에 기초하여 조절되지 않은 경우의 데이터 전송 회로(100)의 신호들의 동작을 나타낸다.

제1 데이터 구동 제어 신호(CS1), 제2 데이터 구동 신호(CS2) 및 제M 데이터 구동 제어 신호(CSM)는 선택적으로 활성활 될 수 있으며, 특히 도 10에 도시된 바와 같이 순차적으로 활성화 될 수 있다. 도 10은 구동 제어 신호들(CS1, CS2, CSM)이 제1 데이터 구동 제어 신호(CS1)에서 제M 데이터 구동 제어 신호(CSM) 방향으로 활성화되는 경우를 나타낸다. 다른 실시예에서, 구동 제어 신호들(CS1, CS2, CSM)은 제M 데이터 구동 제어 신호(CSM)에서 제1 데이터 구동 제어 신호(CS1) 방향으로 활성화될 수도 있다.

제1 시점(211a)에서 제1 데이터 구동 제어 신호(CS1)가 활성화되고, 제1 데이터 구동부(DDU1)는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)로서 D1의 값을 양성 데이터 전송선(113) 및 음성 데이터 전송선(115)에 출력한다. 제1 데이터 구동부(DDU1)와 데이터 출력부(111) 사이에 위치하는 양성 데이터 전송선(113)의 일부 및 음성 데이터 전송선(115)의 일부를 통해 D1의 값을 가지는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)는 제1 시점(211a)부터 전파 지연 시간(Propagation delay)인 제1 지연 시간(T1) 후인 제2 시점(221a)에서 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)로서 데이터 출력부(111)에 전달된다.

상기 전파 지연 시간은 양성 데이터 전송선(113) 및 음성 데이터 전송선(115)에 포함되는 기생 저항 및 기생 커패시턴스에 의해서 생성되는 RC 지연 시간일 수 있다.

제3 시점(212a)에서 제2 데이터 구동 제어 신호(CS2)가 활성화되고, 제2 데이터 구동부(DDU2)는 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)로서 D2의 값을 양성 데이터 전송선(113) 및 음성 데이터 전송선(115)에 출력한다. 제2 데이터 구동부(DDU2)와 데이터 출력부(111) 사이에 위치하는 양성 데이터 전송선(113)의 일부 및 음성 데이터 전송선(115)의 일부를 통해 D2의 값을 가지는 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)는 제3 시점(212a)부터 제2 지연 시간(T2) 후인 제4 시점(222a)에서 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)로서 데이터 출력부(111)에 전달된다.

제5 시점(213a)에서 제M 데이터 구동 제어 신호(CSM)가 활성화되고, 제M 데이터 구동부(DDUM)는 제M 양성 데이터 구동 신호(PSM) 및 제M 음성 데이터 구동 신호(NSM)로서 D3의 값을 양성 데이터 전송선(113) 및 음성 데이터 전송선(115)에 출력한다. 제M 데이터 구동부(DDUM)와 데이터 출력부(111) 사이에 위치하는 양성 데이터 전송선(113)의 일부 및 음성 데이터 전송선(115)의 일부를 통해 D3의 값을 가지는 제M 양성 데이터 구동 신호(PSM) 및 제M 음성 데이터 구동 신호(NSM)는 제5 시점(213a)부터 제3 지연 시간(T3) 후인 제6 시점(223a)에서 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)로서 데이터 출력부(111)에 전달된다.

제1 데이터 전송부(DDU1)와 데이터 출력부(111) 사이의 데이터 전송 거리가 제2 데이터 전송부(DDU2)와 데이터 출력부(111) 사이의 데이터 전송 거리보다 멀기 때문에 제1 지연 시간(T1)이 제2 지연 시간(T2)보다 크다. 제2 데이터 전송부(DDU2)와 데이터 출력부(111) 사이의 데이터 전송 거리가 제M 데이터 전송부(DDUM)와 데이터 출력부(111) 사이의 데이터 전송 거리보다 멀기 때문에 제2 지연 시간(T2)이 제3 지연 시간(T3)보다 크다.

데이터 출력부(111)는 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D1의 값을 유지하는 제2 시점(221a)에서 제4 시점(222a)까지의 제1 시간 구간, 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D2의 값을 유지하는 제4 시점(222a)에서 제6 시점(223a)까지의 제2 시간 구간(TMIN), 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D3의 값을 유지하는 제6 시점(223a)에서 제7 시점(224a)까지의 제3 시간 구간 내에 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)를 샘플링하여 재생된 데이터 신호(RDS)를 출력한다. 데이터 출력부(111)는 제1 시간 구간, 제2 시간 구간(TMIN) 및 제3 시간 구간 중에서 가장 짧은 구간인 제2 시간 구간(TMIN)에 샘플링을 수행해야 하므로, 데이터 출력부(111)의 샘플링 주기는 제2 시간 구간(TMIN)의 크기보다 작아야 한다.

도 11의 타이밍도는 도 1의 데이터 전송 회로(100)에 포함되는 데이터 구동부들(DDU1, DDU2, DDUM)이 출력하는 양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 조절된 경우의 데이터 전송 회로(100)의 신호들의 동작을 나타낸다.

제1 시점(211b)과 제2 시점(221b) 간의 제1 지연 시간(T1), 제3 시점(212b)과 제4 시점(222b) 간의 제2 지연 시간(T2) 및 제5 시점(213b)과 제6 시점(223b) 간의 제3 지연 시간(T3)에 대하여 도 10을 참조하여 전술하였으므로 설명을 생략한다.

도 10의 타이밍도의 제1 지연 시간(T1) 및 제2 지연 시간(T2)이 도 10의 타이밍도의 제3 지연 시간(T3)과 동일해지도록 제1 데이터 구동부(DDU1)가 출력하는 제1 양성 데이터 구동 신호(PS1)의 세기 및 제1 음성 데이터 구동 신호(NS1)의 세기와 제2 데이터 구동부(DDU2)가 출력하는 제2 양성 데이터 구동 신호(PS2)의 세기 및 제2 음성 데이터 구동 신호(NS2)의 세기가 조절될 수 있다.

양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D1의 값을 유지하는 제2 시점(221b)에서 제4 시점(222b)까지의 제1 시간 구간, 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D2의 값을 유지하는 제4 시점(222b)에서 제6 시점(223b)까지의 제2 시간 구간 및 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D3의 값을 유지하는 제6 시점(223b)에서 제7 시점(224b)까지의 제3 시간 구간이 모두 동일하므로, 데이터 출력부(111)는 클럭 신호(CLK)의 주기 내에 샘플링을 수행하면 되고, 데이터 출력부(111)의 샘플링 주기는 클럭 신호(CLK)의 주기와 동일하면 된다.

도 10의 양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 데이터 전송 거리에 기초하여 조절되지 않은 경우의 데이터 전송 회로(100)보다 데이터 구동부들(DDU1, DDU2, DDUM)의 상기 지연 시간들이 도 10의 제3 지연 시간(T3)이 되도록 양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 조절된 데이터 전송 회로(100)의 동작 주파수가 높다.

도 12의 타이밍도는 도 1의 데이터 전송 회로(100)에 포함되는 데이터 구동부들(DDU1, DDU2, DDUM)이 출력하는 양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 조절된 경우의 데이터 전송 회로(100)의 신호들의 동작을 나타낸다.

제1 시점(211c)과 제2 시점(221c) 간의 제1 지연 시간(T1), 제3 시점(212c)과 제4 시점(222c) 간의 제2 지연 시간(T2) 및 제5 시점(213c)과 제6 시점(223c) 간의 제3 지연 시간(T3)에 대하여 도 10을 참조하여 전술하였으므로 설명을 생략한다.

도 10의 타이밍도의 제2 지연 시간(T2) 및 제3 지연 시간(T3)이 도 10의 타이밍도의 제1 지연 시간(T1)과 동일해지도록 제2 데이터 구동부(DDU2)가 출력하는 제2 양성 데이터 구동 신호(PS2)의 세기 및 제2 음성 데이터 구동 신호(NS2)의 세기와 제3 데이터 구동부(DDU3)가 출력하는 제3 양성 데이터 구동 신호(PS3)의 세기 및 제3 음성 데이터 구동 신호(NS3)의 세기가 조절될 수 있다.

양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D1의 값을 유지하는 제2 시점(221c)에서 제4 시점(222c)까지의 제1 시간 구간, 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D2의 값을 유지하는 제4 시점(222c)에서 제6 시점(223c)까지의 제2 시간 구간 및 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)가 D3의 값을 유지하는 제6 시점(223c)에서 제7 시점(224c)까지의 제3 시간 구간이 모두 동일하므로, 데이터 출력부(111)는 클럭 신호(CLK)의 주기 내에 샘플링을 수행하면 되고, 데이터 출력부(111)의 샘플링 주기는 클럭 신호(CLK)의 주기와 동일하면 된다.

도 10의 양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 데이터 전송 거리에 기초하여 조절되지 않은 경우의 데이터 전송 회로(100)보다 데이터 구동부들(DDU1, DDU2, DDUM)의 상기 지연 시간들이 도 10의 제1 지연 시간(T1)이 되도록 양성 데이터 구동 신호들(PS1, PS2, PSM)의 세기 및 음성 데이터 구동 신호들(NS1, NS2, NSM)의 세기가 조절된 데이터 전송 회로(100)의 동작 주파수가 높다.

도 13은 본 발명의 일 실시예에 따른 데이터 전송 회로를 나타내는 블록도이다.

도 13을 참조하면, 데이터 전송 회로(300)는 양성 데이터 전송선(313), 음성 데이터 전송선(315), 데이터 출력부(311), 데이터 구동 회로(320) 및 풀 업 회로(330)를 포함한다. 데이터 출력부(311)는 양성 데이터 전송선(313)의 말단 및 음성 데이터 전송선(315)의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호(RDS)를 생성한다. 데이터 구동 회로(320)는 복수의 데이터 구동부들(DDU1, DDU2, DDUM)을 포함한다. 데이터 구동부들(DDU1, DDU2, DDUM)은 양성 데이터 전송선(313) 및 음성 데이터 전송선(315)의 서로 다른 부분들에 각각 결합된다. 풀 업 회로(330)는 복수의 풀 업 장치들(PUD1, PUD2, PUDM)을 포함한다. 풀 업 장치들(PUD1, PUD2, PUDM)은 양성 데이터 전송선(313) 및 음성 데이터 전송선(315)의 서로 다른 부분들에 각각 결합되고 데이터 구동부들(DDU1, DDU2, DDUM)에 상응한다. 풀 업 장치들(PUD1, PUD2, PUDM)의 각각은 풀 업 장치들(PUD1, PUD2, PUDM)의 각각에 상응하는 데이터 구동부들(DDU1, DDU2, DDUM)의 각각으로부터 데이터 출력부(311)까지의 데이터 전송 거리에 기초하여 양성 풀 업 신호(PU1, PU2, PUM) 및 음성 풀 업 신호(NU1, NU2, NUM)를 양성 데이터 전송선(313) 및 음성 데이터 전송선(315)에 출력한다.

풀 업 장치들(PUD1, PUD2, PUDM)은 풀 업 장치 제어부(PD CTRL)가 생성한 풀 업 장치 제어 신호들(PCS1, PCS2, PCSM)에 기초하여 양성 풀 업 신호(PU1, PU2, PUM) 및 음성 풀 업 신호(NU1, NU2, NUM)를 생성할 수 있다. 양성 풀 업 신호(PU1, PU2, PUM)는 양성 데이터 전송선(313)의 직류 바이어스 전압을 유지시키고, 음성 풀 업 신호(NU1, NU2, NUM)는 음성 데이터 전송선(315)의 직류 바이어스 전압을 유지시킬 수 있다.

데이터 구동부들(DDU1, DDU2, DDUM)의 각각은 데이터 구동부들(DDU1, DDU2, DDUM)의 각각으로부터 데이터 출력부(311)까지의 데이터 전송 거리 및 데이터 입력 신호(DI1, DI2, DIM)에 기초하여 양성 데이터 구동 신호(PS1, PS2, PSM) 및 음성 데이터 구동 신호(NS1, NS2, NSM)를 양성 데이터 전송선(313) 및 음성 데이터 전송선(315)에 출력할 수 있다. 데이터 구동부들(DDU1, DDU2, DDUM)에 대하여 도 1 내지 12를 참조하여 전술하였으므로 설명을 생략한다.

데이터 구동부들(DDU1, DDU2, DDUM)은 데이터 구동 제어부(COL CTRL)가 생성한 데이터 구동 제어 신호들(CS1, CS2, CSM)에 기초하여 순차적으로 동작할 수 있다. 풀 업 장치들(PUD1, PUD2, PUDM)은 데이터 출력부(311)에 포함되지 않고, 데이터 출력부(311)와 공간적으로 이격될 수 있다.

도 14 내지 15는 도 13의 데이터 전송 회로에 포함되는 제1 풀 업 장치의 실시예들을 나타내는 회로도들이다. 제1 풀 업 장치(PUD1)를 제외한 풀 업 회로(330)에 포함되는 나머지 풀 업 장치들(PUD2, PUDM)의 각각은 제1 풀 업 장치(PUD1)와 동일하다.

도 14를 참조하면, 제1 풀 업 장치(PUD1a)는 제1 풀 업 트랜지스터(PT1) 및 제2 풀 업 트랜지스터(PT2)를 포함할 수 있다. 제1 풀 업 트랜지스터(PT1)의 소스는 전원 전압(VDD)과 연결 될 수 있고, 제1 풀 업 트랜지스터(PT1)의 게이트는 제1 풀 업 장치 제어 신호(PCS1)를 입력 받을 수 있고, 제1 풀 업 트랜지스터(PT1)의 소스는 제1 양성 풀 업 신호(PU1)를 출력할 수 있다. 제2 풀 업 트랜지스터(PT2)의 소스는 전원 전압(VDD)과 연결 될 수 있고, 제2 풀 업 트랜지스터(PT2)의 게이트는 제1 풀 업 장치 제어 신호(PCS1)를 입력 받을 수 있고, 제2 풀 업 트랜지스터(PT2)의 소스는 제1 음성 풀 업 신호(NU1)를 출력할 수 있다.

제1 풀 업 장치 제어 신호(PCS1)는 제1 풀 업 장치(PUD1a)에 포함되는 풀 업 트랜지스터들(PT1, PT2)의 게이트에 인가되는 전압 신호들일 수 있다.

제1 양성 풀 업 신호(PU1)의 세기 및 제1 음성 풀 업 신호(NU1)의 세기는 제1 풀 업 장치(PUD1a) 에 포함되는 풀 업 트랜지스터들(PT1, PT2)의 사이즈에 의해 조절될 수 있다. 풀 업 트랜지스터들(PT1, PT2)은 PMOS 트랜지스터로 구현될 수 있다. PMOS 트랜지스터의 사이즈는 통상 PMOS 트랜지스터의 채널 폭(W)과 MOSFET의 채널 길이(L)의 비율(W/L)로 나타낼 수 있다.

제1 풀 업 트랜지스터(PT1) 및 제2 풀 업 트랜지스터(PT2)는 풀 업 트랜지스터의 최소 사이즈의 K배의 사이즈를 가질 수 있다. K배의 사이즈를 가지는 풀 업 트랜지스터들(PT1, PT2)을 포함하는 제1 풀 업 장치(PUD1a)가 출력하는 제1 양성 풀 업 신호(PU1) 및 제1 음성 풀 업 신호(NU1)는 최소 사이즈를 가지는 풀 업 트랜지스터들(PT1, PT2)을 포함하는 제1 풀 업 장치(PUD1a)가 출력하는 제1 양성 풀 업 신호(PU1) 및 제1 음성 풀 업 신호(NU1)의 K 배의 세기를 가질 수 있다.

제1 양성 풀 업 신호(PU1)의 세기 및 제2 음성 풀 업 신호(NU1)의 세기는 제1 풀 업 장치(PUD1a) 에 포함되는 풀 업 트랜지스터들(PT1, PT2)에 인가되는 게이트 전압 신호인 제1 풀 업 장치 제어 신호(PCS1)의 세기에 의해 조절될 수 있다. 제1 풀 업 트랜지스터(PT1) 및 제2 풀 업 트랜지스터(PT2)가 포화 영역에 도달하지 않는 경우, 제1 풀 업 장치 제어 신호(PCS1)의 전압이 증가하면, 제1 풀 업 장치(PUD1a)가 출력하는 제1 양성 풀 업 신호(PU1) 및 제1 음성 풀 업 신호(NU1)의 세기도 증가한다.

도 15를 참조하면, 도 13의 데이터 전송 회로(300)에 포함되는 풀 업 장치들(PUD1, PUD2, PUDM)의 각각은 제1 스위치(SW1) 및 제2 스위치(SW2)를 포함할 수 있다. 제1 스위치(SW1)는 풀 업 전압(VCM)과 전기적으로 연결된 제1 말단 및 제1 양성 풀 업 신호(PU1)를 출력하는 제2 말단을 구비할 수 있다. 제2 스위치(SW2)는 풀 업 전압(VCM)과 전기적으로 연결된 제3 말단 및 음성 풀 업 신호(NU1)를 출력하는 제4 말단을 구비할 수 있다.

제1 스위치(SW1) 및 제2 스위치(SW2)는 제1 풀 업 장치 제어 신호(PCS1)에 기초하여 동작할 수 있다.

도 16 내지 18은 도 13의 데이터 전송 회로에 포함되는 풀 업 회로의 실시예들을 나타내는 블록도들이다.

도 16을 참조하면, 풀 업 회로(330a)는 제1 풀 업 장치(PUD1a), 제2 풀 업 장치(PUD2a) 및 제M 풀 업 장치(PUDMa)를 포함할 수 있다. 풀 업 장치들(PUD1a, PUD2a, PUDMa)에 포함되는 제1 스위치들의 제1 말단 및 제2 스위치들의 제3 말단에 전기적으로 연결된 풀 업 전압은 풀 업 장치들(PUD1a, PUD2a, PUDMa)에 따라 상이할 수 있다. 도 16은, 제1 풀 업 장치(PUD1a)가 풀 업 전압으로서 제1 전압(V1)을 가지고, 제2 풀 업 장치(PUD2a)가 풀 업 전압으로서 제2 전압(V2)을 가지고, 제M 풀 업 장치(PUDMa)가 풀 업 전압으로서 제M 전압(VM)을 가지는 실시예를 나타낸다.

제1 풀 업 장치(PUD1a)의 사이즈, 제2 풀 업 장치(PUD2a)의 사이즈 및 제M 풀 업 장치(PUDMa)의 사이즈는 풀 업 트랜지스터의 최소 사이즈와 동일하다.

제1 양성 풀 업 신호(PU1)의 세기와 제1 음성 풀 업 신호(NU1)의 세기는 데이터 전송 거리에 비례할 수 있다. 제1 풀 업 장치(PUD1a)에 상응하는 제1 데이터 구동부(DDU1)와 데이터 출력부(311) 간의 데이터 전송 거리가 제2 풀 업 장치(PUD2a)에 상응하는 제2 데이터 구동부(DDU2)와 데이터 출력부(311) 간의 데이터 전송 거리보다 크므로, 제1 전압(V1)은 제2 전압(V2)보다 크다. 제2 풀 업 장치(PUD2a)에 상응하는 제2 데이터 구동부(DDU2)와 데이터 출력부(311) 간의 데이터 전송 거리가 제M 풀 업 장치(PUDMa)에 상응하는 제M 데이터 구동부(DDUM)와 데이터 출력부(311) 간의 데이터 전송 거리보다 크므로, 제2 전압(V2)은 제M 전압(VM)보다 크다.

제1 데이터 구동부(DDU1)와 가장 가까운 제1 풀 업 장치(PUD1a)에 의한 영향을 가장 크게 받는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)의 풀 업 속도가 제2 데이터 구동부(DDU2)와 가장 가까운 제2 풀 업 장치(PUD2a)에 의한 영향을 가장 크게 받는 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)의 풀 업 속도보다 크므로, 제1 풀 업 장치(PUD1a)에 상응하는 제1 데이터 구동부(DDU1)에서 출력된 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간과 제2 풀 업 장치(PUD2a)에 상응하는 제2 데이터 구동부(DDU2)에서 출력된 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간의 차이를 줄여줄 수 있다.

제2 데이터 구동부(DDU2)와 가장 가까운 제2 풀 업 장치(PUD2a)에 의한 영향을 가장 크게 받는 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)의 풀 업 속도가 제M 데이터 구동부(DDUM)와 가장 가까운 제M 풀 업 장치(PUDMa)에 의한 영향을 가장 크게 받는 제M 양성 데이터 구동 신호(PSM) 및 제M 음성 데이터 구동 신호(NSM)의 풀 업 속도보다 크므로, 제2 풀 업 장치(PUD2a)에 상응하는 제2 데이터 구동부(DDU2)에서 출력된 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간과 제M 풀 업 장치(PUDMa)에 상응하는 제M 데이터 구동부(DDUM)에서 출력된 제M 양성 데이터 구동 신호(PSM) 및 제M 음성 데이터 구동 신호(NSM)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간의 차이를 줄여줄 수 있다.

도 17을 참조하면, 풀 업 회로(330b)는 제1 풀 업 장치(PUD1b)와 제2 풀 업 장치(PUD1b)를 포함할 수 있다. 제1 풀 업 장치(PUD1b)에 포함되는 풀 업 트랜지스터의 게이트에 인가되는 전압 신호의 세기와 제2 풀 업 장치(PUD2b)에 포함되는 풀 업 트랜지스터의 게이트에 인가되는 전압 신호의 세기가 제1 전압(V1)으로 동일할 수 있다.

풀 업 장치들(PUD1, PUD2, PUDM)에서 제1 풀 업 장치(PUD1b) 및 제2 풀 업 장치(PUD2b)를 제외한 나머지 풀 업 장치들의 풀 업 전압이 접지 전압(0)을 가지는 경우, 풀 업 장치들(PUD1, PUD2, PUDM)의 일부인 제1 풀 업 장치(PUD1b) 및 제2 풀 업 장치(PUD2b)만 동작할 수 있다.

도 18을 참조하면, 제1 풀 업 장치(PUD1c)는 제1 풀 업 장치 제어 신호(PCS1)로서 제1 전압(V1)을 가질 수 있고, 제1 풀 업 장치(PUD1c)에 포함되는 풀 업 트랜지스터는 최소 사이즈의 풀 업 트랜지스터의 사이즈의 K배의 사이즈를 가질 수 있다. 제2 풀 업 장치(PUD2c)는 제2 풀 업 장치 제어 신호(PCS2)로서 제1 전압(V1)을 가질 수 있고, 제2 풀 업 장치(PUD2c)에 포함되는 풀 업 트랜지스터는 최소 사이즈의 풀 업 트랜지스터의 사이즈의 N배의 사이즈를 가질 수 있다. 제M 풀 업 장치(PUDMc)는 제M 풀 업 장치 제어 신호(PCSM)로서 제1 전압(V1)을 가질 수 있고, 제M 풀 업 장치(PUDMc)에 포함되는 풀 업 트랜지스터는 최소 사이즈의 풀 업 트랜지스터의 사이즈를 가질 수 있다.

제1 풀 업 장치(PUD1c)에 상응하는 제1 데이터 구동부(DDU1)와 데이터 출력부(311) 간의 데이터 전송 거리가 제2 풀 업 장치(PUD2c)에 상응하는 제2 데이터 구동부(DDU2)와 데이터 출력부(311) 간의 데이터 전송 거리보다 크므로, K는 N보다 크다. 제2 풀 업 장치(PUD2a)에 상응하는 제2 데이터 구동부(DDU2)와 데이터 출력부(311) 간의 데이터 전송 거리가 제M 풀 업 장치(PUDMa)에 상응하는 제M 데이터 구동부(DDUM)와 데이터 출력부(311) 간의 데이터 전송 거리보다 크므로, N은 1보다 크다.

제1 데이터 구동부(DDU1)와 가장 가까운 제1 풀 업 장치(PUD1c)에 의한 영향을 가장 크게 받는 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)의 풀 업 속도가 제2 데이터 구동부(DDU2)와 가장 가까운 제2 풀 업 장치(PUD2c)에 의한 영향을 가장 크게 받는 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)의 풀 업 속도보다 크므로, 제1 풀 업 장치(PUD1c)에 상응하는 제1 데이터 구동부(DDU1)에서 출력된 제1 양성 데이터 구동 신호(PS1) 및 제1 음성 데이터 구동 신호(NS1)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간과 제2 풀 업 장치(PUD2c)에 상응하는 제2 데이터 구동부(DDU2)에서 출력된 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간의 차이를 줄여줄 수 있다.

제2 데이터 구동부(DDU2)와 가장 가까운 제2 풀 업 장치(PUD2c)에 의한 영향을 가장 크게 받는 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)의 풀 업 속도가 제M 데이터 구동부(DDUM)와 가장 가까운 제M 풀 업 장치(PUDMc)에 의한 영향을 가장 크게 받는 제M 양성 데이터 구동 신호(PSM) 및 제M 음성 데이터 구동 신호(NSM)의 풀 업 속도보다 크므로, 제2 풀 업 장치(PUD2c)에 상응하는 제2 데이터 구동부(DDU2)에서 출력된 제2 양성 데이터 구동 신호(PS2) 및 제2 음성 데이터 구동 신호(NS2)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간과 제M 풀 업 장치(PUDMc)에 상응하는 제M 데이터 구동부(DDUM)에서 출력된 제M 양성 데이터 구동 신호(PSM) 및 제M 음성 데이터 구동 신호(NSM)가 데이터 출력부(311)에 전달 시 소요되는 지연 시간의 차이를 줄여줄 수 있다.

도 19는 도 13의 데이터 전송 회로의 동작을 나타내는 타이밍도이다.

도 19를 참조하면, 풀 업 장치들(PUD1, PUD2, PUDM)은 데이터 출력부(311)의 양성 데이터 입력 신호(PS)의 전압 및 음성 데이터 입력 신호(NS)의 전압의 하한선을 직류 바이어스 전압(VB)으로 유지시킨다.

데이터 출력부(311)는 양성 데이터 입력 신호(PS) 및 음성 데이터 입력 신호(NS)에 기초하여 데이터 입력 신호(DI1, DI2, DIM)를 재생한 재생된 데이터 신호(RDS)를 생성한다.

도 20 내지 27은 본 발명의 실시예들에 따른 이미지 센서들을 나타내는 블록도들이다.

도 20을 참조하면, 이미지 센서(400)는 픽셀 어레이(PA; 440), 신호 처리부(SPU; 430) 및 데이터 전송 회로(DTC)를 포함한다.

픽셀 어레이(440)는 입력된 광학 이미지에 상응하는 아날로그 신호들을 출력한다. 신호 처리부(430)는 상기 아날로그 신호들을 디지털 신호들(DI1, DI2, DIM)로 변환한다. 데이터 전송 회로(DTC)는 디지털 신호들(DI1, DI2, DIM)을 이미지 센서(400)의 외부로 전송한다.

도 21을 참조하면, 도 21은 도 20의 데이터 전송 회로(400)의 데이터 전송 회로(DTC)가 도 1의 데이터 전송 회로(100)인 실시예를 나타낸다.

이미지 센서(400A) 는 픽셀 어레이(PA; 440A), 신호 처리부(SPU; 430A), 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부(DOU) 및 복수의 데이터 구동부들(DDU1, DDU2, DDUM)을 포함한다. 픽셀 어레이(440A)는 입력된 광학 이미지에 상응하는 아날로그 신호들을 출력한다. 신호 처리부(430A)는 상기 아날로그 신호들을 디지털 신호들(DI1, DI2, DIM)로 변환한다. 데이터 출력부(DOU)는 상기 양성 데이터 전송선의 말단 및 상기 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호(RDS)를 생성한다. 데이터 구동부들(DDU1, DDU2, DDUM)은 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된다. 데이터 구동부들(DDU1, DDU2, DDUM)의 각각은 데이터 구동부들(DDU1, DDU2, DDUM)의 각각으로부터 데이터 출력부(DOU)까지의 데이터 전송 거리 및 디지털 신호들(DI1, DI2, DIM)의 각각에 기초하여 양성 데이터 구동 신호(PS1, PS2, PSM) 및 음성 데이터 구동 신호(NS1, NS2, NSM)를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력한다. 데이터 구동 제어부(COL CTRL)는 데이터 구동 제어 신호들(CS1, CS2, CSM)을 생성한다.

도 22를 참조하면, 도 22는 도 20의 데이터 전송 회로(400)의 데이터 전송 회로(DTC)가 도 13의 데이터 전송 회로(300)인 실시예를 나타낸다.

이미지 센서(400B) 는 픽셀 어레이(PA; 440B), 신호 처리부(SPU; 430B), 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부(DOU), 복수의 데이터 구동부들(DDU1, DDU2, DDUM) 및 복수의 풀 업 장치들(PUD1, PUD2, PUDM)을 포함한다. 픽셀 어레이(440B)는 입력된 광학 이미지에 상응하는 아날로그 신호들을 출력한다. 신호 처리부(430B)는 상기 아날로그 신호들을 디지털 신호들(DI1, DI2, DIM)로 변환한다. 데이터 출력부(DOU)는 상기 양성 데이터 전송선의 말단 및 상기 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호(RDS)를 생성한다. 데이터 구동부들(DDU1, DDU2, DDUM)은 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된다. 데이터 구동부들(DDU1, DDU2, DDUM)의 각각은 데이터 구동부들(DDU1, DDU2, DDUM)의 각각으로부터 데이터 출력부(DOU)까지의 데이터 전송 거리 및 디지털 신호들(DI1, DI2, DIM)의 각각에 기초하여 양성 데이터 구동 신호(PS1, PS2, PSM) 및 음성 데이터 구동 신호(NS1, NS2, NSM)를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력한다. 데이터 구동 제어부(COL CTRL)는 데이터 구동 제어 신호들(CS1, CS2, CSM)을 생성한다. 풀 업 장치들(PUD1, PUD2, PUDM)은 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합될 수 있다. 풀 업 장치들(PUD1, PUD2, PUDM)의 각각은 풀 업 장치들(PUD1, PUD2, PUDM)의 각각에 상응하는 데이터 구동부들(DDU1, DDU2, DDUM)의 각각으로부터 데이터 출력부(DOU)까지의 데이터 전송 거리에 기초하여 양성 풀 업 신호(PU1, PU2, PUM) 및 음성 풀 업 신호(NU1, NU2, NUM)를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력할 수 있다.

도 23을 참조하면, 이미지 센서(400C)는 픽셀 어레이(PA; 440C), 신호 처리부(SPU; 430C), 제1 양성 데이터 전송선(411C), 제1 음성 데이터 전송선(412C), 제2 양성 데이터 전송선(413C), 제2 음성 데이터 전송선(414C), 제1 데이터 출력부(415C), 제2 데이터 출력부(416C) 및 데이터 구동 회로(420C)를 포함한다. 데이터 구동 회로(420C)는 제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M) 및 제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)을 포함한다. 일 실시예에 있어서, 이미지 센서(400C)는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부를 더 포함할 수 있으며, 데이터 구동 회로(420C)는 데이터 구동부를 더 포함할 수 있다.

픽셀 어레이(440C)는 입력된 광학 이미지에 상응하는 아날로그 신호들(AS1 내지 AS2M)을 출력한다. 신호 처리부(430C)는 아날로그 신호들(AS1 내지 AS2M)을 제1 및 제2 디지털 신호들(DI11 내지 DI1M, DI21 내지 DI2M)로 변환한다. 제1 데이터 출력부(415C)는 제1 양성 데이터 전송선(411C)의 말단 및 제1 음성 데이터 전송선(412C)의 말단을 통해 전달된 신호들에 기초하여 제1 재생 데이터 신호(RDS1)를 생성한다. 제2 데이터 출력부(416C)는 제2 양성 데이터 전송선(413C)의 말단 및 제2 음성 데이터 전송선(414C)의 말단을 통해 전달된 신호들에 기초하여 제2 재생 데이터 신호(RDS2)를 생성할 수 있다.

제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M)은 제1 양성 데이터 전송선(411C) 및 제1 음성 데이터 전송선(412C)의 서로 다른 부분들에 각각 결합된다. 제1 데이터 구동부(DDU11)는 제1 데이터 출력부(415C)까지의 데이터 전송 거리 및 제1 디지털 신호(DI11)에 기초하여 생성한 제1 양성 데이터 구동 신호(PS11) 및 제1 음성 데이터 구동 신호(NS11)를 제1 양성 데이터 전송선(411C) 및 제1 음성 데이터 전송선(412C)에 출력한다. 제M 데이터 구동부(DDU1M)는 제1 데이터 출력부(415C)까지의 데이터 전송 거리 및 제M 디지털 신호(DI1M)에 기초하여 생성한 제M 양성 데이터 구동 신호(PS1M) 및 제M 음성 데이터 구동 신호(NS1M)를 제1 양성 데이터 전송선(411C) 및 제1 음성 데이터 전송선(412C)에 출력한다.

제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)은 제2 양성 데이터 전송선(413C) 및 제2 음성 데이터 전송선(414C)의 서로 다른 부분들에 각각 결합된다. 제(M+1) 데이터 구동부(DDU21)는 제2 데이터 출력부(416C)까지의 데이터 전송 거리 및 제(M+1) 디지털 신호(DI21)에 기초하여 생성한 제(M+1) 양성 데이터 구동 신호(PS21) 및 제(M+1) 음성 데이터 구동 신호(NS21)를 제2 양성 데이터 전송선(413C) 및 제2 음성 데이터 전송선(414C)에 출력한다. 제2M 데이터 구동부(DDU2M)는 제2 데이터 출력부(416C)까지의 데이터 전송 거리 및 제2M 디지털 신호(DI2M)에 기초하여 생성한 제2M 양성 데이터 구동 신호(PS2M) 및 제2M 음성 데이터 구동 신호(NS2M)를 제2 양성 데이터 전송선(413C) 및 제2 음성 데이터 전송선(414C)에 출력한다.

일 실시예에 있어서, 제1 및 제2 데이터 출력부들(415C 및 416C)은 각각 감지 증폭기(Sense amplifier)일 수 있다.

도 24를 참조하면, 이미지 센서(400D)는 픽셀 어레이(PA; 440D), 신호 처리부(SPU; 430D), 제1 양성 데이터 전송선(411D), 제1 음성 데이터 전송선(412D), 제2 양성 데이터 전송선(413D), 제2 음성 데이터 전송선(414D), 제1 데이터 출력부(415D), 제2 데이터 출력부(416D), 연결 데이터 구동부(CDDU; 451D) 및 데이터 구동 회로(420D)를 포함한다. 데이터 구동 회로(420D)는 제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M) 및 제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)을 포함한다. 일 실시예에 있어서, 이미지 센서(400D)는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부 및 연결 데이터 구동부를 더 포함할 수 있으며, 데이터 구동 회로(420D)는 데이터 구동부를 더 포함할 수 있다.

픽셀 어레이(440D)는 입력된 광학 이미지에 상응하는 아날로그 신호들(AS1 내지 AS2M)을 출력한다. 신호 처리부(430D)는 아날로그 신호들(AS1 내지 AS2M)을 제1 및 제2 디지털 신호들(DI11 내지 DI1M, DI21 내지 DI2M)로 변환한다. 제1 데이터 출력부(415D)는 제1 양성 데이터 전송선(411D)의 말단 및 제1 음성 데이터 전송선(412D)의 말단을 통해 전달된 신호들에 기초하여 제1 재생 데이터 신호(RDS1)를 생성 한다. 제2 데이터 출력부(416D)는 제2 양성 데이터 전송선(413D)의 말단 및 제2 음성 데이터 전송선(414D)의 말단을 통해 전달된 신호들에 기초하여 제2 재생 데이터 신호(RDS2)를 생성할 수 있다.

제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M)은 제1 양성 데이터 전송선(411D) 및 제1 음성 데이터 전송선(412D)의 서로 다른 부분들에 각각 결합된다. 제1 데이터 구동부(DDU11)는 제1 데이터 출력부(415D)까지의 데이터 전송 거리 및 제1 디지털 신호(DI11)에 기초하여 생성한 제1 양성 데이터 구동 신호(PS11) 및 제1 음성 데이터 구동 신호(NS11)를 제1 양성 데이터 전송선(411D) 및 제1 음성 데이터 전송선(412D)에 출력한다. 제M 데이터 구동부(DDU1M)는 제1 데이터 출력부(415D)까지의 데이터 전송 거리 및 제M 디지털 신호(DI1M)에 기초하여 생성한 제M 양성 데이터 구동 신호(PS1M) 및 제M 음성 데이터 구동 신호(NS1M)를 제1 양성 데이터 전송선(411D) 및 제1 음성 데이터 전송선(412D)에 출력한다.

제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)은 제2 양성 데이터 전송선(413D) 및 제2 음성 데이터 전송선(414D)의 서로 다른 부분들에 각각 결합된다. 제(M+1) 데이터 구동부(DDU21)는 제2 데이터 출력부(416D)까지의 데이터 전송 거리 및 제(M+1) 디지털 신호(DI21)에 기초하여 생성한 제(M+1) 양성 데이터 구동 신호(PS21) 및 제(M+1) 음성 데이터 구동 신호(NS21)를 제2 양성 데이터 전송선(413D) 및 제2 음성 데이터 전송선(414D)에 출력한다. 제2M 데이터 구동부(DDU2M)는 제2 데이터 출력부(416D)까지의 데이터 전송 거리 및 제2M 디지털 신호(DI2M)에 기초하여 생성한 제2M 양성 데이터 구동 신호(PS2M) 및 제2M 음성 데이터 구동 신호(NS2M)를 제2 양성 데이터 전송선(413D) 및 제2 음성 데이터 전송선(414D)에 출력한다.

연결 데이터 구동부(451D)와 제1 데이터 출력부(415D)는 버퍼 구조(450D)를 형성할 수 있다. 연결 데이터 구동부(451D)는 제1 재생 데이터 신호(RDS1)를 구동하여 생성한 양성 연결 데이터 구동 신호(PS) 및 음성 연결 데이터 구동 신호(NS)를 제2 양성 데이터 전송선(413D) 및 제2 음성 데이터 전송선(414D)에 출력할 수 있다. 제1 디지털 신호들(DI11 내지 DI1M)은 제1 재생 데이터 신호(RDS1), 양성 연결 데이터 구동 신호(PS) 및 음성 연결 데이터 구동 신호(NS)를 통해 제2 재생 데이터 신호(RDS2)로서 출력될 수 있다.

도 25를 참조하면, 이미지 센서(400E)는 픽셀 어레이(PA; 440E), 신호 처리부(SPU; 430E), 제1 양성 데이터 전송선(411E), 제1 음성 데이터 전송선(412E), 제2 양성 데이터 전송선(413E), 제2 음성 데이터 전송선(414E), 제1 데이터 출력부(415E), 제2 데이터 출력부(416E), 데이터 구동 회로(420E), 제1 내지 제M 풀 업 장치들(PUD11 내지 PUD1M; 451E) 및 제(M+1) 내지 제2M 풀 업 장치들(PUD21 내지 PUD2M; 452E)을 포함한다. 데이터 구동 회로(420E)는 제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M) 및 제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)을 포함한다. 일 실시예에 있어서, 이미지 센서(400E)는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부 및 풀 업 장치를 더 포함할 수 있으며, 데이터 구동 회로(420E)는 데이터 구동부를 더 포함할 수 있다.

픽셀 어레이(440E)는 입력된 광학 이미지에 상응하는 아날로그 신호들(AS1 내지 AS2M)을 출력한다. 신호 처리부(430E)는 아날로그 신호들(AS1 내지 AS2M)을 제1 및 제2 디지털 신호들(DI11 내지 DI1M, DI21 내지 DI2M)로 변환한다. 제1 데이터 출력부(415E)는 제1 양성 데이터 전송선(411E)의 말단 및 제1 음성 데이터 전송선(412E)의 말단을 통해 전달된 신호들에 기초하여 제1 재생 데이터 신호(RDS1)를 생성한다. 제2 데이터 출력부(416E)는 제2 양성 데이터 전송선(413E)의 말단 및 제2 음성 데이터 전송선(414E)의 말단을 통해 전달된 신호들에 기초하여 제2 재생 데이터 신호(RDS2)를 생성할 수 있다.

제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M)은 제1 양성 데이터 전송선(411E) 및 제1 음성 데이터 전송선(412E)의 서로 다른 부분들에 각각 결합된다. 제1 데이터 구동부(DDU11)는 제1 데이터 출력부(415E)까지의 데이터 전송 거리 및 제1 디지털 신호(DI11)에 기초하여 생성한 제1 양성 데이터 구동 신호(PS11) 및 제1 음성 데이터 구동 신호(NS11)를 제1 양성 데이터 전송선(411E) 및 제1 음성 데이터 전송선(412E)에 출력한다. 제M 데이터 구동부(DDU1M)는 제1 데이터 출력부(415E)까지의 데이터 전송 거리 및 제M 디지털 신호(DI1M)에 기초하여 생성한 제M 양성 데이터 구동 신호(PS1M) 및 제M 음성 데이터 구동 신호(NS1M)를 제1 양성 데이터 전송선(411E) 및 제1 음성 데이터 전송선(412E)에 출력한다.

제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)은 제2 양성 데이터 전송선(413E) 및 제2 음성 데이터 전송선(414E)의 서로 다른 부분들에 각각 결합된다. 제(M+1) 데이터 구동부(DDU21)는 제2 데이터 출력부(416E)까지의 데이터 전송 거리 및 제(M+1) 디지털 신호(DI21)에 기초하여 생성한 제(M+1) 양성 데이터 구동 신호(PS21) 및 제(M+1) 음성 데이터 구동 신호(NS21)를 제2 양성 데이터 전송선(413E) 및 제2 음성 데이터 전송선(414E)에 출력한다. 제2M 데이터 구동부(DDU2M)는 제2 데이터 출력부(416E)까지의 데이터 전송 거리 및 제2M 디지털 신호(DI2M)에 기초하여 생성한 제2M 양성 데이터 구동 신호(PS2M) 및 제2M 음성 데이터 구동 신호(NS2M)를 제2 양성 데이터 전송선(413E) 및 제2 음성 데이터 전송선(414E)에 출력한다.

제1 내지 제M 풀업 장치들(451E)은 제1 양성 데이터 전송선(411E) 및 제1 음성 데이터 전송선(412E)의 서로 다른 부분들에 각각 결합되고, 제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M)에 상응할 수 있다. 제(M+1) 내지 제2M 풀 업 장치들(452E)은 제2 양성 데이터 전송선(413E) 및 제2 음성 데이터 전송선(414E)의 서로 다른 부분들에 각각 결합되고 제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)에 상응할 수 있다.

제1 풀 업 장치(PUD11)는 제1 풀 업 장치(PUD11)에 상응하는 제1 데이터 구동부(DDU11)로부터 제1 데이터 출력부(415E)까지의 데이터 전송 거리에 기초하여 생성한 제1 양성 풀 업 신호(PU11) 및 제1 음성 풀 업 신호(NU11)를 제1 양성 데이터 전송선(411E) 및 제1 음성 데이터 전송선(412E)에 출력할 수 있다. 제M 풀 업 장치(PUD1M)는 제M 풀 업 장치(PUD1M)에 상응하는 제M 데이터 구동부(DDU1M)로부터 제1 데이터 출력부(415E)까지의 데이터 전송 거리에 기초하여 생성한 제M 양성 풀 업 신호(PU1M) 및 제M 음성 풀 업 신호(NU1M)를 제1 양성 데이터 전송선(411E) 및 제1 음성 데이터 전송선(412E)에 출력할 수 있다.

제(M+1) 풀 업 장치(PUD21)는 제(M+1) 풀 업 장치(PUD21)에 상응하는 제(M+1) 데이터 구동부(DDU21)로부터 제2 데이터 출력부(416E)까지의 데이터 전송 거리에 기초하여 생성한 제(M+1) 양성 풀 업 신호(PU21) 및 제(M+1) 음성 풀 업 신호(NU21)를 제2 양성 데이터 전송선(413E) 및 제2 음성 데이터 전송선(414E)에 출력할 수 있다. 제2M 풀 업 장치(PUD2M)는 제2M 풀 업 장치(PUD2M)에 상응하는 제2M 데이터 구동부(DDU2M)로부터 제2 데이터 출력부(416E)까지의 데이터 전송 거리에 기초하여 생성한 제2M 양성 풀 업 신호(PU2M) 및 제2M 음성 풀 업 신호(NU2M)를 제2 양성 데이터 전송선(413E) 및 제2 음성 데이터 전송선(414E)에 출력할 수 있다.

도 26을 참조하면, 이미지 센서(400F)는 픽셀 어레이(PA; 440F), 신호 처리부(SPU; 430F), 제1 양성 데이터 전송선(411F), 제1 음성 데이터 전송선(412F), 제2 양성 데이터 전송선(413F), 제2 음성 데이터 전송선(414F), 제1 데이터 출력부(415F), 제2 데이터 출력부(416F), 데이터 구동 회로(420F), 제1 내지 제M 풀 업 장치들(PUD11 내지 PUD1M; 451F), 제(M+1) 내지 제2M 풀 업 장치들(PUD21 내지 PUD2M; 452F) 및 연결 데이터 구동부(CDDU; 461F)를 포함한다. 데이터 구동 회로(420F)는 제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M) 및 제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)을 포함한다. 일 실시예에 있어서, 이미지 센서(400F)는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부, 연결 데이터 구동부 및 풀 업 장치를 더 포함할 수 있으며, 데이터 구동 회로(420F)는 데이터 구동부를 더 포함할 수 있다.

픽셀 어레이(440F)는 입력된 광학 이미지에 상응하는 아날로그 신호들(AS1 내지 AS2M)을 출력한다. 신호 처리부(430F)는 아날로그 신호들(AS1 내지 AS2M)을 제1 및 제2 디지털 신호들(DI11 내지 DI1M, DI21 내지 DI2M)로 변환한다. 제1 데이터 출력부(415F)는 제1 양성 데이터 전송선(411F)의 말단 및 제1 음성 데이터 전송선(412F)의 말단을 통해 전달된 신호들에 기초하여 제1 재생 데이터 신호(RDS1)를 생성한다. 제2 데이터 출력부(416F)는 제2 양성 데이터 전송선(413F)의 말단 및 제2 음성 데이터 전송선(414F)의 말단을 통해 전달된 신호들에 기초하여 제2 재생 데이터 신호(RDS2)를 생성할 수 있다.

제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M)은 제1 양성 데이터 전송선(411F) 및 제1 음성 데이터 전송선(412F)의 서로 다른 부분들에 각각 결합된다. 제1 데이터 구동부(DDU11)는 제1 데이터 출력부(415F)까지의 데이터 전송 거리 및 제1 디지털 신호(DI11)에 기초하여 생성한 제1 양성 데이터 구동 신호(PS11) 및 제1 음성 데이터 구동 신호(NS11)를 제1 양성 데이터 전송선(411F) 및 제1 음성 데이터 전송선(412F)에 출력한다. 제M 데이터 구동부(DDU1M)는 제1 데이터 출력부(415F)까지의 데이터 전송 거리 및 제M 디지털 신호(DI1M)에 기초하여 생성한 제M 양성 데이터 구동 신호(PS1M) 및 제M 음성 데이터 구동 신호(NS1M)를 제1 양성 데이터 전송선(411F) 및 제1 음성 데이터 전송선(412F)에 출력한다.

제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)은 제2 양성 데이터 전송선(413F) 및 제2 음성 데이터 전송선(414F)의 서로 다른 부분들에 각각 결합된다. 제(M+1) 데이터 구동부(DDU21)는 제2 데이터 출력부(416F)까지의 데이터 전송 거리 및 제(M+1) 디지털 신호(DI21)에 기초하여 생성한 제(M+1) 양성 데이터 구동 신호(PS21) 및 제(M+1) 음성 데이터 구동 신호(NS21)를 제2 양성 데이터 전송선(413F) 및 제2 음성 데이터 전송선(414F)에 출력한다. 제2M 데이터 구동부(DDU2M)는 제2 데이터 출력부(416F)까지의 데이터 전송 거리 및 제2M 디지털 신호(DI2M)에 기초하여 생성한 제2M 양성 데이터 구동 신호(PS2M) 및 제2M 음성 데이터 구동 신호(NS2M)를 제2 양성 데이터 전송선(413F) 및 제2 음성 데이터 전송선(414F)에 출력한다.

제1 내지 제M 풀업 장치들(451F)은 제1 양성 데이터 전송선(411F) 및 제1 음성 데이터 전송선(412F)의 서로 다른 부분들에 각각 결합되고, 제1 내지 제M 데이터 구동부들(DDU11 내지 DDU1M)에 상응할 수 있다. 제(M+1) 내지 제2M 풀 업 장치들(452F)은 제2 양성 데이터 전송선(413F) 및 제2 음성 데이터 전송선(414F)의 서로 다른 부분들에 각각 결합되고 제(M+1) 내지 제2M 데이터 구동부들(DDU21 내지 DDU2M)에 상응할 수 있다.

제1 풀 업 장치(PUD11)는 제1 풀 업 장치(PUD11)에 상응하는 제1 데이터 구동부(DDU11)로부터 제1 데이터 출력부(415F)까지의 데이터 전송 거리에 기초하여 생성한 제1 양성 풀 업 신호(PU11) 및 제1 음성 풀 업 신호(NU11)를 제1 양성 데이터 전송선(411F) 및 제1 음성 데이터 전송선(412F)에 출력할 수 있다. 제M 풀 업 장치(PUD1M)는 제M 풀 업 장치(PUD1M)에 상응하는 제M 데이터 구동부(DDU1M)로부터 제1 데이터 출력부(415F)까지의 데이터 전송 거리에 기초하여 생성한 제M 양성 풀 업 신호(PU1M) 및 제M 음성 풀 업 신호(NU1M)를 제1 양성 데이터 전송선(411F) 및 제1 음성 데이터 전송선(412F)에 출력할 수 있다.

제(M+1) 풀 업 장치(PUD21)는 제(M+1) 풀 업 장치(PUD21)에 상응하는 제(M+1) 데이터 구동부(DDU21)로부터 제2 데이터 출력부(416F)까지의 데이터 전송 거리에 기초하여 생성한 제(M+1) 양성 풀 업 신호(PU21) 및 제(M+1) 음성 풀 업 신호(NU21)를 제2 양성 데이터 전송선(413F) 및 제2 음성 데이터 전송선(414F)에 출력할 수 있다. 제2M 풀 업 장치(PUD2M)는 제2M 풀 업 장치(PUD2M)에 상응하는 제2M 데이터 구동부(DDU2M)로부터 제2 데이터 출력부(416F)까지의 데이터 전송 거리에 기초하여 생성한 제2M 양성 풀 업 신호(PU2M) 및 제2M 음성 풀 업 신호(NU2M)를 제2 양성 데이터 전송선(413F) 및 제2 음성 데이터 전송선(414F)에 출력할 수 있다.

연결 데이터 구동부(461F)와 제1 데이터 출력부(415F)는 버퍼 구조(460F)를 형성할 수 있다. 연결 데이터 구동부(461F)는 제1 재생 데이터 신호(RDS1)를 구동하여 생성한 양성 연결 데이터 구동 신호(PS) 및 음성 연결 데이터 구동 신호(NS)를 제2 양성 데이터 전송선(413F) 및 제2 음성 데이터 전송선(414F)에 출력할 수 있다. 제1 디지털 신호들(DI11 내지 DI1M)은 제1 재생 데이터 신호(RDS1), 양성 연결 데이터 구동 신호(PS) 및 음성 연결 데이터 구동 신호(NS)를 통해 제2 재생 데이터 신호(RDS2)로서 출력될 수 있다.

도 27을 참조하면, 이미지 센서(400G)는 픽셀 어레이(PA; 440G), 신호 처리부(SPU; 430G), 양성 데이터 전송선(411G), 음성 데이터 전송선(412G), 데이터 출력부(415G) 및 데이터 구동 회로(420G)를 포함한다. 데이터 구동 회로(420G)는 제1 내지 제N 데이터 구동부들(DDU11 내지 DDU1N)(N은 M이하의 자연수)을 포함한다. 일 실시예에 있어서, 이미지 센서(400G)는 양성 데이터 전송선, 음성 데이터 전송선 및 데이터 출력부를 더 포함할 수 있으며, 데이터 구동 회로(420G)는 데이터 구동부를 더 포함할 수 있다.

픽셀 어레이(440G)는 입력된 광학 이미지에 상응하는 아날로그 신호들(AS1 내지 ASM)을 출력한다. 신호 처리부(430G)는 아날로그 신호들(AS1 내지 ASM)을 디지털 신호들(DI11 내지 DI1M)로 변환한다. 데이터 출력부(415G)는 양성 데이터 전송선(411G)의 말단 및 음성 데이터 전송선(412G)의 말단을 통해 전달된 신호들에 기초하여 재생 데이터 신호(RDS)를 생성한다.

제1 내지 제N 데이터 구동부들(DDU1 내지 DDUN)은 양성 데이터 전송선(411G) 및 음성 데이터 전송선(412G)의 서로 다른 부분들에 각각 결합된다. 제1 데이터 구동부(DDU1)는 데이터 출력부(415G)까지의 데이터 전송 거리 및 디지털 신호들(DI11 내지 DI1M)에 포함되는 적어도 하나의 제1 디지털 신호에 기초하여 생성한 적어도 하나의 제1 양성 데이터 구동 신호 및 적어도 하나의 제1 음성 데이터 구동 신호를 양성 데이터 전송선(411G) 및 음성 데이터 전송선(412G)에 출력한다. 제N 데이터 구동부(DDUN)는 데이터 출력부(415G)까지의 데이터 전송 거리 및 디지털 신호들(DI11 내지 DI1M)에 포함되는 적어도 하나의 제N 디지털 신호에 기초하여 생성한 적어도 하나의 제N 양성 데이터 구동 신호 및 적어도 하나의 제N 음성 데이터 구동 신호를 양성 데이터 전송선(411G) 및 음성 데이터 전송선(412G)에 출력한다.

도 28은 도 27의 이미지 센서에 포함되는 데이터 구동 회로를 나타내는 블록도이다. 데이터 구동 회로(420G)는 도 28의 구조와 다른 방법으로 구현될 수 있다.

도 28을 참조하면, 데이터 구동 회로(420G)는, M이 10이고 N이 4인 경우, 제1 내지 제4 데이터 구동부(DDU1, DDU2, DDU3 및 DDU4)를 포함한다. 일 실시예에 있어서, 데이터 구동 회로(420G)는 데이터 구동부를 더 포함할 수 있다. 제1 데이터 구동부(DDU1)는 제1 내지 제4 서브 데이터 구동부들(SDU1, SDU2, SDU3 및 SDU4) 및 제1 선택 회로(SEL1)를 포함한다. 제1 선택 회로(SEL1)는 제1 내지 제4 디지털 신호들(DI1, DI2, DI3 및 DI4) 중 활성화된 디지털 신호를 제1 기초 신호(SIG1)로서 선택한다. 제1 내지 제4 서브 데이터 구동부들(SDU1, SDU2, SDU3 및 SDU4)은 제1 기초 신호(SIG1)를 구동하여 제1 내지 제4 양성 데이터 구동 신호들(PS1, PS2, PS3 및 PS4) 및 제1 내지 제4 음성 데이터 구동 신호들(NS1, NS2, NS3 및 NS4)를 양성 데이터 전송선(411G) 및 음성 데이터 전송선(412G)에 출력한다. 제2 데이터 구동부(DDU2)는 제5 내지 제7 서브 데이터 구동부들(SDU5, SDU6 및 SDU7) 및 제2 선택 회로(SEL2)를 포함한다. 제2 선택 회로(SEL2)는 제5 내지 제7 디지털 신호들(DI5, DI6 및 DI7) 중 활성화된 디지털 신호를 제2 기초 신호(SIG2)로서 선택한다. 제5 내지 제7 서브 데이터 구동부들(SDU5, SDU6 및 SDU7)은 제2 기초 신호(SIG2)를 구동하여 제5 내지 제7 양성 데이터 구동 신호들(PS5, PS6 및 PS7) 및 제5 내지 제7 음성 데이터 구동 신호들(NS5, NS6 및 NS7)를 양성 데이터 전송선(411G) 및 음성 데이터 전송선(412G)에 출력한다.

제3 데이터 구동부(DDU3) 및 제4 데이터 구동부(DDU4)는 상기 설명에 기초하여 이해할 수 있으므로 설명을 생략한다.

일 실시예에 있어서, 서브 데이터 구동부들(SDU1 내지 SDUA)은 동일한 전류 구동 능력을 가질 수 있다. 제1 데이터 구동부(DDU1)는 제1 선택 회로(SEL1)로부터 데이터 출력부(415G)까지의 데이터 전송 거리에 비례하여 4개의 서브 데이터 구동부들(SDU1, SDU2, SDU3 및 SDU4)을 포함할 수 있다. 제2 데이터 구동부(DDU2)는 제2 선택 회로(SEL2)로부터 데이터 출력부(415G)까지의 데이터 전송 거리에 비례하여 3개의 서브 데이터 구동부들(SDU5, SDU6 및 SDU7)을 포함할 수 있다. 제3 데이터 구동부(DDU3)는 제3 선택 회로(SEL3)로부터 데이터 출력부(415G)까지의 데이터 전송 거리에 비례하여 2개의 서브 데이터 구동부들(SDU8 및 SDU9)을 포함할 수 있다. 제4 데이터 구동부(DDU4)는 제4 선택 회로(SEL4)로부터 데이터 출력부(415G)까지의 데이터 전송 거리에 비례하여 1개의 서브 데이터 구동부(SDUA)를 포함할 수 있다.

도 29 내지 32는 본 발명의 실시예들에 따른 이미지 센서들을 나타내는 블록도들이다.

도 29를 참조하면, 이미지 센서(400H)는 픽셀 어레이(PA; 440H), 신호 처리부(SPU; 430H), 제1 양성 데이터 전송선(411H), 제1 음성 데이터 전송선(412H), 제2 양성 데이터 전송선(413H), 제2 음성 데이터 전송선(414H), 제1 데이터 출력부(415H), 제2 데이터 출력부(416H) 및 데이터 구동 회로(420H)를 포함한다. 데이터 구동 회로(420H)는 제1 내부 데이터 구동 회로(421H) 및 제2 내부 데이터 구동 회로(422H)를 포함한다. 일 실시예에 있어서, 이미지 센서(400H)는 양성 데이터 전송선, 음성 데이터 전송선 및 데이터 출력부를 더 포함할 수 있으며, 데이터 구동 회로(420H)는 내부 데이터 구동 회로를 더 포함할 수 있다.

제1 내부 데이터 구동 회로(421H) 및 제2 내부 데이터 구동 회로(422H)는 각각 도 28의 데이터 구동 회로(420G)와 동일 또는 유사한 구조를 가질 수 있다. 제1 내부 데이터 구동 회로(421H) 및 제2 내부 데이터 구동 회로(422H)는 도 28을 참조하여 이해할 수 있으므로 설명을 생략한다. 도 29의 나머지 부분은 도 23을 참조하여 이해할 수 있다.

도 30을 참조하면, 이미지 센서(400J)는 픽셀 어레이(PA; 440J), 신호 처리부(SPU; 430J), 제1 양성 데이터 전송선(411J), 제1 음성 데이터 전송선(412J), 제2 양성 데이터 전송선(413J), 제2 음성 데이터 전송선(414J), 제1 데이터 출력부(415J), 제2 데이터 출력부(416J), 연결 데이터 구동부(CDDU; 451J) 및 데이터 구동 회로(420J)를 포함한다. 데이터 구동 회로(420J)는 제1 내부 데이터 구동 회로(421J) 및 제2 내부 데이터 구동 회로(422J)를 포함한다. 일 실시예에 있어서, 이미지 센서(400J)는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부 및 연결 데이터 구동부를 더 포함할 수 있으며, 데이터 구동 회로(420J)는 내부 데이터 구동 회로를 더 포함할 수 있다.

제1 내부 데이터 구동 회로(421J) 및 제2 내부 데이터 구동 회로(422J)는 각각 도 28의 데이터 구동 회로(420G)와 동일 또는 유사한 구조를 가질 수 있다. 제1 내부 데이터 구동 회로(421J) 및 제2 내부 데이터 구동 회로(422J)는 도 28을 참조하여 이해할 수 있으므로 설명을 생략한다. 도 30의 나머지 부분은 도 24를 참조하여 이해할 수 있다.

도 31을 참조하면, 이미지 센서(400K)는 픽셀 어레이(PA; 440K), 신호 처리부(SPU; 430K), 제1 양성 데이터 전송선(411K), 제1 음성 데이터 전송선(412K), 제2 양성 데이터 전송선(413K), 제2 음성 데이터 전송선(414K), 제1 데이터 출력부(415K), 제2 데이터 출력부(416K), 데이터 구동 회로(420K), 제1 내지 제N 풀 업 장치들(PUD11 내지 PUD1N; 451K) 및 제(N+1) 내지 제2N 풀 업 장치들(PUD21 내지 PUD2N; 452K)를 포함한다. 데이터 구동 회로(420K)는 제1 내부 데이터 구동 회로(421K) 및 제2 내부 데이터 구동 회로(422K)를 포함한다. 일 실시예에 있어서, 이미지 센서(400K)는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부 및 풀 업 장치를 더 포함할 수 있으며, 데이터 구동 회로(420K)는 내부 데이터 구동 회로를 더 포함할 수 있다.

제1 내부 데이터 구동 회로(421K) 및 제2 내부 데이터 구동 회로(422K)는 각각 도 28의 데이터 구동 회로(420G)와 동일 또는 유사한 구조를 가질 수 있다. 제1 내부 데이터 구동 회로(421K) 및 제2 내부 데이터 구동 회로(422K)는 도 28을 참조하여 이해할 수 있으므로 설명을 생략한다. 도 31의 나머지 부분은 도 25를 참조하여 이해할 수 있다.

도 32를 참조하면, 이미지 센서(400L)는 픽셀 어레이(PA; 440L), 신호 처리부(SPU; 430L), 제1 양성 데이터 전송선(411L), 제1 음성 데이터 전송선(412L), 제2 양성 데이터 전송선(413L), 제2 음성 데이터 전송선(414L), 제1 데이터 출력부(415L), 제2 데이터 출력부(416L), 연결 데이터 구동부(CDDU; 461L), 데이터 구동 회로(420L), 제1 내지 제N 풀 업 장치들(PUD11 내지 PUD1N; 451L) 및 제(N+1) 내지 제2N 풀 업 장치들(PUD21 내지 PUD2N; 452L)를 포함한다. 데이터 구동 회로(420L)는 제1 내부 데이터 구동 회로(421L) 및 제2 내부 데이터 구동 회로(422L)를 포함한다. 일 실시예에 있어서, 이미지 센서(400L)는 양성 데이터 전송선, 음성 데이터 전송선, 데이터 출력부, 연결 데이터 구동부, 풀 업 장치 및 데이터 출력부를 더 포함할 수 있으며, 데이터 구동 회로(420L)는 내부 데이터 구동 회로를 더 포함할 수 있다.

제1 내부 데이터 구동 회로(421L) 및 제2 내부 데이터 구동 회로(422L)는 각각 도 28의 데이터 구동 회로(420G)와 동일 또는 유사한 구조를 가질 수 있다. 제1 내부 데이터 구동 회로(421L) 및 제2 내부 데이터 구동 회로(422L)는 도 28을 참조하여 이해할 수 있으므로 설명을 생략한다. 도 32의 나머지 부분은 도 26을 참조하여 이해할 수 있다.

도 33은 본 발명의 일 실시예에 따른 데이터 전송 방법을 나타내는 순서도이다.

도 33을 참조하면, 데이터 전송 방법을 수행하기 위해, 데이터 구동부가 상기 데이터 구동부로부터 데이터 출력부까지의 데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 양성 데이터 전송선 및 음성 데이터 전송선에 출력한다(단계 S110). 풀 업 장치는 상기 풀 업 장치에 상응하는 상기 데이터 구동부로부터 상기 데이터 출력부까지의 데이터 전송 거리에 기초하여, 양성 풀 업 신호 및 음성 풀 업 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력할 수 있다(단계 S120). 데이터 출력부가 상기 양성 데이터 전송선의 말단 및 상기 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호를 생성한다(단계 S130).

상기 데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 양성 데이터 전송선 및 음성 데이터 전송선에 출력하는 단계(S110)와 상기 데이터 전송 거리에 기초하여 양성 풀 업 신호 및 음성 풀 업 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력하는 단계(S120)는 같이 수행될 수도 있고, 택일적으로 수행될 수도 있다.

데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 양성 데이터 전송선 및 음성 데이터 전송선에 출력하는 단계(S110), 데이터 전송 거리에 기초하여 양성 풀 업 신호 및 음성 풀 업 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력하는 단계(S120) 및 재생된 데이터 신호를 생성하는 단계(S130)는 도 1 내지 19를 참조하여 전술하였으므로 설명을 생략한다.

도 34는 본 발명의 일 실시예에 따른 컴퓨팅 시스템을 나타내는 블록도이다.

도 34를 참조하면, 컴퓨팅 시스템(500)은 이미지 센서(510), 프로세서(520) 및 저장 장치(STORAGE DEVICE)(530)를 포함한다.

이미지 센서(510)는 입사광에 상응하는 디지털 신호를 생성한다. 저장 장치(530)는 상기 디지털 신호를 저장한다. 프로세서(520)는 이미지 센서(510) 및 저장 장치(530)의 동작을 제어한다.

컴퓨팅 시스템(500)은 메모리 장치(MEMORY DEVICE)(540), 입출력 장치(550) 및 전원 장치(560)를 더 포함할 수 있다. 또한, 도 16에는 도시되지 않았지만, 컴퓨팅 시스템(500)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.

프로세서(520)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라서, 프로세서(520)는 마이크로프로세서 (microprocessor), 중앙 처리 장치(CPU, Central Processing Unit)일 수 있다. 프로세서(520)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 저장 장치(530), 메모리 장치(540) 및 입출력 장치(350)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 프로세서(520)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.

저장 장치(530)는 플래시 메모리 장치(flash memory device), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 및 모든 형태의 비휘발성 메모리 장치 등을 포함할 수 있다.

메모리 장치(540)는 컴퓨팅 시스템(500)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(540)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.

입출력 장치(550)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(560)는 컴퓨팅 시스템(500)의 동작에 필요한 동작 전압을 공급할 수 있다.

이미지 센서(510)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(520)와 연결되어 통신을 수행할 수 있다.

이미지 센서(510)는 입사광을 감지하여 아날로그 신호를 생성하는 픽셀 어레이 및 제1 동작 모드에서 상기 아날로그 신호에 대해 시그마-델타(sigma-delta) 아날로그-디지털 변환 및 순환(cyclic) 아날로그-디지털 변환을 수행하여 상기 디지털 신호를 생성하고, 제2 동작 모드에서 상기 아날로그 신호에 대해 단일 기울기(single slope) 아날로그-디지털 변환을 수행하여 상기 디지털 신호를 생성하는 아날로그-디지털 변환부를 포함한다.

이미지 센서(510)는 도 1의 데이터 전송 회로(100) 또는 도 13의 데이터 전송 회로(300)를 포함할 수 있고, 이미지 센서(510)는 도 20 내지 27 및 도 29 내지 32의 이미지 센서들(400, 400A, 400B, 400C, 400D, 400E, 400G, 400H, 400J, 400K 및 400L) 중 하나일 수 있다. 이미지 센서(510)는 도 1 내지 32를 참조하여 이해할 수 있으므로 설명을 생략한다.

이미지 센서(510)는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 이미지 센서(510)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.

실시예에 따라서, 이미지 센서(510)는 프로세서(520)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.

한편, 컴퓨팅 시스템(500)은 이미지 센서(510)를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 컴퓨팅 시스템(500)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.

도 35는 도 34의 컴퓨팅 시스템에서 사용되는 인터페이스의 일 예를 나타내는 블록도이다.

도 35를 참조하면, 컴퓨팅 시스템(600)은 MIPI 인터페이스를 사용 또는 지원할 수 있는 데이터 처리 장치(예를 들어, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등)로 구현될 수 있고, 어플리케이션 프로세서(610), 이미지 센서(640) 및 디스플레이(650) 등을 포함할 수 있다.

어플리케이션 프로세서(610)의 CSI 호스트(612)는 카메라 시리얼 인터페이스(Camera Serial Interface; CSI)를 통하여 이미지 센서(640)의CSI 장치(641)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, CSI 호스트(612)는 광 디시리얼라이저(DES)를 포함할 수 있고, CSI 장치(641)는 광 시리얼라이저(SER)를 포함할 수 있다. 어플리케이션 프로세서(610)의 DSI 호스트(611)는 디스플레이 시리얼 인터페이스(Display Serial Interface DSI)를 통하여 디스플레이(650)의 DSI 장치(651)와 시리얼 통신을 수행할 수 있다. 일 실시예에서, DSI 호스트(611)는 광 시리얼라이저(SER)를 포함할 수 있고, DSI 장치(651)는 광 디시리얼라이저(DES)를 포함할 수 있다.

이미지 센서(640)는 도 1의 데이터 전송 회로(100) 또는 도 13의 데이터 전송 회로(300)를 포함할 수 있고, 이미지 센서(640)는 도 20 내지 27 및 도 29 내지 32의 이미지 센서들(400, 400A, 400B, 400C, 400D, 400E, 400G, 400H, 400J, 400K 및 400L) 중 하나일 수 있다. 이미지 센서(640)는 도 1 내지 32를 참조하여 이해할 수 있으므로 설명을 생략한다.

또한, 컴퓨팅 시스템(600)은 어플리케이션 프로세서(610)와 통신을 수행할 수 있는 알에프(Radio Frequency; RF) 칩(660)을 더 포함할 수 있다. 컴퓨팅 시스템(600)의 PHY(613)와 RF 칩(660)의 PHY(661)는 MIPI(Mobile Industry Processor Interface) DigRF에 따라 데이터 송수신을 수행할 수 있다. 또한, 어플리케이션 프로세서(610)는 PHY(661)의 MIPI DigRF에 따른 데이터 송수신을 제어하는 DigRF MASTER(614)를 더 포함할 수 있고, RF 칩(660)은 DigRF MASTER(614)를 통하여 제어되는 DigRF SLAVE(662)를 더 포함할 수 있다.

한편, 컴퓨팅 시스템(600)은 지피에스(Global Positioning System; GPS)(620), 스토리지(670), 마이크(680), 디램(Dynamic Random Access Memory; DRAM)(685) 및 스피커(690)를 포함할 수 있다. 또한, 컴퓨팅 시스템(600)은 초광대역(Ultra WideBand; UWB)(710), 무선랜(Wireless Local Area Network; WLAN)(720) 및 와이맥스(Worldwide Interoperability for Microwave Access; WIMAX)(730) 등을 이용하여 통신을 수행할 수 있다. 다만, 컴퓨팅 시스템(600)의 구조 및 인터페이스는 하나의 예시로서 이에 한정되는 것이 아니다.

본 발명은 이미지 센서를 구비하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명은 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television) 등에 적용될 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims (20)

1. 양성 데이터 전송선 및 음성 데이터 전송선;
   상기 양성 데이터 전송선의 말단 및 상기 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호를 생성하는 데이터 출력부; 및
   상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된 복수의 데이터 구동부들을 포함하고,
   상기 데이터 구동부들의 각각은 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력하는 데이터 전송 회로.
2. 제1 항에 있어서,
   상기 양성 데이터 구동 신호의 세기 및 상기 음성 데이터 구동 신호의 세기는 상기 데이터 전송 거리에 비례하는 것을 특징으로 하는 데이터 전송 회로.
3. 제2 항에 있어서,
   상기 양성 데이터 구동 신호의 세기 및 상기 음성 데이터 구동 신호의 세기는 상기 데이터 구동부들의 각각에 포함되는 구동 트랜지스터의 사이즈(Size)에 의해 조절되는 것을 특징으로 하는 데이터 전송 회로.
4. 제2 항에 있어서,
   상기 양성 데이터 구동 신호의 세기 및 상기 음성 데이터 구동 신호의 세기는 상기 데이터 구동부들의 각각에 포함되는 전류원의 세기에 의해 조절되는 것을 특징으로 하는 데이터 전송 회로.
5. 제1 항에 있어서,
   상기 데이터 전송 회로는 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 데이터 구동부들에 상응하는 복수의 풀 업 장치들을 더 포함하고,
   상기 풀 업 장치들의 각각은 상기 풀 업 장치들의 각각에 상응하는 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리에 기초하여 양성 풀 업 신호 및 음성 풀 업 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력하는 것을 특징으로 하는 데이터 전송 회로.
6. 양성 데이터 전송선 및 음성 데이터 전송선;
   상기 양성 데이터 전송선의 말단 및 상기 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 재생된 데이터 신호를 생성하는 데이터 출력부;
   상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된 복수의 데이터 구동부들; 및
   상기 양성 데이터 전송선 및 상기 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 데이터 구동부들에 상응하는 복수의 풀 업 장치들을 포함하고,
   상기 풀 업 장치들의 각각은 상기 풀 업 장치들의 각각에 상응하는 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리에 기초하여 양성 풀 업 신호 및 음성 풀 업 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력하는 데이터 전송 회로.
7. 제6 항에 있어서,
   상기 풀 업 장치들은 풀 업 장치 제어부가 생성한 풀 업 장치 제어 신호들에 기초하여 상기 양성 풀 업 신호 및 상기 음성 풀 업 신호를 생성하는 것을 특징으로 하는 데이터 전송 회로.
8. 제6 항에 있어서,
   상기 풀 업 장치들의 일부만 동작하는 것을 특징으로 하는 데이터 전송 회로.
9. 제6 항에 있어서,
   상기 양성 풀 업 신호는 상기 양성 데이터 전송선의 직류 바이어스 전압을 유지시키고,상기 음성 풀 업 신호는 상기 음성 데이터 전송선의 직류 바이어스 전압을 유지시키는 것을 특징으로 하는 데이터 전송 회로.
10. 제6 항에 있어서,
    상기 양성 풀 업 신호의 세기와 상기 음성 풀 업 신호의 세기는 상기 데이터 전송 거리에 비례하는 것을 특징으로 하는 데이터 전송 회로.
11. 제10 항에 있어서,
    상기 양성 풀 업 신호의 세기와 상기 음성 풀 업 신호의 세기는 상기 풀 업 장치들에 포함되는 풀 업 트랜지스터의 사이즈(Size)에 의해 조절되는 것을 특징으로 하는 데이터 전송 회로.
12. 제6 항에 있어서,
    상기 데이터 구동부들의 각각은 상기 데이터 구동부들의 각각으로부터 상기 데이터 출력부까지의 데이터 전송 거리 및 데이터 입력 신호에 기초하여 양성 데이터 구동 신호 및 음성 데이터 구동 신호를 상기 양성 데이터 전송선 및 상기 음성 데이터 전송선에 출력하는 것을 특징으로 하는 데이터 전송 회로.
13. 제6 항에 있어서,
    상기 풀 업 장치들은 상기 데이터 출력부와 공간적으로 이격되어 있는 것을 특징으로 하는 데이터 전송 회로.
14. 입력된 광학 이미지에 상응하는 아날로그 신호들을 출력하는 픽셀 어레이;
    상기 아날로그 신호들을 제1 및 제2 디지털 신호들로 변환하는 신호 처리부;
    제1 양성 데이터 전송선 및 제1 음성 데이터 전송선;
    상기 제1 양성 데이터 전송선의 말단 및 상기 제1 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 제1 재생 데이터 신호를 생성하는 제1 데이터 출력부; 및
    상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된 제1 내지 제M 데이터 구동부들(M은 자연수)을 구비하는 데이터 구동 회로를 포함하고,
    상기 제K 데이터 구동부(K는 M이하의 자연수)는 상기 제1 데이터 출력부까지의 데이터 전송 거리 및 상기 제1 디지털 신호들에 포함되는 적어도 하나의 제K 디지털 신호에 기초하여 생성한 적어도 하나의 제K 양성 데이터 구동 신호 및 적어도 하나의 제K 음성 데이터 구동 신호를 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선에 출력하는 이미지 센서.
15. 제14 항에 있어서,
    상기 이미지 센서는,
    제2 양성 데이터 전송선 및 제2 음성 데이터 전송선; 및
    상기 제2 양성 데이터 전송선의 말단 및 상기 제2 음성 데이터 전송선의 말단을 통해 전달된 신호들에 기초하여 제2 재생 데이터 신호를 생성하는 제2 데이터 출력부를 더 포함하고,
    상기 데이터 구동 회로는,
    상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선의 서로 다른 부분들에 각각 결합된 제(M+1) 내지 제(M+N) 데이터 구동부들(N은 자연수)을 더 포함하고,
    상기 제L 데이터 구동부(L은 M보다 크고, M+N 이하의 자연수)는 상기 제2 데이터 출력부까지의 데이터 전송 거리 및 상기 제2 디지털 신호들에 포함되는 적어도 하나의 제L 디지털 신호에 기초하여 생성한 적어도 하나의 제L 양성 데이터 구동 신호 및 적어도 하나의 제L 음성 데이터 구동 신호를 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선에 출력하는 것을 특징으로 하는 이미지 센서.
16. 제15 항에 있어서,
    상기 이미지 센서는 연결 데이터 구동부를 더 포함하고,
    상기 연결 데이터 구동부는 상기 제1 재생 데이터 신호를 구동하여 생성한 양성 연결 데이터 구동 신호 및 음성 연결 데이터 구동 신호를 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선에 출력하는 것을 특징으로 하는 이미지 센서.
17. 제16 항에 있어서,
    상기 제1 디지털 신호들은 상기 제1 재생 데이터 신호, 상기 양성 연결 데이터 구동 신호 및 상기 음성 연결 데이터 구동 신호를 통해 상기 제2 재생 데이터 신호로서 출력되는 것을 특징으로 하는 이미지 센서.
18. 제15 항에 있어서,
    상기 이미지 센서는,
    상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 제1 내지 제M 데이터 구동부들에 상응하는 제1 내지 제M 풀 업 장치들; 및
    상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선의 서로 다른 부분들에 각각 결합되고 상기 제(M+1) 내지 제(M+N) 데이터 구동부들에 상응하는 제(M+1) 내지 제(M+N) 풀 업 장치들을 더 포함하고,
    상기 제K 풀 업 장치는 상기 제K 풀 업 장치에 상응하는 상기 제K 데이터 구동부로부터 상기 제1 데이터 출력부까지의 데이터 전송 거리에 기초하여 생성한 제K 양성 풀 업 신호 및 제K 음성 풀 업 신호를 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선에 출력하고,
    상기 제L 풀 업 장치는 상기 제L 풀 업 장치에 상응하는 상기 제L 데이터 구동부로부터 상기 제2 데이터 출력부까지의 데이터 전송 거리에 기초하여 생성한 제L 양성 풀 업 신호 및 제L 음성 풀 업 신호를 상기 제2 양성 데이터 전송선 및 상기 제2 음성 데이터 전송선에 출력하는 것을 특징으로 하는 이미지 센서.
19. 제14 항에 있어서,
    상기 제K 데이터 구동부는 적어도 하나의 제K 서브 데이터 구동부 및 제K 선택 회로를 포함하고,
    상기 제K 선택 회로는 상기 적어도 하나의 제K 디지털 신호 중 활성화된 디지털 신호를 기초 신호로서 선택하고, 상기 적어도 하나의 제K 서브 데이터 구동부는 상기 기초 신호를 구동하여 생성한 상기 적어도 하나의 제K 양성 데이터 구동 신호 및 상기 적어도 하나의 제K 음성 데이터 구동 신호를 상기 제1 양성 데이터 전송선 및 상기 제1 음성 데이터 전송선에 출력하고,
    상기 적어도 하나의 제K 서브 데이터 구동부의 개수는 상기 제K 선택 회로로부터 상기 제1 데이터 출력부까지의 데이터 전송 거리에 기초하여 결정되는 것을 특징으로 하는 이미지 센서.
20. 제19 항에 있어서,
    상기 적어도 하나의 제K 서브 데이터 구동부의 개수는 상기 제K 선택 회로로부터 상기 제1 데이터 출력부까지의 상기 데이터 전송 거리에 비례하는 것을 특징으로 하는 이미지 센서.

Images