KR20150064482A - Active matrix type display device and manufacturing method the same - Google Patents

Active matrix type display device and manufacturing method the same Download PDF

Info

Publication number
KR20150064482A
KR20150064482A KR1020130149268A KR20130149268A KR20150064482A KR 20150064482 A KR20150064482 A KR 20150064482A KR 1020130149268 A KR1020130149268 A KR 1020130149268A KR 20130149268 A KR20130149268 A KR 20130149268A KR 20150064482 A KR20150064482 A KR 20150064482A
Authority
KR
South Korea
Prior art keywords
insulating layer
gate
layer
gate line
data line
Prior art date
Application number
KR1020130149268A
Other languages
Korean (ko)
Inventor
전성곤
Original Assignee
네오뷰코오롱 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 네오뷰코오롱 주식회사 filed Critical 네오뷰코오롱 주식회사
Priority to KR1020130149268A priority Critical patent/KR20150064482A/en
Publication of KR20150064482A publication Critical patent/KR20150064482A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

The present invention is to reduce parasitic capacitance generated in an intersection region (60) where the gate line (G) of an active matrix type display device (1) interests with the data line (D). The intersection region includes a substrate (10), a date line (D) formed on the substrate, a first insulating layer (61) formed on the data line, a gate line (G) which is formed on the first insulating layer and has a gate line cutting part (62) which has a cut part corresponding to the data line, a second insulating layer (66) formed on the upper part of the gate line cutting part (62), and a gate line connection part (64) which is formed in the upper part of the second insulating layer and is electrically connected to both ends of the cut gate line in the gate line cutting part.

Description

액티브 매트릭스형 표시장치 및 그 제조방법{ACTIVE MATRIX TYPE DISPLAY DEVICE AND MANUFACTURING METHOD THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device,

본 발명은 액티브 매트릭스형 표시장치에 관한 것으로, 특히 액티브 매트릭스형 표시장치에서 데이터 라인과 게이트 라인이 교차하는 교차점에서 발생하는 기생용량을 감소시킬 수 있는 액티브 매트릭스형 표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix display device, and more particularly, to an active matrix display device capable of reducing a parasitic capacitance generated at an intersection where a data line and a gate line cross each other in an active matrix display device and a manufacturing method thereof .

주사 라인과 데이터 라인이 교차하는 교점에 화소 구동용 박막 트랜지스터(thin film transistor : TFT)를 갖는 이른바 액티브 매트릭스형 표시장치가 널리 사용되고 있고, 이 액티브 매트릭스형 표시장치는 표시장치를 구성하는 각 화소에 각각 게이트 신호와 데이터 신호를 공급하는 게이트 라인과 데이터 라인이 매트릭스 형상으로 배열되어 있다.Called active matrix type display device having a pixel driving thin film transistor (TFT) at the intersection of the scanning line and the data line is widely used, and this active matrix type display device is applied to each pixel constituting the display device A gate line and a data line for supplying a gate signal and a data signal, respectively, are arranged in a matrix form.

이와 같은 액티브 매트릭스형 표시장치에서는 간단한 공정에 의해 저 비용으로 표시장치를 제작하기 위해 TFT의 게이트 절연막을 용량소자의 유전체 층으로 이용하는 동시에, 이 게이트 절연막을 게이트 라인과 데이터 라인이 교차하는 중첩영역에서 서로 전기적으로 격리하는 절연 층으로서 사용하며, 상기 게이트 절연막, 유전체 층 및 절연 층은 동일 재료를 이용하여 동일 공정에서 동일 두께로 형성한다.In such an active matrix display device, in order to manufacture a display device at a low cost by a simple process, a gate insulating film of a TFT is used as a dielectric layer of a capacitor, and this gate insulating film is formed in an overlapping region where gate lines and data lines cross And the gate insulating film, the dielectric layer and the insulating layer are formed to have the same thickness in the same process using the same material.

TFT의 게이트 절연막의 두께는 TFT의 성능에 영향을 미치며, 게이트 절연막의 두께가 얇을수록 고성능, 저전압의 TFT가 가능해진다.The thickness of the gate insulating film of the TFT affects the performance of the TFT. As the thickness of the gate insulating film becomes thinner, a TFT of high performance and low voltage becomes possible.

그러나 TFT에서와는 달리, 게이트 라인과 데이터 라인이 중첩하는 중첩영역에서의 절연 층이 되는 상기 게이트 절연막의 두께가 얇아지면 그만큼 두 라인 사이의 기생용량이 증가하며, 이에 따라 각 라인에서의 신호 지연 및 전압강하를 발생시켜서 전력 소비가 증가하는 동시에 표시장치의 화질이 저하하는 등의 문제를 야기한다.However, unlike in a TFT, when the thickness of the gate insulating film which becomes an insulating layer in an overlapped region where a gate line and a data line are overlapped becomes thinner, parasitic capacitance between two lines increases, so that signal delay and voltage drop Resulting in an increase in power consumption and a deterioration in the image quality of the display device.

이와 같은 문제를 해결하기 위해서는 게이트 라인과 데이터 라인의 교차영역에 추가적인 절연막을 더 형성하여 기생용량을 감소시키는 방법을 생각할 수 있으나, 이 방법은 추가 절연막 형성을 위한 별도의 공정이 필요하고, 또, 이 추가공정을 위한 별도의 마스크도 필요로 하며, 이는 제조비용의 증가로 연결된다.In order to solve such a problem, a method of reducing an parasitic capacitance by forming an additional insulating film in a crossing region between a gate line and a data line may be considered. However, this method requires a separate step for forming an additional insulating film, A separate mask for this additional process is also required, which leads to increased manufacturing costs.

이에 대한 대안의 하나로 예를 들어 특허문헌 1에 기재된 기술이 있다. 도 1은 특허문헌 1의 종래기술의 표시장치의 각 부의 단면도이다.As an alternative to this, for example, there is a technique described in Patent Document 1. 1 is a cross-sectional view of each part of a display device of the prior art of Patent Document 1.

도 1에 도시하는 것과 같이, 특허문헌 1의 표시장치는 기판(100)상에서 제 1 방향으로 연장 형성된 게이트 라인(G)과 제 1 방향과 수직인 제 2 방향으로 연장 형성된 데이터 라인(D)에 의해 구획되는 영역에 형성된 복수의 화소 회로를 가지며, 각 화소 회로는 유기발광소자(OLED)와 2개의 박막 트랜지스터(TFT) 및 커패시터(C)를 포함한다.1, the display device of Patent Document 1 includes a gate line G extending in a first direction on a substrate 100 and a data line D extending in a second direction perpendicular to the first direction And each pixel circuit includes an organic light emitting element OLED, two thin film transistors (TFT) and a capacitor C,

박막 트랜지스터(TFT)는 기판(100) 상에 순차 형성된 게이트 전극(210), 게이트 절연막(213), 활성층(220), 제 1 절연 층(105), 소스전극(231) 및 드레인 전극(232)을 포함한다,The thin film transistor TFT includes a gate electrode 210, a gate insulating film 213, an active layer 220, a first insulating layer 105, a source electrode 231, and a drain electrode 232 sequentially formed on a substrate 100, / RTI >

교차영역(G-D)은 박막 트랜지스터(TFT)의 게이트 전극(210)과 동일한 층에서 게이트 전극(210)과 동일한 재료 및 동일 공정에서 형성된 게이트 라인(G)과, 박막 트랜지스터(TFT)의 게이트 절연막(213)과 동일한 층에서 게이트 절연막(213)과 분리되어서 게이트 절연막(213)과 동일 재료 및 동일 공정에서 형성된 절연 섬(13)과, 박막 트랜지스터(TFT)의 활성층(220)과 동일한 층에서 활성층(220)과 분리되어서 활성층(220)과 동일 재료로 동일 공정에서 형성된 반도체 섬(20)과, 박막 트랜지스터(TFT)의 제 1 절연 층(105)과 동일한 재료로 동일 공정에서 형성된 제 1 절연 층(105) 및 박막 트랜지스터(TFT)의 소스전극(231) 및 드레인 전극(232)과 동일한 층에서 소스전극(231) 및 드레인 전극(232)과 동일한 재료로 동일 공정에서 형성된 데이터 라인(D)이 순차 적층된 구조로 하고 있다.The intersection region GD is formed in the same layer as the gate electrode 210 of the thin film transistor TFT with the gate line G formed by the same material and the same process as the gate electrode 210 and the gate electrode G of the thin film transistor TFT An insulating island 13 which is separated from the gate insulating film 213 in the same layer as the gate insulating film 213 and formed in the same material and in the same process as the gate insulating film 213 and the active layer 220 in the same layer as the active layer 220 of the thin film transistor A semiconductor island 20 formed by the same process as the active layer 220 and formed in the same process as the first insulating layer 105 of the thin film transistor TFT, And the data line D formed in the same process with the same material as the source electrode 231 and the drain electrode 232 in the same layer as the source electrode 231 and the drain electrode 232 of the thin film transistor (TFT) And has a laminated structure.

이와 같이 특허문헌 1에서는 게이트 라인(G)과 데이터 라인(D)이 교차하는 교차영역(G-D)의 제 1 절연 층(105) 내에 독립된 반도체 섬 및 절연 섬을 형성하여 기생용량을 감소시키고 있다.As described above, in Patent Document 1, independent semiconductor islands and insulated islands are formed in the first insulating layer 105 in the intersecting region G-D where the gate line G and the data line D intersect to reduce the parasitic capacitance.

그러나 특허문헌 1에서는 게이트 라인(G)과 데이터 라인(D) 사이의 거리를 증가시키기 위해 별도로 반도체 섬(20) 및 절연 섬(13)을 형성하고 있으므로 반도체 섬(20) 및 절연 섬(13) 형성을 위한 추가 공정이 필요하고, 별도의 마스크도 필요로 하며, 이에 따라 표시장치의 제조공정이 복잡해지고, 제조비용도 증가한다는 문제가 있다.However, in Patent Document 1, since the semiconductor island 20 and the insulating island 13 are separately formed to increase the distance between the gate line G and the data line D, the semiconductor island 20 and the insulating island 13, There is a problem that a manufacturing process of a display device is complicated and manufacturing cost is increased.

또, 통상의 TFT가 모두 가지고 있는 게이트 절연막(213)을 게이트 라인(G)과 데이터 라인(D) 사이의 절연에 이용하지 않고, 그 대신 반도체 섬(20) 및 절연 섬(13)을 추가로 형성하고 있으므로 제조공정의 단순화 및 제조비용의 절감이라는 측면에서 문제가 있다.The semiconductor island 20 and the insulating island 13 may be additionally provided instead of the gate insulating film 213 used for insulation between the gate line G and the data line D, There is a problem in that the manufacturing process is simplified and the manufacturing cost is reduced.

특허문헌 1 : 공개특허 10-2012-0129593호 공보(2012. 11. 28. 공개)Patent Document 1: Published Patent Application No. 10-2012-0129593 (published on Nov. 28, 2012)

본 발명은 일반적인 TFT에서 공통적인 구성요소인 게이트 절연막 및 평탄화 층을 간단한 방법에 의해 게이트 라인과 데이터 라인 사이의 절연 층으로 이용함으로써, 게이트 라인과 데이터 라인의 교차영역에서 발생하는 기생용량의 크기의 결정에 직접적인 영향을 주는 요소인 게이트 라인과 데이터 라인 사이의 거리를 증대시켜서 기생용량을 감소시킬 수 있는 액티브 매트릭스형 표시장치 및 그 제조방법을 제공하기 위한 것이다.The present invention uses a gate insulating film and a planarizing layer, which are common components in a general TFT, as an insulating layer between a gate line and a data line by a simple method, so that the size of a parasitic capacitance An active matrix type display device capable of reducing a parasitic capacitance by increasing a distance between a gate line and a data line, which is an element directly affecting a crystal, and a manufacturing method thereof.

상기 과제를 해결하기 위한 본 발명의 액티브 매트릭스형 표시장치는, 게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치로, 상기 교차영역은 각각, 기판과, 기판상에 형성된 데이터 라인과, 상기 데이터 라인 상에 형성된 제 1 절연 층과, 상기 제 1 절연 층 상에 형성되며, 상기 데이터 라인에 대응하는 부분이 절단된 절단영역을 갖는 게이트 라인과, 상기 절단영역의 상부에 형성된 제 2 절연 층과, 상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 게이트 라인의 양단을 전기적으로 접속하는 접속부를 포함한다.According to an aspect of the present invention, there is provided an active matrix display device including a plurality of pixel regions divided by a crossing region in which a plurality of gate lines for applying a gate signal and a plurality of data lines for applying a data signal cross each other Each of the intersecting regions comprising a substrate, a data line formed on the substrate, a first insulating layer formed on the data line, and a second insulating layer formed on the first insulating layer, A second insulating layer formed on an upper portion of the cut region, and a second insulating layer formed on the second insulating layer, the gate line having both ends of the gate line cut at the cut region As shown in Fig.

또, 본 발명의 다른 형태의 액티브 매트릭스형 표시장치는, 게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치로, 상기 교차영역은 각각, 기판과, 기판상에 형성된 게이트 라인과, 상기 게이트 라인 상에 형성된 제 1 절연 층과, 상기 제 1 절연 층 상에 형성되며, 상기 게이트 라인에 대응하는 부분이 절단된 절단영역을 갖는 데이터 라인과, 상기 절단영역의 상부에 형성된 제 2 절연 층과, 상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 데이터 라인의 양단을 전기적으로 접속하는 접속부를 포함한다.An active matrix display device according to another embodiment of the present invention includes a plurality of pixel regions that are divided by a crossing region in which a plurality of gate lines for applying a gate signal and a plurality of data lines for applying a data signal cross each other An active matrix display device, comprising: a substrate; a gate line formed on the substrate; a first insulating layer formed on the gate line; and a second insulating layer formed on the first insulating layer, A second insulating layer formed on the upper portion of the cutout region; and a second insulating layer formed on the second insulating layer and having both ends of the data line cut in the cutout region And a connection portion for electrically connecting.

본 발명의 액티브 매트릭스형 표시장치 제조방법은, 게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치 제조방법으로, 기판상에 데이터 라인을 형성하는 공정과, 상기 데이터 라인 상부에 제 1 절연 층을 형성하는 공정과, 상기 제 1 절연 층 상부의 상기 데이터 라인과 직교하는 방향에 게이트 라인을 형성하고, 상기 게이트 라인의 상기 데이터 라인과 교차하는 부분을 제거하여 절단영역을 형성하는 단계와, 상기 절단영역을 포함하는 상기 게이트 라인의 상부에 제 2 절연 층을 형성하는 단계와, 상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 게이트 라인의 양단을 전기적으로 접속하는 접속부를 형성하는 단계를 포함한다.An active matrix type display device manufacturing method according to the present invention is an active matrix type display device manufacturing method in which an active matrix type display device having a plurality of pixel regions divided by a crossing region in which a plurality of gate lines for applying gate signals and a plurality of data lines for applying data signals cross each other A display device manufacturing method comprising: forming a data line on a substrate; forming a first insulating layer on the data line; forming a gate line in a direction orthogonal to the data line above the first insulating layer Forming a second insulating layer on top of the gate line including the cut-off region, removing the portion of the gate line intersecting the data line to form a cut-off region, A gate insulating film formed on the insulating layer and electrically connecting both ends of the gate line cut in the cut region And a step of forming speed.

또, 본 발명의 다른 형태의 액티브 매트릭스형 표시장치 제조방법은, 게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치 제조방법으로, 기판상에 게이트 라인을 형성하는 공정과, 상기 게이트 라인 상부에 제 1 절연 층을 형성하는 공정과, 상기 제 1 절연 층 상부의 상기 게이트 라인과 직교하는 방향에 데이터 라인을 형성하고, 상기 데이터 라인의 상기 게이트 라인과 교차하는 부분을 제거하여 절단영역을 형성하는 단계와, 상기 절단영역을 포함하는 상기 데이터 라인의 상부에 제 2 절연 층을 형성하는 단계와, 상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 데이터 라인의 양단을 전기적으로 접속하는 접속부를 형성하는 단계를 포함한다.According to another aspect of the present invention, there is provided a method of manufacturing an active matrix display device including a plurality of pixel regions divided by a crossing region in which a plurality of gate lines for applying gate signals and a plurality of data lines for applying data signals cross each other, A step of forming a gate line on the substrate; a step of forming a first insulating layer on the gate line; and a step of forming a gate insulating film on the gate insulating film, Forming a data line in a direction of the data line and removing a portion of the data line intersecting the gate line to form a cutout region; forming a second insulating layer on the data line including the cutout region And a second insulation layer formed on the second insulation layer, wherein both ends of the data line cut at the cut- To form a connection portion for connecting to the second electrode.

게이트 라인(또는 데이터 라인)은 데이터 라인(또는 게이트 라인)과 교차하는 영역에서 절단되어 있고, 이 절단부위가 데이터 라인(또는 게이트 라인)과 제 1 절연 층 및 제 2 절연 층을 사이에 두고 형성된 접속부에 의해 상호 연결하고 있으므로, 데이터 라인과 게이트 라인 사이를 절연하는 절연 층의 두께를 제 1 절연 층 및 제 2 절연 층의 합계 두께로 할 수 있고, 이에 의해 게이트 절연막만을 절연 층으로 한 종래의 표시장치에 비해 데이터 라인과 게이트 라인 사이의 거리를 제 2 절연 층의 두께만큼 증대시켜서 양 라인 사이에 발생하는 기생용량을 감소시킬 수 있다.The gate line (or the data line) is cut at a region intersecting the data line (or the gate line), and the cut portion is formed at the intersection of the data line (or the gate line) and the first insulating layer and the second insulating layer The thickness of the insulating layer insulating between the data line and the gate line can be made equal to the total thickness of the first insulating layer and the second insulating layer, It is possible to increase the distance between the data line and the gate line by the thickness of the second insulating layer as compared with the display device, thereby reducing the parasitic capacitance generated between the two lines.

또, 상기 제 1, 2 절연 층 및 상기 접속부는 구동 트랜지스터의 게이트 절연막, 평탄화 막 및 애노드 전극과 각각 동일한 층에서 동일 재료 및 동일 공정으로 형성함으로써 추가적인 공정이나 추가적인 마스크를 이용하지 않고도 본 발명의 표시장치의 제조가 가능하므로, 제조비용의 증가 없이 기생용량을 감소시킬 수 있는 표시장치를 제공할 수 있다.The first and second insulating layers and the connecting portions may be formed by using the same material and the same process in the same layer as the gate insulating film, the planarizing film and the anode electrode of the driving transistor so that the display of the present invention It is possible to provide a display device capable of reducing the parasitic capacitance without increasing the manufacturing cost.

도 1은 종래기술의 표시장치의 각 부의 단면도,
도 2는 본 발명의 바람직한 실시형태의 액티브 매트릭스형 표시장치의 개략 평면도,
도 3은 도 2의 A-A선 및 B-B선을 따라서 절단한 단면도,
도 4는 본 발명의 바람직한 실시형태의 표시장치의 제조공정을 나타내는 단면도이다.1 is a cross-sectional view of each part of a display device of the prior art,
2 is a schematic plan view of an active matrix display device according to a preferred embodiment of the present invention,
3 is a sectional view taken along line AA and BB in Fig. 2,
4 is a cross-sectional view showing a manufacturing process of a display device according to a preferred embodiment of the present invention.

이하, 본 발명의 바람직한 실시형태에 대해서 도면을 참조하면서 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the drawings.

도 2는 본 발명의 바람직한 실시형태의 액티브 매트릭스형 표시장치의 개략 평면도이다.2 is a schematic plan view of an active matrix display device according to a preferred embodiment of the present invention.

도 2에 도시하는 것과 같이, 본 실시형태의 표시장치(1)는 X축 방향으로 연장 형성되며 화소 영역(P)에 게이트 신호를 인가하는 복수의 게이트 라인(G)과 X축 방향과 실질적으로 수직방향인 Y축 방향으로 연장 형성되며 화소 영역(P)에 데이터 신호를 인가하는 복수의 데이터 라인(D)을 포함하며, 이 게이트 라인(G)과 데이터 라인(D)에 의해 구획되는 영역이 화소 영역(P)이 된다.2, the display device 1 of the present embodiment includes a plurality of gate lines G extending in the X-axis direction and applying gate signals to the pixel regions P, And a plurality of data lines D extending in the vertical direction Y-axis direction and applying a data signal to the pixel region P, and a region partitioned by the gate line G and the data line D And becomes a pixel region P.

화소 영역(P)은 발광영역(30)과 스위칭 트랜지스터(40) 및 구동 트랜지스터(50)를 포함하며, 도 2에는 도시하고 있지 않으나, 하나 이상의 커패시터를 포함해도 좋다. 미설명 부호 VDD는 전원 라인이다.The pixel region P includes the light emitting region 30, the switching transistor 40, and the driving transistor 50, although not shown in FIG. 2, may include one or more capacitors. V DD is the power line.

또, 게이트 라인(G)과 데이터 라인(D)이 교차하는 부분이 교차영역(60)이며, 본 발명에 의해 해결하고자 하는 과제가 바로 이 교차영역(60)에서의 기생용량이다.A portion where the gate line G and the data line D intersect is the intersection region 60 and the problem to be solved by the present invention is the parasitic capacitance in the intersection region 60. [

도 2에서는 표시장치(1)가 열 방향으로 3개의 화소를 갖는 것으로 도시하고 있으나, 이는 설명의 편의를 위한 것이며, 표시장치는 행 및 열 방향으로 매트릭스 형상으로 형성된 복수의 화소를 가지며, 본 실시형태에서는 특정한 하나의 화소 영역(P)을 예로 들어서 설명하나, 그 외의 다른 화소의 구조 및 제조방법도 동일하다.In FIG. 2, the display device 1 has three pixels in the column direction, but this is for convenience of explanation. The display device has a plurality of pixels formed in a matrix shape in row and column directions, Although a specific pixel region P is described in the form of an example, the structure and manufacturing method of other pixels are the same.

또, 도 2에서는 1개 화소당 2개의 TFT를 갖는 것으로 도시하고 있으나, 본 발명은 화소당 1개의 TFT를 갖거나, 또는 화소당 2개 이상의 TFT를 갖는 표시장치에도 동일하게 적용할 수 있고, 또, 커패시터를 더 포함하는 표시장치에도 동일하게 적용할 수 있다.2 shows that two TFTs are provided per one pixel, the present invention can be applied to a display device having one TFT per pixel or a display device having two or more TFTs per pixel, In addition, the present invention can be similarly applied to a display device including a capacitor.

또, 본 실시형태에서는 액티브 매트릭스 유기발광 표시장치(Active Matrix Organic Light Emitting Display : AMOLED)를 예로 들어서 설명하나, 본 발명은 예를 들어 액티브 매트릭스 액정표시장치(Liquid Crystal Display : AMLCD) 등과 같이 표시장치의 화소 구동용 소자로 TFT를 이용하는 표시장치에는 모두 이용할 수 있다.In the present embodiment, an active matrix organic light emitting display (AMOLED) is taken as an example. However, the present invention is applicable to a display device such as an active matrix liquid crystal display (AMLCD) Can be used for a display device using a TFT as a pixel driving element of a liquid crystal display device.

또, 도 2에서는 본 발명의 이해를 위해 꼭 필요한 부분만을 나타내고 있고, 그 외의 다른 구성은 생략하고 있다.2, only essential parts for understanding of the present invention are shown, and other configurations are omitted.

다음에, 도 3을 참조하면서 발광영역(30), 구동 트랜지스터(50) 및 교차영역(60)의 구성에 대해서 상세하게 설명한다. 도 3은 도 2의 A-A선 및 B-B선을 따라서 각각 절단한 단면도로, (a)는 발광영역(30) 및 구동 트랜지스터(50)를 나타내는 단면도이고, (b)는 교차영역(60)을 나타내는 단면도이다.Next, the structure of the light emitting region 30, the driving transistor 50, and the intersection region 60 will be described in detail with reference to FIG. 3 is a cross-sectional view taken along line AA and BB in Fig. 2, and Fig. 3 (a) is a cross-sectional view showing the light emitting region 30 and the driving transistor 50, Sectional view.

본 설명에서는 화소 영역(P)을 구성하는 2개의 TFT 중 구동 트랜지스터(50)를 예로 하여 설명하나, 스위칭 트랜지스터(40)도 게이트 전극, 소스 전극 및 드레인 전극의 접속관계만 다를 뿐, 트랜지스터 자체의 구성을 비롯한 본 발명의 주제와 관련해서는 구동 트랜지스터(50)와 동일하다.In this description, the driving transistor 50 among the two TFTs constituting the pixel region P is described as an example, but the switching transistor 40 also has only the connection relation of the gate electrode, the source electrode, and the drain electrode, Is the same as the driving transistor 50 in connection with the subject matter of the present invention including the configuration.

도 3 (a)에 도시하는 것과 같이, 본 실시형태의 표시장치(1)의 구동 트랜지스터(50)는 기판(10) 상에 각각 형성된 소스 전극(51) 및 드레인 전극(52)과, 소스 전극(51)과 드레인 전극(52) 사이의 기판(10)의 상부 및 소스 전극(51)과 드레인 전극(52)의 일부를 덮도록 형성된 활성 층(53)과, 활성 층(53)의 상부와 소스 전극(51) 및 드레인 전극(52)의 일부를 포함하여 기판(10)의 전체 영역에 형성된 게이트 절연막(54)과, 게이트 절연막(54) 상부의 활성 층(53)에 대응하는 위치에 형성된 게이트 전극(55)과, 게이트 전극(55)의 상부를 포함하는 기판(10)의 전체 영역을 덮도록 형성된 평탄화 막(56)을 포함하여 구성된다.3 (a), the driving transistor 50 of the display device 1 of the present embodiment includes a source electrode 51 and a drain electrode 52 formed on a substrate 10, An active layer 53 formed to cover an upper portion of the substrate 10 and a part of the source electrode 51 and the drain electrode 52 between the source electrode 51 and the drain electrode 52, A gate insulating film 54 formed in the entire region of the substrate 10 including a part of the source electrode 51 and the drain electrode 52 and a gate insulating film 54 formed in a position corresponding to the active layer 53 above the gate insulating film 54 A gate electrode 55 and a planarization film 56 formed to cover the entire area of the substrate 10 including the upper portion of the gate electrode 55. [

또, 구동 트랜지스터(50)의 소스 전극(51)은 발광영역(30)으로 연장 형성되며, 상기 발광영역(30)으로 연장된 부분이 화소 전극(31)이 된다. 그리고 게이트 절연막(54) 및 평탄화 막(56)의 화소 전극(31)에 대응하는 부분이 제거되어 개구(32)가 형성되고, 이 개구(32)를 포함하는 평탄화 막(56)의 상부에는 애노드 전극(34)이 형성되며, 이 애노드 전극(34)은 상기 화소 전극(31)과 전기적으로 접속되도록 형성되어 있다.The source electrode 51 of the driving transistor 50 extends to the light emitting region 30 and the portion extending to the light emitting region 30 becomes the pixel electrode 31. [ A portion corresponding to the pixel electrode 31 of the gate insulating film 54 and the planarization film 56 is removed to form an opening 32. An upper portion of the planarization film 56 including the opening 32 is formed with an n- An electrode 34 is formed, and the anode electrode 34 is formed to be electrically connected to the pixel electrode 31.

도 3 (a)에는 도시하고 있지 않으나, 발광영역(30)의 애노드 전극(34)의 상부에는 유기발광물질로 이루어지는 유기발광 층 및 캐소드 전극 등이 순차 형성되며, 애노드 전극 또는 캐소드 전극 중 어느 하나가 본 발명의 화소의 제 1 전극이 되고, 나머지 하나가 제 2 전극이 된다.Although not shown in FIG. 3A, an organic light emitting layer made of an organic light emitting material, a cathode electrode, and the like are sequentially formed on the anode electrode 34 of the light emitting region 30, and one of the anode electrode and the cathode electrode Becomes the first electrode of the pixel of the present invention, and the other becomes the second electrode.

또, 도 3 (b)에 도시하는 것과 같이, 교차영역(60)은 기판(10) 상에 형성된 데이터 라인(D)과, 이 데이터 라인(D)과 수직방향으로 교차하는 게이트 라인(G)을 포함한다.3 (b), the intersection region 60 includes a data line D formed on the substrate 10, a gate line G intersecting the data line D in the vertical direction, .

본 실시형태에서는 데이터 라인(D)은 기판(10) 상에서 소스 전극(51) 및 드레인 전극(52)과 동일한 층 상에서 동일 재료 및 동일 공정으로 형성된다.In this embodiment, the data line D is formed on the same material and in the same process on the same layer as the source electrode 51 and the drain electrode 52 on the substrate 10.

또, 게이트 라인(G)은 구동 트랜지스터(50)의 게이트 절연막(54)과 동일한 층 상에서 동일 재료 및 동일 공정으로 형성된 제 1 절연 층(61)의 상부에 형성되며, 데이터 라인(D)과 교차하는 교차부에 대응하는 위치는 게이트 라인(G)이 연결되지 않고 절단된 게이트 라인 절단부(62)로 되어 있고, 도 3 (b)에도 도시되어 있는 것과 같이 게이트 라인 절단부(62)의 사이즈는 데이터 라인(D)의 사이즈보다 다소 큰 것이 바람직하다.The gate line G is formed on the first insulating layer 61 formed on the same layer as the gate insulating film 54 of the driving transistor 50 and formed of the same material and in the same step, The size of the gate line cut-off portion 62 is the same as the size of the gate line cut-out portion 62, as shown in FIG. 3 (b) Is preferably larger than the size of the line (D).

또, 게이트 라인(G)의 상부 및 게이트 라인 절단부(62) 상의 제 1 절연 층(61)의 상부에는 구동 트랜지스터(50)의 평탄화 막(56)과 동일한 층 상에서 동일 재료 및 동일 공정으로 형성된 제 2 절연 층(66)이 형성되어 있다.An upper portion of the gate line G and the upper portion of the first insulating layer 61 on the gate line cutting portion 62 are formed on the same layer as the planarizing film 56 of the driving transistor 50, 2 insulating layer 66 is formed.

게이트 라인 절단부(62) 양단의 게이트 라인(G)의 상부에는 각각 제 2 절연 층(66)이 제거되어 비아홀(63)이 형성되고, 제 2 절연 층(66)의 상부에는 발광영역(30)의 애노드 전극(34)과 동일한 층 상에서 동일 재료 및 동일 공정으로 형성된 게이트 라인 접속부(64)가 형성되어 있고, 이 게이트 라인 접속부(64)에 의해 상기 절단된 게이트 라인(G)의 양단이 전기적으로 접속된다.The second insulating layer 66 is removed to form a via hole 63 on the gate line G at both ends of the gate line cutting portion 62 and the light emitting region 30 is formed on the second insulating layer 66. [ A gate line connecting portion 64 formed of the same material and the same process is formed on the same layer as the anode electrode 34 of the gate line connecting portion 64. Both ends of the cut gate line G are electrically Respectively.

당연하나, 게이트 라인 접속부(64)는 비아홀(63)을 통해서 게이트 라인(G)과 전기적으로 접속되며, 게이트 라인 접속부(64)와 애노드 전극(34)은 전기적으로 분리되어 있다.The gate line connecting portion 64 is electrically connected to the gate line G through the via hole 63 and the gate line connecting portion 64 and the anode electrode 34 are electrically separated from each other.

이와 같이 본 실시형태에서는 게이트 라인(G)은 데이터 라인(D)과 교차하는 영역에서 절단되어 있고, 이 절단부위가 데이터 라인(D)과 제 1 절연 층(61) 및 제 2 절연 층(66)을 사이에 두고 형성된 게이트 라인 접속부(64)에 의해 상호 연결되어 있다.Thus, in this embodiment, the gate line G is cut at a region intersecting the data line D, and this cut portion is connected to the data line D and the first insulating layer 61 and the second insulating layer 66 Are connected to each other by a gate line connecting portion 64 formed therebetween.

이 구성에 의해, 결과적으로 데이터 라인(D)과 게이트 라인(G) 사이를 절연하는 절연 층의 두께를 제 1 절연 층(61) 및 제 2 절연 층(66)의 합계 두께로 할 수 있고, 이와 같이 함으로써 게이트 절연막만을 절연 층으로 한 종래의 표시장치에 비해 데이터 라인(D)과 게이트 라인(G) 사이의 거리를 제 2 절연 층(66)의 두께만큼 증대시켜서 양 라인 사이에 발생하는 기생용량을 감소시키도록 하고 있다.As a result, the thickness of the insulating layer that insulates the data line D from the gate line G can be made equal to the total thickness of the first insulating layer 61 and the second insulating layer 66, The distance between the data line D and the gate line G is increased by the thickness of the second insulating layer 66 as compared with the conventional display device using only the gate insulating film as the insulating layer, Thereby reducing the capacity.

다음에, 본 실시형태의 표시장치(1)의 제조방법에 대해서 도면을 참조하면서 상세하게 설명한다. 도 4는 본 발명의 바람직한 실시형태의 표시장치의 제조공정을 나타내는 단면도이다.Next, a manufacturing method of the display apparatus 1 of the present embodiment will be described in detail with reference to the drawings. 4 is a cross-sectional view showing a manufacturing process of a display device according to a preferred embodiment of the present invention.

먼저, 도 4의 (a)에 도시하는 것과 같이, 유리나 플라스틱 등의 투명한 재료로 이루어지는 기판(10) 상에 예를 들어 ITO(Indium Tin Oxide) 등의 도전성 물질로 이루어지는 도전 층을 형성하고, 상기 도전 층을 소정의 형상으로 패터닝하여 구동 트랜지스터(50)의 소스 전극(51) 및 드레인 전극(52)을 형성하는 동시에 데이터 라인(D)을 형성한다. 이때, 구동 트랜지스터(50)의 소스 전극(51)은 발광영역(30)으로 연장되며, 그 연장부분이 발광영역(30)의 화소 전극(31)이 된다.First, as shown in FIG. 4A, a conductive layer made of a conductive material such as ITO (Indium Tin Oxide) is formed on a substrate 10 made of a transparent material such as glass or plastic, The conductive layer is patterned into a predetermined shape to form the source electrode 51 and the drain electrode 52 of the driving transistor 50 and the data line D is formed. At this time, the source electrode 51 of the driving transistor 50 extends to the light emitting region 30, and the extended portion thereof becomes the pixel electrode 31 of the light emitting region 30. [

여기서, 상기 도전 층은 ITO 이외의, 예를 들어 IZO나 ZnO와 같은 공지의 다른 재료로 해도 좋다.Here, the conductive layer may be a known material other than ITO, such as IZO or ZnO.

이어서, 도 4 (b)에 도시하는 것과 같이, 구동 트랜지스터(50)의 소스 전극(51)과 드레인 전극(52) 사이의 기판(10) 상부 및 소스 전극(51)과 드레인 전극(52) 상부의 일부를 포함하는 영역에 활성 층(53)을 형성한다.4 (b), the upper portion of the substrate 10 between the source electrode 51 and the drain electrode 52 of the driving transistor 50, and the upper portion of the source electrode 51 and the drain electrode 52 The active layer 53 is formed.

여기서, 액티브 층 형성용 재료는 예를 들어 비정질 실리콘(a-Si), 저온 폴리실리콘(LTPS), 산화물 반도체 중 어느 반도체재료라도 좋다.Here, the active layer forming material may be any semiconductor material, for example, amorphous silicon (a-Si), low temperature polysilicon (LTPS), or oxide semiconductor.

이어서, 상기 데이터 라인(D), 소스 전극(51) 및 드레인 전극(52), 활성 층(53)을 포함하는 기판(10) 상부의 전체 영역에 걸쳐서 예를 들어 SiO2나 SiNx 등의 무기물 또는 유기물로 이루어지는 게이트 절연막(54)을 형성하고, 패터닝에 의해 발광영역(30)의 화소 전극(31)이 노출되도록 개구(32)를 형성한다(도 4(c)).An inorganic material such as SiO 2 or SiNx or the like is deposited over the entire region of the substrate 10 including the data line D, the source electrode 51 and the drain electrode 52 and the active layer 53, A gate insulating film 54 made of an organic material is formed and an opening 32 is formed so as to expose the pixel electrode 31 of the light emitting region 30 by patterning (FIG. 4 (c)).

이어서, 도 4 (d)에 도시하는 것과 같이, 게이트 절연막(54)의 상부에 도전성 물질로 이루어지는 도전 층을 형성하고 소정의 형상으로 패터닝하여 구동 트랜지스터(50)의 게이트 전극(55)을 형성하는 동시에 게이트 라인(G)도 형성한다.4 (d), a conductive layer made of a conductive material is formed on the gate insulating film 54 and patterned into a predetermined shape to form the gate electrode 55 of the driving transistor 50 At the same time, a gate line G is also formed.

이때, 상기 패터닝 과정에서 데이터 라인(D)과 게이트 라인(G)이 교차하는 교차영역(60)에서는 게이트 라인(G)을 데이터 라인(D)의 사이즈보다 다소 큰 사이즈만큼 절단하여 게이트 라인 절단부(62)를 형성한다.At this time, in the crossing region 60 where the data line D and the gate line G cross each other in the patterning process, the gate line G is cut by a size slightly larger than the size of the data line D, 62 are formed.

여기서, 게이트 라인 절단부(62)의 사이즈를 데이터 라인(D)의 사이즈보다 다소 큰 사이즈로 하는 이유는 다음과 같다.Here, the reason why the size of the gate line cutting portion 62 is set to be slightly larger than the size of the data line D is as follows.

본 발명의 주제인 데이터 라인(D)과 게이트 라인(G)이 교차하는 교차영역(60)에서 발생하는 기생용량은 데이터 라인(D)과 게이트 라인(G) 사이의 거리에 반비례하므로, 도 3을 이용하여 앞에서 설명한 것과 같이 본 실시형태에서는 데이터 라인(D)과 게이트 라인(G)이 교차하는 교차영역(60)에서는 제 1 절연 층(61) 상에 형성된 게이트 라인(G)을 절단하여 게이트 라인 절단부(62)를 형성하고, 그 상부에 제 2 절연 층(66)을 더 형성한 후, 게이트 라인 접속부(64)에 의해 게이트 라인(G)이 절단된 게이트 라인 절단부(62) 부분을 상호 연결하고 있으며, 이에 의해 데이터 라인(D)과 게이트 라인(G) 사이의 거리를 게이트 라인 절단부(62) 만큼 증가시키고 있다.The parasitic capacitance generated in the intersection area 60 where the data line D and the gate line G intersect with each other is inversely proportional to the distance between the data line D and the gate line G, The gate line G formed on the first insulating layer 61 is cut in the intersecting region 60 where the data line D and the gate line G cross each other, The gate line cutout portion 62 in which the gate line G is cut off by the gate line connection portion 64 is formed as a portion of the gate line cutout portion 62, Thereby increasing the distance between the data line D and the gate line G by the gate line cutting portion 62. [

그러므로 만일 게이트 라인 절단부(62)의 사이즈가 교차영역(60)의 데이터 라인(D)의 사이즈와 동일하거나 또는 더 작으면 제 2 절연 층(66)에 의해 교차영역(60)에서의 데이터 라인(D)과 게이트 라인(G) 사이의 거리를 증대시키는 효과를 얻을 수 없게 되기 때문이다.If the size of the gate line cutout portion 62 is equal to or smaller than the size of the data line D of the crossing region 60, D) and the gate line G can not be obtained.

따라서 본 실시형태에서 「게이트 라인 절단부의 사이즈가 데이터 라인의 사이즈보다 다소 크게」하는 것은 상기 이유에 의한 것이며, 게이트 라인 절단부(62)의 사이즈를 데이터 라인(D)의 사이즈보다 얼마나 크게 할 것인가는 표시장치(1)를 구성하는 각 구성요소의 사이즈 및 배치관계를 고려하여 본 발명이 속하는 기술분야의 통상의 기술자라면 적절하게 설정할 수 있을 것이다.Therefore, in the present embodiment, the reason why the size of the gate line cutout portion is slightly larger than the size of the data line is for the above reason, and how large the gate line cutout portion 62 is than the size of the data line D The size and arrangement relationship of the components constituting the display apparatus 1 may be appropriately set by a person skilled in the art to which the present invention belongs.

이어서, 도 4 (e)에 도시하는 것과 같이, 화소 영역(P) 및 교차영역(60) 전체에 걸쳐서 예를 들어 SiO2나 SiNx 등의 무기물 또는 유기물로 이루어지는 절연물질을 도포하여 절연 층을 형성한 후, 발광영역(30)의 개구(32)에 대응하는 부분의 절연 층을 제거하여 화소 전극(31)을 노출시키는 동시에, 교차영역(60)의 게이트 라인 절단부(62)에 의해 절단된 게이트 라인(G) 양단부에서도 이 절연 층을 제거하여 비아홀(63)을 형성한다.Then, to form a pixel region (P) and the area of intersection 60, for example over the entire insulating layer by coating an insulating material made of inorganic material or organic material such as SiO 2 or SiNx, such as shown in Figure 4 (e) The insulating layer of the portion corresponding to the opening 32 of the light emitting region 30 is removed to expose the pixel electrode 31 and the gate electrode 31 cut by the gate line cutting portion 62 of the crossing region 60 The insulating layer is also removed from both ends of the line G to form a via hole 63.

이 절연 층이 발광영역(30) 및 구동 트랜지스터(50)의 평탄화 막(56)이 되는 동시에, 교차영역(60)에서의 제 2 절연 층(66)이 된다.This insulating layer becomes the planarization film 56 of the light emitting region 30 and the driving transistor 50 and becomes the second insulating layer 66 in the crossing region 60. [

본 실시형태에서 평탄화 막(56)과 제 2 절연 층(66)은 동일한 층 상에서 동일 재료 및 동일 공정으로 형성된 것이며, 본 명세서에서는 표시장치(1)의 각 부를 설명하는 과정에서의 설명의 편의를 위해 그 명칭을 구분하고 있을 뿐이다. 또, 소스 전극(51) 및 드레인 전극(52)과 화소 전극(31)과 데이터 라인(D), 게이트 절연막(54)과 제 1 절연 층(61), 후술하는 애노드 전극(34)과 게이트 라인 접속부(64) 등도 마찬가지로 동일한 층 상에서 동일 재료 및 동일 공정으로 형성된 것이며, 마찬가지 이유에서 그 명칭을 달리 표현하고 있다.In the present embodiment, the planarizing film 56 and the second insulating layer 66 are formed on the same layer with the same material and in the same process. In this specification, the convenience of explanation in the process of describing each part of the display device 1 It is only that the name is distinguished. The pixel electrode 31 and the data line D, the gate insulating film 54 and the first insulating layer 61, the anode electrode 34 to be described later, and the gate line (not shown) are connected to the source electrode 51 and the drain electrode 52, The connection portion 64 and the like are also formed of the same material and the same process on the same layer, and their names are expressed differently for the same reason.

이어서, 도 4 (f)에 도시하는 것과 같이, 화소 영역(P) 전체에 걸쳐서 도전성 물질로 이루어지는 도전 층을 형성하고, 이 도전 층을 패터닝하여 애노드 전극(34) 및 게이트 라인 접속부(64)를 형성한다.4 (f), a conductive layer made of a conductive material is formed over the entire pixel region P and the anode electrode 34 and the gate line connecting portion 64 are formed by patterning the conductive layer .

이 공정에 의해 애노드 전극(34)은 개구(32)를 통해서 화소 전극(31)과 전기적으로 연결되고, 또, 게이트 라인 절단부(62)에서 절단된 게이트 라인(G)은 비아홀(63)을 개재하여 게이트 라인 접속부(64)에 의해 상호 전기적으로 연결된다.The gate electrode G cut at the gate line cut-off portion 62 is electrically connected to the pixel electrode 31 through the opening 32 by this process, And are electrically connected to each other by the gate line connecting portion 64. [

이어서, 도 4에는 도시하고 있지 않으나, 발광영역(30)의 애노드 전극(34)의 상부에는 유기발광물질로 이루어지는 유기발광 층 및 알루미늄 등의 금속으로 이루어지는 캐소드 전극 등을 순차 형성하고, 그 후에 밀봉공정 등의 필요한 공정을 거쳐서 표시장치(1)가 완성된다.Although not shown in FIG. 4, an organic light emitting layer made of an organic light emitting material and a cathode electrode made of a metal such as aluminum are sequentially formed on the anode electrode 34 of the light emitting region 30, The display device 1 is completed through a necessary process such as a process.

상기 설명에서는 각 층의 형성방법 및 치수 등에 대해서는 구체적인 설명을 생략하고 있으나, 본 발명은 데이터 라인(D)과 게이트 라인(G)이 교차하는 교차영역(60)의 구성 및 그 제조방법에 특징이 있는 것으로서, 각 층의 형성방법이나 치수에 특징이 있는 것은 아니며, 각 층의 형성방법 및 치수 등은 공지의 적절한 방법을 이용하여 형성하면 된다.In the above description, the method of forming each layer and the dimensions thereof are not specifically described, but the present invention is characterized by the structure of the crossing region 60 where the data line D and the gate line G intersect each other, And the method and dimensions of each layer are not characteristic, and the forming method and dimensions of each layer may be formed by using a known appropriate method.

이상 본 발명의 바람직한 실시형태에 대해서 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명의 범위 내에서 다양한 변경 및 변형이 가능하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and variations are possible within the scope of the present invention.

상기 실시형태에서는 상부 게이트형 TFT를 갖는 표시장치를 예로 하여 설명하였으나. 하부 게이트형 TFT를 갖는 표시장치에도 적용할 수 있으며, 이 경우에는 게이트 라인 대신에 데이터 라인을 상기 실시형태와 같은 구성으로 형성하면 된다.In the above embodiment, the display device having the upper gate type TFT is described as an example. The present invention can be applied to a display device having a bottom gate type TFT. In this case, the data line may be formed in the same manner as in the above embodiments, instead of the gate line.

또, 상기 실시형태에서는 발광영역의 기판에 가까운 쪽이 애노드 전극 측이 되고 먼 쪽이 캐소드 전극으로 하는 것으로 하였으나, 이와 역으로, 즉, 발광영역의 기판에 가까운 쪽을 캐소드 전극 측으로 하고 먼 쪽을 애노드 전극 측으로 해도 좋다.In the above embodiment, the anode electrode side closer to the substrate of the light emitting region and the cathode electrode closer to the substrate of the light emitting region are provided. Conversely, the cathode electrode side closer to the substrate of the light emitting region, It may be the anode electrode side.

또, 데이터 라인과 소스 전극 및 드레인 전극을 비롯한 각 도전 층 형성용 재료는 표시장치를 전면 발광형으로 하는가, 후면 발광형으로 하는가, 아니면 양면 발광형(투명)으로 하는가에 따라서 이에 적합한 재료를 적절하게 선택하여 이용할 수 있다.The materials for forming the conductive layers, including the data lines, the source electrode and the drain electrode, may be appropriately selected depending on whether the display device is a top emission type, a back emission type, or a double-sided emission type (transparent) Can be selected and used.

1 표시장치 G 게이트 라인
D 데이터 라인 P 화소 영역
10 기판 30 발광영역
34 애노드 전극 50 구동트랜지스터
51 소스 전극 52 드레인 전극
53 활성층 54 게이트 절연막
55 게이트 전극 60 교차영역
61 제 1 절연층 62 게이트 라인 절단부
63 비아홀 64 게이트 라인 접속부
66 제 2 절연층1 display device G gate line
D data line P pixel area
10 substrate 30 light emitting region
34 Anode electrode 50 Driving transistor
51 source electrode 52 drain electrode
53 active layer 54 gate insulating film
55 gate electrode 60 intersection area
61 first insulation layer 62 gate line cut-
63 via hole 64 gate line connection part
66 second insulating layer

Claims (16)

게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치로,
상기 교차영역은 각각,
기판과,
기판상에 형성된 데이터 라인과,
상기 데이터 라인 상에 형성된 제 1 절연 층과,
상기 제 1 절연 층 상에 형성되며, 상기 데이터 라인에 대응하는 부분이 절단된 절단영역을 갖는 게이트 라인과,
상기 절단영역의 상부에 형성된 제 2 절연 층과,
상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 게이트 라인의 양단을 전기적으로 접속하는 접속부를 포함하는 액티브 매트릭스형 표시장치.There is provided an active matrix display device having a plurality of pixel regions divided by a crossing region in which a plurality of gate lines for applying a gate signal and a plurality of data lines for applying a data signal cross each other,
Each of the crossing regions has a cross-
A substrate;
A data line formed on the substrate,
A first insulating layer formed on the data line,
A gate line formed on the first insulating layer and having a cut region where a portion corresponding to the data line is cut;
A second insulating layer formed on the upper portion of the cut region,
And a connection portion formed on the second insulating layer and electrically connecting both ends of the gate line cut in the cut region. 청구항 1에 있어서,
상기 제 2 절연 층의 상기 절단영역에 의해 절단된 상기 게이트 라인의 양단에는 각각 비아홀이 형성되고, 상기 접속부는 상기 비아홀을 통해서 게이트 라인의 양단을 접속하는 액티브 매트릭스형 표시장치.The method according to claim 1,
A via hole is formed at both ends of the gate line cut by the cut region of the second insulating layer, and the connection portion connects both ends of the gate line through the via hole. 청구항 1 또는 2에 있어서,
상기 복수의 화소 영역의 각 화소를 구동하는 하나 이상의 박막 트랜지스터를 더 포함하며,
상기 제 1 절연 층은 상기 박막 트랜지스터의 활성층과 게이트 전극 사이를 절연하는 게이트 절연막과 동일한 층이고,
상기 제 2 절연 층은 상기 박막 트랜지스터의 평탄화 층과 동일한 층인 액티브 매트릭스형 표시장치.The method according to claim 1 or 2,
Further comprising at least one thin film transistor for driving each pixel of the plurality of pixel regions,
Wherein the first insulating layer is the same layer as the gate insulating film for insulating between the active layer and the gate electrode of the thin film transistor,
And the second insulating layer is the same layer as the planarizing layer of the thin film transistor. 청구항 1 또는 2에 있어서,
상기 접속부는 상기 복수의 화소 영역의 각 화소의 제 1 전극과 동일한 층에서 동일 재료 및 동일 공정으로 형성되는 액티브 매트릭스형 표시장치.The method according to claim 1 or 2,
Wherein the connecting portion is formed of the same material and in the same process in the same layer as the first electrode of each pixel of the plurality of pixel regions. 게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치로,
상기 교차영역은 각각,
기판과,
기판상에 형성된 게이트 라인과,
상기 게이트 라인 상에 형성된 제 1 절연 층과,
상기 제 1 절연 층 상에 형성되며, 상기 게이트 라인에 대응하는 부분이 절단된 절단영역을 갖는 데이터 라인과,
상기 절단영역의 상부에 형성된 제 2 절연 층과,
상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 데이터 라인의 양단을 전기적으로 접속하는 접속부를 포함하는 액티브 매트릭스형 표시장치.There is provided an active matrix display device having a plurality of pixel regions divided by a crossing region in which a plurality of gate lines for applying a gate signal and a plurality of data lines for applying a data signal cross each other,
Each of the crossing regions has a cross-
A substrate;
A gate line formed on the substrate,
A first insulating layer formed on the gate line,
A data line formed on the first insulating layer and having a cut region where a portion corresponding to the gate line is cut,
A second insulating layer formed on the upper portion of the cut region,
And a connection portion formed on the second insulating layer and electrically connecting both ends of the data line cut in the cut region. 청구항 5에 있어서,
상기 제 2 절연 층의 상기 절단영역에 의해 절단된 상기 데이터 라인의 양단에는 각각 비아홀이 형성되고, 상기 접속부는 상기 비아홀을 통해서 데이터 라인의 양단을 접속하는 액티브 매트릭스형 표시장치.The method of claim 5,
A via hole is formed at both ends of the data line cut by the cut region of the second insulating layer, and the connection portion connects both ends of the data line through the via hole. 청구항 5 또는 6에 있어서,
상기 복수의 화소 영역의 각 화소를 구동하는 하나 이상의 박막 트랜지스터를 더 포함하며,
상기 제 1 절연 층은 상기 박막 트랜지스터의 활성층과 게이트 전극 사이를 절연하는 게이트 절연막과 동일한 층이고,
상기 제 2 절연 층은 상기 박막 트랜지스터의 평탄화 층과 동일한 층인 액티브 매트릭스형 표시장치.The method according to claim 5 or 6,
Further comprising at least one thin film transistor for driving each pixel of the plurality of pixel regions,
Wherein the first insulating layer is the same layer as the gate insulating film for insulating between the active layer and the gate electrode of the thin film transistor,
And the second insulating layer is the same layer as the planarizing layer of the thin film transistor. 청구항 5 또는 6에 있어서,
상기 접속부는 상기 복수의 화소 영역의 각 화소의 제 1 전극과 동일한 층에서 동일 재료 및 동일 공정으로 형성되는 액티브 매트릭스형 표시장치.The method according to claim 5 or 6,
Wherein the connecting portion is formed of the same material and in the same process in the same layer as the first electrode of each pixel of the plurality of pixel regions. 게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치 제조방법으로,
기판상에 데이터 라인을 형성하는 공정과,
상기 데이터 라인 상부에 제 1 절연 층을 형성하는 공정과,
상기 제 1 절연 층 상부의 상기 데이터 라인과 직교하는 방향에 게이트 라인을 형성하고, 상기 게이트 라인의 상기 데이터 라인과 교차하는 부분을 제거하여 절단영역을 형성하는 단계와,
상기 절단영역을 포함하는 상기 게이트 라인의 상부에 제 2 절연 층을 형성하는 단계와,
상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 게이트 라인의 양단을 전기적으로 접속하는 접속부를 형성하는 단계를 포함하는 액티브 매트릭스형 표시장치 제조방법.There is provided an active matrix type display device manufacturing method having a plurality of pixel regions which are divided by a crossing region in which a plurality of gate lines for applying a gate signal and a plurality of data lines for applying a data signal cross each other,
Forming a data line on a substrate;
Forming a first insulating layer on the data line;
Forming a gate line in a direction orthogonal to the data line above the first insulating layer and removing a portion of the gate line intersecting the data line to form a cut region;
Forming a second insulating layer on top of the gate line including the cut region,
And forming a connection portion formed on the second insulating layer and electrically connecting both ends of the gate line cut in the cut region. 청구항 9에 있어서,
상기 제 2 절연 층의 상기 절단영역에 의해 절단된 상기 게이트 라인의 양단의 일부를 제거하여 비아홀을 형성하는 단계를 더 포함하고,
상기 접속부는 상기 비아홀을 통해서 게이트 라인의 양단을 접속하는 액티브 매트릭스형 표시장치 제조방법.The method of claim 9,
Forming a via hole by removing a part of both ends of the gate line cut by the cut region of the second insulating layer,
And the connecting portion connects both ends of the gate line through the via hole. 청구항 9 또는 10에 있어서,
상기 복수의 화소 영역의 각 화소를 구동하는 박막 트랜지스터를 더 포함하며,
상기 제 1 절연 층은 상기 박막 트랜지스터의 활성층과 게이트 전극 사이를 절연하는 게이트 절연막과 동일한 층에서 동일 재료 및 동일 공정으로 형성되고,
상기 제 2 절연 층은 상기 박막 트랜지스터의 평탄화 층과 동일한 층에서 동일 재료 및 동일 공정으로 형성되는 액티브 매트릭스형 표시장치 제조방법.The method according to claim 9 or 10,
Further comprising a thin film transistor for driving each pixel of the plurality of pixel regions,
Wherein the first insulating layer is formed of the same material and in the same process in the same layer as the gate insulating film that insulates the active layer and the gate electrode of the thin film transistor,
Wherein the second insulating layer is formed of the same material and in the same process in the same layer as the planarization layer of the thin film transistor. 청구항 9 또는 10에 있어서,
상기 접속부는 상기 복수의 화소 영역의 각 화소의 제 1 전극과 동일한 층에서 동일 재료 및 동일 공정으로 형성되는 액티브 매트릭스형 표시장치 제조방법.The method according to claim 9 or 10,
Wherein the connecting portion is formed of the same material and in the same process in the same layer as the first electrode of each pixel of the plurality of pixel regions. 게이트 신호를 인가하는 복수의 게이트 라인과 데이터 신호를 인가하는 복수의 데이터 라인이 각각 교차하는 교차영역에 의해 구획되는 복수의 화소 영역을 갖는 액티브 매트릭스형 표시장치 제조방법으로,
기판상에 게이트 라인을 형성하는 공정과,
상기 게이트 라인 상부에 제 1 절연 층을 형성하는 공정과,
상기 제 1 절연 층 상부의 상기 게이트 라인과 직교하는 방향에 데이터 라인을 형성하고, 상기 데이터 라인의 상기 게이트 라인과 교차하는 부분을 제거하여 절단영역을 형성하는 단계와,
상기 절단영역을 포함하는 상기 데이터 라인의 상부에 제 2 절연 층을 형성하는 단계와,
상기 제 2 절연 층의 상부에 형성되며, 상기 절단영역에서 절단된 상기 데이터 라인의 양단을 전기적으로 접속하는 접속부를 형성하는 단계를 포함하는 액티브 매트릭스형 표시장치 제조방법.There is provided an active matrix type display device manufacturing method having a plurality of pixel regions which are divided by a crossing region in which a plurality of gate lines for applying a gate signal and a plurality of data lines for applying a data signal cross each other,
Forming a gate line on a substrate,
Forming a first insulating layer on the gate line,
Forming a data line in a direction orthogonal to the gate line above the first insulating layer and removing a portion of the data line intersecting the gate line to form a cut region;
Forming a second insulating layer on the data line including the cut region;
And forming a connection portion formed on the second insulating layer and electrically connecting both ends of the data line cut in the cut region. 청구항 13에 있어서,
상기 제 2 절연 층의 상기 절단영역에 의해 절단된 상기 데이터 라인의 양단의 일부를 제거하여 비아홀을 형성하는 단계를 더 포함하고,
상기 접속부는 상기 비아홀을 통해서 데이터 라인의 양단을 접속하는 액티브 매트릭스형 표시장치 제조방법.14. The method of claim 13,
Forming a via hole by removing a part of both ends of the data line cut by the cut region of the second insulating layer,
And the connection portion connects both ends of the data line through the via hole. 청구항 13 또는 14에 있어서,
상기 복수의 화소 영역의 각 화소를 구동하는 박막 트랜지스터를 더 포함하며,
상기 제 1 절연 층은 상기 박막 트랜지스터의 활성층과 게이트 전극 사이를 절연하는 게이트 절연막과 동일한 층에서 동일 재료 및 동일 공정으로 형성되고,
상기 제 2 절연 층은 상기 박막 트랜지스터의 평탄화 층과 동일한 층에서 동일 재료 및 동일 공정으로 형성되는 액티브 매트릭스형 표시장치 제조방법.14. The method according to claim 13 or 14,
Further comprising a thin film transistor for driving each pixel of the plurality of pixel regions,
Wherein the first insulating layer is formed of the same material and in the same process in the same layer as the gate insulating film that insulates the active layer and the gate electrode of the thin film transistor,
Wherein the second insulating layer is formed of the same material and in the same process in the same layer as the planarization layer of the thin film transistor. 청구항 13 또는 14에 있어서,
상기 접속부는 상기 복수의 화소 영역의 각 화소의 제 1 전극과 동일한 층에서 동일 재료 및 동일 공정으로 형성되는 액티브 매트릭스형 표시장치 제조방법.14. The method according to claim 13 or 14,
Wherein the connecting portion is formed of the same material and in the same process in the same layer as the first electrode of each pixel of the plurality of pixel regions.
KR1020130149268A 2013-12-03 2013-12-03 Active matrix type display device and manufacturing method the same KR20150064482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130149268A KR20150064482A (en) 2013-12-03 2013-12-03 Active matrix type display device and manufacturing method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130149268A KR20150064482A (en) 2013-12-03 2013-12-03 Active matrix type display device and manufacturing method the same

Publications (1)

Publication Number Publication Date
KR20150064482A true KR20150064482A (en) 2015-06-11

Family

ID=53503029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130149268A KR20150064482A (en) 2013-12-03 2013-12-03 Active matrix type display device and manufacturing method the same

Country Status (1)

Country Link
KR (1) KR20150064482A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170075160A (en) * 2015-12-23 2017-07-03 엘지디스플레이 주식회사 Thin film transistor substrate and Method of manufacturing the same and Display Device using the same
KR20190063909A (en) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 Electroluminescent Display Device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170075160A (en) * 2015-12-23 2017-07-03 엘지디스플레이 주식회사 Thin film transistor substrate and Method of manufacturing the same and Display Device using the same
KR20190063909A (en) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 Electroluminescent Display Device

Similar Documents

Publication Publication Date Title
US10103213B2 (en) Organic light emitting display device and method for manufacturing the same
US9853067B2 (en) Thin film transistor array substrate
US20170045984A1 (en) Array substrate, fabricating method thereof and display device
JP7085352B2 (en) Display device
US9484395B2 (en) Method of manufacturing organic light emitting display panel
US10439010B2 (en) Display device
WO2011135920A1 (en) Circuit board, display device, and method for producing circuit board
US10204934B2 (en) Thin film transistor, array substrate, methods for fabricating the same, and display device
US10720484B2 (en) Pixel structure, method for fabricating the same, and display device
US9299763B2 (en) Thin film transistor array substrate and method of manufacturing the same
US10355064B2 (en) AMOLED display substrate, method for fabricating the same and display device
WO2018180617A1 (en) Active matrix substrate, liquid crystal display device, and organic el display device
TW201639172A (en) Pixel structure and display panel
US11302718B2 (en) Active matrix substrate and production method therefor
KR20160001821A (en) Oxide Semiconductor Thin Film Transistor Substrate Having Double Light Shield Layers
KR102410616B1 (en) Thin film transistor, manufacturing method of the same, and display device with the thin film transistor
KR101948171B1 (en) Organic Light Emitting diode display and method of manufacturing the same
US11158710B2 (en) Display device
KR20120043404A (en) Display apparatus and method of manufacturing the same
TWI553835B (en) Active substrate and display panel
KR20150064482A (en) Active matrix type display device and manufacturing method the same
KR102124827B1 (en) Display Panel having Process Key therein
KR101978789B1 (en) Array substrate for display device and method of fabricating the same
KR20170078394A (en) Array Substrate For Display Device And Method Of Fabricating The Same
KR102037514B1 (en) Thin Film Transistor Panel For Flat Panel Display Device And Method For Manufacturing The Same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid