KR20150063848A - 반도체 메모리 장치 및 그것의 동작 방법 - Google Patents

반도체 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR20150063848A
KR20150063848A KR1020130148721A KR20130148721A KR20150063848A KR 20150063848 A KR20150063848 A KR 20150063848A KR 1020130148721 A KR1020130148721 A KR 1020130148721A KR 20130148721 A KR20130148721 A KR 20130148721A KR 20150063848 A KR20150063848 A KR 20150063848A
Authority
KR
South Korea
Prior art keywords
memory cell
voltage
cell group
precharge
precharge voltage
Prior art date
Application number
KR1020130148721A
Other languages
English (en)
Inventor
심정운
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020130148721A priority Critical patent/KR20150063848A/ko
Priority to US14/190,307 priority patent/US9236130B2/en
Publication of KR20150063848A publication Critical patent/KR20150063848A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 이의 동작 방법에 관한 것으로, 다수의 스트링을 포함하며, 상기 다수의 스트링 각각은 드레인 선택 트랜지스터와 파이프 트랜지스터 사이에 연결된 제1 메모리 셀 그룹, 소스 선택 트랜지스터와 상기 파이프 트랜지스터 사이에 연결된 제2 메모리 셀 그룹을 포함하는 메모리 셀 어레이 및 프로그램 동작 중 채널 프리차지 동작 시 상기 제1 메모리 셀 그룹에 인가되는 제1 프리차지 전압 및 상기 제2 메모리 셀 그룹에 인가되는 제2 프리차지 전압을 생성하고, 프로그램 전압 인가 동작 시 프로그램 전압을 생성하여 상기 메모리 셀 어레이에 인가하기 위한 주변 회로부를 포함한다.

Description

반도체 메모리 장치 및 그것의 동작 방법{SEMICONDUCTOR MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 전자 장치에 관한 것으로서, 좀 더 구체적으로는 반도체 메모리 장치 및 그것의 동작 방법에 관한 것이다.
반도체 메모리 장치(semiconductor memory device)는 실리콘(Si, silicon), 게르마늄(Ge, germanium), 비화 갈륨(GaAs, gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 반도체 메모리 장치는 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분된다.
휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터를 유지하는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분된다.
플래시 메모리 장치는 스트링이 반도체 기판에 수평하게 형성된 2차원 반도체 장치와, 스트링이 반도체 기판에 수직으로 형성된 3차원 반도체 장치로 구분될 수 있다.
3차원 반도체 장치는 2차원 반도체 장치의 집적도 한계를 해소하기 위하여 고안된 메모리 장치로써, 반도체 기판 상에 수직으로 형성된 다수의 스트링들을 포함한다. 스트링들은 비트라인과 소오스라인 사이에 직렬로 연결된 드레인 셀렉트 트랜지스터, 메모리 셀들 및 소오스 셀렉트 트랜지스터를 포함한다.
본 발명은 프로그램 동작 시 채널의 부스팅 레벨이 서로 다르게 되어 프로그램 디스터브 현상이 발생하는 것을 개선할 수 있는 반도체 메모리 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명에 따른 반도체 메모리 장치는 다수의 스트링을 포함하며, 상기 다수의 스트링 각각은 드레인 선택 트랜지스터와 파이프 트랜지스터 사이에 연결된 제1 메모리 셀 그룹, 소스 선택 트랜지스터와 상기 파이프 트랜지스터 사이에 연결된 제2 메모리 셀 그룹을 포함하는 메모리 셀 어레이 및 프로그램 동작 중 채널 프리차지 동작 시 상기 제1 메모리 셀 그룹에 인가되는 제1 프리차지 전압 및 상기 제2 메모리 셀 그룹에 인가되는 제2 프리차지 전압을 생성하고, 프로그램 전압 인가 동작 시 프로그램 전압을 생성하여 상기 메모리 셀 어레이에 인가하기 위한 주변 회로부를 포함한다.
본 발명에 따른 반도체 메모리 장치는 기판 위에 적층된 복수의 메모리 셀들을 포함하는 반도체 메모리 장치에 있어서, 파이프 트랜지스터와 비트라인 사이에 수직으로 연결된 제1 메모리 셀 그룹와, 상기 파이프 트랜지스터와 소스 라인 사이에 수직으로 연결된 제2 메모리 셀 그룹과 제1 및 제2 프리차지 전압 및 프로그램 전압을 생성하기 위한 전압 생성부 및 상기 제1 프리차지 전압을 상기 제1 메모리 셀 그룹에 인가하고, 상기 제2 프리차지 전압을 상기 제2 메모리 셀 그룹에 인가하기 위한 제어부를 포함한다.
본 발명에 따른 반도체 메모리 장치의 동작 방법은 비트라인과 소스 라인 사이에 연결된 드레인 선택 트랜지스터, 제1 메모리 셀 그룹, 파이프 트랜지스터, 제2 메모리 셀 그룹 및 소스 선택 트랜지스터를 포함하는 반도체 장치가 제공되는 단계와, 상기 제1 메모리 셀 그룹에 제1 프리차지 전압을 인가하고 상기 제2 메모리 셀 그룹에 제2 프리차지 전압을 인가하여 제1 및 제2 메모리 셀 그룹에 대응하는 채널을 프리차지하는 단계 및 상기 제1 메모리 셀 그룹 및 제2 메모리 셀 그룹 중 선택된 메모리 셀 프로그램 전압을 인가하는 단계를 포함한다.
본 발명에 따르면, 3차원 구조를 갖는 반도체 메모리 장치의 프로그램 동작 시 비트라인과 파이프 트랜지스터 사이에 연결된 제1 메모리 셀 그룹에는 제1 프리차지 전압을 인가하고 소스 라인과 파이프 트랜지스터 사이에 연결된 제2 메모리 셀 그룹에는 제2 프리차지 전압을 인가함으로써 파이프 트랜지스터를 기준으로 하여 채널의 프리차지 전압을 상이하게 함으로써 후속 프로그램 전압 인가 동작시 메모리 셀 위치에 따라 부스팅 레벨이 상이한 것을 보상하여 프로그램 디스터번스 현상을 개선할 수 있다.
도 1은 본 발명에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 2는 본 발명에 따른 3차원 반도체 메모리 소자의 구조를 나타내는 사시도이다.
도 3은 본 발명에 따른 U자형 스트링을 설명하기 위한 회로도이다.
도 4는 본 발명에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 순서도이다.
도 5는 본 발명에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 신호들의 파형도이다.
도 6은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 8는 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명에 따른 반도체 메모리 장치를 설명하기 위한 블럭도이다.
도 1을 참조하면, 반도체 메모리 장치(100)는 메모리 셀 어레이(110), 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 제어 로직(140), 그리고 전압 생성부(150)를 포함한다.
메모리 셀 어레이(110)는 복수의 메모리 블록들(BLK1~BLKz)을 포함한다. 복수의 메모리 블록들(BLK1~BLKz)은 워드 라인들(WL)을 통해 어드레스 디코더(120)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz)은 비트 라인들(BL1 내지 BLm)을 통해 읽기 및 쓰기 회로(130)에 연결된다. 복수의 메모리 블록들(BLK1~BLKz) 각각은 복수의 메모리 셀들을 포함한다. 실시 예로서, 복수의 메모리 셀들은 불휘발성 메모리 셀들이다. 복수의 메모리 셀들은 동일 워드라인에 연결된 메모리 셀들을 하나의 페이지로 정의된다. 즉 메모리 셀 어레이(110)는 다수의 페이지로 구성된다.
또한 메모리 셀 어레이(110)의 복수의 메모리 블록들(BLK1~BLKz) 각각은 다수의 스트링을 포함한다. 다수의 스트링 각각은 비트라인과 소스 라인 사이에 직렬 연결된 드레인 선택 트랜지스터, 제1 메모리 셀 그룹, 파이프 트랜지스터, 제2 메모리 셀 그룹 및 소스 선택 트랜지스터를 포함한다.
어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)는 메모리 셀 어레이(110)를 구동하는 주변 회로로서 동작한다.
어드레스 디코더(120)는 워드라인들(WL)을 통해 메모리 셀 어레이(110)에 연결된다. 어드레스 디코더(120)는 제어 로직(140)의 제어에 응답하여 동작하도록 구성된다. 어드레스 디코더(120)는 반도체 메모리 장치(100) 내부의 입출력 버퍼(미도시)를 통해 어드레스(ADDR)를 수신한다.
어드레스 디코더(120)는 프로그램 동작 시 전압 생성부(150)에서 생성된 제1 프리차지 전압(V1) 및 제2 프리차지 전압(V2)을 각각 메모리 셀 어레이(110)의 제1 메모리 셀 그룹 및 제2 메모리 셀 그룹에 인가한다. 또한 어드레스 디코더(120)는 프로그램 동작 시 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하고 디코딩된 행 어드레스에 따라 다수의 워드라인들(WL) 중 선택된 워드라인에 전압 생성부(150)에서 생성된 프로그램 전압(Vpgm)을 인가하고, 나머지 비 선택된 워드라인들에는 패스 전압(Vpass)을 인가한다.
어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하도록 구성된다. 어드레스 디코더(120)는 디코딩된 열 어드레스(Yi)를 읽기 및 쓰기 회로(130)에 전송한다.
반도체 메모리 장치(100)의 프로그램 동작은 페이지 단위로 수행된다. 읽기 및 프로그램 동작 요청 시에 수신되는 어드레스(ADDR)는 블록 어드레스, 행 어드레스 및 열 어드레스를 포함한다. 어드레스 디코더(120)는 블록 어드레스 및 행 어드레스에 따라 하나의 메모리 블록 및 하나의 워드 라인을 선택한다. 열 어드레스는 어드레스 디코더(120)에 의해 디코딩되어 읽기 및 쓰기 회로(130)에 제공된다.
어드레스 디코더(120)는 블록 디코더, 행 디코더, 열 디코더 및 어드레스 버퍼 등을 포함할 수 있다.
읽기 및 쓰기 회로(130)는 복수의 페이지 버퍼들(PB1~PBm)을 포함한다. 복수의 페이지 버퍼들(PB1~PBm)은 비트 라인들(BL1 내지 BLm)을 통해 메모리 셀 어레이(110)에 연결된다. 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 동작 시 프로그램 데이터를 전송받아 임시 저장하고, 프로그램 데이터에 따라 대응하는 비트라인의 전위를 프로그램 허용 전압 또는 프로그램 금지 전압으로 제어한다. 또한 복수의 페이지 버퍼들(PB1~PBm) 각각은 프로그램 검증 동작 시 대응하는 메모리 셀의 프로그램 상태를 센싱하여 이를 프로그램 동작시 임시 저장된 프로그램 데이터와 비교하여 대응하는 메모리 셀이 프로그램 완료되었는지를 검증한다.
읽기 및 쓰기 회로(130)는 제어 로직(140)의 제어에 응답하여 동작한다.
예시적인 실시 예로서, 읽기 및 쓰기 회로(130)는 페이지 버퍼들(또는 페이지 레지스터들), 열 선택 회로 등을 포함할 수 있다.
제어 로직(140)은 어드레스 디코더(120), 읽기 및 쓰기 회로(130), 및 전압 생성부(150)에 연결된다. 제어 로직(140)은 반도체 메모리 장치(100)의 입출력 버퍼(미도시)를 통해 커맨드(CMD)를 수신한다. 제어 로직(140)은 커멘드(CMD)에 응답하여 반도체 메모리 장치(100)의 제반 동작을 제어하도록 구성된다. 또한 제어 로직(140)은 메모리 셀 어레이(110)에 프로그램 전압(Vpgm)보다 먼저 인가되는 제1 및 제2 프리차지 전압(V1 및 V2)을 생성하도록 전압 생성부(150)를 제어하며, 이때 제1 프리차지 전압(V1) 보다 제2 프리차지 전압(V2)가 오프셋 전압값 만큼 높은 전위를 갖도록 전압 생성부(150)를 제어한다.
전압 생성부(150)는 프로그램 동작 중 메모리 셀 어레이(110)의 채널 프리차지 동작 시 제어 로직(140)의 제어에 따라 제1 프리차지 전압(V1) 및 제2 프리차지 전압(V2)을 생성한다. 또한 프로그램 동작 중 프로그램 전압 인가 동작 시 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 생성한다.
도 2는 본 발명에 따른 3차원 반도체 메모리 소자의 구조를 나타내는 사시도이다. 단, 설명의 편의를 위해 층간절연막들은 생략하여 도시하였다.
도 2에 도시된 바와 같이, 반도체 메모리 소자는 제1방향(I-I') 및 제1방향(I-I')과 교차되는 제2방향(Ⅱ-Ⅱ')으로 배열된 U형 채널막들(CH)을 포함한다. 여기서, U형 채널막(CH)은 파이프 게이트(PG) 내에 형성된 파이프 채널막(P_CH) 및 파이프 채널막(P_CH)과 연결된 한 쌍의 소스 사이드 채널막(S_CH) 및 드레인 사이드 채널막(D_CH)을 포함한다.
또한, 반도체 메모리 소자는 파이프 게이트(PG) 상에 소스 사이드 채널막(S_CH)을 따라 적층된 소스 사이드 워드라인막들(S_WL) 및 파이프 게이트(PG) 상에 드레인 사이드 채널막(D_CH)을 따라 적층된 드레인 사이드 워드라인막들(D_WL)을 포함한다. 여기서, 소스 사이드 워드라인막들(SWL) 상에는 소스 선택 라인막(SSL)이 적층되고, 드레인 사이드 워드라인막(D_WL) 상에는 드레인 선택 라인막(DSL)이 적층된다.
이와 같은 구조에 따르면, U형 채널막(CH)을 따라 메모리 셀들(MC)이 적층되고, U형 채널막(CH)의 양 끝단에 드레인선택트랜지스터(DST) 및 소스선택트랜지스터(SST)가 각각 구비된다. 따라서, U 형태로 스트링들이 배열되다. 또한 U 형태로 스트링의 최하부에 배치된 파이프 게이트(PG)는 메모리 셀들(MC)의 중간 위치에 배치되어 파이프 트랜지스터로 동작한다.
또한, 반도체 메모리 소자는 드레인 사이드 채널막(D_CH)과 연결되어 제1 방향(I-I')으로 확장된 비트라인막들(BL) 및 소스 사이드 채널막(S_CH)과 연결되어 제2 방향(Ⅱ-Ⅱ')으로 확장된 소스라인막(SL)을 구비한다.
도 3은 본 발명에 따른 U자형 스트링을 설명하기 위한 회로도이다.
도 3을 참조하면, 스트링(String)은 비트라인(BL)과 소스 라인(SL) 사이에 직렬 연결된 드레인 선택 트랜지스터(DST), 제1 메모리 셀 그룹(MG1), 파이프 트랜지스터(PT), 제2 메모리 셀 그룹(MG2), 및 소스 선택 트랜지스터(SST)를 포함한다.
제1 메모리 셀 그룹(MG1)은 제 p+1 메모리 셀 내지 제 n 메모리 셀들(MCp+1 내지MCn)들을 포함하며, 제2 메모리 셀 그룹(MG2)은 제 0 메모리 셀 내지 제 p 메모리 셀들(MC0 내지MCp)을 포함한다.
드레인 선택 트랜지스터(DST)의 게이트는 드레인 선택 라인(DSL)과 연결되며, 소스 선택 트랜지스터(SST)의 게이트는 소스 선택 라인(SSL)과 연결된다. 제1 메모리 셀 그룹(MG1)의 제 P+1 메모리 셀 내지 제 n 메모리 셀들(MCp+1 내지MCn) 각각은 워드라인들(WLp+1 내지 WLn)에 연결되고, 제2 메모리 셀 그룹(MG2)의 제 0 메모리 셀 내지 제 p 메모리 셀들(MC0 내지MCp) 각각은 워드라인들(WL0 내지 WLp)에 연결된다. 파이프 트랜지스터(PT)의 게이트는 파이프 라인(PL)에 연결된다.
도 4는 본 발명에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 순서도이다.
도 5는 본 발명에 따른 반도체 메모리 장치의 프로그램 동작을 설명하기 위한 신호들의 파형도이다.
도 1 내지 도 5를 참조하여 본 발명에 따른 반도체 메모리 장치의 동작 방법을 설명하면 다음과 같다.
1) 프로그램 데이터 입력(S410)
외부로부터 프로그램 데이터와 어드레스(ADDR)가 입력되면, 어드레스 디코더(120)는 수신된 어드레스(ADDR) 중 열 어드레스를 디코딩하여 열 어드레스(Yi)를 읽기 및 쓰기 회로(130)에 전송한다. 읽기 및 쓰기 회로(130)는 디코딩된 열 어드레스(Yi)에 응답하여 프로그램 데이터를 페이지 버퍼들(PB1 내지 PBm)에 임시 저장한다.
2) 채널 프리차지(S420)
전압 생성부(150)는 제어 로직(140)의 제어에 따라 제1 프리차지 전압(V1) 및 제2 프리차지 전압(V2)을 생성한다. 제어 로직(140)은 제1 프리차지 전압(V1) 보다 제2 프리차지 전압(V2)가 오프셋 전압값 만큼 높은 전위를 갖도록 전압 생성부(150)를 제어한다. 이때 제1 프리차지 전압(V1)은 0V 내지 1.5V의 전위 범위를 갖으며, 오프셋 전압값은 0V 내지 3V의 전위 범위를 갖을 수 있다. 또한 오프셋 전압값은 0.2V의 스텝값 단위로 조절될 수 있다.
어드레스 디코더(120)는 전압 생성부(150)에서 생성된 제1 프리차지 전압(V1) 및 제2 프리차지 전압(V2)을 메모리 셀 어레이(110)에 포함된 다수의 스트링(String)들에 인가한다. 이때, 제1 메모리 셀 그룹(MG1)의 제 P+1 메모리 셀 내지 제 n 메모리 셀들(MCp+1 내지MCn)에 연결된 워드라인들(WLp+1 내지 WLn)에 제1 프리차지 전압(V1)을 인가하고, 제2 메모리 셀 그룹(MG2)의 제 0 메모리 셀 내지 제 p 메모리 셀들(MC0 내지MCp)에 연결된 워드라인들(WL0 내지 WLp)에 제2 프리차지 전압(V2)을 인가한다.
이로 인하여 제1 메모리 셀 그룹(MG1)에 대응하는 채널의 프리차지 전위 레벨보다 제2 메모리 셀 그룹(MG2)에 대응하는 채널의 프리차지 전위 레벨이 높게 프리차지된다. 이는 후속 프로그램 전압(PGM) 인가 동작시 드레인 선택 트랜지스터(DST)과 인접한 제1 메모리 셀 그룹(MG1)의 채널 부스팅 레벨이 소스 선택 트랜지스터(SST)과 인접한 제2 메모리 셀 그룹(MG2)의 채널 부스팅 레벨보다 높은 것을 보상하기 위한 것이다.
3) 비트라인 전위 제어(S430)
페이지 버퍼들(PB1 내지 PBm)은 임시 저장된 프로그램 데이터에 기초하여 대응하는 비트라인들(BL1 내지 BLm)의 비트라인 전위를 제어한다. 즉, 페이지 버퍼들(PB1 내지 PBm)은 임시 저장된 프로그램 데이터에 기초하여 대응하는 비트라인에 프로그램 허용 전압 또는 프로그램 금지 전압을 인가한다.
4) 프로그램 전압 인가(S440)
전압 생성부(150)는 제어 로직(140)의 제어에 따라 프로그램 전압(Vpgm) 및 패스 전압(Vpass)을 생성한다.
어드레스 디코더(120)는 프로그램 동작 시 수신된 어드레스(ADDR) 중 행 어드레스를 디코딩하고 디코딩된 행 어드레스에 따라 다수의 워드라인들(WL) 중 선택된 워드라인(sel WL)에 전압 생성부(150)에서 생성된 프로그램 전압(Vpgm)을 인가하고, 나머지 비 선택된 워드라인들(unsel WL)에는 패스 전압(Vpass)을 인가한다.
본 발명의 실시 예에 따르면, 비트라인과 파이프 트랜지스터 사이에 연결된 제1 메모리 셀 그룹에는 제1 프리차지 전압을 인가하고 소스 라인과 파이프 트랜지스터 사이에 연결된 제2 메모리 셀 그룹에는 제2 프리차지 전압을 인가함으로써 파이프 트랜지스터를 기준으로 하여 채널의 프리차지 전압을 상이하게 함으로써 후속 프로그램 전압 인가 동작시 메모리 셀 위치에 따라 부스팅 레벨이 상이한 것을 보상하여 프로그램 디스터번스 현상을 개선할 수 있다.
도 6은 도 1의 반도체 메모리 장치를 포함하는 메모리 시스템을 보여주는 블럭도이다.
도 6을 참조하면, 메모리 시스템(1000)은 반도체 메모리 장치(100) 및 컨트롤러(1100)를 포함한다.
반도체 메모리 장치(100)는 도 1을 참조하여 설명된 바와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1100)는 호스트(Host) 및 반도체 메모리 장치(100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1100)는 반도체 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 반도체 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1100)는 반도체 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1100)는 램(1110, Random Access Memory), 프로세싱 유닛(1120, processing unit), 호스트 인터페이스(1130, host interface), 메모리 인터페이스(1140, memory interface) 및 에러 정정 블록(1150)을 포함한다. 램(1110)은 프로세싱 유닛(1120)의 동작 메모리, 반도체 메모리 장치(100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 반도체 메모리 장치(100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다. 프로세싱 유닛(1120)은 컨트롤러(1100)의 제반 동작을 제어한다. 또한 컨트롤러(1100)는 쓰기 동작시 호스트(Host)로 부터 제공되는 프로그램 데이터를 임시 저장할 수 있다.
호스트 인터페이스(1130)는 호스트(Host) 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1200)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1140)는 반도체 메모리 장치(100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 반도체 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재 읽기를 수행하도록 반도체 메모리 장치(100)를 제어할 것이다. 예시적인 실시 예로서, 에러 정정 블록은 컨트롤러(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1100) 및 반도체 메모리 장치(100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(2000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(2000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 반도체 메모리 장치(100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 반도체 메모리 장치(100) 또는 메모리 시스템(2000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 7은 도 6의 메모리 시스템의 응용 예를 보여주는 블럭도이다.
도 7을 참조하면, 메모리 시스템(2000)은 반도체 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 반도체 메모리 장치(2100)는 복수의 반도체 메모리 칩들을 포함한다. 복수의 반도체 메모리 칩들은 복수의 그룹들로 분할된다.
도 7에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 반도체 메모리 칩은 도 1을 참조하여 설명된 반도체 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 6을 참조하여 설명된 컨트롤러(1100)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 반도체 메모리 장치(2100)의 복수의 메모리 칩들을 제어하도록 구성된다.
도 8는 도 7을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블럭도이다.
도 8을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 8에서, 반도체 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 반도체 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 8에서, 도 7을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 6을 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적인 실시 예로서, 컴퓨팅 시스템(3000)은 도 7 및 도 6을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100: 반도체 메모리 장치 110: 메모리 셀 어레이
120: 어드레스 디코더 130: 읽기 및 쓰기 회로
140: 제어 로직 150 : 전압 생성부

Claims (17)

  1. 다수의 스트링을 포함하며, 상기 다수의 스트링 각각은 드레인 선택 트랜지스터와 파이프 트랜지스터 사이에 연결된 제1 메모리 셀 그룹, 소스 선택 트랜지스터와 상기 파이프 트랜지스터 사이에 연결된 제2 메모리 셀 그룹을 포함하는 메모리 셀 어레이; 및
    프로그램 동작 중 채널 프리차지 동작 시 상기 제1 메모리 셀 그룹에 인가되는 제1 프리차지 전압 및 상기 제2 메모리 셀 그룹에 인가되는 제2 프리차지 전압을 생성하고, 프로그램 전압 인가 동작 시 프로그램 전압을 생성하여 상기 메모리 셀 어레이에 인가하기 위한 주변 회로부를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 제1 프리차지 전압과 상기 제2 프리차지 전압은 전위 레벨이 상이한 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제2 프리차지 전압은 상기 제1 프리차지 전압보다 오프셋 전압값만큼 높은 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 주변 회로부는 상기 채널 프리차지 동작시 상기 제1 메모리 셀 그룹에는 상기 제1 프리차지 전압을 인가하고, 상기 제2 메모리 셀 그룹에는 상기 제2 프리차지 전압을 인가하는 반도체 메모리 장치.
  5. 제 1 항에 있어서,
    상기 주변 회로부는 상기 제1 메모리 셀 그룹에 대응하는 채널의 프리차지 전위보다 상기 제2 메모리 셀 그룹에 대응하는 채널의 전위가 높도록 상기 제1 및 제2 프리차지 전압을 인가하는 반도체 메모리 장치.
  6. 제 1 항에 있어서,
    상기 주변 회로부는 상기 제1 및 제2 프리차지 전압 및 상기 프로그램 전압을 생성하기 위한 전압 생성부;
    상기 전압 생성부를 제어하되, 상기 전압 생성부에서 생성되는 제1 및 제2 프리차지 전압이 오프셋 전압값만큼 차이나도록 제어하는 제어 로직; 및
    상기 전압 생성부에서 생성된 상기 제1 프리차지 전압을 상기 제1 메모리 셀 그룹에 인가하고, 상기 제2 프리차지 전압을 상기 제2 메모리 셀 그룹에 인가하기 위한 어드레스 디코더를 포함하는 반도체 메모리 장치.
  7. 기판 위에 적층된 복수의 메모리 셀들을 포함하는 반도체 메모리 장치에 있어서,
    파이프 트랜지스터와 비트라인 사이에 수직으로 연결된 제1 메모리 셀 그룹;
    상기 파이프 트랜지스터와 소스 라인 사이에 수직으로 연결된 제2 메모리 셀 그룹;
    제1 및 제2 프리차지 전압 및 프로그램 전압을 생성하기 위한 전압 생성부; 및
    상기 제1 프리차지 전압을 상기 제1 메모리 셀 그룹에 인가하고, 상기 제2 프리차지 전압을 상기 제2 메모리 셀 그룹에 인가하기 위한 제어부를 포함하는 반도체 메모리 장치.
  8. 제 7 항에 있어서,
    상기 제1 프리차지 전압과 상기 제2 프리차지 전압은 전위 레벨이 상이한 반도체 메모리 장치.
  9. 제 7 항에 있어서,
    상기 제2 프리차지 전압은 상기 제1 프리차지 전압보다 오프셋 전압값만큼 높은 반도체 메모리 장치.
  10. 제 7 항에 있어서,
    상기 제어부는 상기 전압 생성부가 상기 제1 프리차지 전압보다 오프셋 전압값 만큼 높은 전위를 갖는 상기 제2 프리차지 전압을 생성하도록 제어하는 반도체 메모리 장치.
  11. 제 7 항에 있어서,
    상기 제어부는 프로그램 동작 중 상기 제1 메모리 셀 그룹 및 상기 제2 메모리 셀 그룹의 채널을 프리차지하는 동작에서 상기 상기 제1 메모리 셀 그룹에는 상기 제1 프리차지 전압을 인가하고, 상기 제2 메모리 셀 그룹에는 상기 제2 프리차지 전압을 인가하는 반도체 메모리 장치.
  12. 제 7 항에 있어서,
    상기 제어부는 상기 제1 메모리 셀 그룹에 대응하는 채널의 프리차지 전위보다 상기 제2 메모리 셀 그룹에 대응하는 채널의 전위가 높도록 상기 제1 및 제2 프리차지 전압을 인가하는 반도체 메모리 장치.
  13. 제 7 항에 있어서,
    상기 제어부는 상기 전압 생성부를 제어하되, 상기 전압 생성부에서 생성되는 제1 및 제2 프리차지 전압이 오프셋 전압값만큼 차이나도록 제어하는 제어 로직; 및
    상기 전압 생성부에서 생성된 상기 제1 프리차지 전압을 상기 제1 메모리 셀 그룹에 인가하고, 상기 제2 프리차지 전압을 상기 제2 메모리 셀 그룹에 인가하기 위한 어드레스 디코더를 포함하는 반도체 메모리 장치.
  14. 비트라인과 소스 라인 사이에 연결된 드레인 선택 트랜지스터, 제1 메모리 셀 그룹, 파이프 트랜지스터, 제2 메모리 셀 그룹 및 소스 선택 트랜지스터를 포함하는 반도체 장치가 제공되는 단계;
    상기 제1 메모리 셀 그룹에 제1 프리차지 전압을 인가하고 상기 제2 메모리 셀 그룹에 제2 프리차지 전압을 인가하여 제1 및 제2 메모리 셀 그룹에 대응하는 채널을 프리차지하는 단계; 및
    상기 제1 메모리 셀 그룹 및 제2 메모리 셀 그룹 중 선택된 메모리 셀 프로그램 전압을 인가하는 단계를 포함하는 반도체 메모리 장치의 동작 방법.
  15. 제 14 항에 있어서,
    상기 제1 프리차지 전압과 상기 제2 프리차지 전압은 전위 레벨이 상이한 반도체 메모리 장치의 동작 방법.
  16. 제 14 항에 있어서,
    상기 제2 프리차지 전압은 상기 제1 프리차지 전압보다 오프셋 전압값만큼 높은 반도체 메모리 장치의 동작 방법.
  17. 제 14 항에 있어서,
    상기 채널을 프리차지하는 단계는 상기 제1 메모리 셀에 대응하는 채널보다 상기 제2 메모리 셀에 대응하는 채널의 프리차지 전위 레벨이 높은 반도체 메모리 장치의 동작 방법.
KR1020130148721A 2013-12-02 2013-12-02 반도체 메모리 장치 및 그것의 동작 방법 KR20150063848A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130148721A KR20150063848A (ko) 2013-12-02 2013-12-02 반도체 메모리 장치 및 그것의 동작 방법
US14/190,307 US9236130B2 (en) 2013-12-02 2014-02-26 Semiconductor memory device being capable of reducing program disturbance and program method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130148721A KR20150063848A (ko) 2013-12-02 2013-12-02 반도체 메모리 장치 및 그것의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150063848A true KR20150063848A (ko) 2015-06-10

Family

ID=53265868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130148721A KR20150063848A (ko) 2013-12-02 2013-12-02 반도체 메모리 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US9236130B2 (ko)
KR (1) KR20150063848A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842654B2 (en) 2015-07-06 2017-12-12 Samsung Electronics Co., Ltd. Nonvolatile memory device with improved reliability and operating speed
KR20180032427A (ko) * 2016-09-22 2018-03-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
US10020057B2 (en) 2016-03-29 2018-07-10 SK Hynix Inc. Semiconductor memory device and operating method thereof with a connection control transistor operation voltage adjusted

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI536386B (zh) * 2015-02-16 2016-06-01 群聯電子股份有限公司 記憶體程式化方法、記憶體控制電路單元與記憶體儲存裝置
KR102468994B1 (ko) * 2015-09-24 2022-11-22 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그것의 동작 방법
JP6786449B2 (ja) * 2017-06-29 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置
US11972803B2 (en) * 2022-01-07 2024-04-30 Sandisk Technologies, Llc Word line zone dependent pre-charge voltage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110032797A (ko) 2009-09-24 2011-03-30 주식회사 하이닉스반도체 불휘발성 메모리 소자의 프로그램 방법
KR101212678B1 (ko) 2010-12-20 2012-12-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR101873548B1 (ko) * 2012-03-29 2018-07-02 삼성전자주식회사 공유 비트 라인 구조를 가지는 비휘발성 메모리 장치의 프로그램 방법
KR20140020628A (ko) * 2012-08-10 2014-02-19 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20140025164A (ko) * 2012-08-21 2014-03-04 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
KR20140136691A (ko) * 2013-05-21 2014-12-01 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842654B2 (en) 2015-07-06 2017-12-12 Samsung Electronics Co., Ltd. Nonvolatile memory device with improved reliability and operating speed
US10102910B2 (en) 2015-07-06 2018-10-16 Samsung Electronics Co., Ltd. Nonvolatile memory device with first and second precharge circuit
US10020057B2 (en) 2016-03-29 2018-07-10 SK Hynix Inc. Semiconductor memory device and operating method thereof with a connection control transistor operation voltage adjusted
KR20180032427A (ko) * 2016-09-22 2018-03-30 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법

Also Published As

Publication number Publication date
US9236130B2 (en) 2016-01-12
US20150155040A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
US9251910B2 (en) Semiconductor memory device and operating method thereof
KR102137075B1 (ko) 반도체 메모리 장치 및 그 프로그램 방법
US9196365B2 (en) Semiconductor memory device and operating method thereof
TWI633559B (zh) 包含三維記憶胞陣列結構的半導體記憶體裝置及操作其之方法
US9275743B1 (en) Semiconductor memory device and operating method thereof
KR102468994B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR102469684B1 (ko) 반도체 메모리 장치의 프로그램 방법
US9536613B2 (en) Semiconductor memory device including a 3-dimensional memory cell array and a method of operating the same
KR102468995B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20160120990A (ko) 반도체 메모리 장치 및 그것의 동작 방법
US10770151B2 (en) Semiconductor memory device and operating method thereof
KR102533197B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR102452994B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20160039960A (ko) 더미 메모리 셀을 포함하는 반도체 메모리 장치 및 그것의 프로그램 방법
US9236130B2 (en) Semiconductor memory device being capable of reducing program disturbance and program method thereof
KR102407575B1 (ko) 메모리 장치 및 그 동작 방법
US9607711B1 (en) Semiconductor memory device and operating method thereof
US20150117133A1 (en) Semiconductor memory device capable of preventing degradation of memory cells and method for erasing the same
US9466372B2 (en) Semiconductor memory device improving threshold voltage of unselected memory block and operating method thereof
US20180190358A1 (en) Semiconductor memory device and method of operating the same
KR102475445B1 (ko) 메모리 장치 및 이의 동작 방법
US10176875B2 (en) Semiconductor memory device and operating method thereof
US11626172B2 (en) Semiconductor memory device and programming method thereof using a channel boosting
US8982635B2 (en) Semiconductor memory device and writing method thereof
US20220180931A1 (en) Semiconductor memory device and method of operating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid