KR20150063365A - Column sharing pixel unit and pixel array of cmos image sensor - Google Patents
Column sharing pixel unit and pixel array of cmos image sensor Download PDFInfo
- Publication number
- KR20150063365A KR20150063365A KR1020157004568A KR20157004568A KR20150063365A KR 20150063365 A KR20150063365 A KR 20150063365A KR 1020157004568 A KR1020157004568 A KR 1020157004568A KR 20157004568 A KR20157004568 A KR 20157004568A KR 20150063365 A KR20150063365 A KR 20150063365A
- Authority
- KR
- South Korea
- Prior art keywords
- pixel
- connection line
- column
- transistor
- image sensor
- Prior art date
Links
- 239000002184 metal Substances 0.000 claims abstract description 71
- 238000009792 diffusion process Methods 0.000 claims description 20
- 238000012546 transfer Methods 0.000 claims description 15
- 238000003491 array Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 6
- 206010034972 Photosensitivity reaction Diseases 0.000 abstract description 4
- 230000036211 photosensitivity Effects 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 238000013461 design Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000024241 parasitism Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H04N5/37457—
Abstract
본 발명은 일종의 CMOS 이미지 센서 컬럼 공유 화소유닛 및 화소 어레이에 관한 것으로서, 2열의 화소로 한 그룹의 화소유닛을 구성하여, 2개의 화소가 컬럼 내에서 선택 트랜지스터, 소스팔로워 트랜지스터, 리셋 트랜지스터 및 플로팅 확산영역을 공유하며, 다수 그룹의 화소유닛은 수직 및 수평 방향에서 2차원 화소 어레이로 배열되어, 상기 2차원 화소 어레이에서 2층의 금속 연결선을 사용하여 연결을 실시하며, 금속 연결선은 제0층 금속 연결선과 제1층 금속 연결선만 소자의 제어선으로 사용하여 이미지 정보를 수집하는 기능을 실현하고, 제2층 또는 더욱 상층의 금속 연결선을 소자의 제어선으로 사용하지 않아, 광전다이오드 Si 표면 상의 매질 높이를 낮출 수 있어 더욱 많은 빛이 광전다이오드로 입사되며, 소형 화소 센서의 광이용효율과 변환 이득을 높임으로써 광감도가 향상되고, 소형 면적의 화소 이미지 센서의 이미지 품질을 효과적으로 향상시킬 수 있다. [0001] The present invention relates to a CMOS image sensor column shared pixel unit and a pixel array of a kind, which constitute a group of pixel units by two rows of pixels, in which two pixels are arranged in a column in the order of a selection transistor, a source follower transistor, And the plurality of pixel units of the plurality of groups are arranged in a two-dimensional pixel array in the vertical and horizontal directions to perform connection using the two-layer metal connecting line in the two-dimensional pixel array, It is possible to realize a function of collecting image information by using only the connection line and the first layer metal connection line as the control line of the device and realize the function of controlling the medium on the surface of the photodiode Si without using the metal connection line of the second layer, The more light is incident on the photo diode, and the light utilization efficiency and conversion of the small pixel sensor By increasing the gain, the photosensitivity is improved and the image quality of the pixel image sensor of small area can be effectively improved.
Description
본 출원은 2012년 9월 24일 중국 특허국에 제출된, 출원번호가 201210359361.6이며 발명의 명칭이 "CMOS 이미지 센서 컬럼 공유 화소유닛 및 화소 어레이" 인 중국특허출원의 우선권을 주장하며, 그 내용은 전부 인용을 통해 본 출원에 결합하였다.This application claims priority to a Chinese patent application filed on September 24, 2012, the application number of which is 201210359361.6, entitled " CMOS Image Sensor Column Shared Pixel Unit and Pixel Array " All incorporated herein by reference.
본 발명은 일종의 CMOS 이미지 센서에 관한 것으로서, 특히 일종의 CMOS 이미지 센서 컬럼 공유 화소유닛 및 화소 어레이에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CMOS image sensor, and more particularly, to a CMOS image sensor column shared pixel unit and a pixel array.
현재, 이미지 센서는 이미 디지털 카메라, 이동전화기, 의료기계, 자동차 및 기타 경우에 광범위하게 응용되고 있다. 특히 CMOS (상보형 금속산화물반도체) 이미지 센서의 급속한 발전은 저전력 소형 고해상도 이미지 센서에 대한 요구를 더욱 더욱 높아지게 만들었다.Currently, image sensors have already been extensively used in digital cameras, mobile phones, medical machines, automobiles, and others. In particular, the rapid development of complementary metal oxide semiconductor (CMOS) image sensors has further increased the demand for low power, small size, high resolution image sensors.
종래 기술 중의 CMOS 이미지 센서 화소구조의 배열방식은 4T2S (4개의 트랜지스터 2개의 화소공유)를 예로 들면, 화소 자체의 구조적 특징에 의존하기 때문에, 그 화소 어레이는 일반적으로 제1층 금속, 제2층 금속 및 제3층 금속을 소자 연결선으로 사용해야 하고, 인접 행의 화소 간 또는 인접 열의 화소 간에 각각 다수 행 또는 다수 열의 제1층 금속, 제2층 금속 또는 제3층 금속 연결선이 필요하며, 또한 플로팅 확산영역과 소스팔로워 트랜지스터 게이트를 서로 연결하는 금속 커패시턴스의 기생이 비교적 크다.Since the arrangement scheme of the CMOS image sensor pixel structure in the prior art is based on the structural characteristics of the pixel itself, taking 4T2S (4 transistor 2 pixel sharing) as an example, the pixel array is generally formed of a first layer metal, A metal and a third layer metal should be used as element connection lines and a first layer metal, a second layer metal or a third layer metal connection line of a plurality of rows or a plurality of columns is required between pixels in adjacent rows or pixels in adjacent rows, respectively, The parasitism of the metal capacitance connecting the diffusion region and the source follower transistor gate is relatively large.
상기 종래 기술은 적어도 다음과 같은 단점을 포함한다.The above-mentioned prior art has at least the following disadvantages.
소형 면적의 화소 센서는 감광면적이 작고 감광도가 낮기 때문에, 빛이 어두운 상태에서 전달되는 정보가 충분히 선명하지 못하다. 특히 제1층 금속, 제2층 금속과 제3층 금속을 소자 연결선으로 사용할 경우, 광전다이오드 Si (규소) 표면의 매질 높이가 비교적 높아 금속 연결선이 광전다이오드로 입사되는 일부 광선을 차단하며, 또한 플로팅 확산영역과 소스팔로워 트랜지스터 게이트를 서로 연결하는 금속연결선이 전원금속 연결선과 비교적 가까운 거리에 있어, 플로팅 확산영역의 커패시턴스 기생이 비교적 커, 신호 전자가 신호 전압으로 변환되는 폭(변환 이득)이 크지 않는 결과를 초래한다.Since a small-area pixel sensor has a small photosensitive area and a low sensitivity, information transmitted in a dark state is not sufficiently clear. Particularly, when the first layer metal, the second layer metal and the third layer metal are used as the device connecting lines, the medium height of the surface of the photodiode Si (silicon) is relatively high so that the metal connecting line blocks some rays incident on the photodiode, The metal connection line connecting the floating diffusion region and the source follower transistor gate to each other is relatively close to the power supply metal connection line and the capacitance parasitism of the floating diffusion region is relatively large and the width (conversion gain) at which the signal electrons are converted into the signal voltage is large Results.
본 발명의 목적은 일종의 광감도가 높은 소형 면적의 CMOS 이미지 센서 컬럼 공유 화소유닛 및 화소 어레이를 제공하고자 하는데 있다.SUMMARY OF THE INVENTION It is an object of the present invention to provide a CMOS image sensor column shared pixel unit and a pixel array of a small photosensitive area having a high photosensitivity.
본 발명의 목적은 이하 기술방안을 통해 실현된다.Objects of the present invention are realized through the following technical solutions.
본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛은, 단일 화소에 광전다이오드, 전하전송 트랜지스터, 셀렉트 트랜지스터, 소스팔로워 트랜지스터, 리셋 트랜지스터, 플로팅 확산영역 및 금속연결선이 포함되고, 2열의 화소로 한 그룹의 화소유닛을 구성하며, 2개의 화소가 컬럼 내에서 선택 트랜지스터, 소스 팔로워 트랜지스터, 리셋 트랜지스터 및 플로팅 확산영역을 공유한다.The CMOS image sensor column shared pixel unit of the present invention includes a photoelectric diode, a charge transfer transistor, a select transistor, a source follower transistor, a reset transistor, a floating diffusion region, and a metal connection line in a single pixel, Unit, and two pixels share a selection transistor, a source follower transistor, a reset transistor, and a floating diffusion region in a column.
본 발명의 CMOS 이미지 센서 화소 어레이는 다수 그룹의 상기 CMOS 이미지 센서 컬럼 공유 화소유닛을 포함하며, 다수 그룹의 화소유닛은 수직 및 수평 방향에서 2차원 화소 어레이로 배열되고, 상기 2차원 화소 어레이 중 제0층 금속 연결선 및 제1층 금속 연결선을 포함하는 2층의 금속 연결선을 사용하여 연결된다.The CMOS image sensor pixel array of the present invention includes a plurality of groups of said CMOS image sensor column shared pixel units, wherein a plurality of pixel units are arranged in a two-dimensional pixel array in vertical and horizontal directions, Layer metal interconnect line including a 0-level metal interconnect line and a first-level metal interconnect line.
상기 본 발명이 제공하는 기술방안을 통해 알 수 있듯이, 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛 및 CMOS 이미지 센서 화소 어레이는 2열의 화소로 한 그룹의 화소 유닛을 구성하기 때문에, 2개의 화소가 컬럼 내에서 셀렉트 트랜지스터, 소스팔로워 트랜지스터, 리셋 트랜지스터 및 플로팅 확산영역을 공유하고, 다수 그룹의 화소 유닛이 수직 및 수평 방향에서 2차원 화소 어레이로 배열되어, 상기 2차원 화소 어레이에서 2층의 금속 연결선을 사용하여 연결을 실시하며, 금속 연결선은 제0층 금속 연결선과 제1층 금속 연결선만 소자의 제어선으로 사용하여 이미지 정보를 수집하는 기능을 실현하고, 제2층 또는 더욱 상층의 금속 연결선은 소자의 제어선으로 사용하지 않아, 광전다이오드 Si 표면 상의 매질 높이를 낮출 수 있어 더욱 많은 빛이 광전다이오드로 입사될 수 있다. 따라서, 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛 구조는 소형 화소 센서의 광이용효율과 변환 이득을 높일 수 있어 광감도가 향상되며, 따라서 소형 면적의 화소 이미지 센서의 이미지 품질을 효과적으로 향상시킬 수 있다. As can be seen from the technical solution provided by the present invention, since the CMOS image sensor column shared pixel unit and the CMOS image sensor pixel array of the present invention constitute one group of pixel units by two columns of pixels, Wherein a plurality of groups of pixel units are arranged in a two-dimensional pixel array in the vertical and horizontal directions so as to form a two-layer metal connection line in the two-dimensional pixel array And the metal connecting wire realizes the function of collecting image information by using only the metal wire of the 0th layer and the wire of the first layer of metal as the control line of the device, and the metal connecting wire of the second layer or further, So that the height of the medium on the surface of the photodiode Si can be lowered, EO can be draw incident. Accordingly, the CMOS image sensor column shared pixel unit structure of the present invention can improve the light utilization efficiency and conversion gain of the small pixel sensor, thereby improving the photosensitivity and thus effectively improving the image quality of the pixel image sensor with a small area.
도 1은 본 발명의 CMOS 이미지 센서의 컬럼 공유 화소유닛의 구체적인 실시예 1 중 2개의 화소로 구성된 4T2S 구조의 회로도.
도 2는 본 발명의 CMOS 이미지 센서의 컬럼 공유 화소유닛의 구체적인 실시예 1 중 2개의 화소로 구성된 4T2S 구조의 레이아웃도.
도 3은 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛의 구체적인 실시예 1 중 4x4 화소 어레이 회로도.
도 4는 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛의 구체적인 실시예 1 중 4x4 화소 어레이 레이아웃도.
도 5는 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛의 구체적인 실시예 2 중 2개 화소로 구성된 4T2S 구조의 회로도.
도 6은 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛의 구체적인 실시예 2 중 4x4 화소 어레이 회로도.BRIEF DESCRIPTION OF THE DRAWINGS Fig. 1 is a circuit diagram of a 4T2S structure composed of two pixels in Embodiment 1 of a column shared pixel unit of a CMOS image sensor of the present invention. Fig.
Fig. 2 is a layout diagram of a 4T2S structure composed of two pixels in Embodiment 1 of the column shared pixel unit of the CMOS image sensor of the present invention. Fig.
3 is a 4x4 pixel array circuit diagram of a specific embodiment 1 of a CMOS image sensor column shared pixel unit of the present invention;
4 is a 4x4 pixel array layout diagram of a specific embodiment 1 of a CMOS image sensor column shared pixel unit of the present invention.
5 is a circuit diagram of a 4T2S structure composed of two pixels in Embodiment 2 of the CMOS image sensor column shared pixel unit of the present invention.
6 is a 4x4 pixel array circuit diagram of a specific example 2 of the CMOS image sensor column shared pixel unit of the present invention.
이하, 본 발명의 실시예 중의 도면을 참조하여 본 발명의 실시예 중의 기술방안에 대해 분명하고 완전하게 설명할 것이며, 물론 설명하는 실시예는 단지 본 발명의 일부 실시예일뿐 모든 실시예는 아니다. 본 발명의 실시예에 기초하여, 본 분야의 보통 기술자가 창조적인 노동을 하지 않았다는 전제 하에 획득된 모든 기타 실시예는 모두 본 발명의 보호범위에 속한다. BRIEF DESCRIPTION OF THE DRAWINGS The above and other objects, features and advantages of the present invention will be more apparent from the following detailed description taken in conjunction with the accompanying drawings, in which: FIG. Based on the embodiments of the present invention, all other embodiments obtained under the assumption that the ordinary technician in the field did not perform creative work are all within the scope of the present invention.
본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛의 바람직한 구체적인 실시방식은 도 1 내지 도 4에 도시된 바와 같다.A preferable specific implementation method of the CMOS image sensor column shared pixel unit of the present invention is as shown in Figs.
즉, 단일 화소에 광전다이오드, 전하전송 트랜지스터, 셀렉트 트랜지스터, 소스팔로워 트랜지스터, 리셋 트랜지스터, 플로팅 확산영역 및 금속 연결선이 포함되고, 2열의 화소로 한 그룹의 화소유닛을 구성하며, 2개의 화소는 컬럼 내에서 셀렉트 트랜지스터, 소스 팔로워 트랜지스터, 리셋 트랜지스터와 플로팅 확산영역을 공유한다.That is, a single pixel includes a photodiode, a charge transfer transistor, a select transistor, a source follower transistor, a reset transistor, a floating diffusion region, and a metal connection line and constitutes a group of pixel units by two rows of pixels, Share a floating diffusion region with the select transistor, the source follower transistor, and the reset transistor.
상기 플로팅 확산영역과 소스 팔로워 트랜지스터 게이트는 컬럼 방향에서 제1층 금속 연결선으로 연결되며, 이 금속 연결선은 전원 금속 연결선에서 멀리 떨어져 있다. The floating diffusion region and the source follower transistor gate are connected by a first layer metal connection line in the column direction, and the metal connection line is remote from the power supply connection line.
본 발명의 CMOS 이미지 센서 화소 어레이는 다수 그룹의 상기 CMOS 이미지 센서 컬럼 공유 화소유닛을 포함하며, 다수 그룹의 화소 유닛은 수직 및 수평방향에서 2차원 화소 어레이로 배열되어, 상기 2차원 화소 어레이에서 제0층 금속 연결선 및 제1층 금속 연결선을 포함하는 2층의 금속 연결선을 사용하여 연결된다.The CMOS image sensor pixel array of the present invention comprises a plurality of groups of said CMOS image sensor column shared pixel units, wherein a plurality of pixel units are arranged in a two-dimensional pixel array in vertical and horizontal directions, Layer metal interconnect line including a 0-level metal interconnect line and a first-level metal interconnect line.
상기 2차원 화소 어레이 중, 컬럼(열) 방향에서 동일한 컬럼의 화소 간의 전원선과 컬럼 신호 출력선은 제1층 금속 연결선을 사용하여 연결되고,Among the two-dimensional pixel arrays, a power line and a column signal output line between pixels of the same column in a column (column) direction are connected using a first layer metal connecting line,
상기 2차원 화소 어레이 중, 로우(행) 방향 상의 동일한 로우 화소 간의 트랜지스터 소자 제어선은 제0층 금속 연결선을 사용하여 연결된다.Among the two-dimensional pixel arrays, transistor element control lines between the same row pixels in the row (row) direction are connected using a zeroth-layer metal connecting line.
본 발명은 종래의 이미지 센서 중 소형 화소의 광감도가 낮은 문제를 해결하였으며, 금속 연결선은 제0층 금속 연결선과 제1층 금속 연결선만 소자의 제어선으로 사용하여 광전다이오드 Si 표면 상의 매질 높이를 낮춤으로써 더욱 많은 빛이 광전다이오드로 입사될 수 있게 하였다. 플로팅 확산영역과 소스팔로워 트랜지스터 게이트를 연결하는 금속선을 전원 금속 연결선에서 멀리 떨어지게 함으로써 플로팅 확산영역의 기생 커패시턴스를 낮추어, 신호전자가 신호전압으로 변환되는 폭을 향상시켰다. 따라서, 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛 및 CMOS 이미지 센서 화소 어레이 구조는 소형 화소 센서의 광이용효율과 변환 이득을 높일 수 있어 광감도가 향상되며, 따라서 소형 면적의 화소 이미지 센서의 이미지 품질을 효과적으로 향상시킬 수 있다. The present invention solves the problem of low sensitivity of a small pixel of a conventional image sensor, and the metal connecting line is used as the control line of the device of the 0th layer metal connection line and the 1st layer metal connection line to lower the medium height on the photodiode Si surface So that more light can be incident on the photodiode. By making the metal line connecting the floating diffusion region and the source follower transistor gate away from the power source metal connection line, the parasitic capacitance of the floating diffusion region is lowered and the width of conversion of the signal electrons into the signal voltage is improved. Therefore, the CMOS image sensor column shared pixel unit and the CMOS image sensor pixel array structure of the present invention can improve the light utilization efficiency and conversion gain of a small pixel sensor, thereby improving photosensitivity. Therefore, the image quality of a small- Can be effectively improved.
실시예 1:Example 1:
도 1의 회로도에 도시된 바와 같이, CMOS 이미지 센서 컬럼 공유 화소유닛은 2개의 화소를 포함하는 4T2S 구조를 채택하였으며, 이 2개의 화소는 동일한 컬럼에서 상하 구조 방식으로 배열된다.As shown in the circuit diagram of Fig. 1, the CMOS image sensor column shared pixel unit employs a 4T2S structure including two pixels, which are arranged in a vertical structure in the same column.
도 1에서, 101과 201은 각각 2개의 화소의 광전다이오드이고, 102와 202는 각각 2개의 화소의 전하전송 트랜지스터이며, 103은 리셋 트랜지스터이고, 104는 소스 팔로워 트랜지스터이며, 105는 셀렉트 트랜지스터이고, 106은 컬럼 신호출력선으로서, 그 중 2개의 화소는 리셋 트랜지스터(103), 소스팔로워 트랜지스터(104), 셀렉트 트랜지스터(105) 및 컬럼 신호 출력선(106)을 공유하며, FD (Floating Diffusion)는 플로팅 확산영역으로서, 2개의 화소는 FD를 공유한다. 트랜지스터의 제어선 SX는 셀렉트 트랜지스터(105)의 게이트에 연결되고, 제어선 TX1은 전송 트랜지스터(102)의 게이트에 연결되며, 제어선 RX는 리셋 트랜지스터(103)의 게이트에 연결되고, 제어선 TX2는 전송 트랜지스터(202)의 게이트에 연결되며, 컬럼 신호 출력선(106)은 소스팔로워 트랜지스터(104)의 소스에 연결되고, Vdd는 전원 전압으로서, 리셋 트랜지스터(103)의 드레인과 셀렉트 트랜지스터(105)의 드레인에 연결된다.In FIG. 1,
도 2는 도 1에 도시된 회로도에 대응되는 레이아웃도이다.2 is a layout diagram corresponding to the circuit diagram shown in Fig.
도 2에서, 트랜지스터 소자 제어선 SX, TX1, RX, TX2는 제0층 금속 연결선을 사용하고, 전원 제어선 Vdd와 컬럼 신호 출력선(106)은 제1층 금속 연결선을 사용하며, 제0층 금속 소자 제어선 SX, TX1, RX와 TX2는 접촉홀 0을 통해 각각 105, 102, 103 및 202의 게이트 다결정 실리콘과 상호 접촉되고, 제1층 금속 전원 제어선 Vdd와 105의 드레인 및 103의 드레인 사이는 접촉홀 1을 통해 상호 접촉되며, 제1층 금속 컬럼 신호 출력선 106과 105의 소스 사이는 접촉홀 1을 통해 상호 접촉되고, 플로팅 확산영역 FD와 104의 드레인 다결정 실리콘 사이는 제1층 금속 연결선을 사용하여 접촉홀 1을 통해 상호 접촉된다.In FIG. 2, the transistor element control lines SX, TX1, RX and TX2 use the zeroth-layer metal connecting line, the power source control line Vdd and the column
상기 2개의 화소는 한 그룹의 유닛으로써, 본 실시예에서 다수 그룹의 화소 유닛은 수직 및 수평 방향에서 2차원 화소 어레이로 배열됨과 아울러, 4x4 화소 어레이를 예로 들어 나타내었다. 본 발명의 고광감도 소형 CMOS 이미지 센서 컬럼 공유 화소유닛 구조 및 화소 2차원 화소 어레이 구조는 4x4 화소 어레이를 포함하지만 이에 국한되지는 않으며, 기타 다양한 크기의 화소 어레이도 적용 가능하다.The two pixels are a group of units. In this embodiment, a plurality of pixel units are arranged in a two-dimensional pixel array in the vertical and horizontal directions, and a 4x4 pixel array is shown as an example. The light sensitive small CMOS image sensor column shared pixel unit structure and pixel two-dimensional pixel array structure of the present invention include, but are not limited to, a 4x4 pixel array, and other variously sized pixel arrays are also applicable.
도 3은 4x4 화소 어레이 회로도이고, 도 3의 화소 어레이 회로도에 대응되는 레이아웃도는 도 4에 도시된 바와 같다.3 is a 4x4 pixel array circuit diagram, and a layout diagram corresponding to the pixel array circuit diagram of Fig. 3 is as shown in Fig.
도 3과 도 4에 도시된 화소 어레이 중, 111, 121, 131, 141은 제1 로우 화소의 광전다이오드이고, 211, 221, 231, 241은 제2 로우 화소의 광전다이오드이며, 311, 321, 331, 341은 제3 로우 화소의 광전다이오드이고, 411, 421, 431, 441은 제4 로우 화소의 광전다이오드이며;3 and 4,
화소 소자 제어선 SX1은 동일한 로우의 셀렉트 트랜지스터 115, 125, 135, 145의 게이트 다결정 실리콘과 연결되고, 화소 소자 제어선 TX1은 동일한 로우의 전하전송 트랜지스터 112, 122, 132, 142의 게이트 다결정 실리콘과 연결되며, 화소 소자 제어선 RX1은 동일한 로우의 리셋 트랜지스터 113, 123, 133, 143의 게이트 다결정 실리콘과 연결되고, 화소 소자 제어선 TX2는 동일한 로우의 전하전송 트랜지스터 212, 222, 232, 242의 게이트 다결정 실리콘과 연결되며, 각 그룹의 화소유닛의 FD는 각각 상응하는 소스팔로워 트랜지스터 114, 124, 134, 144의 게이트 다결정 실리콘과 연결되고;The pixel element control line SX1 is connected to the gate polycrystalline silicon of the
화소 소자 제어선 SX3은 동일한 로우의 셀렉트 트랜지스터 315, 325, 335, 345의 게이트 다결정 실리콘과 연결되며, 화소 소자 제어선 TX3은 동일한 로우의 전하전송 트랜지스터 312, 322, 332, 342의 게이트 다결정 실리콘과 연결되고, 화소 소자 제어선 RX3은 동일한 로우의 리셋 트랜지스터 313, 323, 333, 343의 게이트 다결정 실리콘과 연결되며, 화소 소자 제어선 TX4는 동일한 로우의 전하전송 트랜지스터 412, 422, 432, 442의 게이트 다결정 실리콘과 연결되고, 각 그룹의 화소 유닛의 FD는 각각 상응하는 소스팔로워 트랜지스터 314, 324, 334, 344의 게이트 다결정 실리콘과 연결되며;The pixel element control line SX3 is connected to the gate polycrystalline silicon of the
16, 26, 36, 46은 각각 제1 컬럼, 제2 컬럼, 제3 컬럼, 제4 컬럼 화소의 컬럼 신호 출력선으로서, 각각 상응하는 컬럼 화소의 소스팔로워 트랜지스터의 소스와 연결되고;16, 26, 36, and 46 are column signal output lines of the first column, the second column, the third column, and the fourth column pixel, respectively, connected to the source of the source follower transistor of the corresponding column pixel;
Vdd는 전원 금속 연결선이다.Vdd is the power supply metal connection.
상기 화소 어레이 중, 동일한 로우의 화소 소자 제어선 SX1, TX1, RX1, TX2, SX3, TX3, RX3, TX4는 제0층 금속 연결선을 사용하고, 동일한 컬럼 신호 출력선 16, 26, 36, 46은 제1층 금속 연결선을 사용하며, 전원선 Vdd는 제1층 금속 연결선을 사용하고, 각 그룹의 화소 유닛의 FD와 상응하는 소스 팔로워 트랜지스터의 게이트 연결선은 제1층 금속 연결선을 사용한다.Of the pixel arrays, the pixel element control lines SX1, TX1, RX1, TX2, SX3, TX3, RX3 and TX4 of the same row use the 0th layer metal connection line and the same column
실시예 2:Example 2:
본 발명을 실현하는 또 다른 실시방식은 도 5에 도시된 바와 같은 회로도로서, CMOS 이미지 센서 컬럼 공유 화소유닛은 2개의 화소를 포함하는 4T2S 구조를 채택하였으며, 이 2개의 화소는 동일한 컬럼에서 상하 구조 방식으로 배열된다. 101'과 201'은 각각 2개의 화소의 광전다이오드이고, 102'와 202'는 각각 2개 화소의 전하전송 트랜지스터이며, 103'은 리셋 트랜지스터이고, 104'는 소스팔로워 트랜지스터이며, 105'는 셀렉트 트랜지스터이고, 106'은 컬럼 신호출력선으로서, 그 중 2개의 화소는 리셋 트랜지스터(103'), 소스팔로워 트랜지스터(104'), 셀렉트 트랜지스터(105') 및 컬럼 신호 출력선(106')을 공유하며, FD' (Floating Diffusion)는 플로팅 확산영역으로서, 2개의 화소는 FD'를 공유한다. 트랜지스터의 제어선 SX'는 셀렉트 트랜지스터(105')의 게이트에 연결되고, 제어선 TX1'은 전송 트랜지스터(102')의 게이트에 연결되며, 제어선 RX'는 리셋 트랜지스터(103')의 게이트에 연결되고, 제어선 TX2'는 전송 트랜지스터(202')의 게이트에 연결되며, 컬럼 신호 출력선(106')은 소스팔로워 트랜지스터(104')의 소스에 연결되고, Vdd'는 전원 전압으로서, 리셋 트랜지스터(103')의 드레인과 셀렉트 트랜지스터(105')의 드레인에 연결된다.5, the CMOS image sensor column shared pixel unit adopts a 4T2S structure including two pixels, and these two pixels are arranged in the same column as the upper and lower structures . Reference numerals 101 'and 201' denote photoelectric diodes of two pixels, reference numerals 102 'and 202' denote charge transfer transistors of two pixels, reference numeral 103 'denotes a reset transistor, reference numeral 104' denotes a source follower transistor, And two of the pixels share a reset transistor 103 ', a source follower transistor 104', a select transistor 105 'and a column signal output line 106' FD '(Floating Diffusion) is a floating diffusion region, and two pixels share FD'. The control line SX 'of the transistor is connected to the gate of the select transistor 105', the control line TX1 'is connected to the gate of the transfer transistor 102', and the control line RX 'is connected to the gate of the reset transistor 103' , The control line TX2 'is connected to the gate of the transfer transistor 202', the column signal output line 106 'is connected to the source of the source follower transistor 104', and Vdd ' Is connected to the drain of the transistor 103 'and the drain of the select transistor 105'.
상기 2개의 화소는 한 그룹의 유닛으로서, 본 실시예에서 다수 그룹의 화소 유닛은 수직 및 수평 방향에서 2차원 화소 어레이로 배열됨과 아울러, 4x4 화소 어레이를 예로 들어 나타내었다. 본 발명의 고광감도 소형 CMOS 이미지 센서 컬럼 공유 화소유닛 구조 및 화소 2차원 화소 어레이 구조는 4x4 화소 어레이를 포함하지만 이에 국한되지는 않으며, 기타 다양한 크기의 화소 어레이도 적용 가능하다.The two pixels are a group of units. In this embodiment, a plurality of pixel units are arranged in a two-dimensional pixel array in the vertical and horizontal directions, and a 4x4 pixel array is shown as an example. The light sensitive small CMOS image sensor column shared pixel unit structure and pixel two-dimensional pixel array structure of the present invention include, but are not limited to, a 4x4 pixel array, and other variously sized pixel arrays are also applicable.
도 6에 도시된 화소 어레이 중, 111', 121', 131', 141'은 제1 로우 화소의 광전다이오드이고, 211', 221', 231', 241'은 제2 로우 화소의 광전다이오드이며, 311', 321', 331', 341'은 제3 로우 화소의 광전다이오드이고, 411', 421', 431', 441'은 제4 로우 화소의 광전다이오드이며;Among the pixel arrays shown in FIG. 6, 111 ', 121', 131 'and 141' are photo-diodes of the first row pixel, and 211 ', 221', 231 'and 241' , 311 ', 321', 331 ', 341' are photo-diodes of a third row pixel, 411 ', 421', 431 ', 441' are photo-diodes of a fourth row pixel;
화소 소자 제어선 SX1'은 동일한 로우의 셀렉트 트랜지스터 115', 125', 135', 145'의 게이트 다결정 실리콘과 연결되고, 화소 소자 제어선 TX1'은 동일한 로우의 전하전송 트랜지스터 112', 122', 132', 142'의 게이트 다결정 실리콘과 연결되며, 화소 소자 제어선 RX1'은 동일한 로우의 리셋 트랜지스터 113', 123', 133', 143'의 게이트 다결정 실리콘과 연결되고, 화소 소자 제어선 TX2'는 동일한 로우의 전하전송 트랜지스터 212', 222', 232', 242'의 게이트 다결정 실리콘과 연결되며, 각 그룹의 화소유닛의 FD'는 각각 상응하는 소스팔로워 트랜지스터 114', 124', 134', 144'의 게이트 다결정 실리콘과 연결되고;The pixel element control line SX1 'is connected to the gate polycrystalline silicon of the select transistors 115', 125 ', 135' and 145 'of the same row, and the pixel element control line TX1' is connected to the charge transfer transistors 112 ', 122' The pixel element control line RX1 'is connected to the gate polycrystalline silicon of the reset transistors 113', 123 ', 133', and 143 'of the same row, and the pixel element control line TX2' Are connected to the gate polycrystalline silicon of the charge transfer transistors 212 ', 222', 232 ', and 242' of the same row, and the FD 'of each group of pixel units correspond to the corresponding source follower transistors 114', 124 ', 134' 144 'gate polycrystalline silicon;
화소 소자 제어선 SX3'은 동일한 로우의 셀렉트 트랜지스터 315', 325', 335', 345'의 게이트 다결정 실리콘과 연결되며, 화소 소자 제어선 TX3'은 동일한 로우의 전하전송 트랜지스터 312', 322', 332', 342'의 게이트 다결정 실리콘과 연결되고, 화소 소자 제어선 RX3'은 동일한 로우의 리셋 트랜지스터 313', 323', 333', 343'의 게이트 다결정 실리콘과 연결되며, 화소 소자 제어선 TX4'는 동일한 로우의 전하전송 트랜지스터 412', 422', 432', 442'의 게이트 다결정 실리콘과 연결되고, 각 그룹의 화소 유닛 FD'는 각각 상응하는 소스팔로워 트랜지스터 314', 324', 334', 344'의 게이트 다결정 실리콘과 연결되며;The pixel element control line SX3 'is connected to the gate polycrystalline silicon of the select transistors 315', 325 ', 335' and 345 'of the same row, and the pixel element control line TX3' is connected to the charge transfer transistors 312 ', 322' 332 'and 342', the pixel element control line RX3 'is connected to the gate polycrystalline silicon of the reset transistors 313', 323 ', 333' and 343 'of the same row, and the pixel element control line TX4' Are connected to the gate polycrystalline silicon of the charge transfer transistors 412 ', 422', 432 ', 442' of the same row, and the pixel units FD 'of each group correspond to the corresponding source follower transistors 314', 324 ', 334' 'Gate is connected to the polycrystalline silicon;
16', 26', 36', 46'은 각각 제1 컬럼, 제2 컬럼, 제3 컬럼, 제4 컬럼 화소의 컬럼 신호 출력선으로서, 각각 상응하는 컬럼 화소의 소스팔로워 트랜지스터의 소스와 연결되고;16 ', 26', 36 'and 46' are column signal output lines of the first column, second column, third column and fourth column pixel, respectively, and are connected to the source of the source follower transistor of the corresponding column pixel ;
Vdd'는 전원 금속 연결선이다.Vdd 'is the power supply metal connection line.
본 발명의 두 실시예의 CMOS 이미지 센서 컬럼 공유 화소 유닛 및 CMOS 이미지 센서 화소 어레이 중, 상하 구조의 방식으로 배열된 화소 구조를 이용함과 아울러, 화소 구조 내의 트랜지스터 및 플로팅 노드의 연결 방식을 개선하여, 금속 연결선은 단지 제0층 금속 연결선과 제1층 금속 연결선만 소자의 제어선으로 사용하여 이미지 정보를 수집하는 기능을 실현하였으며, 제2층 또는 더욱 상층의 금속 연결선을 소자의 제어선으로 사용하지 않아 금속 연결선의 사용 층수를 감소시켰고, 광전다이오드 Si 표면 상의 매질 높이를 효과적으로 낮추어 더욱 많은 빛이 광전다이오드로 입사되도록 함으로써 광이용효율을 높였다.Among the CMOS image sensor column shared pixel units and CMOS image sensor pixel arrays of the two embodiments of the present invention, the pixel structure arranged in a vertical structure is used, and the connection method of transistors and floating nodes in the pixel structure is improved, The connection line only uses the 0th layer metal connection line and the 1st layer metal connection line as the control line of the device to realize the function of collecting the image information and does not use the metal connection line of the 2nd layer or the upper layer as the control line of the device The number of layers of the metal connection line was reduced, and the height of the medium on the surface of the photodiode Si was effectively lowered so that more light was incident on the photodiode, thereby increasing the light utilization efficiency.
특히 설명해야 할 점으로, 제0층 금속 연결선과 제1층 금속연결선의 사용은 결코 본 발명을 실현하는 유일한 실시방식이 아니며, 제1층 금속 연결선과 제2층 금속 연결선 또는 기타 층의 금속 연결선을 사용해도 본 발명의 화소 구조의 장점을 실현할 수 있다. 제N층 및 제N+1층 금속 연결선의 사용은 구체적인 화소 설계 상황에 따라 결정할 수 있으며, 모두 본 발명이 제시한 금속 연결선 사용 층수의 감소를 실현하여 매질의 높이를 낮추고 광이용효율을 높이는 효과를 구현할 수 있다. 금속 연결선 층수의 화소 구조를 변경하는 핵심 설계 방법은 상기 실시예 1 및 실시예 2와 유사하므로, 여기서는 설명을 생략한다.It should be particularly pointed out that the use of the 0th layer metal connection line and the first layer metal connection line is by no means the only way of realizing the present invention and the connection of the first layer metal connection line and the second layer metal connection line, The advantages of the pixel structure of the present invention can be realized. The use of the Nth layer and the (N + 1) th layer metal connection line can be determined according to a specific pixel design situation. All of the metal connection lines used in the present invention can be reduced to lower the height of the medium, Can be implemented. The core design method for changing the pixel structure of the number of layers of the metal connection lines is similar to that of the first and second embodiments, and thus a description thereof will be omitted here.
또한, 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛의 플로팅 확산영역과 소스팔로워 트랜지스터 드레인을 연결하는 금속 연결선을 전원 금속 연결선으로부터 멀리 떨어지게 함으로써, 플로팅 확산영역의 기생 커패시턴스를 낮추어 신호전자가 신호전압으로 변환되는 폭을 향상시켰다. Further, by making the metal connecting line connecting the floating diffusion region and the source follower transistor drain of the CMOS image sensor column shared pixel unit of the present invention away from the power source metal connection line, the parasitic capacitance of the floating diffusion region is lowered, .
따라서, 본 발명의 CMOS 이미지 센서 컬럼 공유 화소유닛 및 CMOS 이미지 센서 화소 어레이 구조는 소형 면적의 화소 센서의 광이용효율과 변환 이득을 높일 수 있어 광감도가 향상되며, 따라서 소형 면적의 화소 이미지 센서의 이미지 품질을 효과적으로 향상시킬 수 있다.Therefore, the CMOS image sensor column shared pixel unit and the CMOS image sensor pixel array structure of the present invention can improve the light utilization efficiency and conversion gain of the pixel sensor with a small area, Quality can be effectively improved.
이상의 설명은 단지 본 발명의 바람직한 구체적인 실시예일 뿐으로 본 발명의 보호범위는 결코 이에 국한되지 않으며, 누구든지 본 기술 분야를 숙지하는 기술자가 본 발명이 개시한 기술 범위 내에서 용이하게 생각해낼 수 있는 변화와 교체는 모두 본 발명의 보호 범위 내에 포함되어야 할 것이다. 따라서, 본 발명의 보호범위는 마땅히 청구항의 보호범위를 기준으로 하여야 한다.
While the present invention has been described with reference to exemplary embodiments, it is to be understood that the invention is not limited to the disclosed embodiments, but, on the contrary, is intended to cover various modifications and equivalent arrangements included within the spirit and scope of the invention. And substitutions should be included within the scope of protection of the present invention. Therefore, the scope of protection of the present invention should be based on the protection scope of the claims.
Claims (4)
2열의 화소로 한 그룹의 화소유닛을 구성하며, 2개의 화소가 컬럼 내에서 선택 트랜지스터, 소스팔로워 트랜지스터, 리셋 트랜지스터 및 플로팅 확산영역을 공유하는 것을 특징으로 하는 CMOS 이미지 센서 컬럼 공유 화소유닛.
In a CMOS image sensor column shared pixel unit including a photoelectric diode, a charge transfer transistor, a select transistor, a source follower transistor, a reset transistor, a floating diffusion region, and a metal connection line in a single pixel,
Wherein the pixels constitute a group of pixel units in two columns, and two pixels share a selection transistor, a source follower transistor, a reset transistor and a floating diffusion region in the column.
상기 플로팅 확산영역과 소스팔로워 트랜지스터 게이트는 컬럼 방향에서 제1층 금속 연결선으로 연결되며, 이 금속 연결선은 전원 금속 연결선으로부터 멀리 떨어져 있는 것을 특징으로 하는 CMOS 이미지 센서 컬럼 공유 화소유닛.
The method according to claim 1,
Wherein the floating diffusion region and the source follower transistor gate are connected by a first layer metal connection line in the column direction and the metal connection line is remote from the power supply metal connection line.
다수 그룹의 제 1항 또는 2항의 상기 CMOS 이미지 센서 컬럼 공유 화소유닛을 포함하며, 다수 그룹의 화소유닛은 수직 및 수평 방향에서 2차원 화소 어레이로 배열되어, 상기 2차원 화소 어레이에서 제0층 금속 연결선 및 제1층 금속 연결선을 포함하는 2층의 금속 연결선을 사용하여 연결되는 것을 특징으로 하는 CMOS 이미지 센서 화소 어레이.
In a kind of CMOS image sensor pixel array,
A plurality of groups of said CMOS image sensor column shared pixel units of claim 1 or 2, wherein a plurality of pixel units are arranged in a two-dimensional pixel array in vertical and horizontal directions, Layer metal connection line including a connection line and a first-layer metal connection line.
상기 2차원 화소 어레이 중, 컬럼 방향에서 동일한 컬럼 화소 간의 전원선과 컬럼 신호 출력선은 제1층 금속 연결선을 사용하여 연결되고;
상기 2차원 화소 어레이 중, 로우 방향에서 동일한 로우 화소 간의 트랜지스터 소자 제어선은 제0층 금속 연결선을 사용하여 연결되는 것을 특징으로 하는 CMOS 이미지 센서 화소 어레이.
The method of claim 3,
A power line and a column signal output line between the same column pixel in the column direction among the two-dimensional pixel arrays are connected using a first layer metal connecting line;
Wherein among the two-dimensional pixel arrays, transistor element control lines between the same row pixels in the row direction are connected using a zeroth-layer metal connection line.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210359361.6 | 2012-09-24 | ||
| CN201210359361.6A CN102856339B (en) | 2012-09-24 | 2012-09-24 | Cmos image sensor row share pixel cell and pel array |
| PCT/CN2012/086673 WO2014044003A1 (en) | 2012-09-24 | 2012-12-14 | Column sharing pixel unit and pixel array of cmos image sensor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20150063365A true KR20150063365A (en) | 2015-06-09 |
Family
ID=47402766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020157004568A KR20150063365A (en) | 2012-09-24 | 2012-12-14 | Column sharing pixel unit and pixel array of cmos image sensor |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2015534271A (en) |
| KR (1) | KR20150063365A (en) |
| CN (1) | CN102856339B (en) |
| WO (1) | WO2014044003A1 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137642B (en) * | 2013-03-21 | 2015-11-18 | 北京思比科微电子技术股份有限公司 | The pixel cell of cmos image sensor and cmos image sensor |
| CN103165636B (en) * | 2013-03-21 | 2015-10-21 | 北京思比科微电子技术股份有限公司 | The pixel cell group of cmos image sensor and cmos image sensor |
| CN103929600B (en) * | 2014-04-30 | 2017-03-15 | 北京思比科微电子技术股份有限公司 | The shared dot structure of high sensitivity cmos image sensor |
| CN111246132A (en) * | 2019-08-22 | 2020-06-05 | 神亚科技股份有限公司 | Image sensor and method for manufacturing the same |
| CN110809883B (en) * | 2019-09-25 | 2021-12-21 | 深圳市汇顶科技股份有限公司 | Electronic device, image sensor, pixel array of image sensor and operation method |
| CN112738433B (en) * | 2020-12-29 | 2023-04-07 | 上海集成电路装备材料产业创新中心有限公司 | Test circuit for completely exhausting voltage of any pixel of CIS pixel array |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3031606B2 (en) * | 1995-08-02 | 2000-04-10 | キヤノン株式会社 | Solid-state imaging device and image imaging device |
| KR20070034063A (en) * | 2004-07-20 | 2007-03-27 | 후지쯔 가부시끼가이샤 | CMOS image pickup device |
| US7714917B2 (en) * | 2005-08-30 | 2010-05-11 | Aptina Imaging Corporation | Method and apparatus providing a two-way shared storage gate on a four-way shared pixel |
| CN102158663B (en) * | 2011-04-15 | 2013-09-11 | 北京思比科微电子技术股份有限公司 | CMOS (Complementary Metal Oxide Semiconductor) image sensor pixel and control time sequence thereof |
| CN102595057B (en) * | 2012-02-27 | 2014-09-24 | 北京思比科微电子技术股份有限公司 | CMOS (complementary metal-oxide-semiconductor transistor) image sensor pixel and control time sequence thereof |
-
2012
- 2012-09-24 CN CN201210359361.6A patent/CN102856339B/en active Active
- 2012-12-14 JP JP2015532273A patent/JP2015534271A/en active Pending
- 2012-12-14 WO PCT/CN2012/086673 patent/WO2014044003A1/en active Application Filing
- 2012-12-14 KR KR1020157004568A patent/KR20150063365A/en not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| CN102856339A (en) | 2013-01-02 |
| CN102856339B (en) | 2015-09-02 |
| JP2015534271A (en) | 2015-11-26 |
| WO2014044003A1 (en) | 2014-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11081514B2 (en) | Image sensors and methods of forming the same | |
| US9911777B2 (en) | Image sensors using different photoconversion region isolation structures for different types of pixel regions | |
| CN107786822B (en) | Image sensor with a plurality of pixels | |
| CN110611780B (en) | Small pixels with dual conversion gain providing high dynamic range | |
| US9728565B2 (en) | Low full-well capacity image sensor with high sensitivity | |
| US20130049082A1 (en) | Solid-state imaging device and electronic apparatus | |
| JP2016127264A (en) | Solid state image sensor, manufacturing method of the same, and electronic apparatus | |
| KR20150063365A (en) | Column sharing pixel unit and pixel array of cmos image sensor | |
| CN109065555B (en) | Image sensor and a method of manufacturing the same | |
| CN103685998A (en) | Solid state imaging device | |
| JP5650337B2 (en) | CMOS image sensor pixel and control sequence thereof | |
| KR20150077996A (en) | CMOS Image Sensor based on a Thin-Film on ASIC and operating method thereof | |
| US9165966B2 (en) | CMOS image sensors including an isolation region adjacent a light-receiving region | |
| CN102387316A (en) | Pixel unit and image sensor with high dynamic range | |
| WO2016104177A1 (en) | Solid-state image capture element, method for manufacturing same, and electronic component | |
| KR20170094693A (en) | Image sensor | |
| KR20240010546A (en) | Light detecting device and electronic device | |
| CN104934453A (en) | Solid-state imaging device | |
| KR20150060675A (en) | COLUMN SHARING 2x2 PIXEL UNIT AND PIXEL ARRAY OF CMOS IMAGE SENSOR | |
| KR102114343B1 (en) | Sensing Pixel and Image Sensor including Thereof | |
| US7910966B2 (en) | Solid state imaging device including a semiconductor substrate on which a plurality of pixel cells have been formed | |
| KR20210010017A (en) | Image Sensor | |
| TW201537738A (en) | CMOS image sensor and method of manufacturing the same | |
| CN109887947B (en) | Image sensor with compact design layout | |
| CN112864183A (en) | Pixel structure for improving transmission delay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |