KR20150061755A - Organic light emitting display device and method for driving the same - Google Patents

Organic light emitting display device and method for driving the same Download PDF

Info

Publication number
KR20150061755A
KR20150061755A KR1020130145838A KR20130145838A KR20150061755A KR 20150061755 A KR20150061755 A KR 20150061755A KR 1020130145838 A KR1020130145838 A KR 1020130145838A KR 20130145838 A KR20130145838 A KR 20130145838A KR 20150061755 A KR20150061755 A KR 20150061755A
Authority
KR
South Korea
Prior art keywords
data
voltage
scan
pulse width
light emitting
Prior art date
Application number
KR1020130145838A
Other languages
Korean (ko)
Inventor
김민철
김인환
전병근
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130145838A priority Critical patent/KR20150061755A/en
Publication of KR20150061755A publication Critical patent/KR20150061755A/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

The present invention relates to an organic light emitting display device and a driving method thereof. The organic light emitting display device according to the embodiment of the present invention includes a display panel which includes pixels which are formed with a matrix type in an intersection region between data lines and gate lines, a data driving unit which supplies data voltages to the data lines, and a scan driving unit which successively supplies scan signals to the scan lines. The data driving unit selects any one division voltage among a plurality of division voltages according to digital video data, controls the supply period of the selected division voltage, and supplies the data voltage to the data line.

Description

유기전계발광 표시장치와 그의 구동방법{ORGANIC LIGHT EMITTING DISPLAY DEVICE AND METHOD FOR DRIVING THE SAME} TECHNICAL FIELD [0001] The present invention relates to an organic electroluminescent display device,

본 발명은 유기전계발광 표시장치와 그의 구동방법에 관한 것이다.
The present invention relates to an organic light emitting display and a driving method thereof.

최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 다양한 평판표시장치들이 개발되고 있다. 평판표시장치로는 액정표시장치(Liquid Crystal Display), 전계방출 표시장치(Field Emission Display), 플라즈마 표시패널(Plasma Display Panel), 유기전계발광 표시장치(Organic Light Emitting Display) 등이 있다.2. Description of the Related Art Various flat panel display devices capable of reducing weight and volume, which are disadvantages of cathode ray tubes (CRTs), have recently been developed. Examples of the flat panel display include a liquid crystal display, a field emission display, a plasma display panel, and an organic light emitting display.

평판표시장치들 중에서 유기전계발광 표시장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기발광다이오드(Organic Light Emitting Diode : OLED)를 이용하여 화상을 표시한다. 유기전계발광 표시장치는 빠른 응답속도를 가짐과 동시에 낮은 소비 전력으로 구동되는 장점이 있다.Of the flat panel display devices, the organic light emitting display device displays an image using an organic light emitting diode (OLED) that generates light by recombination of electrons and holes. The organic electroluminescent display device has advantages of fast response speed and low power consumption.

유기전계발광 표시장치의 표시패널은 매트릭스 형태로 배치된 다수의 화소들을 포함한다. 화소들 각각은 스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 트랜지스터(transistor), 게이트 전극의 전압에 따라 드레인-소스간 전류(Ids)의 양을 조절하는 구동 트랜지스터, 구동 트랜지스터의 드레인-소스간 전류(Ids)에 따라 발광하는 유기발광다이오드 등을 포함한다.A display panel of an organic light emitting display includes a plurality of pixels arranged in a matrix form. Each of the pixels includes a scan transistor for supplying a data voltage of a data line in response to a scan signal of a scan line, a drive transistor for controlling an amount of a drain-source current Ids according to a voltage of the gate electrode, And an organic light emitting diode that emits light according to the drain-source current Ids of the organic light emitting diode.

유기발광다이오드에 공급되는 구동 트랜지스터의 드레인-소스간 전류(Ids)는 수학식 1과 같이 표현될 수 있다.The drain-source current Ids of the driving transistor supplied to the organic light emitting diode can be expressed by Equation (1).

Figure pat00001
Figure pat00001

수학식 1에서, k'는 구동 트랜지스터의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 트랜지스터의 게이트-소스간 전압, Vth는 구동 트랜지스터의 문턱전압을 의미한다.In Equation 1, k 'denotes a proportional coefficient determined by the structure and physical characteristics of the driving transistor, Vgs denotes a gate-source voltage of the driving transistor, and Vth denotes a threshold voltage of the driving transistor.

구동 트랜지스터의 드레인-소스간 전류(Ids)는 수학식 1과 같이 구동 트랜지스터의 문턱전압(Vth)에 의존한다. 하지만, 구동 트랜지스터의 문턱전압(threshold voltage)은 구동 시간에 따른 열화에 의해 쉬프트(shift)될 수 있다. 특히, 구동 트랜지스터의 문턱전압의 열화 정도는 화소마다 다르므로, 구동 트랜지스터의 문턱전압의 쉬프트 정도 역시 화소마다 다르다. 이로 인해, 표시패널의 화소들의 휘도가 균일하지 않은 문제가 발생할 수 있다.
The drain-source current Ids of the driving transistor depends on the threshold voltage (Vth) of the driving transistor as shown in Equation (1). However, the threshold voltage of the driving transistor can be shifted by deterioration depending on driving time. In particular, since the degree of deterioration of the threshold voltage of the driving transistor differs from pixel to pixel, the degree of shift of the threshold voltage of the driving transistor also varies from pixel to pixel. This may cause a problem that the brightness of the pixels of the display panel is not uniform.

본 발명의 실시 예는 구동 트랜지스터의 문턱전압을 보상함으로써 표시패널의 화소들의 휘도를 균일하게 할 수 있는 유기전계발광 표시장치 및 그 구동방법을 제공한다.
An embodiment of the present invention provides an organic light emitting display device and a method of driving the same that can equalize the brightness of pixels of a display panel by compensating a threshold voltage of a driving transistor.

본 발명의 실시 예에 따른 유기전계발광 표시장치는 데이터 라인들과 게이트 라인들의 교차 영역에 매트릭스 형태로 형성되는 화소들을 포함하는 표시패널; 상기 데이터 라인들에 데이터 전압들을 공급하는 데이터 구동부; 및 상기 스캔 라인들에 스캔 신호들을 순차적으로 공급하는 스캔 구동부를 구비하고, 상기 데이터 구동부는, 디지털 비디오 데이터에 따라 다수의 분압 전압 중 어느 하나의 분압 전압을 선택하고 선택된 상기 분압 전압의 공급 기간을 조정하여 데이터 전압을 데이터 라인에 공급하는 것을 특징으로 한다.An organic light emitting display according to an exemplary embodiment of the present invention includes a display panel including pixels formed in a matrix form at intersections of data lines and gate lines; A data driver for supplying data voltages to the data lines; And a scan driver for sequentially supplying scan signals to the scan lines, wherein the data driver selects one of the divided voltages among the plurality of divided voltages according to the digital video data, So that the data voltage is supplied to the data line.

본 발명의 실시 예에 따른 유기전계발광 표시장치의 구동방법은 데이터 라인들 및 스캔 라인들이 형성되고, 매트릭스 형태로 배열된 화소들이 형성된 표시패널을 구비하고, 상기 화소들 각각은 게이트 전극의 전압에 따라 드레인-소스간 전류를 제어하는 구동 트랜지스터와 상기 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광다이오드를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법에 있어서, 상기 구동 트랜지스터에 온 바이어스를 인가하는 단계; 상기 구동 트랜지스터의 게이트 전극 및 상기 유기발광다이오드의 애노드 전극을 초기화하는 단계; 상기 구동 트랜지스터에 상기 데이터 라인의 데이터 전압을 공급하고 상기 구동 트랜지스터의 문턱전압을 센싱하는 단계; 및 상기 유기발광다이오드를 발광하는 단계를 포함한다.
A method of driving an organic light emitting display according to an exemplary embodiment of the present invention includes a display panel in which data lines and scan lines are formed and pixels arranged in a matrix are formed, And a driving transistor for controlling a current between the source and the drain and an organic light emitting diode for emitting light according to a current between the drain and the source of the driving transistor. Applying an on-bias; Initializing a gate electrode of the driving transistor and an anode electrode of the organic light emitting diode; Supplying a data voltage of the data line to the driving transistor and sensing a threshold voltage of the driving transistor; And emitting the organic light emitting diode.

본 발명의 실시 예는 구동 트랜지스터의 문턱전압을 보상할 수 있다. 그 결과, 본 발명의 실시 예는 유기발광다이오드에 공급되는 구동 트랜지스터의 드레인-소스간 전류가 구동 트랜지스터의 문턱전압에 의존하지 않으므로, 표시패널의 화소들의 휘도를 균일하게 할 수 있다.The embodiment of the present invention can compensate the threshold voltage of the driving transistor. As a result, in the embodiment of the present invention, since the drain-source current of the driving transistor supplied to the organic light emitting diode does not depend on the threshold voltage of the driving transistor, the luminance of the pixels of the display panel can be made uniform.

또한, 본 발명의 실시 예는 디지털 비디오 데이터에 따라 분압 전압들 중 어느 하나를 선택하고, 디지털 비디오 데이터에 따라 펄스 폭 변조신호의 펄스 폭을 제어하여 선택된 분압 전압의 공급 기간을 조정한다. 그 결과, 본 발명의 실시 예는 펄스 폭 변조신호만을 이용하여 데이터 전압을 공급할 때보다 계조 표현력을 높일 수 있다.
The embodiment of the present invention also selects one of the divided voltages according to the digital video data and controls the pulse width of the pulse width modulation signal according to the digital video data to adjust the supply period of the selected divided voltage. As a result, the embodiment of the present invention can enhance the gradation expressing power as compared with the case of supplying the data voltage using only the pulse width modulation signal.

도 1은 본 발명의 실시 예에 따른 유기전계발광 표시장치를 보여주는 블록도.
도 2는 도 1의 화소를 상세히 보여주는 회로도.
도 3은 도 2의 화소에 공급되는 제k-1 및 제k 스캔 신호, 제k 발광 신호를 보여주는 파형도.
도 4는 제1 내지 제3 기간 동안 화소의 동작을 보여주는 흐름도.
도 5a 내지 도 5c는 제1 내지 제3 기간 동안 화소의 전류 흐름을 보여주는 등가 회로도.
도 6은 구동 TFT의 게이트 전극에 공급되는 데이터 전압의 범위와 제1 전원전압을 보여주는 일 예시도면.
도 7은 도 1의 데이터 구동부를 상세히 보여주는 일 예시도면.
도 8은 도 7의 데이터 구동부의 데이터 구동방법을 보여주는 흐름도.
도 9는 감마 커브를 보여주는 일 예시도면.
도 10은 스위치 소자에 공급되는 펄스 폭 변조신호를 보여주는 일 예시도면.
도 11은 펄스 폭 변조신호의 펄스 폭과 분압 전압들에 따른 데이터 전압들을 보여주는 일 예시도면.1 is a block diagram showing an organic light emitting display according to an embodiment of the present invention.
2 is a circuit diagram showing the pixel of FIG. 1 in detail;
FIG. 3 is a waveform diagram showing k-th and k-th scan signals and k-th emission signals supplied to the pixel of FIG. 2;
4 is a flow chart showing the operation of a pixel during the first to third periods;
5A to 5C are equivalent circuit diagrams showing the current flow of a pixel during the first to third periods.
6 is an exemplary view showing a range of a data voltage supplied to a gate electrode of a driving TFT and a first power supply voltage.
7 is an exemplary view showing the data driver of FIG. 1 in detail;
8 is a flowchart showing a data driving method of the data driver of FIG.
Figure 9 is an example showing a gamma curve;
10 is an exemplary view showing a pulse width modulation signal supplied to a switch element;
11 is an exemplary view showing data voltages according to pulse widths and divided voltages of a pulse width modulated signal;

이하 첨부된 도면을 참조하여 유기전계발광 표시장치를 중심으로 본 발명에 따른 바람직한 실시 예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The names of components used in the following description are selected in consideration of ease of specification, and may be different from actual product names.

도 1은 본 발명의 실시 예에 따른 유기전계발광 표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시 예에 따른 유기전계발광 표시장치는 표시패널(10), 데이터 구동부(20), 스캔 구동부(30), 타이밍 제어부(40), 전원 공급원 (50) 등을 구비한다.1 is a block diagram illustrating an organic light emitting display according to an exemplary embodiment of the present invention. 1, an organic light emitting display according to an exemplary embodiment of the present invention includes a display panel 10, a data driver 20, a scan driver 30, a timing controller 40, a power source 50, Respectively.

표시패널(10)에는 데이터 라인들(DL1~DLm, m은 2 이상의 양의 정수)과 스캔 라인들(SL1~SLn+1, n은 2 이상의 양의 정수)이 서로 교차되도록 형성된다. 또한, 표시패널(10)에는 스캔 라인들(SL1~SLn+1)과 나란하게 발광 라인들(EML1~EMLn)이 형성된다. 또한, 표시패널(10)에는 매트릭스 형태로 배치된 화소(P)들이 형성된다. 표시패널(10)의 화소(P)에 대한 자세한 설명은 도 2를 결부하여 후술한다.The display panel 10 is formed such that the data lines DL1 to DLm, m is a positive integer of 2 or more, and the scan lines SL1 to SLn + 1, where n is a positive integer of 2 or more. In addition, the display panel 10 is formed with emission lines EML1 to EMLn in parallel with the scan lines SL1 to SLn + 1. In addition, in the display panel 10, pixels P arranged in a matrix form are formed. A detailed description of the pixel P of the display panel 10 will be given later with reference to FIG.

데이터 구동부(20)는 다수의 소스 드라이브 집적회로(Integrated Circuit, 이하 "IC"라 칭함)들을 포함한다. 소스 드라이브 IC들 각각은 타이밍 제어부(40)로부터 소스 타이밍 제어신호(DCS)와 디지털 비디오 데이터(DATA)를 입력받는다. 소스 드라이브 IC들 각각은 소스 타이밍 제어신호(DCS)에 응답하여 디지털 비디오 데이터(DATA)에 따라 데이터 전압들을 표시패널(10)의 데이터 라인(DL)들에 공급한다. 데이터 구동부(20)에 대한 자세한 설명은 도 7을 결부하여 후술한다.The data driver 20 includes a plurality of source drive integrated circuits (ICs). Each of the source drive ICs receives the source timing control signal DCS and the digital video data DATA from the timing controller 40. Each of the source drive ICs supplies data voltages to the data lines DL of the display panel 10 in accordance with the digital video data DATA in response to the source timing control signal DCS. A detailed description of the data driver 20 will be given later with reference to FIG.

스캔 구동부(30)는 스캔 신호 출력회로 및 발광 신호 출력회로 등을 포함한다. 스캔 신호 출력회로 및 발광 신호 출력회로 각각은 스캔 타이밍 제어신호(SCS)에 응답하여 순차적으로 출력신호를 발생하는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 화소(P)의 트랜지스터 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터, 및 출력 버퍼 등을 포함할 수 있다.The scan driver 30 includes a scan signal output circuit and a light emission signal output circuit. Each of the scan signal output circuit and the light emission signal output circuit includes a shift register for sequentially generating an output signal in response to the scan timing control signal SCS, a shift register for converting the output signal of the shift register into a swing width suitable for driving the transistor of the pixel A level shifter, and an output buffer, for example.

스캔 신호 출력회로는 표시패널(10)의 스캔 라인들(SL1~SLn+1)에 스캔 신호들을 순차적으로 출력한다. 표시패널(10)의 스캔 신호들은 데이터 전압들에 동기화하여 출력되므로, 스캔 신호가 공급되는 화소(P)들에 데이터 전압들이 공급된다. 발광 신호 출력회로는 표시패널(10)의 발광 라인들(EML1~EMLn)에 발광 신호들을 순차적으로 출력한다. The scan signal output circuit sequentially outputs scan signals to the scan lines (SL1 to SLn + 1) of the display panel (10). Since the scan signals of the display panel 10 are output in synchronization with the data voltages, the data voltages are supplied to the pixels P to which the scan signals are supplied. The light emitting signal output circuit sequentially outputs the light emitting signals to the light emitting lines (EML1 to EMLn) of the display panel (10).

타이밍 제어부(40)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 호스트 시스템(미도시)으로부터 디지털 비디오 데이터(DATA)를 입력받는다. 타이밍 제어부(40)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호(Data Enable), 도트 클럭(Dot Clock) 등의 타이밍 신호를 입력받는다. 타이밍 제어부(40)는 타이밍 신호에 기초하여 데이터 구동부(20)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS)를 포함한다. 타이밍 제어부(40)는 스캔 타이밍 제어신호(SCS)를 스캔 구동부(30)로 출력하고, 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다.The timing controller 40 receives digital video data (DATA) from a host system (not shown) through an interface such as an LVDS (Low Voltage Differential Signaling) interface or a TMDS (Transition Minimized Differential Signaling) interface. The timing controller 40 receives timing signals such as a vertical synchronization signal, a horizontal synchronization signal, a data enable signal (Data Enable), and a dot clock (Dot Clock). The timing controller 40 generates timing control signals for controlling the operation timings of the data driver 20 and the scan driver 30 based on the timing signals. The timing control signals include a scan timing control signal SCS for controlling the operation timing of the scan driver 30 and a data timing control signal DCS for controlling the operation timing of the data driver 20. [ The timing controller 40 outputs a scan timing control signal SCS to the scan driver 30 and a data timing control signal DCS to the data driver 20.

전원 공급원(50)은 표시패널(10)의 화소(P)들에 제1 전원전압 라인(VGHL)을 통해 제1 전원전압(VGH)을 공급하고, 제2 전원전압 라인(VDDL)을 통해 제2 전원전압(ELVDD)을 공급하며, 제3 전원전압 라인(VSSL)을 통해 제3 전원전압(ELVSS)을 공급한다. 제1 전원전압(VGH)은 데이터 전압들보다 소정의 전위만큼 높은 전압인 게이트 하이 전압으로 설정될 수 있다. 또한, 제2 전원전압(ELVDD)은 고전위 전압이며, 제3 전원전압(ELVSS)은 저전위 전압일 수 있다. 제2 전원전압(ELVDD)은 제3 전원전압(ELVSS)보다 높은 레벨의 전압이다.The power supply source 50 supplies the first power voltage VGH to the pixels P of the display panel 10 through the first power voltage line VGHL and the first power voltage VGH via the second power voltage line VDDL 2 supply voltage ELVDD, and supplies the third power supply voltage ELVSS through the third power supply voltage line VSSL. The first power supply voltage VGH may be set to a gate high voltage which is a voltage higher than the data voltages by a predetermined potential. Also, the second power source voltage ELVDD may be a high potential voltage, and the third power source voltage ELVSS may be a low potential voltage. The second power supply voltage ELVDD is a voltage higher than the third power supply voltage ELVSS.

또한, 전원 공급원(50)은 소정의 로직 레벨 전압들을 타이밍 제어부(40)로 공급하고, 게이트 온 전압과 게이트 오프 전압을 스캔 구동부(30)로 공급할 수 있다. 게이트 온 전압은 화소(P)의 스위치 소자들의 턴-온 전압을 의미하고, 게이트 오프 전압은 화소(P)의 스위치 소자들의 턴-오프 전압을 의미한다.
Also, the power source 50 may supply predetermined logic level voltages to the timing controller 40, and may supply the gate-on voltage and the gate-off voltage to the scan driver 30. The gate-on voltage means the turn-on voltage of the switch elements of the pixel P, and the gate-off voltage means the turn-off voltage of the switch elements of the pixel P.

도 2는 도 1의 화소를 상세히 보여주는 회로도이다. 도 2를 참조하면, 본 발명의 실시 예에 따른 화소(P)는 구동 트랜지스터(transistor)(DT), 유기발광다이오드(Organic Light Emitting Diode, OLED), 스위치 소자들, 캐패시터(capacitor, C) 등을 포함한다. 스위치 소자들은 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5)를 포함한다.FIG. 2 is a circuit diagram showing the pixel of FIG. 1 in detail. Referring to FIG. 2, a pixel P according to an exemplary embodiment of the present invention includes a driving transistor DT, an organic light emitting diode (OLED), switch elements, a capacitor C, . The switch elements include first through fifth transistors ST1, ST2, ST3, ST4, ST5.

화소(P)는 제k-1(k는 2≤k≤n을 만족하는 양의 정수) 스캔 라인(SLk-1), 제k 스캔 라인(SLk), 제k 발광 라인(EMLk), 및 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터 라인(Dj)에 접속된다. 또한, 화소(P)는 제1 전원전압(VGH)이 공급되는 제1 전원전압 라인(VGHL), 제2 전원전압(ELVDD)이 공급되는 제2 전원전압 라인(VDDL), 및 제3 전원전압(ELVSS)이 공급되는 제3 전원전압 라인(VSSL)에 접속된다. 제1 전원전압(VGH)은 게이트 하이 전압, 제2 전원전압(ELVDD)은 고전위 전압, 제3 전원전압(ELVSS)은 저전위 전압으로 설정될 수 있다.The pixel P includes a scan line SLk-1, a k-th scan line SLk, a k-th light emission line EMLk, and a scan line SLk-1 at k-1 (k is a positive integer satisfying 2? j (j is a positive integer satisfying 1? j? m) data line Dj. The pixel P includes a first power supply voltage line VGHL to which the first power supply voltage VGH is supplied, a second power supply voltage line VDDL to which the second power supply voltage ELVDD is supplied, To the third power supply voltage line VSSL to which the third power supply voltage ELVSS is supplied. The first power supply voltage VGH may be set to a gate high voltage, the second power supply voltage ELVDD may be set to a high potential voltage, and the third power supply voltage ELVSS may be set to a low potential voltage.

구동 트랜지스터(DT)는 게이트 전극의 전압에 따라 드레인-소스간 전류(Ids)를 제어한다. 구동 트랜지스터(DT)의 채널을 통해 흐르는 드레인-소스간 전류(Ids)는 수학식 1과 같이 구동 트랜지스터(DT)의 게이트-소스 간의 전압과 문턱전압 간의 차이의 제곱에 비례한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 노드(N1)에 접속되고, 제1 전극은 제2 노드(N2)에 접속되며, 제2 전극은 제3 노드(N3)에 접속된다. 여기서, 제1 전극은 소스 전극 또는 드레인 전극, 제2 전극은 제1 전극과 다른 전극일 수 있다. 예를 들어, 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다.The driving transistor DT controls the drain-source current Ids according to the voltage of the gate electrode. The drain-source current Ids flowing through the channel of the driving transistor DT is proportional to the square of the difference between the gate-source voltage and the threshold voltage of the driving transistor DT as shown in Equation (1). The gate electrode of the driving transistor DT is connected to the first node N1, the first electrode is connected to the second node N2, and the second electrode is connected to the third node N3. Here, the first electrode may be a source electrode or a drain electrode, and the second electrode may be a different electrode from the first electrode. For example, when the first electrode is a source electrode, the second electrode may be a drain electrode.

유기발광다이오드(OLED)는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 따라 발광한다. 유기발광다이오드(OLED)의 발광량은 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)에 비례할 수 있다. 유기발광다이오드(OLED)의 애노드 전극은 제5 트랜지스터(ST5)의 제2 전극에 접속되며, 캐소드 전극은 저전위 전압 라인(VSSL)에 접속된다.The organic light emitting diode OLED emits light in accordance with the drain-source current Ids of the driving transistor DT. The amount of light emission of the organic light emitting diode OLED may be proportional to the drain-source current Ids of the driving transistor DT. The anode electrode of the organic light emitting diode OLED is connected to the second electrode of the fifth transistor ST5, and the cathode electrode thereof is connected to the low potential voltage line VSSL.

제1 트랜지스터(ST1)는 제2 노드(N2)와 제1 전원전압 라인(VGHL) 사이에 접속된다. 제1 트랜지스터(ST1)는 제k-1 스캔 라인(SLk-1)의 스캔 신호에 의해 턴-온되어 제2 노드(N2)와 제1 전원전압 라인(VGHL)을 접속한다. 이로 인해, 제2 노드(N2)에는 제1 전원전압(VGH)이 공급된다. 제1 트랜지스터(ST1)의 게이트 전극은 제k-1 스캔 라인(SLk-1)에 접속되고, 제1 전극은 제1 전원전압 라인(VGHL)에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.The first transistor ST1 is connected between the second node N2 and the first power supply voltage line VGHL. The first transistor ST1 is turned on by the scan signal of the (k-1) th scan line SLk-1 to connect the second node N2 to the first power source voltage line VGHL. As a result, the first power supply voltage VGH is supplied to the second node N2. The gate electrode of the first transistor ST1 is connected to the (k-1) th scan line SLk-1, the first electrode of the first transistor ST1 is connected to the first power supply voltage line VGHL, .

제2 트랜지스터(ST2)는 제1 노드(N1)와 제3 노드(N3) 사이에 접속된다. 제2 트랜지스터(ST2)는 제k-1 스캔 라인(SLk-1)의 스캔 신호에 의해 턴-온되어 제1 노드(N1)와 제3 노드(N3)를 접속한다. 이 경우, 구동 트랜지스터(DT)의 게이트 전극과 제2 전극이 접속되므로, 구동 트랜지스터(DT)는 다이오드(diode)로 구동한다. 제2 트랜지스터(ST2)의 게이트 전극은 제k-1 스캔 라인(SLk-1)에 접속되고, 제1 전극은 제3 노드(N3)에 접속되며, 제2 전극은 제1 노드(N1)에 접속된다.The second transistor ST2 is connected between the first node N1 and the third node N3. The second transistor ST2 is turned on by the scan signal of the (k-1) th scan line SLk-1 to connect the first node N1 and the third node N3. In this case, since the gate electrode of the driving transistor DT is connected to the second electrode, the driving transistor DT is driven by a diode. The gate electrode of the second transistor ST2 is connected to the (k-1) th scan line SLk-1, the first electrode is connected to the third node N3, and the second electrode is connected to the first node N1 Respectively.

제3 트랜지스터(ST3)는 제1 노드(N1)와 제j 데이터 라인(Dj) 사이에 접속된다. 제3 트랜지스터(ST3)는 제k 스캔 라인(SLk)의 스캔 신호에 의해 턴-온되어 제1 노드(N1)와 제j 데이터 라인(Dj)을 접속한다. 이로 인해, 제1 노드(N1)는 데이터 전압으로 방전된다. 제3 트랜지스터(ST3)의 게이트 전극은 제k 스캔 라인(SLk)에 접속되고, 제1 전극은 제1 노드(N1)에 접속되며, 제2 전극은 제j 데이터 라인(Dj)에 접속된다.The third transistor ST3 is connected between the first node N1 and the jth data line Dj. The third transistor ST3 is turned on by the scan signal of the kth scan line SLk to connect the first node N1 to the jth data line Dj. As a result, the first node N1 is discharged to the data voltage. The gate electrode of the third transistor ST3 is connected to the kth scan line SLk, the first electrode thereof is connected to the first node N1, and the second electrode thereof is connected to the jth data line Dj.

제4 트랜지스터(ST4)는 제2 전원전압 라인(VDDL)과 제2 노드(N2) 사이에 접속된다. 제4 트랜지스터(ST4)는 제k 발광 라인(EMLk)의 발광 신호에 의해 턴-온되어 제2 노드(N2)와 제2 전원전압 라인(VDDL)을 접속한다. 이로 인해, 제2 노드(N2)에는 제2 전원전압(ELVDD)이 공급된다. 제4 트랜지스터(ST4)의 게이트 전극은 제k발광 라인(EMLk)에 접속되고, 제1 전극은 제2 전원전압 라인(VDDL)에 접속되며, 제2 전극은 제2 노드(N2)에 접속된다.The fourth transistor ST4 is connected between the second power supply voltage line VDDL and the second node N2. The fourth transistor ST4 is turned on by the emission signal of the kth emission line EMLk to connect the second node N2 and the second power supply voltage line VDDL. As a result, the second power supply voltage ELVDD is supplied to the second node N2. The gate electrode of the fourth transistor ST4 is connected to the kth light emitting line EMLk, the first electrode thereof is connected to the second power supply voltage line VDDL, and the second electrode thereof is connected to the second node N2 .

제5 트랜지스터(ST5)는 제3 노드(N3)와 유기발광다이오드(OLED)의 애노드 전극 사이에 접속된다. 제5 트랜지스터(ST5)는 제k 발광 라인(EMLk)의 발광 신호에 의해 턴-온되어 제3 노드(N3)와 유기발광다이오드(OLED)의 애노드 전극을 접속한다. 제5 트랜지스터(ST5)의 게이트 전극은 제k 발광 라인(EMLk)에 접속되고, 제1 전극은 제3 노드(N3)에 접속되며, 제2 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속된다. 제4 및 제5 트랜지스터(T4, T5)의 턴-온에 의해, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)가 유기발광다이오드(OLED)에 공급된다.The fifth transistor ST5 is connected between the third node N3 and the anode electrode of the organic light emitting diode OLED. The fifth transistor ST5 is turned on by the emission signal of the kth emission line EMLk to connect the third node N3 to the anode electrode of the organic light emitting diode OLED. The gate electrode of the fifth transistor ST5 is connected to the kth light emitting line EMLk, the first electrode thereof is connected to the third node N3, and the second electrode is connected to the anode electrode of the organic light emitting diode OLED do. The drain-source current Ids of the driving transistor DT is supplied to the organic light emitting diode OLED by the turn-on of the fourth and fifth transistors T4 and T5.

캐패시터(C)는 제1 노드(N1)와 제2 전원전압 라인(VDDL) 사이에 접속되어 제1 노드(N1)의 전압을 유지한다. 캐패시터(C)의 일측 전극은 제1 노드(N1)에 접속되고, 타측 전극은 제2 전원전압 라인(VDDL)에 접속된다.The capacitor C is connected between the first node N1 and the second power supply voltage line VDDL to maintain the voltage of the first node N1. One electrode of the capacitor C is connected to the first node N1 and the other electrode is connected to the second power supply voltage line VDDL.

제1 노드(N1)는 구동 트랜지스터(DT)의 게이트 전극에 접속된 게이트 노드에 해당한다고 볼 수 있다. 제1 노드(N1)는 구동 트랜지스터(DT)의 게이트 전극, 제2 트랜지스터(ST3)의 제2 전극, 제3 트랜지스터(ST3)의 제1 전극, 및 캐패시터(C)의 일측 전극의 접점이다. 제2 노드(N2)는 구동 트랜지스터(DT)의 제1 전극에 접속된 소스 노드에 해당한다고 볼 수 있다. 제2 노드(N2)는 구동 트랜지스터(DT)의 제1 전극, 제1 트랜지스터(ST1)의 제2 전극, 및 제4 트랜지스터(T4)의 제2 전극의 접점이다. 제3 노드(N3)는 구동 트랜지스터(DT)의 제2 전극에 접속된 드레인 노드에 해당한다고 볼 수 있다. 제3 노드(N3)는 구동 트랜지스터(DT)의 제2 전극, 제2 트랜지스터(ST2)의 제1 전극, 및 제5 트랜지스터(ST5)의 제1 전극의 접점이다.The first node N1 may correspond to a gate node connected to the gate electrode of the driving transistor DT. The first node N1 is a contact point between the gate electrode of the driving transistor DT, the second electrode of the second transistor ST3, the first electrode of the third transistor ST3, and one electrode of the capacitor C. And the second node N2 corresponds to the source node connected to the first electrode of the driving transistor DT. The second node N2 is a contact point of the first electrode of the driving transistor DT, the second electrode of the first transistor ST1, and the second electrode of the fourth transistor T4. And the third node N3 corresponds to a drain node connected to the second electrode of the driving transistor DT. The third node N3 is a contact point of the second electrode of the driving transistor DT, the first electrode of the second transistor ST2, and the first electrode of the fifth transistor ST5.

제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT) 각각의 반도체 층은 폴리 실리콘(Poly Silicon)으로 형성될 수 있으나, 이에 한정되지 않으며, a-Si, 및 산화물 반도체, 특히 옥사이드(Oxide) 중 어느 하나로 형성될 수도 있다. 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT) 각각의 반도체 층이 폴리 실리콘으로 형성되는 경우, 그를 형성하기 위한 공정은 저온 폴리 실리콘(Low Temperature Poly Silicon: LTPS) 공정일 수 있다.The semiconductor layer of each of the first to fifth transistors ST1 to ST5 and the driving transistor DT may be formed of polysilicon, but not limited thereto, a-Si, And an oxide semiconductor, particularly, oxide. When the semiconductor layers of the first through fifth transistors ST1, ST2, ST3, ST4, and ST5 and the driving transistor DT are formed of polysilicon, the process for forming the same is performed using a low temperature polysilicon : LTPS) process.

또한, 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않으며, N 타입 MOSFET으로 형성될 수도 있다. 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5), 및 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, N 타입 MOSFET의 특성에 맞도록 도 3의 타이밍 도는 수정되어야 할 것이다.Although the first to fifth transistors ST1, ST2, ST3, ST4 and ST5 and the driving transistor DT are formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), the present invention is not limited thereto , And an N-type MOSFET. When the first to fifth transistors ST1, ST2, ST3, ST4, ST5 and the driving transistor DT are formed of N-type MOSFETs, the timing diagram of FIG. 3 should be modified to suit the characteristics of the N- .

제1 내지 제3 전원전압(VGH, ELVDD, ELVSS)은 구동 트랜지스터(DT)의 특성, 유기발광다이오드(OLED)의 특성 등을 고려하여 설정될 수 있다. 제1 전원전압(VGH)은 데이터 전압보다 높은 레벨의 전압이고, 제2 전원전압(ELVDD)은 제3 전원전압(ELVSS)보다 높은 레벨의 전압이다.
The first to third power supply voltages VGH, ELVDD and ELVSS may be set in consideration of the characteristics of the driving transistor DT and the characteristics of the organic light emitting diode OLED. The first power source voltage VGH is a voltage level higher than the data voltage and the second power source voltage ELVDD is a voltage level higher than the third power source voltage ELVSS.

도 3은 도 2의 화소에 공급되는 제k-1 및 제k 스캔 신호, 제k 발광 신호를 보여주는 파형도이다. 도 3에는 제q(q는 양의 정수) 및 제q+1 프레임 기간(FRq, FRq+1) 동안 표시패널(10)의 제k-1 스캔 라인(SLk-1)에 공급되는 제k-1 스캔 신호(SCANk-1), 제k 스캔 라인(SLk)에 공급되는 제k 스캔 신호(SCANk), 및 제k 발광 라인(EMLk)에 공급되는 제k 발광 신호(EMk)가 나타나 있다.FIG. 3 is a waveform diagram showing k-th and k-th scan signals and k-th emission signals supplied to the pixel of FIG. 3, the k-th scan line SLk-1 supplied to the (k-1) th scan line SLk-1 of the display panel 10 during the qth (q is a positive integer) 1 scan signal SCANk-1 supplied to the kth scan line SLk and a kth scan signal SCANk supplied to the k scan line SLk and a kth emission signal EMk supplied to the kth emission line EMLk.

도 3을 참조하면, 제k-1 스캔 신호(SCANk-1)는 제1 및 제2 트랜지스터(ST1, ST2)를 제어하기 위한 신호이고, 제k 스캔 신호(SCANk)는 제3 트랜지스터(ST3)를 제어하기 위한 신호이며, 및 제k 발광 신호(EMk)는 제4 및 제5 트랜지스터(ST4, ST5)를 제어하기 위한 신호이다. 스캔 신호들과 발광 신호들 각각은 1 프레임 기간을 주기로 발생한다.3, the kth scan signal SCANk-1 is a signal for controlling the first and second transistors ST1 and ST2, the kth scan signal SCANk is a signal for controlling the third transistor ST3, And the kth emission signal EMk is a signal for controlling the fourth and fifth transistors ST4 and ST5. Each of the scan signals and the light emission signals occurs in a period of one frame period.

스캔 신호들 각각은 도 3과 같이 1 수평 기간(1H) 동안 게이트 온 전압(Von)으로 발생할 수 있다. 1 수평 기간(1H)은 표시패널(10)의 어느 한 스캔 라인에 접속된 화소(P)들 각각에 데이터 전압이 공급되는 1 수평 라인 스캐닝 기간을 지시한다. 데이터 전압들은 스캔 신호들에 동기화하여 데이터 라인들(DL1~DLm)에 공급된다. 이에 따라, 스캔 신호들이 공급되는 화소(P)들 각각에 데이터 전압이 공급된다.Each of the scan signals may occur at a gate-on voltage Von during one horizontal period (1H) as shown in FIG. One horizontal period (1H) indicates one horizontal line scanning period in which a data voltage is supplied to each of the pixels P connected to one of the scan lines of the display panel 10. [ The data voltages are supplied to the data lines DL1 to DLm in synchronization with the scan signals. Accordingly, the data voltage is supplied to each of the pixels P to which the scan signals are supplied.

1 프레임 기간은 제1 내지 제3 기간(t1~t3)으로 구분될 수 있다. 제1 기간(t1)은 구동 트랜지스터(DT)의 문턱전압을 센싱함과 동시에 구동 트랜지스터(DT)의 게이트 전극을 초기화하는 기간이고, 제2 기간(t2)은 구동 트랜지스터(DT)의 게이트 전극을 데이터 전압으로 방전하는 기간이며, 제3 기간(t3)은 유기발광다이오드(OLED)가 발광하는 기간이다.One frame period may be divided into first to third periods t1 to t3. The first period t1 is a period for sensing the threshold voltage of the driving transistor DT and for initializing the gate electrode of the driving transistor DT and the second period t2 is a period for initializing the gate electrode of the driving transistor DT. And the third period t3 is a period during which the organic light emitting diode OLED emits light.

제k-1 스캔 신호(SCANk-1)는 제1 기간(t1) 동안 게이트 온 전압(Von)으로 발생하고, 제k 스캔 신호(SCANk)는 제2 기간(t2) 동안 게이트 온 전압(Von)으로 발생한다. 제k 발광 신호(EMk)는 제1 및 제2 기간(t1, t2) 동안 게이트 오프 전압(Voff)으로 발생한다. 제1 내지 제3 기간(t1, t2, t3) 각각은 사전 실험을 통해 미리 적절하게 결정될 수 있다. 게이트 온 전압(Von)은 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5) 각각을 턴-온시킬 수 있는 턴-온 전압에 해당한다. 게이트 오프 전압(Voff)은 제1 내지 제5 트랜지스터(ST1, ST2, ST3, ST4, ST5) 각각을 턴-오프시킬 수 있는 턴-오프 전압에 해당한다.
The first k-1 scan signal SCANk-1 is generated at the gate-on voltage Von during the first period t1 and the k-th scan signal SCANk is generated during the second period t2 at the gate- . The kth emission signal EMk is generated at the gate-off voltage Voff during the first and second periods t1 and t2. Each of the first to third periods t1, t2 and t3 may be appropriately determined in advance through a preliminary experiment. The gate-on voltage Von corresponds to a turn-on voltage capable of turning on each of the first through fifth transistors ST1, ST2, ST3, ST4, and ST5. The gate-off voltage Voff corresponds to a turn-off voltage capable of turning off each of the first through fifth transistors ST1, ST2, ST3, ST4, and ST5.

도 4는 제1 내지 제3 기간 동안 화소의 동작을 보여주는 흐름도이다. 도 5a 내지 도 5c는 제1 내지 제3 기간 동안 화소의 전류 흐름을 보여주는 등가 회로도이다. 이하에서, 도 3, 도 4, 및 도 5a 내지 도 5c를 참조하여 제1 내지 제3 기간(t1~t3) 동안 본 발명의 제1 실시 예에 따른 화소(P)의 동작을 상세히 설명한다.4 is a flowchart showing the operation of the pixels during the first to third periods. 5A to 5C are equivalent circuit diagrams showing the current flow of the pixels during the first to third periods. Hereinafter, the operation of the pixel P according to the first exemplary embodiment of the present invention will be described in detail for the first to third periods t1 to t3 with reference to Figs. 3, 4, and 5A to 5C.

첫 번째로, 구동 트랜지스터(DT)의 문턱전압을 센싱함과 동시에 구동 트랜지스터(DT)의 게이트 전극을 초기화하는 제1 기간(t1) 동안 화소(P)의 동작을 설명한다. 제1 기간(t1) 동안 화소(P)에는 도 3과 같이 제k-1 스캔 라인(SLk-1)을 통해 게이트 온 전압(Von)을 갖는 제k-1 스캔 신호(SCANk-1)가 공급된다.First, the operation of the pixel P during the first period t1 for sensing the threshold voltage of the driving transistor DT and initializing the gate electrode of the driving transistor DT will be described. During the first period t1, the (k-1) th scan signal SCANk-1 having the gate-on voltage Von is supplied to the pixel P through the (k-1) th scan line SLk- do.

도 5a를 참조하면, 제1 기간(t1) 동안 제1 및 제2 트랜지스터(ST1, ST2)는 제k-1 스캔 라인(SLk-1)의 제k-1 스캔 신호(SCANk-1)에 의해 턴-온된다. 제1 및 제2 트랜지스터(ST1, ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)는 다이오드로 구동한다. 제1 전원전압(VGH)은 피크 블랙 계조 전압(Vpb)와 구동 트랜지스터(DT)의 문턱전압(Vth)의 합보다 큰 전압으로 설정되므로, 제1 기간(t1) 동안 구동 트랜지스터(DT)의 게이트 전극과 제1 전극 간의 전압 차(Vgs)는 문턱전압(Vth)보다 크다. 이로 인해, 구동 트랜지스터(DT)는 게이트 전극과 제1 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류패스를 형성하게 된다. 그 결과, 제1 기간(t1) 동안 제1 노드(N1)의 전압은 제1 전원전압(VGH)과 구동 트랜지스터(DT)의 문턱전압(Vth) 간의 차전압(VGH-Vth)까지 상승한다. 즉, 제1 기간(t1) 동안 구동 트랜지스터(DT)의 게이트 전극은 제1 전원전압(VGH)과 구동 트랜지스터(DT)의 문턱전압(Vth) 간의 차전압(VGH-Vth)으로 초기화된다. (도 4의 S101)Referring to FIG. 5A, the first and second transistors ST1 and ST2 are turned on by the k-1 scan signal SCANk-1 of the (k-1) th scan line SLk-1 during the first period t1 Turn on. Due to the turn-on of the first and second transistors ST1 and ST2, the driving transistor DT is driven by a diode. The first power source voltage VGH is set to a voltage higher than the sum of the peak black gradation voltage Vpb and the threshold voltage Vth of the driving transistor DT. Therefore, during the first period t1, The voltage difference (Vgs) between the electrode and the first electrode is larger than the threshold voltage (Vth). As a result, the driving transistor DT forms a current path until the voltage difference Vgs between the gate electrode and the first electrode reaches the threshold voltage Vth. As a result, the voltage of the first node N1 rises to the difference voltage VGH-Vth between the first power supply voltage VGH and the threshold voltage Vth of the driving transistor DT during the first period t1. That is, during the first period t1, the gate electrode of the driving transistor DT is initialized to the difference voltage VGH-Vth between the first power supply voltage VGH and the threshold voltage Vth of the driving transistor DT. (S101 in Fig. 4)

두 번째로, 구동 트랜지스터(DT)의 게이트 전극을 데이터 전압으로 방전하는 제2 기간(t2) 동안 화소(P)의 동작을 설명한다. 제2 기간(t2) 동안 화소(P)에는 도 3과 같이 제k 스캔 라인(SLk)을 통해 게이트 온 전압(Von)을 갖는 제k 스캔 신호(SCANk)가 공급된다.Secondly, the operation of the pixel P during the second period t2 for discharging the gate electrode of the driving transistor DT to the data voltage will be described. During the second period t2, the pixel P is supplied with the k-th scan signal SCANk having the gate-on voltage Von through the k-th scan line SLk as shown in FIG.

도 5b를 참조하면, 제2 기간(t2) 동안 제3 트랜지스터(ST3)는 제k 스캔 라인(SLk)의 제k 스캔 신호(SCANk)에 의해 턴-온된다. 제3 트랜지스터(ST3)의 턴-온으로 인해, 제1 노드(N1)는 제j 데이터 라인(Dj)에 접속되므로, 제1 노드(N1)는 제j 데이터 라인(Dj)의 데이터 전압으로 방전된다.Referring to FIG. 5B, during the second period t2, the third transistor ST3 is turned on by the kth scan signal SCANk of the kth scan line SLk. Since the first node N1 is connected to the jth data line Dj due to the turn-on of the third transistor ST3, the first node N1 discharges the data voltage of the jth data line Dj do.

구체적으로, 도 6과 같이 데이터 전압의 범위(data voltage range)는 피크 화이트 계조 전압(Vpw) 내지 피크 블랙 계조 전압(Vpb)에 해당한다. 또한, 제1 전원전압(VGH)은 데이터 전압보다 높은 전압을 가진다. 따라서, 제2 기간(t2) 동안 제1 노드(N1)는 제1 전원전압(VGH)에서 제j 데이터 라인(Dj)의 데이터 전압으로 방전(discharging)된다. 이때, 방전되는 전압량을 ΔVd라고 하면, 제2 기간(t2) 동안 제1 노드(N1)의 전압은 "VGH-Vth-ΔVd"로 방전된다. (도 4의 S102)Specifically, as shown in FIG. 6, the data voltage range corresponds to the peak white gradation voltage Vpw to the peak black gradation voltage Vpb. Also, the first power supply voltage VGH has a voltage higher than the data voltage. Therefore, during the second period t2, the first node N1 is discharged from the first power supply voltage VGH to the data voltage of the jth data line Dj. At this time, if the amount of discharged voltage is DELTA Vd, the voltage of the first node N1 is discharged to "VGH-Vth-DELTA Vd" during the second period t2. (S102 in Fig. 4)

세 번째로, 유기발광다이오드(OLED)가 발광하는 제3 기간(t3) 동안 화소(P)의 동작을 설명한다. 제3 기간(t3) 동안 화소(P)에는 도 3과 같이 제k 발광 라인(EMLk)을 통해 게이트 온 전압(Von)을 갖는 제k 발광 신호(EMk)가 공급된다.Thirdly, the operation of the pixel P during the third period t3 during which the organic light emitting diode OLED emits light will be described. During the third period t3, the pixel P is supplied with the kth emission signal EMk having the gate-on voltage Von through the kth emission line EMLk as shown in Fig.

도 5c를 참조하면, 제3 기간(t3) 동안 제4 및 제5 트랜지스터(ST4, ST5)는 제k 발광 라인(EMLk)의 제k 발광 신호(EMk)에 의해 턴-온된다. 제4 및 제5 TFT(T4, T5)의 턴-온으로 인해, 구동 트랜지스터(DT)는 그의 게이트 전극에 접속된 제1 노드(N1)의 전압에 따라 드레인-소스간 전류(Ids)를 유기발광다이오드(OLED)에 공급한다. 이때, 제1 노드(N1)의 전압은 제3 기간(t3) 동안 캐패시터(C)에 의해 "VGH-Vth-ΔVd"을 유지하므로, 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 수학식 2와 같이 정의될 수 있다.Referring to FIG. 5C, during the third period t3, the fourth and fifth transistors ST4 and ST5 are turned on by the kth emission signal EMk of the kth emission line EMLk. Due to the turn-on of the fourth and fifth TFTs (T4, T5), the driving transistor DT changes the drain-source current Ids according to the voltage of the first node N1 connected to its gate electrode And supplies it to the light emitting diode (OLED). At this time, since the voltage of the first node N1 maintains "VGH-Vth-ΔVd" by the capacitor C during the third period t3, the drain-source current Ids of the driving transistor DT is Can be defined as Equation (2).

Figure pat00002
Figure pat00002

수학식 2에서, k'는 구동 트랜지스터(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 트랜지스터(DT)의 게이트-소스간 전압, Vth는 구동 트랜지스터(DT)의 문턱전압, VGH는 제1 전원전압, ELVDD는 제2 전원전압, ΔVd는 제2 기간(t2) 동안 방전된 전압량을 의미한다. 수학식 2를 정리하면, 수학식 3이 도출된다.In Equation 2, k 'is a proportional coefficient determined by the structure and physical characteristics of the driving transistor DT, Vgs is a gate-source voltage of the driving transistor DT, Vth is a threshold voltage of the driving transistor DT, VGH denotes a first power source voltage, ELVDD denotes a second power source voltage, and? Vd denotes a voltage amount discharged during the second period t2. Summarizing the expression (2), the expression (3) is derived.

Figure pat00003
Figure pat00003

결국, 수학식 3과 같이 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상된다. (도 4의 S103)As a result, the drain-source current Ids of the driving transistor DT does not depend on the threshold voltage Vth of the driving transistor DT as in Equation (3). That is, the threshold voltage Vth of the driving transistor DT is compensated. (S103 in Fig. 4)

이상에서 살펴본 바와 같이, 본 발명의 실시 예는 구동 트랜지스터(DT)의 문턱전압을 보상할 수 있다. 그 결과, 유기발광다이오드(OLED)에 공급되는 구동 트랜지스터(DT)의 드레인-소스간 전류(Ids)는 구동 트랜지스터의 문턱전압(Vth)에 의존하지 않으므로, 본 발명의 실시 예는 표시패널의 화소들의 휘도를 균일하게 할 수 있다.
As described above, the embodiment of the present invention can compensate the threshold voltage of the driving transistor DT. As a result, since the drain-source current Ids of the driving transistor DT supplied to the organic light emitting diode OLED does not depend on the threshold voltage Vth of the driving transistor, It is possible to make the luminance of the pixels uniform.

도 7은 도 1의 데이터 구동부를 상세히 보여주는 일 예시도면이다. 도 8은 도 7의 데이터 구동부의 데이터 구동방법을 보여주는 흐름도이다. 도 7을 참조하면, 데이터 구동부(20)는 제어회로(21), 분압 회로(22), 멀티플렉서(23), 및 스위치 소자(SW)를 구비한다. 본 발명의 실시 예에 따른 데이터 구동부(20)는 도 7과 같이 디지털 비디오 데이터(DATA)에 따라 다수의 분압 전압(Vp1, Vp2, …, Vpi-1, Vpi) 중 어느 하나의 분압 전압을 선택하고 선택된 분압 전압의 공급 기간을 조정함으로써, 데이터 전압을 제j 데이터 라인(Dj)에 공급한다.7 is an exemplary view showing the data driver of FIG. 1 in detail. 8 is a flowchart showing a data driving method of the data driver of FIG. 7, the data driver 20 includes a control circuit 21, a voltage dividing circuit 22, a multiplexer 23, and a switch element SW. The data driver 20 according to the embodiment of the present invention selects one of the divided voltages Vp1, Vp2, ..., Vpi-1, and Vpi according to the digital video data (DATA) And supplies the data voltage to the j-th data line Dj by adjusting the supply period of the selected divided voltage.

구체적으로, 제어회로(21)는 디지털 감마 변환부(211), 펄스 폭 변조신호 출력부(212), 멀티플렉서 제어 데이터 출력부(213) 등을 구비한다. 제어회로(21)는 디지털 비디오 데이터(DATA)에 따라 펄스 폭 변조신호(PWM)를 스위치 소자(SW)에 공급하고, 멀티플렉서 제어 데이터(Dmux)를 멀티플렉서(23)에 공급한다. 멀티플렉서(23)는 멀티플렉서 제어 데이터(Dmux)에 따라 분압 회로(22)로부터의 분압 전압들 중 어느 하나의 분압 전압을 선택하여 출력한다. 스위치 소자(SW)는 펄스 폭 변조신호(PWM)의 펄스 폭만큼 턴-온되므로, 스위치 소자(SW)는 펄스 폭 변조신호(PWM)에 따라 멀티플렉서(23)에 의해 선택된 분압 전압의 공급 기간을 조정할 수 있다. 스위치 소자(SW)는 도 7과 같이 트랜지스터로 구현될 수 있다.Specifically, the control circuit 21 includes a digital gamma conversion unit 211, a pulse width modulation signal output unit 212, a multiplexer control data output unit 213, and the like. The control circuit 21 supplies the pulse width modulation signal PWM to the switch element SW in accordance with the digital video data DATA and supplies the multiplexer control data Dmux to the multiplexer 23. [ The multiplexer 23 selects and outputs any one of the divided voltages from the voltage dividing circuit 22 in accordance with the multiplexer control data Dmux. The switching element SW is turned on by the pulse width of the pulse width modulation signal PWM so that the switching element SW supplies the supply period of the divided voltage selected by the multiplexer 23 in accordance with the pulse width modulation signal PWM Can be adjusted. The switch element SW may be implemented by a transistor as shown in FIG.

이하에서는, 도 7 및 도 8을 결부하여 데이터 구동부(20)의 구동방법을 상세히 설명한다.Hereinafter, the driving method of the data driver 20 will be described in detail with reference to FIGS. 7 and 8. FIG.

첫 번째로, 디지털 감마 변환부(211)는 디지털 비디오 데이터(DATA)를 디지털 감마 데이터(DATA')로 감마 변환한다. 구체적으로, 디지털 감마 변환부(211)는 도 9와 같이 선형 감마인 1.0 감마 커브(G1)를 갖는 디지털 비디오 데이터(DATA)를 2.2 감마 커브(G2)를 갖는 디지털 감마 데이터(DATA')로 감마 변환할 수 있다. (도 7의 S201 단계)First, the digital gamma converter 211 gamma-converts the digital video data DATA into digital gamma data DATA '. Specifically, the digital gamma converter 211 converts digital video data DATA having a gamma curve G1 of 1.0, which is a linear gamma, into digital gamma data DATA 'having a gamma curve G2 of 2.2 as gamma Can be converted. (Step S201 in FIG. 7)

두 번째로, 펄스 폭 변조신호 출력부(212)는 디지털 감마 데이터(DATA')에 따라 펄스 폭 변조신호(PWM)를 생성하여 출력한다. 구체적으로, 펄스 폭 변조신호 출력부(212)는 디지털 감마 변환부(211)로부터 디지털 감마 데이터(DATA')를 입력받는다. 펄스 폭 변조신호 출력부(212)는 디지털 감마 데이터(DATA')를 입력 어드레스로 입력받고 그 입력 어드레스에 저장된 펄스 폭 변조 정보를 출력하는 제1 룩-업 테이블(LUT1)을 포함한다. 디지털 감마 데이터(DATA')에 따라 제1 룩-업 테이블(LUT1)에 저장되는 펄스 폭 변조 정보는 사전 실험을 통해 미리 정해질 수 있다. 펄스 폭 변조신호 출력부(212)는 제1 룩-업 테이블(LUT1)의 펄스 폭 변조 정보에 기초하여 펄스 폭 변조신호(PWM)를 생성한다. 펄스 폭 변조신호 출력부(212)는 펄스 폭 변조신호(PWM)를 스위치 소자(SW)의 게이트 전극으로 출력한다. (도 7의 S202)Second, the pulse width modulation signal output unit 212 generates and outputs the pulse width modulation signal PWM in accordance with the digital gamma data DATA '. Specifically, the pulse width modulation signal output unit 212 receives the digital gamma data DATA 'from the digital gamma conversion unit 211. The pulse width modulation signal output unit 212 includes a first look-up table LUT1 that receives digital gamma data DATA 'as an input address and outputs pulse width modulation information stored at the input address. The pulse width modulation information stored in the first look-up table (LUT1) according to the digital gamma data (DATA ') can be predetermined through a preliminary experiment. The pulse width modulation signal output section 212 generates the pulse width modulation signal PWM based on the pulse width modulation information of the first look-up table LUT1. The pulse width modulation signal output section 212 outputs the pulse width modulation signal PWM to the gate electrode of the switch element SW. (S202 in Fig. 7)

세 번째로, 멀티플렉서 제어 데이터 출력부(213)는 디지털 감마 데이터(DATA')에 따라 멀티플렉서 제어 데이터(Dmux)를 생성하여 출력한다. 구체적으로, 멀티플렉서 제어 데이터 출력부(213)는 디지털 감마 변환부(211)로부터 디지털 감마 데이터(DATA')를 입력받는다. 멀티플렉서 제어 데이터 출력부(213)는 디지털 감마 데이터(DATA')를 입력 어드레스로 입력받고 그 입력 어드레스에 저장된 분압 전압 정보를 출력하는 제2 룩-업 테이블(LUT2)을 포함한다. 디지털 감마 데이터(DATA')에 따라 제2 룩-업 테이블(LUT2)에 저장되는 분압 전압 정보는 사전 실험을 통해 미리 정해질 수 있다. 멀티플렉서 제어 데이터 출력부(213)는 제2 룩-업 테이블(LUT2)의 분압 전압 정보에 기초하여 멀티플렉서 제어 데이터(Dmux)를 생성한다. 멀티플렉서 제어 데이터 출력부(213)는 멀티플렉서 제어 데이터(Dmux)를 멀티플렉서(23)로 출력한다. (도 7의 S203)Third, the multiplexer control data output unit 213 generates and outputs the multiplexer control data Dmux according to the digital gamma data DATA '. Specifically, the multiplexer control data output section 213 receives the digital gamma data DATA 'from the digital gamma conversion section 211. The multiplexer control data output unit 213 includes a second look-up table (LUT2) that receives digital gamma data (DATA ') as an input address and outputs divided voltage information stored at the input address. The divided voltage information stored in the second look-up table LUT2 according to the digital gamma data DATA 'can be predetermined through a preliminary experiment. The multiplexer control data output section 213 generates the multiplexer control data Dmux based on the divided voltage information of the second look-up table LUT2. The multiplexer control data output section 213 outputs the multiplexer control data Dmux to the multiplexer 23. (S203 in Fig. 7)

네 번째로, 멀티플렉서(23)는 멀티플렉서 제어 데이터(Dmux)에 따라 분압 회로(22)로부터의 분압 전압들 중 어느 하나의 분압 전압을 선택하여 출력한다. 구체적으로, 분압 회로(22)는 제1 전압(V1)과 제2 전압(V2)을 분압하여 제1 내지 제i 분압 전압들(Vp1, Vp2, …, Vpi-1, Vpi)을 멀티플렉서(23)로 출력한다. 멀티플렉서(23)는 멀티플렉서 제어 데이터(Dmux)에 따라 제1 내지 제i 분압 전압들(Vp1, Vp2, …, Vpi-1, Vpi) 중 어느 하나를 선택하여 스위치 소자(SW)로 출력한다. (도 7의 S204)Fourth, the multiplexer 23 selects and outputs any one of the divided voltages from the voltage dividing circuit 22 in accordance with the multiplexer control data Dmux. The voltage dividing circuit 22 divides the first to i-th divided voltages Vp1, Vp2, ..., Vpi-1, Vpi by dividing the first voltage V1 and the second voltage V2 to the multiplexer 23 . The multiplexer 23 selects one of the first to i-th divided voltages Vp1, Vp2, ..., Vpi-1, and Vpi according to the multiplexer control data Dmux and outputs the selected one to the switch element SW. (S204 in Fig. 7)

다섯 번째로, 스위치 소자(SW)는 펄스 폭 변조신호(PWM)에 따라 멀티플렉서(23)에 의해 선택된 분압 전압의 공급 기간을 조정한다. 구체적으로, 스위치 소자(SW)는 도 10과 같이 게이트 온 전압(Von)을 갖는 펄스 폭 변조신호(PWM)에 의해 턴-온된다. 스위치 소자(SW)는 도 10과 같이 펄스 폭 변조신호(PWM)의 펄스 폭에 따라 턴-온되는 기간이 조정될 수 있다. 예를 들어, 도 10과 같이 스위치 소자(SW)는 제1 펄스 폭(Wa)의 펄스 폭 변조신호(PWM)가 입력되는 경우 제1 펄스 폭(Wa)에 해당하는 기간만큼 턴-온되며, 제1 펄스 폭(Wa)보다 넓은 제2 펄스 폭(Wb)의 펄스 폭 변조신호(PWM)가 입력되는 경우 제2 펄스 폭(Wb)에 해당하는 기간만큼 턴-온될 수 있다. 또한, 스위치 소자(SW)는 제2 펄스 폭(Wb)보다 넓은 제3 펄스 폭(Wc)의 펄스 폭 변조신호(PWM)가 입력되는 경우 제3 펄스 폭(Wc)에 해당하는 기간만큼 턴-온될 수 있다. 펄스 폭 변조신호(PWM)의 펄스 폭은 제k 스캔 신호의 펄스 폭보다 작음에 주의하여야 한다. 제k 스캔 신호의 펄스 폭은 1 수평 기간(1H)일 수 있다. (도 7의 S205)Fifth, the switch element SW adjusts the supply period of the divided voltage selected by the multiplexer 23 in accordance with the pulse width modulation signal PWM. Specifically, the switch element SW is turned on by the pulse width modulation signal PWM having the gate-on voltage Von as shown in Fig. The period in which the switch element SW is turned on according to the pulse width of the pulse width modulation signal PWM as shown in Fig. 10 can be adjusted. For example, as shown in FIG. 10, when the pulse width modulation signal PWM of the first pulse width Wa is inputted, the switch element SW is turned on for a period corresponding to the first pulse width Wa, When the pulse width modulation signal PWM having the second pulse width Wb that is wider than the first pulse width Wa is inputted, the second pulse width Wb can be turned on for a period corresponding to the second pulse width Wb. When the pulse width modulation signal PWM of the third pulse width Wc that is wider than the second pulse width Wb is input, the switch element SW is turned on for a period corresponding to the third pulse width Wc. Can be turned on. It should be noted that the pulse width of the pulse width modulation signal PWM is smaller than the pulse width of the kth scan signal. The pulse width of the kth scan signal may be one horizontal period (1H). (S205 in Fig. 7)

한편, 도 10에 도시된 펄스 폭 변조신호(PWM)의 폴링 에지(falling edge)와 라이징 에지(rising edge)는 실제 구동시 RC 딜레이(RC delay)로 인해 지연되기 때문에, 펄스 폭 변조신호(PWM)의 펄스 폭을 조정하여 수십 또는 수백 개의 계조값을 표현하기에는 한계가 있다.On the other hand, since the falling edge and the rising edge of the pulse width modulation signal PWM shown in FIG. 10 are delayed due to the RC delay in actual operation, the pulse width modulation signal PWM ) To adjust the pulse width to represent tens or hundreds of tone values.

하지만, 본 발명의 실시 예에 따른 데이터 구동부(20)는 분압 전압들 각각의 공급 기간을 조정하여 하나의 분압 전압마다 복수의 데이터 전압들을 출력할 수 있다. 예를 들어, 본 발명의 실시 예는 도 10과 같이 펄스 폭 변조신호(PWM)의 펄스 폭을 제1 내지 제3 펄스 폭(Wa, Wb, Wc)으로 조정하는 경우, 도 11과 같이 제1 분압 전압(Vp1)을 이용하여 제1 내지 제3 데이터 전압들(Vdata1, Vdata2, Vdata3) 중 어느 하나를 출력할 수 있다. 또한, 본 발명의 실시 예는 도 11과 같이 제2 분압 전압(Vp2)을 이용하여 제4 내지 제6 데이터 전압들(Vdata4, Vdata5, Vdata6) 중 어느 하나를 출력할 수 있다. 도 11에서 x 축은 펄스 폭 변조신호(PWM)의 펄스 폭을 지시하고, y 축은 전압(V)을 지시한다.However, the data driver 20 according to the embodiment of the present invention can output a plurality of data voltages for each divided voltage by adjusting the supply periods of the divided voltages. For example, in the embodiment of the present invention, when the pulse width of the pulse width modulation signal PWM is adjusted to the first to third pulse widths Wa, Wb and Wc as shown in FIG. 10, It is possible to output any one of the first to third data voltages Vdata1, Vdata2, and Vdata3 using the divided voltage Vp1. Also, the embodiment of the present invention can output any one of the fourth to sixth data voltages Vdata4, Vdata5, and Vdata6 using the second divided voltage Vp2 as shown in FIG. 11, the x-axis indicates the pulse width of the pulse width modulation signal PWM, and the y-axis indicates the voltage (V).

결국, 본 발명의 실시 예에 따른 데이터 구동부(20)는 디지털 비디오 데이터(DATA)에 따라 분압 전압들 중 어느 하나를 선택하고, 디지털 비디오 데이터(DATA)에 따라 펄스 폭 변조신호(PWM)의 펄스 폭을 제어하여 선택된 분압 전압의 공급 기간을 조정한다. 그 결과, 본 발명의 실시 예는 수백 또는 수천 개의 계조값을 표현할 수 있으므로, 펄스 폭 변조신호(PWM)만을 이용하여 데이터 전압을 공급할 때보다 계조 표현력을 높일 수 있다.
As a result, the data driver 20 according to the embodiment of the present invention selects one of the divided voltages according to the digital video data (DATA) and outputs a pulse of the pulse width modulation signal (PWM) in accordance with the digital video data And the supply period of the selected divided voltage is adjusted. As a result, since the embodiment of the present invention can represent hundreds or thousands of tone values, it is possible to enhance the tone expressing power more than when the data voltage is supplied using only the pulse width modulation signal PWM.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

10: 표시패널 20: 데이터 구동부
21: 제어회로 22: 분압 회로
23: 멀티플렉서 SW: 스위치 소자
30: 스캔 구동부 40: 타이밍 제어부
211: 디지털 감마 변환부 212: 펄스 폭 변조신호 출력부
213: 멀티플렉서 제어 데이터 출력부 OLED: 유기발광다이오드
DT: 구동 트랜지스터 ST1: 제1 트랜지스터
ST2: 제2 트랜지스터 ST3: 제3 트랜지스터
ST4: 제4 트랜지스터 ST5: 제5 트랜지스터10: display panel 20: data driver
21: control circuit 22: voltage dividing circuit
23: Multiplexer SW: Switch element
30: scan driver 40: timing controller
211: digital gamma conversion unit 212: pulse width modulation signal output unit
213: Multiplexer control data output unit OLED: Organic light emitting diode
DT: driving transistor ST1: first transistor
ST2: second transistor ST3: third transistor
ST4: fourth transistor ST5: fifth transistor

Claims (10)

데이터 라인들과 게이트 라인들의 교차 영역에 매트릭스 형태로 형성되는 화소들을 포함하는 표시패널;
상기 데이터 라인들에 데이터 전압들을 공급하는 데이터 구동부; 및
상기 스캔 라인들에 스캔 신호들을 순차적으로 공급하는 스캔 구동부를 구비하고,
상기 데이터 구동부는,
디지털 비디오 데이터에 따라 다수의 분압 전압 중 어느 하나의 분압 전압을 선택하고 선택된 상기 분압 전압의 공급 기간을 조정하여 데이터 전압을 데이터 라인에 공급하는 것을 특징으로 하는 유기전계발광 표시장치.A display panel including pixels formed in a matrix form in an intersecting region of the data lines and the gate lines;
A data driver for supplying data voltages to the data lines; And
And a scan driver for sequentially supplying scan signals to the scan lines,
The data driver may include:
Wherein the organic light emitting display device is configured to select one of the plurality of divided voltages according to the digital video data and adjust the supply period of the selected divided voltage to supply the data voltage to the data line. 제 1 항에 있어서,
상기 데이터 구동부는,
피크 블랙 계조 전압과 피크 화이트 계조 전압을 분압하여 상기 다수의 분압 전압을 출력하는 분압 회로;
상기 디지털 비디오 데이터에 따라 펄스 폭 변조신호와 먹스 제어 데이터를 출력하는 제어회로;
상기 먹스 제어 데이터에 따라 상기 다수의 분압 전압 중 상기 어느 하나의 분압 전압을 출력하는 멀티플렉서; 및
상기 펄스 폭 변조신호에 의해 턴-온되는 기간 동안 상기 분압 전압을 제j (j는 양의 정수) 데이터 라인에 공급하는 스위치 소자를 구비하는 것을 특징으로 하는 유기전계발광 표시장치.The method according to claim 1,
The data driver may include:
A voltage dividing circuit for dividing the peak black gradation voltage and the peak white gradation voltage and outputting the plurality of divided voltages;
A control circuit for outputting a pulse width modulation signal and mux control data in accordance with the digital video data;
A multiplexer for outputting any one of the plurality of divided voltages according to the mux control data; And
And a switch element for supplying the divided voltage to a j-th (j is a positive integer) data line during a period of being turned on by the pulse width modulation signal. 제 2 항에 있어서,
상기 제어회로는,
상기 디지털 비디오 데이터를 디지털 감마 데이터로 감마 변환하는 디지털 감마 변환부;
상기 디지털 감마 데이터를 입력 어드레스로 입력받고 상기 펄스 폭 변조신호의 펄스 폭 변조 정보를 출력하는 제1 룩-업 테이블;
상기 디지털 감마 데이터를 입력 어드레스로 입력받고 상기 분압 전압 정보를 출력하는 제2 룩-업 테이블;
상기 펄스 폭 변조 정보에 기초하여 상기 펄스 폭 변조신호를 생성하여 출력하는 펄스 폭 변조신호 출력부; 및
상기 분압 전압 정보에 기초하여 상기 먹스 제어 데이터를 생성하여 출력하는 먹스 제어 데이터 출력부를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.3. The method of claim 2,
The control circuit comprising:
A digital gamma converter for gamma-converting the digital video data into digital gamma data;
A first look-up table which receives the digital gamma data as an input address and outputs pulse width modulation information of the pulse width modulation signal;
A second look-up table for receiving the digital gamma data as an input address and outputting the divided voltage information;
A pulse width modulation signal output unit for generating and outputting the pulse width modulation signal based on the pulse width modulation information; And
And a mux control data output unit for generating and outputting the mux control data based on the divided voltage information. 제 1 항에 있어서,
상기 화소들 각각은,
게이트 전극이 제1 노드에 접속되고, 제1 전극이 제2 노드에 접속되며, 제2 전극이 제3 노드에 접속된 구동 트랜지스터; 및
상기 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광다이오드를 포함하며,
제1 기간 동안 상기 구동 트랜지스터의 문턱전압을 센싱함과 동시에 상기 구동 트랜지스터의 게이트 전극을 초기화하고, 제2 기간 동안 상기 구동 트랜지스터의 게이트 전극을 데이터 전압으로 방전하며, 제3 기간 동안 상기 유기발광다이오드를 발광하는 것을 특징으로 하는 유기전계발광 표시장치.The method according to claim 1,
Each of the pixels includes:
A driving transistor having a gate electrode connected to the first node, a first electrode connected to the second node, and a second electrode connected to the third node; And
And an organic light emitting diode that emits light in accordance with the drain-source current of the driving transistor,
The method comprising: sensing a threshold voltage of the driving transistor during a first period and initializing a gate electrode of the driving transistor; discharging the gate electrode of the driving transistor to a data voltage during a second period; And the organic light emitting display device emits light. 제 4 항에 있어서,
상기 표시패널은 상기 스캔 라인들과 나란한 발광 라인들이 더 형성되고,
상기 발광 라인들에 발광 신호들을 순차적으로 출력하는 발광 신호 구동부를 더 구비하며,
상기 화소들 각각은,
제k-1(k는 2 이상의 양의 정수) 스캔 라인의 스캔 신호에 의해 턴-온되어 상기 제2 노드와 제1 전원전압을 공급하는 제1 전원전압 라인을 접속하는 제1 트랜지스터;
상기 제k-1 스캔 라인의 스캔 신호에 의해 턴-온되어 상기 제1 노드와 상기 제3 노드를 접속하는 제2 트랜지스터;
제k 스캔 라인의 스캔 신호에 의해 턴-온되어 상기 제1 노드를 제j(j는 양의 정수) 데이터 라인에 접속하는 제3 트랜지스터;
제k 발광 라인의 발광 신호에 의해 턴-온되어 제2 전원전압이 공급되는 제2 전원전압 라인과 상기 제2 노드를 접속하는 제4 트랜지스터; 및
제k 발광 라인의 발광 신호에 의해 턴-온되어 상기 제3 노드와 상기 유기발광다이오드의 애노드 전극을 접속하는 제5 트랜지스터를 포함하는 것을 특징으로 하는 유기전계발광 표시장치.5. The method of claim 4,
Wherein the display panel further includes light emission lines arranged in parallel with the scan lines,
And a light emitting signal driver for sequentially emitting light emitting signals to the light emitting lines,
Each of the pixels includes:
A first transistor connected to the second node and a first power supply voltage line for supplying a first power supply voltage, the first transistor being turned on by a scan signal of a scan line of k-1 (k is a positive integer of 2 or more) scan lines;
A second transistor that is turned on by a scan signal of the (k-1) th scan line and connects the first node and the third node;
A third transistor which is turned on by a scan signal of the kth scan line to connect the first node to the jth (j is a positive integer) data line;
A fourth transistor connected between a second power supply voltage line to which the second power supply voltage is supplied and the second node, the fourth transistor being turned on by the emission signal of the kth emission line; And
And a fifth transistor connected between the third node and the anode electrode of the organic light emitting diode, the fifth transistor being turned on by the emission signal of the kth light emitting line. 제 5 항에 있어서,
상기 제1 기간 동안 상기 제k-1 스캔 라인의 스캔 신호가 게이트 온 전압으로 발생하고,
상기 제2 기간 동안 상기 제k 스캔 라인의 스캔 신호가 게이트 온 전압으로 발생하며,
상기 제1 및 제3 기간 동안 상기 제k 발광 라인의 발광 신호가 상기 게이트 온 전압으로 발생하는 것을 특징으로 하는 유기전계발광 표시장치.6. The method of claim 5,
A scan signal of the (k-1) th scan line is generated at a gate-on voltage during the first period,
A scan signal of the k < th > scan line is generated at a gate-on voltage during the second period,
And the emission signal of the k-th emission line is generated as the gate-on voltage during the first and third periods. 데이터 라인들과 게이트 라인들의 교차 영역에 매트릭스 형태로 형성되는 화소들을 포함하는 표시패널을 구비하는 유기전계발광 표시장치의 구동방법에 있어서,
상기 데이터 라인들에 데이터 전압들을 공급하는 단계; 및
상기 스캔 라인들에 스캔 신호들을 순차적으로 공급하는 단계를 포함하고,
상기 데이터 라인들에 데이터 전압들을 공급하는 단계는,
디지털 비디오 데이터에 따라 다수의 분압 전압 중 어느 하나의 분압 전압을 선택하고 선택된 상기 분압 전압의 공급 기간을 조정하여 데이터 전압을 데이터 라인에 공급하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.A method of driving an organic light emitting display including a display panel including pixels formed in a matrix form at intersections of data lines and gate lines,
Supplying data voltages to the data lines; And
And sequentially supplying scan signals to the scan lines,
Wherein supplying data voltages to the data lines comprises:
And the data voltage is supplied to the data line by selecting any divided voltage among the plurality of divided voltages according to the digital video data and adjusting the supply period of the selected divided voltage. 제 7 항에 있어서,
상기 데이터 라인들에 데이터 전압들을 공급하는 단계는,
피크 블랙 계조 전압과 피크 화이트 계조 전압을 분압하여 상기 다수의 분압 전압을 출력하는 단계;
상기 디지털 비디오 데이터에 따라 펄스 폭 변조신호와 먹스 제어 데이터를 출력하는 단계;
상기 먹스 제어 데이터에 따라 상기 다수의 분압 전압 중 상기 어느 하나의 분압 전압을 출력하는 단계; 및
상기 펄스 폭 변조신호에 의해 턴-온되는 기간 동안 상기 분압 전압을 제j (j는 양의 정수) 데이터 라인에 공급하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.8. The method of claim 7,
Wherein supplying data voltages to the data lines comprises:
Dividing the peak black gradation voltage and the peak white gradation voltage and outputting the plurality of divided voltages;
Outputting a pulse width modulation signal and mux control data according to the digital video data;
Outputting any one of the plurality of divided voltages according to the mux control data; And
And supplying the divided voltage to a j-th (j is a positive integer) data line during a period of being turned on by the pulse width modulation signal. 제 8 항에 있어서,
상기 디지털 비디오 데이터에 따라 펄스 폭 변조신호와 먹스 제어 데이터를 출력하는 단계는,
상기 디지털 비디오 데이터를 디지털 감마 데이터로 감마 변환하는 단계;
상기 디지털 감마 데이터를 입력 어드레스로 입력받고 상기 펄스 폭 변조신호의 펄스 폭 변조 정보를 출력하는 단계;
상기 디지털 감마 데이터를 입력 어드레스로 입력받고 상기 분압 전압 정보를 출력하는 단계;
상기 펄스 폭 변조 정보에 기초하여 상기 펄스 폭 변조신호를 생성하여 출력하는 단계; 및
상기 분압 전압 정보에 기초하여 상기 먹스 제어 데이터를 생성하여 출력하는 단계를 포함하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.9. The method of claim 8,
Wherein the step of outputting the pulse width modulation signal and the mux control data in accordance with the digital video data comprises:
Converting the digital video data into digital gamma data;
Receiving the digital gamma data as an input address and outputting pulse width modulation information of the pulse width modulation signal;
Receiving the digital gamma data as an input address and outputting the divided voltage information;
Generating and outputting the pulse width modulation signal based on the pulse width modulation information; And
And generating and outputting the mux control data based on the divided voltage information. 제 9 항에 있어서,
상기 화소들 각각은 게이트 전극이 제1 노드에 접속되고, 제1 전극이 제2 노드에 접속되며, 제2 전극이 제3 노드에 접속된 구동 트랜지스터; 및 상기 구동 트랜지스터의 드레인-소스간 전류에 따라 발광하는 유기발광다이오드를 포함하며,
상기 화소들 각각은 제1 기간 동안 상기 구동 트랜지스터의 문턱전압을 센싱함과 동시에 상기 구동 트랜지스터의 게이트 전극을 초기화하고, 제2 기간 동안 상기 구동 트랜지스터의 게이트 전극을 데이터 전압으로 방전하며, 제3 기간 동안 상기 유기발광다이오드를 발광하는 것을 특징으로 하는 유기전계발광 표시장치의 구동방법.
10. The method of claim 9,
Each of the pixels having a gate electrode connected to the first node, a first electrode connected to the second node, and a second electrode connected to the third node; And an organic light emitting diode that emits light according to a drain-source current of the driving transistor,
Each of the pixels senses a threshold voltage of the driving transistor for a first period and initializes a gate electrode of the driving transistor and discharges the gate electrode of the driving transistor to a data voltage during a second period, Wherein the organic light emitting diode emits light while the organic light emitting diode emits light.
KR1020130145838A 2013-11-28 2013-11-28 Organic light emitting display device and method for driving the same KR20150061755A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130145838A KR20150061755A (en) 2013-11-28 2013-11-28 Organic light emitting display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130145838A KR20150061755A (en) 2013-11-28 2013-11-28 Organic light emitting display device and method for driving the same

Publications (1)

Publication Number Publication Date
KR20150061755A true KR20150061755A (en) 2015-06-05

Family

ID=53499715

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130145838A KR20150061755A (en) 2013-11-28 2013-11-28 Organic light emitting display device and method for driving the same

Country Status (1)

Country Link
KR (1) KR20150061755A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170130680A (en) * 2016-05-18 2017-11-29 삼성디스플레이 주식회사 Organic light emitting display device
KR20230031351A (en) * 2020-07-29 2023-03-07 칩원 테크놀로지(베이징) 컴퍼니 리미티드 Display driving method, device, display panel and electronic device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170130680A (en) * 2016-05-18 2017-11-29 삼성디스플레이 주식회사 Organic light emitting display device
KR20230031351A (en) * 2020-07-29 2023-03-07 칩원 테크놀로지(베이징) 컴퍼니 리미티드 Display driving method, device, display panel and electronic device
US11955062B2 (en) 2020-07-29 2024-04-09 Chipone Technology (Beijing) Co., Ltd. Display driving method and apparatus, and display panel and electronic device

Similar Documents

Publication Publication Date Title
KR102016614B1 (en) Organic light emitting display device and method for driving the same
KR101938880B1 (en) Organic light emitting diode display device
KR102519822B1 (en) Organic Light Emitting Diode Display
KR102081993B1 (en) Organic light emitting display device and method for driving the same
KR102111747B1 (en) Organic light emitting display device
KR101935955B1 (en) Organic light emitting diode display device
KR20150077710A (en) Organic light emitting display device and method for driving thereof
KR102171866B1 (en) Organic light emitting display device
KR102090189B1 (en) Organic light emitting display device and method for driving the same
KR20190021985A (en) Organic Light Emitting Display
KR20150069278A (en) Organic light emitting display device
KR20150079273A (en) Organic light emtting diode display device including gate pulse moduration unit and dirving method thereof
KR101929037B1 (en) Organic light emitting diode display device
KR20180135844A (en) Organic light emitting display device
KR20150072593A (en) Organic light emitting display device
KR20200036415A (en) Display device
KR101901354B1 (en) Organic light emitting diode display device
KR100646998B1 (en) Light emitting display
KR20230042238A (en) Display device
KR20150061755A (en) Organic light emitting display device and method for driving the same
KR101964456B1 (en) Organic light emitting diode display device
US9830860B2 (en) Organic light emitting display and method for driving the same
KR102221155B1 (en) Organic light emitting display device and method for driving the same
KR20160092535A (en) Organic light emitting display device
KR20150027971A (en) Organic Light Emitting Display

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination