KR101901354B1

KR101901354B1 - Organic light emitting diode display device

Info

Publication number: KR101901354B1
Application number: KR1020110122136A
Authority: KR
Inventors: 박권민
Original assignee: 엘지디스플레이 주식회사
Priority date: 2011-11-22
Filing date: 2011-11-22
Publication date: 2018-09-21
Also published as: KR20130056497A

Abstract

본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다. 본 발명의 유기발광다이오드 표시장치는 데이터 라인, 스캔 라인, 발광 라인, 및 제1 및 제2 센싱 라인들이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고, 상기 화소들 각각은, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT; 상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 상기 발광 라인의 게이트 로우 전압의 발광 신호에 응답하여 턴-온되어 고전위 전압을 공급하는 고전위 전압원과 상기 제2 노드를 접속시키는 제1 TFT; 상기 스캔 라인의 상기 게이트 로우 전압의 스캔 신호에 응답하여 턴-온되어 상기 데이터 라인과 제3 노드를 접속시키는 제2 TFT; 상기 제1 센싱 라인의 상기 게이트 로우 전압의 제1 센싱 신호에 응답하여 턴-온되어 상기 제3 노드와 기준 전압을 공급하는 기준 전압원을 접속시키는 제3 TFT; 상기 제2 센싱 라인의 상기 게이트 로우 전압의 제2 센싱 신호에 응답하여 턴-온되어 상기 제1 노드와 상기 기준 전압원을 접속시키는 제4 TFT; 상기 제1 노드와 제2 노드 사이에 접속된 제1 캐패시터; 및 상기 제2 노드와 제3 노드 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 한다.The present invention relates to an organic light emitting diode display device capable of compensating a threshold voltage of a driving TFT. The organic light emitting diode display device of the present invention includes a display panel having a data line, a scan line, a light emitting line, first and second sensing lines, and a plurality of pixels formed in a matrix shape, A driver TFT having a gate electrode connected to the first node and a source electrode connected to the second node; An organic light emitting diode including an anode electrode connected to a drain electrode of the driving TFT, and a cathode electrode connected to a low potential voltage source for supplying a low potential voltage; A first TFT connected to the second node and a high potential voltage source that is turned on in response to the light emitting signal of the gate low voltage of the light emitting line to supply a high potential voltage; A second TFT which is turned on in response to a scan signal of the gate-low voltage of the scan line to connect the data line and a third node; A third TFT which is turned on in response to a first sensing signal of the gate-low voltage of the first sensing line to connect a reference voltage source that supplies the reference voltage to the third node; A fourth TFT which is turned on in response to a second sensing signal of the gate-low voltage of the second sensing line to connect the first node and the reference voltage source; A first capacitor connected between the first node and the second node; And a second capacitor connected between the second node and the third node.

Description

TECHNICAL FIELD [0001] The present invention relates to an organic light emitting diode (OLED) display device,

본 발명은 구동 TFT의 문턱전압을 보상할 수 있는 유기발광다이오드 표시장치에 관한 것이다.
The present invention relates to an organic light emitting diode display device capable of compensating a threshold voltage of a driving TFT.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광다이오드 표시장치(OLED: Organic Light Emitting Diode)와 같은 여러가지 평판표시장치가 활용되고 있다. 이들 평판표시장치 중에서, 유기발광다이오드 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광다이오드 표시장치 중에서 다수의 화소가 매트릭스 형태로 위치하여 영상을 표시하는 액티브 매트릭스 타입 유기발광다이오드 표시장치가 널리 사용된다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. In recent years, various flat panel display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting diode (OLED) have been used . Among these flat panel display devices, organic light emitting diode display devices are capable of low voltage driving, are thin, have excellent viewing angles, and have a high response speed. An active matrix type organic light emitting diode display device in which a plurality of pixels are arranged in a matrix form to display an image is widely used in organic light emitting diode display devices.

액티브 매트릭스 타입 유기발광다이오드 표시장치의 표시패널은 매트릭스 형태로 배치된 다수의 화소들을 포함한다. 화소들 각각은 스캔 라인의 스캔 신호에 응답하여 데이터 라인의 데이터 전압을 공급하는 스캔 TFT(Thin Film Transistor)와 게이트 전극에 공급되는 데이터 전압에 따라 유기발광다이오드(Organic Light Emitting Diode)에 공급되는 전류의 양을 조절하는 구동 TFT를 포함한다. 이때, 유기발광다이오드에 공급되는 구동 TFT의 드레인-소스간 전류(Ids)는 수학식 1과 같이 표현될 수 있다.A display panel of an active matrix type organic light emitting diode display device includes a plurality of pixels arranged in a matrix form. Each of the pixels includes a scan TFT (Thin Film Transistor) for supplying a data voltage of the data line in response to a scan signal of the scan line, and a current And a driving TFT for adjusting the amount of the driving TFT. At this time, the drain-source current Ids of the driving TFT supplied to the organic light emitting diode can be expressed by Equation (1).

수학식 1에서, k'는 구동 TFT의 구조와 물리적 특성에 의해 결정되는 비례 계수, Vgs는 구동 TFT의 게이트-소스간 전압, Vth는 구동 TFT의 문턱전압을 의미한다.In Equation 1, k 'is a proportional coefficient determined by the structure and physical characteristics of the driving TFT, Vgs is the gate-source voltage of the driving TFT, and Vth is the threshold voltage of the driving TFT.

한편, 구동 TFT의 열화에 의한 문턱전압(Vth)의 쉬프트(shift)로 인해, 화소들 각각의 구동 TFT의 문턱전압(Vth)은 서로 다른 값을 가질 수 있다. 이 경우, 구동 TFT의 드레인-소스간 전류(Ids)는 구동 TFT의 문턱전압(Vth)에 의존하므로, 동일한 데이터 전압을 화소들 각각에 공급하더라도 유기발광다이오드에 공급되는 전류(Ids)는 화소마다 달라진다. 따라서, 동일한 데이터 전압을 화소들 각각에 공급하더라도 화소들 각각의 유기발광다이오드가 발광하는 빛의 휘도가 달라지는 문제점이 발생한다. 이를 해결하기 위해, 구동 TFT의 문턱전압(Vth)을 보상하는 여러 형태의 화소 구조가 제안되고 있다.On the other hand, due to the shift of the threshold voltage Vth due to the deterioration of the driving TFT, the threshold voltage Vth of each of the driving TFTs of the pixels may have different values. In this case, since the drain-source current Ids of the driving TFT depends on the threshold voltage Vth of the driving TFT, even if the same data voltage is supplied to each of the pixels, the current Ids supplied to the organic light- It is different. Therefore, even if the same data voltage is supplied to each of the pixels, the luminance of the light emitted by each of the organic light emitting diodes of the pixels varies. To solve this problem, various types of pixel structures for compensating the threshold voltage (Vth) of the driving TFT have been proposed.

도 1은 다이오드 접속 방식의 문턱전압 보상 화소 구조의 일부를 보여주는 회로도이다. 도 1에는 유기발광다이오드에 전류를 공급하는 구동 TFT(DT)와 구동 TFT(DT)의 게이트 노드(Ng)와 드레인 노드(Nd) 사이에 접속된 센싱 TFT(ST)가 나타나 있다. 센싱 TFT(ST)는 구동 TFT(DT)의 문턱전압 센싱 기간 동안 구동 TFT(DT)의 게이트 노드(Ng)와 드레인 노드(Nd)를 접속시켜, 구동 TFT(DT)가 다이오드(diode)로 구동하게 한다. 도 1에서 구동 TFT(DT)와 센싱 TFT(ST)는 P타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 구현된 것을 중심으로 설명하였다.1 is a circuit diagram showing a part of a threshold voltage compensation pixel structure of a diode connection type. 1 shows a driving TFT DT for supplying a current to an organic light emitting diode and a sensing TFT ST connected between a gate node Ng and a drain node Nd of the driving TFT DT. The sensing TFT ST connects the gate node Ng and the drain node Nd of the driving TFT DT during the threshold voltage sensing period of the driving TFT DT and controls the driving TFT DT to be driven by a diode . In FIG. 1, the driving TFT (DT) and the sensing TFT (ST) are mainly realized by a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor).

한편, 도 1에서 센싱 TFT(ST)가 턴-온되는 문턱전압 센싱 기간 동안 게이트 노드(Ng)와 드레인 노드(Nd)가 접속되므로, 게이트 노드(Ng)와 드레인 노드(Nd)는 실질적으로 동등한 전위로 플로팅(floating) 된다. 이때, 게이트 노드(Ng)와 소스 노드(Ns) 간의 전압 차(Vgs)가 문턱전압보다 큰 경우, 구동 TFT(DT)는 게이트 노드(Vg)와 소스 노드(Vs) 간의 전압 차(Vgs)가 구동 TFT(DT)의 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성하며, 그에 따라 게이트 노드(Vg)와 드레인 노드(Vd)의 전압은 충전된다. 따라서, 구동 TFT(DT)의 게이트 노드(Vg)와 드레인 노드(Vd)의 전압은 소스 노드(Ns)의 전압과 구동 TFT(DT)의 문턱전압(Vth)의 차전압까지 상승한다. 하지만, 다이오드 접속 방식의 경우, 문턱전압 센싱 기간 동안 센싱된 게이트 노드(Vg)의 전압은 센싱 TFT(ST)의 모빌리티(mobility), 및 문턱전압 등의 특성에 의해 영향을 받는다. 즉, 문턱전압 센싱 기간 동안 센싱된 게이트 노드(Vg)의 전압은 센싱 TFT(ST)의 특성 편차에 따라 달라지므로, 구동 TFT(DT)의 문턱전압(Vth) 센싱의 정확도가 낮아지게 된다.
On the other hand, since the gate node Ng and the drain node Nd are connected during the threshold voltage sensing period in which the sensing TFT ST is turned on in Fig. 1, the gate node Ng and the drain node Nd are substantially equal It is floating with potential. At this time, when the voltage difference Vgs between the gate node Ng and the source node Ns is larger than the threshold voltage, the driving TFT DT has a voltage difference Vgs between the gate node Vg and the source node Vs The current path is formed until the threshold voltage Vth of the driving TFT DT is reached, so that the voltages of the gate node Vg and the drain node Vd are charged. The voltage of the gate node Vg and the drain node Vd of the driving TFT DT rises to the voltage difference between the voltage of the source node Ns and the threshold voltage Vth of the driving TFT DT. However, in the case of the diode connection method, the voltage of the gate node Vg sensed during the threshold voltage sensing period is influenced by the mobility of the sensing TFT ST and the characteristics such as the threshold voltage. That is, since the voltage of the gate node Vg sensed during the threshold voltage sensing period changes according to the characteristic deviation of the sensing TFT ST, the accuracy of the threshold voltage (Vth) sensing of the driving TFT DT is lowered.

본 발명은 구동 TFT의 문턱전압 센싱의 정확도를 높일 수 있는 유기발광다이오드 표시장치를 제공한다.
The present invention provides an organic light emitting diode display device capable of increasing the accuracy of threshold voltage sensing of a driving TFT.

본 발명의 유기발광다이오드 표시장치는 데이터 라인, 스캔 라인, 발광 라인, 및 제1 및 제2 센싱 라인들이 형성되고, 매트릭스 형태로 형성된 다수의 화소들이 형성된 표시패널을 구비하고, 상기 화소들 각각은, 게이트 전극이 제1 노드에 접속되고, 소스 전극이 제2 노드에 접속된 구동 TFT; 상기 구동 TFT의 드레인 전극에 접속된 애노드 전극과, 저전위 전압을 공급하는 저전위 전압원에 접속된 캐소드 전극을 포함하는 유기발광다이오드; 상기 발광 라인의 게이트 로우 전압의 발광 신호에 응답하여 턴-온되어 고전위 전압을 공급하는 고전위 전압원과 상기 제2 노드를 접속시키는 제1 TFT; 상기 스캔 라인의 상기 게이트 로우 전압의 스캔 신호에 응답하여 턴-온되어 상기 데이터 라인과 제3 노드를 접속시키는 제2 TFT; 상기 제1 센싱 라인의 상기 게이트 로우 전압의 제1 센싱 신호에 응답하여 턴-온되어 상기 제3 노드와 기준 전압을 공급하는 기준 전압원을 접속시키는 제3 TFT; 상기 제2 센싱 라인의 상기 게이트 로우 전압의 제2 센싱 신호에 응답하여 턴-온되어 상기 제1 노드와 상기 기준 전압원을 접속시키는 제4 TFT; 상기 제1 노드와 제2 노드 사이에 접속된 제1 캐패시터; 및 상기 제2 노드와 제3 노드 사이에 접속된 제2 캐패시터를 포함하는 것을 특징으로 한다.
The organic light emitting diode display device of the present invention includes a display panel having a data line, a scan line, a light emitting line, first and second sensing lines, and a plurality of pixels formed in a matrix shape, A driver TFT having a gate electrode connected to the first node and a source electrode connected to the second node; An organic light emitting diode including an anode electrode connected to a drain electrode of the driving TFT, and a cathode electrode connected to a low potential voltage source for supplying a low potential voltage; A first TFT connected to the second node and a high potential voltage source that is turned on in response to the light emitting signal of the gate low voltage of the light emitting line to supply a high potential voltage; A second TFT which is turned on in response to a scan signal of the gate-low voltage of the scan line to connect the data line and a third node; A third TFT which is turned on in response to a first sensing signal of the gate-low voltage of the first sensing line to connect a reference voltage source that supplies the reference voltage to the third node; A fourth TFT which is turned on in response to a second sensing signal of the gate-low voltage of the second sensing line to connect the first node and the reference voltage source; A first capacitor connected between the first node and the second node; And a second capacitor connected between the second node and the third node.

본 발명은 구동 TFT의 게이트 노드와 소스 노드 사이에 접속된 TFT가 존재하지 않는다. 그 결과, 본 발명은 구동 TFT의 문턱전압 센싱 기간 동안 센싱된 게이트 노드의 전압이 게이트 노드와 소스 노드 사이에 접속된 TFT의 특성 편차에 의해 받던 영향을 없앨 수 있으므로, 구동 TFT의 문턱전압 센싱의 정확도를 높일 수 있다.In the present invention, there is no TFT connected between the gate node and the source node of the driving TFT. As a result, the present invention can eliminate the influence of the voltage of the gate node sensed during the threshold voltage sensing period of the driving TFT by the characteristic deviation of the TFT connected between the gate node and the source node, Accuracy can be increased.

또한, 본 발명은 2 수평기간 이상의 기간 동안 구동 TFT의 문턱전압을 센싱한다. 그 결과, 본 발명은 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT의 문턱전압을 정확히 센싱할 수 있다.Further, the present invention senses the threshold voltage of the driving TFT for a period longer than two horizontal periods. As a result, the present invention can accurately sense the threshold voltage of the driving TFT even when the large-area, high-resolution organic light emitting display device is driven at a high frame frequency of 240 Hz or higher.

또한, 본 발명은 데이터 전압 공급 기간 동안 구동 TFT의 소스 노드에서 데이터 전압 공급 기간의 전압 변화량인 ΔV를 센싱하고 유기발광다이오드 발광 기간 동안 캐패시터를 이용하여 구동 TFT의 게이트 노드에 ΔV를 반영한다. 그 결과, 본 발명은 구동 TFT의 모빌리티와 비례하는 전압 변화량인 ΔV를 이용하여 구동 TFT의 모빌리티를 보상할 수 있다.Further, the present invention senses? V, which is a voltage variation amount of the data voltage supplying period, at the source node of the driving TFT during the data voltage supplying period, and reflects? V to the gate node of the driving TFT by using the capacitor during the organic light emitting diode emission period. As a result, the present invention can compensate the mobility of the driving TFT by using? V, which is a voltage variation amount proportional to the mobility of the driving TFT.

또한, 본 발명은 고전위 전압원과 구동 TFT 사이에 제1 TFT를 접속시키고, 발광 신호를 이용하여 제1 TFT의 온/오프를 제어한다. 그 결과, 본 발명은 고전위 전압의 전압 강하가 반영된 전압을 이용하여 문턱전압을 보상하므로, 고전위 전압의 전압 강하를 보상할 수 있다.
Further, the present invention connects the first TFT between the high potential source and the driving TFT, and controls on / off of the first TFT using the light emitting signal. As a result, the present invention can compensate the voltage drop of the high-potential voltage by compensating the threshold voltage using the voltage reflecting the voltage drop of the high-potential voltage.

도 1은 다이오드 접속 방식의 문턱전압 보상 화소 구조의 일부를 보여주는 회로도이다.
도 2는 본 발명의 실시예에 따른 화소의 등가회로도.
도 3은 화소에 입력되는 신호들과 노드들의 전압 변화를 보여주는 파형도.
도 4는 화소의 노드들의 전압 변화를 보여주는 표.
도 5는 계조별 구동 TFT의 모빌리티의 편차를 보여주는 그래프.
도 6은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 개략적으로 보여주는 블록도.1 is a circuit diagram showing a part of a threshold voltage compensation pixel structure of a diode connection type.
2 is an equivalent circuit diagram of a pixel according to an embodiment of the present invention.
FIG. 3 is a waveform diagram showing signals input to a pixel and voltage changes of nodes. FIG.
4 is a table showing voltage changes of nodes of a pixel.
5 is a graph showing the mobility deviation of the driving TFTs for each gradation.
6 is a block diagram schematically illustrating an organic light emitting diode display device according to an embodiment of the present invention.

이하 첨부된 도면을 참조하여 유기발광다이오드 표시장치를 중심으로 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 이하의 설명에서 사용되는 구성요소들의 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 명칭과는 상이할 수 있다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Like reference numerals throughout the specification denote substantially identical components. In the following description, a detailed description of known functions and configurations incorporated herein will be omitted when it may make the subject matter of the present invention rather unclear. The names of components used in the following description are selected in consideration of ease of specification, and may be different from actual product names.

도 2는 본 발명의 실시예에 따른 화소의 등가회로도이다. 도 2를 참조하면, 본 발명의 실시예에 따른 화소(P)는 구동 TFT(Thin Film Transistor)(DT), 유기발광다이오드(Organic Light Emitting Diode, OLED), 제어 회로, 및 캐패시터(capacitor)들을 포함한다.2 is an equivalent circuit diagram of a pixel according to an embodiment of the present invention. 2, a pixel P according to an exemplary embodiment of the present invention includes a driving TFT (Thin Film Transistor) DT, an organic light emitting diode (OLED), a control circuit, and a capacitor .

구동 TFT(DT)는 게이트 전극에 인가된 전압 량에 따라, 드레인-소스간 전류(Ids)의 양을 다르게 조절한다. 구동 TFT(DT)의 게이트 전극은 제1 노드(N1)에 접속되고, 소스 전극은 제2 노드(N2)에 접속되며, 드레인 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속된다.The driving TFT DT adjusts the amount of the drain-source current Ids differently depending on the amount of voltage applied to the gate electrode. The gate electrode of the driving TFT DT is connected to the first node N1, the source electrode is connected to the second node N2, and the drain electrode is connected to the anode electrode of the organic light emitting diode OLED.

유기발광다이오드(OLED)는 구동 TFT(DT)의 드레인-소스간 전류(Ids)에 따라 발광된다. 유기발광다이오드(OLED)의 애노드 전극은 구동 TFT(DT)의 드레인 전극에 접속되고, 캐소드 전극은 저전위 전압(VSS)을 공급하는 저전위 전압원에 접속된다.The organic light emitting diode OLED emits light in accordance with the drain-source current Ids of the driving TFT DT. The anode electrode of the organic light emitting diode (OLED) is connected to the drain electrode of the driving TFT (DT), and the cathode electrode is connected to the low potential voltage source for supplying the low potential voltage (VSS).

제어 회로는 제1 내지 제4 TFT(T1, T2, T3, T4)를 포함한다. 제1 TFT(T1)는 발광 라인(EML)으로부터 공급되는 게이트 로우 전압(VGL)의 발광 신호(EM)에 응답하여 고전위 전압(VDD)을 공급하는 고전위 전압원과 제2 노드(N2)를 접속시킨다. 제1 TFT(T1)의 게이트 전극은 발광 라인(EML)에 접속되고, 소스 전극은 고전위 전압원에 접속되며, 드레인 전극은 제2 노드(N2)에 접속된다.The control circuit includes the first to fourth TFTs T1, T2, T3, and T4. The first TFT T1 is connected between the high potential voltage source supplying the high potential voltage VDD and the second node N2 in response to the light emitting signal EM of the gate low voltage VGL supplied from the light emitting line EML Respectively. The gate electrode of the first TFT (T1) is connected to the light emitting line (EML), the source electrode is connected to the high potential voltage source, and the drain electrode is connected to the second node (N2).

제2 TFT(T2)는 스캔 라인(SL)으로부터 공급되는 게이트 로우 전압(VGL)의 스캔 신호(SCAN)에 응답하여 제3 노드(N3)와 데이터 전압(DATA)이 공급되는 데이터 라인(DL)을 접속시킨다. 제2 TFT(T2)의 게이트 전극은 스캔 라인(SL)에 접속되고, 소스 전극은 데이터 라인(DL)에 접속되며, 드레인 전극은 제3 노드(N3)에 접속된다.The second TFT T2 is connected to the third node N3 and the data line DL to which the data voltage DATA is supplied in response to the scan signal SCAN of the gate low voltage VGL supplied from the scan line SL. . The gate electrode of the second TFT T2 is connected to the scan line SL, the source electrode thereof is connected to the data line DL, and the drain electrode thereof is connected to the third node N3.

제3 TFT(T3)는 제1 센싱 라인(SENL1)으로부터 공급되는 게이트 로우 전압(VGL)의 제1 센싱 신호(SEN1)에 응답하여 제3 노드(N3)와 기준 전압(REF)이 공급되는 기준 전압원을 접속시킨다. 제3 TFT(T3)의 게이트 전극은 제1 센싱 라인(SENL1)에 접속되고, 소스 전극은 제3 노드(N3)에 접속되며, 드레인 전극은 기준 전압원에 접속된다.The third TFT T3 is connected to the third node N3 and the reference voltage REF in response to the first sensing signal SEN1 of the gate low voltage VGL supplied from the first sensing line SENL1, Connect the voltage source. The gate electrode of the third TFT T3 is connected to the first sensing line SENL1, the source electrode thereof is connected to the third node N3, and the drain electrode thereof is connected to the reference voltage source.

제4 TFT(T4)는 제2 센싱 라인(SENL2)으로부터 공급되는 게이트 로우 전압(VGL)의 제2 센싱 신호(SEN2)에 응답하여 제1 노드(N1)와 기준 전압원을 접속시킨다. 제4 TFT(T4)의 게이트 전극은 제2 센싱 라인(SENL2)에 접속되고, 소스 전극은 제1 노드(N1)에 접속되며, 드레인 전극은 기준 전압원에 접속된다.The fourth TFT T4 connects the reference voltage source to the first node N1 in response to the second sensing signal SEN2 of the gate low voltage VGL supplied from the second sensing line SENL2. The gate electrode of the fourth TFT T4 is connected to the second sensing line SENL2, the source electrode thereof is connected to the first node N1, and the drain electrode thereof is connected to the reference voltage source.

제1 캐패시터(C1)는 제1 노드(N1)와 제2 노드(N2) 사이에 접속되고, 제1 노드(N1)와 제2 노드(N2)의 차전압을 저장한다. 제2 캐패시터(C2)는 제2 노드(N2)와 제3 노드(N3) 사이에 접속되고, 제2 노드(N2)와 제3 노드(N3)의 차전압을 저장한다.The first capacitor C1 is connected between the first node N1 and the second node N2 and stores the difference voltage between the first node N1 and the second node N2. The second capacitor C2 is connected between the second node N2 and the third node N3 and stores the difference voltage between the second node N2 and the third node N3.

제1 노드(N1)는 구동 TFT(DT)의 게이트 전극, 제4 TFT(T4)의 소스 전극, 및 제1 캐패시터(C1)의 일측 전극 간의 접점이다. 제2 노드(N2)는 구동 TFT(DT)의 소스 전극, 제1 TFT(T1)의 드레인 전극, 제1 캐패시터(C1)의 타측 전극, 및 제2 캐패시터(C2)의 일측 전극 간의 접점이다. 제3 노드(N3)는 제2 TFT(T2)의 드레인 전극, 제3 TFT(T3)의 소스 전극, 및 제2 캐패시터(C2)의 타측 전극 간의 접점이다.The first node N1 is a contact point between the gate electrode of the driving TFT DT, the source electrode of the fourth TFT T4, and one electrode of the first capacitor C1. The second node N2 is a contact point between the source electrode of the driving TFT DT, the drain electrode of the first TFT T1, the other electrode of the first capacitor C1, and one electrode of the second capacitor C2. The third node N3 is a contact point between the drain electrode of the second TFT T2, the source electrode of the third TFT T3, and the other electrode of the second capacitor C2.

제1 내지 제4 TFT(T1, T2, T3, T4), 및 구동 TFT(DT)의 반도체 층은 a-Si, Poly-Si, 산화물 중 어느 하나로 형성될 수도 있다. 또한, 본 발명의 실시예에서 제1 내지 제4 TFT(T1, T2, T3, T4), 및 구동 TFT(DT)가 P 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였지만, 이에 한정되지 않으며, N 타입 MOSFET으로도 구현될 수 있다.The semiconductor layers of the first to fourth TFTs T1, T2, T3, and T4 and the driver TFT DT may be formed of any one of a-Si, Poly-Si, and oxides. Although the first through fourth TFTs T1, T2, T3, and T4 and the driving TFT DT are formed of a P-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor) in the embodiment of the present invention, But the present invention is not limited thereto, and may be implemented as an N-type MOSFET.

구동 TFT(DT)의 특성, 유기발광다이오드(OLED)의 특성 등을 고려하여 고전위 전압원은 직류 고전위 전압(VDD)을 공급하도록 설정되고, 저전위 전압원은 직류 저전위 전압(VSS)을 공급하도록 설정될 수 있다. 기준 전압(REF)은 제1 및 제3 노드(N1, N3)를 초기화하기 위한 전압이다. 구동 TFT(DT)의 문턱전압(Vth)을 센싱하기 위해, 고전위 전압(VDD)과 기준 전압(REF)의 차전압(VDD-REF)은 구동 TFT(DT)의 문턱전압(Vth)보다 큰 전압으로 설정될 수 있다.
The high potential voltage source is set to supply the direct current high potential voltage VDD in consideration of the characteristics of the driving TFT DT and the characteristics of the organic light emitting diode OLED and the low potential potential source supplies the direct current low potential potential VSS . &Lt; / RTI > The reference voltage REF is a voltage for initializing the first and third nodes N1 and N3. The differential voltage VDD-REF between the high-potential voltage VDD and the reference voltage REF is higher than the threshold voltage Vth of the driving TFT DT in order to sense the threshold voltage Vth of the driving TFT DT Voltage can be set.

도 3은 화소에 입력되는 신호들과 노드들의 전압 변화를 보여주는 파형도이다. 도 3에는 표시패널(10)에 입력되는 발광 신호(EM), 제1 및 제2 센싱 신호들(SEN1, SEN2), 스캔 신호(SCAN), 제n(n은 자연수) 데이터 전압(DATAn), 및 제1 노드(N1)의 전압(V_N1) 변화와 제2 노드(N2)의 전압(V_N2) 변화가 나타나 있다.3 is a waveform diagram showing a voltage change of signals and nodes input to a pixel. 3, the emit signal EM, the first and second sensing signals SEN1 and SEN2, the scan signal SCAN, the nth (n is a natural number) data voltage DATAn input to the display panel 10, And the change of the voltage V _N1 of the first node N1 and the change of the voltage V _N2 of the second node N2.

도 3을 참조하면, 발광 신호(EM), 제1 및 제2 센싱 신호들(SEN1, SEN2), 스캔 신호(SCAN)는 화소(P)의 제1 내지 제4 TFT(T1, T2, T3, T4)를 제어하기 위한 신호들이다. 발광 신호(EM), 제1 및 제2 센싱 신호들(SEN1, SEN2), 스캔 신호(SCAN)는 1 프레임 기간을 주기로 발생한다. 데이터 전압(DATA)은 1 수평기간(1H)을 주기로 발생하며, 도 3에서는 설명의 편의를 위해 제3 기간(t3) 동안 공급되는 제n 데이터 전압(DATAn)만을 예시하였다. 제3 기간(t3)은 화소(P)에 데이터 전압이 공급되는 기간이다. 1 수평기간은 표시패널(10)에서 1 수평라인의 픽셀들에 데이터가 기입되는 1 라인 스캐닝 시간을 의미한다.3, the emit signal EM, the first and second sensing signals SEN1 and SEN2, and the scan signal SCAN are applied to the first to fourth TFTs T1, T2, T3, T4). The emission signal EM, the first and second sensing signals SEN1 and SEN2, and the scan signal SCAN are generated at intervals of one frame period. The data voltage DATA is generated in a period of one horizontal period (1H), and for the convenience of explanation in FIG. 3, only the nth data voltage DATAn supplied during the third period t3 is illustrated. The third period t3 is a period during which the data voltage is supplied to the pixel P. [ One horizontal period means one line scanning time in which data is written to pixels of one horizontal line in the display panel 10. [

발광 신호(EM)는 제1 및 제4 기간(t1, t4) 동안 게이트 로우 전압(VGL)으로 발생하고, 제2 및 제3 기간(t2, t3) 동안 게이트 하이 전압(VGH)으로 발생한다. 제1 센싱 신호(SEN1)는 제1 및 제2 기간(t1, t2) 동안 게이트 로우 전압(VGL)으로 발생하고, 제3 및 제4 기간(t3, t4) 동안 게이트 하이 전압(VGH)으로 발생한다. 제2 센싱 신호(SEN2)는 제2 및 제3 기간(t2, t3) 동안 게이트 로우 전압(VGL)으로 발생하고, 제1 및 제4 기간(t1, t4) 동안 게이트 하이 전압(VGH)으로 발생한다. 스캔 신호(SCAN)는 제3 기간(t3) 동안 게이트 로우 전압(VGL)으로 발생하고, 제1, 제2, 및 제4 기간(t1, t2, t4) 동안 게이트 하이 전압(VGH)으로 발생한다. 게이트 하이 전압(VGH)은 대략 14V 내지 20V 사이에서 설정될 수 있고, 게이트 로우 전압(VGL)은 대략 -12V 내지 -5V로 설정될 수 있다. 한편, 제2 기간(t2)은 2 수평기간 이상으로 설정되는 것이 바람직하다.
The emission signal EM is generated at the gate low voltage VGL during the first and fourth periods t1 and t4 and at the gate high voltage VGH during the second and third periods t2 and t3. The first sensing signal SEN1 is generated at the gate low voltage VGL during the first and second periods t1 and t2 and is generated at the gate high voltage VGH during the third and fourth periods t3 and t4 do. The second sensing signal SEN2 is generated at the gate low voltage VGL during the second and third periods t2 and t3 and is generated at the gate high voltage VGH during the first and fourth periods t1 and t4 do. The scan signal SCAN is generated at the gate low voltage VGL during the third period t3 and occurs at the gate high voltage VGH during the first, second and fourth periods t1, t2 and t4 . The gate high voltage VGH may be set between about 14V and 20V, and the gate low voltage VGL may be set between about -12V and -5V. On the other hand, the second period t2 is preferably set to be equal to or longer than two horizontal periods.

도 4는 화소의 노드들의 전압 변화를 보여주는 표이다. 또한, 도 3에는 제1 노드(N1)의 전압(V_N1) 변화와 제2 노드(N2)의 전압(V_N2) 변화가 나타나 있다. 이하에서, 도 2 내지 도 4를 참조하여 제1 내지 제4 기간(t1, t2, t3, t4) 동안 화소(P)의 동작을 상세히 설명한다.4 is a table showing voltage changes of the pixels of the pixel. 3 shows the change of the voltage V _N1 of the first node N1 and the change of the voltage V _N2 of the second node N2. Hereinafter, the operation of the pixel P during the first to fourth periods t1, t2, t3 and t4 will be described in detail with reference to FIGS.

제1 기간(t1)은 제2 및 제3 노드(N2, N3)를 초기화하는 기간이고, 제2 기간(t2)은 구동 TFT(DT)의 문턱전압을 센싱하는 기간이며, 제3 기간(t3)은 데이터 전압이 공급되는 기간이며, 제4 기간(t4)은 유기발광다이오드(OLED)가 발광되는 기간이다. 제2 기간(t2)은 제1 기간(t1)에 연속하고, 제3 기간(t3)은 제2 기간(t2)에 연속하며, 제4 기간(t4)은 제3 기간(t3)에 연속한다.The first period t1 is a period for initializing the second and third nodes N2 and N3, the second period t2 is a period for sensing the threshold voltage of the driving TFT DT, and the third period t3 Is a period during which the data voltage is supplied, and a fourth period t4 is a period during which the organic light emitting diode OLED emits light. The second period t2 continues in the first period t1 and the third period t3 continues in the second period t2 and the fourth period t4 continues in the third period t3 .

첫 번째로, 제1 기간(t1) 동안 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 하이 전압(VGH)의 스캔 신호(SCAN)가 스캔 라인(SL)을 통해 공급된다. 또한, 제1 기간(t1) 동안 게이트 로우 전압(VGL)의 제1 센싱 신호(SEN1)가 제1 센싱 라인(SENL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 센싱 신호(SEN2)가 제2 센싱 라인(SENL2)을 통해 공급된다.First, during the first period t1, the emission signal EM of the gate low voltage VGL is supplied through the emission line EML and the scan signal SCAN of the gate high voltage VGH is supplied to the scan line SL. The first sensing signal SEN1 of the gate low voltage VGL is supplied through the first sensing line SENL1 and the second sensing signal SEN2 of the gate high voltage VGH is supplied during the first period t1. Is supplied through the second sensing line SENL2.

제1 TFT(T1)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 응답하여 턴-온되어 고전위 전압원과 제2 노드(N2)를 접속시킨다. 제1 TFT(T1)의 턴-온으로 인해 제2 노드(N2)는 고전위 전압(VDD)으로 충전된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 스캔 신호(SCAN)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제1 센싱 신호(SEN1)에 응답하여 턴-온되어 기준 전압원과 제3 노드(N3)를 접속시킨다. 제2 TFT(T2)의 턴-오프와 제3 TFT(T3)의 턴-온으로 인해, 제3 노드(N3)는 기준 전압(REF)으로 방전된다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 제2 센싱 신호(SEN2)에 의해 턴-오프된다. 결국, 제1 기간(t1) 동안 제2 노드(N2)는 고전위 전압(VDD)으로 충전되고, 제3 노드(N3)는 기준 전압(REF)으로 방전된다.The first TFT T1 is turned on in response to the emission signal EM of the gate low voltage VGL to connect the high potential source to the second node N2. Due to the turn-on of the first TFT (T1), the second node (N2) is charged to the high-potential voltage (VDD). And the second TFT T2 is turned off by the scan signal SCAN of the gate high voltage VGH. The third TFT T3 is turned on in response to the first sensing signal SEN1 of the gate low voltage VGL to connect the reference voltage source to the third node N3. Due to the turn-off of the second TFT T2 and the turn-on of the third TFT T3, the third node N3 is discharged to the reference voltage REF. The fourth TFT T4 is turned off by the second sensing signal SEN2 of the gate high voltage VGH. As a result, during the first period t1, the second node N2 is charged to the high potential voltage VDD and the third node N3 is discharged to the reference voltage REF.

두 번째로, 제2 기간(t2) 동안 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 하이 전압(VGH)의 스캔 신호(SCAN)가 스캔 라인(SL)을 통해 공급된다. 또한, 제2 기간(t2) 동안 게이트 로우 전압(VGL)의 제1 센싱 신호(SEN1)가 제1 센싱 라인(SENL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 센싱 신호(SEN2)가 제2 센싱 라인(SENL2)을 통해 공급된다.Secondly, during the second period t2, the emission signal EM of the gate high voltage VGH is supplied through the emission line EML and the scan signal SCAN of the gate high voltage VGH is supplied to the scan line SL. The first sensing signal SEN1 of the gate low voltage VGL is supplied through the first sensing line SENL1 and the second sensing signal SEN2 of the gate low voltage VGL is supplied during the second period t2. Is supplied through the second sensing line SENL2.

제1 TFT(T1)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제1 TFT(T1)의 턴-오프로 인해, 제2 노드(N2)는 플로팅(floating) 된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 스캔 신호(SCAN)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 로우 전압(VGL)의 제1 센싱 신호(SEN1)에 응답하여 턴-온되어 기준 전압원과 제3 노드(N3)를 접속시킨다. 제2 TFT(T2)의 턴-오프와 제3 TFT(T3)의 턴-온으로 인해, 제3 노드(N3)는 기준 전압(REF)으로 방전된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 제2 센싱 신호(SEN2)에 응답하여 턴-온되어 기준 전압원과 제1 노드(N1)를 접속시킨다. 제4 TFT(T4)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압(REF)으로 방전된다.The first TFT T1 is turned off by the emission signal EM of the gate high voltage VGH. Due to the turn-off of the first TFT (T1), the second node (N2) is floating. And the second TFT T2 is turned off by the scan signal SCAN of the gate high voltage VGH. The third TFT T3 is turned on in response to the first sensing signal SEN1 of the gate low voltage VGL to connect the reference voltage source to the third node N3. Due to the turn-off of the second TFT T2 and the turn-on of the third TFT T3, the third node N3 is discharged to the reference voltage REF. The fourth TFT T4 is turned on in response to the second sensing signal SEN2 of the gate low voltage VGL to connect the reference voltage source to the first node N1. Due to the turn-on of the fourth TFT T4, the first node N1 is discharged to the reference voltage REF.

제2 기간(t2) 동안 제2 노드(N2)의 플로팅으로 인해, 구동 TFT(DT)의 문턱전압(Vth)은 제2 노드(N2)에 센싱된다. 구동 TFT(DT)의 게이트 전극에 접속된 제1 노드(N1)와 소스 전극에 접속된 제2 노드(N2)의 전압 차(Vgs)가 문턱전압(Vth)보다 크므로, 구동 TFT(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성한다. 따라서, 제2 노드(N2)의 전압은 기준 전압(REF)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF-Vth)까지 낮아진다.Due to the floating of the second node N2 during the second period t2, the threshold voltage Vth of the driving TFT DT is sensed at the second node N2. The voltage difference Vgs between the first node N1 connected to the gate electrode of the driving TFT DT and the second node N2 connected to the source electrode is greater than the threshold voltage Vth, Forms a current path until the voltage difference (Vgs) between the gate electrode and the source electrode reaches the threshold voltage (Vth). Therefore, the voltage of the second node N2 is lowered to the difference voltage REF-Vth between the reference voltage REF and the threshold voltage Vth of the driving TFT DT.

결국, 제2 기간(t2) 동안 제2 노드(N2)는 구동 TFT(DT)의 문턱전압(Vth)을 센싱한다. 특히, 제2 기간(t2)은 사전 실험을 통해 2 수평기간 이상의 기간으로 적절하게 설정될 수 있다. 이로 인해, 본 발명은 대면적 고해상도의 유기발광표시장치가 240Hz 이상의 프레임 주파수로 고속 구동하는 경우에도 구동 TFT(DT)의 문턱전압 센싱 시간을 충분히 확보할 수 있으므로, 구동 TFT(DT)의 문턱전압 센싱의 정확도를 높일 수 있다.As a result, during the second period t2, the second node N2 senses the threshold voltage Vth of the driving TFT DT. In particular, the second period t2 may be appropriately set to a period longer than two horizontal periods through a preliminary experiment. Therefore, even when the large-area, high-resolution organic light emitting display device is driven at a high frame frequency of 240 Hz or higher, the threshold voltage sensing time of the driving TFT DT can be sufficiently ensured, The accuracy of sensing can be increased.

세 번째로, 제3 기간(t3) 동안 게이트 하이 전압(VGH)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 로우 전압(VGL)의 스캔 신호(SCAN)가 스캔 라인(SL)을 통해 공급된다. 또한, 제3 기간(t3) 동안 게이트 하이 전압(VGH)의 제1 센싱 신호(SEN1)가 제1 센싱 라인(SENL1)을 통해 공급되고, 게이트 로우 전압(VGL)의 제2 센싱 신호(SEN2)가 제2 센싱 라인(SENL2)을 통해 공급된다.Thirdly, during the third period t3, the emission signal EM of the gate high voltage VGH is supplied through the emission line EML and the scan signal SCAN of the gate low voltage VGL is supplied to the scan line SL. The first sensing signal SEN1 of the gate high voltage VGH is supplied through the first sensing line SENL1 and the second sensing signal SEN2 of the gate low voltage VGL is supplied during the third period t3. Is supplied through the second sensing line SENL2.

제1 TFT(T1)는 게이트 하이 전압(VGH)의 발광 신호(EM)에 의해 턴-오프된다. 제1 TFT(T1)의 턴-오프로 인해, 제2 노드(N2)는 플로팅(floating) 된다. 제2 TFT(T2)는 게이트 로우 전압(VGL)의 스캔 신호(SCAN)에 응답하여 턴-온되어 데이터 라인(DL)과 제3 노드(N3)를 접속시킨다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 제1 센싱 신호(SEN1)에 의해 턴-오프된다. 제2 TFT(T2)의 턴-온과 제3 TFT(T3)의 턴-오프로 인해, 제3 노드(N3)는 데이터 라인(DL)으로부터 공급되는 제n 데이터 전압(DATAn)으로 충전된다. 제4 TFT(T4)는 게이트 로우 전압(VGL)의 제2 센싱 신호(SEN2)에 응답하여 턴-온되어 기준 전압원과 제1 노드(N1)를 접속시킨다. 제4 TFT(T4)의 턴-온으로 인해, 제1 노드(N1)는 기준 전압(REF)으로 방전된다.The first TFT T1 is turned off by the emission signal EM of the gate high voltage VGH. Due to the turn-off of the first TFT (T1), the second node (N2) is floating. The second TFT T2 is turned on in response to the scan signal SCAN of the gate low voltage VGL to connect the data line DL and the third node N3. The third TFT T3 is turned off by the first sensing signal SEN1 of the gate high voltage VGH. Due to the turn-on of the second TFT T2 and the turn-off of the third TFT T3, the third node N3 is charged with the nth data voltage DATAn supplied from the data line DL. The fourth TFT T4 is turned on in response to the second sensing signal SEN2 of the gate low voltage VGL to connect the reference voltage source to the first node N1. Due to the turn-on of the fourth TFT T4, the first node N1 is discharged to the reference voltage REF.

제3 기간(t3) 동안 제2 노드(N2)가 플로팅되므로, 제3 노드(N3)의 전압 변화량이 제2 캐패시터(C2)에 의해 제2 노드(N2)에 반영된다. 즉, 제2 노드(N2)에는 제3 노드(N3)의 전압 변화량인 'REF-DATAn'가 반영된다. 다만, 제2 노드(N2)는 직렬로 연결된 제1 및 제2 캐패시터(C1, C2)의 사이에 접속되어 있으므로, 수학식 2와 같이 C'의 비율로 전압 변화량이 반영된다.Since the second node N2 is floated during the third period t3, the voltage variation of the third node N3 is reflected to the second node N2 by the second capacitor C2. That is, 'REF-DATAn' which is the voltage change amount of the third node N3 is reflected to the second node N2. However, since the second node N2 is connected between the first and second capacitors C1 and C2 connected in series, the voltage change amount is reflected at the ratio of C 'as shown in Equation (2).

수학식 2에서, CA1은 제1 캐패시터(C1)의 용량, CA2는 제2 캐패시터(C2)의 용량을 의미한다. 결국, 제2 노드(N2)에는 'C'(REF-DATAn)'가 반영되므로, 제2 노드(N2)의 전압은 'REF-Vth-C'(REF-DATAn)'으로 변화된다.In Equation (2), CA1 denotes the capacitance of the first capacitor (C1) and CA2 denotes the capacitance of the second capacitor (C2). As a result, 'C' (REF-DATAn) 'is reflected in the second node N2, so that the voltage of the second node N2 is changed to' REF-Vth-C '(REF-DATAn).

또한, 제3 기간(t3) 동안 제2 노드(N2)의 플로팅으로 인해, 구동 TFT(DT)의 모빌리티(mobility)와 관계된 'ΔV'가 제2 노드(N2)에 센싱된다. 구동 TFT(DT)의 게이트 전극에 접속된 제1 노드(N1)와 소스 전극에 접속된 제2 노드(N2)의 전압 차(Vgs)가 문턱전압(Vth)보다 크므로, 구동 TFT(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류 패스를 형성한다. 하지만, 제3 기간(t3)은 제2 기간(t2)보다 짧기 때문에, 제3 기간(t3) 동안 제2 노드(N2)의 전압인 'REF-Vth-C'(REF-DATAn)'는 기준 전압(REF)과 구동 TFT(DT)의 문턱전압(Vth)의 차전압(REF-Vth)까지 낮아지지 않는다. 이때, 제2 노드(N2)의 전압이 'REF-Vth-C'(REF-DATAn)+ΔV'까지 낮아진다고 가정하는 경우, ΔV는 제3 기간(t3) 동안의 제2 노드(N2)의 전압 변화량을 의미하며, ΔV는 구동 TFT(DT)의 모빌리티에 의존한다. 예를 들어, 구동 TFT(DT)의 모빌리티가 클수록 제3 기간(t3) 동안 제2 노드(N2)의 전압은 많이 하강하므로, ΔV는 커진다. 구동 TFT(DT)의 모빌리티가 작을수록 제3 기간(t3) 동안 제2 노드(N2)의 전압은 적게 하강하므로, ΔV는 작아진다. 즉, 본 발명은 제3 기간(t3) 동안 구동 TFT(DT)의 모빌리티에 비례하여 제2 노드(N2)의 전압 변화량이 변화하는 것을 이용함으로써, 제3 기간(t3) 동안 ΔV를 센싱할 수 있다.Further, due to the floating of the second node N2 during the third period t3, '? V' related to the mobility of the driving TFT DT is sensed at the second node N2. The voltage difference Vgs between the first node N1 connected to the gate electrode of the driving TFT DT and the second node N2 connected to the source electrode is greater than the threshold voltage Vth, Forms a current path until the voltage difference (Vgs) between the gate electrode and the source electrode reaches the threshold voltage (Vth). However, since the third period t3 is shorter than the second period t2, 'REF-Vth-C' (REF-DATAn), which is the voltage of the second node N2 during the third period t3, Is not lowered to the difference voltage REF-Vth between the voltage REF and the threshold voltage Vth of the driving TFT DT. At this time, if it is assumed that the voltage of the second node N2 is lowered to 'REF-Vth-C' (REF-DATAn) + DELTA V ' Means a voltage change amount, and? V depends on the mobility of the drive TFT (DT). For example, as the mobility of the driving TFT DT increases, the voltage of the second node N2 drops much during the third period t3, so that? V becomes large. The smaller the mobility of the driving TFT DT, the smaller the voltage of the second node N2 during the third period t3, so that? V becomes smaller. That is, the present invention utilizes the fact that the voltage change amount of the second node N2 changes in proportion to the mobility of the driving TFT DT during the third period t3, so that it is possible to sense ΔV during the third period t3 have.

네 번째로, 제4 기간(t4) 동안 게이트 로우 전압(VGL)의 발광 신호(EM)가 발광 라인(EML)을 통해 공급되고, 게이트 하이 전압(VGH)의 스캔 신호(SCAN)가 스캔 라인(SL)을 통해 공급된다. 또한, 제4 기간(t4) 동안 게이트 하이 전압(VGH)의 제1 센싱 신호(SEN1)가 제1 센싱 라인(SENL1)을 통해 공급되고, 게이트 하이 전압(VGH)의 제2 센싱 신호(SEN2)가 제2 센싱 라인(SENL2)을 통해 공급된다.Fourth, during the fourth period t4, the emission signal EM of the gate low voltage VGL is supplied through the emission line EML and the scan signal SCAN of the gate high voltage VGH is supplied to the scan line SL. The first sensing signal SEN1 of the gate high voltage VGH is supplied through the first sensing line SENL1 and the second sensing signal SEN2 of the gate high voltage VGH is supplied during the fourth period t4. Is supplied through the second sensing line SENL2.

제1 TFT(T1)는 게이트 로우 전압(VGL)의 발광 신호(EM)에 응답하여 턴-온되어 고전위 전압원과 제2 노드(N2)를 접속시킨다. 제1 TFT(T1)의 턴-온으로 인해, 제2 노드(N2)는 고전위 전압(VDD)으로 충전된다. 제2 TFT(T2)는 게이트 하이 전압(VGH)의 스캔 신호(SCAN)에 의해 턴-오프된다. 제3 TFT(T3)는 게이트 하이 전압(VGH)의 제1 센싱 신호(SEN1)에 의해 턴-오프된다. 제2 및 제3 TFT(T2, T3)의 턴-오프로 인해, 제3 노드(N3)는 플로팅 된다. 제4 TFT(T4)는 게이트 하이 전압(VGH)의 제2 센싱 신호(SEN2)에 의해 턴-오프된다. 제4 TFT(T4)의 턴-오프로 인해, 제1 노드(N1)는 플로팅 된다.The first TFT T1 is turned on in response to the emission signal EM of the gate low voltage VGL to connect the high potential source to the second node N2. Due to the turn-on of the first TFT (T1), the second node (N2) is charged to the high-potential voltage (VDD). And the second TFT T2 is turned off by the scan signal SCAN of the gate high voltage VGH. The third TFT T3 is turned off by the first sensing signal SEN1 of the gate high voltage VGH. Due to the turn-off of the second and third TFTs T2 and T3, the third node N3 floats. The fourth TFT T4 is turned off by the second sensing signal SEN2 of the gate high voltage VGH. Due to the turn-off of the fourth TFT (T4), the first node (N1) floats.

제4 기간(t4) 동안 제1 노드(N1)가 플로팅되고, 제4 기간(t4) 동안 제2 노드(N2)가 고전위 전압(VDD)으로 충전되므로, 제2 노드(N2)의 전압 변화량이 제1 캐패시터(C1)에 의해 제1 노드(N1)에 반영된다. 즉, 제1 노드(N1)에는 제2 노드(N2)의 전압 변화량인 'REF-Vth-C'(REF-DATAn)+ΔV-VDD'가 반영된다. 따라서, 제1 노드(N1)의 전압은 'REF-{REF-Vth-C'(REF-DATAn)+ΔV-VDD}'로 변화된다.Since the first node N1 is floated during the fourth period t4 and the second node N2 is charged to the high potential voltage VDD during the fourth period t4, Is reflected to the first node N1 by the first capacitor C1. That is, 'REF-Vth-C' (REF-DATAn) + ΔV-VDD ', which is the voltage change amount of the second node N2, is reflected in the first node N1. Therefore, the voltage of the first node N1 changes to 'REF- {REF-Vth-C' (REF-DATAn) +? V-VDD} '.

한편, 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 3과 같이 표현된다.Meanwhile, the drain-source current Ids of the driving TFT DT supplied to the organic light emitting diode (OLED) is expressed by Equation (3).

수학식 3에서, k'는 구동 TFT(DT)의 구조와 물리적 특성에 의해 결정되는 비례 계수로서, 구동 TFT(DT)의 모빌리티, 채널 폭, 및 채널 길이 등에 의해 결정된다. Vgs는 구동 TFT(DT)의 게이트 전압(Vg)과 소스 전압(Vs) 간의 차, Vth는 구동 TFT(DT)의 문턱전압을 의미한다. 제4 기간(t4) 동안 'Vgs-Vth'는 수학식 4와 같다.In Equation 3, k 'is a proportional coefficient determined by the structure and physical characteristics of the driver TFT DT, and is determined by the mobility, the channel width, and the channel length of the driver TFT DT. Vgs denotes a difference between the gate voltage Vg and the source voltage Vs of the driving TFT DT and Vth denotes a threshold voltage of the driving TFT DT. During the fourth period (t4), 'Vgs-Vth' is expressed by Equation (4).

수학식 4를 정리하면, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 도출된다.Summarizing the expression (4), the drain-source current Ids of the driving TFT DT is derived as shown in expression (5).

결국, 제4 기간(t4) 동안 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 구동 TFT(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 본 발명은 구동 TFT(DT)의 문턱전압을 보상할 수 있다. 또한, 제4 기간(t4) 동안 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 수학식 5와 같이 'ΔV'가 반영되므로, 구동 TFT(DT)의 모빌리티를 보상할 수 있다.As a result, the drain-source current Ids of the driving TFT DT supplied to the organic light emitting diode OLED during the fourth period t4 is equal to the threshold voltage Vth of the driving TFT DT It does not depend on it. That is, the present invention can compensate the threshold voltage of the driving TFT DT. Since the drain-source current Ids of the driving TFT DT supplied to the organic light emitting diode OLED during the fourth period t4 reflects '? V' as shown in Equation 5, Can be compensated for.

한편, 고전위 전압원은 다수의 화소(P)들에 고전위 전압(VDD)을 공급한다. 제4 기간(t4) 동안 게이트 로우 전압(VGL)의 발광 신호(EM)에 응답하여 제1 TFT(T1)가 턴-온되는 경우, 고전위 전압(VDD)과 저전위 전압(VSS) 사이의 전류패스를 따라 존재하는 구동 TFT(DT), 유기발광다이오드(OLED) 등의 기생저항으로 인해 고전위 전압(VDD)은 전압 강하된다. 수학식 4를 참조하여 설명하면, 종래 기술의 경우, 게이트 전압(Vg)의 'VDD'는 고전위 전압(VDD)이 전압 강하되기 이전의 전압이고, 소스 전압(Vs)의 'VDD'는 유기발광다이오드(OLED)의 발광으로 인해 전압 강하된 전압이다. 이 경우, 게이트 전압(Vg)의 'VDD'와 소스 전압(Vs)의 'VDD'가 다르기 때문에 수학식 4에서 'VDD'가 삭제되지 않으므로, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 고전위 전압(VDD)에 의존적이게 되는 문제가 발생하였다. 하지만, 본 발명의 실시예에 따른 화소(P)는 수학식 4의 'Vgs-Vth'에서 게이트 전압(Vg)에 샘플링된 'VDD'와 소스 전압(Vs)인 'VDD'가 모두 전압 강하가 반영된 전압이기 때문에 수학식 4에서 'VDD'가 삭제되므로, 구동 TFT(DT)의 드레인-소스간 전류(Ids)는 고전위 전압(VDD)에 의존적이지 않게 된다. 즉, 본 발명은 고전위 전압(VDD)의 전압 강하를 보상할 수 있다.
On the other hand, the high potential voltage source supplies a high potential voltage (VDD) to a plurality of pixels (P). When the first TFT Tl is turned on in response to the light emission signal EM of the gate low voltage VGL during the fourth period t4, the voltage between the high voltage VDD and the low voltage VSS The high-potential voltage VDD drops in voltage due to the parasitic resistance of the driving TFT DT, the organic light-emitting diode OLED, etc. present along the current path. Referring to Equation (4), 'VDD' of the gate voltage Vg is a voltage before the high-potential voltage VDD is lowered, and 'VDD' of the source voltage Vs is a voltage And is a voltage dropped due to the light emission of the light emitting diode (OLED). In this case, 'VDD' is not deleted in Equation (4) because 'VDD' of the gate voltage (Vg) is different from 'VDD' of the source voltage (Vs) ) Is dependent on the high-potential voltage (VDD). However, in the pixel P according to the embodiment of the present invention, 'VDD' sampled at the gate voltage Vg at 'Vgs-Vth' in Equation 4 and 'VDD', which is the source voltage Vs, Since the voltage is reflected, 'VDD' is deleted in Equation (4), so that the drain-source current Ids of the driving TFT DT is not dependent on the high-potential voltage VDD. That is, the present invention can compensate the voltage drop of the high-potential voltage (VDD).

도 5는 계조별 구동 TFT의 모빌리티의 편차를 보여주는 그래프이다. 도 5를 참조하면, x축에는 계조(gral level)가 나타나 있고, y축에는 유기발광다이오드(OLED)에 공급되는 구동 TFT(DT)의 모빌리티의 오차(error)가 나타나 있다. 도 5에서 계조(gray level)는 0 내지 255의 값을 갖는 8 비트(bits) 데이터인 경우를 중심으로 설명하였다.5 is a graph showing a variation in the mobility of the driving TFT for each gradation. Referring to FIG. 5, a gull level is shown on the x-axis, and an error in mobility of the driving TFT DT supplied to the organic light emitting diode OLED is shown on the y-axis. In FIG. 5, the gray level has been described mainly in the case of 8-bit data having a value of 0 to 255.

도 5에서는 종래 기술과 본 발명 각각의 계조(gray level)에 따라 구동 TFT의 모빌리티의 편차를 살펴보았다. 종래 기술에서 계조(gray level)가 25 내지 255인 경우 구동 TFT(DT)의 모빌리티의 오차(error)가 -5% 내지 7% 정도로 발생하였다. 특히, 종래 기술에서 계조(gray level)가 0 내지 25인 경우 구동 TFT(DT)의 모빌리티의 오차(error)가 최대 20%로 발생하였다. 하지만, 본 발명에서 계조(gray level)가 25 내지 255인 경우 구동 TFT(DT)의 모빌리티의 오차(error)가 -2% 내지 3% 정도로 발생하였다. 또한, 본 발명에서 계조(gray level)가 0 내지 25인 경우 구동 TFT(DT)의 모빌리티의 오차(error)가 최대 8%로 발생하였다.In FIG. 5, variations in the mobility of the driving TFTs have been examined according to the gray levels of the conventional technique and the present invention. In the prior art, when the gray level is 25 to 255, the mobility error of the driving TFT DT is about -5% to 7%. Particularly, in the prior art, when the gray level is 0 to 25, the mobility error of the driving TFT DT occurs up to 20%. However, in the present invention, when the gray level is 25 to 255, the mobility error of the driving TFT DT is about -2% to 3%. Also, in the present invention, when the gray level is 0 to 25, the mobility error of the driving TFT DT is up to 8%.

즉, 본 발명은 제3 기간(t3) 동안 ΔV를 센싱하고 제4 기간(t4) 동안 제1 캐패시터(C1)를 이용하여 구동 TFT(DT)의 게이트 노드인 제1 노드(N1)에 ΔV를 반영함으로써 구동 TFT(DT)의 모빌리티를 보상하므로, 계조(gray level)별 구동 TFT(DT)의 모빌리티의 오차(error)를 종래 기술에 비해 줄일 수 있다.
That is, in the present invention,? V is sensed during the third period t3 and? V is applied to the first node N1 which is the gate node of the driving TFT DT using the first capacitor C1 during the fourth period t4 The mobility of the driving TFT DT can be compensated for, thereby reducing the mobility error of the driving TFT DT for each gray level compared with the conventional technology.

도 6은 본 발명의 실시예에 따른 유기발광다이오드 표시장치를 나타내는 블록도이다. 도 6을 참조하면, 본 발명의 실시예에 따른 유기발광다이오드 표시장치는 표시패널(10), 데이터 구동부(20), 스캔 구동부(30), 타이밍 컨트롤러(40), 및 호스트 시스템(50) 등을 구비한다.6 is a block diagram showing an organic light emitting diode display device according to an embodiment of the present invention. Referring to FIG. 6, an OLED display according to an exemplary embodiment of the present invention includes a display panel 10, a data driver 20, a scan driver 30, a timing controller 40, and a host system 50 Respectively.

표시패널(10)에는 데이터 라인(DL)들과 스캔 라인(SL)들이 서로 교차되도록 형성된다. 또한, 표시패널(10)에는 스캔 라인(SL)들과 나란하게 제1 및 제2 센싱 라인(SENL1, SENL2)들, 및 발광 라인(EML)들이 형성된다. 또한, 표시패널(10)에는 매트릭스 형태로 배치된 화소(P)들이 형성된다. 표시패널(10)의 화소(P)들 각각에 대한 자세한 설명은 도 2를 결부하여 상세히 설명하였다.The display panel 10 is formed so that the data lines DL and the scan lines SL intersect with each other. The first and second sensing lines SENL1 and SENL2 and the emission lines EML are formed on the display panel 10 in parallel with the scan lines SL. In addition, in the display panel 10, pixels P arranged in a matrix form are formed. A detailed description of each of the pixels P of the display panel 10 has been described in detail with reference to FIG.

데이터 구동부(20)는 다수의 소스 드라이브 IC들을 포함한다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터 디지털 비디오 데이터(RGB)를 입력받는다. 소스 드라이브 IC들은 타이밍 컨트롤러(40)로부터의 소스 타이밍 제어신호(DCS)에 응답하여 디지털 비디오 데이터(RGB)를 감마보상전압으로 변환하여 데이터 전압을 발생하고, 그 데이터 전압을 스캔 신호(SCAN)에 동기되도록 표시패널(10)의 데이터 라인(DL)들에 공급한다.The data driver 20 includes a plurality of source drive ICs. The source drive ICs receive digital video data (RGB) from the timing controller 40. The source driver ICs convert the digital video data RGB into a gamma compensation voltage in response to a source timing control signal DCS from the timing controller 40 to generate a data voltage and apply the data voltage to the scan signal SCAN And supplies them to the data lines DL of the display panel 10 so as to be synchronized.

스캔 구동부(30)는 스캔 신호 출력부, 제1 및 제2 센싱 신호 출력부, 및 발광 신호 출력부를 포함한다. 스캔 신호 출력부는 표시패널(10)의 스캔 라인(SL)들에 스캔 신호(SCAN)를 순차적으로 출력한다. 제1 센싱 신호 출력부는 표시패널(10)의 제1 센싱 라인(SENL1)들에 제1 센싱 신호(SEN1)를 순차적으로 출력한다. 제2 센싱 신호 출력부는 표시패널(10)의 제2 센싱 라인(SENL2)들에 제2 센싱 신호(SEN2)를 순차적으로 출력한다. 발광 신호 출력부는 표시패널(10)의 발광 라인(EML)들에 발광 신호(EM)를 순차적으로 출력한다. 스캔 신호(SCAN), 제1 및 제2 센싱 신호들(SEN1, SEN2), 및 발광 신호(EM)에 대한 자세한 설명은 도 3을 결부하여 상세히 설명하였다.The scan driver 30 includes a scan signal output unit, first and second sensing signal output units, and an emission signal output unit. The scan signal output unit sequentially outputs a scan signal (SCAN) to the scan lines (SL) of the display panel (10). The first sensing signal output unit sequentially outputs the first sensing signal SEN1 to the first sensing lines SENL1 of the display panel 10. [ The second sensing signal output unit sequentially outputs the second sensing signal SEN2 to the second sensing lines SENL2 of the display panel 10. [ The light emitting signal output unit sequentially outputs the light emitting signal EM to the light emitting lines (EML) of the display panel 10. The detailed description of the scan signal SCAN, the first and second sensing signals SEN1 and SEN2, and the emission signal EM has been described in detail with reference to FIG.

타이밍 컨트롤러(40)는 LVDS(Low Voltage Differential Signaling) 인터페이스, TMDS(Transition Minimized Differential Signaling) 인터페이스 등의 인터페이스를 통해 호스트 시스템(50)으로부터 디지털 비디오 데이터(RGB)를 입력받는다. 타이밍 콘트롤러(40)는 호스트 시스템(50)으로부터 입력되는 디지털 비디오 데이터(RGB)을 데이터 구동부(20)로 전송한다.The timing controller 40 receives digital video data RGB from the host system 50 via an interface such as a low voltage differential signaling (LVDS) interface and a transition minimized differential signaling (TMDS) interface. The timing controller 40 transmits the digital video data RGB input from the host system 50 to the data driver 20.

타이밍 컨트롤러(40)는 수직 동기신호, 수평 동기신호, 데이터 인에이블 신호(Data Enable), 도트 클럭(Dot Clock) 등의 타이밍 신호를 입력받는다. 타이밍 컨트롤러(40)는 호스트 시스템으로부터의 타이밍 신호를 기준으로 데이터 구동부(20)와 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호, 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호를 포함한다.The timing controller 40 receives timing signals such as a vertical synchronization signal, a horizontal synchronization signal, a data enable signal (Data Enable), and a dot clock (Dot Clock). The timing controller 40 generates timing control signals for controlling the operation timing of the data driver 20 and the scan driver 30 based on the timing signal from the host system. The timing control signals include a scan timing control signal for controlling the operation timing of the scan driver 30 and a data timing control signal for controlling the operation timing of the data driver 20. [

표시패널은 도시하지 않은 전원부를 더 구비할 수 있다. 전원부는 표시패널(10)에 고전위 전압(VDD), 저전위 전압(VSS), 및 기준 전압(REF)을 공급한다. 또한, 전원부는 스캔 구동부(30)에 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL)을 공급한다.
The display panel may further include a power supply unit (not shown). The power supply unit supplies a high potential voltage (VDD), a low potential voltage (VSS), and a reference voltage (REF) to the display panel (10). The power supply unit supplies a gate high voltage (VGH) and a gate low voltage (VGL) to the scan driver (30).

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
It will be apparent to those skilled in the art that various modifications and variations can be made in the present invention without departing from the spirit or scope of the invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be defined by the claims.

OLED: 유기발광다이오드 DT: 구동 TFT
T1: 제1 TFT T2: 제2 TFT
T3: 제3 TFT T4: 제4 TFT
C1: 제1 캐패시터 C2: 제2 캐패시터
N1: 제1 노드 N2: 제2 노드
N3: 제3 노드 SCAN: 스캔 신호
SEN1: 제1 센싱 신호 SEN2: 제2 센싱 신호
EM: 발광 신호 10: 표시패널
20: 데이터 구동부 30: 스캔 구동부
40: 타이밍 컨트롤러 50: 호스트 시스템OLED: organic light emitting diode DT: driving TFT
T1: first TFT T2: second TFT
T3: third TFT T4: fourth TFT
C1: first capacitor C2: second capacitor
N1: first node N2: second node
N3: 3rd node SCAN: scan signal
SEN1: first sensing signal SEN2: second sensing signal
EM: Emission signal 10: Display panel
20: Data driver 30:
40: timing controller 50: host system

Claims

A data line, a scan line, a light emitting line, and a display panel having a first and a second sensing lines formed thereon and formed with a plurality of pixels formed in a matrix form,
Each of the pixels includes:
A driver TFT having a gate electrode connected to the first node and a source electrode connected to the second node;
An organic light emitting diode including an anode electrode connected to a drain electrode of the driving TFT, and a cathode electrode connected to a low potential voltage source for supplying a low potential voltage;
A first TFT connected to the second node and a high potential voltage source for supplying a high potential voltage in response to the light emitting signal supplied from the light emitting line;
A second TFT connected to the third node in response to a scan signal supplied from the scan line;
A third TFT for connecting a reference voltage source for supplying a reference voltage to the third node in response to a first sensing signal supplied from the first sensing line;
A fourth TFT for connecting the first node and the reference voltage source in response to a second sensing signal supplied from the second sensing line;
A first capacitor connected between the first node and the second node to reflect the voltage variation of the second node to the first node; And
And a second capacitor connected between the second node and the third node and reflecting a voltage change amount of the third node to the second node.

The method according to claim 1,
During a first period of initializing the second node and the third node,
The light emitting signal and the first sensing signal are generated as a gate low voltage,
Wherein the scan signal and the second sensing signal are generated at a gate high voltage higher than a gate low voltage.

3. The method of claim 2,
During a second period following the first period and sensing a threshold voltage of the driving TFT,
The first and second sensing signals are generated at the gate low voltage,
Wherein the emission signal and the scan signal are generated at the gate high voltage.

The method of claim 3,
During a third period in which the data voltage is supplied to the data line in an n-th (n is a natural number)
The scan signal and the second sensing signal are generated at the gate low voltage,
Wherein the emission signal and the first sensing signal are generated at the gate high voltage.

5. The method of claim 4,
During the fourth period in which the organic light emitting diode emits light,
Wherein the light emitting signal is generated at the gate low voltage,
Wherein the scan signal and the first and second sensing signals are generated at the gate high voltage.

The method according to claim 1,
And the difference voltage between the high voltage and the reference voltage is greater than a threshold voltage of the driving TFT.

The method according to claim 1,
A gate electrode of the first TFT is connected to the light emitting line, a source electrode is connected to the high potential voltage source, a drain electrode is connected to the second node,
A gate electrode of the second TFT is connected to the scan line, a source electrode is connected to the data line, a drain electrode is connected to the third node,
A gate electrode of the third TFT is connected to the first sensing line, a source electrode is connected to the third node, a drain electrode is connected to the reference voltage source,
Wherein the gate electrode of the fourth TFT is connected to the second sensing line, the source electrode is connected to the first node, and the drain electrode is connected to the reference voltage source.