KR102113539B1 - Organic light emitting display device - Google Patents

Organic light emitting display device Download PDF

Info

Publication number
KR102113539B1
KR102113539B1 KR1020180162083A KR20180162083A KR102113539B1 KR 102113539 B1 KR102113539 B1 KR 102113539B1 KR 1020180162083 A KR1020180162083 A KR 1020180162083A KR 20180162083 A KR20180162083 A KR 20180162083A KR 102113539 B1 KR102113539 B1 KR 102113539B1
Authority
KR
South Korea
Prior art keywords
voltage
period
gate
during
driving transistor
Prior art date
Application number
KR1020180162083A
Other languages
Korean (ko)
Other versions
KR20180135844A (en
Inventor
박혜민
김범식
오길환
신헌기
손기원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20180135844A publication Critical patent/KR20180135844A/en
Application granted granted Critical
Publication of KR102113539B1 publication Critical patent/KR102113539B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H01L27/3248—
    • H01L27/3202—
    • H01L27/3204—
    • H01L27/326—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/84—Parallel electrical configurations of multiple OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/86—Series electrical configurations of multiple OLEDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 구동 트랜지스터의 문턱전압을 보상함으로써 화소들의 휘도를 균일하게 할 수 있는 유기발광표시장치를 제공하는 것으로, 본 발명의 일 예에 따른 유기발광표시장치는 데이터라인들과 스캔라인들 및 제1 전원전압라인들에 접속된 화소들을 갖는 표시패널, 데이터라인들에 데이터전압들을 공급하는 데이터 구동부, 및 스캔라인들에 스캔신호들을 공급하는 스캔 구동부를 포함한다. 데이터 구동부는 제1 기간 동안 제j(j는 양의 정수) 데이터라인에 기준전압을 공급하며, 제2 기간 동안 보상전압을 공급하고, 제3 기간 동안 데이터전압을 공급한다. 스캔 구동부는 제1 내지 제3 기간들 동안 게이트 온 전압을 갖는 제k(k는 양의 정수) 스캔신호를 제k 스캔라인에 공급하며, 제4 기간 동안 게이트 오프 전압을 갖는 제k 스캔신호를 제k 스캔라인에 공급한다.The present invention provides an organic light emitting display device capable of uniformizing luminance of pixels by compensating for a threshold voltage of a driving transistor. The organic light emitting display device according to an example of the present invention includes data lines, scan lines, and It includes a display panel having pixels connected to one power voltage line, a data driver supplying data voltages to the data lines, and a scan driver supplying scan signals to the scan lines. The data driver supplies a reference voltage to the jth (j is a positive integer) data line during the first period, a compensation voltage during the second period, and a data voltage during the third period. The scan driver supplies a k-th scan signal having a gate-on voltage to the k-th scan line during the first to third periods, and a kth scan signal having a gate-off voltage during the fourth period. Supply to the k-th scan line.

Description

유기발광표시장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}Organic light emitting display device {ORGANIC LIGHT EMITTING DISPLAY DEVICE}

본 발명의 실시예는 유기발광표시장치에 관한 것이다.An embodiment of the present invention relates to an organic light emitting display device.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 이에 따라, 최근에는 액정표시장치(LCD: Liquid Crystal Display), 플라즈마표시장치(PDP: Plasma Display Panel), 유기발광 표시장치(OLED: Organic Light Emitting Display)와 같은 여러가지 표시장치가 활용되고 있다.As the information society develops, the demand for a display device for displaying images is increasing in various forms. Accordingly, recently, various display devices such as a liquid crystal display (LCD), a plasma display panel (PDP), and an organic light emitting display (OLED) have been used.

이들 중에서 유기발광 표시장치는 저전압 구동이 가능하고, 박형이며, 시야각이 우수하고, 응답속도가 빠른 특성이 있다. 유기발광 표시장치는 데이터라인들, 스캔라인들, 데이터라인들과 스캔라인들의 교차부에 형성된 다수의 화소들을 구비하는 표시패널, 스캔라인들에 스캔신호들을 공급하는 스캔 구동부, 및 데이터라인들에 데이터 전압들을 공급하는 데이터 구동부를 포함한다. 화소들 각각은 유기발광다이오드(organic light emitting diode), 게이트 전극의 전압에 따라 유기발광다이오드에 공급되는 전류의 양을 조절하는 구동 트랜지스터(transistor), 스캔라인의 스캔신호에 응답하여 데이터라인의 데이터 전압을 구동 트랜지스터의 게이트 전극에 공급하는 공급하는 스캔 트랜지스터를 포함한다.Among them, the organic light emitting display device has characteristics of being capable of driving low voltage, being thin, having an excellent viewing angle, and having a fast response speed. The organic light emitting display device includes data lines, scan lines, a display panel having a plurality of pixels formed at intersections of the data lines and the scan lines, a scan driver supplying scan signals to the scan lines, and data lines. And a data driver supplying data voltages. Each of the pixels is an organic light emitting diode, a driving transistor that adjusts the amount of current supplied to the organic light emitting diode according to the voltage of the gate electrode, and data of the data line in response to the scan signal of the scan line And a scan transistor for supplying a voltage to supply the gate electrode of the driving transistor.

하지만, 제조 공정의 불균일성으로 인해, 구동 트랜지스터의 문턱전압(threshold voltage)이 화소마다 달라지는 문제가 있다. 이 경우, 화소들 각각에 동일한 데이터 전압을 인가하더라도, 화소들 사이의 구동 트랜지스터의 문턱전압 차이로 인하여, 유기발광다이오드가 발광하는 휘도가 화소마다 달라진다. 이를 해결하기 위해, 구동 트랜지스터의 문턱전압을 보상하는 보상 방법이 제안되었다.However, due to the non-uniformity of the manufacturing process, there is a problem that the threshold voltage of the driving transistor varies from pixel to pixel. In this case, even if the same data voltage is applied to each of the pixels, due to a difference in threshold voltage of the driving transistor between the pixels, the luminance of the organic light emitting diodes varies for each pixel. To solve this, a compensation method for compensating the threshold voltage of the driving transistor has been proposed.

본 발명의 실시예는 구동 트랜지스터의 문턱전압을 보상함으로써 화소들의 휘도를 균일하게 할 수 있는 유기발광표시장치를 제공한다.An embodiment of the present invention provides an organic light emitting display device capable of uniformizing luminance of pixels by compensating for a threshold voltage of a driving transistor.

본 발명의 일 실시예에 따른 유기발광표시장치는 데이터라인들, 스캔라인들, 및 제1 전원전압라인들에 접속된 화소들을 갖는 표시패널; 상기 데이터라인들에 데이터전압들을 공급하는 데이터 구동부; 및 상기 스캔라인들에 스캔신호들을 공급하는 스캔 구동부를 구비한다. 상기 화소는, 유기발광다이오드; 상기 유기발광다이오드와 상기 제1 전원전압라인들 중 어느 한 제1 전원전압라인에 접속된 구동 트랜지스터; 상기 데이터라인들 중 어느 한 데이터라인과 상기 구동 트랜지스터의 게이트 전극에 접속된 제1 트랜지스터; 상기 어느 한 데이터라인의 기준전압을 상기 구동 트랜지스터의 소스 전극에 공급하는 제2 트랜지스터; 및 상기 구동 트랜지스터의 게이트 전극과 소스 전극에 접속된 커패시터를 포함한다. 상기 데이터 구동부는 제1 기간 동안 제j(j는 양의 정수) 데이터라인에 상기 기준전압을 공급하며, 제2 기간 동안 보상전압을 공급하고, 제3 기간 동안 데이터전압을 공급한다. 상기 스캔 구동부는 상기 제1 내지 제3 기간들 동안 게이트 온 전압을 갖는 제k(k는 양의 정수) 스캔신호를 제k 스캔라인에 공급하며, 제4 기간 동안 게이트 오프 전압을 갖는 제k 스캔신호를 상기 제k 스캔라인에 공급한다. 상기 제2 기간은 상기 제1 기간에서 바로 이어지고, 상기 제3 기간은 상기 제2 기간에서 바로 이어진다.An organic light emitting display device according to an exemplary embodiment of the present invention includes a display panel having pixels connected to data lines, scan lines, and first power voltage lines; A data driver supplying data voltages to the data lines; And a scan driver supplying scan signals to the scan lines. The pixel may include an organic light emitting diode; A driving transistor connected to any one of the first power voltage line of the organic light emitting diode and the first power voltage line; A first transistor connected to any one of the data lines and a gate electrode of the driving transistor; A second transistor supplying a reference voltage of the one data line to a source electrode of the driving transistor; And a capacitor connected to the gate electrode and the source electrode of the driving transistor. The data driver supplies the reference voltage to the jth (j is a positive integer) data line during the first period, supplies the compensation voltage during the second period, and supplies the data voltage during the third period. The scan driver supplies a kth (k is a positive integer) scan signal having a gate-on voltage during the first to third periods to a kth scan line, and a kth scan having a gate-off voltage during the fourth period. The signal is supplied to the k-th scan line. The second period continues directly from the first period, and the third period continues directly from the second period.

본 발명의 일 실시예에 따른 유기발광표시장치는 데이터라인들, 스캔라인들, 초기화라인들, 및 제1 전원전압라인들에 접속된 화소들을 갖는 표시패널; 및 상기 데이터라인들에 데이터전압들을 공급하는 데이터 구동부를 구비한다. 상기 화소는, 유기발광다이오드; 상기 유기발광다이오드와 상기 제1 전원전압라인들 중 어느 한 제1 전원전압라인에 접속된 구동 트랜지스터; 상기 데이터라인들 중 어느 한 데이터라인과 상기 구동 트랜지스터의 게이트 전극에 접속된 제1 트랜지스터; 상기 어느 한 데이터라인의 기준전압을 상기 구동 트랜지스터의 소스 전극에 공급하는 제2 트랜지스터; 및 상기 구동 트랜지스터의 게이트 전극과 소스 전극에 접속된 커패시터를 포함한다. 상기 제1 트랜지스터는 제k(k는 양의 정수) 스캔라인의 제k 스캔신호에 의해 턴-온되어 제j(j는 양의 정수) 데이터라인의 전압을 상기 구동 트랜지스터의 상기 게이트 전극에 공급하며, 상기 제2 트랜지스터는 제k 초기화라인의 제k 초기화신호에 의해 턴-온되어 상기 구동 트랜지스터의 상기 게이트 전극과 상기 소스 전극을 서로 접속시킨다. 상기 데이터 구동부는 제1 기간 동안 상기 기준전압을 상기 제j 데이터라인에 공급하며, 제2 기간 동안 보상전압을 상기 제j 데이터라인에 공급하고, 제3 기간 동안 데이터전압을 상기 제j 데이터라인에 공급한다.An organic light emitting display device according to an exemplary embodiment of the present invention includes a display panel having pixels connected to data lines, scan lines, initialization lines, and first power voltage lines; And a data driver supplying data voltages to the data lines. The pixel may include an organic light emitting diode; A driving transistor connected to any one of the first power voltage line of the organic light emitting diode and the first power voltage line; A first transistor connected to any one of the data lines and a gate electrode of the driving transistor; A second transistor supplying a reference voltage of the one data line to a source electrode of the driving transistor; And a capacitor connected to the gate electrode and the source electrode of the driving transistor. The first transistor is turned on by the kth scan signal of the kth (k is a positive integer) scanline to supply the voltage of the jth (j is a positive integer) data line to the gate electrode of the driving transistor. The second transistor is turned on by the kth initialization signal of the kth initialization line to connect the gate electrode and the source electrode of the driving transistor to each other. The data driver supplies the reference voltage to the j-th data line during a first period, a compensation voltage to the j-th data line during a second period, and a data voltage to the j-th data line during a third period. To supply.

본 발명의 실시예는 구동 트랜지스터의 게이트 전극과 소스 전극을 기준전압으로 초기화한 후, 구동 트랜지스터의 게이트 전극에 보상전압을 공급한다. 그 결과, 본 발명의 실시예는 구동 트랜지스터의 소스 전극에 구동 트랜지스터의 문턱전압을 센싱할 수 있다. 따라서, 본 발명의 실시예는 문턱전압이 보상된 구동 트랜지스터의 전류에 따라 유기발광다이오드를 발광할 수 있다.The embodiment of the present invention initializes the gate electrode and the source electrode of the driving transistor to a reference voltage, and then supplies a compensation voltage to the gate electrode of the driving transistor. As a result, the embodiment of the present invention can sense the threshold voltage of the driving transistor to the source electrode of the driving transistor. Therefore, an embodiment of the present invention can emit the organic light emitting diode according to the current of the driving transistor whose threshold voltage is compensated.

또한, 본 발명의 실시예는 소정의 기간 동안 구동 트랜지스터(DT)의 게이트 전극에 데이터전압을 공급하고, 소스전압을 "α"만큼 상승시키며, 소스전압의 상승량인 "α"는 구동 트랜지스터의 전자이동도에 따라 달라진다. 그 결과, 본 발명의 실시예는 소정의 기간 동안 구동 트랜지스터의 전자이동도 따라 게이트 전극과 소스 전극 간의 전압 차를 조정할 수 있으므로, 구동 트랜지스터의 전자이동도를 보상할 수 있다.Further, according to an embodiment of the present invention, the data voltage is supplied to the gate electrode of the driving transistor DT for a predetermined period of time, the source voltage is increased by “α”, and the amount of increase of the source voltage “α” is the electron of the driving transistor It depends on the mobility. As a result, the embodiment of the present invention can adjust the voltage difference between the gate electrode and the source electrode according to the electron mobility of the driving transistor for a predetermined period, thereby compensating the electron mobility of the driving transistor.

도 1은 본 발명의 실시예에 따른 유기발광표시장치를 보여주는 블록도.
도 2는 도 1의 화소의 일 예를 보여주는 회로도.
도 3은 제k 스캔신호, 제k 초기화신호, 제j 데이터신호, 및 구동 트랜지스터의 게이트전압과 소스전압을 보여주는 파형도.
도 4는 본 발명의 실시예에 따른 화소의 구동방법을 보여주는 흐름도.
도 5a 내지 도 5d는 도 3의 제1 내지 제4 기간들 동안 도 2의 화소의 동작을 보여주는 회로도들.
도 6은 도 1의 화소의 또 다른 예를 보여주는 회로도.
도 7은 블록들로 분할된 표시패널을 보여주는 일 예시도면.
도 8은 표시패널에 공급되는 스캔신호들과 초기화신호들을 보여주는 파형도.
도 9는 제k 스캔신호, 제k 초기화신호, 제j 데이터신호, 및 구동 트랜지스터의 게이트전압과 소스전압을 보여주는 파형도.
도 10은 본 발명의 또 다른 실시예에 따른 화소의 구동방법을 보여주는 흐름도.
도 11a 내지 도 11e는 도 9의 제1 내지 제6 기간들 동안 도 2의 화소의 동작을 보여주는 회로도들.1 is a block diagram showing an organic light emitting display device according to an exemplary embodiment of the present invention.
2 is a circuit diagram illustrating an example of the pixel of FIG. 1.
3 is a waveform diagram showing the k-th scan signal, k-th initialization signal, j-th data signal, and gate voltage and source voltage of the driving transistor.
4 is a flowchart illustrating a method of driving a pixel according to an embodiment of the present invention.
5A to 5D are circuit diagrams showing the operation of the pixel of FIG. 2 during the first to fourth periods of FIG. 3.
6 is a circuit diagram showing still another example of the pixel of FIG. 1.
7 is an exemplary view showing a display panel divided into blocks.
8 is a waveform diagram showing scan signals and initialization signals supplied to a display panel.
9 is a waveform diagram showing the k-th scan signal, k-th initialization signal, j-th data signal, and gate voltage and source voltage of the driving transistor.
10 is a flowchart illustrating a pixel driving method according to another embodiment of the present invention.
11A to 11E are circuit diagrams showing the operation of the pixel of FIG. 2 during the first to sixth periods of FIG. 9.

이하 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예들을 상세히 설명한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것일 수 있는 것으로서, 실제 제품의 부품 명칭과는 상이할 수 있다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. Throughout the specification, the same reference numerals refer to substantially the same components. In the following description, when it is determined that a detailed description of a known function or configuration related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description is omitted. In addition, the component names used in the following description may be selected in consideration of the ease of writing the specification, and may be different from the actual product part names.

도 1은 본 발명의 실시예에 따른 유기발광표시장치를 보여주는 블록도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 유기발광표시장치는 표시패널(10), 데이터 구동부(20), 스캔 구동부(30), 초기화 구동부(40), 및 타이밍 제어부(50)를 포함한다.1 is a block diagram showing an organic light emitting display device according to an exemplary embodiment of the present invention. Referring to FIG. 1, an organic light emitting display device according to an exemplary embodiment of the present invention includes a display panel 10, a data driver 20, a scan driver 30, an initialization driver 40, and a timing controller 50. do.

표시패널(10)은 표시영역(AA)과 표시영역(AA)의 주변에 마련된 비표시영역(NDA)을 포함한다. 표시영역(AA)은 화소(P)들이 마련되어 화상을 표시하는 영역이다. 표시패널(10)에는 데이터라인들(D1~Dm, m은 2 이상의 양의 정수), 스캔라인들(S1~Sn, n은 2 이상의 양의 정수), 및 초기화라인들(SEN1~SENn)이 형성된다. 데이터라인들(D1~Dm)은 스캔라인들(S1~Sn) 및 초기화라인들(SEN1~SENn)과 교차되도록 형성될 수 있다. 스캔라인들(S1~Sn)과 초기화라인들(SEN1~SENn)은 서로 나란하게 형성될 수 있다.The display panel 10 includes a display area AA and a non-display area NDA provided around the display area AA. The display area AA is an area where pixels P are provided to display an image. The display panel 10 includes data lines (D1 to Dm, m is a positive integer of 2 or more), scan lines (S1 to Sn, n is a positive integer of 2 or more), and initialization lines (SEN1 to SENn). Is formed. The data lines D1 to Dm may be formed to intersect with the scan lines S1 to Sn and the initialization lines SEN1 to SENn. The scan lines S1 to Sn and the initialization lines SEN1 to SENn may be formed side by side.

표시패널(10)의 화소(P)들 각각은 데이터라인들(D1~Dm) 중 어느 하나, 스캔라인들(S1~Sn) 중 어느 하나, 및 초기화라인들(SEN1~SENn) 중 어느 하나에 접속될 수 있다. 표시패널(10)의 화소(P)들 각각은 구동 트랜지스터(transistor), 스캔라인의 스캔신호에 의해 제어되는 제1 트랜지스터, 초기화라인의 초기화신호에 의해 제어되는 제2 트랜지스터, 유기발광다이오드(organic light emitting diode), 및 커패시터(capacitor)를 포함할 수 있다. 화소(P)에 대한 자세한 설명은 도 2를 결부하여 후술한다.Each of the pixels P of the display panel 10 is connected to one of the data lines D1 to Dm, one of the scan lines S1 to Sn, and one of the initialization lines SEN1 to SENn. Can be connected. Each of the pixels P of the display panel 10 is a driving transistor, a first transistor controlled by the scan signal of the scan line, a second transistor controlled by the initialization signal of the initialization line, and an organic light emitting diode (organic) light emitting diode), and a capacitor (capacitor). A detailed description of the pixel P will be described later with reference to FIG. 2.

데이터 구동부(20)는 적어도 하나의 소스 드라이브 집적회로(integrated circuit 이하 "IC"라 칭함)를 포함한다. 소스 드라이브 IC는 데이터라인들(D1~Dm)에 접속되어 데이터 전압들을 공급한다. 소스 드라이브 IC는 타이밍 제어부(50)로부터 디지털 비디오 데이터(DATA)와 소스 타이밍 제어신호(DCS)를 입력 받는다. 소스 드라이브 IC는 소스 타이밍 제어신호(DCS)에 따라 디지털 비디오 데이터(DATA)를 데이터전압들로 변환하여 데이터라인들(D1~Dm)에 공급한다. 또한, 소스 드라이브 IC는 데이터전압들 이외에 기준전압 및 보상전압을 데이터라인들(D1~Dm)에 공급할 수 있다. 소스 드라이브 IC의 기준전압, 보상전압, 및 데이터전압 공급에 대한 자세한 설명은 도 3 및 도 10을 결부하여 후술한다.The data driver 20 includes at least one source drive integrated circuit (hereinafter referred to as "IC"). The source drive IC is connected to the data lines D1 to Dm to supply data voltages. The source drive IC receives digital video data DATA and a source timing control signal DCS from the timing controller 50. The source drive IC converts digital video data DATA into data voltages according to the source timing control signal DCS and supplies it to the data lines D1 to Dm. In addition, the source drive IC may supply reference voltages and compensation voltages to the data lines D1 to Dm in addition to the data voltages. A detailed description of supplying the reference voltage, compensation voltage, and data voltage of the source drive IC will be described later with reference to FIGS. 3 and 10.

스캔 구동부(30)는 스캔라인들(S1~Sn)에 접속되어 스캔신호들을 공급한다. 스캔 구동부(30)는 타이밍 제어부(50)로부터 입력되는 스캔 타이밍 제어신호(SCS)에 따라 스캔라인들(S1~Sn)에 스캔신호들을 공급한다. 스캔 구동부(30)의 스캔신호 공급에 대한 자세한 설명은 도 3, 도 9 및 도 10을 결부하여 후술한다.The scan driver 30 is connected to the scan lines S1 to Sn to supply scan signals. The scan driver 30 supplies scan signals to the scan lines S1 to Sn according to the scan timing control signal SCS input from the timing controller 50. A detailed description of the scan signal supply from the scan driver 30 will be described later with reference to FIGS. 3, 9, and 10.

초기화 구동부(40)는 초기화라인들(SEN1~SENn)에 접속되어 초기화신호들을 공급한다. 구체적으로, 초기화 구동부(40)는 타이밍 제어부(50)로부터 입력되는 초기화 타이밍 제어신호(SENCS)에 따라 초기화라인들(SEN1~SENn)에 초기화신호들을 공급한다. 초기화 구동부(40)의 초기화신호 공급에 대한 자세한 설명은 도 3, 도 9 및 도 10을 결부하여 후술한다.The initialization driver 40 is connected to the initialization lines SEN1 to SENn to supply initialization signals. Specifically, the initialization driver 40 supplies initialization signals to the initialization lines SEN1 to SENn according to the initialization timing control signal SENCS input from the timing controller 50. A detailed description of the initialization signal supply of the initialization driver 40 will be described later with reference to FIGS. 3, 9, and 10.

타이밍 제어부(50)는 외부로부터 디지털 비디오 데이터(DATA)를 입력받는다. 타이밍 제어부(50)는 데이트 구동부(20), 스캔 구동부(30), 및 초기화 구동부(40)의 동작 타이밍을 제어하기 위한 타이밍 제어신호들을 발생한다. 타이밍 제어신호들은 데이터 구동부(20)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DCS, 스캔 구동부(30)의 동작 타이밍을 제어하기 위한 스캔 타이밍 제어신호(SCS), 및 초기화 구동부(40)의 동작 타이밍을 제어하기 위한 초기화 타이밍 제어신호(SENCS)를 포함한다.The timing controller 50 receives digital video data DATA from the outside. The timing controller 50 generates timing control signals for controlling the operation timing of the date driver 20, the scan driver 30, and the initialization driver 40. The timing control signals include the data timing control signal (DCS) for controlling the operation timing of the data driver 20, the scan timing control signal (SCS) for controlling the operation timing of the scan driver 30, and the initialization driver 40. And an initialization timing control signal SENCS for controlling the operation timing.

타이밍 제어부(50)는 디지털 비디오 데이터(DATA)와 데이터 타이밍 제어신호(DCS)를 데이터 구동부(20)로 출력한다. 타이밍 제어부(50)는 스캔 타이밍 제어신호(SCS)를 스캔 구동부(30)로 출력한다. 타이밍 제어부(50)는 초기화 타이밍 제어신호(SENCS)를 초기화 구동부(40)로 출력한다.The timing controller 50 outputs the digital video data DATA and the data timing control signal DCS to the data driver 20. The timing controller 50 outputs the scan timing control signal SCS to the scan driver 30. The timing controller 50 outputs the initialization timing control signal SENCS to the initialization driver 40.

도 2는 도 1의 화소를 상세히 보여주는 회로도이다. 도 2를 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동 트랜지스터(DT), 제1 및 제2 트랜지스터들(ST1, ST2), 및 커패시터(C)를 포함한다.FIG. 2 is a circuit diagram showing the pixels of FIG. 1 in detail. Referring to FIG. 2, the pixel P includes an organic light emitting diode OLED, a driving transistor DT, first and second transistors ST1 and ST2, and a capacitor C.

유기발광다이오드(OLED)는 구동 트랜지스터(DT)를 통해 공급되는 전류에 따라 발광한다. 유기발광다이오드(OLED)의 애노드 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되고, 캐소드 전극은 고전위전압보다 낮은 저전위전압이 공급되는 저전위전압라인(VSSL)에 접속될 수 있다.The organic light emitting diode OLED emits light according to a current supplied through the driving transistor DT. The anode electrode of the organic light emitting diode OLED may be connected to the source electrode of the driving transistor DT, and the cathode electrode may be connected to the low potential voltage line VSSL to which a low potential voltage lower than the high potential voltage is supplied.

유기발광다이오드(OLED)는 애노드 전극(anode electrode), 정공 수송층(hole transporting layer), 유기발광층(organic light emitting layer), 전자 수송층(electron transporting layer), 및 캐소드 전극(cathode electrode)을 포함할 수 있다. 유기발광다이오드(OLED)는 애노드전극과 캐소드전극에 전압이 인가되면 정공과 전자가 각각 정공 수송층과 전자 수송층을 통해 유기발광층으로 이동되며, 유기발광층에서 서로 결합하여 발광하게 된다.The organic light emitting diode (OLED) may include an anode electrode, a hole transporting layer, an organic light emitting layer, an electron transporting layer, and a cathode electrode. have. In the organic light emitting diode (OLED), when voltage is applied to the anode electrode and the cathode electrode, holes and electrons are transferred to the organic light emitting layer through the hole transport layer and the electron transport layer, respectively, and the organic light emitting layer is combined with each other to emit light.

구동 트랜지스터(DT)는 제1 전원전압라인(VDDL)과 유기발광다이오드(OLED) 에 접속된다. 구동 트랜지스터(DT)는 게이트 전극의 전압에 따라 제1 전원전압라인(VDDL)으로부터 유기발광다이오드(OLED)로 흐르는 전류를 제어한다. 구동 트랜지스터(DT)의 게이트 전극은 제1 트랜지스터(ST1)의 제1 전극에 접속되고, 소스 전극은 유기발광다이오드(OLED)의 애노드 전극에 접속되며, 드레인 전극은 제1 전원전압이 공급되는 제1 전원전압라인(VDDL)에 접속될 수 있다.The driving transistor DT is connected to the first power voltage line VDDL and the organic light emitting diode OLED. The driving transistor DT controls a current flowing from the first power voltage line VDDL to the organic light emitting diode OLED according to the voltage of the gate electrode. The gate electrode of the driving transistor DT is connected to the first electrode of the first transistor ST1, the source electrode is connected to the anode electrode of the organic light emitting diode OLED, and the drain electrode is the first power voltage. 1 It can be connected to the power supply voltage line (VDDL).

제1 트랜지스터(ST1)는 제k(k는 1≤k≤n을 만족하는 양의 정수) 스캔라인(Sk)의 제k 스캔신호에 의해 턴-온되어 제j(j는 1≤j≤m을 만족하는 양의 정수) 데이터라인(Dj)의 전압을 구동 트랜지스터(DT)의 게이트 전극에 공급한다. 제1 트랜지스터(T1)의 게이트 전극은 제k 스캔라인(Sk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속되며, 제2 전극은 제j 데이터라인(Dj)에 접속될 수 있다.The first transistor ST1 is turned on by the kth scan signal of the kth (k is a positive integer that satisfies 1≤k≤n) scanline Sk, and jj (j is 1≤j≤m (A positive integer that satisfies the) voltage of the data line Dj is supplied to the gate electrode of the driving transistor DT. The gate electrode of the first transistor T1 is connected to the k-th scan line Sk, the first electrode is connected to the gate electrode of the driving transistor DT, and the second electrode is connected to the j-th data line Dj. Can be.

제2 트랜지스터(ST2)는 제k 초기화라인(SENk)의 제k 초기화신호에 의해 턴-온되어 제j 데이터라인(Dj)의 전압을 구동 트랜지스터(DT)의 소스 전극에 공급한다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 초기화라인(SENk)에 접속되고, 제1 전극은 제j 데이터라인(Dj)에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 소스 전극에 접속될 수 있다.The second transistor ST2 is turned on by the kth initialization signal of the kth initialization line SENk to supply the voltage of the jth data line Dj to the source electrode of the driving transistor DT. The gate electrode of the second transistor ST2 is connected to the k-th initialization line SENk, the first electrode is connected to the j-th data line Dj, and the second electrode is connected to the source electrode of the driving transistor DT. Can be.

커패시터(C)는 구동 트랜지스터(DT1)의 게이트 전극과 소스 전극에 접속된다. 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차를 일정하게 유지한다. 또한, 도 2와 같이 유기발광다이오드(OLED)의 애노드 전극과 캐소드 전극 사이에는 기생 커패시터(Cp)가 형성될 수 있다.The capacitor C is connected to the gate electrode and the source electrode of the driving transistor DT1. The capacitor C maintains a constant voltage difference between the gate electrode and the source electrode of the driving transistor DT. In addition, a parasitic capacitor Cp may be formed between the anode electrode and the cathode electrode of the organic light emitting diode (OLED) as shown in FIG. 2.

도 2에서 제1 및 제2 트랜지스터들(ST1, ST2)의 제1 전극은 소스 전극 또는 드레인 전극, 제2 전극은 제1 전극과 다른 전극일 수 있다. 예를 들어, 제1 전극이 소스 전극인 경우, 제2 전극은 드레인 전극일 수 있다.In FIG. 2, the first electrode of the first and second transistors ST1 and ST2 may be a source electrode or a drain electrode, and the second electrode may be a different electrode from the first electrode. For example, when the first electrode is a source electrode, the second electrode may be a drain electrode.

도 2에서는 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)이 N 타입 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)으로 형성된 것을 중심으로 설명하였으나, 이에 한정되지 않는 것에 주의하여야 한다. 구동 트랜지스터(DT)와 제1 및 제2 트랜지스터들(ST1, ST2)은 P 타입 MOSFET으로 형성될 수도 있으며, 이 경우 도 3, 도 9 및 도 10의 파형도는 P 타입 MOSFET의 특성에 맞게 적절하게 수정될 수 있다.In FIG. 2, the driving transistor DT and the first and second transistors ST1 and ST2 are mainly formed of an N-type MOSFET (Metal Oxide Semiconductor Field Effect Transistor), but it should be noted that the present invention is not limited thereto. The driving transistor DT and the first and second transistors ST1 and ST2 may be formed of a P-type MOSFET. In this case, the waveform diagrams of FIGS. 3, 9, and 10 are appropriate for the characteristics of the P-type MOSFET. Can be modified.

이상에서 살펴본 바와 같이, 본 발명의 일 실시예에 따른 화소(P)는 제j 데이터라인(Dj)과 구동 트랜지스터(DT)의 게이트 전극에 접속된 제1 트랜지스터(ST1)와, 제j 데이터라인(Dj)과 구동 트랜지스터(DT)의 소스 전극에 접속된 제2 트랜지스터(ST2)를 포함한다. 그 결과, 본 발명의 실시예는 제1 및 제2 트랜지스터들(ST1, ST2)의 턴-온과 제j 데이터라인(Dj)에 공급되는 전압을 조정함으로써, 구동 트랜지스터(DT)의 문턱전압을 센싱할 수 있다. 도 2에 도시된 화소(P)의 구동 트랜지스터(DT)의 문턱전압 보상에 대한 자세한 설명은 도 3, 도 4, 도 5a 내지 도 5d를 결부하여 후술한다.As described above, the pixel P according to an embodiment of the present invention includes the first data line DJ and the first transistor ST1 connected to the gate electrode of the driving transistor DT and the jth data line (Dj) and a second transistor ST2 connected to the source electrode of the driving transistor DT. As a result, the embodiment of the present invention adjusts the turn-on of the first and second transistors ST1 and ST2 and the voltage supplied to the jth data line Dj, thereby reducing the threshold voltage of the driving transistor DT. I can sense it. A detailed description of the threshold voltage compensation of the driving transistor DT of the pixel P illustrated in FIG. 2 will be described later with reference to FIGS. 3, 4, and 5A to 5D.

도 3은 도 2의 제k 스캔신호, 제k 초기화신호, 제j 데이터신호, 및 구동 트랜지스터의 게이트전압과 소스전압을 보여주는 파형도이다. 도 3에는 도 2의 화소(P)에 접속된 제k 스캔라인(Sk)에 공급되는 제k 스캔신호(SCANk), 제k 초기화라인(SENk)에 공급되는 제k 초기화신호(SENSk), 제j 데이터라인(Dj)에 공급되는 전압(DVj), 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs)이 나타나 있다.FIG. 3 is a waveform diagram showing the kth scan signal, kth initialization signal, jth data signal, and gate voltage and source voltage of the driving transistor of FIG. 2. 3, a kth scan signal SCANk supplied to a kth scan line Sk connected to a pixel P of FIG. 2, a kth initialization signal SENSk supplied to a kth initialization line SENk, The voltage DVj supplied to the j data line Dj, the gate voltage Vg and the source voltage Vs of the driving transistor DT are shown.

도 3을 참조하면, 1 프레임 기간은 제1 내지 제4 기간들(t1~t4)로 구분될 수 있다. 제1 기간(t1)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 기준전압(Vref)으로 초기화하는 기간이다. 제2 기간(t2)은 구동 트랜지스터(DT)의 문턱전압을 센싱하는 기간이다. 제3 기간(t3)은 구동 트랜지스터(DT)의 게이트 전극에 데이터전압을 공급하는 기간이다. 제4 기간(t4)은 구동 트랜지스터(DT)를 흐르는 전류(Ids)에 따라 유기발광다이오드(OLED)가 발광하는 기간이다. 제1 내지 제3 기간들(t1~t3)은 도 3과 같이 1 수평기간(1H)일 수 있다. 도 3에서는 제2 기간(t2)이 제1 및 제3 기간들(t1, t3) 각각보다 길게 구현되는 것이 바람직하나, 이에 한정되지 않음에 주의하여야 한다. 즉, 제1 내지 제3 기간들(t1~t3)은 서로 동일한 기간으로 설정되거나, 제2 기간(t2)이 제1 및 제3 기간들(t1, t3) 각각보다 짧도록 설정될 수도 있다. 제1 및 제3 기간들(t1, t3)은 서로 다른 기간으로 설정될 수 있다. 제1 내지 제3 기간들(t1~t3)은 구동 트랜지스터(DT), 제1 및 제2 트랜지스터들(T1, T2)의 특성에 따라 설계될 수 있다.Referring to FIG. 3, one frame period may be divided into first to fourth periods t1 to t4. The first period t1 is a period for initializing the gate electrode and the source electrode of the driving transistor DT to the reference voltage Vref. The second period t2 is a period during which the threshold voltage of the driving transistor DT is sensed. The third period t3 is a period during which the data voltage is supplied to the gate electrode of the driving transistor DT. The fourth period t4 is a period during which the organic light emitting diode OLED emits light according to the current Ids flowing through the driving transistor DT. The first to third periods t1 to t3 may be 1 horizontal period 1H as illustrated in FIG. 3. In FIG. 3, it is preferable that the second period t2 is implemented to be longer than each of the first and third periods t1 and t3, but it is not limited thereto. That is, the first to third periods t1 to t3 may be set to the same period as each other, or the second period t2 may be set to be shorter than each of the first and third periods t1 and t3. The first and third periods t1 and t3 may be set to different periods. The first to third periods t1 to t3 may be designed according to characteristics of the driving transistor DT and the first and second transistors T1 and T2.

데이터 구동부(20)는 제1 기간(t1) 동안 제j 데이터라인(Dj)에 기준전압(Vref)을 공급한다. 기준전압(Vref)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 초기화하기 위한 전압이다. 데이터 구동부(20)는 제2 기간(t2) 동안 제j 데이터라인(Dj)에 보상전압(Vcomp)을 공급한다. 보상전압(Vcomp)은 구동 트랜지스터(DT)의 문턱전압을 보상하기 위한 전압이다. 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, 보상전압(Vcomp)은 도 3과 같이 기준전압(Vref)보다 높은 레벨의 전압일 수 있다. 데이터 구동부(20)는 제3 기간(t3) 동안 제j 데이터라인(Dj)에 데이터전압(Vdata)을 공급한다. 데이터전압(Vdata)은 유기발광다이오드(OLED)를 소정의 휘도로 발광하기 위해 구동 트랜지스터(DT)의 게이트 전극에 공급되는 전압이다. 데이터 구동부(20)에 공급되는 디지털 비디오 데이터(DATA)가 8 비트인 경우, 데이터전압(Vdata)은 256 개의 전압들 중 어느 하나로 공급될 수 있다. 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, 데이터전압(Vdata)은 도 3과 같이 보상전압(Vcomp)보다 높은 레벨의 전압일 수 있다.The data driver 20 supplies a reference voltage Vref to the j-th data line Dj during the first period t1. The reference voltage Vref is a voltage for initializing the gate electrode and the source electrode of the driving transistor DT. The data driver 20 supplies the compensation voltage Vcomp to the j-th data line Dj during the second period t2. The compensation voltage Vcomp is a voltage for compensating the threshold voltage of the driving transistor DT. When the driving transistor DT is formed of an N-type MOSFET, the compensation voltage Vcomp may be a voltage having a level higher than the reference voltage Vref as shown in FIG. 3. The data driver 20 supplies the data voltage Vdata to the j-th data line Dj during the third period t3. The data voltage Vdata is a voltage supplied to the gate electrode of the driving transistor DT to emit the organic light emitting diode OLED with a predetermined luminance. When the digital video data DATA supplied to the data driver 20 is 8 bits, the data voltage Vdata can be supplied to any one of 256 voltages. When the driving transistor DT is formed of an N-type MOSFET, the data voltage Vdata may be a voltage having a level higher than the compensation voltage Vcomp as shown in FIG. 3.

본 발명의 일 실시예에 따른 화소(P)는 도 2와 같이 제j 데이터라인(Dj)과 구동 트랜지스터(DT)의 게이트 전극에 접속된 제1 트랜지스터(ST1)와, 제j 데이터라인(Dj)과 구동 트랜지스터(DT)의 소스 전극에 접속된 제2 트랜지스터(ST2)를 포함한다. 그 결과, 본 발명의 실시예는 제1 내지 제3 기간들(t1~t3) 동안 제1 및 제2 트랜지스터들(ST1, ST2)의 턴-온을 제어하고, 제j 데이터라인(Dj)에 공급되는 전압을 기준전압(Vref), 보상전압(Vcomp) 및 데이터전압(Vdata)으로 조정함으로써, 구동 트랜지스터(DT)의 문턱전압을 센싱할 수 있을 뿐만 아니라, 전자이동도도 보상할 수 있다. 이에 대한 자세한 설명은 도 4 및 도 5a 내지 도 5d를 결부하여 후술한다.The pixel P according to an embodiment of the present invention includes a first transistor ST1 and a jth data line Dj connected to the jth data line Dj and the gate electrode of the driving transistor DT as shown in FIG. 2. ) And a second transistor ST2 connected to the source electrode of the driving transistor DT. As a result, the embodiment of the present invention controls the turn-on of the first and second transistors ST1 and ST2 during the first to third periods t1 to t3, and the j th data line Dj By adjusting the supplied voltage to the reference voltage Vref, the compensation voltage Vcomp, and the data voltage Vdata, not only the threshold voltage of the driving transistor DT can be sensed, but also electron mobility can be compensated. A detailed description thereof will be described later with reference to FIGS. 4 and 5A to 5D.

스캔 구동부(30)는 스캔라인들(S1~Sn)에 스캔신호들(SCAN1~SCANn)을 순차적으로 공급할 수 있다. 제1 내지 제3 기간들(t1~t3) 동안 제k 스캔라인(Sk)에 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)를 공급한다. 스캔 구동부(30)는 제4 기간(t4) 동안 제k 스캔라인(Sk)에 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)를 공급한다. 제k 스캔신호(SCANk)는 1 수평기간(1H) 동안 게이트 온 전압(Von)을 가질 수 있다.The scan driver 30 may sequentially supply scan signals SCAN1 to SCANn to scan lines S1 to Sn. During the first to third periods t1 to t3, a k-th scan signal SCANk having a gate-on voltage Von is supplied to the k-th scan line Sk. The scan driver 30 supplies a k-th scan signal SCANk having a gate-off voltage Voff to the k-th scan line Sk during the fourth period t4. The k-th scan signal SCANk may have a gate-on voltage Von for one horizontal period 1H.

초기화 구동부(40)는 초기화라인들(SEN1~SENn)에 초기화신호들(SENS1~SENSn)을 순차적으로 공급할 수 있다. 초기화 구동부(40)는 제1 기간(t1) 동안 제k 초기화라인(SENk)에 게이트 온 전압(Von)을 갖는 제k 초기화신호(SENSk)를 공급한다. 초기화 구동부(40)는 제2 내지 제4 기간들(t2~t4) 동안 제k 초기화라인(SENk)에 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)를 공급한다.The initialization driver 40 may sequentially supply initialization signals SENS1 to SENSn to the initialization lines SEN1 to SENn. The initialization driver 40 supplies a k-th initialization signal SENSk having a gate-on voltage Von to the k-th initialization line SENk during the first period t1. The initialization driver 40 supplies a kth initialization signal SENSk having a gate-off voltage Voff to the kth initialization line SENk during the second to fourth periods t2 to t4.

도 4는 본 발명의 실시예에 따른 화소의 구동방법을 보여주는 흐름도이다. 도 5a 내지 도 5d는 도 3의 제1 내지 제4 기간들 동안 도 2의 화소(P)의 동작을 보여주는 회로도들이다. 4 is a flowchart illustrating a method of driving a pixel according to an exemplary embodiment of the present invention. 5A to 5D are circuit diagrams showing the operation of the pixel P of FIG. 2 during the first to fourth periods of FIG. 3.

화소(P)의 구동 트랜지스터의 문턱전압을 보상하는 보상방법은 크게 내부 보상방법과 외부 보상방법으로 구분된다. 내부 보상방법은 화소(P)의 내부에서 구동 트랜지스터(DT)의 문턱전압을 센싱하여 보상하는 방법이다. 외부 보상방법은 화소(P)에 미리 설정된 전압을 공급하고, 상기 미리 설정된 전압에 따라 상기 화소(P)의 구동 트랜지스터(DT)의 소스 전극의 전압을 소정의 센싱라인을 통해 센싱하며, 센싱된 전압을 이용하여 상기 화소(P)에 공급될 디지털 비디오 데이터를 보상하는 방법이다. 본 발명의 실시예는 내부 보상방법에 의해 구동 트랜지스터(DT)의 문턱전압을 보상한다. 이하에서는 도 3, 도 4 및 도 5a 내지 도 5d를 결부하여 본 발명의 일 실시예에 따른 화소(P)의 구동방법을 상세히 살펴본다.The compensation method for compensating the threshold voltage of the driving transistor of the pixel P is largely divided into an internal compensation method and an external compensation method. The internal compensation method is a method of sensing and compensating for the threshold voltage of the driving transistor DT inside the pixel P. The external compensation method supplies a preset voltage to the pixel P, senses the voltage of the source electrode of the driving transistor DT of the pixel P through a predetermined sensing line according to the preset voltage, and senses it. A method of compensating digital video data to be supplied to the pixel P using a voltage. The embodiment of the present invention compensates the threshold voltage of the driving transistor DT by an internal compensation method. Hereinafter, a driving method of a pixel P according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 3, 4, and 5A to 5D.

첫 번째로, 제1 기간(t1) 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 기준전압(Vref)으로 초기화한다.First, the gate electrode and the source electrode of the driving transistor DT are initialized to the reference voltage Vref during the first period t1.

제1 기간(t1) 동안 제k 스캔라인(Sk)에는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제1 기간(t1) 동안 제k 초기화라인(SENk)에는 게이트 온 전압(Von)을 갖는 제k 초기화신호(SENSk)가 공급된다. 제1 기간(t1) 동안 제j 데이터라인(Dj)에는 기준전압(Vref)이 공급된다.During the first period t1, a k-th scan signal SCANk having a gate-on voltage Von is supplied to the k-th scan line Sk. During the first period t1, a k-th initialization signal SENSk having a gate-on voltage Von is supplied to the k-th initialization line SENk. The reference voltage Vref is supplied to the j-th data line Dj during the first period t1.

제1 기간(t1) 동안 제1 트랜지스터(ST1)는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)에 의해 턴-온된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 기준전압(Vref)이 공급된다. 제1 기간(t1) 동안 제2 트랜지스터(ST2)는 게이트 온 전압(Von)을 갖는 제k 초기화신호(SENk)에 의해 턴-온된다. 제2 트랜지스터(ST2)의 턴-온으로 인해, 구동 트랜지스터(DT)의 소스 전극에는 기준전압(Vref)이 공급된다. 즉, 제2 트랜지스터(ST2)는 구동 트랜지스터(DT)의 소스 전극에 제j 데이터라인(Dj)의 기준전압(Vref)을 공급하기 위한 트랜지스터이다. 구동 트랜지스터(DT)의 게이트 전극과 소스 전극은 도 3 및 도 5a와 같이 기준전압(Vref)으로 초기화된다. (도 4의 S101)During the first period t1, the first transistor ST1 is turned on by the k-th scan signal SCANk having the gate-on voltage Von. Due to the turn-on of the first transistor ST1, a reference voltage Vref is supplied to the gate electrode of the driving transistor DT. During the first period t1, the second transistor ST2 is turned on by the kth initialization signal SENk having the gate-on voltage Von. Due to the turn-on of the second transistor ST2, the reference voltage Vref is supplied to the source electrode of the driving transistor DT. That is, the second transistor ST2 is a transistor for supplying the reference voltage Vref of the j-th data line Dj to the source electrode of the driving transistor DT. The gate electrode and the source electrode of the driving transistor DT are initialized to a reference voltage Vref as shown in FIGS. 3 and 5A. (S101 in FIG. 4)

두 번째로, 제2 기간(t2) 동안 구동 트랜지스터(DT)의 문턱전압을 센싱한다.Second, the threshold voltage of the driving transistor DT is sensed during the second period t2.

제2 기간(t2) 동안 제k 스캔라인(Sk)에는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제2 기간(t2) 동안 제k 초기화라인(SENk)에는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)가 공급된다. 제2 기간(t2) 동안 제j 데이터라인(Dj)에는 보상전압(Vcomp)이 공급된다.During the second period t2, a k-th scan signal SCANk having a gate-on voltage Von is supplied to the k-th scan line Sk. During the second period t2, a k-th initialization signal SENSk having a gate-off voltage Voff is supplied to the k-th initialization line SENk. The compensation voltage Vcomp is supplied to the j-th data line Dj during the second period t2.

제2 기간(t2) 동안 제1 트랜지스터(ST1)는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)에 의해 턴-온된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 보상전압(Vcomp)이 공급된다. 제2 기간(t2) 동안 제2 트랜지스터(ST2)는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENk)에 의해 턴-오프된다.During the second period t2, the first transistor ST1 is turned on by the k-th scan signal SCANk having the gate-on voltage Von. Due to the turn-on of the first transistor ST1, a compensation voltage Vcomp is supplied to the gate electrode of the driving transistor DT. During the second period t2, the second transistor ST2 is turned off by the kth initialization signal SENk having the gate off voltage Voff.

제2 기간(t2) 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs=Vcomp-Vref)가 구동 트랜지스터(DT)의 문턱전압(threshold voltage, Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압(Vth)에 도달할 때까지 전류를 흘리게 된다. 이로 인해, 구동 트랜지스터(DT)의 소스전압(Vs)은 도 3 및 도 5b와 같이 "Vcomp-Vth"까지 상승한다. 따라서, 제2 기간(t2) 동안 구동 트랜지스터(DT)의 소스 전극에 구동 트랜지스터(DT)의 문턱전압이 센싱된다. (도 4의 S102)Since the voltage difference (Vgs = Vcomp-Vref) between the gate electrode and the source electrode of the driving transistor DT during the second period t2 is greater than the threshold voltage Vth of the driving transistor DT, the driving transistor ( DT) flows current until the voltage difference (Vgs) between the gate electrode and the source electrode reaches the threshold voltage (Vth). For this reason, the source voltage Vs of the driving transistor DT rises to “Vcomp-Vth” as shown in FIGS. 3 and 5B. Therefore, the threshold voltage of the driving transistor DT is sensed at the source electrode of the driving transistor DT during the second period t2. (S102 in FIG. 4)

세 번째로, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 게이트 전극에 데이터전압이 공급된다.Third, the data voltage is supplied to the gate electrode of the driving transistor DT during the third period t3.

제3 기간(t3) 동안 제k 스캔라인(Sk)에는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제3 기간(t3) 동안 제k 초기화라인(SENk)에는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)가 공급된다. 제3 기간(t3) 동안 제j 데이터라인(Dj)에는 데이터전압(Vdata)이 공급된다.During the third period t3, a k-th scan signal SCANk having a gate-on voltage Von is supplied to the k-th scan line Sk. During the third period t3, a k-th initialization signal SENSk having a gate-off voltage Voff is supplied to the k-th initialization line SENk. During the third period t3, the data voltage Vdata is supplied to the j-th data line Dj.

제3 기간(t3) 동안 제1 트랜지스터(ST1)는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)에 의해 턴-온된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 데이터전압(Vdata)이 공급된다. 제3 기간(t3) 동안 제2 트랜지스터(ST2)는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENk)에 의해 턴-오프된다.During the third period t3, the first transistor ST1 is turned on by the kth scan signal SCANk having the gate-on voltage Von. Due to the turn-on of the first transistor ST1, the data voltage Vdata is supplied to the gate electrode of the driving transistor DT. During the third period t3, the second transistor ST2 is turned off by the kth initialization signal SENk having the gate off voltage Voff.

한편, 본 발명의 실시예는 제3 기간(t3) 동안 구동 트랜지스터(DT)의 전자 이동도(mobility, μ)를 보상할 수 있다. 제3 기간(t3) 동안 구동 트랜지스터(DT)는 게이트 전극과 소스 전극간의 전압 차(Vgs=Vdata-(Vcomp-Vth))가 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압에 도달할 때까지 전류를 흘리게 된다. 하지만, 제3 기간(t3)은 제2 기간(t2)보다 짧으며, 이로 인해 구동 트랜지스터(DT)의 소스전압(Vs)이 "Vdata-Vth"에 도달하기 전에 제3 기간(t3)이 끝나게 된다.Meanwhile, an embodiment of the present invention may compensate for electron mobility (μ) of the driving transistor DT during the third period t3. During the third period t3, since the voltage difference (Vgs = Vdata- (Vcomp-Vth)) between the gate electrode and the source electrode is greater than the threshold voltage Vth, the driving transistor DT is the gate electrode The current flows until the voltage difference (Vgs) between the source electrode and the source electrode reaches a threshold voltage. However, the third period t3 is shorter than the second period t2, which causes the third period t3 to end before the source voltage Vs of the driving transistor DT reaches “Vdata-Vth”. do.

이때, 구동 트랜지스터(DT)의 전류는 수학식 1과 같이 정의될 수 있다.At this time, the current of the driving transistor DT may be defined as in Equation 1.

Figure 112018125920990-pat00001
Figure 112018125920990-pat00001

수학식 1에서, "Ids"는 구동 트랜지스터(DT)의 전류, "K"는 전자이동도, "Cox"는 절연막의 커패시턴스, "W"는 구동 트랜지스터(DT)의 채널 폭, "L"은 구동 트랜지스터(DT)의 채널 길이를 의미한다.In Equation 1, "Ids" is the current of the driving transistor DT, "K" is the electron mobility, "Cox" is the capacitance of the insulating film, "W" is the channel width of the driving transistor DT, and "L" is It means the channel length of the driving transistor DT.

구동 트랜지스터(DT)의 전류는 수학식 1과 같이 구동 트랜지스터(DT)의 전자이동도(K)에 비례하므로, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 소스전압(Vs)의 상승량은 구동 트랜지스터(DT)의 전자이동도(K)에 비례한다. 즉, 구동 트랜지스터(DT)의 전자이동도(K)가 클수록 제3 기간(t3) 동안 구동 트랜지스터(DT)의 소스 전압(Vs)의 상승량은 더욱 커진다.Since the current of the driving transistor DT is proportional to the electron mobility K of the driving transistor DT as shown in Equation 1, the amount of increase of the source voltage Vs of the driving transistor DT during the third period t3 is It is proportional to the electron mobility (K) of the driving transistor DT. That is, the greater the electron mobility (K) of the driving transistor DT, the greater the increase amount of the source voltage Vs of the driving transistor DT during the third period t3.

결국, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 전자이동도(K)에 따라 소스 전압(Vs)의 상승량이 달라지며, 이로 인해 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 달라진다. 즉, 본 발명의 실시 예는 제3 기간(t3) 동안 구동 트랜지스터(DT)의 전자이동도(K)에 따라 게이트 전극과 소스 전극 간의 전압 차(Vgs)를 조정할 수 있으므로, 구동 트랜지스터(DT)의 전자이동도(K)를 보상할 수 있다.As a result, the amount of rise of the source voltage Vs varies according to the electron mobility K of the driving transistor DT during the third period t3, which causes a voltage difference between the gate electrode and the source electrode of the driving transistor DT. (Vgs) is different. That is, in the exemplary embodiment of the present invention, since the voltage difference Vgs between the gate electrode and the source electrode can be adjusted according to the electron mobility K of the driving transistor DT during the third period t3, the driving transistor DT Can compensate for the electron mobility (K).

이상에서 살펴본 바와 같이, 제3 기간(t3) 동안 도 3 및 도 5c와 같이 구동 트랜지스터의 게이트전압(Vg)은 "Vdata"이고, 소스전압(Vs)은 구동 트랜지스터(DT)의 전자이동도(K)에 따라 "Vcomp-Vth+α"까지 상승한다. "α"는 제3 기간(t3) 동안 소스전압(Vs)의 상승량으로 정의될 수 있다. 그러므로, 제3 기간(t3) 동안 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs)인 "Vdata-(Vcomp-Vth+α)"를 저장한다. (도 4의 S103)As described above, as shown in FIGS. 3 and 5C during the third period t3, the gate voltage Vg of the driving transistor is “Vdata”, and the source voltage Vs is the electron mobility of the driving transistor DT ( It rises to "Vcomp-Vth + α" according to K). "α" may be defined as an increase amount of the source voltage Vs during the third period t3. Therefore, during the third period t3, the capacitor C stores the voltage difference Vgs between the gate electrode and the source electrode of the driving transistor DT, “Vdata- (Vcomp-Vth + α)”. (S103 in FIG. 4)

네 번째로, 제4 기간(t4) 동안 구동 트랜지스터(DT)의 전류(Ids)에 따라 유기발광다이오드(OLED)가 발광한다.Fourth, the organic light emitting diode OLED emits light according to the current Ids of the driving transistor DT during the fourth period t4.

제4 기간(t4) 동안 제k 스캔라인(Sk)에는 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제4 기간(t4) 동안 제k 초기화라인(SENk)에는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)가 공급된다.During the fourth period t4, a k-th scan signal SCANk having a gate-off voltage Voff is supplied to the k-th scan line Sk. During the fourth period t4, a k-th initialization signal SENSk having a gate-off voltage Voff is supplied to the k-th initialization line SENk.

제4 기간(t4) 동안 제1 트랜지스터(ST1)는 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)에 의해 턴-오프된다. 제4 기간(t4) 동안 제2 트랜지스터(ST2)는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENk)에 의해 턴-오프된다.During the fourth period t4, the first transistor ST1 is turned off by the kth scan signal SCANk having the gate off voltage Voff. During the fourth period t4, the second transistor ST2 is turned off by the kth initialization signal SENk having the gate off voltage Voff.

제4 기간(t4) 동안 커패시터(C)에 의해 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs=Vdata-(Vcomp-Vth+α))는 일정하게 유지될 수 있다. 그 결과, 유기발광다이오드(OLED)로 흐르는 구동 트랜지스터(DT)의 전류(Ids)는 수학식 2와 같이 정의될 수 있다.During the fourth period t4, the voltage difference Vgs = Vdata- (Vcomp-Vth + α) between the gate electrode and the source electrode of the driving transistor DT may be maintained by the capacitor C. As a result, the current Ids of the driving transistor DT flowing through the organic light emitting diode OLED may be defined as in Equation 2.

Figure 112018125920990-pat00002
Figure 112018125920990-pat00002

수학식 2를 정리하면, 수학식 3이 도출된다.Summarizing Equation 2, Equation 3 is derived.

Figure 112018125920990-pat00003
Figure 112018125920990-pat00003

결국, 수학식 3과 같이 구동 트랜지스터(DT)의 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상된다. 결국, 유기발광다이오드(OLED)는 도 5d와 같이 구동 트랜지스터(DT)의 문턱전압(Vth)이 보상된 구동 트랜지스터(DT)의 전류(Ids)에 따라 발광한다. (도 4의 S104)As a result, as shown in Equation 3, the current Ids of the driving transistor DT does not depend on the threshold voltage Vth of the driving transistor DT. That is, the threshold voltage Vth of the driving transistor DT is compensated. As a result, the organic light emitting diode OLED emits light according to the current Ids of the driving transistor DT in which the threshold voltage Vth of the driving transistor DT is compensated as shown in FIG. 5D. (S104 in FIG. 4)

이상에서 살펴본 바와 같이, 본 발명의 실시예는 제1 기간(t1) 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 기준전압(Vref)으로 초기화하고, 제2 기간(t2) 동안 구동 트랜지스터(DT)의 게이트 전극에 보상전압(Vcomp)을 공급한다. 그 결과, 본 발명의 실시예는 제2 기간(t2) 동안 구동 트랜지스터(DT)의 소스 전극에 구동 트랜지스터(DT)의 문턱전압을 센싱할 수 있다. 따라서, 본 발명의 실시예는 문턱전압이 보상된 구동 트랜지스터의 전류(Ids)에 따라 유기발광다이오드(OLED)를 발광할 수 있다.As described above, the embodiment of the present invention initializes the gate electrode and the source electrode of the driving transistor DT to the reference voltage Vref during the first period t1, and the driving transistor (during the second period t2) The compensation voltage Vcomp is supplied to the gate electrode of DT). As a result, the embodiment of the present invention can sense the threshold voltage of the driving transistor DT to the source electrode of the driving transistor DT during the second period t2. Therefore, the embodiment of the present invention can emit the organic light emitting diode OLED according to the current Ids of the driving transistor whose threshold voltage is compensated.

또한, 본 발명의 실시예는 제3 기간(t3) 동안 구동 트랜지스터(DT)의 게이트 전극에 데이터전압을 공급하고, 소스전압(Vs)을 "α"만큼 상승시키며, 소스전압(Vs)의 상승량인 "α"는 구동 트랜지스터(DT)의 전자이동도에 따라 달라진다. 그 결과, 본 발명의 실시예는 제3 기간(t3) 동안 구동 트랜지스터(DT)의 전자이동도(K)에 따라 게이트 전극과 소스 전극 간의 전압 차(Vgs)를 조정할 수 있으므로, 구동 트랜지스터(DT)의 전자이동도(K)를 보상할 수 있다.Further, according to an embodiment of the present invention, the data voltage is supplied to the gate electrode of the driving transistor DT during the third period t3, the source voltage Vs is increased by “α”, and the amount of increase of the source voltage Vs Phosphorus "α" depends on the electron mobility of the driving transistor DT. As a result, the embodiment of the present invention can adjust the voltage difference Vgs between the gate electrode and the source electrode according to the electron mobility K of the driving transistor DT during the third period t3, so that the driving transistor DT ) Can compensate for the electron mobility (K).

도 6은 도 1의 화소의 또 다른 예를 보여주는 회로도이다. 도 6을 참조하면, 화소(P)는 유기발광다이오드(OLED), 구동 트랜지스터(DT), 제1 및 제2 트랜지스터들(ST1, ST2), 및 커패시터(C)를 포함한다.6 is a circuit diagram illustrating another example of the pixel of FIG. 1. Referring to FIG. 6, the pixel P includes an organic light emitting diode OLED, a driving transistor DT, first and second transistors ST1 and ST2, and a capacitor C.

도 6에 도시된 화소(P)의 유기발광다이오드(OLED), 구동 트랜지스터(DT), 제1 트랜지스터(ST1), 및 커패시터(C)는 도 2에 도시된 화소(P)의 유기발광다이오드(OLED), 구동 트랜지스터(DT), 제1 트랜지스터(ST1), 및 커패시터(C)와 실질적으로 동일하다. 따라서, 도 6에 도시된 화소(P)의 유기발광다이오드(OLED), 구동 트랜지스터(DT), 제1 트랜지스터(ST1), 및 커패시터(C)에 대한 자세한 설명은 생략한다.The organic light emitting diode OLED of the pixel P shown in FIG. 6, the driving transistor DT, the first transistor ST1, and the capacitor C are organic light emitting diodes of the pixel P shown in FIG. 2 ( OLED), the driving transistor DT, the first transistor ST1, and the capacitor C are substantially the same. Therefore, detailed descriptions of the organic light emitting diode OLED, the driving transistor DT, the first transistor ST1, and the capacitor C of the pixel P illustrated in FIG. 6 are omitted.

제2 트랜지스터(ST2)는 제k 초기화라인(SENk)의 제k 초기화신호에 의해 턴-온되어 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 접속시킨다. 제2 트랜지스터(ST2)의 게이트 전극은 제k 초기화라인(SENk)에 접속되고, 제1 전극은 구동 트랜지스터(DT)의 소스 전극에 접속되며, 제2 전극은 구동 트랜지스터(DT)의 게이트 전극에 접속될 수 있다.The second transistor ST2 is turned on by the kth initialization signal of the kth initialization line SENk to connect the gate electrode and the source electrode of the driving transistor DT. The gate electrode of the second transistor ST2 is connected to the k-th initialization line SENk, the first electrode is connected to the source electrode of the driving transistor DT, and the second electrode is connected to the gate electrode of the driving transistor DT. Can be connected.

도 6에 도시된 화소(P)에 접속된 제k 스캔라인(Sk)에 공급되는 제k 스캔신호(SCANk), 제k 초기화라인(SENk)에 공급되는 제k 초기화신호(SENSk), 제j 데이터라인(Dj)에 공급되는 전압(DVj), 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs)은 도 3에 도시된 바와 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다. 또한, 도 6에 도시된 화소(P)의 구동방법은 도 4에 도시된 바와 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다.The kth scan signal SCANk supplied to the kth scan line Sk connected to the pixel P shown in FIG. 6, the kth initialization signal SENSk supplied to the kth initialization line SENk, and j Since the voltage DVj supplied to the data line Dj and the gate voltage Vg and the source voltage Vs of the driving transistor DT are substantially the same as illustrated in FIG. 3, a detailed description thereof will be omitted. In addition, since the driving method of the pixel P illustrated in FIG. 6 is substantially the same as that illustrated in FIG. 4, a detailed description thereof will be omitted.

도 7은 블록들로 분할된 표시패널을 보여주는 일 예시도면이다. 도 7에서는 설명의 편의를 위해, 표시패널(10)의 스캔라인들(S1~S3p), 초기화라인들(SEN1~SEN3p), 화소(P)들, 스캔 구동부(30), 및 초기화 구동부(40)만을 예시하였다. 또한, 도 7에서는 설명의 편의를 위해 표시패널(10)이 3 개의 블록들(BL1, BL2, BL3)로 분할된 것을 예시하였으나, 이에 한정되지 않음에 주의하여야 한다. 즉, 표시패널(10)은 2 개 이상의 블록들로 분할될 수 있다.7 is an exemplary view showing a display panel divided into blocks. In FIG. 7, for convenience of explanation, scan lines S1 to S3p, initialization lines SEN1 to SEN3p, pixels P, scan driver 30, and initialization driver 40 of display panel 10 ) Only. In addition, in FIG. 7, the display panel 10 is illustrated as being divided into three blocks BL1, BL2, and BL3 for convenience of explanation, but it should be noted that the display panel 10 is not limited thereto. That is, the display panel 10 may be divided into two or more blocks.

도 7을 참조하면, 블록들(BL1, BL2, BL3) 각각은 동일한 개수의 화소(P)들을 포함할 수 있다. 구체적으로, 표시패널(10)이 q(q는 2 이상의 양의 정수) 개의 블록들로 분할되는 경우, q 개의 블록들 각각은 p(p는 2 이상의 양의 정수) 개의 스캔라인들에 접속된 화소(P)들을 포함할 수 있다. 이때, p는 n(스캔라인들의 총 개수)/q(블록들의 개수)일 수 있다.Referring to FIG. 7, each of the blocks BL1, BL2, and BL3 may include the same number of pixels P. Specifically, when the display panel 10 is divided into q (q is a positive integer of 2 or more) blocks, each of the q blocks is connected to p (p is a positive integer of 2 or more) scan lines It may include pixels (P). In this case, p may be n (total number of scan lines) / q (number of blocks).

예를 들어, 표시패널(10)이 도 7과 같이 3 개의 블록들(BL1, BL2, BL3)로 분할되는 경우, 블록들(BL1, BL2, BL3) 각각은 p 개의 스캔라인들에 접속된 화소(P)들을 포함할 수 있다. 도 7과 같이 제1 블록(BL1)은 제1 내지 제p 스캔라인들(S1~Sp)에 접속된 화소(P)들을 포함하고, 제2 블록(BL2)은 제p+1 내지 제2p 스캔라인들(Sp+1~S2p)에 접속된 화소(P)들을 포함하며, 제3 블록(BL3)은 제2p+1 내지 제3p 스캔라인들(S2p+1~S3p)에 접속된 화소(P)들을 포함할 수 있다.For example, when the display panel 10 is divided into three blocks BL1, BL2, and BL3 as shown in FIG. 7, each of the blocks BL1, BL2, and BL3 is a pixel connected to p scan lines (P). As illustrated in FIG. 7, the first block BL1 includes pixels P connected to the first to p-th scan lines S1 to Sp, and the second block BL2 includes the p + 1 to 2p scans. The pixels P connected to the lines Sp + 1 to S2p, and the third block BL3 is the pixels P connected to the 2p + 1 to 3p scan lines S2p + 1 to S3p. ).

도 8은 표시패널에 공급되는 스캔신호들과 초기화신호들을 보여주는 파형도이다. 도 8에는 도 7의 제1 내지 제3p 스캔라인들(S1~S3p)에 공급되는 제1 내지 제3p 스캔신호들(SCAN1~SCAN3p), 제1 내지 제3p 초기화라인들(S1~S3p)에 공급되는 제1 내지 제3p 초기화신호들(SENS1~SENS3p)이 나타나 있다.8 is a waveform diagram showing scan signals and initialization signals supplied to a display panel. 8, the first to third scan signals SCAN1 to SCAN3p and the first to third p initialization lines S1 to S3p supplied to the first to third p scan lines S1 to S3p of FIG. 7 are illustrated in FIG. The supplied first to third p initialization signals SENS1 to SENS3p are shown.

도 8을 참조하면, 1 프레임 기간은 q 개의 서브 프레임 기간들을 포함한다. 예를 들어, 도 7과 같이 표시패널(10)이 3 개의 블록들(BL1, BL2, BL3)로 분할되는 경우, 1 프레임 기간은 3 개의 서브 프레임 기간들(SF1, SF2, SF3)을 포함할 수 있다.Referring to FIG. 8, one frame period includes q sub-frame periods. For example, as shown in FIG. 7, when the display panel 10 is divided into three blocks BL1, BL2, and BL3, one frame period includes three sub-frame periods SF1, SF2, and SF3. Can be.

스캔 구동부(30)는 제1 서브 프레임 기간(SF1) 동안 제1 내지 제p 스캔라인들(S1~Sp)에 제1 내지 제p 스캔신호들(SCAN1~SCANp)을 공급한다. 초기화 구동부(40)는 제1 서브 프레임 기간(SF1) 동안 제1 내지 제p 초기화라인들(SEN1~SENp)에 제1 내지 제p 초기화신호들(SENS1~SENSp)을 공급한다.The scan driver 30 supplies first to pth scan signals SCAN1 to SCANp to the first to pth scan lines S1 to Sp during the first subframe period SF1. The initialization driver 40 supplies first to pth initialization signals SENS1 to SENSp to the first to pth initialization lines SEN1 to SENp during the first subframe period SF1.

또한, 스캔 구동부(30)는 제2 서브 프레임 기간(SF2) 동안 제p+1 내지 제2p 스캔라인들(Sp+1~S2p)에 제p+1 내지 제2p 스캔신호들(SCANp+1~SCAN2p)을 공급한다. 초기화 구동부(40)는 제2 서브 프레임 기간(SF2) 동안 제p+1 내지 제2p 초기화라인들(SENp+1~SEN2p)에 제p+1 내지 제2p 초기화신호들(SENSp+1~SENS2p)을 공급한다.In addition, the scan driver 30 during the second sub-frame period SF2, the p + 1 to 2p scan signals (SCANp + 1 ~) to the p + 1 to 2p scan lines (Sp + 1 to S2p) SCAN2p). The initialization driver 40 is in the second sub-frame period (SF2) p + 1 to 2p initialization lines (SENp + 1 to SEN2p) p + 1 to 2p initialization signals (SENSp + 1 to SENS2p) Supplies.

또한, 스캔 구동부(30)는 제3 서브 프레임 기간(SF3) 동안 제2p+1 내지 제3p 스캔라인들(S2p+1~S3p)에 제2p+1 내지 제3p 스캔신호들(SCAN2p+1~SCAN3p)을 공급한다. 초기화 구동부(40)는 제3 서브 프레임 기간(SF3) 동안 제2p+1 내지 제3p 초기화라인들(SEN2p+1~SEN3p)에 제2p+1 내지 제3p 초기화신호들(SENS2p+1~SENS3p)을 공급한다.In addition, the scan driver 30 may scan the second p + 1 to third p scan lines S2p + 1 to S3p during the third sub frame period SF3 from the second p + 1 to third p scan signals SCAN2p + 1 to SCAN3p). The initialization driver 40 is in the second sub-frame period (SF3) 2p + 1 to 3p initialization lines (SEN2p + 1 to SEN3p) 2p + 1 to 3p initialization signals (SENS2p + 1 to SENS3p) Supplies.

즉, 스캔 구동부(30)와 초기화 구동부(40)는 제1 블록(BL1)의 화소들에 접속된 스캔라인들과 초기화라인들에만 스캔신호들과 초기화신호들을 공급한 후에, 제2 블록(BL2)의 화소들에 접속된 스캔라인들과 초기화라인들에만 스캔신호들과 초기화신호들을 공급한다. 또한, 스캔 구동부(30)와 초기화 구동부(40)는 제2 블록(BL2)의 화소들에 접속된 스캔라인들과 초기화라인들에만 스캔신호들과 초기화신호들을 공급한 후에, 제3 블록(BL3)의 화소들에 접속된 스캔라인들과 초기화라인들에만 스캔신호들과 초기화신호들을 공급한다. 그러므로, 표시패널(10)의 q 개의 블록들은 순차적으로 구동되고, 표시패널(10)의 q 개의 블록들은 블록별로 구동된다.That is, the scan driver 30 and the initialization driver 40 supply scan signals and initialization signals only to the scan lines and initialization lines connected to the pixels of the first block BL1, and then the second block BL2. ) Supplies scan signals and initialization signals only to scan lines and initialization lines connected to pixels. In addition, the scan driver 30 and the initialization driver 40 supply scan signals and initialization signals only to the scan lines and initialization lines connected to the pixels of the second block BL2, and then the third block BL3. ) Supplies scan signals and initialization signals only to scan lines and initialization lines connected to pixels. Therefore, q blocks of the display panel 10 are sequentially driven, and q blocks of the display panel 10 are driven block by block.

q 개의 서브 프레임 기간들 각각은 도 8과 같이 문턱전압 센싱기간(ST)과 데이터전압 공급기간(DP)을 포함한다. 문턱전압 센싱기간(ST)은 블록의 화소(P)들 각각의 구동 트랜지스터(DT)의 문턱전압을 센싱하는 기간이다. 데이터전압 공급기간(DP)은 블록의 화소(P)들에 데이터전압들을 공급하는 기간이다. 문턱전압 센싱기간(ST)과 데이터전압 공급기간(DP)에 대한 자세한 설명은 도 9를 결부하여 후술한다.Each of the q sub-frame periods includes a threshold voltage sensing period ST and a data voltage supply period DP as shown in FIG. 8. The threshold voltage sensing period ST is a period in which the threshold voltage of the driving transistor DT of each of the pixels P of the block is sensed. The data voltage supply period DP is a period during which data voltages are supplied to the pixels P of the block. A detailed description of the threshold voltage sensing period ST and the data voltage supply period DP will be described later with reference to FIG. 9.

도 9는 제k 스캔신호, 제k 초기화신호, 제j 데이터신호, 및 구동 트랜지스터의 게이트전압과 소스전압을 보여주는 파형도이다. 도 9에는 도 2의 화소(P)에 접속된 제k 스캔라인(Sk)에 공급되는 제k 스캔신호(SCANk), 제k 초기화라인(SENk)에 공급되는 제k 초기화신호(SENSk), 제j 데이터라인(Dj)에 공급되는 전압(DVj), 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs)이 나타나 있다.9 is a waveform diagram showing the k-th scan signal, k-th initialization signal, j-th data signal, and gate voltage and source voltage of the driving transistor. 9, a kth scan signal SCANk supplied to a kth scan line Sk connected to a pixel P of FIG. 2, a kth initialization signal SENSk supplied to a kth initialization line SENk, The voltage DVj supplied to the j data line Dj, the gate voltage Vg and the source voltage Vs of the driving transistor DT are shown.

도 8 및 도 9를 참조하면, 서브 프레임 기간들(SF1, SF2, SF3) 각각은 문턱전압 센싱기간(ST)과 데이터전압 공급기간(DP)을 포함한다. 문턱전압 센싱기간(ST)은 제1 내지 제3 기간들(t1~t3)을 포함하고, 데이터전압 공급기간(DP)은 제4 내지 제6 기간들(t4~t6)을 포함할 수 있다.8 and 9, each of the sub-frame periods SF1, SF2, and SF3 includes a threshold voltage sensing period ST and a data voltage supply period DP. The threshold voltage sensing period ST may include first to third periods t1 to t3, and the data voltage supply period DP may include fourth to sixth periods t4 to t6.

제1 기간(t1)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 기준전압(Vref)으로 초기화하는 기간이다. 제2 기간(t2)은 구동 트랜지스터(DT)의 문턱전압을 센싱하는 기간이다. 제3 기간(t3)은 구동 트랜지스터(DT)의 게이트 전극에 턴-오프 전압(Vt)을 공급하는 기간이다. 제4 기간(t4)은 구동 트랜지스터(DT)의 게이트-소스간 전압(Vgs)을 유지하는 기간이다. 제5 기간(t5)은 구동 트랜지스터(DT)의 게이트 전극에 데이터전압(Vdata)을 공급하는 기간이다. 제6 기간(t6)은 구동 트랜지스터(DT)의 전류에 따라 유기발광다이오드(OLED)가 발광하는 기간이다. 제2 기간(t2)은 제1, 제3 및 제5 기간들(t1, t3, t5) 각각보다 길게 구현되는 것이 바람직하다. 한편, 도 8과 같이 서브 프레임 기간들(SF1, SF2, SF3) 각각에서 p 개의 스캔신호들은 순차적으로 공급되기 때문에 p 개의 스캔신호들의 제4 기간(t4)들의 길이들은 서로 다르다.The first period t1 is a period for initializing the gate electrode and the source electrode of the driving transistor DT to the reference voltage Vref. The second period t2 is a period during which the threshold voltage of the driving transistor DT is sensed. The third period t3 is a period during which the turn-off voltage Vt is supplied to the gate electrode of the driving transistor DT. The fourth period t4 is a period during which the gate-source voltage Vgs of the driving transistor DT is maintained. The fifth period t5 is a period during which the data voltage Vdata is supplied to the gate electrode of the driving transistor DT. The sixth period t6 is a period during which the organic light emitting diode OLED emits light according to the current of the driving transistor DT. The second period t2 is preferably implemented to be longer than each of the first, third, and fifth periods t1, t3, and t5. Meanwhile, as illustrated in FIG. 8, since p scan signals are sequentially supplied in each of the sub frame periods SF1, SF2, and SF3, lengths of the fourth periods t4 of the p scan signals are different from each other.

데이터 구동부(20)는 제1 기간(t1) 동안 제j 데이터라인(Dj)에 기준전압(Vref)을 공급한다. 기준전압(Vref)은 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 초기화하기 위한 전압이다. 데이터 구동부(20)는 제2 기간(t2) 동안 제j 데이터라인(Dj)에 보상전압(Vcomp)을 공급한다. 보상전압(Vcomp)은 구동 트랜지스터(DT)의 문턱전압을 보상하기 위한 전압이다. 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, 보상전압(Vcomp)은 도 9와 같이 기준전압(Vref)보다 높은 전압일 수 있다. 데이터 구동부(20)는 제3 및 제4 기간들(t3, t4) 동안 제j 데이터라인(Dj)에 턴-오프 전압(Vt)을 공급한다. 턴-오프 전압(Vt)은 구동 트랜지스터(DT)를 턴-오프시킬 수 있는 전압이다. 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, 턴-오프 전압(Vt)은 도 9와 같이 보상전압(Vcomp)보다 낮은 전압일 수 있다. 또한, 턴-오프 전압(Vt)은 기준전압(Vref)과 동일한 전압으로 설정될 수 있다. 데이터 구동부(20)는 제5 기간(t5) 동안 제j 데이터라인(Dj)에 데이터전압(Vdata)을 공급한다. 데이터전압(Vdata)은 유기발광다이오드(OLED)를 소정의 휘도로 발광하기 위해 구동 트랜지스터(DT)의 게이트 전극에 공급되는 전압이다. 구동 트랜지스터(DT)가 N 타입 MOSFET으로 형성되는 경우, 데이터전압(Vdata)은 도 9와 같이 보상전압(Vcomp)보다 높은 전압일 수 있다.The data driver 20 supplies a reference voltage Vref to the j-th data line Dj during the first period t1. The reference voltage Vref is a voltage for initializing the gate electrode and the source electrode of the driving transistor DT. The data driver 20 supplies the compensation voltage Vcomp to the j-th data line Dj during the second period t2. The compensation voltage Vcomp is a voltage for compensating the threshold voltage of the driving transistor DT. When the driving transistor DT is formed of an N-type MOSFET, the compensation voltage Vcomp may be a voltage higher than the reference voltage Vref as shown in FIG. 9. The data driver 20 supplies a turn-off voltage Vt to the j-th data line Dj during the third and fourth periods t3 and t4. The turn-off voltage Vt is a voltage capable of turning off the driving transistor DT. When the driving transistor DT is formed of an N-type MOSFET, the turn-off voltage Vt may be a voltage lower than the compensation voltage Vcomp as shown in FIG. 9. Also, the turn-off voltage Vt may be set to the same voltage as the reference voltage Vref. The data driver 20 supplies the data voltage Vdata to the j-th data line Dj during the fifth period t5. The data voltage Vdata is a voltage supplied to the gate electrode of the driving transistor DT to emit the organic light emitting diode OLED with a predetermined luminance. When the driving transistor DT is formed of an N-type MOSFET, the data voltage Vdata may be a voltage higher than the compensation voltage Vcomp as shown in FIG. 9.

스캔 구동부(30)는 도 9와 같이 제1 내지 제4 및 제6 기간들(t1~t4, t6) 동안 스캔라인들에 스캔신호들을 동시에 공급하고, 제5 기간(t5) 동안 스캔라인들에 스캔신호들을 순차적으로 공급한다. 스캔 구동부(30)는 제1 내지 제3 및 제5 기간들(t1~t3, t5) 동안 제k 스캔라인(Sk)에 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)를 공급한다. 스캔 구동부(30)는 제4 및 제6 기간들(t4, t6) 동안 제k 스캔라인(Sk)에 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)를 공급한다.The scan driver 30 simultaneously supplies scan signals to the scan lines during the first to fourth and sixth periods t1 to t4 and t6 as shown in FIG. 9, and to the scan lines during the fifth period t5. Scan signals are sequentially supplied. The scan driver 30 supplies a k-th scan signal SCANk having a gate-on voltage Von to the k-th scan line Sk during the first to third and fifth periods t1 to t3 and t5. . The scan driver 30 supplies a k-th scan signal SCANk having a gate-off voltage Voff to the k-th scan line Sk during the fourth and sixth periods t4 and t6.

초기화 구동부(40)는 도 9와 같이 제1 내지 제6 기간들(t1~t6) 동안 초기화라인들(SEN1~SENn)에 초기화신호들(SENS1~SENSn)을 동시에 공급한다. 초기화 구동부(40)는 제1 기간(t1) 동안 제k 초기화라인(SENk)에 게이트 온 전압(Von)을 갖는 제k 초기화신호(SENSk)를 공급한다. 초기화 구동부(40)는 제2 내지 제6 기간들(t2~t6) 동안 제k 초기화라인(SENk)에 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)를 공급한다.The initialization driver 40 simultaneously supplies initialization signals SENS1 to SENSn to the initialization lines SEN1 to SENn during the first to sixth periods t1 to t6, as shown in FIG. 9. The initialization driver 40 supplies a k-th initialization signal SENSk having a gate-on voltage Von to the k-th initialization line SENk during the first period t1. The initialization driver 40 supplies a kth initialization signal SENSk having a gate off voltage Voff to the kth initialization line SENk during the second to sixth periods t2 to t6.

한편, 본 발명의 실시예는 도 3과 같이 순차 구동을 하는 경우, 1 수평 기간(1H) 내에 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 초기화하기 위한 제1 기간(t1), 구동 트랜지스터(DT)의 문턱전압을 센싱하기 위한 제2 기간(t2), 및 구동 트랜지스터(DT)에 데이터전압을 공급하는 제3 기간(t3)이 포함된다. 따라서, 본 발명의 실시예는 도 3과 같이 순차 구동을 하는 경우, 120Hz 이상의 고속 구동을 한다면, 초기화, 문턱전압 센싱, 및 데이터전압 공급을 위한 기간이 충분하지 않은 문제가 있을 수 있다.On the other hand, according to an embodiment of the present invention, when sequentially driving as shown in FIG. 3, a first period (t1) and a driving transistor (1) for initializing the gate electrode and the source electrode of the driving transistor DT within one horizontal period 1H A second period t2 for sensing the threshold voltage of DT and a third period t3 for supplying the data voltage to the driving transistor DT are included. Accordingly, in the case of sequentially driving as illustrated in FIG. 3, if the high-speed driving of 120 Hz or more is performed, the embodiment of the present invention may have a problem that the period for initialization, threshold voltage sensing, and data voltage supply is insufficient.

이를 개선하기 위해, 본 발명의 실시예는 표시패널(10)을 복수의 블록들(BL1, BL2, BL3)로 분할하고, 블록들(BL1, BL2, BL3)을 순차적으로 구동함과 동시에 블록별로 구동한다. 그 결과, 본 발명의 실시예는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극의 초기화와 구동 트랜지스터(DT)의 문턱전압 센싱을 도 8과 같이 블록별로 동시에 실시하므로, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 초기화하기 위한 제1 기간(t1), 구동 트랜지스터(DT)의 문턱전압을 센싱하기 위한 제2 기간(t2), 및 구동 트랜지스터(DT)에 데이터전압을 공급하는 제5 기간(t5)을 도 3과 같이 순차 구동을 하는 경우보다 늘릴 수 있다. 그러므로, 본 발명의 실시예는 120Hz 이상의 고속 구동을 하는 경우에도, 초기화, 문턱전압 센싱, 및 데이터전압 공급을 위한 기간을 충분히 확보할 수 있는 장점이 있다.To improve this, an embodiment of the present invention divides the display panel 10 into a plurality of blocks BL1, BL2, and BL3, sequentially drives blocks BL1, BL2, and BL3, and blocks by block at the same time. Drive. As a result, since the embodiment of the present invention simultaneously performs the initialization of the gate electrode and the source electrode of the driving transistor DT and the threshold voltage sensing of the driving transistor DT for each block as shown in FIG. 8, the gate of the driving transistor DT The first period t1 for initializing the electrode and the source electrode, the second period t2 for sensing the threshold voltage of the driving transistor DT, and the fifth period for supplying the data voltage to the driving transistor DT ( As shown in FIG. 3, t5) may be increased. Therefore, the embodiment of the present invention has an advantage of sufficiently securing a period for initialization, threshold voltage sensing, and data voltage supply even when driving at a high speed of 120 Hz or higher.

도 10은 본 발명의 또 다른 실시예에 따른 화소의 구동방법을 보여주는 흐름도이다. 이하에서는 도 9, 도 10 및 도 11a 내지 도 11f를 결부하여 본 발명의 또 다른 실시예에 따른 화소의 구동방법을 상세히 살펴본다.10 is a flowchart illustrating a pixel driving method according to another embodiment of the present invention. Hereinafter, a method of driving a pixel according to another exemplary embodiment of the present invention will be described in detail with reference to FIGS. 9, 10, and 11A to 11F.

첫 번째로, 제1 기간(t1) 동안 도 9 및 도 11a와 같이 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 기준전압(Vref)으로 초기화한다. 도 10에 도시된 제1 기간(t1) 동안 화소(P)의 동작은 도 4를 결부하여 설명한 제1 기간(t1) 동안 화소(P)의 동작과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다. (도 10의 S201)First, during the first period t1, the gate electrode and the source electrode of the driving transistor DT are initialized to the reference voltage Vref as shown in FIGS. 9 and 11A. Since the operation of the pixel P during the first period t1 illustrated in FIG. 10 is substantially the same as that of the pixel P during the first period t1 described with reference to FIG. 4, a detailed description thereof is omitted do. (S201 in FIG. 10)

두 번째로, 제2 기간(t2) 동안 도 9 및 도 11b와 같이 구동 트랜지스터(DT)의 문턱전압을 센싱한다. 도 10에 도시된 제2 기간(t2) 동안 화소(P)의 동작은 도 4를 결부하여 설명한 제2 기간(t2) 동안 화소(P)의 동작과 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다. (도 10의 S202)Second, during the second period t2, the threshold voltage of the driving transistor DT is sensed as shown in FIGS. 9 and 11B. Since the operation of the pixel P during the second period t2 illustrated in FIG. 10 is substantially the same as that of the pixel P during the second period t2 described with reference to FIG. 4, a detailed description thereof is omitted do. (S202 in FIG. 10)

세 번째로, 제3 기간(t3) 동안 구동 트랜지스터(DT)의 게이트 전극에 턴-오프 전압(Vt)을 공급한다.Third, the turn-off voltage Vt is supplied to the gate electrode of the driving transistor DT during the third period t3.

제3 기간(t3) 동안 제k 스캔라인(Sk)에는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제3 기간(t3) 동안 제k 초기화라인(SENk)에는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)가 공급된다. 제3 기간(t3) 동안 제j 데이터라인(Dj)에는 턴-오프 전압(Vt)이 공급된다.During the third period t3, a k-th scan signal SCANk having a gate-on voltage Von is supplied to the k-th scan line Sk. During the third period t3, a k-th initialization signal SENSk having a gate-off voltage Voff is supplied to the k-th initialization line SENk. During the third period t3, the turn-off voltage Vt is supplied to the j-th data line Dj.

제3 기간(t3) 동안 제1 트랜지스터(ST1)는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)에 의해 턴-온된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 턴-오프 전압(Vt)이 공급된다. 제3 기간(t3) 동안 제2 트랜지스터(ST2)는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENk)에 의해 턴-오프된다.During the third period t3, the first transistor ST1 is turned on by the kth scan signal SCANk having the gate-on voltage Von. Due to the turn-on of the first transistor ST1, a turn-off voltage Vt is supplied to the gate electrode of the driving transistor DT. During the third period t3, the second transistor ST2 is turned off by the kth initialization signal SENk having the gate off voltage Voff.

한편, 제3 기간(t3) 동안 도 9 및 도 11c와 같이 구동 트랜지스터(DT)의 게이트전압(Vg)은 "Vt"이고, 커패서터(C)에 의해 구동 트랜지스터(DT)의 게이트 전극의 전압 변화량이 반영되어 소스전압(Vs)은 "Vcomp-Vth-β"로 하강한다. 이때, β는 수학식 4와 같이 정의될 수 있다.Meanwhile, during the third period t3, as shown in FIGS. 9 and 11C, the gate voltage Vg of the driving transistor DT is “Vt”, and the capacitor C allows the gate voltage of the gate electrode of the driving transistor DT to be The source voltage Vs falls to “Vcomp-Vth-β” by reflecting the voltage change amount. At this time, β may be defined as in Equation 4.

Figure 112018125920990-pat00004
Figure 112018125920990-pat00004

수학식 4에서, "Vcomp"는 보상전압, "Vt"는 턴-오프 전압, "CCc"는 커패시터(C)의 용량, "CCcp"는 기생 커패시터(Cp)의 용량을 의미한다. (도 10의 S203)In Equation 4, "Vcomp" is a compensation voltage, "Vt" is a turn-off voltage, "CCc" is the capacity of the capacitor C, and "CCcp" is the capacity of the parasitic capacitor Cp. (S203 in FIG. 10)

네 번째로, 제4 기간(t4) 동안 구동 트랜지스터(DT)의 소스 전극의 전압(Vs)을 유지한다.Fourth, the voltage Vs of the source electrode of the driving transistor DT is maintained during the fourth period t4.

제4 기간(t4) 동안 제k 스캔라인(Sk)에는 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제4 기간(t4) 동안 제k 초기화라인(SENk)에는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)가 공급된다. 제4 기간(t4) 동안 제j 데이터라인(Dj)에는 턴-오프 전압(Vt)이 공급된다.During the fourth period t4, a k-th scan signal SCANk having a gate-off voltage Voff is supplied to the k-th scan line Sk. During the fourth period t4, a k-th initialization signal SENSk having a gate-off voltage Voff is supplied to the k-th initialization line SENk. The turn-off voltage Vt is supplied to the j-th data line Dj during the fourth period t4.

제4 기간(t4) 동안 제1 트랜지스터(ST1)는 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)에 의해 턴-오프된다. 제4 기간(t4) 동안 제2 트랜지스터(ST2)는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENk)에 의해 턴-오프된다.During the fourth period t4, the first transistor ST1 is turned off by the kth scan signal SCANk having the gate off voltage Voff. During the fourth period t4, the second transistor ST2 is turned off by the kth initialization signal SENk having the gate off voltage Voff.

제4 기간(t4) 동안 구동 트랜지스터(DT)의 게이트 전극의 전압(Vg)은 제3 기간(t3) 동안 공급된 턴-오프 전압(Vt)을 유지한다. 따라서, 제4 기간(t4) 동안 구동 트랜지스터(DT)는 제3 기간(t3)에 이어서 턴-오프된 상태를 유지한다.The voltage Vg of the gate electrode of the driving transistor DT during the fourth period t4 maintains the turn-off voltage Vt supplied during the third period t3. Therefore, during the fourth period t4, the driving transistor DT remains turned off following the third period t3.

한편, 도 8과 같이 서브 프레임 기간들(SF1, SF2, SF3) 각각의 데이터전압 공급기간(DP) 동안 p 개의 스캔신호들은 순차적으로 공급되기 때문에, p 개의 스캔신호들의 제4 기간(t4)들의 길이들은 서로 다르다. 즉, 블록들 각각에서 화소가 어느 스캔라인에 접속되었는지에 따라 제4 기간(t4)의 길이가 달라질 수 있다. 제3 및 제4 기간들(t3, t4) 동안 구동 트랜지스터(DT)를 턴-오프시키지 않고, 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs)를 제2 기간(t2)과 동일하게 유지하는 경우, 구동 트랜지스터(DT)를 통해 미세하게 전류가 흐를 수 있다. 그러므로, 제4 기간(t4) 동안 구동 트랜지스터(DT)를 턴-오프시키지 않는다면, 구동 트랜지스터(DT)를 통해 미세하게 흐르는 전류로 인하여 소스전극의 전압(Vs)이 변동되는 문제가 발생할 수 있다.Meanwhile, as shown in FIG. 8, since p scan signals are sequentially supplied during the data voltage supply period DP of each of the sub frame periods SF1, SF2, SF3, the fourth periods t4 of the p scan signals The lengths are different. That is, the length of the fourth period t4 may vary depending on which scan line the pixel is connected to in each block. During the third and fourth periods t3 and t4, the driving transistor DT is not turned off, and the voltage difference Vgs between the gate electrode and the source electrode of the driving transistor DT is compared with the second period t2. In the case of maintaining the same, a current may flow finely through the driving transistor DT. Therefore, if the driving transistor DT is not turned off during the fourth period t4, the voltage Vs of the source electrode may fluctuate due to the current flowing through the driving transistor DT.

하지만, 본 발명의 실시예는 제4 기간(t4) 동안 구동 트랜지스터(DT)를 턴-오프시킴으로써, 구동 트랜지스터(DT)의 소스 전극의 전압(Vs)을 그대로 유지할 수 있다. 따라서, 제4 기간(t4) 동안 도 9 및 도 11d와 같이 구동 트랜지스터(DT)의 소스전압(Vs)은 "Vcomp-Vth-β"를 유지한다. (도 10의 S204)However, according to an embodiment of the present invention, the voltage Vs of the source electrode of the driving transistor DT can be maintained as it is by turning off the driving transistor DT during the fourth period t4. Therefore, the source voltage Vs of the driving transistor DT maintains “Vcomp-Vth-β” during the fourth period t4, as shown in FIGS. 9 and 11D. (S204 in Fig. 10)

다섯 번째로, 제5 기간(t5) 동안 구동 트랜지스터(DT)의 게이트 전극에 데이터전압이 공급된다.Fifth, the data voltage is supplied to the gate electrode of the driving transistor DT during the fifth period t5.

제5 기간(t5) 동안 제k 스캔라인(Sk)에는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제5 기간(t5) 동안 제k 초기화라인(SENk)에는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)가 공급된다. 제5 기간(t3) 동안 제j 데이터라인(Dj)에는 데이터전압(Vdata)이 공급된다.During the fifth period t5, a k-th scan signal SCANk having a gate-on voltage Von is supplied to the k-th scan line Sk. During the fifth period t5, a k-th initialization signal SENSk having a gate-off voltage Voff is supplied to the k-th initialization line SENk. During the fifth period t3, the data voltage Vdata is supplied to the j-th data line Dj.

제5 기간(t5) 동안 제1 트랜지스터(ST1)는 게이트 온 전압(Von)을 갖는 제k 스캔신호(SCANk)에 의해 턴-온된다. 제1 트랜지스터(ST1)의 턴-온으로 인해, 구동 트랜지스터(DT)의 게이트 전극에는 데이터전압(Vdata)이 공급된다. 제5 기간(t5) 동안 제2 트랜지스터(ST2)는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENk)에 의해 턴-오프된다.During the fifth period t5, the first transistor ST1 is turned on by the k-th scan signal SCANk having the gate-on voltage Von. Due to the turn-on of the first transistor ST1, the data voltage Vdata is supplied to the gate electrode of the driving transistor DT. During the fifth period t5, the second transistor ST2 is turned off by the kth initialization signal SENk having the gate off voltage Voff.

한편, 본 발명의 실시예는 제5 기간(t5) 동안 구동 트랜지스터(DT)의 전자 이동도(mobility, μ)를 보상할 수 있다. 제5 기간(t5) 동안 구동 트랜지스터(DT)는 게이트 전극과 소스 전극간의 전압 차(Vgs=Vdata-(Vcomp-Vth-β))가 문턱전압(Vth)보다 크기 때문에, 구동 트랜지스터(DT)는 게이트 전극과 소스 전극 간의 전압 차가 문턱전압에 도달할 때까지 전류를 흘리게 된다. 하지만, 제5 기간(t5)은 제2 기간(t2)보다 짧으며, 이로 인해 구동 트랜지스터(DT)의 소스전압(Vs)이 "Vdata-Vth"에 도달하기 전에 제5 기간(t5)이 끝나게 된다.Meanwhile, an embodiment of the present invention may compensate for electron mobility (μ) of the driving transistor DT during the fifth period t5. During the fifth period t5, since the driving transistor DT has a voltage difference (Vgs = Vdata- (Vcomp-Vth-β)) between the gate electrode and the source electrode is greater than the threshold voltage Vth, the driving transistor DT is The current flows until the voltage difference between the gate electrode and the source electrode reaches a threshold voltage. However, the fifth period t5 is shorter than the second period t2, which causes the fifth period t5 to end before the source voltage Vs of the driving transistor DT reaches “Vdata-Vth”. do.

구동 트랜지스터(DT)의 전류는 수학식 1과 같이 구동 트랜지스터(DT)의 전자이동도(K)에 비례하므로, 제5 기간(t5) 동안 구동 트랜지스터(DT)의 소스전압(Vs)의 상승량은 구동 트랜지스터(DT)의 전자이동도(K)에 비례한다. 즉, 구동 트랜지스터(DT)의 전자이동도가 클수록 제5 기간(t5) 동안 구동 트랜지스터(DT)의 소스전압(Vs)의 상승량은 더욱 커진다.Since the current of the driving transistor DT is proportional to the electron mobility K of the driving transistor DT as shown in Equation 1, the amount of increase of the source voltage Vs of the driving transistor DT during the fifth period t5 is It is proportional to the electron mobility (K) of the driving transistor DT. That is, the greater the electron mobility of the driving transistor DT, the greater the increase amount of the source voltage Vs of the driving transistor DT during the fifth period t5.

결국, 제5 기간(t5) 동안 구동 트랜지스터(DT)의 전자이동도(K)에 따라 소스전압(Vs)의 상승량이 달라지며, 이로 인해 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 달라진다. 즉, 본 발명의 실시 예는 제5 기간(t5) 동안 구동 트랜지스터(DT)의 전자이동도(K)에 따라 게이트 전극과 소스 전극 간의 전압 차(Vgs)를 조정할 수 있으므로, 구동 트랜지스터(DT)의 전자이동도(K)를 보상할 수 있다.As a result, during the fifth period t5, the amount of increase of the source voltage Vs varies according to the electron mobility K of the driving transistor DT, which causes a voltage difference between the gate electrode and the source electrode of the driving transistor DT. (Vgs) is different. That is, in the exemplary embodiment of the present invention, the voltage difference Vgs between the gate electrode and the source electrode may be adjusted according to the electron mobility K of the driving transistor DT during the fifth period t5, so that the driving transistor DT Can compensate for the electron mobility (K).

한편, 제5 기간(t5) 동안 도 9 및 도 11e와 같이 구동 트랜지스터의 게이트전압(Vg)은 "Vdata"이고, 소스전압(Vs)은 "Vcomp-Vth-β+α"까지 상승한다. 이때, "α"는 제5 기간(t5) 동안 소스전압(Vs)의 상승량으로 정의될 수 있다. 그러므로, 제5 기간(t5) 동안 커패시터(C)는 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs)인 "Vdata-(Vcomp-Vth-β+α)"를 저장한다. (도 10의 S205)On the other hand, during the fifth period t5, as shown in FIGS. 9 and 11E, the gate voltage Vg of the driving transistor is “Vdata” and the source voltage Vs rises to “Vcomp-Vth-β + α”. In this case, “α” may be defined as an increase amount of the source voltage Vs during the fifth period t5. Therefore, during the fifth period t5, the capacitor C stores “Vdata- (Vcomp-Vth-β + α),” which is the voltage difference Vgs between the gate electrode and the source electrode of the driving transistor DT. (S205 in Fig. 10)

여섯 번째로, 제6 기간(t6) 동안 구동 트랜지스터(DT)의 전류에 따라 유기발광다이오드(OLED)가 발광한다.Sixth, during the sixth period t6, the organic light emitting diode OLED emits light according to the current of the driving transistor DT.

제6 기간(t6) 동안 제k 스캔라인(Sk)에는 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)가 공급된다. 제6 기간(t6) 동안 제k 초기화라인(SENk)에는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENSk)가 공급된다.During the sixth period t6, a k-th scan signal SCANk having a gate-off voltage Voff is supplied to the k-th scan line Sk. During the sixth period t6, a k-th initialization signal SENSk having a gate-off voltage Voff is supplied to the k-th initialization line SENk.

제6 기간(t6) 동안 제1 트랜지스터(ST1)는 게이트 오프 전압(Voff)을 갖는 제k 스캔신호(SCANk)에 의해 턴-오프된다. 제6 기간(t6) 동안 제2 트랜지스터(ST2)는 게이트 오프 전압(Voff)을 갖는 제k 초기화신호(SENk)에 의해 턴-오프된다.During the sixth period t6, the first transistor ST1 is turned off by the kth scan signal SCANk having the gate off voltage Voff. During the sixth period t6, the second transistor ST2 is turned off by the kth initialization signal SENk having the gate off voltage Voff.

제6 기간(t6) 동안 커패시터(C)에 의해 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs=Vdata-(Vcomp-Vth-β+α))는 일정하게 유지될 수 있다. 그 결과, 유기발광다이오드(OLED)로 흐르는 구동 트랜지스터(DT)의 전류(Ids)는 수학식 5와 같이 정의될 수 있다.During the sixth period t6, the voltage difference (Vgs = Vdata- (Vcomp-Vth-β + α)) between the gate electrode and the source electrode of the driving transistor DT may be maintained by the capacitor C. As a result, the current Ids of the driving transistor DT flowing through the organic light emitting diode OLED may be defined as in Equation 5.

Figure 112018125920990-pat00005
Figure 112018125920990-pat00005

수학식 5를 정리하면, 수학식 6이 도출된다.Summarizing Equation 5, Equation 6 is derived.

Figure 112018125920990-pat00006
Figure 112018125920990-pat00006

결국, 수학식 6과 같이 구동 트랜지스터(DT)의 전류(Ids)는 구동 트랜지스터(DT)의 문턱전압(Vth)에 의존하지 않게 된다. 즉, 구동 트랜지스터(DT)의 문턱전압(Vth)은 보상된다. 결국, 유기발광다이오드(OLED)는 도 11f와 같이 구동 트랜지스터(DT)의 문턱전압(Vth)이 보상된 구동 트랜지스터(DT)의 전류(Ids)에 따라 발광한다. (도 10의 S206)As a result, as shown in Equation 6, the current Ids of the driving transistor DT does not depend on the threshold voltage Vth of the driving transistor DT. That is, the threshold voltage Vth of the driving transistor DT is compensated. As a result, the organic light emitting diode OLED emits light according to the current Ids of the driving transistor DT in which the threshold voltage Vth of the driving transistor DT is compensated as shown in FIG. 11F. (S206 in FIG. 10)

이상에서 살펴본 바와 같이, 본 발명의 실시예는 제1 기간(t1) 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극을 기준전압(Vref)으로 초기화하고, 제2 기간(t2) 동안 구동 트랜지스터(DT)의 게이트 전극에 보상전압(Vcomp)을 공급한다. 이 경우, 제2 기간(t2) 동안 구동 트랜지스터(DT)의 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압보다 크기 때문에, 구동 트랜지스터는 게이트 전극과 소스 전극 간의 전압 차(Vgs)가 문턱전압에 도달할 때까지 전류를 흘리게 된다. 그 결과, 본 발명의 실시예는 제2 기간(t2) 동안 구동 트랜지스터(DT)의 소스 전극에 구동 트랜지스터(DT)의 문턱전압을 센싱할 수 있다. 따라서, 본 발명의 실시예는 문턱전압이 보상된 구동 트랜지스터의 전류(Ids)에 따라 유기발광다이오드(OLED)를 발광할 수 있다.As described above, the embodiment of the present invention initializes the gate electrode and the source electrode of the driving transistor DT to the reference voltage Vref during the first period t1, and the driving transistor (during the second period t2) The compensation voltage Vcomp is supplied to the gate electrode of DT). In this case, since the voltage difference Vgs between the gate electrode and the source electrode of the driving transistor DT during the second period t2 is greater than the threshold voltage, the driving transistor has a threshold voltage difference Vgs between the gate electrode and the source electrode. The current flows until the voltage is reached. As a result, the embodiment of the present invention can sense the threshold voltage of the driving transistor DT to the source electrode of the driving transistor DT during the second period t2. Therefore, the embodiment of the present invention can emit the organic light emitting diode OLED according to the current Ids of the driving transistor whose threshold voltage is compensated.

또한, 본 발명의 실시예는 제5 기간(t5) 동안 구동 트랜지스터(DT)의 게이트 전극에 데이터전압을 공급하고, 소스 전극의 전압(Vs)을 "α"만큼 상승시킨다. 이때, 소스 전극의 전압(Vs)의 상승량인 "α"는 구동 트랜지스터(DT)의 전자이동도에 따라 달라진다. 그 결과, 본 발명의 실시예는 제5 기간(t5) 동안 구동 트랜지스터(DT)의 전자이동도(K)에 따라 게이트 전극과 소스 전극 간의 전압 차(Vgs)를 조정할 수 있으므로, 구동 트랜지스터(DT)의 전자이동도(K)를 보상할 수 있다.In addition, the embodiment of the present invention supplies the data voltage to the gate electrode of the driving transistor DT during the fifth period t5, and raises the voltage Vs of the source electrode by “α”. At this time, "α", which is the rising amount of the voltage Vs of the source electrode, depends on the electron mobility of the driving transistor DT. As a result, the embodiment of the present invention can adjust the voltage difference Vgs between the gate electrode and the source electrode according to the electron mobility K of the driving transistor DT during the fifth period t5, so that the driving transistor DT ) Can compensate for the electron mobility (K).

한편, 도 6에 도시된 화소(P)에 접속된 제k 스캔라인(Sk)에 공급되는 제k 스캔신호(SCANk), 제k 초기화라인(SENk)에 공급되는 제k 초기화신호(SENSk), 제j 데이터라인(Dj)에 공급되는 전압(DVj), 구동 트랜지스터(DT)의 게이트전압(Vg)과 소스전압(Vs)은 도 9에 도시된 바와 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다. 또한, 도 6에 도시된 화소(P)의 구동방법은 도 10에 도시된 바와 실질적으로 동일하므로, 이에 대한 자세한 설명은 생략한다.Meanwhile, the k-th scan signal SCANk supplied to the k-th scan line Sk connected to the pixel P illustrated in FIG. 6, the k-th initialization signal SENSk supplied to the k-th initialization line SENk, Since the voltage DVj supplied to the j-th data line Dj and the gate voltage Vg and the source voltage Vs of the driving transistor DT are substantially the same as illustrated in FIG. 9, a detailed description thereof will be omitted. do. In addition, since the driving method of the pixel P illustrated in FIG. 6 is substantially the same as that illustrated in FIG. 10, a detailed description thereof will be omitted.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.Through the above description, those skilled in the art will appreciate that various changes and modifications are possible without departing from the technical idea of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification, but should be determined by the scope of the claims.

10: 표시패널 20: 데이터 구동부
30: 스캔 구동부 40: 초기화 구동부
50: 타이밍 제어부 P: 화소
DT: 구동 트랜지스터 ST1: 제1 트랜지스터
ST2: 제2 트랜지스터 OLED: 유기발광다이오드
C: 커패시터 Sk: 제k 스캔라인
SENk: 제k 초기화라인 Dj: 제j 데이터라인
SCANk: 제k 스캔신호 SENSk: 제k 초기화신호
Vg: 게이트전압 Vs: 소스전압
Vref: 기준전압 Vcomp: 보상전압
Vdata: 데이터전압 Von: 게이트 온 전압
Voff: 게이트 오프 전압10: display panel 20: data driver
30: scan driver 40: initialization driver
50: timing control unit P: pixel
DT: Driving transistor ST1: First transistor
ST2: Second transistor OLED: Organic light emitting diode
C: Capacitor Sk: kth scanline
SENk: kth initialization line Dj: jth dataline
SCANk: kth scan signal SENSk: kth initialization signal
Vg: Gate voltage Vs: Source voltage
Vref: Reference voltage Vcomp: Compensation voltage
Vdata: Data voltage Von: Gate on voltage
Voff: Gate off voltage

Claims (6)

데이터라인, 스캔라인, 초기화라인, 및 제1 전원전압라인에 접속된 화소들을 갖는 표시패널;
제1 기간 동안 상기 데이터라인에 기준전압을 공급하고, 제1 기간에 바로 이어지는 제2 기간 동안 상기 데이터라인에 보상전압을 공급하고, 제2 기간에 바로 이어지는 제3 기간 동안 상기 데이터라인에 데이터전압을 공급하고, 제3 기간에 바로 이어지는 제4 기간 동안 상기 데이터라인에 상기 기준전압을 공급하는 데이터 구동부;
상기 제1 내지 제3 기간들 동안 연속적으로 게이트 온 전압을 갖는 스캔신호를 상기 스캔라인에 공급하고 상기 제4 기간 동안 게이트 오프 전압을 갖는 스캔신호를 상기 스캔라인에 공급하는 스캔 구동부; 및
상기 제1 기간 동안 게이트 온 전압을 갖는 초기화신호를 상기 초기화라인에 공급하고 상기 제2 내지 제4 기간들 동안 연속적으로 게이트 오프 전압을 갖는 초기화신호를 상기 초기화라인에 공급하는 초기화 구동부를 포함하며,
상기 화소는,
유기발광다이오드;
상기 유기발광다이오드와 상기 제1 전원전압라인에 접속된 구동 트랜지스터;
상기 데이터라인과 상기 구동 트랜지스터의 게이트 전극에 접속되고 상기 게이트 온 전압을 갖는 스캔신호에 의해 상기 제1 내지 제3 기간들 동안 연속적으로 턴-온되는 제1 트랜지스터;
상기 데이터라인과 상기 구동 트랜지스터의 소스 전극에 접속되고 상기 게이트 온 전압을 갖는 초기화신호에 의해 상기 제1 기간들 동안 턴-온되는 제2 트랜지스터; 및
상기 구동 트랜지스터의 게이트 전극과 소스 전극에 접속된 커패시터를 포함하며,
상기 초기화신호에서 상기 게이트 오프 전압으로부터 상기 게이트 온 전압으로의 천이 시점은 상기 스캔신호에서 상기 게이트 오프 전압으로부터 상기 게이트 온 전압으로의 천이 시점과 동일하며,
상기 데이터 구동부는 상기 제4 기간에서 상기 데이터전압으로부터 바로 천이되는 상기 기준전압을 상기 데이터라인에 공급하는, 유기발광표시장치.A display panel having pixels connected to a data line, a scan line, an initialization line, and a first power voltage line;
The reference voltage is supplied to the data line during the first period, the compensation voltage is supplied to the data line during the second period immediately following the first period, and the data voltage is applied to the data line during the third period immediately following the second period. And a data driver supplying the reference voltage to the data line during a fourth period immediately following the third period;
A scan driver for continuously supplying a scan signal having a gate-on voltage to the scan line during the first to third periods and supplying a scan signal having a gate-off voltage during the fourth period to the scan line; And
And an initialization driver supplying an initialization signal having a gate-on voltage during the first period to the initialization line and supplying an initialization signal having a gate-off voltage continuously during the second to fourth periods to the initialization line,
The pixel,
Organic light emitting diodes;
A driving transistor connected to the organic light emitting diode and the first power voltage line;
A first transistor connected to the data line and the gate electrode of the driving transistor and continuously turned on during the first to third periods by a scan signal having the gate-on voltage;
A second transistor connected to the source electrode of the data line and the driving transistor and turned on during the first periods by an initialization signal having the gate-on voltage; And
A capacitor connected to the gate electrode and the source electrode of the driving transistor,
The transition time from the gate-off voltage to the gate-on voltage in the initialization signal is the same as the transition time from the gate-off voltage to the gate-on voltage in the scan signal,
The data driving unit supplies the reference voltage, which transitions directly from the data voltage in the fourth period, to the data line. 데이터라인, 스캔라인, 초기화라인, 및 제1 전원전압라인에 접속된 화소들을 갖는 표시패널;
제1 기간 동안 상기 데이터라인에 기준전압을 공급하고, 제1 기간에 바로 이어지는 제2 기간 동안 상기 데이터라인에 보상전압을 공급하고, 제2 기간에 바로 이어지는 제3 기간 동안 상기 데이터라인에 데이터전압을 공급하고, 제3 기간에 바로 이어지는 제4 기간 동안 상기 데이터라인에 상기 기준전압을 공급하는 데이터 구동부;
상기 제1 내지 제3 기간들 동안 연속적으로 게이트 온 전압을 갖는 스캔신호를 상기 스캔라인에 공급하고 상기 제4 기간 동안 게이트 오프 전압을 갖는 스캔신호를 상기 스캔라인에 공급하는 스캔 구동부; 및
상기 제1 기간 동안 게이트 온 전압을 갖는 초기화신호를 상기 초기화라인에 공급하고 상기 제2 내지 제4 기간들 동안 연속적으로 게이트 오프 전압을 갖는 초기화신호를 상기 초기화라인에 공급하는 초기화 구동부를 포함하며,
상기 화소는,
유기발광다이오드;
상기 유기발광다이오드와 상기 제1 전원전압라인에 접속된 구동 트랜지스터;
상기 데이터라인과 상기 구동 트랜지스터의 게이트 전극에 접속되고 상기 게이트 온 전압을 갖는 스캔신호에 의해 상기 제1 내지 제3 기간들 동안 연속적으로 턴-온되는 제1 트랜지스터;
상기 구동 트랜지스터의 게이트 전극과 소스 전극에 접속되고 상기 게이트 온 전압을 갖는 초기화신호에 의해 상기 제1 기간 동안 턴-온되는 제2 트랜지스터; 및
상기 구동 트랜지스터의 게이트 전극과 소스 전극에 접속된 커패시터를 포함하며,
상기 제1 기간에서, 상기 제2 트랜지스터는 상기 제1 트랜지스터를 통해 상기 구동 트랜지스터의 게이트 전극에 공급되는 상기 기준전압을 상기 구동 트랜지스터의 소스 전극에 공급하는, 유기발광표시장치.A display panel having pixels connected to a data line, a scan line, an initialization line, and a first power voltage line;
The reference voltage is supplied to the data line during the first period, the compensation voltage is supplied to the data line during the second period immediately following the first period, and the data voltage is applied to the data line during the third period immediately following the second period. And a data driver supplying the reference voltage to the data line during a fourth period immediately following the third period;
A scan driver for continuously supplying a scan signal having a gate-on voltage to the scan line during the first to third periods and supplying a scan signal having a gate-off voltage during the fourth period to the scan line; And
And an initialization driver supplying an initialization signal having a gate-on voltage during the first period to the initialization line and supplying an initialization signal having a gate-off voltage continuously during the second to fourth periods to the initialization line,
The pixel,
Organic light emitting diodes;
A driving transistor connected to the organic light emitting diode and the first power voltage line;
A first transistor connected to the data line and the gate electrode of the driving transistor and continuously turned on during the first to third periods by a scan signal having the gate-on voltage;
A second transistor connected to the gate electrode and the source electrode of the driving transistor and turned on during the first period by an initialization signal having the gate-on voltage; And
A capacitor connected to the gate electrode and the source electrode of the driving transistor,
In the first period, the second transistor supplies the reference voltage supplied to the gate electrode of the driving transistor through the first transistor to the source electrode of the driving transistor. 제 2 항에 있어서,
상기 초기화신호에서 상기 게이트 오프 전압으로부터 상기 게이트 온 전압으로의 천이 시점은 상기 스캔신호에서 상기 게이트 오프 전압으로부터 상기 게이트 온 전압으로의 천이 시점과 동일한, 유기발광표시장치.According to claim 2,
The transition time from the gate-off voltage to the gate-on voltage in the initialization signal is the same as the transition time from the gate-off voltage to the gate-on voltage in the scan signal. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 데이터전압으로부터 상기 기준전압으로의 천이 시점은 상기 스캔신호의 게이트 온 전압으로부터 상기 게이트 오프 전압으로의 천이 시점과 동일한, 유기발광표시장치.The method according to any one of claims 1 to 3,
The transition time from the data voltage to the reference voltage is the same as the transition time from the gate-on voltage to the gate-off voltage of the scan signal. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 스캔신호의 게이트 온 전압 구간은 1 수평 기간과 동일하거나 상기 제4 기간과 중첩되지 않는, 유기발광표시장치.The method according to any one of claims 1 to 3,
The organic light emitting display device of claim 1, wherein the gate-on voltage period of the scan signal is the same as one horizontal period or does not overlap the fourth period. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
상기 보상전압은 상기 기준전압보다 높은 레벨의 전압이고, 상기 데이터전압은 상기 보상전압보다 높은 레벨의 전압인, 유기발광표시장치.
The method according to any one of claims 1 to 3,
The compensation voltage is a voltage at a level higher than the reference voltage, and the data voltage is a voltage at a level higher than the compensation voltage.
KR1020180162083A 2014-12-31 2018-12-14 Organic light emitting display device KR102113539B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140194908 2014-12-31
KR20140194908 2014-12-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170122559A Division KR20170110564A (en) 2014-12-31 2017-09-22 Organic light emitting display device

Publications (2)

Publication Number Publication Date
KR20180135844A KR20180135844A (en) 2018-12-21
KR102113539B1 true KR102113539B1 (en) 2020-05-21

Family

ID=56505253

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020150009666A KR101838048B1 (en) 2014-12-31 2015-01-21 Organic light emitting display device
KR1020170122559A KR20170110564A (en) 2014-12-31 2017-09-22 Organic light emitting display device
KR1020180162083A KR102113539B1 (en) 2014-12-31 2018-12-14 Organic light emitting display device

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020150009666A KR101838048B1 (en) 2014-12-31 2015-01-21 Organic light emitting display device
KR1020170122559A KR20170110564A (en) 2014-12-31 2017-09-22 Organic light emitting display device

Country Status (1)

Country Link
KR (3) KR101838048B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101958744B1 (en) * 2016-11-29 2019-03-15 엘지디스플레이 주식회사 Organic light emitting diode display device and the method for driving the same
KR102470230B1 (en) * 2017-10-27 2022-11-22 엘지디스플레이 주식회사 Organic light emitting display device
KR102518747B1 (en) 2017-12-28 2023-04-07 삼성디스플레이 주식회사 Organic Light Emitting Display Device and Driving Method Thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140168194A1 (en) 2012-12-17 2014-06-19 Lg Display Co., Ltd. Organic light emitting display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008164796A (en) * 2006-12-27 2008-07-17 Sony Corp Pixel circuit and display device and driving method thereof
KR100952836B1 (en) * 2008-07-21 2010-04-15 삼성모바일디스플레이주식회사 Pixel and Organic Light Emitting Display Device Using the Same
KR101901354B1 (en) * 2011-11-22 2018-09-21 엘지디스플레이 주식회사 Organic light emitting diode display device
KR101980777B1 (en) * 2013-03-25 2019-05-21 엘지디스플레이 주식회사 Organic light emitting diode display device and driving method the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140168194A1 (en) 2012-12-17 2014-06-19 Lg Display Co., Ltd. Organic light emitting display

Also Published As

Publication number Publication date
KR20170110564A (en) 2017-10-11
KR101838048B1 (en) 2018-04-27
KR20160083773A (en) 2016-07-12
KR20180135844A (en) 2018-12-21

Similar Documents

Publication Publication Date Title
US9466243B2 (en) Compensation of threshold voltage in driving transistor of organic light emitting diode display device
KR102570832B1 (en) Organic light emitting diode display device and driving method the same
KR102016614B1 (en) Organic light emitting display device and method for driving the same
US9424782B2 (en) Organic light emitting display
US20180074569A1 (en) Display apparatus
US9842538B2 (en) Organic light emitting display device and method for driving the same
KR101938880B1 (en) Organic light emitting diode display device
KR101928379B1 (en) Organic light emitting diode display device and method of driving the same
KR102389343B1 (en) Pixel, organic light emitting display device including the pixel and driving method of the pixel
KR102111747B1 (en) Organic light emitting display device
US20130088417A1 (en) Organic light emitting diode display device and method for driving the same
KR20100069427A (en) Organic light emitting diode display
US9542886B2 (en) Organic light emitting display device and method for driving the same
KR102113539B1 (en) Organic light emitting display device
KR102574596B1 (en) Display Device And Method Of Driving The Same
KR102569729B1 (en) Display device and method for controlling thereof
KR101929037B1 (en) Organic light emitting diode display device
KR102171466B1 (en) Organic Light Emitting diode Display and Driving Method thereof
KR102076845B1 (en) The Method for Driving of Organic Light Emitting diode Display
KR101901354B1 (en) Organic light emitting diode display device
US9830860B2 (en) Organic light emitting display and method for driving the same
KR102316984B1 (en) Organic light emitting display device
KR102627274B1 (en) Organic light emitting display apparatus
KR20150129234A (en) Organic light emitting display device and method of driving the same
KR102199033B1 (en) The Method for Driving of Organic Light Emitting diode Display

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right