KR102569729B1 - Display device and method for controlling thereof - Google Patents

Display device and method for controlling thereof Download PDF

Info

Publication number
KR102569729B1
KR102569729B1 KR1020170177766A KR20170177766A KR102569729B1 KR 102569729 B1 KR102569729 B1 KR 102569729B1 KR 1020170177766 A KR1020170177766 A KR 1020170177766A KR 20170177766 A KR20170177766 A KR 20170177766A KR 102569729 B1 KR102569729 B1 KR 102569729B1
Authority
KR
South Korea
Prior art keywords
image
driving mode
display panel
display device
type
Prior art date
Application number
KR1020170177766A
Other languages
Korean (ko)
Other versions
KR20190076177A (en
Inventor
서영형
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020170177766A priority Critical patent/KR102569729B1/en
Publication of KR20190076177A publication Critical patent/KR20190076177A/en
Application granted granted Critical
Publication of KR102569729B1 publication Critical patent/KR102569729B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시 장치 및 표시 장치의 제어 방법에 관한 것이다. 본 발명의 일 실시예에 따른 표시 장치는, 다수의 화소를 구비하는 표시 패널, 상기 표시 패널의 스캔라인에 게이트 신호를 공급하는 게이트 구동부, 상기 표시 패널의 데이터라인에 데이터 신호를 공급하는 데이터 구동부, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 제어부를 포함하고, 상기 타이밍 제어부는 외부에서 입력되는 영상의 종류에 따라서 상기 표시 패널의 구동 모드를 저속 구동 모드 또는 고속 구동 모드로 변경하고, 상기 표시 패널의 구동 모드에 따라서 각각의 화소에 공급되는 데이터 전압을 조절한다. 본 발명에 따르면 저속 구동 시 영상의 패턴 변화로 인해 나타나는 플리커링과 같은 화질 저하 현상 및 응답 시간 지연 현상을 개선할 수 있는 장점이 있다.The present invention relates to a display device and a control method of the display device. A display device according to an exemplary embodiment of the present invention includes a display panel having a plurality of pixels, a gate driver supplying a gate signal to a scan line of the display panel, and a data driver supplying a data signal to a data line of the display panel. and a timing controller controlling the gate driver and the data driver, wherein the timing controller changes the driving mode of the display panel to a low-speed driving mode or a high-speed driving mode according to a type of an image input from the outside, and the display The data voltage supplied to each pixel is adjusted according to the driving mode of the panel. According to the present invention, there is an advantage in improving a picture quality deterioration phenomenon such as flickering and a response time delay phenomenon caused by a pattern change of an image during low-speed driving.

Description

표시 장치 및 표시 장치의 제어 방법{DISPLAY DEVICE AND METHOD FOR CONTROLLING THEREOF}Display device and method for controlling the display device {DISPLAY DEVICE AND METHOD FOR CONTROLLING THEREOF}

본 발명은 표시 장치 및 표시 장치의 제어 방법에 관한 것이다.The present invention relates to a display device and a control method of the display device.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있으며, 근래에는 액정 표시 장치(LCD: Liquid Crystal Display), 플라즈마 표시 장치(PDP: Plasma Display Panel), 유기 발광 다이오드 표시 장치(OLED: Organic Light Emitting Diode)와 같은 여러 가지 표시 장치가 활용되고 있다.As the information society develops, the demand for display devices for displaying images is increasing in various forms. Recently, liquid crystal displays (LCDs), plasma displays (PDPs), organic light emitting devices Various display devices such as organic light emitting diodes (OLEDs) have been utilized.

이 중 유기 발광 다이오드(이하 OLED) 표시 장치는 전자와 정공의 재결합으로 유기 발광층을 발광시키는 자발광 소자인 OLED를 이용한 표시 장치로서, 휘도가 높고 구동 전압이 낮으며 초박막화가 가능하여 차세대 표시 장치로 각광받고 있다.Among them, an organic light emitting diode (OLED) display device is a display device using OLED, a self-luminous element that emits light through an organic light emitting layer by recombination of electrons and holes. Be in the spotlight.

OLED 표시 장치를 구성하는 다수의 화소들 각각은 애노드 전극 및 캐소드 전극과 그들 사이의 유기 발광층으로 구성된 OLED와, OLED를 독립적으로 구동하는 화소 구동 회로를 구비한다. 화소 구동 회로는 스위칭 박막 트랜지스터(Thin Film Transistor; 이하 TFT)와, 구동 TFT 및 커패시터 등을 구비한다. 스위칭 TFT는 스캔 펄스에 응답하여 데이터 신호에 대응하는 전압을 커패시터에 충전하고, 구동 TFT는 커패시터에 충전된 전압의 크기에 따라 OLED로 공급되는 전류량을 제어하여 OLED의 발광량을 조절한다.Each of the plurality of pixels constituting the OLED display device includes an OLED composed of an anode electrode, a cathode electrode, and an organic light emitting layer therebetween, and a pixel driving circuit that independently drives the OLED. The pixel driving circuit includes a switching thin film transistor (TFT), a driving TFT and a capacitor. The switching TFT charges the capacitor with a voltage corresponding to the data signal in response to the scan pulse, and the driving TFT controls the amount of current supplied to the OLED according to the magnitude of the voltage charged in the capacitor to adjust the amount of light emitted by the OLED.

최근에는 전술한 표시 장치를 통해 영상을 표시할 때 소비되는 전력을 줄이기 위한 다양한 기술이 개발되고 있다. 표시 장치의 소비 전력 감소를 위한 기술 중 하나는 저속 구동 기술이다. 저속 구동 기술은 영상의 움직임 또는 변화가 매우 적은 영상을 표시할 때, 표시 장치의 프레임 주파수, 즉 단위 시간 당 표시되는 프레임 수를 낮추는 기술이다. 예를 들어 60㎐의 프레임 주파수를 갖는 표시 장치를 통해 영상의 움직임 또는 변화가 매우 적은 영상을 표시하는 경우, 프레임 주파수를 1㎐로 낮추게 되면 표시 장치의 소비 전력을 줄일 수 있다.Recently, various technologies for reducing power consumption when displaying an image through the aforementioned display device have been developed. One of the technologies for reducing power consumption of the display device is a low-speed driving technology. The low-speed driving technology is a technology that lowers the frame frequency of the display device, that is, the number of frames displayed per unit time, when an image with very little motion or change is displayed. For example, when an image with very little movement or change is displayed through a display device having a frame frequency of 60 Hz, power consumption of the display device can be reduced by lowering the frame frequency to 1 Hz.

그러나 이와 같이 표시 장치를 계속해서 저속으로 구동할 경우 플리커(Flicker) 현상이 발생하게 되어 사용자가 쉽게 눈의 피로를 느끼게 된다.However, when the display device is continuously driven at a low speed as described above, a flicker phenomenon occurs and the user easily feels eye fatigue.

한편, 표시 장치가 저속 구동을 통해 영상을 표시하는 도중에 영상의 패턴이 전환되는 경우가 발생한다. 예를 들면 사용자가 터치 동작을 통해 영상을 스크롤하거나 특정 기능의 실행 또는 특정 영상의 재생으로 인하여 영상의 움직임 또는 변화가 급격하게 증가할 수 있다. 이처럼 영상 패턴의 변화가 발생하는 동안 저속 구동을 유지하게 되면 영상 패턴의 변화에 따른 응답 시간(Response Time) 지연이 발생하게 되어 영상의 계조가 정확하게 표시되지 않는 문제가 있다.Meanwhile, a pattern of an image may be switched while the display device is displaying an image through low-speed driving. For example, movement or change of an image may rapidly increase due to a user scrolling an image through a touch operation, executing a specific function, or reproducing a specific image. In this way, if the low-speed driving is maintained while the image pattern changes, a response time delay occurs according to the change of the image pattern, so that the gradation of the image is not accurately displayed.

이와 같은 저속 구동 중의 응답 시간 지연 현상은 특히 이전 프레임 영상의 계조보다 현재 프레임 영상의 계조가 높고, 그 계조 차이가 클수록 두드러진다. 이는 화소 회로를 구성하는 소자 중 하나인 구동 트랜지스터의 히스테리시스(Hysteresis)에 의한 것으로, 특히 저계조에서의 OLED 충전 시간 지연 및 구동 트랜지스터의 문턱 전압(Vth) 변동으로 인한 게이트-소스 전압(Vgs)의 변화가 주요 원인이 된다.This response time delay phenomenon during low-speed driving is particularly noticeable as the gray level of the current frame image is higher than that of the previous frame image and the gray level difference between them is larger. This is due to the hysteresis of the driving transistor, which is one of the elements constituting the pixel circuit. Change is the main cause.

도 1은 구동 트랜지스터의 히스테리시스 특성을 나타내는 그래프이다.1 is a graph showing hysteresis characteristics of a driving transistor.

도 1에는 화소를 통해 표시되는 영상의 계조가 저계조에서 고계조로 변할 때의 전압-전류 특성(102) 및 화소를 통해 표시되는 영상의 계조가 고계조에서 저계조로 변할 때의 전압-전류 특성(104)이 각각 도시되어 있다.1 shows voltage-current characteristics 102 when the gradation of an image displayed through pixels changes from low gradation to high gradation, and voltage-current when the gradation of an image displayed through pixels changes from high gradation to low gradation. Characteristics 104 are each shown.

구동 트랜지스터의 문턱 전압(Vth)의 크기 감소는 저계조에서의 게이트-소스 전압(Vgs), 특히 구동 트랜지스터의 소스 노드에 인가되어있던 전압(Vs)의 크기에 영향을 받는다.A decrease in the threshold voltage Vth of the driving transistor is affected by a gate-source voltage Vgs in a low gradation, in particular, a voltage Vs applied to a source node of the driving transistor.

화소의 계조가 저계조에서 고계조로 변하면, 구동 트랜지스터의 게이트에 인가되는 전압의 크기는 커진다. 이때 저계조에서 상대적으로 작은 게이트-소스 전압(Vgs)이 구동 트랜지스터에 먼저 인가되었기 때문에, 구동 트랜지스터의 문턱 전압(Vth)의 크기가 ΔVth만큼 감소한 상태에서 고계조에 해당하는 게이트-소스 전압(Vgs)이 구동 트랜지스터에 인가된다.When the gradation of a pixel changes from a low gradation to a high gradation, the voltage applied to the gate of the driving transistor increases. At this time, since a relatively small gate-source voltage (Vgs) is first applied to the driving transistor in the low gradation, the threshold voltage (Vth) of the driving transistor is reduced by ΔVth, and the gate-source voltage (Vgs) corresponding to the high gradation is reduced. ) is applied to the driving transistor.

결국 동일한 크기의 게이트 전압(Vgs1)이 인가될 때, 화소의 계조가 저계조에서 고계조로 변할 경우의 구동 트랜지스터의 전류(Ids)의 크기는 고계조에서 저계조로 변할 경우의 구동 트랜지스터의 전류(Ids)의 크기보다 ΔIds만큼 커지게 된다. As a result, when the gate voltage Vgs1 of the same magnitude is applied, the magnitude of the current Ids of the driving transistor when the gradation of the pixel changes from the low gradation to the high gradation is the current of the driving transistor when the gradation changes from the high gradation to the low gradation. It becomes larger by ΔIds than the size of (Ids).

도 2는 구동 트랜지스터의 히스테리시스 특성으로 인한 응답 시간 지연을 나타내는 그래프이다.2 is a graph showing a response time delay due to a hysteresis characteristic of a driving transistor.

도 2에는 블랙 영상, 즉 계조값이 0인 영상이 화이트 영상, 즉 계조값이 255인 영상으로 전환될 때 화소에서 실제로 나타나는 계조값의 변화에 대응되는 구동 트랜지스터의 게이트-소스 전압(Vgs)의 변화를 나타낸다.2 shows the gate-source voltage (Vgs) of the driving transistor corresponding to the change in the grayscale value actually appearing in a pixel when a black image, that is, an image with a grayscale value of 0, is converted to a white image, that is, an image with a grayscale value of 255. indicates change.

전술한 바와 같이, 화소를 통해 표시되는 영상의 계조가 저계조에서 고계조로 변할 경우 구동 트랜지스터의 전류(Ids)는 구동 트랜지스터의 문턱 전압(Vth)의 크기 변동으로 인해 감소하게 된다. 이로 인해서 구간(T1~T2)에서 게이트-소스 전압(Vgs)은 화이트에 대응되는 크기까지 증가하지 못하고 중간 계조에 해당되는 크기(206)까지 상승했다가 다시 일정 크기(202)만큼 감소하게 된다.As described above, when the gradation of an image displayed through a pixel changes from a low gradation to a high gradation, the current Ids of the driving transistor decreases due to a change in the threshold voltage Vth of the driving transistor. As a result, the gate-source voltage Vgs does not increase to a level corresponding to white in the intervals T1 to T2, but rises to a level 206 corresponding to an intermediate gray level and then decreases again by a certain level 202.

이와 같은 게이트-소스 전압(Vgs)의 감소로 인해, 화소를 통해 표시되는 영상은 즉시 화이트 영상로 전환되지 못한다. 시점(T2) 이후 게이트-소스 전압(Vgs)은 다시 일정 크기(204)만큼 증가하게 되어 화소를 통해 화이트 영상이 표시된다.Due to such a decrease in the gate-source voltage (Vgs), the image displayed through the pixels is not immediately converted into a white image. After the point in time T2, the gate-source voltage (Vgs) increases again by a predetermined size 204, and a white image is displayed through the pixels.

도 1 및 도 2를 통해 설명된 바와 같은 구동 트랜지스터의 히스테리시스 특성 및 이로 인한 응답 시간 지연으로 인하여, 저속 구동 중 영상의 패턴이 변화할 때 중간 계조(206)에 해당하는 영상이 일시적으로 표시될 수 있다. 이로 인해 표시 장치의 화질 저하가 발생하는 문제가 있다.Due to the hysteresis characteristics of the driving transistor and the resulting response time delay as described with reference to FIGS. 1 and 2 , an image corresponding to a halftone 206 may be temporarily displayed when an image pattern changes during low-speed driving. there is. As a result, there is a problem in that the image quality of the display device is deteriorated.

본 발명은 저속 구동 시 나타나는 플리커링과 같은 화질 저하 현상 및 영상의 패턴 변화 시 발생하는 응답 시간 지연 현상을 개선할 수 있는 표시 장치 및 표시 장치의 제어 방법을 제공하는 것을 목적으로 한다.An object of the present invention is to provide a display device and a method for controlling the display device capable of improving a picture quality deterioration phenomenon such as flickering occurring during low-speed driving and a response time delay phenomenon occurring when an image pattern changes.

본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.The objects of the present invention are not limited to the above-mentioned objects, and other objects and advantages of the present invention not mentioned above can be understood by the following description and will be more clearly understood by the examples of the present invention. It will also be readily apparent that the objects and advantages of the present invention may be realized by means of the instrumentalities and combinations indicated in the claims.

본 발명의 일 실시예에 따른 표시 장치는, 다수의 화소를 구비하는 표시 패널, 상기 표시 패널의 스캔라인에 게이트 신호를 공급하는 게이트 구동부, 상기 표시 패널의 데이터라인에 데이터 신호를 공급하는 데이터 구동부, 상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 제어부를 포함하고, 상기 타이밍 제어부는 외부에서 입력되는 영상의 종류에 따라서 상기 표시 패널의 구동 모드를 저속 구동 모드 또는 고속 구동 모드로 변경하고, 상기 표시 패널의 구동 모드에 따라서 각각의 화소에 공급되는 데이터 전압을 조절한다.A display device according to an exemplary embodiment of the present invention includes a display panel having a plurality of pixels, a gate driver supplying a gate signal to a scan line of the display panel, and a data driver supplying a data signal to a data line of the display panel. and a timing controller controlling the gate driver and the data driver, wherein the timing controller changes the driving mode of the display panel to a low-speed driving mode or a high-speed driving mode according to a type of an image input from the outside, and the display The data voltage supplied to each pixel is adjusted according to the driving mode of the panel.

본 발명의 일 실시예에서, 상기 타이밍 제어부는 상기 영상이 정적 영상일 경우 상기 표시 패널의 구동 모드를 저속 구동 모드로 변경하고, 상기 영상이 동적 영상일 경우 상기 표시 패널의 구동 모드를 고속 구동 모드로 변경한다.In one embodiment of the present invention, the timing controller changes the driving mode of the display panel to a low-speed driving mode when the image is a static image, and changes the driving mode of the display panel to a high-speed driving mode when the image is a dynamic image. change to

또한 본 발명의 일 실시예에서, 상기 타이밍 제어부는 상기 표시 패널의 공통 전압 정보에 기초하여 상기 영상의 종류를 판별한다.Also, in one embodiment of the present invention, the timing controller determines the type of the image based on common voltage information of the display panel.

또한 본 발명의 일 실시예에서, 상기 타이밍 제어부는 상기 영상의 프레임별 계조값의 변화량에 기초하여 상기 영상의 종류를 판별한다.Also, in an embodiment of the present invention, the timing controller determines the type of the image based on the amount of change in the grayscale value for each frame of the image.

또한 본 발명의 일 실시예에서, 상기 타이밍 제어부는 상기 영상의 프레임별 데이터 전압값의 변화량에 기초하여 상기 영상의 종류를 판별한다.In an embodiment of the present invention, the timing controller determines the type of the image based on the amount of change in the data voltage value for each frame of the image.

또한 본 발명의 일 실시예에서, 상기 타이밍 제어부는 상기 표시 패널의 구동 모드가 고속 구동 모드일 때, 하나의 프레임을 표시하기 위하여 각각의 화소에 보상 데이터 전압 및 실제 데이터 전압을 공급한다.Also, in one embodiment of the present invention, the timing controller supplies a compensation data voltage and an actual data voltage to each pixel to display one frame when the driving mode of the display panel is a high-speed driving mode.

또한 본 발명의 일 실시예에서, 상기 보상 데이터 전압은 미리 정해진 크기의 전압이다.Also, in one embodiment of the present invention, the compensation data voltage is a voltage having a predetermined level.

또한 본 발명의 일 실시예에서, 상기 보상 데이터 전압은 이전 라인의 화소에 공급되는 실제 데이터 전압이다.Also, in one embodiment of the present invention, the compensation data voltage is an actual data voltage supplied to a pixel of a previous line.

또한 본 발명의 일 실시예에 따른 표시 장치의 제어 방법은, 외부에서 입력되는 영상의 종류를 판별하는 단계, 상기 영상의 종류에 따라서 표시 패널의 구동 모드를 변경하는 단계 및 상기 구동 모드에 따라서 각각의 화소에 공급되는 데이터 전압을 조절하는 단계를 포함한다.In addition, a control method of a display device according to an embodiment of the present invention includes determining a type of an image input from the outside, changing a driving mode of a display panel according to the type of the image, and each of the driving modes according to the driving mode. and adjusting data voltages supplied to pixels of .

본 발명의 일 실시예에서, 상기 영상의 종류에 따라서 표시 패널의 구동 모드를 변경하는 단계는 상기 영상이 정적 영상일 경우 상기 표시 패널의 구동 모드를 저속 구동 모드로 변경하는 단계 및 상기 영상이 동적 영상일 경우 상기 표시 패널의 구동 모드를 고속 구동 모드로 변경하는 단계를 포함한다.In one embodiment of the present invention, changing the driving mode of the display panel according to the type of image may include changing the driving mode of the display panel to a low-speed driving mode when the image is a static image, and changing the driving mode of the display panel to a dynamic image when the image is a dynamic image. and changing the driving mode of the display panel to a high-speed driving mode in the case of an image.

또한 본 발명의 일 실시예에서, 상기 영상의 종류를 판별하는 단계는 상기 표시 패널의 공통 전압 정보에 기초하여 상기 영상의 종류를 판별하는 단계를 포함한다.Also, in one embodiment of the present invention, determining the type of the image includes determining the type of the image based on common voltage information of the display panel.

또한 본 발명의 일 실시예에서, 상기 영상의 종류를 판별하는 단계는 상기 영상의 프레임별 계조값의 변화량에 기초하여 상기 영상의 종류를 판별하는 단계를 포함한다.Also, in an embodiment of the present invention, the determining of the type of the image includes determining the type of the image based on the amount of change in grayscale values for each frame of the image.

또한 본 발명의 일 실시예에서, 상기 영상의 종류를 판별하는 단계는 상기 영상의 프레임별 데이터 전압값의 변화량에 기초하여 상기 영상의 종류를 판별하는 단계를 포함한다.Also, in an embodiment of the present invention, the determining of the type of the image includes determining the type of the image based on a variation amount of a data voltage value for each frame of the image.

또한 본 발명의 일 실시예에서, 상기 구동 모드에 따라서 각각의 화소에 공급되는 데이터 신호를 조절하는 단계는 상기 표시 패널의 구동 모드가 고속 구동 모드일 때, 하나의 프레임을 표시하기 위하여 각각의 화소에 보상 데이터 전압 및 실제 데이터 전압을 공급하는 단계를 포함한다.In one embodiment of the present invention, the step of adjusting the data signal supplied to each pixel according to the driving mode may include, when the driving mode of the display panel is a high-speed driving mode, each pixel to display one frame. and supplying the compensation data voltage and the actual data voltage to

또한 본 발명의 일 실시예에서, 상기 보상 데이터 전압은 미리 정해진 크기의 전압이다.Also, in one embodiment of the present invention, the compensation data voltage is a voltage having a predetermined level.

또한 본 발명의 일 실시예에서, 상기 보상 데이터 전압은 이전 라인의 화소에 공급되는 실제 데이터 전압이다.Also, in one embodiment of the present invention, the compensation data voltage is an actual data voltage supplied to a pixel of a previous line.

본 발명에 따르면 저속 구동 시 나타나는 플리커링과 같은 화질 저하 현상 및 영상의 패턴 변화 시 발생하는 응답 시간 지연 현상을 개선할 수 있는 장점이 있다.According to the present invention, there is an advantage in improving a picture quality deterioration phenomenon such as flickering that occurs during low-speed driving and a response time delay phenomenon that occurs when an image pattern changes.

도 1은 구동 트랜지스터의 히스테리시스 특성을 나타내는 그래프이다.
도 2는 구동 트랜지스터의 히스테리시스 특성으로 인한 응답 시간 지연을 나타내는 그래프이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치의 구성도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널의 저속 구동 모드 및 고속 구동 모드에 따른 프레임 주파수의 변화를 나타낸다.
도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 화소의 회로도이다.
도 6은 본 발명의 일 실시예에 따른 표시 패널이 저속 구동 모드로 동작할 때 화소에 인가되는 스캔신호 및 에미션신호의 파형도이다.
도 7은 본 발명의 일 실시예에 따른 표시 패널이 고속 구동 모드로 동작할 때 화소에 인가되는 스캔신호 및 에미션신호의 파형도이다.
도 8은 본 발명의 일 실시예에 따른 표시 장치의 제어 방법의 흐름도이다.1 is a graph showing hysteresis characteristics of a driving transistor.
2 is a graph showing a response time delay due to a hysteresis characteristic of a driving transistor.
3 is a configuration diagram of a display device according to an exemplary embodiment of the present invention.
4 illustrates a change in frame frequency according to a low-speed driving mode and a high-speed driving mode of a display panel according to an exemplary embodiment of the present invention.
5 is a circuit diagram of a pixel included in a display device according to an exemplary embodiment of the present invention.
6 is a waveform diagram of a scan signal and an emission signal applied to pixels when a display panel according to an exemplary embodiment operates in a low-speed driving mode.
7 is a waveform diagram of a scan signal and an emission signal applied to pixels when a display panel according to an exemplary embodiment operates in a high-speed driving mode.
8 is a flowchart of a control method of a display device according to an embodiment of the present invention.

전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.The above objects, features and advantages will be described later in detail with reference to the accompanying drawings, and accordingly, those skilled in the art to which the present invention belongs will be able to easily implement the technical spirit of the present invention. In describing the present invention, if it is determined that the detailed description of the known technology related to the present invention may unnecessarily obscure the subject matter of the present invention, the detailed description will be omitted. Hereinafter, preferred embodiments according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same reference numerals are used to indicate the same or similar components.

도 3은 본 발명의 일 실시예에 따른 표시 장치의 구성도이다.3 is a configuration diagram of a display device according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1)는 표시 패널(110)을 포함한다. 표시 패널(110)은 다수의 데이터라인(DL)과 다수의 제1 스캔라인(SL)과 다수의 제2 스캔라인(EL)을 구비한다. 다수의 데이터라인(DL)과 다수의 제1 및 제2 스캔라인(SL, EL)은 서로 교차하여 화소 영역을 정의한다. 각각의 화소 영역에는 픽셀들(P)이 배치되며, 픽셀들(P)들에는 공통적으로 고전위 구동 전압(VDD), 저전위 구동 전압(VSS), 기준 전압(Vref)이 공급된다.Referring to FIG. 3 , a display device 1 according to an exemplary embodiment includes a display panel 110 . The display panel 110 includes a plurality of data lines DL, a plurality of first scan lines SL, and a plurality of second scan lines EL. The plurality of data lines DL and the plurality of first and second scan lines SL and EL cross each other to define a pixel area. Pixels P are disposed in each pixel area, and a high potential driving voltage VDD, a low potential driving voltage VSS, and a reference voltage Vref are commonly supplied to the pixels P.

데이터 구동부(12)는 특정 스캔라인이 열리면 타이밍 컨트롤러(10)로부터 수신한 영상 데이터(RGB)를 아날로그 형태의 데이터 전압으로 변환하여 다수의 데이터라인(DL)에 공급한다. 데이터 구동부(12)는 타이밍 제어부(10)로부터 제공되는 데이터 제어 신호(DCS)에 기초하여 동작한다.When a specific scan line is opened, the data driver 12 converts the image data RGB received from the timing controller 10 into analog data voltages and supplies them to a plurality of data lines DL. The data driver 12 operates based on the data control signal DCS provided from the timing controller 10 .

데이터 구동부(12)는 적어도 하나의 소스 드라이버 집적회로(Source Driver Integrated Circuit)를 포함할 수 있다. 각 소스 드라이버 집적회로는, 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 표시 패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, 표시 패널(110)에 직접 배치될 수도 있으며, 표시 패널(110)에 집적화되어 배치될 수도 있다.The data driver 12 may include at least one source driver integrated circuit. Each source driver integrated circuit is connected to a bonding pad of the display panel 110 using a tape automated bonding (TAB) method or a chip on glass (COG) method, or It may be directly disposed on 110 or may be integrated and disposed on display panel 110 .

또한 각 소스 드라이버 집적회로는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수 있다. 이 경우, 각 소스 드라이버 집적회로의 일단은 적어도 하나의 소스 인쇄회로기판(Source Printed Circuit Board)에 본딩되고, 타단은 표시 패널(110)에 본딩된다.In addition, each source driver integrated circuit may be implemented in a Chip On Film (COF) method. In this case, one end of each source driver integrated circuit is bonded to at least one source printed circuit board, and the other end is bonded to the display panel 110 .

제1 게이트 구동부(14)는 스캔신호(Scan 1, Scan 2)를 생성하여 다수의 제1 스캔라인(SL)에 순차적으로 공급한다. 제1 게이트 구동부(14)는 타이밍 제어부(10)로부터 제공되는 제1 게이트 제어 신호(GCS1)에 기초하여 동작한다.The first gate driver 14 generates scan signals Scan 1 and Scan 2 and sequentially supplies them to the plurality of first scan lines SL. The first gate driver 14 operates based on the first gate control signal GCS1 provided from the timing controller 10 .

제2 게이트 구동부(16)는 발광 제어 신호, 즉 에미션신호(EM)를 생성하여 다수의 제2 스캔라인(EL)에 순차적으로 공급한다. 제2 게이트 구동부(16)는 타이밍 제어부(10)로부터 제공되는 제2 게이트 제어 신호(GCS2)에 기초하여 에미션신호(EM)의 듀티비를 가변하여 출력할 수 있다. 실시예에 따라서는 제2 게이트 구동부(16) 대신에 제1 게이트 구동부(14)에서 에미션신호(EM)가 출력될 수도 있다.The second gate driver 16 generates an emission control signal, that is, an emission signal EM, and sequentially supplies it to a plurality of second scan lines EL. The second gate driver 16 may vary and output the duty ratio of the emission signal EM based on the second gate control signal GCS2 provided from the timing controller 10 . Depending on embodiments, the emission signal EM may be output from the first gate driver 14 instead of the second gate driver 16 .

게이트 구동부(14, 16)는 하나 이상의 게이트 드라이버 집적회로(Gate Driver Integrated Circuit)를 포함할 수 있다. 각 게이트 드라이버 집적회로는 테이프 오토메티드 본딩(TAB: Tape Automated Bonding) 방식 또는 칩 온 글래스(COG: Chip On Glass) 방식으로 유기발광표시패널(110)의 본딩 패드(Bonding Pad)에 연결되거나, GIP(Gate In Panel) 타입으로 구현되어 표시 패널(110)에 직접 배치될 수 있다. 또한 게이트 구동부(14, 16)는 표시 패널(110)에 집적화되어 배치될 수도 있으며, 표시 패널(110)과 연결된 필름상에 실장되는 칩 온 필름(COF: Chip On Film) 방식으로 구현될 수도 있다.The gate drivers 14 and 16 may include one or more gate driver integrated circuits. Each gate driver integrated circuit is connected to a bonding pad of the organic light emitting display panel 110 by a tape automated bonding (TAB) method or a chip on glass (COG) method, or by a GIP method. It can be implemented as a (Gate In Panel) type and directly disposed on the display panel 110 . In addition, the gate drivers 14 and 16 may be integrated and disposed on the display panel 110, or may be implemented in a chip on film (COF) method mounted on a film connected to the display panel 110. .

타이밍 제어부(10)는 외부 소스로부터 입력되는 영상 데이터(RGB)를 표시 패널(110)의 크기 및 해상도에 맞게 정렬하여 데이터 구동부(12)에 공급한다. 타이밍 제어부(10)는 외부 소스로부터 입력되는 동기신호들, 예컨대 도트클럭(DCLK), 데이터 인에이블 신호(DE), 수평 동기 신호(Hsync), 수직 동기 신호(Vsync) 등을 이용하여 데이터 제어신호(DCS) 및 제1 및 제2 게이트 제어 신호(GCS1, GCS2)를 생성하고, 생성된 데이터 제어신호(DCS) 및 제1 및 제2 게이트 제어 신호(GCS1, GCS2)를 데이터 구동부(12) 및 제1 및 제2 게이트 구동부(14, 16)에 각각 공급한다.The timing controller 10 aligns the image data RGB input from an external source according to the size and resolution of the display panel 110 and supplies it to the data driver 12 . The timing control unit 10 uses synchronization signals input from an external source, such as a dot clock (DCLK), a data enable signal (DE), a horizontal synchronization signal (Hsync), and a vertical synchronization signal (Vsync) to provide data control signals. DCS and the first and second gate control signals GCS1 and GCS2 are generated, and the generated data control signal DCS and the first and second gate control signals GCS1 and GCS2 are transmitted to the data driver 12 and supplied to the first and second gate drivers 14 and 16 respectively.

타이밍 제어부(10)는 소스 드라이버 집적회로가 본딩된 소스 인쇄회로기판과 연성 플랫 케이블(FFC: Flexible Flat Cable) 또는 연성 인쇄회로(FPC: Flexible Printed Circuit) 등의 연결 매체를 통해 연결된 컨트롤 인쇄회로기판(Control Printed Circuit Board)에 배치될 수 있다.The timing control unit 10 is a source printed circuit board to which the source driver integrated circuit is bonded and a control printed circuit board connected through a connection medium such as a flexible flat cable (FFC) or a flexible printed circuit (FPC). (Control Printed Circuit Board).

전압 센싱부(18)는 표시 패널(110)에 인가되는 공통 전압(Vcom)을 센싱하고, 센싱된 공통 전압(Vcom)에 기초하여 공통 전압 정보(VCS)를 생성한다. 표시 패널(110)에 표시되는 영상의 계조에 따라서 공통 전압 정보(VCS)가 달라지게 된다. 예컨대 인접한 프레임 간의 공통 전압 정보(VCS)가 동일한 경우, 표시 패널(110)을 통해 표시되는 영상은 변화나 움직임이 매우 적거나 없는 영상, 즉 정적 영상임을 의미한다. 반대로 인접한 프레임 간의 공통 전압 정보(VCS)의 차이가 발생할 경우 표시 패널(110)을 통해 표시되는 영상의 변화나 움직임이 발생함을 의미한다. 따라서 인접한 프레임 간의 공통 전압 정보(VCS)를 비교하여 현재 표시 패널(110)을 통해 표시되고 있는 영상이 정적 영상인지, 아니면 동적 영상인지 구별할 수 있다.The voltage sensing unit 18 senses the common voltage Vcom applied to the display panel 110 and generates common voltage information VCS based on the sensed common voltage Vcom. The common voltage information VCS varies according to the gradation of the image displayed on the display panel 110 . For example, when the common voltage information (VCS) between adjacent frames is the same, the image displayed through the display panel 110 means an image with very little or no change or motion, that is, a static image. Conversely, when a difference in common voltage information (VCS) between adjacent frames occurs, it means that a change or movement of an image displayed through the display panel 110 occurs. Accordingly, it is possible to distinguish whether an image currently being displayed through the display panel 110 is a static image or a dynamic image by comparing the common voltage information (VCS) between adjacent frames.

본 발명의 일 실시예에서, 전압 센싱부(18)는 표시 패널(110)을 통해 표시되는 영상의 각 프레임별 공통 전압(Vcom)을 센싱하고, 센싱된 공통 전압(Vcom)의 평균값, 최대값, 최소값 중 적어도 하나를 산출할 수 있다. 전압 센싱부(18)는 이와 같이 산출되는 각 프레임별 공통 전압(Vcom)의 평균값, 최대값, 최소값 중 적어도 하나를 기초로 공통 전압 정보(VCS)를 산출한다. 실시예에 따라서는 센싱된 공통 전압(Vcom)의 파형에서 나타나는 상승 또는 하강 여부, 기울기, 리플 성분 등을 이용하여 공통 전압 정보(VCS)가 생성될 수도 있다.In one embodiment of the present invention, the voltage sensing unit 18 senses the common voltage Vcom for each frame of the image displayed on the display panel 110, and the average value and maximum value of the sensed common voltage Vcom. , at least one of the minimum values can be calculated. The voltage sensing unit 18 calculates the common voltage information VCS based on at least one of an average value, a maximum value, and a minimum value of the common voltage Vcom for each frame calculated as described above. Depending on embodiments, the common voltage information VCS may be generated using a rise or fall, a slope, and a ripple component appearing in the sensed waveform of the common voltage Vcom.

전압 센싱부(18)는 생성된 공통 전압 정보(VCS)를 타이밍 제어부(10)로 전달한다. 타이밍 제어부(10)는 앞서 설명된 바와 같이 각 프레임별 공통 전압 정보(VCS)를 비교하여 현재 표시 패널(110)을 통해 표시되고 있는 영상의 종류를 판별할 수 있다.The voltage sensing unit 18 transmits the generated common voltage information VCS to the timing controller 10 . As described above, the timing controller 10 may determine the type of image currently being displayed through the display panel 110 by comparing the common voltage information VCS for each frame.

표시 패널(110)에 배치되는 각 픽셀(P)은 트랜지스터 등의 회로 소자를 포함하여 구성될 수 있다. 예를 들어, 각 픽셀(P)은 유기 발광 다이오드(OLED)와 유기 발광 다이오드(OLED)를 구동하기 위한 구동 트랜지스터(DRT: Driving Transistor) 등의 회로 소자로 구성될 수 있다. 각 픽셀(P)을 구성하는 회로 소자의 종류 및 개수는 기능 및 설계 방식 등에 따라 다양하게 결정될 수 있다.Each pixel P disposed on the display panel 110 may include a circuit element such as a transistor. For example, each pixel P may include an organic light emitting diode (OLED) and a circuit element such as a driving transistor (DRT) for driving the organic light emitting diode (OLED). The type and number of circuit elements constituting each pixel P may be variously determined according to functions and design methods.

이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 표시 장치의 제어 과정에 대하여 상세히 설명한다.Hereinafter, a control process of a display device according to an exemplary embodiment of the present invention will be described in detail with reference to drawings.

도 4는 본 발명의 일 실시예에 따른 표시 패널의 저속 구동 모드 및 고속 구동 모드에 따른 프레임 주파수의 변화를 나타낸다.4 illustrates a change in frame frequency according to a low-speed driving mode and a high-speed driving mode of a display panel according to an exemplary embodiment of the present invention.

도 3 및 도 4를 참조하면, 본 발명의 일 실시예에 따른 타이밍 제어부(10)는 먼저 외부로부터 입력되는 영상의 종류를 판별한다.Referring to FIGS. 3 and 4 , the timing controller 10 according to an embodiment of the present invention first determines the type of video input from the outside.

타이밍 제어부(10)는 다양한 방법을 이용하여 영상의 종류, 즉 영상이 정적 영상인지 아니면 동적 영상인지 여부를 판별할 수 있다. 예를 들어 타이밍 제어부(10)는 앞서 설명된 바와 같이 전압 센싱부(18)로부터 제공되는 각 프레임별 공통 전압 정보(VCS)를 수신하고, 각 프레임별로 공통 전압 정보(VCS)를 비교함으로써 현재 표시 패널(110)을 통해 표시되고 있는 영상의 종류를 판별할 수 있다.The timing controller 10 may use various methods to determine the type of video, that is, whether the video is a static video or a dynamic video. For example, as described above, the timing control unit 10 receives the common voltage information VCS for each frame provided from the voltage sensing unit 18 and compares the common voltage information VCS for each frame to display the current display. It is possible to determine the type of image being displayed through the panel 110 .

또 다른 예로, 타이밍 제어부(10)는 표시 패널(110)을 통해 표시되는 영상의 프레임별 계조값의 변화량에 기초하여 영상의 종류를 판별할 수도 있다. 표시 패널(110)을 통해 정적 영상이 표시되고 있는 동안에는 각 프레임별 계조값의 변화량이 상대적으로 적다. 그러나 동적 영상이 표시될 경우 각 프레임별 계조값의 변화량이 급격하게 증가한다. 따라서 타이밍 제어부(10)는 표시 패널(110)을 통해 표시되는 영상의 프레임별 계조값의 변화량을 주기적으로 측정하고, 측정된 계조값의 변화량이 미리 설정된 기준 변화량을 초과할 경우 표시 패널(110)을 통해 동적 영상이 표시되는 것으로 판단하고, 그렇지 않을 경우 정적 영상이 표시되는 것으로 판단할 수 있다.As another example, the timing controller 10 may determine the type of the image based on the amount of change in the gray level value for each frame of the image displayed through the display panel 110 . While a static image is being displayed through the display panel 110, the amount of change in the grayscale value for each frame is relatively small. However, when a dynamic image is displayed, the amount of change in the gradation value for each frame increases rapidly. Therefore, the timing controller 10 periodically measures the amount of change in the grayscale value for each frame of the image displayed through the display panel 110, and when the measured amount of change in the grayscale value exceeds a preset reference amount of change, the display panel 110 It can be determined that a dynamic image is displayed through, and if not, it can be determined that a static image is displayed.

또 다른 예로, 타이밍 제어부(10)는 표시 패널(110)을 통해 표시되는 영상의 프레임별 데이터 전압값의 변화량에 기초하여 영상의 종류를 판별할 수도 있다. 표시 패널(110)을 통해 정적 영상이 표시되고 있는 동안에는 각 프레임별로 표시 패널(110)에 공급되는 데이터 전압값의 변화량이 상대적으로 적다. 그러나 동적 영상이 표시될 경우 각 프레임별로 표시되는 영상의 변화 또는 움직임이 증가하므로 각 프레임별로 표시 패널(110)에 공급되는 데이터 전압값의 변화량이 급격하게 증가한다. 따라서 타이밍 제어부(10)는 표시 패널(110)을 통해 표시되는 영상의 프레임별 데이터 전압값의 변화량을 주기적으로 측정하고, 측정된 데이터 전압값의 변화량이 미리 설정된 기준 변화량을 초과할 경우 표시 패널(110)을 통해 동적 영상이 표시되는 것으로 판단하고, 그렇지 않을 경우 정적 영상이 표시되는 것으로 판단할 수 있다.As another example, the timing controller 10 may determine the type of the image based on the amount of change in the data voltage value for each frame of the image displayed on the display panel 110 . While a static image is being displayed through the display panel 110, the amount of change in the data voltage value supplied to the display panel 110 for each frame is relatively small. However, when a dynamic image is displayed, since the change or motion of the displayed image for each frame increases, the amount of change in the data voltage value supplied to the display panel 110 for each frame increases rapidly. Therefore, the timing controller 10 periodically measures the amount of change in the data voltage value for each frame of the image displayed through the display panel 110, and when the amount of change in the measured data voltage value exceeds a preset reference amount of change, the display panel ( 110), it can be determined that a dynamic image is displayed, and if not, it can be determined that a static image is displayed.

전술한 바와 같은 방법을 통해 표시 패널(110)에 표시되고 있는 영상의 종류가 판별되면, 타이밍 제어부(10)는 판별된 영상의 종류에 따라서 표시 패널(110)의 구동 모드를 결정한다. 즉, 타이밍 제어부(10)는 판별된 영상의 종류가 정적 영상일 경우 표시 패널(110)의 구동 모드를 저속 구동 모드로 결정하고, 판별된 영상의 종류가 동적 영상일 경우 표시 패널(110)의 구동 모드를 고속 구동 모드로 결정한다.When the type of image being displayed on the display panel 110 is determined through the method described above, the timing controller 10 determines the driving mode of the display panel 110 according to the determined type of image. That is, the timing controller 10 determines the driving mode of the display panel 110 as a low-speed driving mode when the determined image type is a static image, and determines the driving mode of the display panel 110 as a dynamic image when the determined image type is a dynamic image. The driving mode is determined as a high-speed driving mode.

도 4에는 표시 패널(110)의 구동 모드에 따라서 단위 시간당 표시 패널(110)에 표시되는 프레임 수가 도시되어 있다. 도 4에서 PS1, PS2, PS3는 각각 표시 패널(110)에 영상을 표시하기 위한 단위 시간(예컨대, 1초)을 나타낸다.4 shows the number of frames displayed on the display panel 110 per unit time according to the driving mode of the display panel 110 . In FIG. 4 , PS1 , PS2 , and PS3 represent unit time (eg, 1 second) for displaying an image on the display panel 110 .

구간(PS1)에서 표시 패널(110)을 통해 정적 영상이 표시되면, 타이밍 제어부(10)는 표시 패널(110)을 저속 구동 모드(예컨대, 1㎐)로 동작시킨다. 이에 따라서 구간(PS1)에서는 1개의 프레임(F1)만이 표시되고, 나머지 시간 동안 프레임(F1)이 그대로 유지된다.When a static image is displayed through the display panel 110 in the period PS1 , the timing controller 10 operates the display panel 110 in a low-speed driving mode (eg, 1 Hz). Accordingly, only one frame F1 is displayed in the section PS1, and the frame F1 is maintained for the rest of the time.

구간(PS2)에서 표시 패널(110)을 통해 동적 영상이 표시되면, 타이밍 제어부(10)는 표시 패널(110)을 순간적으로 고속 구동 모드(예컨대, 60㎐)로 동작시킨다. 이에 따라서 구간(PS2)에서는 3개의 프레임(F2, F3, F4)이 표시되고, 나머지 시간 동안 프레임(F4)이 그대로 유지된다.When a dynamic image is displayed through the display panel 110 in the period PS2, the timing controller 10 momentarily operates the display panel 110 in a high-speed driving mode (eg, 60 Hz). Accordingly, in the section PS2, three frames F2, F3, and F4 are displayed, and the frame F4 is maintained for the rest of the time.

구간(PS3)에서 표시 패널(110)을 통해 다시 정적 영상이 표시되면, 타이밍 제어부(10)는 표시 패널(110)을 저속 구동 모드(예컨대, 1㎐)로 동작시킨다. 이에 따라서 구간(PS3)에서는 1개의 프레임(F5)만이 표시되고, 나머지 시간 동안 프레임(F5)이 그대로 유지된다.When a static image is displayed again through the display panel 110 in the period PS3, the timing controller 10 operates the display panel 110 in a low-speed driving mode (eg, 1 Hz). Accordingly, only one frame F5 is displayed in the period PS3, and the frame F5 is maintained for the rest of the time.

이와 같이 타이밍 제어부(110)는 표시 패널(110)을 통해 표시되는 영상의 종류(정적 영상, 동적 영상)에 따라서 표시 패널(110)의 구동 모드(저속 구동 모드, 고속 구동 모드)를 결정하고, 결정된 구동 모드에 따라서 표시 패널(110)의 프레임 주파수를 조절할 수 있다.As such, the timing controller 110 determines the driving mode (low-speed driving mode or high-speed driving mode) of the display panel 110 according to the type of image (static image or dynamic image) displayed through the display panel 110, The frame frequency of the display panel 110 may be adjusted according to the determined driving mode.

또한 타이밍 제어부(110)는 결정된 표시 패널(110)의 구동 모드에 따라서 각각의 화소(P)에 공급되는 데이터 신호를 조절할 수 있다. 이하에서는 표시 패널(110)의 구동 모드에 각각의 화소(P)에 공급되는 데이터 신호를 조절하는 과정에 대하여 구체적으로 설명한다.Also, the timing controller 110 may adjust the data signal supplied to each pixel P according to the determined driving mode of the display panel 110 . Hereinafter, a process of adjusting the data signal supplied to each pixel P in the driving mode of the display panel 110 will be described in detail.

도 5는 본 발명의 일 실시예에 따른 표시 장치에 포함되는 화소의 회로도이다.5 is a circuit diagram of a pixel included in a display device according to an exemplary embodiment of the present invention.

도 5를 참조하면, 본 발명의 일 실시예에 따른 표시 장치에 포함되는 화소는 유기 발광 다이오드(OLED), 구동 트랜지스터(DT), 제1 내지 제5 트랜지스터(T1 내지 T5), 캐패시터(Cst)를 포함한다.Referring to FIG. 5 , pixels included in the display device according to an exemplary embodiment of the present invention include an organic light emitting diode (OLED), a driving transistor DT, first to fifth transistors T1 to T5, and a capacitor Cst. includes

제1 트랜지스터(T1)는 노드 A와 노드 B 사이에 접속되고, 제1 스캔신호(Scan1)에 따라 턴 온/턴 오프 된다. 제1 트랜지스터(T1)의 게이트전극은 제1 스캔신호(Scan1)가 인가되는 제1 스캔라인(SL1)에 접속되고, 드레인전극은 노드 B에 접속되며, 소스전극은 노드 A에 접속된다.The first transistor T1 is connected between the node A and the node B, and is turned on/off according to the first scan signal Scan1. The gate electrode of the first transistor T1 is connected to the first scan line SL1 to which the first scan signal Scan1 is applied, the drain electrode is connected to node B, and the source electrode is connected to node A.

제2 트랜지스터(T2)는 노드 D와 초기화전압(Vini)의 입력단 사이에 접속되고, 제1 스캔신호(Scan1)에 따라 턴 온/턴 오프 된다. 제2 트랜지스터(T2)의 게이트전극은 제1 스캔신호(Scan1)가 인가되는 제1 스캔라인(SL1)에 접속되고, 드레인전극은 노드 D에 접속되며, 소스전극은 초기화전압(Vini)의 입력단에 접속된다.The second transistor T2 is connected between the node D and the input terminal of the initialization voltage Vini, and is turned on/off according to the first scan signal Scan1. The gate electrode of the second transistor T2 is connected to the first scan line SL1 to which the first scan signal Scan1 is applied, the drain electrode is connected to the node D, and the source electrode is connected to the input terminal of the initialization voltage Vini. connected to

제3 트랜지스터(T3)는 데이터라인(DL)과 노드 C 사이에 접속되고, 제2 스캔신호(Scan2)에 따라 턴 온/턴 오프 된다. 제3 트랜지스터(T3)의 게이트전극은 제2 스캔신호(Scan2)가 인가되는 제2 스캔라인(SL2)에 접속되고, 드레인전극은 데이터라인(DL)에 접속되며, 소스전극은 노드 C에 접속된다.The third transistor T3 is connected between the data line DL and the node C, and is turned on/off according to the second scan signal Scan2. The gate electrode of the third transistor T3 is connected to the second scan line SL2 to which the second scan signal Scan2 is applied, the drain electrode is connected to the data line DL, and the source electrode is connected to node C. do.

제4 트랜지스터(T4)는 고전위 구동 전압(VDD)의 입력단과 노드 B 사이에 접속되고, 제2 에미션신호(EM2)에 따라 턴 온/턴 오프 된다. 제4 트랜지스터(T4)의 게이트전극은 제2 에미션신호(EM2)가 인가되는 제2 에미션신호라인(EML2)에 접속되고, 드레인전극은 고전위 구동 전압(VDD)의 입력단에 접속되며, 소스전극은 노드 B에 접속된다.The fourth transistor T4 is connected between the input terminal of the high potential driving voltage VDD and the node B, and is turned on/off according to the second emission signal EM2. The gate electrode of the fourth transistor T4 is connected to the second emission signal line EML2 to which the second emission signal EM2 is applied, and the drain electrode is connected to the input terminal of the high potential driving voltage VDD. The source electrode is connected to node B.

제5 트랜지스터(T5)는 노드 D와 노드 C 사이에 접속되고, 제1 에미션신호(EM1)에 따라 턴 온/턴 오프 된다. 제5 트랜지스터(T5)의 게이트전극은 제1 에미션신호(EM1)가 인가되는 제1 에미션신호라인(EML1)에 접속되고, 드레인전극은 노드 C에 접속되며, 소스전극은 노드 D에 접속된다.The fifth transistor T5 is connected between the node D and the node C, and is turned on/off according to the first emission signal EM1. The gate electrode of the fifth transistor T5 is connected to the first emission signal line EML1 to which the first emission signal EM1 is applied, the drain electrode is connected to node C, and the source electrode is connected to node D. do.

또한 스토리지 커패시터(Cst)는 노드 A와 노드 D 사이에 접속된다.Also, the storage capacitor Cst is connected between node A and node D.

도 6은 본 발명의 일 실시예에 따른 표시 패널이 저속 구동 모드로 동작할 때 화소에 인가되는 스캔신호 및 에미션신호의 파형도이다. 참고로 도 6 및 도 7에 도시된 실시예는 n번째 라인의 화소를 통해 영상을 표시하는 경우를 가정한다.6 is a waveform diagram of a scan signal and an emission signal applied to pixels when a display panel according to an exemplary embodiment operates in a low-speed driving mode. For reference, the embodiments shown in FIGS. 6 and 7 assume a case in which an image is displayed through pixels on an n-th line.

도 6을 참조하면, 본 발명의 일 실시예에 따른 표시 패널(110)이 저속 구동 모드로 동작할 때 각 화소가 영상의 한 프레임을 표시할 때의 구동 기간은 초기화 기간(Pi), 샘플링 기간(Ps), 부스팅 기간(Pb), 발광 기간(Pe)으로 나누어진다.Referring to FIG. 6 , when the display panel 110 according to an embodiment of the present invention operates in a low-speed driving mode, the driving period when each pixel displays one frame of an image is an initialization period (Pi) and a sampling period. (Ps), a boosting period (Pb), and a light emission period (Pe).

초기화 기간(Pi)은 노드 A와 노드 D를 초기화하는 구간이고, 샘플링 기간(Ps)은 구동 트랜지스터(DT)의 문턱전압을 샘플링하여 노드 A에 저장하고 구동 트랜지스터(DT)의 게이트-소스 간 전압을 프로그래밍하는 기간이다. 또한 부스팅 기간(Pb)은 캐패시터(Cst)에 저장된 전압에 의해서 노드 A의 전압이 부스팅되는 기간이고, 발광 기간(Pe)은 프로그래밍된 게이트-소스 간 전압에 대응되는 구동 전류에 의해서 유기 발광 다이오드(OLED)가 발광되는 기간이다.The initialization period (Pi) is a period in which node A and node D are initialized, and the sampling period (Ps) samples the threshold voltage of the driving transistor (DT) and stores it in node A, and the voltage between the gate and source of the driving transistor (DT). is the programming period. In addition, the boosting period Pb is a period in which the voltage of node A is boosted by the voltage stored in the capacitor Cst, and the light emitting period Pe is an organic light emitting diode (OLED) by a driving current corresponding to the programmed gate-source voltage. This is the period during which OLED) emits light.

도 5 및 도 6을 참조하면, 먼저 초기화 기간(Pi)에는 제1 스캔신호(Scan1) 및 제2 에미션신호(EM2)가 온 레벨로 인가되고, 제2 스캔신호(Scan2) 및 제1 에미션신호(EM1)는 오프 레벨로 인가된다. 이에 따라서 제1 스캔신호(Scan1)에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 각각 턴 온되고, 제2 에미션신호(EM2)에 의해서 제4 트랜지스터(T4)가 턴 온된다.5 and 6, first, in the initialization period Pi, the first scan signal Scan1 and the second emission signal EM2 are applied with an on level, and the second scan signal Scan2 and the first The signal EM1 is applied with an off level. Accordingly, the first transistor T1 and the second transistor T2 are turned on by the first scan signal Scan1, and the fourth transistor T4 is turned on by the second emission signal EM2. .

이러한 동작에 의해서 초기화 기간(Pi)에는 노드 A가 고전위 구동 전압(VDD)으로 초기화되고, 노드 D는 초기화 전압(Vini)으로 초기화된다. 이렇게 샘플링 동작에 앞서 노드 A, D를 초기화하는 것은 샘플링의 신뢰성을 높이고, 유기 발광 다이오드(OLED)의 불필요한 발광을 방지하기 위한 것이다. 이를 위해, 초기화 전압(Vini)은 유기 발광 다이오드(OLED)의 동작전압보다 충분히 낮은 전압 범위로, 예컨대 저전위 구동 전압(VSS)과 같거나 그보다 낮게 설정될 수 있다.Through this operation, during the initialization period Pi, the node A is initialized to the high potential driving voltage VDD and the node D is initialized to the initialization voltage Vini. Initializing the nodes A and D prior to the sampling operation is to increase reliability of sampling and to prevent unnecessary light emission of the organic light emitting diode (OLED). To this end, the initialization voltage Vini may be set to a voltage range sufficiently lower than the operating voltage of the organic light emitting diode OLED, for example equal to or lower than the low potential driving voltage VSS.

다음으로 샘플링 기간(Ps)에서, 제1 스캔신호(Scan1) 및 제2 스캔신호(Scan2)는 온 레벨로 인가되고, 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)는 오프 레벨로 인가된다. 이에 따라서 제1 스캔신호(Scan1)에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 각각 턴 온되고, 제2 스캔신호(Scan2)에 의해 제3 트랜지스터(T3)가 턴 온된다. Next, in the sampling period Ps, the first scan signal Scan1 and the second scan signal Scan2 are applied with an on level, and the first emission signal EM1 and the second emission signal EM2 are off level is applied. Accordingly, the first transistor T1 and the second transistor T2 are turned on by the first scan signal Scan1, and the third transistor T3 is turned on by the second scan signal Scan2.

이러한 동작에 의해서 구동 트랜지스터(DT)는 다이오드 커넥션(diode connection, 게이트전극과 드레인전극이 쇼트되어 트랜지스터가 다이오드처럼 동작함)되고, 노드 C에는 n번째 라인에 대응되는 데이터 전압(Vdata(n))이 인가된다. 여기서, 데이터 전압(Vdata(n))은 샘플링 기간(Ps) 동안 구동 트랜지스터(DT)가 턴 온 될 수 있도록 충분히 낮은 전압(Vdata(n)<VDD-Vth)으로 인가된다. 샘플링 기간(Ps)에서, 구동 트랜지스터(DT)의 드레인-소스 사이에는 전류(Ids)가 흐르며, 이러한 전류(Ids)에 의해 노드 A의 전위는 초기화 상태인 고전위 구동 전압(VDD)에서 데이터 전압(Vdata(n))과 구동 트랜지스터(DT)의 문턱전압(Vth)을 합산한 값(Vdata(n)+Vth)까지 낮아진다.By this operation, the driving transistor DT is connected to a diode (the gate electrode and the drain electrode are shorted so that the transistor operates like a diode), and the data voltage (Vdata(n)) corresponding to the nth line is generated at node C. this is authorized Here, the data voltage Vdata(n) is applied as a sufficiently low voltage (Vdata(n)<VDD-Vth) so that the driving transistor DT can be turned on during the sampling period Ps. During the sampling period Ps, current Ids flows between the drain and source of the driving transistor DT, and the potential of node A is changed from the high potential driving voltage VDD in the initialization state to the data voltage by this current Ids. It is lowered to a value obtained by adding (Vdata(n)) and the threshold voltage (Vth) of the driving transistor (DT) (Vdata(n)+Vth).

다음으로 부스팅 기간(Pb)에서, 제1 스캔신호(Scan1), 제2 스캔신호(Scan2), 제2 에미션신호(EM2)는 오프 레벨로 인가되고, 제1 에미션신호(EM1)는 온 레벨로 인가된다. 이에 따라서 제1 에미션신호(EM1)에 의해 제5 트랜지스터(T5)가 턴 온되고, 노드 A의 전압이 부스팅된다.Next, in the boosting period Pb, the first scan signal Scan1, the second scan signal Scan2, and the second emission signal EM2 are applied with an off level, and the first emission signal EM1 is turned on. level is applied. Accordingly, the fifth transistor T5 is turned on by the first emission signal EM1, and the voltage at node A is boosted.

다음으로 발광 기간(Pe)에서, 제1 스캔신호(Scan1) 및 제2 스캔신호(Scan2)는 오프 레벨로 인가되고, 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)는 온 레벨로 인가된다. 이에 따라서 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)에 의해 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 각각 턴 온된다.Next, in the light emission period Pe, the first scan signal Scan1 and the second scan signal Scan2 are applied at an off level, and the first emission signal EM1 and the second emission signal EM2 are turned on. level is applied. Accordingly, the fourth transistor T4 and the fifth transistor T5 are turned on by the first emission signal EM1 and the second emission signal EM2, respectively.

이러한 동작에 의해서 구동 트랜지스터(DT)의 드레인전극에 고전위 구동 전압(VDD)이 인가되고, 노드 C 및 노드 D의 전위는 유기 발광 다이오드(OLED)의 동작전압(Voled)과 동일하게 유지된다.Through this operation, the high potential driving voltage VDD is applied to the drain electrode of the driving transistor DT, and the potentials of the nodes C and D are maintained equal to the operating voltage Voled of the organic light emitting diode OLED.

발광 기간(Pe) 동안 노드 D의 전위는 초기화 상태인 초기화전압(Vini)에서 유기 발광 다이오드(OLED)의 동작전압(Voled)으로 변화된다. 또한 노드 A는 플로팅됨과 함께 캐패시터(Cst)를 통해 노드 D에 커플링되어 있기 때문에, 노드 A의 전위도 샘플링 기간(Ps)에서 설정된 전압(Vdata(n)+Vth)에서 노드 D의 전위 변화분(Voled-Vini)만큼 변화된다. 즉, 발광 기간(Pe) 동안 노드 A의 전위는 Vdata(n)+Vth+Voled-Vini 으로 설정되고, 노드 C 및 노드 D의 전위는 Voled 로 설정된다. 그에 따라서 구동 트랜지스터(DT)의 게이트전압(Vg)에서 소스전압(Vs)을 뺀 게이트-소스 간 전압(Vgs)은 Vdata(n)+Vth-Vinit 으로 프로그래밍된다.During the light emitting period Pe, the potential of the node D is changed from the initialization voltage Vini in an initialization state to the operating voltage Voled of the organic light emitting diode OLED. In addition, since node A is floated and coupled to node D through capacitor Cst, the potential of node A is also the voltage (Vdata(n)+Vth) set in the sampling period (Ps) by the change in potential of node D (Voled-Vini). That is, during the light emission period Pe, the potential of node A is set to Vdata(n)+Vth+Voled-Vini, and the potentials of node C and node D are set to Voled. Accordingly, the gate-to-source voltage Vgs obtained by subtracting the source voltage Vs from the gate voltage Vg of the driving transistor DT is programmed as Vdata(n)+Vth-Vinit.

결국 발광 기간(Pe) 동안에는 구동 트랜지스터(DT)의 게이트-소스 간 전압(Vgs)인 Vdata(n)+Vth-Vinit에 대응되는 구동 전류가 유기 발광 다이오드(OLED)를 통해 흐르게 되어 Vdata(n)에 해당하는 프레임 영상이 표시된다.As a result, during the light emitting period Pe, the driving current corresponding to Vdata(n)+Vth-Vinit, which is the gate-source voltage Vgs of the driving transistor DT, flows through the organic light emitting diode OLED, resulting in Vdata(n) A frame image corresponding to is displayed.

도 7은 본 발명의 일 실시예에 따른 표시 패널이 고속 구동 모드로 동작할 때 화소에 인가되는 스캔신호 및 에미션신호의 파형도이다.7 is a waveform diagram of a scan signal and an emission signal applied to pixels when a display panel according to an exemplary embodiment operates in a high-speed driving mode.

도 7을 참조하면, 본 발명의 일 실시예에 따른 표시 패널이 고속 구동 모드로 동작할 때 각 화소가 영상의 한 프레임을 표시할 때의 구동 기간은 초기화 기간(Pi), 보상 기간(Ppre), 샘플링 기간(Ps), 부스팅 기간(Pb), 발광 기간(Pe)으로 나누어진다. 도 7과 같이 본 발명에 따른 표시 패널이 고속 구동 모드로 동작할 때에는 도 6의 저속 구동 모드와는 달리 초기화 기간(Pi)과 샘플링 기간(Ps) 사이에 보상 기간(Ppre)이 존재한다.Referring to FIG. 7 , when the display panel according to an embodiment of the present invention operates in a high-speed driving mode, the driving period when each pixel displays one frame of an image includes an initialization period Pi and a compensation period Ppre. , a sampling period (Ps), a boosting period (Pb), and a light emission period (Pe). As shown in FIG. 7 , when the display panel according to the present invention operates in the high-speed driving mode, a compensation period Ppre exists between the initialization period Pi and the sampling period Ps, unlike the low-speed driving mode of FIG. 6 .

본 발명에 따른 타이밍 제어부(10)는 표시 패널(110)에 표시되는 영상의 종류가 동적 영상으로 판별되어 표시 패널(110)의 구동 모드를 고속 구동 모드로 변경하면, 각 화소를 통해 영상의 한 프레임을 표시할 때 보상 기간(Ppre)을 통해 각 화소에 보상 데이터 전압를 공급한다. When the type of image displayed on the display panel 110 is determined as a dynamic image and the driving mode of the display panel 110 is changed to a high-speed driving mode, the timing controller 10 according to the present invention determines one of the images through each pixel. When a frame is displayed, a compensation data voltage is supplied to each pixel through the compensation period Ppre.

본 발명에서 보상 데이터 전압은 각 화소를 통해 표시될 프레임 영상에 대응되는 실제 데이터 전압와는 다른 데이터 신호로서, 이와 같이 샘플링 기간(Ps) 이전에 보상 기간(Ppre)을 통해 각 화소에 보상 데이터 전압를 미리 공급함으로써, 구동 트랜지스터(DT)의 게이트-소스 간 전압(Vgs)을 미리 상승시킬 수 있다. 이와 같이 구동 트랜지스터(DT)의 게이트-소스 간 전압(Vgs)을 미리 상승시킴으로써, 앞서 도 1 및 도 2를 통해 설명된 구동 트랜지스터(DT)의 히스테리시스 현상으로 인해 중간 계조에 해당되는 영상이 출력되는 현상이 방지된다.In the present invention, the compensation data voltage is a data signal different from the actual data voltage corresponding to the frame image to be displayed through each pixel. In this way, the compensation data voltage is applied to each pixel in advance through the compensation period Ppre prior to the sampling period Ps. By supplying it, the gate-source voltage Vgs of the driving transistor DT can be increased in advance. By increasing the gate-to-source voltage Vgs of the driving transistor DT in advance as described above, an image corresponding to a halftone grayscale is output due to the hysteresis phenomenon of the driving transistor DT described above with reference to FIGS. 1 and 2 phenomenon is prevented.

도 5 및 도 7을 참조하여 본 발명의 표시 패널이 고속 구동 모드로 동작할 때 각 화소가 영상의 한 프레임을 표시하는 과정을 구체적으로 설명하면 다음과 같다.A process of displaying one frame of an image by each pixel when the display panel of the present invention operates in the high-speed driving mode will be described in detail with reference to FIGS. 5 and 7 .

먼저 초기화 기간(Pi)에는 제1 스캔신호(Scan1) 및 제2 에미션신호(EM2)가 온 레벨로 인가되고, 제2 스캔신호(Scan2) 및 제1 에미션신호(EM1)는 오프 레벨로 인가된다. 이에 따라서 제1 스캔신호(Scan1)에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 각각 턴 온되고, 제2 에미션신호(EM2)에 의해서 제4 트랜지스터(T4)가 턴 온된다.First, during the initialization period Pi, the first scan signal Scan1 and the second emission signal EM2 are applied at an on level, and the second scan signal Scan2 and the first emission signal EM1 are at an off level. is authorized Accordingly, the first transistor T1 and the second transistor T2 are turned on by the first scan signal Scan1, and the fourth transistor T4 is turned on by the second emission signal EM2. .

이러한 동작에 의해서 초기화 기간(Pi)에는 노드 A가 고전위 구동 전압(VDD)으로 초기화되고, 노드 D는 초기화 전압(Vini)으로 초기화된다. 이렇게 샘플링 동작에 앞서 노드 A, D를 초기화하는 것은 샘플링의 신뢰성을 높이고, 유기 발광 다이오드(OLED)의 불필요한 발광을 방지하기 위한 것이다. 이를 위해, 초기화 전압(Vini)은 유기 발광 다이오드(OLED)의 동작전압보다 충분히 낮은 전압 범위로, 예컨대 저전위 구동 전압(VSS)과 같거나 그보다 낮게 설정될 수 있다.Through this operation, during the initialization period Pi, the node A is initialized to the high potential driving voltage VDD and the node D is initialized to the initialization voltage Vini. Initializing the nodes A and D prior to the sampling operation is to increase reliability of sampling and to prevent unnecessary light emission of the organic light emitting diode (OLED). To this end, the initialization voltage Vini may be set to a voltage range sufficiently lower than the operating voltage of the organic light emitting diode OLED, for example equal to or lower than the low potential driving voltage VSS.

다음으로, 보상 기간(Ppre)에는 제2 스캔신호(Scan2)가 온 레벨로 인가되고, 제1 스캔신호(Scan1), 제1 에미션신호(EM1), 제2 에미션신호(EM2)는 오프 레벨로 인가된다. 이에 따라서 제2 스캔신호(Scan2)에 의해 제3 트랜지스터(T3)가 턴 온된다.Next, during the compensation period Ppre, the second scan signal Scan2 is applied with an on level, and the first scan signal Scan1, the first emission signal EM1, and the second emission signal EM2 are off. level is applied. Accordingly, the third transistor T3 is turned on by the second scan signal Scan2.

이러한 동작에 의해서 데이터라인(DL)을 통해 보상 데이터 전압이 인가된다. 이 때 도 7에 도시된 바와 같이 이전 라인(n-1번째 라인)에 인가되는 실제 데이터 전압(Vdata(n-1))이 데이터라인(DL)을 통해서 노드 C로 인가된다. 즉, 보상 기간(Ppre)에 공급되는 보상 데이터 전압은 이전 라인에 인가되는 실제 데이터 전압일 수 있다. 실시예에 따라서는 이전 라인에 인가되는 실제 데이터 전압(Vdata(n-1))이 아닌, 미리 정해진 임의의 크기의 전압이 보상 데이터 전압으로 인가될 수도 있다.Through this operation, the compensation data voltage is applied through the data line DL. At this time, as shown in FIG. 7 , the actual data voltage Vdata(n−1) applied to the previous line (n−1 th line) is applied to the node C through the data line DL. That is, the compensation data voltage supplied in the compensation period Ppre may be an actual data voltage applied to the previous line. Depending on embodiments, a voltage having an arbitrary predetermined size, rather than the actual data voltage Vdata(n−1) applied to the previous line, may be applied as the compensation data voltage.

다음으로 샘플링 기간(Ps)에서, 제1 스캔신호(Scan1) 및 제2 스캔신호(Scan2)는 온 레벨로 인가되고, 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)는 오프 레벨로 인가된다. 이에 따라서 제1 스캔신호(Scan1)에 의해 제1 트랜지스터(T1) 및 제2 트랜지스터(T2)가 각각 턴 온되고, 제2 스캔신호(Scan2)에 의해 제3 트랜지스터(T3)가 턴 온된다. Next, in the sampling period Ps, the first scan signal Scan1 and the second scan signal Scan2 are applied with an on level, and the first emission signal EM1 and the second emission signal EM2 are off level is applied. Accordingly, the first transistor T1 and the second transistor T2 are turned on by the first scan signal Scan1, and the third transistor T3 is turned on by the second scan signal Scan2.

이러한 동작에 의해서 구동 트랜지스터(DT)는 다이오드 커넥션되고, 노드 C에는 n번째 라인에 대응되는 실제 데이터 전압(Vdata(n))이 인가된다. 여기서, 데이터 전압(Vdata(n))은 샘플링 기간(Ps) 동안 구동 트랜지스터(DT)가 턴 온 될 수 있도록 충분히 낮은 전압(Vdata(n)<VDD-Vth)으로 인가된다. 샘플링 기간(Ps)에서, 구동 트랜지스터(DT)의 드레인-소스 사이에는 전류(Ids)가 흐르며, 이러한 전류(Ids)에 의해 노드 A의 전위는 초기화 상태인 고전위 구동 전압(VDD)에서 데이터 전압(Vdata(n))과 구동 트랜지스터(DT)의 문턱전압(Vth)을 합산한 값(Vdata(n)+Vth)까지 낮아진다.By this operation, the driving transistor DT is diode-connected, and the actual data voltage Vdata(n) corresponding to the n-th line is applied to the node C. Here, the data voltage Vdata(n) is applied as a sufficiently low voltage (Vdata(n)<VDD-Vth) so that the driving transistor DT can be turned on during the sampling period Ps. During the sampling period Ps, current Ids flows between the drain and source of the driving transistor DT, and the potential of node A is changed from the high potential driving voltage VDD in the initialization state to the data voltage by this current Ids. It is lowered to a value obtained by adding (Vdata(n)) and the threshold voltage (Vth) of the driving transistor (DT) (Vdata(n)+Vth).

다음으로 부스팅 기간(Pb)에서, 제1 스캔신호(Scan1), 제2 스캔신호(Scan2), 제2 에미션신호(EM2)는 오프 레벨로 인가되고, 제1 에미션신호(EM1)는 온 레벨로 인가된다. 이에 따라서 제1 에미션신호(EM1)에 의해 제5 트랜지스터(T5)가 턴 온되고, 노드 A의 전압이 부스팅된다.Next, in the boosting period Pb, the first scan signal Scan1, the second scan signal Scan2, and the second emission signal EM2 are applied with an off level, and the first emission signal EM1 is turned on. level is applied. Accordingly, the fifth transistor T5 is turned on by the first emission signal EM1, and the voltage at node A is boosted.

다음으로 발광 기간(Pe)에서, 제1 스캔신호(Scan1) 및 제2 스캔신호(Scan2)는 오프 레벨로 인가되고, 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)는 온 레벨로 인가된다. 이에 따라서 제1 에미션신호(EM1) 및 제2 에미션신호(EM2)에 의해 제4 트랜지스터(T4) 및 제5 트랜지스터(T5)가 각각 턴 온된다.Next, in the light emission period Pe, the first scan signal Scan1 and the second scan signal Scan2 are applied at an off level, and the first emission signal EM1 and the second emission signal EM2 are turned on. level is applied. Accordingly, the fourth transistor T4 and the fifth transistor T5 are turned on by the first emission signal EM1 and the second emission signal EM2, respectively.

이러한 동작에 의해서 구동 트랜지스터(DT)의 드레인전극에 고전위 구동 전압(VDD)이 인가되고, 노드 C 및 노드 D의 전위는 유기 발광 다이오드(OLED)의 동작전압(Voled)과 동일하게 유지된다.Through this operation, the high potential driving voltage VDD is applied to the drain electrode of the driving transistor DT, and the potentials of the nodes C and D are maintained equal to the operating voltage Voled of the organic light emitting diode OLED.

이에 따라서 발광 기간(Pe) 동안에는 구동 트랜지스터(DT)의 게이트-소스 간 전압(Vgs)인 Vdata(n)+Vth-Vinit에 대응되는 구동 전류가 유기 발광 다이오드(OLED)를 통해 흐르게 되어 Vdata(n)에 해당하는 프레임 영상이 표시된다.Accordingly, during the light emitting period Pe, the driving current corresponding to Vdata(n)+Vth-Vinit, which is the gate-to-source voltage Vgs of the driving transistor DT, flows through the organic light emitting diode OLED, and thus Vdata(n ) is displayed.

결과적으로 본 발명의 일 실시예에 따른 표시 패널(110)이 고속 구동 모드로 동작할 때에는, n번째 라인의 화소(P)를 통해서 하나의 프레임을 표시하는 동안 도 7에 도시된 바와 같은 보상 기간(Ppre)을 통해서 보상 데이터 전압을 인가하여 구동 트랜지스터(DT)의 전압을 미리 상승시킨다. 이와 같은 보상 데이터 전압은 실제로 표시 패널(110)을 통해서 표시되지 않으며, 단지 구동 트랜지스터(DT)의 히스테리시스 특성을 개선하는 효과만을 갖는다.As a result, when the display panel 110 according to an embodiment of the present invention operates in the high-speed driving mode, the compensation period shown in FIG. 7 while displaying one frame through the pixels P on the n-th line The voltage of the driving transistor DT is increased in advance by applying the compensation data voltage through (Ppre). Such a compensation data voltage is not actually displayed through the display panel 110 and has only an effect of improving hysteresis characteristics of the driving transistor DT.

보다 구체적으로는, 보상 기간(Ppre)을 통해서 보상 데이터 전압을 미리 인가한 후 실제 데이터 전압을 샘플링 기간(Ps)을 통해 인가함으로써 앞서 도 2를 통해 설명된 중간 계조의 영상이 발현되는 현상이 감소한다. 따라서 동적 영상을 표시할 때 나타나던 응답 속도 지연 현상이 개선된다.More specifically, by applying the compensation data voltage in advance through the compensation period (Ppre) and then applying the actual data voltage through the sampling period (Ps), the phenomenon of the halftone image described above with reference to FIG. 2 is reduced. do. Accordingly, the response speed delay phenomenon that appears when displaying a dynamic image is improved.

한편, 보상 기간(Ppre)을 통해서 보상 데이터 전압을 인가할 경우 도 7과 같이 에미션 신호(EM1, EM2)가 오프 레벨을 유지하는 시간이 길어지게 되고, 이는 플리커 현상의 증가로 이어지게 된다. 그러나 본 발명의 경우 보상 기간(Ppre)을 통한 보상 데이터 전압의 인가를 고속 구동 모드에 한해서만 적용하므로 플리커 현상을 증가시키지 않으면서 응답 시간 지연을 동시에 개선할 수 있는 장점이 있다.Meanwhile, when the compensation data voltage is applied through the compensation period Ppre, the time during which the emission signals EM1 and EM2 maintain the off level becomes longer as shown in FIG. 7, which leads to an increase in flicker. However, in the case of the present invention, since the application of the compensation data voltage through the compensation period Ppre is applied only to the high-speed driving mode, the response time delay can be simultaneously improved without increasing the flicker phenomenon.

또한 본 발명과 같이 고속 구동 모드에 한해서만 보상 데이터 전압 인가를 적용할 경우, 표시 패널이 고속 구동 모드로 동작 시 보상 기간(Ppre)을 통해서 보상 데이터 전압을 인가할 때 나타날 수 있는 응답 시간 지연을 위해서 필요한 최소 프레임 수를 줄일 수 있는 장점이 있다. 이에 따라서 고속 구동 모드에 소비되는 전력을 줄일 수 있다.In addition, when the application of the compensation data voltage is applied only to the high-speed driving mode as in the present invention, for the response time delay that may occur when the compensation data voltage is applied through the compensation period Ppre when the display panel operates in the high-speed driving mode It has the advantage of reducing the minimum number of frames required. Accordingly, power consumed in the high-speed driving mode may be reduced.

도 8은 본 발명의 일 실시예에 따른 표시 장치의 제어 방법의 흐름도이다.8 is a flowchart of a control method of a display device according to an embodiment of the present invention.

도면을 참조하면, 본 발명의 일 실시예에 따른 표시 장치의 타이밍 제어부(10)는 먼저 외부에서 입력되는 영상의 종류를 판별한다(802).Referring to the drawing, the timing controller 10 of the display device according to an embodiment of the present invention first determines the type of an image input from the outside (802).

앞서 설명된 바와 같이 타이밍 제어부(10)는 다양한 방법을 통해 영상의 종류를 판별할 수 있다. 본 발명의 일 실시예에서, 영상의 종류를 판별하는 단계(802)는 전압 센싱부(18)에 의해서 센싱되는 표시 패널(110)의 공통 전압(Vcom)을 기초로 생성되는 공통 전압 정보(VCS)에 기초하여 영상의 종류를 판별하는 단계를 포함할 수 있다.As described above, the timing controller 10 may determine the type of image through various methods. In an embodiment of the present invention, the step 802 of determining the type of the image includes the common voltage information VCS generated based on the common voltage Vcom of the display panel 110 sensed by the voltage sensing unit 18. ) may include determining the type of the image based on.

다른 실시예에서, 영상의 종류를 판별하는 단계(802)는 표시 패널(110)을 통해 표시되는 영상의 프레임별 계조값의 변화량에 기초하여 영상의 종류를 판별하는 단계를 포함할 수 있다. 또 다른 실시예에서, 영상의 종류를 판별하는 단계(802)는 표시 패널(110)을 통해 표시되는 영상의 프레임별 데이터 전압값의 변화량에 기초하여 영상의 종류를 판별하는 단계를 포함할 수 있다. In another embodiment, the step of determining the type of image ( 802 ) may include determining the type of the image based on the amount of change in the gradation value for each frame of the image displayed through the display panel 110 . In another embodiment, the step of determining the type of image (802) may include determining the type of the image based on the amount of change in the data voltage value for each frame of the image displayed through the display panel 110. .

다시 도면을 참조하면, 타이밍 제어부(10)는 판별된 영상의 종류에 따라서 표시 패널(110)의 구동 모드를 변경한다(804). 본 발명의 일 실시예에서, 표시 패널(110)의 구동 모드를 변경하는 단계(804)는 영상의 종류가 정적 영상일 경우 표시 패널(110)의 구동 모드를 저속 구동 모드로 변경하는 단계 및 영상의 종류가 동적 영상일 경우 표시 패널(110)의 구동 모드를 고속 구동 모드로 변경하는 단계를 포함할 수 있다.Referring back to the drawing, the timing controller 10 changes the driving mode of the display panel 110 according to the type of the determined image (804). In one embodiment of the present invention, changing the driving mode of the display panel 110 (804) includes changing the driving mode of the display panel 110 to a low-speed driving mode when the type of image is a static image and an image When the type of is a dynamic image, a step of changing the driving mode of the display panel 110 to a high-speed driving mode may be included.

이어서 타이밍 제어부(10)는 변경된 표시 패널(110)의 구동 모드에 따라서 각각의 화소에 공급되는 데이터 전압을 조절한다(806). 본 발명의 일 실시예에서, 데이터 전압을 조절하는 단계(806)는 표시 패널(110)의 구동 모드가 고속 구동 모드일 때, 하나의 프레임을 표시하기 위하여 각각의 화소에 보상 데이터 전압 및 실제 데이터 전압을 공급하는 단계를 포함할 수 있다.Next, the timing controller 10 adjusts the data voltage supplied to each pixel according to the changed driving mode of the display panel 110 (806). In one embodiment of the present invention, the step 806 of adjusting the data voltage includes the compensation data voltage and actual data for each pixel to display one frame when the driving mode of the display panel 110 is the high-speed driving mode. It may include supplying a voltage.

여기서 보상 데이터 전압은 미리 정해진 임의의 크기를 갖는 전압일 수 있다. 또 다른 실시예에서, 보상 데이터 전압은 이전 라인의 화소에 공급되는 실제 데이터 전압일 수 있다.Here, the compensation data voltage may be a voltage having a predetermined size. In another embodiment, the compensation data voltage may be an actual data voltage supplied to a pixel of a previous line.

전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.The above-described present invention, since various substitutions, modifications, and changes are possible to those skilled in the art without departing from the technical spirit of the present invention, the above-described embodiments and accompanying drawings is not limited by

Claims (16)

다수의 화소를 구비하는 표시 패널;
상기 표시 패널의 스캔라인에 게이트 신호를 공급하는 게이트 구동부;
상기 표시 패널의 데이터라인에 데이터 신호를 공급하는 데이터 구동부;
상기 게이트 구동부 및 상기 데이터 구동부를 제어하는 타이밍 제어부를 포함하고,
상기 타이밍 제어부는
외부에서 입력되는 영상의 종류에 따라서 상기 표시 패널의 구동 모드를 저속 구동 모드 또는 고속 구동 모드로 변경하고, 상기 표시 패널의 구동 모드에 따라서 각각의 화소에 공급되는 데이터 전압을 조절하고,
상기 타이밍 제어부는
상기 표시 패널의 구동 모드가 고속 구동 모드일 때, 하나의 프레임을 표시하기 위하여 각각의 화소에 보상 데이터 전압 및 실제 데이터 전압을 공급하는
표시 장치.
a display panel having a plurality of pixels;
a gate driver supplying a gate signal to the scan line of the display panel;
a data driver supplying data signals to data lines of the display panel;
a timing controller controlling the gate driver and the data driver;
The timing controller
changing the driving mode of the display panel to a low-speed driving mode or a high-speed driving mode according to the type of image input from the outside, and adjusting a data voltage supplied to each pixel according to the driving mode of the display panel;
The timing controller
supplying compensation data voltages and actual data voltages to each pixel to display one frame when the driving mode of the display panel is a high-speed driving mode
display device.
 제1항에 있어서,
상기 타이밍 제어부는
상기 영상이 정적 영상일 경우 상기 표시 패널의 구동 모드를 저속 구동 모드로 변경하고, 상기 영상이 동적 영상일 경우 상기 표시 패널의 구동 모드를 고속 구동 모드로 변경하는
표시 장치.
According to claim 1,
The timing controller
Changing the driving mode of the display panel to a low-speed driving mode when the image is a static image, and changing the driving mode of the display panel to a high-speed driving mode when the image is a dynamic image
display device.
 제1항에 있어서,
상기 타이밍 제어부는
상기 표시 패널의 공통 전압 정보에 기초하여 상기 영상의 종류를 판별하는
표시 장치.
According to claim 1,
The timing controller
Determining the type of the image based on the common voltage information of the display panel
display device.
 제1항에 있어서,
상기 타이밍 제어부는
상기 영상의 프레임별 계조값의 변화량에 기초하여 상기 영상의 종류를 판별하는
표시 장치.
According to claim 1,
The timing controller
Determining the type of the image based on the amount of change in the gray level value for each frame of the image
display device.
 제1항에 있어서,
상기 타이밍 제어부는
상기 영상의 프레임별 데이터 전압값의 변화량에 기초하여 상기 영상의 종류를 판별하는
표시 장치.
According to claim 1,
The timing controller
Determining the type of the image based on the amount of change in the data voltage value for each frame of the image
display device.
 삭제delete 제1항에 있어서,
상기 보상 데이터 전압은
미리 정해진 크기의 전압인
표시 장치.
According to claim 1,
The compensation data voltage is
voltage of a predetermined magnitude.
display device.
 제1항에 있어서,
상기 보상 데이터 전압은
이전 라인의 화소에 공급되는 실제 데이터 전압인
표시 장치.
According to claim 1,
The compensation data voltage is
The actual data voltage supplied to the pixel on the previous line,
display device.
 외부에서 입력되는 영상의 종류를 판별하는 단계;
상기 영상의 종류에 따라서 표시 패널의 구동 모드를 변경하는 단계; 및
상기 구동 모드에 따라서 각각의 화소에 공급되는 데이터 전압을 조절하는 단계를 포함하고,
상기 구동 모드에 따라서 각각의 화소에 공급되는 데이터 전압을 조절하는 단계는
상기 표시 패널의 구동 모드가 고속 구동 모드일 때, 하나의 프레임을 표시하기 위하여 각각의 화소에 보상 데이터 전압 및 실제 데이터 전압을 공급하는 단계를 포함하는
표시 장치의 제어 방법.
Determining the type of video input from the outside;
changing a driving mode of a display panel according to the type of the image; and
adjusting a data voltage supplied to each pixel according to the driving mode;
Adjusting the data voltage supplied to each pixel according to the driving mode
supplying a compensation data voltage and an actual data voltage to each pixel to display one frame when the driving mode of the display panel is a high-speed driving mode.
Control method of the display device.
 제9항에 있어서,
상기 영상의 종류에 따라서 표시 패널의 구동 모드를 변경하는 단계는
상기 영상이 정적 영상일 경우 상기 표시 패널의 구동 모드를 저속 구동 모드로 변경하는 단계; 및
상기 영상이 동적 영상일 경우 상기 표시 패널의 구동 모드를 고속 구동 모드로 변경하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 9,
Changing the driving mode of the display panel according to the type of the image
changing the driving mode of the display panel to a low-speed driving mode when the image is a static image; and
Changing the driving mode of the display panel to a high-speed driving mode when the image is a dynamic image
Control method of display device.
 제9항에 있어서,
상기 영상의 종류를 판별하는 단계는
상기 표시 패널의 공통 전압 정보에 기초하여 상기 영상의 종류를 판별하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 9,
The step of determining the type of the image is
Determining the type of the image based on common voltage information of the display panel
Control method of display device.
 제9항에 있어서,
상기 영상의 종류를 판별하는 단계는
상기 영상의 프레임별 계조값의 변화량에 기초하여 상기 영상의 종류를 판별하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 9,
The step of determining the type of the image is
Determining the type of the image based on the amount of change in the grayscale value for each frame of the image
Control method of display device.
 제9항에 있어서,
상기 영상의 종류를 판별하는 단계는
상기 영상의 프레임별 데이터 전압값의 변화량에 기초하여 상기 영상의 종류를 판별하는 단계를 포함하는
표시 장치의 제어 방법.
According to claim 9,
The step of determining the type of the image is
Determining the type of the image based on the amount of change in the data voltage value for each frame of the image
Control method of display device.
 삭제delete 제9항에 있어서,
상기 보상 데이터 전압은
미리 정해진 크기의 전압인
표시 장치의 제어 방법.
According to claim 9,
The compensation data voltage is
voltage of a predetermined magnitude.
Control method of display device.
 제9항에 있어서,
상기 보상 데이터 전압은
이전 라인의 화소에 공급되는 실제 데이터 전압인
표시 장치의 제어 방법.According to claim 9,
The compensation data voltage is
The actual data voltage supplied to the pixel on the previous line,
Control method of display device.
KR1020170177766A 2017-12-22 2017-12-22 Display device and method for controlling thereof KR102569729B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170177766A KR102569729B1 (en) 2017-12-22 2017-12-22 Display device and method for controlling thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170177766A KR102569729B1 (en) 2017-12-22 2017-12-22 Display device and method for controlling thereof

Publications (2)

Publication Number Publication Date
KR20190076177A KR20190076177A (en) 2019-07-02
KR102569729B1 true KR102569729B1 (en) 2023-08-22

Family

ID=67258302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170177766A KR102569729B1 (en) 2017-12-22 2017-12-22 Display device and method for controlling thereof

Country Status (1)

Country Link
KR (1) KR102569729B1 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220075737A (en) 2020-11-30 2022-06-08 엘지디스플레이 주식회사 Electroluminescence display device
KR20220075977A (en) 2020-11-30 2022-06-08 삼성전자주식회사 Display apparatus and the control method thereof
KR20230034464A (en) * 2021-09-02 2023-03-10 삼성디스플레이 주식회사 Display device and method of operating the display device
US11620949B2 (en) 2021-09-03 2023-04-04 Lg Display Co., Ltd. Pixel circuit and display device including the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100739735B1 (en) * 2005-09-16 2007-07-13 삼성전자주식회사 Method for driving the LCD display and apparatus thereof
KR101201320B1 (en) * 2005-12-28 2012-11-14 엘지디스플레이 주식회사 Apparatus and method for driving of liquid crystal display device
KR101517035B1 (en) * 2011-12-05 2015-05-06 엘지디스플레이 주식회사 Organic light emitting diode display device and method of driving the same
KR101933112B1 (en) * 2011-12-12 2018-12-28 엘지디스플레이 주식회사 LCD and method of driving the same
KR102344575B1 (en) * 2013-11-25 2021-12-31 엘지디스플레이 주식회사 Display device and deriving method thereof
KR102246078B1 (en) * 2014-07-07 2021-04-29 엘지디스플레이 주식회사 Display device

Also Published As

Publication number Publication date
KR20190076177A (en) 2019-07-02

Similar Documents

Publication Publication Date Title
KR101928379B1 (en) Organic light emitting diode display device and method of driving the same
KR102570832B1 (en) Organic light emitting diode display device and driving method the same
US9466243B2 (en) Compensation of threshold voltage in driving transistor of organic light emitting diode display device
KR102472193B1 (en) Data drivign circuit, display panel and display device
KR101985933B1 (en) Organic light emitting diode display device
KR101938880B1 (en) Organic light emitting diode display device
KR102645798B1 (en) Display device and driving method thereof
KR101100947B1 (en) Organic Light Emitting Display Device and Driving Method Thereof
KR100986915B1 (en) Organic Light Emitting Display and Driving Method Thereof
KR20200053785A (en) Method for sensing characteristic value of circuit element and display device using it
KR102569729B1 (en) Display device and method for controlling thereof
KR20200023561A (en) Display device
CN112313732A (en) Display device
KR20240014573A (en) Light emitting display device
KR102574596B1 (en) Display Device And Method Of Driving The Same
KR20210007508A (en) Display device and driving method thereof
KR20150064545A (en) Organic light emitting diode display device and method for driving the same
KR101984959B1 (en) Method of controlling a dimming operation and organic light emmiting display device performing the same
KR102113539B1 (en) Organic light emitting display device
KR101929037B1 (en) Organic light emitting diode display device
KR101901354B1 (en) Organic light emitting diode display device
KR101621329B1 (en) Organic electroluminescent display device and method of driving the same
KR102189556B1 (en) Organic light emitting display device
KR20170081050A (en) Organic light emitting display device, timing controller and method for driving the timing controller
KR102316984B1 (en) Organic light emitting display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant