KR20150050305A - 플라즈마 처리 장치 - Google Patents

플라즈마 처리 장치 Download PDF

Info

Publication number
KR20150050305A
KR20150050305A KR1020140012040A KR20140012040A KR20150050305A KR 20150050305 A KR20150050305 A KR 20150050305A KR 1020140012040 A KR1020140012040 A KR 1020140012040A KR 20140012040 A KR20140012040 A KR 20140012040A KR 20150050305 A KR20150050305 A KR 20150050305A
Authority
KR
South Korea
Prior art keywords
wafer
plasma
processing apparatus
ashing
chamber
Prior art date
Application number
KR1020140012040A
Other languages
English (en)
Other versions
KR101582207B1 (ko
Inventor
유타카 구도
히로아키 다키카와
다카히로 사쿠라기
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20150050305A publication Critical patent/KR20150050305A/ko
Application granted granted Critical
Publication of KR101582207B1 publication Critical patent/KR101582207B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45519—Inert gas curtains
    • C23C16/45521—Inert gas curtains the gas, other than thermal contact gas, being introduced the rear of the substrate to flow around its periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

고온에서 처리되는 플라즈마 처리 장치의 웨이퍼의 재치대에 있어서, 웨이퍼의 위치 어긋남을 억제하여 처리의 효율을 향상한 플라즈마 처리 장치를 제공한다.
진공 용기 내부에 배치된 처리실 내에 배치되고 그 면 상에서 피처리체의 웨이퍼를 유지하는 재치대를 구비하며 상기 처리실 내에 형성한 플라즈마를 이용하여 상기 웨이퍼를 처리하는 플라즈마 처리 장치에 있어서, 상기 재치대의 상기 웨이퍼가 그 위에서 유지되는 면의 중앙부로부터 외주단까지 연장되어 당해 외주단에 개구를 가지는 홈을 구비하고, 상기 웨이퍼가 상기 재치대의 상면에서 소정의 높이로 유지되어 상기 처리가 실시된다.

Description

플라즈마 처리 장치{PLASMA PROCESSING APPARATUS}
본 발명은, 진공 용기 내부의 감압된 처리실 내에 배치된 반도체 웨이퍼 등의 시료를 처리실 내에 형성한 플라즈마를 이용하여 처리하는 플라즈마 처리 장치에 관한 것이고, 특히 시료를 처리실 내부에 배치한 재치대 상에 재치하여 그 표면의 처리 대상의 막을 애싱(ashing) 처리하는 플라즈마 처리 장치에 관한 것이다.
반도체 디바이스의 제조에 이용하는 애싱 처리 장치에 있어서, 웨이퍼가 처리실의 재치대 상에서 생기는 위치 어긋남에 의해서, 여러 가지의 문제가 발생하고 있다.
웨이퍼 재치대 상의 웨이퍼 위치 어긋남이 발생함으로써, 제품 디바이스의 처리가 멈출 뿐만 아니라, 처리실을 대기 개방하고 웨이퍼를 취출하는 작업이 생긴다. 또한 위치 어긋남량이 큰 경우에는, 반송 시에 웨이퍼가 깨지는 경우도 있고, 그 경우, 웨트(wet) 클리닝을 실시할 필요가 있어, 제품 처리를 계속할 수 없다. 이 때문에, 웨이퍼 재치 상에서의 웨이퍼의 위치 어긋남은 피하지 않으면 안 된다. 한편으로 웨이퍼 이면(裏面)과 웨이퍼 재치대의 부재가 긁힘으로써 이물이 발생하는 원인도 된다.
이와 같은 문제점을 해결하기 위한 기술이 종래부터 알려져 있었다. 예를 들면, 일본 공개특허 특개2002-57210호 공보(특허문헌 1)에는, 웨이퍼 재치대 상의 웨이퍼 위치 어긋남의 방지나 이물의 저감을 하기 위한 웨이퍼 재치대가 개시되어 있다. 또, 일본 공개특허 특개2012-142447호 공보에는, 웨이퍼 재치 스테이지의 상면 상방에 얹어지는 스페이서 부재의 상면에 복수 개의 고리 형상 및 직선 형상 또한 스페이서 부재의 중심을 통해 양단(兩端) 가장자리의 사이를 연통하는 공기 배출 홈을 구비한 구성이 개시되어 있다.
또, 정전 흡착을 이용하여 웨이퍼를 흡착시킬 때에, 웨이퍼와 웨이퍼 재치대의 접촉 면적을 줄인 웨이퍼 재치대에 의해서, 이물 발생을 방지하는 것이 특허문헌 3에 개시되어 있다. 또한, 고온의 웨이퍼 유지대를 이용하는 처리 장치이고, 웨이퍼의 휨을 억제하는 기술이, 특허문헌 4에 개시되어 있다.
일본 공개특허 특개2002-57210호 공보 일본 공개특허 특개2012-142447호 공보 일본 공개특허 특개2012-054399호 공보 일본 공개특허 특개2007-235116호 공보
그러나, 상기의 종래기술에서는 다음의 점에 대해 충분히 고려되어 있지 않기 때문에 문제가 발생하고 있었다.
즉, 웨이퍼 재치대 상에서 웨이퍼가 위치 어긋남을 일으키는 원인은, 웨이퍼의 이면과 재치대의 상면 사이의 가스의 압력이 상승되어 버려, 이 가스의 압력에 의해서 생기는 상방향의 힘에 의해서 웨이퍼가 들어 올려지는, 소위 호버링(hovering) 함으로써 위치 어긋남이 발생한다는 것이, 발명자들의 검토에 의해 지견으로서 얻어지고 있다. 그리고, 이와 같은 웨이퍼의 이면 압력의 상승은, 웨이퍼가 애싱 처리 장치 등에 있어서 고온이 된 웨이퍼 재치대에 얹어져서, 그 상면에 대해 근접함으로써 웨이퍼가 볼록 방향으로 휘기 때문이다.
이와 같은 휘게 하는 힘은, 웨이퍼에 성막된 막에 응력이 걸려, 막의 응력에 의해서 생기는 것으로 생각된다. 그리고, 웨이퍼가 볼록 방향으로 휨으로써, 웨이퍼 이면과 웨이퍼 재치대의 사이에 가스가 고여, 웨이퍼 이면의 압력이 상승되어 호버링을 발생한다.
또, 웨이퍼의 이면에도 막이 형성된 웨이퍼에서는, 열 에너지에 의해서 웨이퍼 이면으로부터 탈(脫)가스를 일으켜서, 호버링의 요인이 된다고 생각된다. 이와 같이 웨이퍼의 위치 어긋남의 원인이 되는 웨이퍼의 볼록 형상의 휨에 기인하는 이면 측의 가스의 압력의 상승의 저감 또는 호버링의 억제에 대해, 상기의 종래기술에서는 고려되어 있지 않았다. 이 때문에, 웨이퍼의 위치 어긋남에 기인한 이물이 생기(生起)하거나, 혹은 반송용의 로봇의 아암(arm) 상에 얹어서 웨이퍼를 재치대로부터 들어올려 반송할 때에 웨이퍼가 아암으로부터 탈락하거나 반송 중에 처리 장치 내부의 부재와 충돌하거나 하여 웨이퍼의 손상이 생김으로써, 처리의 수율이나 효율이 손상되어 있었다.
본 발명의 목적은, 고온에서 처리되는 플라즈마 처리 장치의 웨이퍼의 재치대에 있어서, 웨이퍼의 위치 어긋남을 억제하여 처리의 효율을 향상한 플라즈마 처리 장치를 제공하는 데에 있다.
상기 목적은, 진공 용기 내부에 배치된 처리실 내에 배치되고 그 면(面) 상에서 피(被)처리체의 웨이퍼를 유지하는 재치대를 구비하며 상기 처리실 내에 형성한 플라즈마를 이용하여 상기 웨이퍼를 처리하는 플라즈마 처리 장치에 있어서, 상기 재치대의 상기 웨이퍼가 그 위에서 유지되는 면의 중앙부로부터 외주단(端)까지 연장되어 당해 외주단에 개구를 가지는 홈을 구비하고, 상기 웨이퍼가 상기 재치대의 상면에서 소정의 높이로 유지되어 상기 처리가 실시됨으로써 달성된다.
도 1은 실시예의 플라즈마 처리 장치의 구성의 개략을 설명하는 종단면도이다.
도 2는 종래기술에 의한 웨이퍼 재치대와 도 1에 나타내는 실시예에 관련된 웨이퍼 재치대의 구성의 개략을 나타내는 상면도 및 종단면도이다.
도 3은 웨이퍼 위치 어긋남의 요인을 설명하는 도면이다.
도 4는 종래의 웨이퍼 재치대와 본 발명의 웨이퍼 재치대의 애싱 레이트를 비교한 그래프이다.
도 5는 본 실시예에 관련된 웨이퍼 재치대와 종래기술에 의한 웨이퍼 재치대에서 웨이퍼의 위치 어긋남을 검증한 조건과 결과를 나타내는 표이다.
본 발명의 실시형태를, 이하의 도면을 이용하여 설명한다.
[실시예]
도 1은, 본 발명의 실시예에 관련된 플라즈마 처리 장치의 구성의 개략을 나타내는 종단면도이다. 특히, 본 실시예에서는, 플라즈마 처리 장치로서 플라즈마를 이용한 애싱 처리 장치를 설명한다. 본 발명의 플라즈마 애싱 장치는, 헤리컬(helical) 안테나를 이용하여 소정의 진공도로 감압되어 유지된 진공 용기 내부의 처리실 내에 유도 결합형 플라즈마를 형성하여 당해 처리실 내의 하부에 배치된 웨이퍼 재치대의 상면에 얹어진 웨이퍼 표면의 포토 레지스트 등 마스크와 같은 대상의 막을 석회화 처리하는 다운 플로우 애싱 장치이다.
본 실시예에 관련된 애싱 처리 장치의 진공 용기는, 내외를 기밀하게 밀봉하는 ○링 등의 시일(seal) 부재를 외주연부의 하면에서 끼워 진공 용기의 상부에 얹어진 원판 형상의 탑 플레이트(1)와, 이것의 외주연과 접하여 그 하방에 배치되어 원통형을 가진 석영 등의 유전체제(製)의 석영 챔버(5)와, 이 석영 챔버(5)의 하단(下端)부와 그 하방에서 접속되어 배치되고 대략 직육면체 형상 또는 평면형이 다각형을 가진 상자 형상을 구비한 알루미늄제의 챔버(3)를 구비하여 구성되어 있다.
탑 플레이트(1)는, 그 중앙부에 진공으로 되는 내부의 처리실 내에 처리용의 가스를 공급하기 위한 관통 구멍인 하나 또는 복수의 가스 공급 구멍(9)이 복수 배치되어 있다. 또한, 그 바로 하방에는, 처리실의 천정면을 구성하는 2장의 석영제의 배플(baffle) 판(6, 7)이 배치되어 있다.
이들 중, 상방에 배치된 1장째의 배플 판(7)은, 탑 플레이트(1)의 가스 공급 구멍(9)으로부터 하방으로 몇 밀리 정도 이간시킨 위치에 배치되고, 탑 플레이트(1)의 가스 공급 구멍(9) 근방에서 발생하는 이상 방전의 방지를 위해 부착되어 있다. 한편, 2장째의 배플 판(7)은, 1장째의 배플 판(6)으로부터 더욱 몇 센티의 하방의 위치에 배치되고, 1장째의 배플 판(6)으로부터 석영 챔버(5)의 중심으로 흘러 들어오는 가스를 효율적으로, 외주로 분산하기 위해 설치하고 있다.
석영 챔버(5)는, 원통형을 가진 석영으로 구성되고, 그 외측벽의 외주에는, 이것과 간극을 두고 등간격으로 유도 코일(8)이 나선 형상으로 복수회 둘러 감겨져서 배치되어 있다. 이 유도 코일(8)에는, 27.12㎒의 고주파 전력(10)이 전원에서 유도 코일(8)로 공급됨으로써, 유도 코일(8)에 의한 유도 자기장이 석영 챔버(5) 내부의 원통형의 처리실 내의 내측 벽 표면으로부터 소정의 거리만큼 내측으로 유도 코일(8)의 위치를 따라 나선 형상으로 형성된다. 이 유도 자기장에 의해서 처리실 내에 가스 공급 구멍(9)으로부터 공급된 처리용 가스의 분자 또는 원자가 여기(勵起)되어 플라즈마가 형성된다.
또, 본 실시예의 석영 챔버(5)의 높이는, 처리실 내의 하부에 배치된 원통형의 웨이퍼 재치대(12)의 원형의 상면에 재치된 시료인 웨이퍼(20)의 표면에 있어서, 상방의 유도 코일(8) 근방의 상기 유도 자기장에 의해 형성되고 하방을 향해 확산하면서 이동하는 플라즈마의 분포가 균일해지도록 형성되어 있다. 또, 유도 코일(8)의 외주에는, 고주파 전력이 외측으로 누설되는 것을 방지하기 위해 수냉(水冷) 기구(4)가 부착된 실드(shield)(2)가 원통형의 외측을 덮어서 배치되어 있다.
플라즈마 또는 처리용 가스는, 석영 챔버(5)의 내벽을 따라 석영 챔버(5)의 하방의 챔버(3)의 내부에서 석영 챔버(5)의 중심축과 그 중심축을 합치시켜 배치된 웨이퍼 재치대(12)에 재치된 시료인 웨이퍼(20)를 향하면서 확산되어 웨이퍼(20)의 표면에 공급되고, 원형의 웨이퍼(20) 또는 원통형 혹은 원판형을 가진 웨이퍼 재치대(12)의 중앙측으로부터 외주측부를 향해 분산되어 이동한다. 이와 같은 플라즈마 또는 처리용 가스의 웨이퍼(20) 상에서의 강도 또는 밀도의 균일성을 향상시키기 위해, 알루미늄 챔버(3)와 석영 챔버(5)의 사이에는 알루미늄제의 정류 링(11)이 배치되어 있다.
정류 링(11)의 내측에 배치된 원형의 공간을 구성하는 내주 단부(端部)는, 그 종단면이 하방의 웨이퍼(20)를 향해 끝이 넓어지는 테이퍼 형상으로 되어 있다. 이와 같은 형상은, 상기와 같이 유도 자기장은 석영 챔버(5)의 내벽의 내측에서 유도 코일(8)을 따라 가장 강한 개소가 발생되어 있고 이 개소에 있어서 가장 강도가 높은 플라즈마가 발생되게 되므로, 석영 챔버(5)의 내측벽을 따른 선 또는 면에서 본 경우에는 플라즈마는 균일하게 생기고 있지 않지만, 정류 링(11)을 배치함으로써, 상방으로부터 내측벽을 따라 이동해 오는 플라즈마가 그대로 하방의 웨이퍼(20)에 도달하여 플라즈마 분포가 외주부에서 높아지는 것을 억제하여 웨이퍼(20) 상에서의 처리의 불균일함을 저감하기 위해 구비되어 있다.
또한, 상기 가스 공급 구멍(9)으로부터 공급된 처리용 가스는 석영 챔버(5)의 내벽을 따라 유도 코일(8)의 근처를 흘러서 플라즈마를 효율적으로 형성할 수 있다. 플라즈마에 의해 웨이퍼(20) 상면에 배치된 처리 대상의 막이 애싱되고, 이때에 형성된 생성물이나 미반응의 처리용 가스는, 챔버(3)의 하방에 배치되며 내부와 배기구(13)를 개재하여 연결되고 처리실 내를 감압하기 위한 도시되지 않는 드라이 펌프 등의 진공 펌프에 의해 배기구(13)로부터 배출된다.
도 2를 이용하여 종래기술 및 본 실시예에 관련된 웨이퍼 재치대의 구성을 설명한다. 도 2는, 종래기술에 의한 웨이퍼 재치대와 도 1에 나타내는 실시예에 관련된 웨이퍼 재치대의 구성의 개략을 나타내는 상면도 및 종단면도이다.
본 도면에 있어서, 본 실시예에 관련된 웨이퍼 재치대(12) 및 종래기술에 관련된 웨이퍼 재치대(19)는, 모두 알루미늄제의 원통형 또는 원판 형상의 부재를 구비하여 구성되고, 그 상면에는 알루미나제의 높이:0.15㎜의 프록시미티 핀(proximity pin)(15)이 9개소에 배치되어 있다.
웨이퍼(20)는, 이 9개소(9개)의 프록시미티 핀(15) 상에 웨이퍼 재치대(12 또는 19)의 상면과의 사이에 소정의 간극을 두고 재치되어 유지되고, 당해 상면과의 사이에서 처리용 가스를 개재한 열전도에 의해 처리에 적합한 고온(본 실시예에서는 300℃)까지 승온된다. 또, 웨이퍼 재치대(12 및 19) 상면에는 직접 웨이퍼(20)가 접촉하도록 재치되지 않기 때문에 웨이퍼(20)의 이면은 이와 같은 접촉에 의한 오염이 저감된다.
프록시미티 핀(15) 선단(先端)의 웨이퍼 재치대(12) 상면으로부터의 높이가 0.15㎜ 이상이 되면, 웨이퍼(20)와 웨이퍼 재치대(12, 19) 사이의 열전도의 효율이 급격하게 저하되어 온도가 전달되기 어려워지기 때문에, 웨이퍼(20)를 처리에 적합한 온도까지 승온시키기 위해 요하는 시간을 더욱 길게 잡는 것이 필요해진다. 그러나, 웨이퍼(20)의 승온 시간을 길게 하면 웨이퍼(20)를 플라즈마 처리 장치(애싱 처리 장치)의 내부에 반송하고 나서 애싱 처리를 종료할 때까지의 처리 전체의 시간도 길어지게 되므로 단위 시간당의 웨이퍼(20)의 처리의 매수(소위 스루풋(throughput))가 저하되게 된다.
또한, 프록시미티 핀(15) 선단을 높게 하면, 웨이퍼(20)의 외주부의 배기의 영향을 받기 쉬워지기 때문에, 웨이퍼(20) 외주부의 온도가 중앙부보다 낮아져서 애싱 처리의 처리 속도(레이트)의 면 내의 분포의 불균일함이 증대되는 것에 연결된다. 이와 같은 처리에 대한 영향을 고려하여, 본 실시예의 프록시미티 핀(15) 선단의 높이는 애싱 성능에 영향이 없는 높이인 0.15㎜로 설정되어 있다.
웨이퍼 재치대(12, 19)의 외주측벽의 하부에는, 이것을 둘러싸고 원통형의 배기 배플(17)이 부착되어 있다. 배기 배플(17)은, 내외를 관통하여 펀칭 구멍(18)이 형성되고 웨이퍼(20) 표면에서 실시된 애싱 처리에 수반하여 형성된 부생성물이나 미반응의 처리용 가스는, 이 펀칭 구멍(18)을 통해, 웨이퍼 하부의 외주측으로부터 배기 배플(17)의 내측에 유입되어, 웨이퍼 재치대(12 또는 19)의 주위 방향에 대해 불균일함이 억제되어 배기되는 구성으로 되어 있다.
다음으로, 본 실시예의 웨이퍼 재치대(12)의 표면에 배치된 홈의 구성과 그 가공의 공정에 대해 설명한다. 웨이퍼(20)의 온도의 상승에 수반하여 생기는 이면과 재치대의 상면 사이의 공간 내에서의 가스압의 상승을 억제하여 웨이퍼(20)의 위치 어긋남을 저감하기 위해, 본 실시예의 웨이퍼 재치대(12)의 표면에는 소정의 형상의 복수의 홈(14)을 형성하고 있다.
발명자들은, 홈(14)의 형상으로서 그 폭과 깊이의 사양을 검토했다. 홈(14)의 폭이 지나치게 넓으면 웨이퍼 재치대(12) 표면의 온도의 분포에 악영향이 미치게 되어, 홈(14)의 형상이 애싱 레이트의 면 내 분포에 전사되어 균일성의 악화를 초래하게 된다. 또, 가령 홈(14)의 폭이 충분히 작더라도 그 깊이가 지나치게 크면 동일하게 애싱 레이트의 면 내 분포를 악화시키게 된다.
또, 본 실시예의 웨이퍼 재치대(12)의 홈(14) 배치는, 웨이퍼 재치대(12) 중심부로부터 외주측을 향해 방사 형상으로 신장하는 배치로 하고 있다. 그러나, 홈(14)이 웨이퍼 재치대(12) 중앙부에 집중하여 배치되어 단위 면적당의 홈의 면적이 차지하는 비율이 외주측 부분과 비교하여 특정한 값보다 커지면, 웨이퍼 재치대(12)로부터 웨이퍼(20)에 전달되는 열량은 외주측 부분보다 중앙측 부분 쪽이 상대적으로 작아지고, 웨이퍼(20) 표면 방향에 대한 온도의 분포는 중앙부에서 낮아져서 애싱 레이트는 균일성이 손상될 우려가 있다.
이와 같은 과제를 고려하여, 발명자들이 검토한 결과, 본 실시예에 있어서는 홈(14)의 폭을 4㎜, 깊이를 0.5㎜의 형상으로 함으로써, 애싱 레이트의 웨이퍼(20)의 면 방향의 분포에 악영향을 미치게 하는 것을 억제할 수 있는 것을 알았다. 또, 홈(14)의 배치는, 홈(14)으로 구분된 웨이퍼 재치대(12)의 면적이, 둘레 방향에 대해, 대략 동일한 값이 되도록 배치함으로써, 웨이퍼 재치대(12) 표면의 온도의 분포의 불균일성을 저감할 수 있다는 지견이 얻어졌다.
본 실시예는, 상기의 지견에 의거하여, 도 2의 (b)에 나타내는 바와 같이 평행하게 배치된 2개의 홈을 1쌍으로 하고, 웨이퍼 재치대(12)의 중심의 둘레 방향에 대해 각각 동일한 상대 각도가 되도록, 즉 균등한 각도 방향으로 홈(14)을 3쌍(6개) 배치했다. 또한, 웨이퍼 재치대(12) 외주의 홈의 최종 단부는, 웨이퍼의 이면 측의 가스를 웨이퍼(20) 외주측의 공간에 효율적으로 유도하여 배출하거나, 혹은 웨이퍼(20)의 외주측의 처리실 내의 공간과의 사이에서 가스를 효율적으로(저항을 낮게 하여) 유통시키기 위해, 홈(14)의 단부가 웨이퍼(20)가 얹어진 상태에서 처리실 내부와 연통하는 개구가 형성되도록 하고 있다.
도 3은, 웨이퍼의 위치 어긋남이 발생하는 요인을 설명하는 도면이다. 본 도면에 있어서, 도 3의 (a)는, 웨이퍼(20)가 리프터(lifter) 핀(16) 상에 얹어져서 유지되어 있는 상태를, 도 3의 (b)는, 리프터 핀(16)이 하강하여 웨이퍼 재치대(12) 내부에 수납된 상태에서 웨이퍼(20)가 프록시미티 핀(15) 선단 상에 그 이면이 접하여 유지되어 있는 상태를 나타내고 있다.
웨이퍼(20)의 위치 어긋남의 원인으로서는, 리프터 핀(16)의 선단 상에 유지된 웨이퍼(20)가, 리프터 핀(16)의 하강에 의해서 웨이퍼 재치대(12) 상의 프록시미티 핀(15) 상에 있어서 재치면과 간극을 열고 유지된 상태에서, 웨이퍼(20)가 300℃ 부근까지 급격하게 가열됨으로써, 웨이퍼(20) 상에 미리 형성된 막의 상하에 응력이 생겨, 볼록 방향으로 웨이퍼(20)가 휨으로써, 웨이퍼(20) 이면의 외주부가 웨이퍼 재치대(12)의 표면과 접촉 혹은 근접하여 볼록 형상이 된 웨이퍼의 이면과 웨이퍼 재치대(12)의 사이에 고인 가스가 온도에 의해 팽창된 결과 웨이퍼(20)의 이면 측의 공간(21) 내의 압력이 상승한다. 그 결과, 웨이퍼(20)는 프록시미티 핀(15) 선단으로부터 상방으로 유리(遊離)되어 호버링되어 버려 웨이퍼(20)의 위치 어긋남이 발생한다고 상정된다.
한편, 웨이퍼(20) 이면에 열 반응을 일으키기 쉬운 카본 막 등을 형성하고 있는 경우, 급격한 열 반응에 의해서 웨이퍼(20)의 이면 측의 막으로부터 탈(脫)가스가 발생되고, 그 탈가스에 의해서 이면 측의 공간(21) 내의 압력이 올라감으로써 호버링 상태가 되어 웨이퍼 위치 어긋남이 발생하는 것도 생각된다. 또한, 발명자들의 검토에 의하면, 웨이퍼의 위치 어긋남이 발생하는 타이밍은, 애싱 처리 조건의 방전 개시 전의 승온 단계나 방전 중에도 발생한다는 지견을 얻고 있다.
그래서, 발명자들은, 본 실시예의 웨이퍼 재치대(12)와 종래기술에 의한 웨이퍼 재치대(19)를 이용하여 웨이퍼 위치 어긋남의 요인의 검증을 행하였다. 웨이퍼(20)에는, 열 반응에 현저하고 막 응력을 일으키기 쉬운 카본 막을 웨이퍼 표면과 이면 및 표면에만 형성한 샘플을 작성하고, 애싱 처리를 행하여 웨이퍼의 위치 어긋남 시험을 실시했다.
처리 조건은, 탈가스나 부생성물이 대량으로 발생하기 쉽다고 상정된 도 5의 (a)에 나타내는 조건을 이용했다. 이와 같은 검증의 결과, 종래기술에 의한 웨이퍼 재치대(19)에서는, 웨이퍼 표면과 이면 및 표면에만 형성한 샘플 모두 웨이퍼 위치 어긋남이 발생했지만, 본 발명의 홈 가공한 웨이퍼 재치대(12)에서는, 어느 쪽의 샘플도 웨이퍼 위치 어긋남이 발생하지 않았다.
여기서, 웨이퍼 표면에만 카본 막을 형성한 샘플에서도, 종래의 웨이퍼 재치대(19)에서는, 웨이퍼 위치 어긋남이 발생했다. 본 결과에 의해, 웨이퍼 이면으로부터 탈가스가 발생하지 않는 샘플에서, 종래의 웨이퍼 재치대(19)에서는 위치 어긋남이 발생하고 있는 것으로부터 웨이퍼 위치 어긋남의 원인은 웨이퍼(20)의 급격한 승온에 의해 볼록 방향으로 웨이퍼가 휘어, 웨이퍼의 에지부가 웨이퍼 재치대(12) 표면과 접촉 혹은 근접함으로써, 웨이퍼 이면에 가두어진 가스가 열팽창하고, 웨이퍼가 호버링되어 위치 어긋남이 발생하는 것을 알았다. 이와 같이 웨이퍼 재치대(12) 표면에 홈 가공을 실시함으로써, 웨이퍼 이면과 웨이퍼 재치대(12) 사이의 가스가 가공 홈을 따라 웨이퍼 외주부로 효율적으로 배출되어 압력 상승을 억제할 수 있어, 웨이퍼의 위치 어긋남을 해소할 수 있는 것을 알았다.
다음으로 본 발명의 웨이퍼 재치대(12)를 이용하는 것에 의한 스루풋 효과에 대해 설명한다. 종래기술에 의한 웨이퍼 재치대(19)에서 이용하고 있었던 애싱의 조건은, 도 5의 (a)에 나타내는 바와 같은 웨이퍼(20)를 승온하는 단계와 애싱 처리하는 단계의 2개를 구비하고 있다.
그러나, 카본 막 웨이퍼를 이용하여 처리를 행했을 때에 웨이퍼(20)의 위치 어긋남이 발생한 것으로부터, 도 5의 (b)에 나타내는 바와 같은 종래 실시되어 온 승온 단계의 전에, 웨이퍼(20)를 리프터 핀(16)으로 웨이퍼 재치대(12) 표면으로부터 1㎜ 상방의 위치에서 50초간 유지하는 단계를 추가했다. 이 단계는, 웨이퍼(20)의 휨을 해소하고 나서 종래의 승온 단계로 이행하기 위한 공정이다.
한편, 종래기술에 의한 웨이퍼 재치대(19)에서는, 웨이퍼(20)의 휨을 완화하는 단계가, 반드시 필요해지기 때문에, 애싱 시간이 길어진다는 과제가 발생하고 있었다. 이 과제에 대해, 본 발명의 웨이퍼 재치대(12)를 이용하여, 카본 막 웨이퍼를 사용하여, 도 5의 (a)에 개시된 조건으로 웨이퍼 위치 어긋남을 검증한 결과, 웨이퍼(20)의 위치 어긋남은 발생하지 않았다.
이것으로부터, 도 5의 (b)에 나타내는 단계 1이 없어도 웨이퍼(20)의 위치 어긋남이 발생하지 않는 것으로부터, 애싱 처리의 총 시간은, 도 5의 (a)의 조건과 비교하여, 40초 정도의 시간의 단축이 가능해져서, 스루풋의 향상이 도모되었다고 판단되었다. 또 동시에 본 실시예의 웨이퍼 재치대(12)를 이용함으로써, 웨이퍼 재치대(12) 상에서 웨이퍼의 위치 어긋남이 발생하지 않는 것으로부터, 웨이퍼 이면과의 웨이퍼 재치대(12)의 마찰에 의한 먼지 발생도 해소할 수 있다.
도 5의 (c)는, 상기 이외의 막 구조를 구비한 웨이퍼(20)를 이용하여 애싱의 조건을 바꾸어서 웨이퍼의 위치 어긋남의 검증을 행한 결과를 나타내는 표이다. 종래기술에 의한 웨이퍼 재치대(19)에서는, 웨이퍼의 위치 어긋남이 발생한 막 구조의 종류나 애싱의 조건이더라도, 본 실시예의 홈(14)을 구비한 웨이퍼 재치대(12)에서는, 웨이퍼(20)의 위치 어긋남이 발생하지 않는 것을 알았다.
도 4는, 본 실시예의 웨이퍼 재치대(12)와 종래기술에 의한 웨이퍼 재치대(19)에 있어서 애싱 레이트의 분포를 비교한 그래프이다. 본 실시예에 관련된 홈(14)을 구비한 웨이퍼 재치대(12)는, 종래기술에 의한 웨이퍼 재치대(19)와 비교하여 애싱 성능이 크게 변화되면 애싱 처리의 조건을 원하는 결과가 얻어지도록 조정하기 위해 방대한 시간을 요하기 때문에, 홈(14)을 구비하고 있지 않은 웨이퍼 재치대(19)를 이용한 경우의 성능으로부터 큰 변화는 피하는 것이 바람직하다.
그래서, 레지스트막과 열산화막의 각각이 미리 형성된 웨이퍼(20)를 이용하여, 도 5의 (d), (e)에 나타내는 조건으로 웨이퍼(20)의 면 방향에 대한 애싱 레이트의 평가를 행하였다. 그 결과, 본 실시예에 의한 웨이퍼 재치대(12)의 애싱 레이트의 값 및 면 내 방향에 대한 분포는, 종래기술에 의한 웨이퍼 재치대(19)와 동등한 결과가 얻어진 것을 알았다.
1: 탑 플레이트 2: 실드
3: 알루미늄 챔버 4: 냉각수 배관
5: 석영 챔버 6: 석영 배플 2
7: 석영 배플 1 8: 유도 코일
9: 가스 공급 구멍 10: RF 전원
11: 정류 링 12: 웨이퍼 재치대
13: 배기구 14: 홈
15: 프록시미티 핀 16: 리프터 핀
17: 배기 배플 18: 펀칭 구멍
19: 종래의 재치대 20: 웨이퍼
21: 이면 측의 공간

Claims (6)

  1. 진공 용기 내부에 배치된 처리실 내에 배치되고 그 면 상에서 피처리체의 웨이퍼를 유지하는 재치대를 구비하며 상기 처리실 내에 형성한 플라즈마를 이용하여 상기 웨이퍼를 처리하는 플라즈마 처리 장치에 있어서,
    상기 재치대의 상기 웨이퍼가 그 위에서 유지되는 면의 중앙부로부터 외주단까지 연장되어 당해 외주단에 개구를 가지는 홈을 구비하고, 상기 웨이퍼가 상기 재치대의 상면에서 소정의 높이로 유지되어 상기 처리가 실시되는 플라즈마 처리 장치.
  2. 제 1 항에 있어서,
    상기 진공 용기는 다른 진공 용기가 연결되어 진공으로 된 내부를 반송하고 상기 웨이퍼가 반송되는 진공 반송 용기에 연결되며,
    상기 웨이퍼는 상기 다른 진공 용기 내부에 배치된 처리실에 있어서 처리된 후 상기 재치대 상에 반송되어 유지되는 플라즈마 처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 홈은, 폭이 5㎜ 이하이고, 깊이는 0.7㎜ 이하인 플라즈마 처리 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 재치대는 상기 면 상에 서로 평행하게 배치된 복수의 상기 홈을 구비한 플라즈마 처리 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 홈이 상기 재치대의 상기 면 상에 있어서 그 중앙부로부터 적어도 3개의 방향으로 연장되는 플라즈마 처리 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 홈의 바닥부가 라운드 가공되어 있는 플라즈마 처리 장치.
KR1020140012040A 2013-10-30 2014-02-03 플라즈마 처리 장치 KR101582207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013224883A JP6282080B2 (ja) 2013-10-30 2013-10-30 プラズマ処理装置
JPJP-P-2013-224883 2013-10-30

Publications (2)

Publication Number Publication Date
KR20150050305A true KR20150050305A (ko) 2015-05-08
KR101582207B1 KR101582207B1 (ko) 2016-01-04

Family

ID=52994077

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012040A KR101582207B1 (ko) 2013-10-30 2014-02-03 플라즈마 처리 장치

Country Status (3)

Country Link
US (1) US20150114568A1 (ko)
JP (1) JP6282080B2 (ko)
KR (1) KR101582207B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3298619A4 (en) * 2015-05-21 2018-12-19 Plasmability, LLC Toroidal plasma processing apparatus with a shaped workpiece holder
JP2018182290A (ja) * 2017-04-18 2018-11-15 日新イオン機器株式会社 静電チャック
JP7192707B2 (ja) * 2019-08-09 2022-12-20 三菱電機株式会社 半導体製造装置
CN112782174A (zh) * 2020-12-25 2021-05-11 西南化工研究设计院有限公司 一种高频无极氩放电离子化检测器及气体中硫、磷化合物的分析方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980050031U (ko) * 1996-12-30 1998-10-07 김영환 플라즈마 장치의 웨이퍼 스테이지
JP2002057210A (ja) 2001-06-08 2002-02-22 Applied Materials Inc ウェハ支持装置及び半導体製造装置
JP2007027339A (ja) * 2005-07-15 2007-02-01 Hitachi High-Technologies Corp プラズマ処理装置
JP2007235116A (ja) 2006-01-31 2007-09-13 Tokyo Electron Ltd 基板載置台および基板処理装置
KR101054481B1 (ko) * 2007-02-09 2011-08-04 도쿄엘렉트론가부시키가이샤 재치대 구조, 이를 이용한 처리 장치, 이 장치의 사용 방법, 및 이를 실행시키는 프로그램을 격납한 컴퓨터 판독가능 기록매체
JP2012054399A (ja) 2010-09-01 2012-03-15 Hitachi Kokusai Electric Inc 半導体製造装置及び半導体製造方法
JP2012142447A (ja) 2010-12-28 2012-07-26 Sharp Corp ウエハ載置機構、ウエハ載置ステージ、及びレジスト形成装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6074626A (ja) * 1983-09-30 1985-04-26 Fujitsu Ltd ウエハー処理方法及び装置
US5382311A (en) * 1992-12-17 1995-01-17 Tokyo Electron Limited Stage having electrostatic chuck and plasma processing apparatus using same
US5810933A (en) * 1996-02-16 1998-09-22 Novellus Systems, Inc. Wafer cooling device
US6199140B1 (en) * 1997-10-30 2001-03-06 Netlogic Microsystems, Inc. Multiport content addressable memory device and timing signals
US6506291B2 (en) * 2001-06-14 2003-01-14 Applied Materials, Inc. Substrate support with multilevel heat transfer mechanism
US20030168174A1 (en) * 2002-03-08 2003-09-11 Foree Michael Todd Gas cushion susceptor system
JP2007067394A (ja) * 2005-08-05 2007-03-15 Tokyo Electron Ltd 基板処理装置およびそれに用いる基板載置台
JP2006303514A (ja) * 2006-05-01 2006-11-02 Fujitsu Ltd 静電チャック、成膜方法及びエッチング方法
JP5125010B2 (ja) * 2006-07-20 2013-01-23 ソニー株式会社 固体撮像装置、及び制御システム
WO2015020810A1 (en) * 2013-08-05 2015-02-12 Applied Materials, Inc. Electrostatic carrier for thin substrate handling

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980050031U (ko) * 1996-12-30 1998-10-07 김영환 플라즈마 장치의 웨이퍼 스테이지
JP2002057210A (ja) 2001-06-08 2002-02-22 Applied Materials Inc ウェハ支持装置及び半導体製造装置
JP2007027339A (ja) * 2005-07-15 2007-02-01 Hitachi High-Technologies Corp プラズマ処理装置
JP2007235116A (ja) 2006-01-31 2007-09-13 Tokyo Electron Ltd 基板載置台および基板処理装置
KR101054481B1 (ko) * 2007-02-09 2011-08-04 도쿄엘렉트론가부시키가이샤 재치대 구조, 이를 이용한 처리 장치, 이 장치의 사용 방법, 및 이를 실행시키는 프로그램을 격납한 컴퓨터 판독가능 기록매체
JP2012054399A (ja) 2010-09-01 2012-03-15 Hitachi Kokusai Electric Inc 半導体製造装置及び半導体製造方法
JP2012142447A (ja) 2010-12-28 2012-07-26 Sharp Corp ウエハ載置機構、ウエハ載置ステージ、及びレジスト形成装置

Also Published As

Publication number Publication date
KR101582207B1 (ko) 2016-01-04
US20150114568A1 (en) 2015-04-30
JP6282080B2 (ja) 2018-02-21
JP2015088573A (ja) 2015-05-07

Similar Documents

Publication Publication Date Title
JP7105666B2 (ja) プラズマ処理装置
JP7134319B2 (ja) プラズマ処理装置
KR101174816B1 (ko) 플라즈마 처리 장치의 포커스 링 및 이를 구비한 플라즈마 처리 장치
KR101582207B1 (ko) 플라즈마 처리 장치
JP2019197830A (ja) 載置台及びプラズマ処理装置
KR20140098169A (ko) 기판 홀더를 위한 방사선 실딩
US10615008B2 (en) Temperature control method
US11410871B2 (en) Workpiece placement apparatus and processing apparatus
CN110176427B (zh) 基板处理设备及使用该基板处理设备的基板处理方法
KR102241740B1 (ko) 온도 제어 방법 및 플라즈마 처리 장치
US9859145B2 (en) Cooled pin lifter paddle for semiconductor substrate processing apparatus
KR101333926B1 (ko) 기판 지지대, 기판 처리 장치 및 반도체 장치의 제조 방법
KR101974420B1 (ko) 기판처리장치 및 방법
US11201039B2 (en) Mounting apparatus for object to be processed and processing apparatus
KR102467529B1 (ko) 반송 유닛, 이를 포함하는 기판 처리 장치 및 기판 처리 방법
KR100647257B1 (ko) 열전달 가스 공급 구조를 갖는 반도체 제조용 히팅 척
CN102683258B (zh) 卡盘结构和使用卡盘结构处理半导体基板的装置
KR102363678B1 (ko) 기판 처리 장치 및 기판 처리 방법
JP7471810B2 (ja) リングアセンブリ、基板支持体及び基板処理装置
KR20160134921A (ko) 기판 처리 장치, 리프트 핀 정렬 상태 판단 방법 및 정전기력 인가 여부 판단 방법
JP7437985B2 (ja) 基板処理装置および基板処理方法
US20230260750A1 (en) Plasma processing apparatus
JP6551814B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR20230138405A (ko) 기판 처리 장치 및 그 제조 방법
KR20190020465A (ko) 기판 처리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 5