KR20150047005A - 이미지 센서 및 이미지 센서를 구동하는 방법 - Google Patents
이미지 센서 및 이미지 센서를 구동하는 방법 Download PDFInfo
- Publication number
- KR20150047005A KR20150047005A KR1020130126702A KR20130126702A KR20150047005A KR 20150047005 A KR20150047005 A KR 20150047005A KR 1020130126702 A KR1020130126702 A KR 1020130126702A KR 20130126702 A KR20130126702 A KR 20130126702A KR 20150047005 A KR20150047005 A KR 20150047005A
- Authority
- KR
- South Korea
- Prior art keywords
- amplifier
- unit
- transistor
- pixel
- photoelectric conversion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000006243 chemical reaction Methods 0.000 claims description 64
- 239000003990 capacitor Substances 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910044991 metal oxide Inorganic materials 0.000 claims description 10
- 150000004706 metal oxides Chemical class 0.000 claims description 10
- 230000000295 complement effect Effects 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 238000007599 discharging Methods 0.000 claims description 4
- 230000009466 transformation Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
포토 다이오드를 앰플리파이어(amplifier)를 구현하는 MOS 회로와 함께 동일한 기판 위에 집적시키는 경우에 발생할 수 있는 문턱 전압 변화에 따른 MOS의 특성 열화를 보상하는 이미지 센서 및 이미지 센서를 구동하는 방법을 개시한다.
Description
이미지 센서 및 이미지 센서를 구동하는 방법에 관한 것이다.
단파 적외선(Short Wave Infrared Ray, SWIR) 이미지 센서는 흐린 날씨, 악천후 및 야간 환경과 같이 기존 가시광선용 이미지 센서의 사용이 불가능한 경우에 사용할 수 있어, 지질학(geology), 생화학(bio-chemistry), 기상학(meteorology)등 다양한 분야에서 활용되고 있다. 단파 적외선 이미지 센서의 경우, 파장 특성상 인듐갈륨비소(InGaAs)의 반도체 층을 가지는 포토 다이오드(photodiode)가 주로 사용되고 있다. 포토 다이오드(photodiode)에서 출력된 미세 전류는 이미지 센서의 픽셀(pixel) 상에 MOS(metal-oxide semiconductor) 회로로 구현된 앰플리파이어(amplifier)를 통하여 외부의 리드아웃 회로(readout circuit)으로 전달된다.
단파 적외선 이미지 센서의 각 픽셀은 인듐갈륨비소(InGaAs)의 반도체 층을 가지는 포토 다이오드(photodiode)를 인듐인(InP) 기판상에 형성하고, 앰플리파이어(amplifier)를 MOS 회로로 기판상에 형성하여, 두 기판을 전기적으로 접합함으로써 제작할 수 있다. 그러나 이 경우 인듐인(InP) 기판의 단가와 접합 신뢰성 문제 및 해상도(resolution) 한계 등이 존재한다. 이에, 하나의 실리콘(Si) 기판상에서 포토 다이오드(photodiode)와 앰플리파이어(amplifier)를 같이 형성하는 단일 집적화(Monolithic Integration) 방식에 대한 연구가 진행되고 있다. 하지만 이와 같은 단일 집적화(Monolithic Integration) 방식의 경우, 실리콘(Si) 기판상에 포토 다이오드(photodiode)를 형성하기 위한 공정 온도 조건과 앰플리파이어(amplifier)를 형성하기 위한 공정 온도 조건이 달라 시간상으로 선후 공정을 나누어 제작하게 된다. 포토 다이오드(photodiode) 공정 전 형성된 앰플리파이어(amplifier)를 구현하는 MOS 회로가 포토 다이오드(photodiode) 형성 시 트랜지스터의 문턱 전압 변화(shift) 등으로 회로 특성이 열화되는 문제가 발생할 수 있다.
포토 다이오드를 앰플리파이어(amplifier)를 구현하는 MOS 회로와 함께 동일한 기판 위에 집적시키는 경우에 발생할 수 있는 문턱 전압 변화에 따른 MOS의 특성 열화를 보상하는 이미지 센서 및 이미지 센서를 구동하는 방법을 제공하는 것이다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않으며, 이하의 실시예들로부터 또 다른 기술적 과제들이 유추될 수 있다.
본 발명의 일 측면에 따른 픽셀 어레이를 구비하는 이미지 센서는, 각 픽셀에서, 광전 변환에 따른 전하를 생성하는 광전 변환부, 상기 각 픽셀에서, 상기 생성된 전하에 따른 전류를 증폭하는 앰플리파이어부, 및 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 적어도 하나에, 문턱 전압 변화를 보상하는 보상 전압을 인가하는 보상부를 포함한다.
본 발명의 다른 측면에 따른 광전 변환에 따른 전하를 생성하는 광전 변환부와 상기 생성된 전하에 따른 전류를 증폭하는 앰플리파이어부가 각각의 픽셀에 포함된 픽셀 어레이를 구비하는 이미지 센서를 구동하는 방법은, 각 픽셀에 포함된 앰플리파이어부를 구성하는 복수의 트랜지스터 중 적어도 하나에, 문턱 전압 변화를 보상하는 보상 전압을 인가하는 단계, 상기 각 픽셀에서 광전 변환에 따른 전하를 생성하는 단계, 및 상기 각 픽셀에서 상기 생성된 전하에 따른 전류를 증폭하는 단계를 포함한다.
실리콘(si) 기판상에 포토 다이오드와 앰플리파이어(amplifier)를 구현하는 MOS 회로를 성능 열화 없이 동시에 제작할 수 있어, 제작 비용은 절감되고 이미지 센서의 해상도는 증대되는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서에 포함된 픽셀 어레이의 각 픽셀에 구현된 픽셀 회로를 설명하기 위한 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 5는 본 발명의 제 3 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 6은 본 발명의 제 4 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 구동하는 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서를 구동하는 방법에서 보상 전압을 인가하는 단계를 설명하기 위한 상세 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서에 포함된 픽셀 어레이의 각 픽셀에 구현된 픽셀 회로를 설명하기 위한 도면이다.
도 3은 본 발명의 제 1 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 4는 본 발명의 제 2 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 5는 본 발명의 제 3 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 6은 본 발명의 제 4 실시예에 따른 이미지 센서를 설명하기 위한 도면이다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 구동하는 방법을 설명하기 위한 흐름도이다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서를 구동하는 방법에서 보상 전압을 인가하는 단계를 설명하기 위한 상세 흐름도이다.
이하 첨부된 도면을 참조하면서 본 발명을 한정하지 아니하고 오로지 예시를 위한 실시예에 의해 본 발명을 상세히 설명하기로 한다. 본 발명의 하기 실시예는 본 발명을 구체화하기 위한 것일 뿐 본 발명의 권리 범위를 제한하거나 한정하는 것이 아님은 물론이다. 본 발명의 상세한 설명 및 실시예로부터 본 발명이 속하는 기술분야의 전문가가 용이하게 유추할 수 있는 것은 본 발명의 권리범위에 속하는 것으로 해석된다.
본 명세서에서 사용되는 '구성된다' 또는 '포함한다' 등의 용어는 명세서 상에 기재된 여러 구성 요소들, 도는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에서 사용되는 '제 1' 또는 '제 2' 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용할 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만 사용된다.
본 실시예들은 이미지 센서 및 이미지 센서를 구동하는 방법에 관한 것으로서 이하의 실시예들이 속하는 기술 분야에서 통상의 지식을 가진 자에게 널리 알려져 있는 사항들에 관해서는 자세한 설명을 생략한다.
도 1은 본 발명의 일 실시예에 따른 이미지 센서를 나타낸 도면이다. 도 1에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 발명과 관련된 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 1을 참조하면, 이미지 센서(1000)는 복수의 픽셀(100)로 구성된 픽셀 어레이(10)와 보상부(200)를 포함할 수 있다. 이미지 센서(1000)는 클록 생성부(미도시), 로우 드라이버(미도시), 아날로그-디지털 변환부(미도시) 등을 더 포함하여 하나의 칩으로 제작될 수 있다.
픽셀 어레이(10)는 복수 개의 픽셀(100)들로 구성될 수 있다. 픽셀 어레이(10)를 구성하는 각각의 픽셀은 빛을 수광하여 이로부터 전기적 신호를 생성하고, 각각의 픽셀에 연결된 라인을 통하여 외부로 전기적 신호를 출력할 수 있는 회로로 구현될 수 있다.
픽셀 어레이(10)를 구성하는 복수 개의 픽셀(100)들 각각은, 외부로부터 입사되는 빛을 수광하여 광전 변환에 따른 전하를 생성하는 광전 변환부(미도시)와 광전 변환부에서 생성된 전하에 따른 전류를 증폭하는 앰플리파이어부(미도시)를 포함할 수 있으며, 하나의 기판(substrate)상에 구현될 수 있다. 이때, 기판은 실리콘으로 이루어진 단일 기판일 수 있다. 이하, 도 2를 참조하여, 이미지 센서(1000)에 포함된 픽셀 어레이(10)의 각 픽셀(100)에 구현된 픽셀 회로에 대하여 자세히 살펴본다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서에 포함된 픽셀 어레이의 각 픽셀에 구현된 픽셀 회로를 설명하기 위한 도면이다. 도 2에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 발명과 관련된 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 2를 참조하면, 픽셀 어레이(10)의 각 픽셀(100)은 광전 변환부(110), 앰플리파이어부(120), 그리고 외부 신호(RST, SEL)에 따라 동작하는 스위칭 트랜지스터들(RS, SS)를 포함할 수 있다. 앰플리파이어부(120)는 앰플리파이어(120)와 피드백 커패시터()를 포함할 수 있다.
광전 변환부(110)는 픽셀에 입사되는 빛을 수광하여 광전 변환에 따른 전하를 생성한다. 광전 변환부(110)는 적어도 하나의 광전 변환 소자로 구성될 수 있다. 광전 변환 소자는 포토 다이오드(photodiode)가 될 수 있다.
앰플리파이어부(120)는 광전 변환부(110)에서 생성된 전하에 따른 전류를 입력받고, 이를 증폭하여 출력한다. 앰플리파이어부(120)는 광전 변환부(110)에서 생성된 전하에 따른 전류가 입력되는 입력단자와 입력된 전류를 증폭하여 출력하는 출력단자를 가지는 앰플리파이어(122) 및 앰플리파이어(122)의 입력단자와 출력 단자에 연결되어, 광전 변환부(110)에서 생성된 전하에 따른 전류를 충전 또는 방전하는 피드백 커패시터()를 포함할 수 있다. 즉, 앰플리파이어부(120)는 CTIA(capacitive transimpedance amplifier)로 구현될 수 있다.
앰플리파이어부(120)의 앰플리파이어(122)는 복수의 트랜지스터로 구성될 수 있다. 이때, 복수의 트랜지스터는 n-MOS 트랜지스터 또는 p-MOS 트랜지스터가 될 수 있으며, 이에 따라 앰플리파이어(122)는 CMOS(complementary metal-oxide semiconductor) 회로로 구현될 수 있다.
리셋 트랜지스터(RS)는 픽셀(100) 외부로부터 입력되는 리셋 신호(RST)에 따라 동작한다. 리셋 트랜지스터(RS)는 픽셀(100) 외부로부터 리셋 신호(RST)가 입력되면 온(on) 상태가 되고, 피드백 커패시터()를 방전시킬 수 있으며, 광전 변환부(110)를 구성하는 포토 다이오드의 바이어스 전압을 초기화 상태로 리셋시킬 수 있다. 리셋 트랜지스터(RS)는 픽셀(100) 외부로부터 리셋 신호(RST)가 입력되지 않으면 오프(off) 상태가 되고, 피드백 커패시터()를 충전시킬 수 있다.
셀렉트 트랜지스터(SS)는 픽셀(100) 외부로부터 입력되는 셀렉트 신호(SEL)에 따라 동작한다. 셀렉트 트랜지스터(SS)는 외부로부터 셀렉트 신호(SEL)가 입력되면 온(on) 상태가 되고, 앰플리파이어부(120)의 출력을 픽셀(100) 외부로 전달할 수 있다. 셀렉트 트랜지스터(SS)는 외부로부터 셀렉트 신호(SEL)가 입력되지 않으면 오프(off) 상태가 되고, 앰플리파이어부(120)의 출력을 픽셀(100) 외부로 전달할 수 없다.
한편, 하나의 기판상에 광전 변환부(110)와 앰플리파이어부(120)를 함께 형성하는 단일 집적화(monolithic integraion)를 하는 경우, 먼저 CMOS(complementary metal-oxide semiconductor) 회로로 구현되는 앰플리파이어부(120)를 기판상에 형성하고, 이후에 포토 다이오드(photodiode)로 구현되는 광전 변환부(110)를 형성한다. 기판상에 포토 다이오드를 형성하기 위한 공정 온도 조건과 CMOS 회로를 형성하기 위한 공정 온도 조건이 다르기 때문이다. 하지만, 기판상에 CMOS 회로를 형성한 후, 포토 다이오드 형성을 위한 에픽택시얼(epitaxial) 공정을 수행하면, 에픽택시얼 공정에서의 열처리로 인하여 기판상에 형성된 n-MOS 트랜지스터 또는 p-MOS 트랜지스터의 채널(channel) 내의 도펀트(dopant)가 확산(diffusion)되어, 문턱 전압 값이 MOS 트랜지스터의 설계시의 문턱 전압 값에서 벗어나게 되는 문턱 전압 변화(shift) 현상이 발생할 수 있다. 이와 같은 문턱 전압 변화 현상은 MOS 트랜지스터의 성능 열화, 더 나아가서, 앰플리파이어부(120)의 성능 열화를 초래하여, 이미지 센서(1000)의 성능을 저하시키는 요인이 된다. 문턱 전압 변화에 따른 MOS 트랜지스터의 성능 열화를 막기 위하여, 문턱 전압 변화가 발생된 MOS 트랜지스터의 바이어스 전압을 보상해 주는 것이 필요하다.
다시 도 1을 참조하면, 본 발명의 일 실시예에 따른 이미지 센서(1000)는 보상부(200)를 포함할 수 있다. 보상부(200)는 앞서 설명한 문턱 전압 변화에 따른 트랜지스터의 성능 열화를 막기 위하여, 문턱 전압 변화가 발생된 트랜지스터의 바이어스 전압을 보상해주는 역할을 한다.
보상부(200)는 픽셀 어레이(10)의 각 픽셀(100)에 구현되어 있는 앰플리파이어부(120)를 구성하는 복수의 트랜지스터에 적어도 하나의 보상 전압을 인가할 수 있다. 이를 위하여 보상부(200)는 각 픽셀(100)의 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 연결될 수 있다. 이하, 도 3 내지 도 6을 참조하여, 본 발명의 다양한 실시예에 따른 이미지 센서를 설명한다.
도 3은 본 발명의 제 1 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 도 3에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 발명과 관련된 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 3을 참조하면, 픽셀 어레이(10)를 구성하는 복수의 픽셀(100) 중 어느 하나와 보상부(200)의 연결을 나타내고 있다.
픽셀(100)은 광전 변환부(110), 앰플리파이어(122), 피드백 커패시터()(124), 그리고 외부 신호(RST, SEL)에 따라 동작하는 스위칭 트랜지스터들(M5, M6)를 포함할 수 있다.
광전 변환부(110)는 픽셀에 입사되는 빛을 수광하여 광전 변환에 따른 전하를 생성한다. 광전 변환부(110)는 도 3에 도시된 바와 같이 포토 다이오드(photodiode)가 될 수 있다. 광전 변환부(110)는 앰플리파이어(122)의 입력 단자에 연결될 수 있다.
앰플리파이어(122)는 광전 변환부(110)에서 생성된 전하에 따른 전류가 입력되는 입력단자와 입력된 전류를 증폭하여 출력하는 출력단자를 가진다. 앰플리파이어(122)는 복수의 트랜지스터로 구성될 수 있으며, 복수의 트랜지스터는 n-MOS 트랜지스터 또는 p-MOS 트랜지스터가 될 수 있다. 도 3을 참조하면, M1과 M2는 n-MOS 트랜지스터이고, M3와 M4는 p-MOS 트랜지스터이다. 즉, 앰플리파이어(122)는 CMOS(complementary metal-oxide semiconductor) 회로로 구현될 수 있다. 특히, 앰플리파이어(122)는 캐스코드(cascode) CMOS(complementary metal-oxide semiconductor) 인버터일 수 있다.
피드백 커패시터()(124)는 앰플리파이어(122)의 입력단자와 출력 단자에 연결되어, 광전 변환부(110)에서 생성된 전하에 따른 전류를 충전 또는 방전할 수 있다. 앰플리파이어(122)와 피드백 커패시터()(124)는 앰플리파이어부(120)를 형성하며, 이는 CTIA(capacitive transimpedance amplifier)를 구현할 수 있다.
M5 트랜지스터는 리셋 트랜지스터로써, 픽셀(100) 외부로부터 입력되는 리셋 신호(RST)에 따라 피드백 커패시터()를 방전 또는 충전시킬 수 있으며, 광전 변환부(110)를 구성하는 포토 다이오드의 바이어스 전압을 초기화 상태로 리셋시킬 수 있다. 리셋 트랜지스터(M5)는 앰플리파이어(122)의 입력단자와 출력 단자에 연결되어, 피드백 커패시터()와 병렬로 연결될 수 있다.
M6 트랜지스터는 셀렉트 트랜지스터로써, 픽셀(100) 외부로부터 입력되는 셀렉트 신호(SEL)에 따라, 앰플리파이어부(120)의 출력을 픽셀(100) 외부로 전달하거나 차단할 수 있다.
앰플리파이어(122)를 구성하지 않는 M5 트랜지스터 및 M6 트랜지스터는 열처리 공정에 의해 트랜지스터의 문턱 전압이 변화하더라도, 선형 영역(linear region)에서 작동하는 트랜지스터이므로, 픽셀 회로의 동작에 큰 영향을 미치지 않는다. 하지만, 앰플리파이어(122)를 구성하는 M1 내지 M4 트랜지스터는 포화 영역(saturation region)에서 작동하는 트랜지스터이므로, 픽셀 회로의 동작에 영향을 미칠 수 있다. 이하, M1 내지 M4 트랜지스터의 역할 및 연결 관계를 설명한다.
M1 트랜지스터는 증폭(amplifying) 트랜지스터로써, 게이트 전극이 앰플리파이어(122)의 입력 단자와 연결되어 있다. 즉, 증폭(amplifying) 트랜지스터의 게이트 전극은 광전 변환부에서 생성된 전하에 따른 전류가 입력된다. M1 트랜지스터의 소스 전극은 접지되어 있고, 드레인 전극은 M2 트랜지스터의 소스 전극과 연결된다.
M2 트랜지스터와 M3 트랜지스터는 공통 게이트(common gate) 트랜지스터로써, 각각의 드레인 전극이 앰플리파이어(122)의 출력 단자에 연결되어 있다.
M4 트랜지스터는 전류 소스(current source) 트랜지스터로써, 드레인 전극은 M3 트랜지스터의 소스 전극과 연결되고, 소스 전극은 VDD와 연결된다.
한편, 앰플리파이어(122)를 구성하는 복수의 트랜지스터는 도 2에 도시된 바와 달리, 4개 이상일 수 있다. 예를 들어, 이득 값을 높이기 위하여 공통 게이트(common gate) 트랜지스터를 더 추가할 수 있다.
앞서 설명한 바와 같이, 앰플리파이어(122)를 구성하는 M1 내지 M4 트랜지스터들은 같은 기판상에 광전 변환부(110)를 형성할 때의 열처리 공정으로 인하여 설계시와는 다른 문턱 전압 변화가 발생하고, 이에 따라 트랜지스터의 열화 및 이미지 센서의 성능 저하를 초래하게 한다. 따라서, 앰플리파이어(122)를 구성하는 M1 내지 M4 트랜지스터들의 문턱 전압 변화를 보상부(200)는 다음과 같은 방식으로 보상해 줄 수 있다.
증폭(amplifying) 트랜지스터인 M1 트랜지스터의 경우, 게이트 전극이 앰플리파이어(122)의 입력 단자와 연결되어 있어, 광전 변환부(110)에서 생성된 전하에 따른 전류가 입력되므로 게이트 전극의 바이어스 전압을 제어하는 것이 곤란하다. 따라서, 증폭(amplifying) 트랜지스터인 M1 트랜지스터의 경우, 바디(body) 전극을 그라운드(ground)에 연결하는 대신 바디 전극에 제 1 보상 전압을 인가하여 문턱 전압 변화를 보상해주는 방식을 사용할 수 있다. 바디(body) 전극에 인가하는 제 1 보상 전압과 증폭(amplifying) 트랜지스터인 M1 트랜지스터의 문턱 전압 간에는 다음과 같은 수식이 성립한다.
여기서, 는 증폭(amplifying) 트랜지스터인 M1 트랜지스터의 제 1 보상 전압 에 의해 보상된 문턱 전압이다. 은 M1 트랜지스터의 보상 전 문턱 전압이다. 은 M1 트랜지스터의 설계에 이용되는 값으로서 상수이고, 도 M1 트랜지스터 설계시의 특정 전압 값으로 역시 상수이다.
위 식에서 알 수 있듯이, 증폭(amplifying) 트랜지스터인 M1 트랜지스터의 제 1 보상 전압 이 증가할수록 보상된 문턱 전압 는 감소하고, 반대로, 증폭(amplifying) 트랜지스터인 M1 트랜지스터의 제 1 보상 전압 이 감소할수록 보상된 문턱 전압 는 증가하는 관계에 있다. 따라서, 제 1 보상 전압 을 조정해 줌으로써, 증폭(amplifying) 트랜지스터인 M1 트랜지스터의 문턱 전압 변화를 보상해 줄 수 있다.
공통 게이트(common gate) 트랜지스터인 M2 트랜지스터 및 M3 트랜지스터의 경우, 게이트 전극에 제 2 보상 전압과 제 3 보상 전압을 각각 인가하는 방식을 사용할 수 있다.
보상부(200)는 공통 게이트(common gate) 트랜지스터인 M2 트랜지스터의 게이트 전극에 인가하는 제 2 보상 전압을 다음과 같은 식에 따라 결정할 수 있다. 다만, 제 2 보상 전압을 결정하는 식이 이에 한정되는 것은 아니다.
여기서, 는 공통 게이트(common gate) 트랜지스터인 M2 트랜지스터의 제 2 보상 전압이다. 은 M2 트랜지스터와 연결된 M1 트랜지스터의 드레인-소스 전압이다. 는 M2 트랜지스터의 드레인-소스 전압이다. 는 M2 트랜지스터의 보상 전 문턱 전압이다.
보상부(200)는 공통 게이트(common gate) 트랜지스터인 M3 트랜지스터의 게이트 전극에 인가하는 제 3 보상 전압을 다음과 같은 식에 따라 결정할 수 있다. 다만, 제 3 보상 전압을 결정하는 식이 이에 한정되는 것은 아니다.
여기서, 는 공통 게이트(common gate) 트랜지스터인 M3 트랜지스터의 제 3 보상 전압이다. 는 M4 트랜지스터의 소스 전극에 입력되는 전원 전압이다. 는 M3 트랜지스터의 드레인-소스 전압이다. 는 M3 트랜지스터와 연결된 M4 트랜지스터의 드레인-소스 전압이다. 는 M3 트랜지스터의 보상 전 문턱 전압이다.
전류 소스(current source) 트랜지스터인 M4 트랜지스터의 경우, 게이트 전극에 제 4 보상 전압을 인가하는 방식을 사용할 수 있다.
보상부(200)는 전류 소스(current source) 트랜지스터인 M4 트랜지스터의 게이트 전극에 인가하는 제 4 보상 전압을 다음과 같은 식에 따라 결정할 수 있다. 다만, 제 4 보상 전압을 결정하는 식이 이에 한정되는 것은 아니다.
여기서, 는 전류 소스(current source) 트랜지스터인 M4 트랜지스터의 제 4 보상 전압이다. 는 M4 트랜지스터의 소스 전극에 입력되는 전원 전압이다. 는 M4 트랜지스터의 드레인-소스 전압이다. 는 M4 트랜지스터의 보상 전 문턱 전압이다.
보상부(200)는 앰플리파이어(122)를 구성하는 복수의 트랜지스터 각각의 보상 전압을 이상에서 살펴본 바와 같이 결정하고, 앰플리파이어(122)를 구성하는 복수의 트랜지스터 각각에 대해 서로 다른 보상 전압을 인가할 수 있다. 따라서, 보상부(200)는 앰플리파이어(122)를 구성하는 복수의 트랜지스터 각각에 대해 보상 전압을 가변적으로 인가하기 위하여 복수의 가변 전압원을 포함할 수 있다. 각각의 가변 전압원은 앰플리파이어(122)를 구성하는 각각의 트랜지스터와 연결될 수 있다. 보상부(200)는 보다 능동적으로 보상 전압을 생성하여 인가하기 위하여, 이하, 도 4에서와 같은 형태로 구현될 수 있다. 이하, 도 4를 참조하여 상세히 설명한다.
도 4는 본 발명의 제 2 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 도 4에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 발명과 관련된 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다. 이하, 도 3에서 설명한 내용과 중복되는 내용에 대해서는 그 설명을 생략한다.
도 4를 참조하면, 보상부(200)는 전원부(210), 제어부(220), 더미부(230)를 포함할 수 있다.
전원부(210)는 제어부(220)에서 결정된 보상 전압을 생성하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터에 인가할 수 있다.
제어부(220)는 복수의 더미 트랜지스터를 포함하는 더미부(230)를 이용하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각의 보상 전압을 결정할 수 있다. 즉, 제어부(220)는 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는, 복수의 더미 트랜지스터를 이용하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각의 보상 전압을 결정할 수 있다.
더미부(230)는 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는, 복수의 더미 트랜지스터를 포함할 수 있다. 더미 트랜지스터는 앰플리파이어부(120)를 구성하는 트랜지스터의 문턱 전압 변화를 측정하기 위하여 사용되는 트랜지스터이다. 보상부(200)는 각 픽셀(100)의 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는 더미 트랜지스터를 별도로 구비하여, 앰플리파이어부(120)를 구성하는 복수의 트랜지스터의 실제 문턱 전압 변화를 측정하는데 이용할 수 있다.
도 5는 본 발명의 제 3 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 도 5에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 발명과 관련된 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다.
도 5를 참조하면, 픽셀 어레이(10)를 구성하는 복수의 픽셀(100) 중 어느 하나와 보상부(200)의 연결을 나타내고 있다.
픽셀(100)은 광전 변환부(110), 앰플리파이어(122), 피드백 커패시터()(124), 그리고 외부 신호(RST, SEL)에 따라 동작하는 스위칭 트랜지스터들(M5, M6, M7)를 포함할 수 있다. 특히, 앰플리파이어(122)를 구성하는 복수의 트랜지스터(M1, M2, M3, M4) 중 일부 트랜지스터(M3, M4)는 픽셀의 기판 외부에 위치할 수 있다.
광전 변환부(110)는 픽셀에 입사되는 빛을 수광하여 광전 변환에 따른 전하를 생성한다. 광전 변환부(110)는 도 5에 도시된 바와 같이 포토 다이오드(photodiode)가 될 수 있다. 광전 변환부(110)는 앰플리파이어(122)의 입력 단자에 연결될 수 있다.
앰플리파이어(122)는 광전 변환부(110)에서 생성된 전하에 따른 전류가 입력되는 입력단자와 입력된 전류를 증폭하여 출력하는 출력단자를 가진다. 앰플리파이어(122)는 복수의 트랜지스터로 구성될 수 있으며, 복수의 트랜지스터는 n-MOS 트랜지스터 또는 p-MOS 트랜지스터가 될 수 있다. 도 5를 참조하면, M1과 M2는 n-MOS 트랜지스터이고, M3와 M4는 p-MOS 트랜지스터이다. 즉, 도 5의 앰플리파이어(122)는 CMOS(complementary metal-oxide semiconductor) 회로로 구현될 수 있다. 특히, 앰플리파이어(122)는 캐스코드(cascode) CMOS(complementary metal-oxide semiconductor) 인버터일 수 있다.
피드백 커패시터()(124)는 앰플리파이어(122)의 입력단자와 출력 단자에 연결되어, 광전 변환부(110)에서 생성된 전하에 따른 전류를 충전 또는 방전할 수 있다. 앰플리파이어(122)와 피드백 커패시터()(124)는 앰플리파이어부(120)를 형성하며, 이는 CTIA(capacitive transimpedance amplifier)를 구현할 수 있다.
M5 트랜지스터는 리셋 트랜지스터로써, 픽셀(100) 외부로부터 입력되는 리셋 신호(RST)에 따라 피드백 커패시터()를 방전 또는 충전시킬 수 있으며, 광전 변환부(110)를 구성하는 포토 다이오드의 바이어스 전압을 초기화 상태로 리셋시킬 수 있다. 리셋 트랜지스터(M5)는 앰플리파이어(122)의 입력단자와 출력 단자에 연결되어, 피드백 커패시터()와 병렬로 연결될 수 있다.
M6, M7 트랜지스터는 셀렉트 트랜지스터로써, 픽셀(100) 외부로부터 입력되는 셀렉트 신호(SEL)에 따라, 앰플리파이어부(120)의 출력을 픽셀(100) 외부로 전달하거나 차단할 수 있다.
앰플리파이어(122)를 구성하지 않는 M5 트랜지스터, M6 트랜지스터, 및 M7 트랜지스터는 열처리 공정에 의해 트랜지스터의 문턱 전압이 변화하더라도, 선형 영역(linear region)에서 작동하는 트랜지스터이므로, 픽셀 회로의 동작에 큰 영향을 미치지 않는다. 하지만, 앰플리파이어(122)를 구성하는 M1 내지 M4 트랜지스터는 포화 영역(saturation region)에서 작동하는 트랜지스터이므로, 픽셀 회로의 동작에 영향을 미칠 수 있다.
도 3과 달리, p-MOS 트랜지스터인 M3 트랜지스터 및 M4 트랜지스터가 픽셀(100)의 기판상에 위치하지 않고, 픽셀(100)의 기판 외부에 위치할 수 있다. 대신, M7 트랜지스터를 M2 트랜지스터의 드레인 전극과 앰플리파이어(122)의 출력 단자 사이에 위치시킨다. M3 트랜지스터와 M4 트랜지스터가 픽셀(100)의 기판 위부에 위치하므로, 픽셀(100)의 수광 면적이 증가할 수 있다.
M1 트랜지스터는 증폭(amplifying) 트랜지스터이고, M2 트랜지스터 및 M3 트랜지스터는 공통 게이트(common gate) 트랜지스터이며, M4 트랜지스터는 전류 소스(current source) 트랜지스터이다. 공통 게이트(common gate) 트랜지스터 중 M3 트랜지스터와 전류 소스(current source) 트랜지스터인 M4 트랜지스터가 픽셀의 기판 외부에 위치할 수 있다.
도 3에서 설명한 바와 같이, 광전 변환부(110) 형성시의 열처리 공정으로 인하여 발생하는 앰플리파이어부를 구성하는 트랜지스터의 문턱 전압 변화를 보상하기 위하여, 보상부(200)는 앰플리파이어부를 구성하는 복수의 트랜지스터 중 적어도 하나에 문턱 전압 변화를 보상하는 보상 전압을 인가할 수 있다.
증폭(amplifying) 트랜지스터인 M1 트랜지스터의 경우, 보상부(200)는 바디(body) 전극을 그라운드(ground)에 연결하는 대신 바디 전극에 제 1 보상 전압을 인가하여 문턱 전압 변화를 보상해줄 수 있다. 공통 게이트(common gate) 트랜지스터인 M2 트랜지스터 및 M3 트랜지스터의 경우, 보상부(200)는 게이트 전극에 제 2 보상 전압과 제 3 보상 전압을 각각 인가하여 문턱 전압 변화를 보상해 줄 수 있다. 전류 소스(current source) 트랜지스터인 M4 트랜지스터의 경우, 보상부(200)는 게이트 전극에 제 4 보상 전압을 인가하여 문턱 전압 변화를 보상해 줄 수 있다.
보상부(200)는 앰플리파이어(122)를 구성하는 복수의 트랜지스터 각각에 대해 서로 다른 보상 전압을 인가할 수 있다. 따라서, 보상부(200)는 앰플리파이어(122)를 구성하는 복수의 트랜지스터 각각에 대해 보상 전압을 가변적으로 인가하기 위하여 복수의 가변 전압원을 포함할 수 있다. 각각의 가변 전압원은 앰플리파이어(122)를 구성하는 각각의 트랜지스터와 연결될 수 있다. 보상부(200)는 보다 능동적으로 보상 전압을 생성하여 인가하기 위하여, 이하, 도 6에서와 같은 형태로 구현될 수 있다. 이하, 도 6을 참조하여 상세히 설명한다.
도 6은 본 발명의 제 4 실시예에 따른 이미지 센서를 설명하기 위한 도면이다. 도 6에 도시된 구성요소들 외에 다른 범용적인 구성요소들이 더 포함될 수 있음을 본 발명과 관련된 기술 분야에서 통상의 지식을 가진 자라면 이해할 수 있다. 이하, 도 5에서 설명한 내용과 중복되는 내용에 대해서는 그 설명을 생략한다.
도 6을 참조하면, 보상부(200)는 전원부(210), 제어부(220), 더미부(230)를 포함할 수 있다.
전원부(210)는 제어부(220)에서 결정된 보상 전압을 생성하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터에 인가할 수 있다.
제어부(220)는 복수의 더미 트랜지스터를 포함하는 더미부(230)를 이용하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각의 보상 전압을 결정할 수 있다. 즉, 제어부(220)는 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는, 복수의 더미 트랜지스터를 이용하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각의 보상 전압을 결정할 수 있다.
더미부(230)는 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는, 복수의 더미 트랜지스터를 포함할 수 있다. 더미 트랜지스터는 앰플리파이어부(120)를 구성하는 트랜지스터의 문턱 전압 변화를 측정하기 위하여 사용되는 트랜지스터이다. 보상부(200)는 각 픽셀(100)의 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는 더미 트랜지스터를 별도로 구비하여, 앰플리파이어부(120)를 구성하는 복수의 트랜지스터의 실제 문턱 전압 변화를 측정하는데 이용할 수 있다.
도 7은 본 발명의 일 실시예에 따른 이미지 센서를 구동하는 방법을 설명하기 위한 흐름도이다. 이하 생략된 내용이더라도, 본 발명의 일 실시예에 따른 이미지 센서와 관련하여 이상에서 기술된 내용은 본 발명의 일 실시예에 따른 이미지 센서를 구동하는 방법에도 적용될 수 있다.
본 발명의 일 실시예에 따라, 광전 변환에 따른 전하를 생성하는 광전 변환부(110)와 광전 변환부(110)에서 생성된 전하에 따른 전류를 증폭하는 앰플리파이어부(120)가 각각의 픽셀(100)에 포함된 픽셀 어레이(10)를 구비하는 이미지 센서(1000)를 구동하는 방법은 다음과 같은 과정을 포함할 수 있다.
각 픽셀(100)에 광전 변환부(100) 형성시의 열처리 공정으로 인하여 발생하는, 앰플리파이어부를 구성하는 트랜지스터의 문턱 전압 변화를 보상하기 위하여, 보상부(200)는 각 픽셀(100)에 포함된 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 중 적어도 하나에, 문턱 전압 변화를 보상하는 보상 전압을 인가한다.(S 710)
이때, 앰플리파이어부(120)는 증폭(amplifying) 트랜지스터, 공통 게이트(common gate) 트랜지스터, 및 전류 소스(current source) 트랜지스터와 같은 복수의 트랜지스터로 구성될 수 있다. 앰플리파이어부(120)는 앰플리파이어(122)와 앰플리파이어(122)의 양단에 연결된 피드백 커패시터(124)를 포함할 수 있다. 앰플리파이어(122)는 캐스코드(cascode) CMOS(complementary metal-oxide semiconductor) 인버터일 수 있다. 공통 게이트(common gate) 트랜지스터 중 일부 트랜지스터와 전류 소스(current source) 트랜지스터는 픽셀(100)의 기판 외부에 위치할 수 있다.
증폭(amplifying) 트랜지스터의 경우, 보상부(200)는 바디(body) 전극을 그라운드(ground)에 연결하는 대신 바디 전극에 제 1 보상 전압을 인가하여 문턱 전압 변화를 보상해줄 수 있다. 공통 게이트(common gate) 트랜지스터의 경우, 보상부(200)는 게이트 전극에 제 2 보상 전압 및 제 3 보상 전압을 각각 인가하여 문턱 전압 변화를 보상해 줄 수 있다. 전류 소스(current source) 트랜지스터의 경우, 보상부(200)는 게이트 전극에 제 4 보상 전압을 인가하여 문턱 전압 변화를 보상해 줄 수 있다. 보상부(200)는 앰플리파이어(122)를 구성하는 복수의 트랜지스터 각각에 대해 서로 다른 보상 전압을 인가할 수 있다. 이하, 도 8을 참조하여 보상 전압을 인가하는 구체적인 실시예를 설명한다.
도 8은 본 발명의 일 실시예에 따른 이미지 센서를 구동하는 방법에서 보상 전압을 인가하는 단계를 설명하기 위한 상세 흐름도이다.
보상부(200)는 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는, 복수의 더미 트랜지스터를 이용하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각의 보상 전압을 결정한다.(S 810) 더미 트랜지스터는 앰플리파이어부(120)를 구성하는 트랜지스터의 문턱 전압 변화를 측정하기 위하여 사용되는 트랜지스터이다. 보상부(200)는 각 픽셀(100)의 앰플리파이어부(120)를 구성하는 복수의 트랜지스터 각각에 대응되는 더미 트랜지스터를 별도로 구비하여, 앰플리파이어부(120)를 구성하는 복수의 트랜지스터의 실제 문턱 전압 변화를 측정하는데 이용할 수 있다.
보상부(200)는 결정된 보상 전압을 생성하여 앰플리파이어부(120)를 구성하는 복수의 트랜지스터에 인가한다.(S 820)
다시 도 7을 참조하면, 각 픽셀에서 광전 변환부(110)는 광전 변환에 따른 전하를 생성한다.(S 720) 광전 변환부(110)는 적어도 하나의 광전 변환 소자로 구성될 수 있다. 광전 변환 소자는 포토 다이오드(photodiode)가 될 수 있다.
각 픽셀에서 앰플리파이어부(120)는 광전 변환에 따라 생성된 전하에 따른 전류를 증폭한다.(S 730) 증폭된 전류는 각각의 픽셀(100)에 연결된 라인을 통하여 외부로 출력된다. 앰플리파이어부(120)는 광전 변환부(110)에서 생성된 전하에 따른 전류가 입력되는 입력단자와 입력된 전류를 증폭하여 출력하는 출력단자를 가지는 앰플리파이어(122) 및 앰플리파이어(122)의 입력단자와 출력 단자에 연결되어, 광전 변환부(110)에서 생성된 전하에 따른 전류를 충전 또는 방전하는 피드백 커패시터를 포함할 수 있다.
이제까지 본 발명에 대하여 그 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
10 ... 픽셀 어레이
100 ... 픽셀
110 ... 광전 변환부
120 ... 앰플리파이어부
122 ... 앰플리파이어
124 ... 피드백 커패시터
200 ... 보상부
210 ... 전원부
220 ... 제어부
230 ... 더미부
1000 ... 이미지 센서
100 ... 픽셀
110 ... 광전 변환부
120 ... 앰플리파이어부
122 ... 앰플리파이어
124 ... 피드백 커패시터
200 ... 보상부
210 ... 전원부
220 ... 제어부
230 ... 더미부
1000 ... 이미지 센서
Claims (20)
- 픽셀 어레이를 구비하는 이미지 센서에 있어서,
각 픽셀에서, 광전 변환에 따른 전하를 생성하는 광전 변환부;
상기 각 픽셀에서, 상기 생성된 전하에 따른 전류를 증폭하는 앰플리파이어부; 및
상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 적어도 하나에, 문턱 전압 변화를 보상하는 보상 전압을 인가하는 보상부;
를 포함하는 이미지 센서. - 제 1 항에 있어서,
상기 보상부는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 증폭(amplifying) 트랜지스터의 바디 전극에 제 1 보상 전압을 인가하는 이미지 센서. - 제 1 항에 있어서,
상기 보상부는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 공통 게이트(common gate) 트랜지스터의 게이트 전극에 제 2 보상 전압을 인가하는 이미지 센서. - 제 1 항에 있어서,
상기 보상부는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 전류 소스(current source) 트랜지스터의 게이트 전극에 제 3 보상 전압을 인가하는 이미지 센서. - 제 1 항에 있어서,
상기 보상부는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 각각에 대해 서로 다른 보상 전압을 인가하는 이미지 센서. - 제 1 항에 있어서,
상기 보상부는,
상기 앰플리파이어부를 구성하는 복수의 트랜지스터 각각에 대응되는, 복수의 더미 트랜지스터를 포함하는 더미부;
상기 복수의 더미 트랜지스터를 이용하여 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 각각의 보상 전압을 결정하는 제어부; 및
상기 제어부에서 결정된 보상 전압을 생성하여 상기 앰플리파이어부를 구성하는 복수의 트랜지스터에 인가하는 전원부;
를 포함하는 이미지 센서. - 제 1 항에 있어서,
상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 일부 트랜지스터는 상기 픽셀의 기판 외부에 위치하는 이미지 센서. - 제 1 항에 있어서,
상기 앰플리파이어부는,
상기 복수의 트랜지스터로 구성되고, 상기 광전 변환부에서 생성된 전하에 따른 전류가 입력되는 입력단자와 상기 입력된 전류를 증폭하여 출력하는 출력단자를 가지는 앰플리파이어; 및
상기 앰플리파이어의 상기 입력단자와 상기 출력단자에 연결되어, 상기 광전 변환부에서 생성된 전하에 따른 전류를 충전 또는 방전하는 피드백 커패시터;
를 포함하는 이미지 센서. - 제 8 항에 있어서,
상기 앰플리파이어는 캐스코드(cascode) CMOS(complementary metal-oxide semiconductor) 인버터인 이미지 센서. - 제 1 항에 있어서,
상기 문턱 전압 변화는 상기 각 픽셀에 상기 광전 변환부 형성시의 열처리 공정으로 인하여 발생하는 이미지 센서. - 광전 변환에 따른 전하를 생성하는 광전 변환부와 상기 생성된 전하에 따른 전류를 증폭하는 앰플리파이어부가 각각의 픽셀에 포함된 픽셀 어레이를 구비하는 이미지 센서를 구동하는 방법에 있어서,
각 픽셀에 포함된 앰플리파이어부를 구성하는 복수의 트랜지스터 중 적어도 하나에, 문턱 전압 변화를 보상하는 보상 전압을 인가하는 단계;
상기 각 픽셀에서 광전 변환에 따른 전하를 생성하는 단계; 및
상기 각 픽셀에서 상기 생성된 전하에 따른 전류를 증폭하는 단계;
를 포함하는 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 보상 전압을 인가하는 단계는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 증폭(amplifying) 트랜지스터의 바디 전극에 제 1 보상 전압을 인가하는 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 보상 전압을 인가하는 단계는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 공통 게이트(common gate) 트랜지스터의 게이트 전극에 제 2 보상 전압을 인가하는 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 보상 전압을 인가하는 단계는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 전류 소스(current source) 트랜지스터의 게이트 전극에 제 3 보상 전압을 인가하는 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 보상 전압을 인가하는 단계는 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 각각에 대해 서로 다른 보상 전압을 인가하는 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 보상 전압을 인가하는 단계는,
상기 앰플리파이어부를 구성하는 복수의 트랜지스터 각각에 대응되는, 복수의 더미 트랜지스터를 이용하여 상기 앰플리파이어부를 구성하는 복수의 트랜지스터 각각의 보상 전압을 결정하는 단계; 및
상기 결정된 보상 전압을 생성하여 상기 앰플리파이어부를 구성하는 복수의 트랜지스터에 인가하는 단계;
를 포함하는 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 앰플리파이어부를 구성하는 복수의 트랜지스터 중 일부 트랜지스터는 상기 픽셀의 기판 외부에 위치하는 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 앰플리파이어부는,
상기 복수의 트랜지스터로 구성되고, 상기 광전 변환부에서 생성된 전하에 따른 전류가 입력되는 입력단자와 상기 입력된 전류를 증폭하여 출력하는 출력단자를 가지는 앰플리파이어; 및
상기 앰플리파이어의 상기 입력단자와 상기 출력단자에 연결되어, 상기 광전 변환부에서 생성된 전하에 따른 전류를 충전 또는 방전하는 피드백 커패시터;
를 포함하는 이미지 센서를 구동하는 방법. - 제 18 항에 있어서,
상기 앰플리파이어는 캐스코드(cascode) CMOS(complementary metal-oxide semiconductor) 인버터인 이미지 센서를 구동하는 방법. - 제 11 항에 있어서,
상기 문턱 전압 변화는 상기 각 픽셀에 상기 광전 변환부 형성시의 열처리 공정으로 인하여 발생하는 이미지 센서를 구동하는 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130126702A KR102093343B1 (ko) | 2013-10-23 | 2013-10-23 | 이미지 센서 및 이미지 센서를 구동하는 방법 |
PCT/KR2014/009956 WO2015060643A1 (ko) | 2013-10-23 | 2014-10-22 | 이미지 센서 및 이미지 센서를 구동하는 방법 |
US15/031,538 US9942501B2 (en) | 2013-10-23 | 2014-10-22 | Image sensor and method for driving image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130126702A KR102093343B1 (ko) | 2013-10-23 | 2013-10-23 | 이미지 센서 및 이미지 센서를 구동하는 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150047005A true KR20150047005A (ko) | 2015-05-04 |
KR102093343B1 KR102093343B1 (ko) | 2020-03-25 |
Family
ID=52993168
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130126702A KR102093343B1 (ko) | 2013-10-23 | 2013-10-23 | 이미지 센서 및 이미지 센서를 구동하는 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9942501B2 (ko) |
KR (1) | KR102093343B1 (ko) |
WO (1) | WO2015060643A1 (ko) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7163028B2 (ja) | 2015-05-13 | 2022-10-31 | アブリンクス エン.ヴェー. | Cd3反応性に基づくt細胞リクルートポリペプチド |
AU2016259792B2 (en) | 2015-05-13 | 2019-07-25 | Ablynx N.V. | T cell recruiting polypeptides based on TCR alpha/beta reactivity |
US9961292B1 (en) * | 2017-01-31 | 2018-05-01 | Omnivision Technologies, Inc. | Imaging sensor with amplifier having variable bias and increased output signal range |
US11017194B2 (en) | 2017-11-02 | 2021-05-25 | Novatek Microelectronics Corp. | Image sensing apparatus |
KR20210128147A (ko) * | 2020-04-16 | 2021-10-26 | 에스케이하이닉스 주식회사 | 이미지 센싱 장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070008264A (ko) * | 2005-07-13 | 2007-01-17 | 삼성전기주식회사 | 이미지 센서 어레이 |
KR20110003187A (ko) * | 2009-07-03 | 2011-01-11 | 삼성모바일디스플레이주식회사 | 광 센싱 회로, 이를 포함하는 터치 패널, 및 광 센싱 회로의 구동 방법 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6252462B1 (en) | 1999-06-30 | 2001-06-26 | Raytheon Company | Capacitor transimpedance amplifier ( CTIA) with shared load |
WO2002091736A1 (fr) * | 2001-04-27 | 2002-11-14 | Honda Giken Kogyo Kabushiki Kaisha | Unite de correction de sortie d'un capteur d'image |
US7436038B2 (en) | 2002-02-05 | 2008-10-14 | E-Phocus, Inc | Visible/near infrared image sensor array |
GB0216075D0 (en) | 2002-07-11 | 2002-08-21 | Qinetiq Ltd | Photodetector circuits |
US7551059B2 (en) | 2005-01-06 | 2009-06-23 | Goodrich Corporation | Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range |
KR100815243B1 (ko) * | 2006-08-04 | 2008-03-19 | 한국과학기술원 | Cmos 이미지 센서의 단위 픽셀 |
KR100864179B1 (ko) * | 2006-12-28 | 2008-10-17 | 전자부품연구원 | 씨모스 이미지 센서 및 이미지 데이타 처리방법 |
JP2009238985A (ja) | 2008-03-27 | 2009-10-15 | Kyushu Institute Of Technology | 半導体撮像素子およびその製造方法 |
KR101475285B1 (ko) * | 2010-08-12 | 2014-12-23 | 연세대학교 산학협력단 | 씨모스 이미지 센서 및 그것의 동작 방법 |
KR101294386B1 (ko) * | 2011-04-13 | 2013-08-08 | 엘지이노텍 주식회사 | 픽셀, 픽셀 어레이 및 픽셀 어레이를 포함하는 이미지센서 |
-
2013
- 2013-10-23 KR KR1020130126702A patent/KR102093343B1/ko active IP Right Grant
-
2014
- 2014-10-22 US US15/031,538 patent/US9942501B2/en active Active
- 2014-10-22 WO PCT/KR2014/009956 patent/WO2015060643A1/ko active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070008264A (ko) * | 2005-07-13 | 2007-01-17 | 삼성전기주식회사 | 이미지 센서 어레이 |
KR20110003187A (ko) * | 2009-07-03 | 2011-01-11 | 삼성모바일디스플레이주식회사 | 광 센싱 회로, 이를 포함하는 터치 패널, 및 광 센싱 회로의 구동 방법 |
Also Published As
Publication number | Publication date |
---|---|
US9942501B2 (en) | 2018-04-10 |
WO2015060643A1 (ko) | 2015-04-30 |
US20160277696A1 (en) | 2016-09-22 |
KR102093343B1 (ko) | 2020-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102337970B1 (ko) | 샘플-앤드-홀드 기반 시간적 대비 비전 센서 | |
KR101696410B1 (ko) | 이미지 센서 및 그 동작 방법 | |
US4819071A (en) | Solid state imaging apparatus | |
US9942501B2 (en) | Image sensor and method for driving image sensor | |
US9478568B2 (en) | Photoelectric conversion device having two switch elements | |
US6914228B2 (en) | Solid-state imaging device | |
US7772537B2 (en) | Linear distributed pixel differential amplifier having mirrored inputs | |
US11323639B2 (en) | Image sensor and operation method thereof | |
US9479116B2 (en) | Capacitive trans-impedance amplifier circuit with charge injection compensation | |
US7626460B2 (en) | Low noise, low power and high bandwidth capacitive feedback trans-impedance amplifier with differential FET input and bipolar emitter follower feedback | |
US6849845B2 (en) | Low power integrating circuit for use with a photodetector and optical sensor including such an integrating circuit | |
KR102065198B1 (ko) | 펄스형 전자기 방사 검출 디바이스 | |
US7005626B2 (en) | Ultra low voltage CMOS image sensor architecture | |
Sun et al. | A novel readout integrated circuit with a dual-mode design for single-and dual-band infrared focal plane array | |
US11521994B2 (en) | Open circuit voltage photodetector | |
US9497402B2 (en) | Image lag mitigation for buffered direct injection readout with current mirror | |
US7573017B2 (en) | Pixel sensors using nonlinear capacitance with logarithmic characteristics | |
JP2004165911A (ja) | トランジスタの駆動方法 | |
US7858912B2 (en) | Ultra low voltage CMOS image sensor architecture | |
CN108377349A (zh) | 混合键合的图像传感器的反馈电容器和读取方法 | |
KR20220124484A (ko) | 이미지 센싱 장치 | |
US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
US20140131778A1 (en) | Wide Bias Background Subtraction Pixel Front-End with Short Protection | |
EP4243281A1 (en) | Transimpedance amplifiers | |
CN219718185U (zh) | 电子器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |