KR20070008264A - 이미지 센서 어레이 - Google Patents

이미지 센서 어레이 Download PDF

Info

Publication number
KR20070008264A
KR20070008264A KR1020050063353A KR20050063353A KR20070008264A KR 20070008264 A KR20070008264 A KR 20070008264A KR 1020050063353 A KR1020050063353 A KR 1020050063353A KR 20050063353 A KR20050063353 A KR 20050063353A KR 20070008264 A KR20070008264 A KR 20070008264A
Authority
KR
South Korea
Prior art keywords
transistor
image sensor
photodiode
drive transistor
signal
Prior art date
Application number
KR1020050063353A
Other languages
English (en)
Other versions
KR100691190B1 (ko
Inventor
박득희
최원태
강신재
고주열
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050063353A priority Critical patent/KR100691190B1/ko
Publication of KR20070008264A publication Critical patent/KR20070008264A/ko
Application granted granted Critical
Publication of KR100691190B1 publication Critical patent/KR100691190B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은 이미지 센서의 증폭기 및 이득 차이에 의해서 나타나는 고정 패턴 노이즈를 효과적으로 감소시킬 수 있는 이미지 센서 어레이에 관한 것으로서, 본 발명에 의한 이미지 센서 어레이는, 포토다이오드와, 상기 포토 다이오드에 연결되어 소스 팔로워로 동작하는 드라이브 트랜지스터와, 상기 드라이브 트랜지스터와 직렬로 연결되어 선택신호를 인가받으면 턴온되어 상기 드라이브 트랜지스터를 동작시키는 셀렉트 트랜지스터를 포함하는 다수의 이미지 센서; 및 상기 다수의 이미지 센서에 공통으로 연결되고, 각 이미지 센서의 드라이브 트랜지스터 및 셀렉트 트랜지스터와 차동 결합되며 상기 선택신호에 동기한 스위칭제어신호가 인가되는 공통 입력단을 포함하여, 상기 다수 이미지 센서중 선택신호가 인가된 이미지센서의 드라이브 트랜지스터 및 셀렉트 트랜지스터를 제1입력단으로, 상기 공통 입력단을 제2입력단으로 하는 연산증폭기를 구성하는 공통 출력부를 포함하여 이루어진다.
이미지 센서, CIS, 고정 패턴 노이즈(FPN), 연산증폭기, 버퍼, 오프셋

Description

이미지 센서 어레이{Image Censor Array}
도 1은 이미지 센싱을 위한 픽셀 어레이 및 그 주변 장치를 나타낸 블럭도이다.
도 2는 종래의 픽셀 이미지 센서의 회로도이다.
도 3은 종래의 다른 픽셀 이미지 센서의 회로도이다.
도 4는 본 발명에 의한 이미지 센서 어레이의 회로도이다.
도 5는 본 발명에 의한 이미지 센서 어레이의 다른 회로도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100a, 100b: 이미지 센서 200: 공통 출력부
PD: 포토 다이오드 M1: 리셋 트랜지스터
M2: 드라이브 트랜지스터 M3: 셀렉트 트랜지스터
M4, M5, M8: 제1~제3 PMOS 트랜지스터
M6, M7: 제1,2 NMOS 트랜지스터
I1, I2: 전류 소스(current source)
본 발명은 이미지 센서 어레이에 관한 것으로서, 더욱 상세하게는 고정 패턴 노이즈를 효과적으로 감소시킬 수 있는 이미지 센서 어레이에 관한 것이다.
이미지 센서는 빛이 컬러 필터를 통해 광 도전체로 들어오면 빛의 파장과 세기에 따라서 광 도전체에서 발생하는 전자-정공이 가변되고, 이를 신호 처리 가능한 레벨의 전압신호로 출력하는 소자이다. 이미지센서는 방식에 따라서 CCD(Charge Coupled Device)형 이미지센서와 CMOS형 이미지센서로 구분된다.
CCD형 이미지 센서는 수광부에서 발생한 전자를 CCD를 이용하여 전달하여 마지막단에서 전압형태로 변환하기 때문에 노이즈 특성은 우수하지만 고가이며, 고화질 디지털 카메라 및 캠코더에 주로 사용된다.
CMOS 이미지센서는 각각의 수광부에서 발생한 전자를 전압으로 변환하고 이를 마지막 단까지 전달하는 방식으로, 신호가 약하고 잡음이 유입될 경로가 많다는 단점이 있으나, 최근 반도체 공정 기술이 발달하면서, CDS(Correlated Double Sampling) 방식을 사용하여 잡음을 감소시킬 수 있는 방법이 개발되면서, 디지털 카메라, 카메라 기능을 갖는 모바일 폰, PC 카메라 등, 그 사용범위가 확대되고 있다.
보통 이미지 센서는 단위 화소로 사용되며, 소정 규격의 이미지를 얻기 위해서는 다수의 이미지 센서를 소정의 열과 행으로 배치된 이미지 센서 어레이가 사용된다.
도 1은 카메라 등에 구현되는 픽셀 어레이 및 그 주변 장치를 나타낸 것으로서, 다수의 이미지 센서가 행렬로 배치되어 리셋 신호에 의해 동시에 리셋하는 픽셀 어레이(10)를 구성하고, 열 선택신호와 전달 신호에 따라서 상기 픽셀 어레이(10)의 이미지 센서를 열(row) 단위로 활성화하는 열 디코더(11)와, 상기 열 디코더(11)에 의해 활성화된 픽셀 어레이(10)의 각 이미지센서에서 발생한 전압을 행 단위로 샘플링하여 출력하는 행 샘플링 회로 및 멀티플렉서(12)와, 상기 행 샘플링 회로 및 멀티플렉서(12)로부터 출력된 전압을 디지털 데이터로 변환하는 아날로그-디지털 변환기(14)와, 정해진 순서에 따라서 상기 열 디코더(11) 및 행 샘플링 회로 및 멀티플렉서(12)를 제어하는 카운터(13)로 이루어진다.
상기 픽셀 어레이(10)에 있어서, 동일한 행에 속하는 이미지 센서의 출력라인은 공통으로 연결되어 상기 행 샘플링 회로 및 멀티플렉서(12)에 연결되어, 상기 열 디코더(11)의 동작에 의해 선택된 열의 이미지센서에서 발생한 전압이 행 샘플링 회로 및 멀티플렉서(12)를 거쳐 출력된다.
그리고, 상기 픽셀 어레이(10)에 구비되는 각 이미지 센서는 도 2 또는 도 3과 같이 구성된다.
도 2에 보인 이미지센서는, 빛에 반응하여 용량 값이 변화되는 포토 다이오드(PD)와, 리셋 신호에 의해 상기 포토 다이오드(PD)를 리셋시켜 다음 판독 처리를 가능케하는 리셋 트랜지스터(M1)와, 상기 포토 다이오드(PD)에 저장된 전기신호에 의하여 소스 팔로워 (source follower)로 동작하는 드라이브 트랜지스터(M2)와, 열 선택신호에 따라서 동작하여 상기 드라이브 트랜지스터(M2)에서 생성된 전압을 출 력시키는 셀렉트 트랜지스터(M3)를 포함한다.
즉, 리셋 신호(Rx)를 인가하여 리셋 트랜지스터(M1)가 일정 시간 동안 온 되면, 수광된 빛의 파장이나 세기에 비례한 량의 전류가 포토 다이오드(PD)에서 발생하고, 열 선택신호(S)에 의해 턴 온하는 셀렉트 트랜지스터(M3)에 의해서 상기 드라이브 트랜지스터(M2)에 의해 전압 신호로 변환되어 출력되어 상기 도 1의 행 샘플링 회로 및 멀티플렉서(12)로 출력된다. 상기 도 2에 보인 이미지 센서는 3개의 CMOS 트랜지스터만으로 구현되기 때문에 보통 3TR 이미지 센서라 한다.
이때, 상기 포토다이오드(PD)와 드라이브 트랜지스터(M2)의 사이에 전달 신호에 따라서 포토 다이오드(PD)에 저장된 전기신호를 증폭하여 드라이브 트랜지스터(M2)로 전달하는 트랜스퍼 트랜지스터를 더 포함할 수 있으며, 이 경우, 4개의 CMOS 트랜지스터가 이용되므로 4TR 이미지 센서라 한다.
상기 픽셀 어레이는 사이즈를 줄이기 위해서 상술한 3TR 혹은 4TR 이미지 센서가 주로 사용되지만, 이외에도 여러 구조의 이미지 센서가 제안되었다.
도 3은 다른 구조의 이미지센서로서, 상기 도 2의 이미지센서의 드라이브 트랜지스터(M2) 대신에 연산증폭기(OP1)을 이용한 것으로서, 빛에 반응하여 용량 값이 변화되는 포토 다이오드(PD)와, 리셋 신호에 의해 상기 포토 다이오드(PD)를 리셋시켜 다음 판독 처리가 가능하도록 하는 리셋 트랜지스터(M1)와, 상기 포토 다이오드(PD)에 생성된 전하를 증폭하여 전압신호로 변환하기 위한 연산증폭기(OP1)과, 열 선택신호에 따라서 동작하여 연산증폭기(OP1)로부터 전압신호가 출력되도록 하는 셀렉트 트랜지스터(M3)로 이루어진다.
그런데, 상술한 구조의 이미지 센서를 이용하여 픽셀 어레이를 구현하는 경우, 각각의 이미지센서 간에 공정 편차가 발생할 수 있기 때문에, 공정 산포에 기인하는 고정 패턴 노이즈 (Fixed Pattern Noise, 이하 FPN이라 함)를 유발시킨다.
FPN은 디바이스에 기인한 출력 값의 변동 및 이미지 센서를 가로지르는 상호 접속 부정합(mismatch)에 의해 초래된 가시적인 결합으로서, FPN의 가장 주요한 요인은 증폭기들 간의 오프셋 및 이득 차이이다.
이러한 FPN을 감소시키기 위해서, 기존에는 도 1의 아날로그-디지털 변환기로부터 출력된 디지털 영상 데이터를 이미지 프로세싱에 의하여 처리하거나, 이미지 센서 어레이의 컬럼 신호 출력단 측에 별도의 노이즈 제거 회로를 구비시키고 있으나, 이러한 기존의 방식의 별도의 추가 구성이 증가한다는 문제점이 있으며, 효과적인 노이즈 감소 효과를 얻기 어려웠다.
더불어, 기존에 사용되는 CDS(Correlated Doubled Sampling) 방식은 오프셋 차이에 의한 FPN을 줄일 수 있으나, 센서간의 이득 차이에 의한 FPN은 줄일 수 없다.
본 발명은 상술한 종래의 문제점을 해결하기 위하여 제안된 것으로서, 그 목적은 이미지 센서의 증폭기 및 이득 차이에 의해서 나타나는 고정 패턴 노이즈를 효과적으로 감소시킬 수 있는 이미지 센서 어레이를 제공하는 것이다.
상술한 목적을 달성하기 위한 구성수단으로서, 본 발명에 의한 이미지 센서 어레이는, 포토다이오드와, 상기 포토 다이오드에 연결되어 소스 팔로워로 동작하는 드라이브 트랜지스터와, 상기 드라이브 트랜지스터와 직렬로 연결되어 선택신호를 인가받으면 턴온되어 상기 드라이브 트랜지스터를 동작시키는 셀렉트 트랜지스터를 포함하는 다수의 이미지 센서; 및 상기 다수의 이미지 센서에 공통으로 연결되고, 각 이미지 센서의 드라이브 트랜지스터 및 셀렉트 트랜지스터와 차동 결합되며 상기 선택신호에 동기한 스위칭제어신호가 인가되는 공통 입력단을 포함하여, 상기 다수 이미지 센서중 선택신호가 인가된 이미지센서의 드라이브 트랜지스터 및 셀렉트 트랜지스터를 제1입력단으로, 상기 공통 입력단을 제2입력단으로 하는 연산증폭기를 구성하는 공통 출력부를 포함하는 것을 특징으로 한다.
또한, 본 발명에 의한 이미지 센서 어레이에 있어서, 상기 공통 출력부는, 상기 다수 이미지 센서의 각 드라이브 트랜지스터와 전원단 사이에 구비되는 제1 PMOS 트랜지스터; 자신의 게이트가 상기 제1 PMOS 트랜지스터의 게이트 및 자신의 드레인에 동시에 연결되는 상기 제2 PMOS 트랜지스터; 상기 제2 PMOS 트랜지스터의 드레인에 직렬로 연결되는 제1 NMOS 트랜지스터; 상기 제1NMOS 트랜지스터의 드레인에 직렬로 연결되고 게이트로 제어신호(S/W 신호)가 입력되는 제2 NMOS 트랜지스터; 상기 제2 NMOS 트랜지스터(M7)의 드레인과 각 이미지 센서의 셀렉트 트랜지스터에 공통으로 연결되는 제1 전류 소스; 상기 드라이브 트랜지스터와 제1 PMOS 트랜지스터의 접점에 게이트가 연결되고, 전원단에 소스가 연결되고 상기 제1 NMOS 트랜지스터의 게이트와 드레인이 연결되는 제3 PMOS 트랜지스터; 및 상기 제3 PMOS 트랜지스터의 드레인과 접지 사이에 구비되는 제2 전류 소스를 포함하고, 상기 제3 PMOS 트랜지스터의 드레인이 이미지 센서 어레이의 출력단(OUT)으로 연결되는 것을 특징으로 한다.
더하여, 본 발명에 의한 이미지 센서 어레이에 있어서, 상기 공통 출력부는 상기 제3 PMOS 트랜지스터의 드레인과 제1 NMOS 트랜지스터의 게이트 사이에 피드백단을 더 구비하여, 출력신호의 이득 및 스케일을 조정할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 의한 이미지 센서 어레이에 대하여 설명한다.
도 4는 본 발명에 의한 이미지 센서 어레이의 구성을 나타낸 회로도이다.
도 4를 참조하면, 본 발명에 의한 이미지 센서 어레이는, 복수의 트랜지스터를 통해 수광부에서 발생한 전자를 전압으로 변환하여 출력단으로 전달하는 다수의 이미지 센서(100a, 100b)와, 상기 각 이미지 센서(100a, 100b)의 출력단에 공통으로 연결되며 상기 각 이미지 센서(100a, 100b)에 구비된 복수의 트랜지스터와 결합하여 연산증폭회로를 구성하는 공통 출력부(200)로 이루어진다.
상기 다수의 이미지 센서(100a, 100b)는 일반적으로 사용되고 있는 CMOS 이미지 센서(CMOS Image Sensor; CIS)로서, 가장 기본적인 3TR 구조뿐만 아니라 4TR 구조 및 상기 3TR, 4TR 구조를 개선한 어떠한 이미지 센서라도 사용가능하다.
더 구체적으로 설명하면, 각 이미지 센서(100a, 100b)는 빛에 반응하여 전자 가 생성되는 포토 다이오드(PD)와, 리셋 신호에 의해 상기 포토 다이오드(PD)를 리셋시켜 다음 판독 처리를 할 수 있게 하는 리셋 트랜지스터(M1)와, 소스 팔로워 (source follower)로 동작하여 상기 포토 다이오드(PD)에서 생성된 전하를 전압 신호로 출력하는 드라이브 트랜지스터(M2)와, 선택신호에 따라서 동작하여 상기 드라이브 트랜지스터(M2)에서 생성된 전압을 출력하는 셀렉트 트랜지스터(M3)를 포함한다.
이외에, 이미지 센서(100a, 100b)는 센서의 성능 향상을 위하여, 상기 포토다이오드(PD)와 드라이브 트랜지스터(M2)의 사이에 전달 신호에 따라서 포토 다이오드(PD)에 저장된 전기신호를 증폭하여 드라이브 트랜지스터(M2)로 전달하는 트랜스퍼 트랜지스터, 및/또는 센서의 다이내믹 레인지를 확장하기 위해 상기 트랜스퍼 트랜지스터와 드라이브 트랜지스터(M2)의 사이에 구비되어 포토 다이오드(PD)에 축적된 전하를 전달받아 저장하는 플로팅 디퓨전(FD)을 더 포함할 수 있으며, 그 외에 다른 소자들도 더 구비될 수 있다. 이때, 본 발명에 의한 이미지 센서 어레이에 구비되는 이미지 센서는, 포토 다이오드(PD)와, 드라이브 트랜지스터(M2)와, 셀렉트 트랜지스터(M3)는 반드시 구비하고 있어야 한다.
공통 출력부(200)는 상기 다수의 이미지 센서(100a, 100b)의 출력측에 공통으로 연결되는 것으로서, 상기 이미지 센서(100a, 100b) 내에 구비된 일부 CMOS 트랜지스터들, 즉, 전압 신호를 출력하기 위한 드라이브 트랜지스터(M2) 및 셀렉트 트랜지스터(M3)와 결합하여 연산증폭회로를 구현하게 된다.
더 구체적으로 상기 공통 출력부(200)는, 상기 다수 이미지 센서(100a, 100b)의 드라이브 트랜지스터(M2)와 전원단(Vdd) 사이에 구비되는 제1 PMOS 트랜지스터(M4)와, 자신의 게이트가 상기 제1 PMOS 트랜지스터(M4)의 게이트 및 자신의 드레인에 동시에 연결되는 상기 제2 PMOS 트랜지스터(M5)와, 상기 제2 PMOS 트랜지스터(M5)의 드레인에 직렬로 연결되는 제1 NMOS 트랜지스터(M6)와, 상기 제1NMOS 트랜지스터의 드레인에 직렬로 연결되고 게이트로 상기 제어신호(S/W 신호)가 입력되는 제2 NMOS 트랜지스터(M7)와, 상기 제2 NMOS 트랜지스터(M7)의 드레인과 각 이미지 센서(100a, 100b)의 셀렉트 트랜지스터(M3)에 공통으로 연결되는 제1 전류 소스(I1)와, 상기 드라이브 트랜지스터(M2)와 제1 PMOS 트랜지스터(M4)의 접점에 게이트가 연결되고 전원단에 소스단이 연결되고 상기 제1 NMOS 트랜지스터(M6)의 게이트와 드레인이 연결되는 제3 PMOS 트랜지스터(M8)와, 상기 제3 PMOS 트랜지스터(M8)의 드레인과 접지 사이에 구비되는 제2 전류 소스(I2)를 포함하며, 상기 제3 PMOS 트랜지스터(M8)의 드레인이 이미지 센서 어레이의 출력단(OUT)으로 연결된다.
상술한 공통 출력부(200)에 구비된 제1~제3 PMOS 트랜지스터(M4, M5, M8)와 제1,2 NMOS 트랜지스터(M6, M7) 및 제1,2 전류 소스(I1, I2)는 각 이미지 센서(100a, 100b)의 드라이브 트랜지스터(M2) 및 셀렉트 트랜지스터(M3)와 결합하여, 연산증폭기(Operational Amplifier)를 구성한다. 상기 구성된 연산증폭기는 버퍼로서 동작하여 상기 드라이브 트랜지스터(M2)로부터 발생한 전압을 출력단(OUT)으로 전달한다.
이때, 공정 산포에 의해 발생하는 고정 패턴 노이즈 (FPN)는 해당 이미지 센서(100a, 100b)의 드라이브 트랜지스터(M1) 및 셀렉트 트랜지스터(M3)와, 상기 공 통 출력부(200)의 제1,2 NMOS 트랜지스터(M6,M7)의 부정합(mismatch)에 의해 발생되는 오프셋 크기로 나타나며, 이러한 오프셋 크기는 상기 제1~제3 PMOS 트랜지스터(M4, M5, M8), 제1,2 NMOS 트랜지스터(M6, M7), 제1,2 전류 소스(I1, I2), 드라이브 트랜지스터(M2) 및 셀렉트 트랜지스터(M3)에 의해 구현된 연산증폭기의 이득에 반비례하므로, CMOS 트랜지스터들 간의 부정합에 의한 효과가 매우 작아지게 되며, 결국 출력단(OUT)에서 나타나는 고정 패턴 노이즈의 감소 효과를 얻을 수 있게 된다.
이러한 작용은 이하에서 설명될 본 발명에 의한 이미지 센서 어레이의 작용으로부터 더 쉽게 이해될 수 있다.
본 발명에 의한 이미지 센서 어레이에 있어서, 다수의 이미지 센서(100a, 100b)들은 각각 입력되는 선택신호(S1~Sn)에 따라서 센싱 전압을 발생시키는데, 이때, 각 이미지 센서(100a, 100b)들의 선택신호(S1~Sn)는 소정 순서에 따라서 인가되어, 일정 간격으로 선택된 한 이미지 센서(100a, 100b)에서 센싱 전압이 발생한다. 이에, 상기 공통 출력부(200)는 한번에 하나의 이미지 센서(100a, 100b)와 전기적으로 결합한다.
더불어, 상기 공통 출력부(200)의 제2 NMOS 트랜지스터(M7)의 게이트로 인가되는 제어신호(S/W)는 상기 이미지 센서(100a, 100b)들의 선택 신호(S1~Sn)들이 발생될 때마다 동시에 인가되어, 상기 제2 NMOS 트랜지스터(M7)을 온 시킨다.
참고로, 상기 다수 이미지 센서(100a, 100b)의 리셋 신호(R)는 동시에 인가 되는 것으로서, 다수 이미지 센서(100a, 100b)의 센싱 전압을 모두 출력한 후 인가되어, 다음 센싱 전압의 출력을 준비하기 위한 것이다.
따라서, 본 발명에 의한 이미지 센서 어레이는, 리셋 신호(R)가 인가되어 각 이미지 센서(100a, 100b)들의 리셋 트랜지스터(M1)가 일정 시간 동안 온 된 후, 포토 다이오드(PD)에서 입사된 빛에 반응하여 전하가 생성되고, 이는 셀렉트 신호(S1~Sn)가 인가되는 경우 드라이브 트랜지스터(M2)를 통해 전압 형태로 변환되어 출력된다.
따라서, 셀렉트 신호(S1)가 온 된 경우, 해당하는 이미지센서(100a)의 드라이브 트랜지스터(M2)와 셀렉트 트랜지스터(M3)와 공통 출력부(200)의 회로가 결합하여 연산 증폭기를 구성하며, 따라서, 상기 이미지 센서(100a)의 포토 다이오드(PD)에서 생성된 전하는 상기 이미지센서(100a)의 드라이브 트랜지스터(M2)와 셀렉트 트랜지스터(M3)와 공통 출력부(200)의 회로로 구현된 연산증폭기의 이득에 대응하는 전압신호로 변환되어 출력단(OUT)으로 전달된다.
마찬가지로, 셀렉트 신호(Sn)가 온 된 경우, 해당하는 이미지 센서(100b)의 드라이브 트랜지스터(M2)와 셀렉트 트랜지스터(M3)와 공통 출력부(200)의 회로가 결합하여 연산 증폭기를 구성하며, 따라서, 상기 이미지 센서(100a)의 포토 다이오드(PD)에서 생성된 전하는 상기 이미지센서(100b)의 드라이브 트랜지스터(M2)와 셀렉트 트랜지스터(M3)와 공통 출력부(200)의 회로로 구현된 연산증폭기의 이득에 대응하는 전압신호로 변환되어 출력단(OUT)으로 전달된다.
상기에서, 서로 다른 이미지 센서(100a)(100b)의 공정 산포에 기인한 FPN은 드라이브 트랜지스터(M2) 및 셀렉트 트랜지스터(M3)와, 공통 출력단(200)의 제1,2 NMOS 트랜지스터(M6,M7)의 오프셋 크기로 나타나며, 상기 오프셋 크기는 해당 연산증폭기의 이득에 비교할때 매우 작은 신호이기 때문에, 각 이미지 센서(100a,100b)간에 나타나는 공정 편차는 출력신호에 큰 영향을 미치지 못하게 된다.
더하여, 본 발명에 의한 이미지 센서 어레이는, 모든 이미지 센서(100a),(100b)들을 공통의 버퍼로 묶어 센싱 전압을 출력시킴으로써, 다수 이미지 센서(100a),(100b)들간의 이득 차이를 최소화할 수 있다.
더하여, 본 발명에 의한 이미지 센서 어레이는 도 5에 도시된 바와 같이 구성될 수 있다.
도 5를 참조하면, 본 발명에 의한 이미지 센서 어레이에 있어서, 상기 공통 출력부(200)는 출력신호를 입력단으로 피드백하는 피드백단(210)을 더 구비할 수 있다. 상기 피드백단(210)은 출력단(out)과 연산증폭회로의 입력단에 해당하는 제1 NMOS 트랜지스터(M6)의 게이트를 연결하며, 이때, 상기 피드백단(210)의 임피던스값을 조정함에 의하여, 출력신호를 더 큰 이득으로 증폭하거나, 출력파형을 로그 스케일로 변경하여, 이미지 센서의 동적 범위(dynamic range)를 확장시킬 수 있다.
상기 피드백단(210)은 일반적으로 저항 혹은 캐패시터 등의 수동 소자로 구현된다.
상기와 같이, 공통 출력부(200)는 피드백단(210)을 더 포함함으로써, 단순한 버퍼만이 아니라 증폭기 혹은 로그 스케일 회로로 확장될 수 있다.
상술한 바와 같이, 본 발명은 이미지 센서 어레이를 구현하는데 있어서, 다수 이미지 센서에 구비된 일부 CMOS 트랜지스터를 연산증폭기의 구성 요소로 이용하여, 공정 산포에 의한 고정 패턴 노이즈가 연산증폭기의 오프셋으로 나타나도록 함으로서, 고정 패턴 노이즈를 제거할 수 있는 우수한 효과가 있다.

Claims (6)

  1. 포토다이오드와, 상기 포토 다이오드에 연결되어 소스 팔로워로 동작하는 드라이브 트랜지스터와, 상기 드라이브 트랜지스터와 직렬로 연결되어 선택신호를 인가받으면 턴온되어 상기 드라이브 트랜지스터를 동작시키는 셀렉트 트랜지스터를 포함하는 다수의 이미지 센서; 및
    상기 다수의 이미지 센서에 공통으로 연결되며, 각 이미지 센서의 드라이브 트랜지스터 및 셀렉트 트랜지스터와 차동 결합되며 상기 선택신호에 동기한 스위칭제어신호가 인가되는 공통 입력단을 포함하여, 상기 다수 이미지 센서중 선택신호가 인가된 이미지센서의 드라이브 트랜지스터 및 셀렉트 트랜지스터를 제1입력단으로, 상기 공통 입력단을 제2입력단으로 하여 상기 포토 다이오드에 생성된 전자를 전압신호로 변환하여 출력단으로 출력하는 연산증폭기를 구성하는 공통 출력부를 포함하는 것을 특징으로 하는 이미지 센서 어레이.
  2. 제1항에 있어서, 상기 공통 출력부는
    상기 출력단으로 출력되는 신호를 상기 공통 입력단으로 피드백하는 피드백단을 더 포함하는 것을 특징으로 하는 이미지 센서 어레이.
  3. 제1항에 있어서, 상기 공통 출력부는
    상기 다수 이미지 센서의 각 드라이브 트랜지스터와 전원단 사이에 구비되는 제1 PMOS 트랜지스터;
    자신의 게이트가 상기 제1 PMOS 트랜지스터의 게이트 및 자신의 드레인에 동시에 연결되는 상기 제2 PMOS 트랜지스터;
    상기 제2 PMOS 트랜지스터의 드레인에 직렬로 연결되는 제1 NMOS 트랜지스터;
    상기 제1NMOS 트랜지스터의 드레인에 직렬로 연결되고 게이트로 제어신호(S/W 신호)가 입력되는 제2 NMOS 트랜지스터;
    상기 제2 NMOS 트랜지스터의 드레인과 각 이미지 센서의 셀렉트 트랜지스터에 공통으로 연결되는 제1 전류 소스;
    상기 드라이브 트랜지스터와 제1 PMOS 트랜지스터의 접점에 게이트가 연결되고, 전원단에 소스단이 연결되고 상기 제1 NMOS 트랜지스터의 게이트와 드레인이 연결되는 제3 PMOS 트랜지스터; 및
    상기 제3 PMOS 트랜지스터의 드레인과 접지 사이에 구비되는 제2 전류 소스를 포함하고,
    상기 제3 PMOS 트랜지스터의 드레인이 이미지 센서 어레이의 출력단(OUT)으로 연결되는 것을 특징으로 하는 이미지 센서 어레이.
  4. 제3항에 있어서, 상기 공통 출력부는
    상기 출력단(OUT)과 제1 NMOS 트랜지스터의 게이트 사이에 구비되는 피드백단을 더 포함하는 것을 특징으로 하는 이미지 센서 어레이.
  5. 제1항에 있어서, 상기 다수의 이미지센서는
    전원단과 상기 포토 다이오드의 사이에 구비되고 리셋 신호에 의해 온되어 상기 포토 다이오드의 전위를 기준 전위로 회복시키는 리셋 트랜지스터를 더 포함하는 것을 특징으로 하는 이미지 센서 어레이.
  6. 제5항에 있어서, 상기 다수의 이미지 센서는
    상기 포토 다이오드와 드라이브 트랜지스터의 게이트 사이에 구비되고 전달신호에 따라서 온되어 포토 다이오드에서 생성된 전하를 드라이브 트랜지스터로 전달하는 트랜스퍼 트랜지스터를 더 포함하는 것을 특징으로 하는 이미지 센서 어레이.
KR1020050063353A 2005-07-13 2005-07-13 이미지 센서 어레이 KR100691190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050063353A KR100691190B1 (ko) 2005-07-13 2005-07-13 이미지 센서 어레이

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050063353A KR100691190B1 (ko) 2005-07-13 2005-07-13 이미지 센서 어레이

Publications (2)

Publication Number Publication Date
KR20070008264A true KR20070008264A (ko) 2007-01-17
KR100691190B1 KR100691190B1 (ko) 2007-03-09

Family

ID=38010507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050063353A KR100691190B1 (ko) 2005-07-13 2005-07-13 이미지 센서 어레이

Country Status (1)

Country Link
KR (1) KR100691190B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853195B1 (ko) * 2007-04-10 2008-08-21 삼성전자주식회사 이미지 센서
KR100924663B1 (ko) * 2006-07-20 2009-11-03 애드바센스 테크놀로지스 (2004) 리미티드 픽셀을 판독하고 픽셀에 기록하는 방법 및 픽셀 판독 능력및 픽셀 기록 능력을 갖는 디바이스
KR20150047005A (ko) * 2013-10-23 2015-05-04 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법
KR20180108561A (ko) * 2016-02-03 2018-10-04 소니 주식회사 액티브 리셋 회로를 갖는 화상 센서 및 전자 장치, 및 그의 동작 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101397090B1 (ko) * 2012-09-04 2014-05-19 한국과학기술원 Ｃｍｏｓ 이미지 센서 및 그것의 동작 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69910838T2 (de) * 1998-06-17 2004-02-26 Foveon, Inc., Santa Clara Reduzierung von streifenförmigen Störungen in CMOS Bildsensoren
JP3601052B2 (ja) 1999-03-11 2004-12-15 日本電気株式会社 固体撮像装置
JP3734717B2 (ja) * 2001-04-26 2006-01-11 富士通株式会社 イメージセンサ
KR100559451B1 (ko) * 2003-09-17 2006-03-10 한국과학기술원 Ｃｍｏｓ 이미지센서

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924663B1 (ko) * 2006-07-20 2009-11-03 애드바센스 테크놀로지스 (2004) 리미티드 픽셀을 판독하고 픽셀에 기록하는 방법 및 픽셀 판독 능력및 픽셀 기록 능력을 갖는 디바이스
KR100853195B1 (ko) * 2007-04-10 2008-08-21 삼성전자주식회사 이미지 센서
KR20150047005A (ko) * 2013-10-23 2015-05-04 삼성전자주식회사 이미지 센서 및 이미지 센서를 구동하는 방법
KR20180108561A (ko) * 2016-02-03 2018-10-04 소니 주식회사 액티브 리셋 회로를 갖는 화상 센서 및 전자 장치, 및 그의 동작 방법

Also Published As

Publication number Publication date
KR100691190B1 (ko) 2007-03-09

Similar Documents

Publication Publication Date Title
US10531027B2 (en) Backside illuminated global shutter pixel with active reset
JP5506450B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
US9247170B2 (en) Triple conversion gain image sensor pixels
US6919551B2 (en) Differential column readout scheme for CMOS APS pixels
US8896733B2 (en) Imaging system with automatic conversion gain selection
US9277147B2 (en) Multimode pixel readout for enhanced dynamic range
US8841595B2 (en) Image sensor with sample and hold circuitry for addressing time variant noise
US8792033B2 (en) Image pickup apparatus capable of changing operation condition of image sensing device and control method therefor
US8487232B2 (en) Solid state image sensor adapted to remove noise
US9456159B1 (en) Pixels with an active reset circuit in CMOS image sensors
KR20020083416A (ko) Ｘｙ 어드레스형 고체 촬상 장치
CN112291493B (zh) 用于生成高动态范围图像的成像系统和方法
KR20200001165A (ko) 이미지 센서, 픽셀 어레이 및 그 동작 방법
KR100691190B1 (ko) 이미지 센서 어레이
US10972695B2 (en) Image sensors with reduced signal sampling kickback
US10979657B2 (en) Image sensor circuit with reduced noise interference and control method thereof
US7755689B2 (en) Imaging system with low noise pixel array column buffer
US9774808B2 (en) Driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and imaging system
CN108495064B (zh) 像素电路及图像传感器装置
CN115665574A (zh) 一种新型像素电路及降噪方法
CN212572732U (zh) 图像传感器和放大电路
US20030001079A1 (en) Current mode pixel amplifier
TWI842373B (zh) 成像裝置、光電裝置及用於操作成像裝置的方法
CN114467295B (zh) 拍摄元件及拍摄装置
JPH1169231A (ja) センサ出力読み出し回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee