KR20150036169A

KR20150036169A - 타일들 및 파면 병렬 프로세싱

Info

Publication number: KR20150036169A
Application number: KR1020157001793A
Authority: KR
Inventors: 무하메드 제이드 코반; 예-쿠이 왕
Original assignee: 퀄컴 인코포레이티드
Priority date: 2012-06-29
Filing date: 2013-06-28
Publication date: 2015-04-07
Also published as: ES2899642T3; AR092851A1; US20140003531A1; JP2015526969A; PL2868102T3; DK2868102T3; WO2014005087A2; EP2868102A2; TWI520583B; WO2014005087A3; TW201404174A; PT2868102T; JP6174139B2; US9621905B2; HUE056893T2; EP2868102B1; CN104488267B; KR102124225B1; CN104488267A; SI2868102T1

Abstract

본 개시는, 비디오 코더로 하여금 파면 병렬 프로세싱 (WPP), 타일들 및 엔트로피 슬라이스들의 2개 이상을 포함하는 다중 병렬 프로세싱 메카니즘들을 동시에 구현하는 것을 가능하게 할 수도 있는 기법들을 기술한다. 본 개시는, 한번에 하나의 병렬 프로세싱 메카니즘만이 구현될 수 있게 하는 코딩 표준들과 호환될 뿐만 아니라, 하나 보다 많은 병렬 프로세싱 메카니즘이 동시에 구현될 수 있게 할 수도 있는 가능한 향후 코딩 표준들과도 호환되는 시그널링 기법들을 기술한다. 본 개시는 또한 WPP 및 타일들이 동시에 구현되는 것을 가능하게 할 수도 있는 제한들을 설명한다.

Description

타일들 및 파면 병렬 프로세싱 {TILES AND WAVEFRONT PARALLEL PROCESSING}

본 개시는 2012년 6월 29일자로 출원된 U.S. 가출원 61/666,617의 혜택을 주장하며, 그의 전체 내용은 참조에 의해 원용된다.

기술 분야

본 개시는 비디오 코딩에 관한 것이다.

디지털 비디오 능력들은 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템들, 무선 브로드캐스트 시스템들, 개인 휴대정보 단말기 (PDA) 들, 랩탑 또는 데스크탑 컴퓨터들, 태블릿 컴퓨터들, 전자책 단말기, 디지털 카메라들, 디지털 리코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게이밍 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 무선 전화기들, 소위 "스마트 폰", 원격 화상회의 디바이스들, 비디오 스트리밍 디바이스들 등을 포함한, 광범위한 디바이스들에 포함될 수 있다. 디지털 비디오 디바이스들은, MPEG-2, MPEG-4, ITU-T H.263 또는 ITU-T H.264/MPEG-4, Part 10, AVC (Advanced Video Coding) 에 의해 정의되는 표준들, 그리고 현재 개발 중인 HEVC (High Efficiency Video Coding) 표준, 및 그러한 표준들의 확장들에서 설명된 것들과 같은 비디오 압축 기법들을 구현한다. 비디오 디바이스들은, 그러한 비디오 압축기법들을 구현함으로써 보다 효율적으로 디지털 비디오 정보를 송신, 수신, 인코딩, 디코딩, 및/또는 저장할 수도 있다.

비디오 압축 기법들은, 비디오 시퀀스들에 내재하는 중복성 (redundancy) 을 감소시키거나 또는 제거하기 위해 공간 (인트라-화상) 예측 및/또는 시간 (인터-화상) 예측을 수행한다. 블록 기반 비디오 코딩을 위해, 비디오 슬라이스 (즉, 비디오 프레임, 또는 비디오 프레임의 일부) 는 비디오 블록들로 파티셔닝될 수도 있고, 이 비디오 블록들은 트리 블록들, 코딩 유닛 (CU) 들, 및/또는 코딩 노드들로도 지칭될 수도 있다. 화상의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 화상에서의 이웃 블록들에서 참조 샘플들에 대한 공간 예측을 이용하여 인코딩된다. 화상의 인터-코딩된 (P 또는 B) 슬라이스에서의 비디오블록들은 동일한 화상에서 이웃 블록들에 있는 참조 샘플들에 대한 공간 예측, 또는 다른 참조 화상들에서 참조 샘플들에 대한 시간 예측을 이용할 수도 있다. 화상들은 프레임들로 지칭될 수도 있고, 참조 화상들은 참조 프레임들로 지칭될 수도 있다.

공간 예측 또는 시간 예측은 코딩될 블록에 대한 예측 블록을 초래한다. 잔차 데이터는 코딩될 원래 블록과 예측 블록 사이의 픽셀 차이들을 나타낸다. 인터-코딩된 블록은, 예측 블록을 형성하는 참조 샘플들의 블록을 가리키는 모션 벡터, 및 코딩된 블록과 예측 블록 사이의 차이를 표시하는 잔차 데이터에 따라 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가 압축을 위해, 잔차 데이터는 픽셀 도메인에서 변환 도메인으로 변환되어, 잔차 변환 계수들을 초래할 수도 있으며, 다음으로 이들은 양자화될 수도 있다. 초기에 2 차원 어레이로 배열된, 양자화된 변환 계수들은,변환 계수들의 1 차원 벡터를 생성하기 위하여 스캐닝될 수도 있고, 엔트로피 코딩이 적용되어 훨신 더 많은 압축을 달성할 수도 있다.

본 개시는, 비디오 코더로 하여금 파면 병렬 프로세싱 (WPP), 타일들 및 엔트로피 슬라이스들의 2개 이상을 포함하는 다중 병렬 프로세싱 메카니즘들을 동시에 구현하는 것을 가능하게 할 수도 있는 기법들을 기술한다. 본 개시는, 한번에 하나의 병렬 프로세싱 메카니즘만이 구현될 수 있게 하는 코딩 표준들과 호환될 뿐만 아니라, 하나 보다 많은 병렬 프로세싱 메카니즘이 동시에 구현될 수 있게 할 수도 있는 가능한 향후 코딩 표준들과도 호환되는 시그널링 기법들을 기술한다.

하나의 예에서, 비디오 데이터를 디코딩하는 방법은, 하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하는 단계로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하는 단계; 및 상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하는 단계를 포함한다.

또 다른 예에서, 비디오 데이터를 디코딩하는 디바이스는, 하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하는 수단으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하는 수단; 및 상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하는 수단을 포함한다.

또 다른 예에서, 비디오 데이터를 디코딩하는 디바이스는, 파라미터 세트에서 하나 이상의 제 1 비트들을 수신하는 수단으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 수신하는 수단; 및 상기 파라미터 세트에서 하나 이상의 제 2 비트들을 수신하는 수단으로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 수신하는 수단을 포함한다.

또 다른 예에서, 컴퓨터 판독가능 저장 매체는, 하나 이상의 프로세서들에 의해 실행될 때 하나 이상의 프로세서들로 하여금, 하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하게 하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하게 하는 것; 및 상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하게 하는 명령들을 저장한다.

또 다른 예에서, 비디오 데이터를 인코딩하는 방법은, 파라미터 세트에서 하나 이상의 제 1 비트들을 생성하는 단계로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 생성하는 단계; 및 상기 파라미터 세트에서 하나 이상의 제 2 비트들을 생성하는 단계로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 생성하는 단계를 포함한다.

또 다른 예에서, 비디오 데이터를 인코딩하는 디바이스는 비디오 인코더를 포함하고 상기 비디오 인코더는 파라미터 세트에서 하나 이상의 제 1 비트들을 수신하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 수신하고; 및 상기 파라미터 세트에서 하나 이상의 제 2 비트들을 수신하는 것으로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 수신하도록 구성된다.

또 다른 예에서, 비디오 데이터를 인코딩하는 디바이스는, 파라미터 세트에서 하나 이상의 제 1 비트들을 생성하는 수단으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 생성하는 수단; 및 상기 파라미터 세트에서 하나 이상의 제 2 비트들을 생성하는 수단으로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 생성하는 수단을 포함한다.

또 다른 예에서, 컴퓨터 판독가능 저장 매체는, 하나 이상의 프로세서들에 의해서 실행될 때 하나 이상의 프로세서들로 하여금, 파라미터 세트에서 하나 이상의 제 1 비트들을 생성하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 생성하고; 및 상기 파라미터 세트에서 하나 이상의 제 2 비트들을 생성하는 것으로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 생성하게 하는 명령들을 저장한다.

하나 이상의 예들의 상세는 첨부 도면 및 아래의 설명에 제시되어 있다. 다른 특징, 목적 및 이점들은 상세한 설명 및 도면, 그리고 청구항들로부터 분명해질 것이다.

도 1은 본 개시에 기재된 기법들을 이용할 수도 있는 일 예시적인 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2는 파면들로 분할되는 예시적인 화상을 예시하는 개념도이다.
도 3은 프레임의 타일들을 보여주는 개념도이다.
도 4는 예시적인 비트스트림을 예시하는 개념도이다.
도 5는 본 개시의 기법들에 따라 타일들 및 파면 병렬 프로세싱 (WPP) 의 공존을 예시하는 개념도를 보여준다.
도 6은 본 개시에 기재된 기법들을 구현할 수도 있는 예시적인 비디오 인코더를 예시하는 블록도이다.
도 7은 본 개시에 기재된 기법들을 구현할 수도 있는 예시적인 비디오 디코더를 예시하는 블록도이다.
도 8은 본 개시의 기법들을 예시하는 플로우차트이다.

본 개시는, ITU-T VCEG (Video Coding Experts Group) 및 ISO/IEC MPEG (Motion Picture Experts Group) 의 JCT-VC (Joint Collaboration Team on Video Coding) 에 의해 개발되는, 새롭게 출현하는 HEVC (High-Efficiency Video Coding) 표준에서의 다수의 병렬 프로세싱 메카니즘들의 공존을 허용할 수도 있는 설계 기법들을 기술한다. HEVC 를 위한 다양한 제안들은, 파면 병렬 프로세싱 (WPP), 타일들, 및 엔트로피 슬라이스들을 포함한, 여러 병렬 프로세싱 메카니즘들을 구현하지만, 이들 병렬 프로세싱 메카니즘들은 일반적으로 서로 독립적으로 구현된다. 예를 들어, 일련의 비디오 블록들은, WPP 및 타일들 양자 모두를 사용하는 것이 아니라 WPP 또는 타일들 중 하나를 사용하여 인코딩될 수도 있다. 본 개시는 비디오 코더 (예를 들어, 비디오 인코더 또는 비디오 디코더) 로 하여금 HEVC 에 명시된 바처럼 WPP, 타일들, 및 엔트로피 슬라이스들을 사용하여 서로 독립적으로 화상들을 코딩하는 것을 허용하는 한편, 또한 비디오 코더로 하여금 WPP, 타일들, 및 엔트로피 슬라이스들의 2 이상을 동시적으로 인에이블할 수도 있는 HEVC 표준의 가능한 향후 버전들 및 확장들을 구현하는 것을 허용할 수 있는 시그널링 기법들을 도입한다. 하나의 예로서, 본 개시의 기법들을 이용하여, 비디오 코더는, 타일들 및 WPP 중 하나만과는 반대로 타일들 및 WPP 양자 모두를 동시에 구현하도록 구성될 수도 있다.

WPP 를 구현할 때, 비디오 코더 (예를 들어, 비디오 인코더 또는 비디오 디코더) 는 화상을 복수의 파면들로 파티셔닝할 수도 있고, 여기서 각 파면은 화상의 블록들 (예를 들어, 최대 코딩 유닛 (LCU) 들) 의 행에 대응한다. 본 개시 전체에 걸쳐, 파면들은 또한, WPP 서브스트림, WPP 스트림, 또는 파면 서브스트림들로 지칭될 수도 있다. 비디오 코더는 실질적으로 병렬로 파면들을 코딩할 수도 있다. 예를 들어, 비디오 코더는, 화상의 제 1 파면의 블록을, 화상의 제 2 파면의 블록과 병렬로, 코딩할 수도 있다.

일부 예들에서, 비디오 코더는 "서브-스트림" 또는 "서브-슬라이스" 로 지칭되는 더 작은 그룹들 중에서 슬라이스의 코딩 유닛 (CU) 을 분할할 수도 있다. 비디오 코더는 다양한 타입의 서브-스트림들로 슬라이스의 CU 들을 분할할 수도 있다. 예를 들어, 비디오 코더는 복수의 타일들로 슬라이스의 CU 들을 분할할 수도 있다. 비디오 코더는 화상에 대해 2개 이상의 수평 경계들을 그리고 화상에 대해 2개 이상의 수직 경계들을 정의함으로써 CU들을 타일들로 분할할 수도 있다. 수평 경계들은 화상의 상단 및 하단 에지들을 포함할 수도 있다. 수직 경계들은 화상의 좌측 및 우측들을 포함할 수도 있다. 비디오 코더가 타일들을 사용하지 않을 때, 비디오 코더는 래스터 스캔 순서에서 프레임의 트리블록들 전부를 인코딩할 수도 있다. 하지만, 비디오 코더가 타일들을 사용할 때, 비디오 코더는 래스터 스캔 순서에서 타일들을 코딩할 수도 있다. 비디오 코더가 타일을 코딩할 때, 비디오 코더는 래스터 스캔 순서에서 타일내 트리블록 (즉, LCU) 들을 코딩할 수도 있다. 따라서, 비디오 코더는 화상의 트리블록들의 인코딩 순서를 변화시키는데 타일들을 사용할 수도 있다.

HEVC WD 7 에서, 타일들, 파면들 및 엔트로피 슬라이스들의 공존은 허용되지 않는다. 하지만, 본 개시는 2개 이상의 이들 메카니즘들 (예를 들어, 타일들 및 파면들) 의 공존이 가능하게는 비디오 코딩을 향상시킬 수 있고 가능하게는 HEVC 의 향후 버전들 또는 확장들에 추가될 수 있는 경우들이 있을 수도 있음을 고려한다. 따라서, 본 개시는 HEVC 프레임워크 내의 다수의 병렬 프로세싱 메카니즘들의 공존 이용을 지원하는 시그널링 기법들을 기술한다. 본 개시에 도입된 다양한 기법들 중에서, 본 개시는, 타일들이 비디오 데이터의 일부에 대해 인에이블되는 경우 비디오 데이터의 일부에 대한 파라미터 세트에서 하나 이상의 제 1 비트들로 시그널링, WPP 이 비디오 데이터의 일부에 대해 인에이블되는 경우 하나 이상의 제 2 비트들로 시그널링, 및/또는 엔트로피 슬라이스들이 비디오 데이터의 일부에 대해 인에이블되는 경우 하나 이상의 제 3 비트들로 시그널링하기 위한 기법들을 기술한다.

이들 시그널링 기법들은 하나의 병렬 프로세싱 메카니즘 (예를 들어, 타일들, WPP 및 엔트로피 슬라이스들 중 하나) 만으로 비디오 데이터의 코딩을 제한하는 HEVC 버전들과 호환되는 한편, 또한 HEVC 의 향후 버전들 및 확장들이 하나보다 많은 병렬 프로세싱 메카니즘을 동시에 인에이블하는 것을 가능하게 한다. 따라서, HEVC 의 향후 버전들 및 확장들이 하나보다 많은 병렬 프로세싱 메카니즘으로 하여금 동시에 구현될 수 있게 하면, 타일들, WPP 및 엔트로피 슬라이스들을 시그널링하는데 사용된 신택스는 변경될 필요가 없을 수도 있고, 따라서, 향후 버전 또는 확장과 호환되게 비디오 코더를 만들고 가능하게는 심지어 재구성의 필요성 없이 이전 기종과 호환되게 비디오 코더를 만들기 위해 필요한 재구성의 양을 감소시킨다.

HEVC WD7 에서, 타일들 또는 WPP 의 존재가 화상 파라미터 세트 (PPS) 에서 시그널링된다. 2 비트 신택스 엘리먼트가 4개의 가능한 시나리오 - 1) WPP 이 인에이블됨, 2) 타일들이 인에이블됨, 3) 엔트로피 슬라이스들이 인에이블됨, 또는 4) 1-3 중 어느 것도 인에이블되지 않음 중 하나를 식별하는데 사용된다. 다수의 타일들 또는 파면들을 파싱 또는 디코딩하기 위하여, 비디오 디코더는 파면들 또는 타일들과 연관된 인코딩된 신택스 엘리먼트들의 코딩된 슬라이스 NAL (network abstraction layer) 유닛 내 위치들을 결정할 필요가 있을 수도 있다. 즉, 비디오 디코더는 파면들 또는 타일들의 "엔트리 포인트 (entry point)" 들을 결정할 필요가 있을 수도 있다. 예를 들어, 디코더는 제 1 파면 또는 제 1 타일과 연관된 인코딩된 신택스 엘리먼트들이 어디에서 시작되는지, 제 2 파면 또는 타일과 연관된 인코딩된 신택스 엘리먼트들이 어디에서 시작되는지 등등을 결정할 필요가 있을 수도 있다. WD7 에서, 타일들 및 WPP 의 공존이 허용되지 않기 때문에, 슬라이스 헤더에서 시그널링된 엔트리 포인트들의 타입들에 있어서 모호성은 존재하지 않는다. 타일들이 PPS 에서 인에이블되면, 비디오 디코더는 슬라이스 헤더에서의 엔트리 포인트들은 타일 엔트리 포인트들이라는 것을 안다. WPP이 PPS 에서 인에이블되면, 비디오 디코더는 슬라이스 헤더에서의 엔트리 포인트들은 WPP 엔트리 포인트들이라는 것을 안다.

타일들 및 파면의 공존을 효율적으로 가능하게 하기 위하여, 본 개시는, WPP 및 타일들 양자 모두가 인에이블될 때, 타일들이 (슬라이스 헤더를 갖는) 새로운 슬라이스를 시작하는 제한을 구현하는 것을 제안한다. 또한, 본 개시는 타일들 및 WPP 양자 모두가 화상에서 인에이블되는 경우, 각 파면이 타일 내에 있는 것을 제안한다. 타일들 및 WPP 의 공존이 존재하지 않는 경우, 이들 제한들이 부과될 필요가 없고, 기존 기법들이 사용될 수도 있다. 따라서, 본 개시의 기법들에 따르면, 타일들 및 WPP 양자 모두가 화상에서 인에이블되면, 파면들은 타일들에 걸쳐 있지 않고 타일들 내에 존재할 수 있다. 양쪽 모두의 타일들 및 파면들이 화상에 공존하면 슬라이스 헤더들에서 시그널링되는 엔트리 포인트들은 WPP 엔트리 포인트들일 수 있다. 타일들 및 WPP 중 하나만이 화상에서 인에이블되면, 슬라이스 헤더에서 시그널링되는 엔트리 포인트들은 HEVC WD7 사양에서 처럼 PPS 에 나타낸 타일들 또는 WPP 중 어느 하나에 대응할 수 있다.

WPP 및 타일들 양자 모두의 공존을 가능하게 하기 위해서, 본 개시는 또한, 예를 들어, PPS 에서, 타일들 및 WPP 양자 모두가 인에이블되는 것을 시그널링하는 것을 제안한다. 그러한 시그널링은, 예를 들어, WPP 및 타일들 양자 모두의 존재 그리고 단지 타일들 또는 단지 WPP 의 존재를 추가적으로 시그널링할 수 있는 3-비트 신택스 엘리먼트로 전술된 2-비트 신택스 엘리먼트를 대체하는 것을 포함할 수도 있다.

도 1은 본 개시에 설명된 기법들을 이용할 수도 있는 일 예시적인 비디오 인코딩 및 디코딩 시스템 (10) 을 예시하는 블록도이다. 아래에 더 상세히 설명되는 바처럼, 시스템 (10) 은, 동시에 다수의 병렬 프로세싱 메카니즘들, 이를테면 타일들 및 WPP 양자 모두를 이용하여, 비디오 블록들을 코딩 (인코딩뿐만 아니라 디코딩) 할 수도 있다. 도 1에 도시된 바처럼, 시스템 (10) 은, 목적지 디바이스 (14) 에 의해 나중에 디코딩될 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 데스크탑 컴퓨터들, 노트북 (즉, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 박스들, 전화기 핸드셋 이를테면 소위 "스마트" 폰들, 소위 "스마트" 패드, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 재생기들, 비디오 게임용 콘솔들, 비디오 스트리밍 디바이스 등을 포함한, 광범위한 디바이스들 중 어느 것을 포함할 수도 있다. 일부 경우들에서, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 무선 통신을 위해 갖추어질 수도 있다.

목적지 디바이스 (14) 는, 링크 (16) 를 통해 디코딩될 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는, 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 일 예에서, 링크 (16) 는, 소스 디바이스 (12) 로 하여금 실시간으로 목적지 디바이스 (14) 로 직접, 인코딩된 비디오 데이터를 송신할 수 있게 하기 위한 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는, 무선 통신 프로토콜 등의 통신 표준에 따라 변조되고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 임의의 무선 또는 유선 통신 매체, 이를테면, 무선 주파수 (RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들을 포함할 수도 있다. 통신 매체는, 로컬 영역 네트워크, 와이드 영역 네트워크, 또는 인터넷과 같은 글로벌 네트워크 등의 패킷 기반 네트워크의 부분을 형성할 수도 있다. 통신 매체는 라우터, 스위치, 기지국, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 통신을 용이하게 하는데 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.

다르게는, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 저장 디바이스 (34) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스에 의해 저장 디바이스 (34) 로부터 액세스될 수도 있다. 저장 디바이스 (34) 는, 하드 드라이브, 블루레이 디스크, DVD, CD-ROM, 플래시 메모리, 휘발성 또는 비휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적합한 디지털 저장 매체 등의 다양한 분산형 또는 로컬적으로 액세스되는 데이터 저장 매체 중 어느 것을 포함할 수도 있다. 다른 예에서, 저장 디바이스 (34) 는, 소스 디바이스 (12) 에 의해 생성되는 인코딩된 비디오를 유지할 수도 있는, 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는, 스트리밍 또는 다운로드를 통해 저장 디바이스 (34) 로부터 저장된 비디오 데이터에 액세스할 수도 있다. 파일 서버는, 인코딩된 비디오 데이터를 저장하고 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 예시적인 파일 서버들은, (예를 들어, 웹사이트용) 웹 서버, FTP 서버, NAS (network attached storage) 디바이스, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는, 인터넷 접속을 포함하는, 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터에 액세스할 수도 있다. 이것은 무선 채널 (예를 들어, Wi-Fi 접속), 유선 접속 (예를 들어, DSL, 케이블 모뎀 등), 또는 파일 서버 상에 저장된 인코딩된 비디오 데이터에 접근하는데 적합한 양자 모두의 조합을 포함할 수도 있다. 저장 디바이스 (34) 로부터 인코딩된 비디오 데이터의 송신은, 스트리밍 송신, 다운로드 송신 또는 양자 모두의 조합일 수도 있다.

본 개시의 기법들은 무선 어플리케이션들 또는 세팅들에 반드시 한정되는 것은 아니다. 그 기법들은, 공중 경유 (over-the-air) 텔레비전 브로드캐스트, 케이블 텔레비전 송신, 위성 텔레비전 송신, 예를 들어 인터넷을 통한 스트리밍 비디오 송신, 데이터 저장 매체에의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체에 저장된 디지털 비디오의 디코딩, 또는 다른 어플리케이션들과 같은 다양한 멀티미디어 어플리케이션들 중 어느 것을 지원하는 비디오 코딩에 적용될 수도 있다. 일부 예들에서, 시스템 (10) 은, 비디오 스트리밍, 비디오 플레이백, 비디오 브로드캐스팅 및/또는 비디오폰 통화등의 어플리케이션들을 지원하기 위하여 1방향 또는 2방향 비디오 송신을 지원하도록 구성될 수도 있다.

도 1의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부 경우들에서, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 소스, 이를테면 비디오 캡처 디바이스, 예를 들어, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브, 비디오 콘텐츠 제공자로부터 비디오를 수신하기 위한 비디오 피드 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽스 데이터를 생성하기 위한 컴퓨터 그래픽스 시스템, 또는 그러한 소스들의 조합을 포함할 수도 있다. 일 예로서, 비디오 소스 (18) 가 비디오 카메라이면, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 하지만, 본 개시에 설명된 기법들은, 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.

캡처되거나, 미리 캡처되거나 또는 컴퓨터 생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 로 직접 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로), 디코딩 및/또는 플레이백을 위해, 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 나중 액세스를 위해 저장 디바이스 (34) 에 저장될 수도 있다.

목적지 디바이스 (14) 는, 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부 경우들에서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 인코딩된 비디오 데이터를 수신한다. 링크 (16) 를 통해 통신되거나, 또는 저장 디바이스 (34) 상에 제공된 인코딩된 비디오 데이터는, 비디오 데이터를 디코딩함에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 사용을 위해 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 그러한 신택스 엘리먼트들은, 통신 매체 상에서 송신되거나, 저장 매체 상에 저장되거나, 또는 파일 서버에 저장되는 인코딩된 비디오 데이터와 함께 포함될 수도 있다.

디스플레이 디바이스 (32) 는, 목적지 디바이스 (14) 와 통합되거나 또는 그 외부에 있을 수도 있다. 일부 예들에서, 목적지 디바이스 (14) 는, 통합된 디스플레이 디바이스를 포함할 수도 있고 또한 외부 디스플레이 디바이스와 인터페이스 접속하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 또는 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중 어느 것을 포함할 수도 있다.

시스템 (10) 은, 상이한 비디오 코딩 표준들에 따라 동작될 수도 있다. 예를 들어, 비디오 인코더 (20) 및 비디오 디코더 (30) 는, ITU-T H.261, ISO/IEC MPEG-1 Visual, ITU-T H.262 또는 ISO/IEC MPEG-2 Visual, ITU-T H.263, ISO/IEC MPEG-4 Visual 및 ITU-T H.264 (ISO/IEC MPEG-4 AVC 으로도 알려짐) (그의 SVC (Scalable Video Coding) 및 MVC (Multiview Video Coding) 확장들을 포함) 을 포함하는 등의 비디오 압축 표준에 따라 동작할 수도 있다. MVC 확장의 최근의, 공개적으로 이용가능한 합동 초안이 “Advanced video coding for generic audiovisual services,” ITU-T Recommendation H.264, (2010년 3월) 에 기재되어 있다. MVC 확장의 보다 최근의, 공개적으로 이용가능한 합동 초안이 “Advanced video coding for generic audiovisual services,” ITU-T Recommendation H.264, (2011년 6월) 에 기재되어 있다. MVC 확장의 합동 초안은 2012년 1월자로 승인되었다.

또한, 새로운 비디오 코딩 표준, 즉 ITU-T VCEG (Video Coding Experts Group) 및 ISO/IEC MPEG (Motion Picture Experts Group) 의 JCT-VC (Joint Collaboration Team on Video Coding) 에 의해 현재 개발 중인 HEVC (High Efficiency Video Coding) 표준이 있다. HEVC 의 하나의 작업 초안은, ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 JCT-VC (Joint Collaborative Team on Video Coding), 9차 미팅: 2012년 4월 27일부터 2012년 5월 7일까지 스위스 제네바, Bross 등의 “High Efficiency Video Coding (HEVC) Text Specification Draft 7”, 문헌 HCTVC-I1003이다. 이 문헌은 HEVC WD7 으로 지칭되고, 2013년 3월 14일자로 http://phenix.int-evry.fr/jct/doc_end_user/documents/9_Geneva/wg11/JCTVC-I1003-v6.zip 로부터 다운로드가능하다.

설명의 목적을 위해, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 HEVC, 또는 H.264 표준 및 그러한 표준들의 확장들의 맥락에서 설명되어 있다. 하지만, 본 개시의 기법들은 임의의 특정 코딩 표준에 한정되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 를 포함한다. 사유 (proprietary) 코딩 기법들, 이를테면 On2 VP6/VP7/VP8 으로 지칭되는 것들은 또한, 여기에 설명된 기법들의 하나 이상을 구현할 수도 있다.

비록 도 1에 도시되지는 않았지만, 몇몇 양태들에서, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 오디오 인코더 및 디코더와 통합될 수도 있고, 적절한 MUX-DEMUX 유닛들 또는 다른 하드웨어 및 소프트웨어를 포함하여, 공통 데이터 스트림 또는 분리된 데이터 스트림들에서 오디오 및 비디오 양자 모두의 인코딩을 다룰 (handling) 수도 있다. 적용가능하면, 일부 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜 또는 다른 프로토콜들 이를테면 사용자 데이터그램 프로토콜 (UDP) 을 따를 수도 있다.

비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (DSP) 들, 주문형 반도체 (ASIC), 필드 프로그램가능 게이트 어레이 (FPGA), 이산 로직, 소프트웨어, 하드웨어, 펌웨어 또는 이들의 임의의 조합과 같은 임의의 다양한 적합한 인코더 회로로서 구현될 수도 있다. 그 기법들이 부분적으로 소프트웨어로 구현될 때, 디바이스는 적합한 비일시적 컴퓨터 판독가능 매체에 그 소프트웨어를 위한 명령들을 저장하고 본 개시의 기법들을 수행하기 위하여 하나 이상의 프로세서들을 이용하여 하드웨어에서 그 명령들을 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 의 각각은 하나 이상의 인코더들 또는 디코더들에 포함될 수도 있는데, 이들 중 어느 일방은 각각의 디바이스에서 결합된 인코더/디코더 (CODEC) 의 부분으로서 통합될 수도 있다.

JCT-VC 는 HEVC 표준의 개발에 대해 작업중이다. HEVC 표준화 노력들은 HEVC 테스트 모델 (HM) 로 지칭되는 비디오 코딩 디바이스의 진화 모델에 기초한다. HM 은 예컨대, ITU-TH.264/AVC 에 따른 기존 디바이스들에 비하여 비디오 코딩 디바이스들의 여러 추가적인 능력들을 상정한다. 예를 들어, H.264 는 9개의 인트라 예측 인코딩 모드들을 제공하지만, HM 는 무려 33개의 인트라 예측 인코딩 모드들을 제공할 수도 있다.

일반적으로, HM 의 작업 모델은, 비디오 프레임 또는 화상이, 루마 및 크로마 샘플들 양자 모두를 포함하는 트리블록들 또는 최대 코딩 유닛 (LCU) 들의 시퀀스로 분할될 수도 있다는 것을 설명한다. 트리블록은 H.264 표준의 매크로블록과 유사한 목적을 갖는다. 슬라이스는, 코딩 순서에서 다수의 연속적인 트리블록들을 포함한다. 비디오 프레임 또는 화상은, 하나 이상의 슬라이스들로 파티셔닝될 수도 있다. 각 트리블록은 쿼드트리에 따라 코딩 유닛 (CU) 들로 스플릿될 수도 있다. 예를 들어, 쿼드트리의 루트 노드로서, 트리블록은 4개의 자식 노드 (child node) 들로 스플릿될 수도 있고, 각 자식 노드는 차례로 부모 노드 (parent node) 가 될 수도 있고 또 다른 4개의 자식 노드들로 스플릿될 수도 있다. 쿼드트리의 리프 노드로서, 최종, 스플릿되지 않은 자식 노드는, 코딩 노드, 즉 코딩된 비디오 블록을 포함한다. 코딩된 비트스트림과 연관된 신택스 데이터는, 트리블록이 스플릿될 수도 있는 최대 횟수를 정의할 수도 있고, 또한 코딩 노드들의 최소 크기를 정의할 수도 있다.

CU 는 코딩 노드 그리고 그 코딩 노드와 연관된 예측 유닛 (PU) 들 및 변환 유닛 (TU) 들을 포함한다. CU 의 크기는 코딩 노드의 크기에 대응하고 형상이 정사각형이어야 한다. CU 의 크기는 8x8 픽셀들로부터, 최대 64x64 픽셀들 이상인 트리블록의 크기에 이르기까지의 범위일 수도 있다. 각 CU 는 하나 이상의 PU 들 및 하나 이상의 TU 들을 포함할 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, CU 를 하나 이상의 PU 들로 파티셔닝하는 것을 기술할 수도 있다. 파티셔닝 모드들은, CU 가 스킵 또는 직접 모드 인코딩되는지, 인트라 예측 모드 인코딩되는지, 또는 인터 예측 모드 인코딩되는지간에 달라질 수도 있다. PU 들은 형상이 비정사각형으로 파티셔닝될 수도 있다. CU 와 연관된 신택스 데이터는, 예를 들어, 쿼드트리에 따라 CU 를 하나 이상의 TU 들로 파티셔닝하는 것을 기술할 수도 있다. TU 는 형상이 정사각형 또는 비정사각형일 수 있다.

HEVC 표준은, TU들에 따른 변환을 허용하고, 이는 상이한 CU들에 대해서 상이할 수도 있다. TU 들은 통상적으로, 파티셔닝된 LCU에 대해 정의된 주어진 CU 내에 PU 들의 크기에 기초하여 사이징되지만, 이는 항상 그렇지 않을 수도 있다. TU 들은 통상적으로 동일한 크기이거나 또는 PU 들보다 더 작다. 일부 예들에서, CU 에 대응하는 잔차 샘플들은 "잔차 쿼드트리 (residual quad tree)" (RQT) 로 알려진, 쿼드트리 구조를 이용하여 더 작은 유닛들로 세분될 수도 있다. RQT 의 리프 노드들은 변환 유닛 (TU) 들로 지칭될 수도 있다. TU 들과 연관된 픽셀 차이 값들이 변환되어 변환 계수들을 생성하고, 이는 양자화될 수도 있다.

일반적으로, PU 는 예측 프로세스에 관련된 데이터를 포함한다. 예를 들어, PU 가 인트라 모드 인코딩될 때, PU 는 PU 에 대한 인트라-예측 모드를 설명하는 데이터를 포함할 수도 있다. 다른 실시예로서, PU 가 인터 모드 인코딩될 때, PU 는 PU 에 대한 모션 벡터를 정의하는 데이터를 포함할 수도 있다. PU 에 대해 모션 벡터를 정의하는 데이터는, 예를 들어, 모션 벡터의 수평 성분, 모션 벡터의 수직 성분, 모션 벡터에 대한 해상도 (예를 들어, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 가리키는 참조 화상, 및/또는 모션 벡터에 대한 참조 화상 리스트 (예를 들어, 리스트 0, 리스트 1, 또는 리스트 C) 를 기술할 수도 있다.

일반적으로, TU 는 변환 및 양자화 프로세스들에 사용된다. 하나 이상의 PU 들을 갖는 주어진 CU 는 하나 이상의 변환 유닛 (TU) 들을 또한 포함할 수도 있다. 예측 다음에, 비디오 인코더 (20) 는 PU 에 대응하는 잔차 값들을 계산할 수도 있다. 잔차 값들은, 엔트로피 코딩을 위한 직렬화된 변환 계수들을 생성하기 위하여 TU들을 이용하여 변환 계수들로 변환, 양자화 및 스캔될 수도 있는 픽셀 차이 값들을 포함한다. 본 개시는 통상적으로, CU의 코딩 노드를 지칭하기 위하여 용어 "비디오 블록" 을 사용한다. 일부의 특정 경우들에서, 본 개시는 또한, 트리블록, 즉 LCU, 또는 코딩 노드 및 PU 들 및 TU 들을 포함하는 CU 를 지칭하는데 용어 "비디오 블록" 을 사용할 수도 있다.

비디오 시퀀스는 통상적으로 일련의 비디오 프레임들 또는 화상들을 포함한다. 화상들의 그룹 (GOP) 은 일반적으로, 일련의 하나 이상의 비디오 화상들을 포함한다. GOP 는 GOP 의 헤더, 하나 이상의 화상들의 헤더, 또는 다른 곳에서 신택스 데이터를 포함할 수도 있고, 이는 GOP 에 포함된 화상들의 수를 기술한다. 화상의 각 슬라이스는, 각각의 슬라이스에 대한 인코딩 모드를 기술하는 슬라이스 신택스 데이터를 포함할 수도 있다. 비디오 인코더 (20) 는 통상적으로 비디오 데이터를 인코딩하기 위하여 개개의 비디오 슬라이스들 내의 비디오 블록들에 대해 동작한다. 비디오 블록은 CU 내의 코딩 노드에 대응할 수도 있다. 비디오 블록들은 고정 또는 변화하는 크기를 가질 수도 있고, 지정된 코딩 표준에 따라 크기가 다를 수도 있다.

예로서, HM 은 다양한 PU 크기들에서의 예측을 지원한다. 특정 CU 의 크기가 2Nx2N 이라고 가정하면, HM 는 2Nx2N 또는 NxN 의 PU 크기들에서 인트라 예측, 그리고 2Nx2N, 2NxN, Nx2N, 또는 NxN 의 대칭적 PU 크기들에서 인터 예측을 지원한다. HM 은 또한, 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 크기들에서의 인터 예측을 위한 비대칭적 파티셔닝을 지원한다. 비대칭적 파티셔닝에서, CU 의 하나의 방향은 파티셔닝되지 않는 반면, 다른 방향은 25% 및 75% 으로 파티셔닝된다. 25% 파티션에 대응하는 CU 의 부분은 “n” 다음에 “상 (Up)”, “하 (Down),” “좌 (Left),” 또는 “우 (Right)” 의 표시에 의해 표시된다. 따라서, 예를 들어, 2NxnU” 는, 상단의 2Nx0.5N PU 및 하단의 2Nx1.5N PU 와 수평적으로 파티셔닝되는 2Nx2N CU 를 지칭한다.

본 개시에서, “NxN” 그리고 “N 바이 N” 은, 수직 및 수평 치수들의 면에서 비디오 블록의 픽셀 치수들, 예를 들면, 16x16 픽셀들 또는 16 바이 16 픽셀들을 지칭하는데 교환가능하게 사용될 수도 있다. 일반적으로, 16x16 블록은, 수직 방향에서 16 픽셀들 (y = 16) 그리고 수평 방향에서 16 픽셀들 (x = 16) 을 가질 것이다. 마찬가지로, NxN 블록은 일반적으로 수직 방향에서 N 픽셀들 그리고 수평 방향에서 N 픽셀들을 갖고, 여기서 N 은 음이 아닌 정수 값을 나타낸다. 블록에서 픽셀들은 행과 열들로 배열될 수도 있다. 더욱이, 블록들은 수직 방향에서와 동일한 수의 픽셀들을 수평 방향에서 반드시 가질 필요는 없다. 예를 들면, 블록들은 NxM 픽셀들을 포함할 수도 있고, 여기서 M은 N과 반드시 동일할 필요는 없다.

CU 의 PU 들을 이용한 인트라 예측 또는 인터 예측 코딩 다음에, 비디오 인코더 (20) 는 CU 의 TU 들을 위한 잔차 데이터를 계산할 수도 있다. PU 들은, (픽셀 도메인으로도 지칭되는) 공간 도메인에서 픽셀 데이터를 포함할 수도 있고, TU들은, 변환, 예를 들어, 이산 코사인 변환 (DCT), 정수 변환, 웨이블릿 변환, 또는 개념적으로 유사한 변환을, 잔차 비디오 데이터에 적용한 다음에 변환 도메인에서의 계수들을 포함할 수도 있다. 잔차 데이터는, PU 들에 대응하는 예측 값들과 인코딩되지 않은 화상의 픽셀들 사이의 픽셀 차이들에 대응할 수도 있다. 비디오 인코더 (20) 는, CU 를 위한 잔차 데이터를 포함한 TU 들을 형성할 수도 있고, 다음으로 그 TU 들을 변환하여 CU 를 위한 변환 계수들을 생성할 수도 있다.

변환 계수들을 생성하기 위한 임의의 변환 다음에, 비디오 인코더 (20) 는 변환 계수들의 양자화를 수행할 수도 있다. 일반적으로 양자화는, 변환 계수들이 양자화되어 그 계수들을 나타내는데 사용된 데이터의 양을 감소시킬 수 있는 프로세스를 지칭하며, 추가 압축을 제공한다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 깊이를 감소시킬 수도 있다. 예를 들면, n 비트 값은 양자화 동안 m 비트 값으로 절사 (round down) 될 수도 있고, 여기서 n은 m보다 더 크다.

일부 예들에서, 비디오 인코더 (20) 는, 미리정의된 스캔 순서를 이용하여 양자화된 변환 계수들을 스캔함으로써 엔트로피 인코딩될 수 있는 직렬화된 벡터를 생성할 수도 있다. 다른 예들에서, 비디오 인코더 (20) 는 적응적 스캔을 수행할 수도 있다. 양자화된 변환 계수들을 스캔하여 1차원 벡터를 형성한 후에, 비디오 인코더 (20) 는 1차원 벡터를, 예를 들어, CAVLC (context adaptive variable length coding), CABAC (context adaptive binary arithmetic coding), SBAC (syntax-based context-adaptive binary arithmetic coding), PIPE (Probability Interval Partitioning Entropy) 코딩 또는 또 다른 엔트로피 인코딩 방법론에 따라, 엔트로피 인코딩할 수도 있다. 비디오 인코더 (20) 는 또한, 비디오 데이터를 디코딩함에 있어서 비디오 디코더 (30) 에 의한 사용을 위해 인코딩된 비디오 데이터와 연관된 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.

CABAC 을 수행하기 위하여, 비디오 인코더 (20) 는, 송신될 심볼에 콘텍스트 모델 내의 콘텍스트를 할당할 수도 있다. 콘텍스트는, 예를 들어, 심볼의 이웃 값들이 비영 (non-zero) 인지 여부에 관한 것일 수도 있다. CAVLC 을 수행하기 위하여, 비디오 인코더 (20) 는, 송신될 심볼에 대해 가변 길이 코드를 선택할 수도 있다. VLC 에서의 코드워드들은, 상대적으로 더 짧은 코드들이 더 높은 확률 심볼들에 대응하는 한편, 더 긴 코드들이 더 낮은 확률 심볼들에 대응하도록 구성될 수도 있다. 이런 식으로, VLC 의 사용은, 예를 들어, 송신될 각 심볼에 동일 길이 코드워드들을 이용하는 것에 비해, 비트 절약 (bit savings) 을 달성할 수도 있다. 확률 결정은, 심볼에 할당된 콘텍스트에 기초할 수도 있다.

본 개시는, HEVC 에서 타일들 및 파면 병렬 프로세싱 양자 모두와 같은, 다수의 병렬 프로세싱 메카니즘들의 제한된 공존을 허용하는 기법들을 도입한다. WPP 는, 파면들의 시작 사이에 2 코딩 트리 블록 (CTB) 지연이 있는 파면 방식으로 병렬로 LCU 들의 다수의 행들의 프로세싱을 가능하게 한다. WD7 에서, CTB 행당 하나의 파면의 제한이 있고, 파면 서브스트림들의 시작에 대한 비트스트림 엔트리 포인트들이 슬라이스 헤더에서 시그널링되고, 동일한 코딩된 슬라이스 NAL 유닛에서 파면에 선행한다. CTB 는 또한 최대 코딩 유닛 (LCU) 으로 지칭된다.

도 2는 파면들 (150-160) 로 분할되는 예시적인 화상 (100) 을 예시하는 개념도이다. 파면들 (150-160) 의 각각은 다수의 블록들을 포함한다. 화상 (100) 은 추가적인 파면들을 포함할 수도 있고, 각 파면은 도시된 것들 외에 추가적인 블록들을 포함할 수도 있다는 것에 유의해야 한다. 블록들의 각각은, 예를 들어, LCU에 대응할 수도 있다.

비디오 코더, 이를테면 비디오 인코더 (20) 또는 비디오 디코더 (30) 는 병렬로 파면들 (150-160) 을 코딩하도록 구성될 수도 있다. 비디오 인코더 (20) 는 위 파면의 2개 블록들이 코딩된 후에 파면의 코딩을 시작할 수도 있다. 도 2는, 블록들로서, 그 후에 상대적으로 수평 만곡된 화살표에 의해 연결되는 검은 점들을 사용하여 파면이 코딩될 수도 있는, 그러한 블록들을 예시한다. 예를 들어, 파면 (156) 의 블록 (134) 은, 파면 (154) 의 블록 (128) 이 코딩된 후에 코딩될 수도 있다. 예로서, 비디오 코더는, "X" 로 마킹된 블록들의 각각, 즉 블록들 (116, 124, 132, 및 136) 을 병렬로 코딩할 수도 있다. 도 2의 예에서, 파선들 (102, 104, 106, 및 108) 은, 파싱되었고 그로부터 정보가 특정 코딩 시간에서 취출에 이용가능한 블록들을 표시한다. 그 특정 코딩 시간은, “X” 로 마킹된 블록들, 즉 블록들 (116, 124, 132, 및 136) 이 코딩되는 시간에 대응할 수도 있다.

따라서, 비디오 코더는 도 4에서 실선의 흰색 화살표들에 의해 가리켜지는 블록들로부터 “X” 로 마킹된 블록을 위한 콘텍스트 정보를 취출할 수도 있다. 도 2에 나타낸 바처럼, 실선의 백색 화살표가 가리키는 블록들의 각각은 파선들 (102, 104, 106, 및 108) 의 하나 내에 있다. 예를 들어, 비디오 코더는 블록 (114) 으로부터 블록 (116) 을 위한 콘텍스트 정보를 취출할 수도 있고; 비디오 코더는 블록들 (110, 112, 114, 및/또는 122) 로부터 블록 (124) 을 위한 콘텍스트 정보를 취출할 수도 있고; 비디오 코더는 블록들 (118, 120, 122, 및/또는 130) 로부터 블록 (132) 을 위한 콘텍스트 정보를 취출할 수도 있고; 비디오 코더는 블록들 (126, 128, 130, 및/또는 134) 로부터 블록 (136) 을 위한 콘텍스트 정보를 취출할 수도 있다.

본 개시의 기법들에 따르면, 파면들 (150-160) 의 각각은 하나 이상의 슬라이스들을 포함할 수도 있다. 다르게, 슬라이스는, 하나 이상의 파면들 (150-160) 과 같은 하나 이상의 완전한 파면들을 포함할 수도 있다. 예를 들어, 제 1 슬라이스는 파면들 (150 및 152) 의 블록들을 포함할 수도 있고, 제 2 슬라이스는 파면들 (154 및 156) 의 블록들을 포함할 수도 있고, 제 3 슬라이스는 파면들 (158 및 160) 의 블록들을 포함할 수도 있다. 이런 식으로, 슬라이스가 2개의 파면들 사이의 경계를 건널 때, 슬라이스는 2개 파면들의 모든 블록들을 포함할 수도 있다.

이런 식으로, 특정 위치에서 블록을 코딩할 때, 여기에 기재된 코딩 스킴은, 예를 들어, CABAC 를 사용하여 블록을 코딩하는데 필요한 모든 데이터가 이용가능하도록 보장할 수 있다. 예를 들어, 비디오 코더가 블록 (132) 을 코딩한다고 가정한다. 블록 (132) 을 포함하는, 파면 (154) 을 위한 콘텍스트 상태를 초기화하기 위하여, 비디오 코더는 블록 (132) 을 포함하는 슬라이스를 위한 슬라이스 헤더의 하나 이상의 파라미터들을 필요로 할 수도 있다. 슬라이스가 파면 (152) 의 중간에 있는 블록에서 시작하고 파면 (152) 과 파면 (154) 사이의 경계를 건너는 것이 허용되면, 비디오 코더는 슬라이스 헤더의 정보를 취출하기 위하여 슬라이스에서 첫번째 블록을 코딩하는 것을 대기할 필요가 있을 수도 있다. 예를 들어, 슬라이스가 블록 (116) 아래의 파면 (152) 에 있는 블록의 수평 위치에서 시작되면, 이 블록은 아직 파싱되지 않았으므로, 비디오 코더는, 비디오 코더가 파면 (154) 코딩을 시작하기 전에 블록이 파싱될 때까지 대기할 필요가 있다. 하지만, 본 개시의 하나 이상의 예들에서, 슬라이스는 하나 이상의 완전한 파면들을 포함하는 것이 요구될 수도 있거나, 또는 파면은 하나 이상의 완전한 슬라이스들을 포함하는 것이 요구될 수도 있다. 따라서, 코딩 지연의 상황이 감소되거나 또는 발생 방지될 수도 있다.

이런 식으로, 비디오 코더는, 제 1 파면의 제 2 블록의 코딩 전에, 비디오 데이터의 화상의 제 1 파면의 제 1 블록을 안전하게 코딩하는 것으로서, 제 1 블록은 X+N 의 수평 위치를 갖고, 식중 X 및 N 은 정수이고, 제 2 블록은 X+K 의 수평 위치를 갖고, K>N 이고 K 는 정수인, 상기 제 1 블록을 안전하게 코딩하고, 제 2 파면의 제 3 블록을 포함하는 슬라이스의 하나 이상의 슬라이스 파라미터들을 결정하는 것으로서, 제 3 블록은 X 의 수평 위치를 갖고, 제 2 파면은 제 1 파면 아래에 있는, 상기 하나 이상의 슬라이스 파라미터들을 결정하고, 하나 이상의 슬라이스 파라미터들에 적어도 부분적으로 기초하여 제 2 파면에 대한 콘텍스트를 초기화하고, 제 2 파면에 대한 현재 콘텍스트에 기초하여 제 2 파면의 제 3 블록을 코딩하는 것으로서, 제 3 블록을 코딩하는 것은 제 2 파면의 제 4 블록과 실질적으로 병렬로 제 3 블록을 코딩하는 것을 포함하고, 제 4 블록은 X+K 보다 작은 수평 위치를 갖는, 상기 제 3 블록을 코딩할 수도 있다.

일 예로서, 비디오 코더가 파면 (152) 의 블록 (124) 을 코딩하는 것을 가정한다. 블록 (132) 이 파면 (154) 에 있는 X 의 수평 위치의 블록을 나타낸다고 하자. 이 예에서, 블록 (124) 은 X+2의 수평 위치의 블록을 나타낸다 (예를 들어, X+N 식중 N=2). 파면 (152) 에서의 (파선 (104) 외부의) 블록 (124) 우측 블록들은 X+K 의 수평 위치를 갖는 블록들의 예들을 나타내고 식중 K>N 이다. 본 개시의 기법에 따르면, 블록 (132) 을 포함하는 슬라이스는 파면 (154) 의 시작에서 시작되거나 또는 파면 (152) 의 (블록 (124) 을 포함하는) 모든 블록들을 포함한다. 어느 경우든, 비디오 코더는, 블록 (132) 을 코딩하기 전에 블록 (132) 을 포함하는 슬라이스의 하나 이상의 슬라이스 파라미터들을 결정할 것이다. 그러므로, 비디오 코더는 하나 이상의 슬라이스 파라미터들에 적어도 부분적으로 기초하여 파면 (154) 에 대한 콘텍스트를 초기화할 수도 있다. 파면 (154) 에 대한 콘텍스트의 초기화는 또한, 블록들 (126 및 128) 보다 위의 파면 (152) 에서 블록들의 데이터에 기초할 수도 있다. 또한, 비디오 코더는 현재 콘텍스트에 기초하여 블록 (132) 을 코딩할 수도 있다. 이 예에서, 파면 (154) 에 대한 현재 콘텍스트는 블록들 (126, 128 및 130) 을 코딩한 후에 결정된다. 대안의 예로서, 비디오 인코더는 파면 (154) 에 대한 초기화된 콘텍스트에 기초하여 블록 (126) 을 코딩할 수도 있다.

타일들은 (파싱 및 재구성을 포함한) 다수의 독립적으로 디코딩가능한 영역들로 화상의 (CTB 입도를 갖는) 직사각형 파티셔닝을 제공한다. 모든 타일의 비트스트림 엔트리 포인트가 슬라이스 헤더에서 시그널링되고, 동일한 코딩된 NAL 유닛에서의 타일 데이터에 선행한다.

도 3은 프레임의 예시적인 타일들을 보여주는 개념도이다. 프레임 (160) 은 다수의 최대 코딩 유닛들 (LCU) (161) 로 분할될 수도 있다. 2개 이상의 LCU 들이 직사각형 형상 타일들로 그룹화될 수도 있다. 타일-기반 코딩이 인에이블될 때, 각 타일 내의 코딩 유닛들이 후속 타일들을 코딩하기 전에 함께 코딩 (즉, 인코딩 또는 디코딩) 된다. 프레임 (160) 에 대해 보여진 바처럼, 타일들 (162 및 163) 이 수평 방식으로 배향되고 수평 및 수직 경계들 양자 모두를 갖는다. 프레임 (170) 에 대해 보여진 바처럼, 타일들 (172 및 173) 이 수직 방식으로 배향되고 수평 및 수직 경계들 양자 모두를 갖는다.

도 4는 타일들을 갖는 예시적인 비트스트림을 예시하는 개념도이다. 일부 예들에서, 비디오 인코더는 더 작은 그룹들 중에서 슬라이스의 CU 들을 분할할 수도 있다. 그러한 그룹들은 "서브-스트림" 또는 "서브-슬라이스" 들로 지칭될 수도 있다. 비디오 인코더는 다양한 타입의 서브-스트림들로 슬라이스의 CU 들을 분할할 수도 있다. 예를 들어, 비디오 인코더는 복수의 타일들로 슬라이스의 CU 들을 분할할 수도 있다. 비디오 인코더는 화상을 위해 2개 이상의 수평 경계들을 그리고 화상을 위해 2개 이상의 수직 경계들을 정의함으로써 CU들을 타일들로 분할할 수도 있다. 수평 경계들은 화상의 상단 및 하단 에지들을 포함할 수도 있다. 수직 경계들은 화상의 좌측 및 우측들을 포함할 수도 있다. 비디오 인코더가 타일들을 사용하지 않을 때, 비디오 인코더는 래스터 스캔 순서에서 프레임의 트리블록들 전부를 인코딩할 수도 있다. 하지만, 비디오 인코더가 타일들을 사용할 때, 비디오 인코더는 래스터 스캔 순서에서 타일들을 인코딩할 수도 있다. 비디오 인코더가 타일을 인코딩할 때, 비디오 인코더는 래스터 스캔 순서에서 타일내 트리블록 (즉, LCU) 들을 인코딩할 수도 있다. 따라서, 비디오 인코더는 화상의 트리블록들의 인코딩 순서를 변화시키는데 타일들을 사용할 수도 있다.

게다가, 일부 예들에서, 비디오 인코더가 주어진 CU 를 인코딩할 때, 비디오 인코더는 주어진 CU 에 대해 인트라 또는 인터 예측을 수행하기 위하여 주어진 CU 와 동일한 타일에 있는 CU 들과 연관된 정보만을 사용할 수도 있다. 유사하게, 일부 예들에서, 비디오 인코더가 주어진 CU 를 인코딩할 때, 비디오 인코더는 주어진 CU 의 신택스 엘리먼트를 엔트로피 인코딩하기 위한 콘텍스트를 선택하기 위하여 주어진 CU 와 동일한 타일에 있는 CU 들과 연관된 정보만을 사용할 수도 있다. 이들 제한들 때문에, 비디오 인코더는 2개 이상의 타일들을 병렬로 인코딩 가능할 수도 있다.

주어진 슬라이스와 연관된 코딩된 슬라이스 NAL 유닛은, 주어진 슬라이스의 타일들의 각각과 연관된 인코딩된 데이터를 포함할 수도 있다. 예를 들어, 코딩된 슬라이스 NAL 유닛은, 타일들의 각각과 연관된 인코딩된 신택스 엘리먼트들을 포함할 수도 있다. 슬라이스의 다수의 서브스트림들을 파싱 또는 디코딩하기 위하여, 비디오 디코더는 타일들과 연관된 인코딩된 신택스 엘리먼트들의 코딩된 슬라이스 NAL 유닛 내에서 위치들을 결정할 필요가 있을 수도 있다. 즉, 비디오 디코더는 타일들의 "엔트리 포인트" 들을 결정할 필요가 있을 수도 있다. 예를 들어, 디코더는 제 1 타일과 연관된 인코딩된 신택스 엘리먼트들이 어디에서 시작되는지, 제 2 타일과 연관된 인코딩된 신택스 엘리먼트들이 어디에서 시작되는지 등등을 결정할 필요가 있을 수도 있다.

HEVC WD7 사양에서, 타일 엔트리 포인트들이 2개 이상의 상이한 방식들로 시그널링된다. 이들 방식들 중 첫번째 것은 NAL 유닛의 시작으로부터 시작되는 이전 엔트리 포인트에 대한 엔트리 포인트 NAL 유닛 오프셋들의 사용이다. 타일 엔트리 포인트들을 코딩하기 위한 또 다른 방식은, ( 슬라이스 헤더와 함께 시작되는 제 1 타일을 제외하고) 각 타일의 시작 전에 바이트 정렬된 위치들에서 타일 시작 코드 마커들 (entry_point_marker_two_3bytes = 0x000002) 을 이용할 수도 있다. 또한, 타일 시작 코드 마커들이 사용될 때, tile_idx_minus1 신택스 엘리먼트는 TileID 로서 시그널링된다. HEVC WD7 사양에서, 각 타일이 시그널링된 엔트리 포인트를 가질 필요가 없을 수도 있다. (슬라이스에 있는 제 1 타일이 내재적으로 시그널링된 엔트리 포인트를 갖는 것을 고려하여) 시그널링된 엔트리 포인트들의 수보다 더 많은 타일들이 있을 수도 있다.

HEVC WD7 사양은, 동시 또는 따로 시그널링하는 양쪽 모두의 타입들의 존재를 허용한다. 또한, 양쪽 모두의 방법들이 동시에 사용될 때, 2개 방식의 엔트리 포인트들 시그널링은 정렬될 필요가 없다. 이것은, 비트스트림이, 엔트리 포인트가 엔트리 포인트 마커로만 시그널링되는 제 1 타일, 엔트리 포인트가 엔트리 포인트 오프셋으로만 시그널링되는 제 2 타일, 엔트리 포인트가 엔트리 포인트 마커 및 엔트리 포인트 마커 양자 모두에 의해 시그널링되는 제 3 타일, 및 엔트리 포인트가 그널링되지 않는 제 4 타일을 가질 수 있다는 것을 의미한다.

HEVC WD7 사양에서, 타일들 및 파면들의 공존이 지원되지 않는다. 하지만, 타일들 및 파면들의 공존이 유용할 수도 있는 경우들이 있을 수도 있다. 그러한 경우들을 위해, 본 개시는 HEVC 프레임워크에서 타일들 및 파면 병렬 프로세싱 양자 모두를 지원하는 간단한, 제한된 방식을 설명한다.

HEVC WD7 사양에서, 타일들 또는 WPP 의 존재가, 아래의 표 1에 보여진 바처럼 화상 파라미터 세트에서 시그널링된다. 본 개시의 다른 표들뿐만 아니라 표 1에서, 디스크립터 열은 얼마나 많은 비트들이 특정 신택스 엘리먼트에 대해 사용되는지를 식별한다. 예를 들어, 디스크립터 “u(2)” 는 2 비트들을 나타내고, 디스크립터 “u(4)” 는 4 비트들을 나타내는 등등이다. 디스크립터 “ue(v)” 는 비트들의 수가 변수임을 나타내고 디코더는 신택스 엘리먼트를 해석하기 위해 엔트로피 디코딩을 구현한다.

위에 도입된 바처럼, 신택스 엘리먼트 “tiles_or_entropy_coding_sync_idc” 는 4개의 가능한 값들을 가질 수 있는 2-비트 신택스 엘리먼트이다. 2 비트 신택스 엘리먼트가 4개의 가능한 시나리오 - 1) WPP 이 인에이블됨, 2) 타일들이 인에이블됨, 3) 엔트로피 슬라이스들이 인에이블됨, 또는 4) 1-3 중 어느 것도 인에이블되지 않음 중 하나를 식별하는데 사용된다. WPP, 타일들 및 엔트로피 슬라이스들 중에 하나 보다 많은 것이 표 1에 보여진 신택스를 시용하여 인에이블될 수 없다.

또한, 슬라이스 헤더에서, 타일들 및 파면들에 대한 엔트리 포인트들이 아래 표 2에 나타낸 바처럼 시그널링된다.

HEVC WD7 에서, 타일들 및 WPP 의 공존이 지원되지 않기 때문에, 슬라이스 헤더에서 시그널링된 엔트리 포인트들의 타입들에서의 모호성은 없다. 타일들의 존재가 화상 파라미터 세트 (PPS) 에서 시그널링되면, 슬라이스 헤더에 있는 엔트리 포인트들이 타일 엔트리 포인트들로 알려진다. WPP 이 PPS 에서 시그널링되면, 엔트리 포인트들은 WPP 엔트리 포인트들인 것으로 알려진다.

타일들 및 파면의 공존이 인에이블되어야 하면, 양자 모두의 병렬화 메카니즘들을 지원하는 간단한 방식은, 타일들 및 WPP 양자 모두가 화상에 존재하는 경우, 타일들이 (슬라이스 헤더를 갖는) 새로운 슬라이스를 시작하게 하고, 타일 내에 각 파면을 갖는 것이다. 타일들 및 WPP 의 공존이 존재하지 않는 경우, 그러한 제한은 부과될 필요가 없고, HEVC WD7 의 기존 제한들이 구현될 수도 있다. 타일들 및 WPP 양자 모두가 화상에 존재하면, 본 개시의 기법들은 파면들이 타일들 내에 존재하게 하고 파면이 타일들에 걸쳐 있지 못하게 하는 것을 포함한다. 따라서, 양쪽 모두의 타일들 및 파면들이 화상에 공존하면 슬라이스 헤더에서 시그널링되는 엔트리 포인트들은 WPP 엔트리 포인트들일 수 있다. 타일들 및 WPP 중 하나만이 화상에 존재하면, 슬라이스 헤더에서 시그널링되는 엔트리 포인트들은 HEVC WD7 사양에서와 동일한, PPS 에 나타낸 타일들 또는 WPP 중 어느 하나에 대응할 수도 있다.

도 5는, 본 개시의 기법들에 따라 타일들 및 WPP 의 공존을 위한 제안된 기법을 예시한다. 도 5는 화상 (501) 을 도시하고, 화상 (501) 은 타일 0, 타일 1, 타일 2, 및 타일 3 로 라벨링된 4개의 타일들을 포함한다. 화상 (501) 은 또한 4개의 슬라이스들로 분할되고, 각 슬라이스는 슬라이스 헤더 (SH) 를 갖는다. 도 5의 예에서 알 수 있는 바처럼, 각 타일은 슬라이스에 대응한다. 따라서, 각 타일의 시작은 또한 새로운 슬라이스를 시작한다.

도 5는 또한 화상 (501) 내에 공존하는 16개 WPP 스트림들을 도시한다. 16개 WPP 스트림들은 서브스트림 0 내지 서브스트림 15 으로 라벨링된다. 도 5에 도시된 바처럼, 각 타일은 4개의 WPP 스트림들을 포함한다. 예를 들어, 타일 0 은 서브스트림 0 내지 3을 포함하고; 타일 1 은 서브스트림 4 내지 7을 포함하고; 타일 2 는 서브스트림 8 내지 11을 포함하고; 타일 3 은 서브스트림 12 내지 15를 포함한다. 각 서브스트림은 6개의 LCU 들을 포함한다. 예를 들어, 서브스트림 0 은 LCU 0 내지 5 를 포함하고; 서브스트림 4는 LCU 24 내지 29를 포함하고; 서브스트림 8은 LCU 48 내지 53 를 포함하는 등등이다. 예시를 간단하게 하기 위하여, 도 4에 있는 모든 LCU 들이 라벨링되지는 않는다. 도 5에 도시된 바처럼, 파면들 (예를 들어, 서브스트림들) 이 타일들 내에 존재하고 다수의 타일들에 걸쳐있지 않다. 예를 들어, 서브스트림 2 을 포함하는 LCU 들은, 타일 0 내에 모두 있는 모든 LCU 들이고, 서브스트림 7을 포함하는 LCU 는 타일 1 내에 있는 모든 LCU 들인것 등이다.

타일들 및 WPP 양자 모두를 지원하기 위하여 제안된 신택스의 예는, 표 3 및 표 4에 각각에 나타낸 다음의 수정된 PPS 및 슬라이스 헤더 신택스에 의해 설명될 수 있다.

표 3의 “parallelism_idc” 신택스 엘리먼트가 이제 설명될 것이다. 이 신택스 엘리먼트는, 화상 파라미터 세트를 참조하는 화상에 있는 타일들, 파면들 또는 엔트로피 슬라이스들의 가능한 존재를 나타낸다. 1 과 동일한 이 신택스 엘리먼트의 최하위 비트 (비트 0) 는 화상에 하나 보다 많은 타일이 있을 수도 있다는 것을 명시하고, 0 과 동일한 이 비트는 화상에 하나를 넘지 않은 타일이 있다는 것을 명시한다. 1 과 동일한 이 신택스 엘리먼트의 비트 1은 파면들이 존재할 수도 있다는 것을 명시하고, 0 과 동일한 이 비트는 파면들이 존재하지 않는다는 것을 명시한다. 1 과 동일한 이 신택스 엘리먼트의 비트 2는 엔트로피 슬라이스들이 존재할 수도 있다는 것을 명시하고, 0 과 동일한 이 비트는 엔트로피 슬라이스들이 존재하지 않는다는 것을 명시한다. 신택스 엘리먼트의 비트 0 또는 비트 1 은 1과 동일할 때, 신택스 엘리먼트의 비트 2는 0 과 동일할 것이다.

표 3에 3-비트 신택스 엘리먼트로서 도시되어 있지만, “parallelism_idc” 신택스 엘리먼트는 본질적으로 3개의 분리된 1-비트 신택스 엘리먼트들을 포함할 수도 있고, 1 비트는 타일들이 인에이블되는지를 나타내고, 제 2 비트는 WPP 이 인에이블되는지를 나타내고, 제 3 비트는 엔트로피 슬라이스들이 인에이블되는지를 나타낸다. 다수의 병렬 프로세싱 메카니즘들이 동시에 인에이블될 수 없는 코딩 스킴들을 위해, 3 비트들 중 하나가 1 일 수 있고 그 1은 어느 병렬 프로세싱 스킴이 인에이블되는지를 식별한다. 예를 들어, “parallelism_idc” 신택스 엘리먼트에 대한 100 의 값은 타일들이 인에이블되는 것을 의미할 수 있다. “parallelism_idc” 신택스 엘리먼트에 대한 010의 값은 WPP 인에이블되는 것을 의미할 수 있고, “parallelism_idc” 신택스 엘리먼트에 대한 001 의 값은 엔트로피 슬라이스들이 인에이블되는 것을 의미할 수 있다. “parallelism_idc” 신택스 엘리먼트에 대한 000 의 값은, 타일들, WPP, 및 엔트로피 슬라이스들 중 어느 것도 인에이블되지 않은 것을 의미할 수 있다. 이런 식으로, 본 개시의 시그널링 기법들은, 한 번에 하나의 병렬 프로세싱 메카니즘만이 구현될 수 있게 하는 코딩 표준들과 호환된다.

하지만, 본 개시의 시그널링 기법들은 또한, 하나보다 많은 병렬 프로세싱 메카니즘이 동시에 구현될 수 있게 하는 가능한 향후 코딩 표준과 호환된다. 예를 들어, 타일들 및 WPP 이 동시에 구현되야 하면, “parallelism_idc” 신택스 엘리먼트에 대해 110 의 값이 사용될 수도 있고, 여기서 제 1 비트의 1은 타일들이 인에이블됨을 나타내고 제 2 비트의 1은 WPP 이 인에이블됨을 나타낸다. 타일들 및 WPP 의 하나만이 인에이블됨을 시그널링하는 것 처럼, 타일들 및 WPP 양자 모두가 인에이블됨을 시그널링하는 것은 여전히 3 비트들만 있으면 된다. 그러므로, 타일들 및 WPP 양자 모두가 동시에 인에이블될 수 있는 파라미터 세트를 파싱할 수 있게 비디오 코더를 만들기 위해 필요한 재설계의 양은 최소가 된다.

표 2 및 4를 비교함으로써 알 수 있는 바처럼, 본 개시의 기법들을 위한 엔트리 포인트들을 시그널링하는데 사용된 신택스 엘리먼트들이 변경되는게 아니라 어떻게 비디오 디코더가 그러한 신택스 엘리먼트들을 해석하는지가 변경될 수도 있다. 예를 들어, 본 개시의 기법들에 따르면, 타일들 및 WPP 양자 모두가 화상에서 인에이블되면, 비디오 코더는 WPP 엔트리 포인트들로서 슬라이스 헤더들에서 시그널링된 엔트리 포인트들을 해석할 수 있다. 타일들 및 WPP 중 하나만이 화상에서 인에이블되면, 슬라이스 헤더에서 시그널링된 엔트리 포인트들은 HEVC WD7 사양에서 처럼 PPS 에 나타낸 타일들 또는 WPP 중 어느 하나에 대응할 수 있다. 예를 들어, 타일들만이 인에이블되는 것에 응답하여, 비디오 디코더 (30) 는 타일 엔트리 포인트들에 대응하는 것으로서 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 해석할 수 있고, WPP 만이 인에이블되는 것에 응답하여, 비디오 디코더 (30) 는 WPP 엔트리 포인트들에 대응하는 것으로서 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 해석할 수 있다.

도 6은 본 개시에 기재된 기법들을 구현할 수도 있는 예시적인 비디오 인코더 (20) 를 예시하는 블록도이다. 비디오 인코더 (20) 는, 비디오 슬라이스들 내의 비디오 블록들의 인트라 코딩 및 인터 코딩을 수행할 수도 있다. 인트라코딩은, 주어진 비디오 프레임 또는 화상 내의 비디오에서 공간적 중복성을 감소 또는 제거하기 위하여 공간적 예측에 의존한다. 인터 코딩은 비디오 시퀀스의 인접하는 프레임들 또는 화상들 내의 비디오에서 시간적 중복성을 감소 또는 제거하기 위하여 시간적 예측에 의존한다. 인트라 모드 (I 모드) 는 여러 공간 기반 압축 모드들 중 어느 것을 지칭할 수도 있다. 인터 모드들, 이를테면 단방향 예측 (P 모드) 또는 양 예측 (B 모드) 은, 여러 시간 기반 압축 모드들 중 어느 것을 지칭할 수도 있다.

도 6 의 예에서, 비디오 인코더 (20) 는, 파티셔닝 유닛 (35), 예측 프로세싱 유닛 (41), 필터 유닛 (63), 참조 화상 메모리 (64), 합산기 (50), 역 변환 프로세싱 유닛 (52), 양자화 유닛 (54), 및 엔트로피 인코딩 유닛 (56) 을 포함한다. 예측 프로세싱 유닛 (41) 은 모션 추정 유닛 (42), 모션 보상 유닛 (44) 및 인트라 예측 프로세싱 유닛 (46) 을 포함한다. 비디오 블록 재구성을 위해, 비디오 인코더 (20) 는 또한 역 양자화 유닛 (58), 역 변환 프로세싱 유닛 (60), 및 합산기 (62) 를 포함한다. 필터 유닛 (63) 은 디블록킹 필터, ALF (adaptive loop filter) 및 SAO (sample adaptive offset) 필터 등의 하나 이상의 루프 필터들을 나타내도록 의도된다. 필터 유닛 (63) 이 인루프 필터인 것으로서 도 6에 도시되어 있지만, 다른 구성들에서, 필터 유닛 (63) 은 포스트 루프 필터로서 구현될 수도 있다.

도 6에 도시된 바처럼, 비디오 인코더 (20) 는 비디오 데이터를 수신하고 파티셔닝 유닛 (35) 은 데이터를 비디오 블록들로 파티셔닝한다. 이 파티셔닝은 또한, 예를 들어, LCU 및 CU 들의 쿼드트리 구조에 따른, 비디오 블록 파티셔닝 뿐만 아니라 슬라이스들, 타일들 또는 다른 더 큰 유닛들로의 파티셔닝을 포함할 수도 있다. 비디오 인코더 (20) 는 일반적으로, 인코딩될 비디오 슬라이스 내의 비디오 블록들을 인코딩하는 컴포넌트들을 예시한다. 슬라이스는, 다수의 비디오 블록들로 (그리고 가능하게는 타일들로 지칭되는 비디오 블록들의 세트들로) 분할될 수도 있다. 예측 프로세싱 유닛 (41) 은, 복수의 가능한 코딩 모들 중 하나, 이를테면 복수의 인트라 코딩 모드들 중 하나 또는 복수의 인터 코딩 모드들 중 하나를, 에러 결과 (예를 들어, 코딩 레이트 및 왜곡의 레벨) 에 기초하여 현재 비디오 블록에 대해 선택할 수도 있다. 예측 프로세싱 유닛 (41) 은 결과적인 인트라 또는 인터 코딩 블록을 합산기 (50) 에 제공하여 잔차 블록 데이터를 생성하고 합산기 (62) 에 제공하여 참조 화상으로서의 사용을 위해 인코딩된 블록을 재구성할 수도 있다.

예측 프로세싱 유닛 (41) 내의 인트라 예측 프로세싱 유닛 (46) 은 코딩될 현재 블록과 동일한 프레임 또는 슬라이스에서의 하나 이상의 이웃 블록들에 대해 현재 비디오 블록의 인트라 예측 코딩을 수행하여 공간적 압축을 제공할 수도 있다. 예측 프로세싱 유닛 (41) 내의 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 하나 이상의 참조 화상들에서의 하나 이상의 예측 블록들에 대해 현재 비디오 블록의 인터 예측 코딩을 수행해 시간적 압축을 제공한다.

모션 추정 유닛 (42) 은, 비디오 시퀀스에 대해 미리결정된 패턴에 따라 비디오 슬라이스에 대한 인터 예측 모드를 결정하도록 구성될 수도 있다. 미리결정된 패턴은, P 슬라이스들, B 슬라이스들 또는 GPB 슬라이스들로서 시퀀스에서 비디오 슬라이스들을 지정할 수도 있다. 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 고도로 통합될 수도 있지만, 개념적인 목적을 위해 따로따로 예시되어 있다. 모션 추정 유닛 (42) 에 의해 수행되는, 모션 추정은, 비디오 블록들을 위한 모션을 추정하는 모션 벡터들을 생성하는 프로세스이다. 예를 들어, 모션 벡터는, 참조 화상 내의 예측 블록에 대해 현재 비디오 프레임 또는 화상 내의 비디오 블록의 PU 의 변위를 나타낼 수도 있다.

예측 블록은, 절대 차이의 합 (sum of absolute difference; SAD), 제곱 차이의 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해 결정될 수도 있는, 픽셀 차이에 관하여, 코딩될 비디오 블록의 PU에 밀접하게 매치하는 것으로 구해진 블록이다. 일부 예들에서, 비디오 인코더 (20) 는 참조 화상 메모리 (64) 에 저장된 참조 화상들의 서브 정수 픽셀 위치 (sub-integer pixel position) 들을 위한 값들을 계산할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 참조 화상의 1/4 픽셀 위치들, 1/8 픽셀 위치들, 또는 다른 분수 픽셀 위치 (fractional pixel position) 들의 값들을 보간할 수도 있다. 그러므로, 모션 추정 유닛 (42) 은, 전 픽셀 위치들 그리고 분수 픽셀 위치들에 대해 모션 검색을 수행하고 분수 픽셀 정밀도로 모션 벡터를 출력할 수도 있다.

모션 추정 유닛 (42) 은, 인터 코딩된 슬라이스에서 비디오 블록의 PU를 위한 모션 벡터를, PU 의 위치를 참조 화상의 예측 블록의 위치와 비교함으로써, 계산한다. 참조 화상은, 제 1 참조 화상 리스트 (List 0) 또는 제 2 참조 화상 리스트 (List 1) 로부터 선택될 수도 있고, 이들의 각각은 참조 화상 메모리 (64) 에 저장된 하나 이상의 참조 화상들을 식별한다. 모션 추정 유닛 (42) 은 계산된 모션 벡터를 엔트로피 인코딩 유닛 (56) 및 모션 보상 유닛 (44) 으로 전송한다.

모션 보상 유닛 (44) 에 의해 수행된 모션 보상은, 모션 추정에 의해 결정된 모션 벡터에 기초한 예측 블록의 페칭 (fetching) 또는 생성을 수반할 수도 있으며, 가능하게는 서브-픽셀 정밀도로 보간을 수행한다. 현재 비디오 블록의 PU를 위한 모션 벡터의 수신시에, 모션 보상 유닛 (44) 은, 모션 벡터가 참조 화상 리스트들 중 하나에서 가리키는 예측 블록을 로케이팅할 수도 있다. 비디오 인코더 (20) 는, 코딩되는 현재 비디오 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 감산하여, 픽셀 차이 값들을 형성함으로써, 잔차 비디오 블록을 형성한다. 픽셀 차이 값들은, 블록에 대한 잔차 데이터를 형성하고, 루마 및 크로마 차이 컴포넌트들 양자 모두를 포함할 수도 있다. 합산기 (50) 는 이 감산 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 모션 보상 유닛 (44) 은 또한, 비디오 슬라이스의 비디오 블록들을 디코딩함에 있어서 비디오 디코더 (30) 에 의한 사용을 위해 비디오 블록들 및 비디오 슬라이스와 연관된 신택스 엘리먼트들을 생성할 수도 있다.

인트라-예측 유닛 (46) 은, 상술된 바와 같이, 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 수행되는 인터 예측에 대한 대안으로서, 현재 블록을 인트라 예측할 수도 있다. 특히, 인트라-예측 유닛 (46) 은 현재 블록을 인코딩하는데 이용할 인트라-예측 모드를 결정할 수도 있다. 일부 예들에서, 인트라 예측 유닛 (46) 은, 예를 들어, 별도의 인코딩 패스들 동안에, 다양한 인트라 예측 모드들을 이용하여 현재 블록을 인코딩할 수도 있고, 인트라 예측 유닛 (46) (또는, 일부 예들에서, 모드 선택 유닛 (40)) 은 테스트된 모드들로부터 이용할 적절한 인트라 예측 모드를 선택할 수도 있다. 예를 들어, 인트라-예측 유닛 (46) 은 다양한 테스트된 인트라-예측 모드들에 대한 레이트 왜곡 분석을 이용하여 레이트 왜곡 값들을 산출하고, 테스트된 모드들 중에서 최상의 레이트 왜곡 특성들을 갖는 인트라-예측 모드를 선택할 수도 있다. 레이트 왜곡 분석은 일반적으로, 인코딩된 블록과, 인코딩된 블록을 생성하기 위해 인코딩되었던 원래 인코딩되지 않은 블록 사이의 왜곡 (또는 오류) 의 양 뿐만 아니라 인코딩된 블록을 생성하는데 이용된 비트 레이트 (즉, 비트들의 수) 를 결정한다. 인트라 예측 유닛 (46) 은 그 왜곡들로부터 비 (ratio) 및 여러 인코딩된 블록들에 대한 레이트들을 산출하여 어느 인트라 예측 모드가 블록에 대한 최상의 레이트 왜곡 값을 나타내는지를 결정할 수도 있다.

어느 경우든, 블록에 대한 인트라 예측 모드를 선택한 후에, 인트라 예측 유닛 (46) 은 엔트로피 인코딩 유닛 (56) 에 블록에 대한 선택된 인트라 예측 모드를 나타내는 정보를 제공할 수도 있다. 엔트로피 인코딩 유닛 (56) 은 본 개시의 기법들에 따라 선택된 인트라-예측 모드를 나타내는 정보를 인코딩할 수도 있다. 비디오 인코더 (20) 는 송신된 비트스트림에서 구성 데이터를 포함할 수도 있고, 이는 복수의 인트라 예측 모드 인덱스 테이블들 및 복수의 수정된 인트라 예측 모드 인덱스 테이블들 (코드워드 맵핑 테이블이라고도 한다), 다양한 블록들을 위한 인코딩 콘텍스트들의 정의들, 그리고 최고 확률 인트라 예측 모드의 표시들, 인트라 예측 모드 인덱스 테이블, 및 콘텍스트들의 각각을 위해 사용할 수정된 인트라 예측 모드 인덱스 테이블을 포함할 수도 있다.

예측 프로세싱 유닛 (41) 이 인터-예측 또는 인트라-예측을 통해 현재 비디로 블록에 대한 예측 블록을 생성한 후에, 비디오 인코더 (20) 는 현재 비디오 블록으로부터 예측 블록을 감산함으로써 잔차 비디오 블록을 형성한다. 잔차 블록에서 잔차 비디오 데이터는 하나 이상의 TU 들에 포함될 수도 있고 역 변환 프로세싱 유닛 (52) 에 적용될 수도 있다. 역 변환 프로세싱 유닛 (52) 은 DCT (discrete cosine transform) 또는 개념적으로 유사한 변환과 같은 변환을 이용하여 잔차 변환 계수들로 잔차 비디오 데이터를 변환한다. 역 변환 프로세싱 유닛 (52) 은 잔차 비디오 데이터를 픽셀 도메인으로부터 변환 도메인, 이를테면 주파수 도메인으로 변환할 수도 있다.

역 변환 프로세싱 유닛 (52) 은 양자화 유닛 (54) 에 결과적인 변환 계수들을 전송할 수도 있다. 양자화 유닛 (54) 은 변환 계수들을 양자화하여 비트 레이트를 더 감소시킨다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 깊이를 감소시킬 수도 있다. 양자화의 정도는 양자화 파라미터를 조정함으로써 변경될 수도 있다. 다음으로, 일부 예들에서, 양자화 유닛 (54) 은 양자화된 변환 계수들을 포함하는 매트릭스의 스캔을 수행할 수도 있다. 대안적으로, 엔트로피 인코딩 유닛 (56) 은 스캔을 수행할 수도 있다.

양자화 다음에, 엔트로피 인코딩 유닛 (56) 은 양자화된 변환 계수들을 엔트로피 인코딩한다. 예를 들어, 엔트로피 인코딩 유닛 (56) 은 CAVLC (context adaptive variable length coding), CABAC (context adaptive binary arithmetic coding), SBAC (syntax-based context-adaptive binary arithmetic coding), PIPE (probability interval partitioning entropy) 코딩 또는 또 다른 엔트로피 인코딩 방법론 또는 기법을 수행할 수도 있다. 엔트로피 인코딩 유닛 (56) 에 의한 엔트로피 인코딩 다음에, 인코딩된 비트스트림은, 비디오 디코더 (30) 로 송신되거나 또는 비디오 디코더 (30) 에 의한 나중의 송신 또는 취출을 위해 보관될 수도 있다. 엔트로피 인코딩 유닛 (56) 은 또한, 모션 벡터들 그리고 코딩되고 있는 현재 비디오 슬라이스에 대한 다른 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.

역 양자화 유닛 (58) 및 역 변환 프로세싱 유닛 (60) 은 역 양자화 및 역 변환을 각각 적용하여, 참조 화상의 참조 블록으로서 나중에 사용하기 위해 픽셀 도메인에서 잔차 블록을 재구성한다. 모션 보상 유닛 (44) 은, 참조 화상 리스트들의 하나 내의 참조 화상들의 하나의 예측 블록에 잔차 블록을 가산함으로써 참조 블록을 계산할 수도 있다. 모션 보상 유닛 (44) 은 또한 하나 이상의 보간 필터들을 그 재구성된 잔차 블록에 적용하여, 모션 추정에 사용하기 위한 서브 정수 픽셀 값들을 산출할 수도 있다. 합산기 (62) 는 재구성된 잔차 블록을 모션 보상 유닛 (44) 에 의해 생성되는 모션 보상된 예측 블록에 가산하여 참조 블록을 생성해 참조 화상 메모리 (64) 에 저장한다. 참조 블록은 후속 비디오 프레임 또는 화상에서 블록을 인터 예측하기 위한 참조 블록으로서 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 사용될 수도 있다.

전술된 바처럼, 비디오 인코더 (20) 는, 다수의 병렬 프로세싱 메카니즘들이 동시에 구현될 수 있게 할 수도 있는 기법들을 포함하여, 본 개시의 기법들을 구현하도록 구성될 수 있다. 도 6의 비디오 인코더 (20) 는, 예를 들어, 전술된 “parallelism_idc” 신택스 엘리먼트를 인코딩된 비트스트림에서 포함하기 위해 생성할 수도 있다. 비디오 데이터가 병렬 프로세싱 메카니즘 보다 더 이용하여 코딩될 때, 도 6의 비디오 인코더 (20) 는 또한, 비디오 디코더가 파라미터 세트 및 슬라이스 헤더 데이터를 적당히 파싱하는 것을 가능하게 하기 위하여 본 개시에 설명된 다양한 제한들의 하나 이상을 이용하여 비디오 데이터를 코딩할 수도 있다. 예를 들어, 비디오 인코더 (20) 는, 파면들이 전체적으로 타일들 내에 존재하고 다수의 슬라이스들에 걸쳐있지 않도록 비디오 데이터를 인코딩할 수도 있다. 추가적으로 복수의 타일들을 코딩할 때, 비디오 인코더 (20) 는, 각 타일이 새로운 슬라이스를 시작하고 각 새로운 슬라이스가 대응하는 슬라이스 헤더를 갖도록 복수의 타일들을 인코딩할 수도 있다.

이런 식으로, 도 6의 비디오 인코더 (20) 는, 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는 파라미터 세트 내 하나 이상의 제 1 비트들을 생성하고, 하나 이상의 제 1 비트들과는 상이하고 WPP 이 일련의 비디오 블록들의 세트에 대해 인에이블되는지 여부를 나타내는 파라미터 세트내 하나 이상의 제 2 비트들을 생성하도록 구성된 비디오 인코더의 예를 나타낸다. 생성된 비트들은 비디오 데이터의 코딩된 비트스트림에 포함될 수 있다.

도 7은 본 개시에 기재된 기법들을 구현할 수도 있는 예시적인 비디오 디코더 (30) 를 예시하는 블록도이다. 도 7 의 예에서, 비디오 디코더 (30) 는, 엔트로피 디코딩 유닛 (80), 예측 프로세싱 유닛 (81), 역 양자화 유닛 (86), 역 변환 유닛 (88), 합산기 (90), 필터 유닛 (91), 및 참조 화상 메모리 (92) 를 포함한다. 예측 프로세싱 유닛 (81) 은, 모션 보상 유닛 (82) 및 인트라 예측 프로세싱 유닛 (84) 을 포함한다. 비디오 디코더 (30) 는, 일부 예들에서, 도 6으로부터의 비디오 인코더 (20) 에 대해 설명된 인코딩 패스에 일반적으로 상반되는 디코딩 패스를 수행할 수도 있다.

디코딩 프로세스 동안, 비디오 디코더 (30) 는, 비디오 인코더 (20) 로부터 인코딩된 비디오 슬라이스의 비디오 블록들 및 연관된 신택스 엘리먼트들을 표현하는 인코딩된 비디오 비트스트림을 수신한다. 비디오 디코더 (30) 의 엔트로피 디코딩 유닛 (80) 은 양자화된 계수들, 모션 벡터들, 및 다른 신텍스 엘리먼트들을 생성하기 위하여 비트스트림을 엔트로피 디코딩한다. 엔트로피 디코딩 유닛 (80) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 예측 프로세싱 유닛 (81) 에 포워딩한다. 비디오 디코더 (30) 는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 엘리먼트들을 수신할 수도 있다.

비디오 슬라이스가 인트라 코딩된 (I) 슬라이스로서 코딩될 때, 예측 프로세싱 유닛 (81) 의 인트라 예측 프로세싱 유닛 (84) 은, 현재 프레임 또는 화상의 이전에 디코딩된 블록들로부터 시그널링된 인트라 예측 모드 및 데이터에 기초하여 현재 비디오 슬라이스의 비디오 블록을 위한 예측 데이터를 생성할 수도 있다. 비디오 프레임이 인터 코딩된 (즉, B, P 또는 GPB) 슬라이스로서 코딩될 때, 예측 프로세싱 유닛 (81) 의 모션 보상 유닛 (82) 은 엔트로피 디코딩 유닛 (80) 으로부터 수신된 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재 비디오 슬라이스의 비디오 블록을 위한 예측 블록들을 생성한다. 예측 블록들은 참조 화상 리스트들의 하나 내의 참조 화상들의 하나로부터 생성될 수도 있다. 비디오 디코더 (30) 는 참조 화상 메모리 (92) 에 저장된 참조 화상들에 기초하여 디폴트 (default) 구성 기법들을 이용하여 참조 프레임 리스트들, List 0 및 List 1 을 구성할 수도 있다.

모션 보상 유닛 (82) 은, 모션 벡터들 및 다른 신택스 엘리먼트들을 파싱 (parsing) 하여 현재 비디오 슬라이스의 비디오 블록을 위한 예측 정보를 결정하고, 그 예측 정보를 사용하여 디코딩되는 현재 비디오 블록을 위한 예측 블록들을 생성한다. 예를 들어, 모션 보상 유닛 (82) 은 수신된 신택스 엘리먼트들의 일부를 사용하여 비디오 슬라이스의 비디오 블록들을 코딩하는데 사용된 예측 모드 (예를 들어, 인트라 또는 인터 예측), 인터 예측 슬라이스 타입 (예를 들어, B 슬라이스, P 슬라이스, 또는 GPB 슬라이스), 슬라이스를 위한 참조 화상 리스트들의 하나 이상을 위한 구성 정보, 슬라이스의 각 인터 인코딩된 비디오 블록을 위한 모션 벡터들, 슬라이스의 각 인터 코딩된 비디오 블록을 위한 인터 예측 상태, 및 현재 비디오 슬라이스에서 비디오 블록들을 디코딩하기 위한 다른 정보를 결정한다.

모션 보상 유닛 (82) 은 또한, 보간 필터들에 기초하여 보간을 수행할 수도 있다. 모션 보상 유닛 (82) 은 비디오 블록들의 인코딩 동안 비디오 인코더 (20) 에 의해 이용되는 보간 필터들을 이용하여 참조 블록들의 서브 정수 픽셀들에 대한 보간된 값들을 계산할 수도 있다. 이 경우에, 모션 보상 유닛 (82) 은 수신된 신택스 엘리먼트들로부터 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 결정하고, 보간 필터들을 이용하여 예측 블록들을 생성할 수도 있다.

역 양자화 유닛 (86) 은 비트스트림에서 제공되고 엔트로피 디코딩 유닛 (80) 에 의해 디코딩된 양자화된 변환 계수들을 역 양자화, 즉 탈양자화한다. 역 양자화 프로세스는, 양자화의 정도, 그리고, 마찬가지로, 적용되어야 하는 역 양자화의 정도를 결정하기 위해, 비디오 슬라이스에서 각 비디오 블록에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터의 이용을 포함할 수도 있다. 역 변환 프로세싱 유닛 (88) 은, 픽셀 도메인에서 잔차 블록들을 생성하기 위해 변환 계수들에, 역 변환, 예를 들어, 역 DCT, 역 정수 변환, 또는 개념적으로 유사한 역 변환 프로세스를 적용한다.

모션 보상 유닛 (82) 이 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재 비디오 블록을 위한 예측 블록을 생성한 후에, 비디오 디코더 (30) 는 역 변환 프로세싱 유닛 (88) 으로부터의 잔차 블록들과 모션 보상 유닛 (82) 에 의해 생성된 대응하는 예측 블록들을 합산함으로써 디코딩된 비디오 블록을 형성한다. 합산기 (90) 는 이 합산 연산을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 원하는 경우, (코딩 루프내 또는 코딩 루프 후의) 다른 루프 필터들이 또한 픽셀 천이들을 매끄럽게 하거나 또는 다른 방법으로 비디오 품질을 향상시키는데 사용될 수도 있다. 필터 유닛 (91) 은 디블록킹 필터, ALF (adaptive loop filter) 및 SAO (sample adaptive offset) 필터 등의 하나 이상의 루프 필터들을 나타내도록 의도된다. 필터 유닛 (91) 이 인루프 필터인 것으로서 도 5에 도시되어 있지만, 다른 구성들에서, 필터 유닛 (91) 은 포스트 루프 필터로서 구현될 수도 있다. 다음으로, 주어진 프레임 또는 화상에서 디코딩된 비디오 블록들은 참조 화상 메모리 (92) 에 저장되고, 이는 후속 모션 보상을 위해 사용된 참조 화상들을 저장한다. 참조 화상 메모리 (92) 는 또한, 도 1의 디스플레이 디바이스 (32) 등의 디스플레이 디바이스 상에 나중에 표시하기 위해 디코딩된 비디오를 저장한다.

이런 식으로, 도 7의 비디오 디코더 (30) 는, 하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하고; 및 상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하도록 구성된 비디오 디코더의 예를 나타낸다. 비디오 디코더 (30) 는 타일들 및 WPP 양자 모두를 이용하여 일련의 비디오 블록들을 디코딩할 수 있다. 비디오 디코더 (30) 는, 파면들이 전체적으로 타일들 내에 존재하고 파면들이 다수의 타일들에 걸쳐 있지 않은 비트스트림을 파싱하도록 구성될 수 있다. 일련의 비디오 블록들은 복수의 타일들을 포함할 수 있고, 각 타일은 새로운 슬라이스를 시작할 수 있으며 각 새로운 슬라이스는 대응하는 슬라이스 헤더를 갖는다.

비디오 디코더 (30) 는 또한, 슬라이스 헤더에서 시그널링된 WPP 엔트리 포인트들을 수신할 수 있다. 비디오 디코더 (30) 는, 예를 들어, 제 2 일련의 비디오 블록들에 대해, 타일들 및 WPP 중 하나만이 화상에 대해 인에이블되는 것을 나타내는 파라미터 세트를 수신하고, 타일들만이 인에이블되는 것에 응답하여, 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 타일 엔트리 포인트들에 대응하는 것으로서 해석하고, WPP 만이 인에이블되는 것에 응답하여, 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 WPP 엔트리 포인트들에 대응하는 것으로서 해석할 수도 있다.

도 8은 본 개시의 예시적인 기법을 예시하는 플로우차트이다. 도 8이 비디오 디코더 (30) 를 참조하여 설명되지만, 그 방법은 다른 타입의 디코더 또는 다른 디바이스들에 의해 수행될 수 있다. 공통 파라미터 세트와 연관된 제 1 일련의 비디오 블록들에 대해, 비디오 디코더 (30) 는 타일들 및 WPP 양자 모두를 사용하여 비디오 블록들을 디코딩한다 (801). 공통 파라미터 세트는 화상 파라미터 세트를 포함할 수도 있다. 비디오 디코더 (30) 는, 타일들 중 하나가 일련의 비디오 블록들에 대해 인에이블되는지, WPP 이 일련의 비디오 블록들에 대해 인에이블되는지, 그리고 타일들 및 WPP 양자 모두가 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는 하나 이상의 신택스 엘리먼트들을 수신한다 (802).

하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현되면, 그 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령 또는 코드로서 저장되거나 송신될 수도 있고 하드웨어 기반 프로세싱 유닛에 의해 실행될 수도 있다. 컴퓨터 판독가능 매체는, 예를 들면, 통신 프로토콜에 따라, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체 또는 데이터 저장 매체와 같은 유형의 매체에 대응하는 컴퓨터 판독가능 저장 매체를 포함할 수도 있다. 이런 방식으로, 컴퓨터 판독가능 매체는 일반적으로, (1) 비일시적인 유형의 컴퓨터 판독가능 저장 매체 또는 (2) 신호 또는 캐리어 파와 같은 통신 매체에 대응할 수도 있다. 데이터 저장 매체는, 본 개시에서 설명된 기술들의 구현을 위해 명령들, 코드 및/또는 데이터 구조들을 취출하기 위하여 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 가용 매체일 수도 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 매체를 포함할 수 있다.

비한정적 예로서, 이러한 컴퓨터 판독가능 저장 매체는 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장, 자기 디스크 저장 또는 다른 자기 저장 디바이스들, 플래시 메모리, 또는 명령 또는 데이터 구조의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속이 컴퓨터 판독가능 매체로 적절히 칭해진다. 예를 들어, 명령들이 동축 케이블, 광섬유 케이블, 연선 (twisted pair), 디지털 가입자 라인 (DSL), 또는 적외선, 전파 (radio), 및 마이크로파와 같은 무선 기술을 사용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 송신되면, 그 동축 케이블, 광섬유 케이블, 연선, DSL, 또는 적외선, 전파, 및 마이크로파와 같은 무선 기술은 매체의 정의 내에 포함된다. 하지만, 컴퓨터 판독가능 저장 매체 및 데이터 저장 매체는 접속, 캐리어 파, 신호 또는 다른 일시적 매체를 포함하는 것이 아니라, 대신에 비일시적, 유형의 저장 매체를 포함한다는 것이 이해되야 한다. 여기에 사용된 바와 같이, 디스크 (disk) 및 디스크 (disc) 는 콤팩트 디스크 (CD), 레이저 디스크, 광 디스크, DVD (digital versatile disc), 플로피 디스크 및 블루레이 디스크를 포함하며, 여기서, 디스크 (disk) 는 보통 데이터를 자기적으로 재생하지만, 디스크 (disc) 는 레이저를 이용하여 광학적으로 데이터를 재생한다. 또한, 상기의 조합은 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다.

명령들은 하나 이상의 프로세서, 이를테면 하나 이상의 DSP (digital signal processor), 범용 마이크로프로세서, ASIC (application specific integrated circuit), FPGA (field programmable logic array), 또는 다른 동등한 집적 또는 이산 로직 회로에 의해 실행될 수도 있다. 따라서, 본원에 사용된 용어 "프로세서" 는 이전 구조 중 임의의 것 또는 본원에 설명된 기술들의 구현에 적합한 임의의 다른 구조를 지칭할 수도 있다. 추가로, 일부 양태들에서, 여기서 설명된 기능은 인코딩 및 디코딩을 위해 구성된 전용 하드웨어 및/또는 소프트웨어 모듈들 내에 제공되거나 또는 결합된 코덱에 포함될 수도 있다. 또한, 그 기법들은 하나 이상의 회로 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.

본 개시의 기법들은 무선 핸드셋, 집적 회로 (IC) 또는 IC 들의 세트 (예를 들면, 칩 세트) 를 포함하여, 폭넓게 다양한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들 또는 유닛들이, 개시된 기술들을 수행하도록 구성된 디바이스들의 기능적인 양태들을 강조하기 위하여 본 개시에 설명되었지만, 다른 하드웨어 유닛들에 의한 실현을 반드시 필요로 하는 것은 아니다. 오히려, 전술된 바처럼, 다양한 유닛들이 코덱 하드웨어 유닛에 결합될 수도 있거나 또는 적합한 소프트웨어 및/또는 펌웨어와 함께, 전술된 하나 이상의 프로세서들을 포함하는 연동적인 (interoperative) 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.

다양한 예들이 설명되었다. 이들 및 다른 예들은 다음의 청구항들의 범위 내에 있다.

Claims

비디오 데이터를 디코딩하는 방법으로서,
하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하는 단계로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하는 단계; 및
상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하는 단계
를 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 방법은:
타일들 및 WPP 양자 모두를 이용하여 상기 일련의 비디오 블록들을 디코딩하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
파면들이 전체적으로 타일들내에 존재하는, 비디오 데이터를 디코딩하는 방법.
제 3 항에 있어서,
파면들이 다수의 타일들에 걸쳐있지 않은, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 파라미터 세트는 화상 파라미터 세트인, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
상기 일련의 비디오 블록들은 복수의 타일들을 포함하고, 각 타일은 새로운 슬라이스를 시작하며, 각 새로운 슬라이스는 대응하는 슬라이스 헤더를 갖는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
슬라이스 헤더에서 시그널링된 WPP 엔트리 포인트들을 수신하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.
제 1 항에 있어서,
타일들 및 WPP 중 하나만이 화상에 대해 인에이블됨을 나타내는 파라미터 세트를, 제 2 일련의 비디오 블록들에 대해, 수신하는 단계;
타일들만이 인에이블되는 것에 응답하여, 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 타일 엔트리 포인트들에 대응하는 것으로서 해석하는 단계;
WPP만이 인에이블되는 것에 응답하여, 상기 슬라이스 헤더에서 시그널링된 상기 엔트리 포인트들을 WPP 엔트리 포인트들에 대응하는 것으로서 해석하는 단계를 더 포함하는, 비디오 데이터를 디코딩하는 방법.
비디오 데이터를 디코딩하는 디바이스로서,
비디오 디코더를 포함하고,
상기 비디오 디코더는 하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하고; 상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 9 항에 있어서,
상기 비디오 디코더는 또한 타일들 및 WPP 양자 모두를 이용하여 상기 일련의 비디오 블록들을 디코딩하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 9 항에 있어서,
파면들이 전체적으로 타일들내에 존재하는, 비디오 데이터를 디코딩하는 디바이스.
제 11 항에 있어서,
파면들이 다수의 타일들에 걸쳐있지 않은, 비디오 데이터를 디코딩하는 디바이스.
제 9 항에 있어서,
상기 파라미터 세트는 화상 파라미터 세트인, 비디오 데이터를 디코딩하는 디바이스.
제 9 항에 있어서,
상기 일련의 비디오 블록들은 복수의 타일들을 포함하고, 각 타일은 새로운 슬라이스를 시작하며, 각 새로운 슬라이스는 대응하는 슬라이스 헤더를 갖는, 비디오 데이터를 디코딩하는 디바이스.
제 9 항에 있어서,
상기 비디오 디코더는 또한, 슬라이스 헤더에서 시그널링되는 WPP 엔트리 포인트들을 수신하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 9 항에 있어서,
상기 비디오 디코더는 또한, 제 2 일련의 비디오 블록들에 대해, 타일들 및 WPP 중 하나만이 화상에 대해 인에이블되는 것을 나타내는 파라미터 세트를 수신하고; 타일들만이 인에이블되는 것에 응답하여, 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 타일 엔트리 포인트들에 대응하는 것으로서 해석하고; WPP 만이 인에이블되는 것에 응답하여, 상기 슬라이스 헤더에서 시그널링된 상기 엔트리 포인트들을 WPP 엔트리 포인트들에 대응하는 것으로서 해석하도록 구성되는, 비디오 데이터를 디코딩하는 디바이스.
제 9 항에 있어서,
상기 디바이스는:
집적 회로;
마이크로프로세서; 및
비디오 디코더를 포함하는 무선 통신 디바이스
중 적어도 하나를 포함하는, 비디오 데이터를 디코딩하는 디바이스.
비디오 데이터를 디코딩하는 디바이스로서,
상기 디바이스는:
하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하는 수단으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하는 수단; 및
상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하는 수단을 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 18 항에 있어서,
상기 디바이스는
타일들 및 WPP 양자 모두를 이용하여 상기 일련의 비디오 블록들을 디코딩하는 수단을 더 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 18 항에 있어서,
파면들이 전체적으로 타일들내에 존재하는, 비디오 데이터를 디코딩하는 디바이스.
제 18 항에 있어서,
파면들이 다수의 타일들에 걸쳐있지 않은, 비디오 데이터를 디코딩하는 디바이스.
제 18 항에 있어서,
상기 파라미터 세트는 화상 파라미터 세트인, 비디오 데이터를 디코딩하는 디바이스.
제 18 항에 있어서,
상기 일련의 비디오 블록들은 복수의 타일들을 포함하고, 각 타일은 새로운 슬라이스를 시작하며, 각 새로운 슬라이스는 대응하는 슬라이스 헤더를 갖는, 비디오 데이터를 디코딩하는 디바이스.
제 18 항에 있어서,
슬라이스 헤더에서 시그널링된 WPP 엔트리 포인트들을 수신하는 수단을 더 포함하는, 비디오 데이터를 디코딩하는 디바이스.
제 18 항에 있어서,
타일들 및 WPP 중 하나만이 화상에 대해 인에이블됨을 나타내는 파라미터 세트를, 제 2 일련의 비디오 블록들에 대해, 수신하는 수단;
타일들만이 인에이블되는 것에 응답하여 슬라이스 헤더에서 시그널링되는 엔트리 포인트들을 타일 엔트리 포인트들에 대응하는 것으로서 해석하는 수단;
WPP 만이 인에이블되는 것에 응답하여 상기 슬라이스 헤더에서 시그널링되는 상기 엔트리 포인트들을 WPP 엔트리 포인트들에 대응하는 것으로서 해석하는 수단을 더 포함하는, 비디오 데이터를 디코딩하는 디바이스.
하나 이상의 프로세서들에 의해 실행될 때 상기 하나 이상의 프로세서들로 하여금,
하나 이상의 제 1 비트들 및 하나 이상의 제 2 비트들을 포함하는 파라미터 세트를 수신하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내고, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 파라미터 세트를 수신하고;
상기 파라미터 세트에 기초하여 상기 일련의 비디오 블록들을 디코딩하게 하는 명령을 저장한, 컴퓨터 판독가능 저장 매체.
제 26 항에 있어서,
실행될 때 상기 하나 이상의 프로세서들로 하여금,
타일들 및 WPP 양자 모두를 이용하여 상기 일련의 비디오 블록들을 디코딩하게 하는 명령들을 더 저장한, 컴퓨터 판독가능 저장 매체.
제 26 항에 있어서,
파면들이 전체적으로 타일들내에 존재하는, 컴퓨터 판독가능 저장 매체.
제 26 항에 있어서,
파면들이 다수의 타일들에 걸쳐있지 않은, 컴퓨터 판독가능 저장 매체.
제 26 항에 있어서,
상기 파라미터 세트는 화상 파라미터 세트인, 컴퓨터 판독가능 저장 매체.
제 26 항에 있어서,
상기 일련의 비디오 블록들은 복수의 타일들을 포함하고, 각 타일은 새로운 슬라이스를 시작하며, 각 새로운 슬라이스는 대응하는 슬라이스 헤더를 갖는, 컴퓨터 판독가능 저장 매체.
제 26 항에 있어서,
실행될 때 상기 하나 이상의 프로세서들로 하여금,
슬라이스 헤더에서 시그널링된 WPP 엔트리 포인트들을 수신하게 하는 명령들을 더 저장한, 컴퓨터 판독가능 저장 매체.
제 26 항에 있어서,
실행될 때 상기 하나 이상의 프로세서들로 하여금,
타일들 및 WPP 중 하나만이 화상에 대해 인에이블됨을 나타내는 파라미터 세트를, 제 2 일련의 비디오 블록들에 대해, 수신하고;
타일들만이 인에이블되는 것에 응답하여, 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 타일 엔트리 포인트들에 대응하는 것으로서 해석하고;
WPP만이 인에이블되는 것에 응답하여, 상기 슬라이스 헤더에서 시그널링된 상기 엔트리 포인트들을 WPP 엔트리 포인트들에 대응하는 것으로서 해석하게 하는 명령들을 더 저장한, 컴퓨터 판독가능 저장 매체.
비디오 데이터를 인코딩하는 방법으로서,
파라미터 세트에서 하나 이상의 제 1 비트들을 생성하는 단계로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 생성하는 단계;
상기 파라미터 세트에서 하나 이상의 제 2 비트들을 생성하는 단계로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과는 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 생성하는 단계
를 포함하는, 비디오 데이터를 인코딩하는 방법.
제 34 항에 있어서,
상기 방법은
타일들 및 WPP 양자 모두를 이용하여 상기 일련의 비디오 블록들을 인코딩하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.
제 34 항에 있어서,
파면들이 전체적으로 타일들내에 존재하는, 비디오 데이터를 인코딩하는 방법.
제 34 항에 있어서,
파면들이 다수의 타일들에 걸쳐있지 않은, 비디오 데이터를 인코딩하는 방법.
제 34 항에 있어서,
상기 파라미터 세트는 화상 파라미터 세트인, 비디오 데이터를 인코딩하는 방법.
제 34 항에 있어서,
상기 일련의 비디오 블록들은 복수의 타일들을 포함하고, 각 타일은 새로운 슬라이스를 시작하며, 각 새로운 슬라이스는 대응하는 슬라이스 헤더를 갖는, 비디오 데이터를 인코딩하는 방법.
제 34 항에 있어서,
슬라이스 헤더에서 시그널링된 WPP 엔트리 포인트들을 생성하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.
제 34 항에 있어서,
타일들 및 WPP 중 하나만이 화상에 대해 인에이블됨을 나타내는 파라미터 세트를, 제 2 일련의 비디오 블록들에 대해, 생성하는 단계;
타일들만이 인에이블되는 것에 응답하여, 타일 엔트리 포인트들에 대응하는 엔트리 포인트들을 식별하는 신택스 엘리먼트들을 생성하는 단계;
WPP만이 인에이블되는 것에 응답하여, WPP 엔트리 포인트들에 대응하는 엔트리 포인트들을 식별하는 신택스 엘리먼트들을 생성하는 단계를 더 포함하는, 비디오 데이터를 인코딩하는 방법.
비디오 데이터를 인코딩하는 디바이스로서,
비디오 인코더를 포함하고
상기 비디오 인코더는 파라미터 세트에서 하나 이상의 제 1 비트들을 수신하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 수신하고; 상기 파라미터 세트에서 하나 이상의 제 2 비트들을 수신하는 것으로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 수신하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
상기 비디오 인코더는 또한 타일들 및 WPP 양자 모두를 이용하여 상기 일련의 비디오 블록들을 인코딩하도록 구성된, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
파면들이 전체적으로 타일들내에 존재하는, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
파면들이 다수의 타일들에 걸쳐있지 않은, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
상기 파라미터 세트는 화상 파라미터 세트인, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
상기 일련의 비디오 블록들은 복수의 타일들을 포함하고, 각 타일은 새로운 슬라이스를 시작하며, 각 새로운 슬라이스는 대응하는 슬라이스 헤더를 갖는, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
상기 비디오 인코더는 또한, 슬라이스 헤더에서 시그널링되는 WPP 엔트리 포인트들을 수신하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
상기 비디오 인코더는 또한, 제 2 일련의 비디오 블록들에 대해, 타일들 및 WPP 중 하나만이 화상에 대해 인에이블되는 것을 나타내는 파라미터 세트를 수신하고; 타일들만이 인에이블되는 것에 응답하여, 슬라이스 헤더에서 시그널링된 엔트리 포인트들을 타일 엔트리 포인트들에 대응하는 것으로서 해석하고; WPP 만이 인에이블되는 것에 응답하여, 상기 슬라이스 헤더에서 시그널링된 상기 엔트리 포인트들을 WPP 엔트리 포인트들에 대응하는 것으로서 해석하도록 구성되는, 비디오 데이터를 인코딩하는 디바이스.
제 42 항에 있어서,
상기 디바이스는
집적 회로;
마이크로프로세서; 및
비디오 디코더를 포함하는 무선 통신 디바이스
중 적어도 하나를 포함하는, 비디오 데이터를 인코딩하는 디바이스.
비디오 데이터를 인코딩하는 디바이스로서,
파라미터 세트에서 하나 이상의 제 1 비트들을 생성하는 수단으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 생성하는 수단;
상기 파라미터 세트에서 하나 이상의 제 2 비트들을 생성하는 수단으로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과는 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 생성하는 수단
을 포함하는, 비디오 데이터를 인코딩하는 디바이스.
하나 이상의 프로세서들에 의해 실행될 때 상기 하나 이상의 프로세서들로 하여금,
파라미터 세트에서 하나 이상의 제 1 비트들을 생성하는 것으로서, 상기 하나 이상의 제 1 비트들은 타일들이 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 1 비트들을 생성하고;
상기 파라미터 세트에서 하나 이상의 제 2 비트들을 생성하는 것으로서, 상기 하나 이상의 제 2 비트들은 상기 하나 이상의 제 1 비트들과는 상이하고, 상기 하나 이상의 제 2 비트들은 파면 병렬 프로세싱 (WPP) 이 상기 일련의 비디오 블록들에 대해 인에이블되는지 여부를 나타내는, 상기 하나 이상의 제 2 비트들을 생성하게 하는 명령을 저장한, 컴퓨터 판독가능 저장 매체.