KR20160034321A

KR20160034321A - 인트라 랜덤 액세스 포인트 픽처들의 개선된 교차-계층 정렬

Info

Publication number: KR20160034321A
Application number: KR1020167002629A
Authority: KR
Inventors: 예-쿠이 왕; 프누 헨드리; 아다르쉬 크리쉬난 라마수브라모니안
Original assignee: 퀄컴 인코포레이티드
Priority date: 2013-07-15
Filing date: 2014-07-15
Publication date: 2016-03-29
Also published as: US9525883B2; US20150016546A1; JP2016528803A; CN105379271A; WO2015009714A1; EP3022916A1

Abstract

비디오 프로세싱 디바이스는, 비디오 데이터를 저장하는 메모리 및 하나 이상의 프로세서들을 포함하고, 상기 하나 이상의 프로세서들은, 액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 수신하고; 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하고; 그리고 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱하도록 구성된다.

Description

인트라 랜덤 액세스 포인트 픽처들의 개선된 교차-계층 정렬{IMPROVED CROSS-LAYER ALIGNMENT OF INTRA RANDOM ACCESS POINT PICTURES}

이 출원은 2013 년 7 월 15 일자로 출원된 미국 가출원 제 61/846,583 호의 이익을 주장하고, 그 전체 내용은 참조를 위해 본원에 통합된다.

본 개시는 비디오 프로세싱에 관한 것이다.

디지털 비디오 기능들은, 디지털 텔레비전들, 디지털 다이렉트 브로드캐스트 시스템 (digital direct broadcast system) 들, 무선 브로드캐스트 시스템들, 개인 정보 단말 (personal digital assistant; PDA) 들, 랩톱 또는 데스크톱 컴퓨터들, 태블릿 컴퓨터들, 전자책 (e-book) 리더들, 디지털 카메라들, 디지털 레코딩 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 디바이스들, 비디오 게임 콘솔들, 셀룰러 또는 위성 라디오 전화들, 소위 "스마트폰들", 화상 원격회의 디바이스들, 비디오 스트리밍 디바이스들 등을 포함하는 광범위한 디바이스들 내로 통합될 수 있다. 디지털 비디오 디바이스들은 MPEG-2, MPEG-4, ITU-T H.263, ITU-T H.264/MPEG-4, Part 10, 진보된 비디오 코딩 (Advanced Video Coding; AVC), 현재 개발 중인 고효율 비디오 코딩 (High Efficiency Video Coding; HEVC) 표준에 의해 정의된 표준들, 및 이러한 표준들의 확장들에서 설명된 것들과 같은 비디오 압축 기법들을 구현한다. 비디오 디바이스들은 이러한 비디오 압축 기법들을 구현함으로써 디지털 비디오 정보를 더욱 효율적으로 송신하고, 수신하고, 인코딩하고, 디코딩하고, 및/또는 저장할 수도 있다.

비디오 압축 기법들은 비디오 시퀀스들에 내재된 중복성을 감소시키거나 제거하기 위하여 공간적 (인트라-픽처 (intra-picture)) 예측 및/또는 시간적 (인터-픽처 (inter-picture)) 예측을 수행한다. 블록-기반 비디오 코딩을 위하여, 비디오 슬라이스 (즉, 비디오 프레임 또는 비디오 프레임의 부분) 는 비디오 블록들로 파티셔닝 (partitioning) 될 수도 있으며, 이 비디오 블록들은 트리블록 (treeblock) 들, 코딩 유닛 (coding unit; CU) 들 및/또는 코딩 노드들로서 또한 지칭될 수도 있다. 픽처의 인트라-코딩된 (I) 슬라이스에서의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측을 이용하여 인코딩된다. 픽처의 인터-코딩된 (P 또는 B) 슬라이스 내의 비디오 블록들은 동일한 픽처에서의 이웃하는 블록들 내의 참조 샘플들에 대한 공간적 예측, 또는 다른 참조 픽처들에서의 참조 샘플들에 대한 시간적 예측을 이용할 수도 있다. 픽처들은 프레임들로서 지칭될 수도 있고, 참조 픽처들은 참조 프레임들로서 지칭될 수도 있다.

공간적 또는 시간적 예측은 코딩되어야 할 블록에 대한 예측 블록으로 귀착된다. 잔차 데이터 (residual data) 는 코딩되어야 할 원래의 블록 및 예측 블록 사이의 픽셀 차이들을 나타낸다. 인터-코딩된 블록은 예측 블록을 형성하는 참조 샘플들의 블록을 지시하는 모션 벡터와, 코딩된 블록 및 예측 블록 사이의 차이를 표시하는 잔차 데이터에 따라 인코딩된다. 인트라-코딩된 블록은 인트라-코딩 모드 및 잔차 데이터에 따라 인코딩된다. 추가의 압축을 위하여, 잔차 데이터는 픽셀 도메인으로부터 변환 도메인으로 변환되어 잔차 변환 계수들로 귀착될 수도 있고, 그 후 잔차 변환 계수들은 양자화될 수도 있다. 초기에 2 차원 어레이로 배치된 양자화된 변환 계수들은 변환 계수들의 1 차원 벡터를 생성하기 위하여 스캔될 수도 있고, 엔트로피 코딩은 훨씬 더 많은 압축을 달성하기 위하여 적용될 수도 있다.

본 개시는 멀티-계층 비디오 코딩에서의 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처들의 교차-계층 정렬을 위한 요건들에 대한 다양한 잠재적인 개선들을 설명한다. 본 개시의 기법들은 비디오 인코더들, 비디오 디코더들, 미디어 인지 네트워크 엘리먼트 (media aware network element; MANE) 들, 트랜스코딩 디바이스들, 및 다른 타입들의 비디오 프로세싱 디바이스들과 같은 다양한 타입들의 비디오 프로세싱 디바이스들에 의해 구현될 수도 있다.

하나의 예에 따르면, 비디오 데이터를 프로세싱하는 방법은, 액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (network abstraction layer; NAL) 유닛을 수신하는 단계; 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처 (leading picture) 들을 갖지 않는 순간적 디코딩 리프레시 (instantaneous decoding refresh; IDR) 픽처의 존재를 표시하는 것에 응답하여, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하는 단계로서, 액세스 유닛의 제 2 NAL 유닛은 또 다른 IRAP 픽처를 포함하는, 상기 결정하는 단계; 및 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱하는 단계를 포함한다.

또 다른 예에 따르면, 비디오 데이터를 프로세싱하는 방법은, 액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 프로세싱하는 단계; 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정하는 단계; 및 제 1 NAL 유닛에 대한 NAL 유닛 타입 및 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱하는 단계를 포함한다.

또 다른 예에 따르면, 비디오 프로세싱 디바이스는 비디오 데이터를 저장하는 메모리 및 하나 이상의 프로세서들을 포함하고, 상기 하나 이상의 프로세서들은, 액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 수신하고; 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하는 것으로서, 액세스 유닛의 제 2 NAL 유닛은 또 다른 IRAP 픽처를 포함하는, 상기 결정하고; 그리고 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱하도록 구성된다.

또 다른 예에 따르면, 비디오 프로세싱 디바이스는, 비디오 데이터를 저장하는 메모리; 및 하나 이상의 프로세서들을 포함하고, 상기 하나 이상의 프로세서들은, 액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 프로세싱하고; 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정하고; 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입 및 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱하도록 구성된다.

또 다른 예에 따르면, 컴퓨터-판독가능 저장 매체는 명령들을 저장하고, 상기 명령들은, 하나 이상의 프로세서들에 의해 실행될 경우, 하나 이상의 프로세서들로 하여금, 액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 수신하고; 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하고; 그리고 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱하게 한다.

또 다른 예에 따르면, 비디오 데이터를 프로세싱하기 위한 장치는, 액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 수신하기 위한 수단; 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하기 위한 수단; 및 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱하기 위한 수단을 포함한다.

하나 이상의 예들의 세부사항들은 첨부한 도면들 및 이하의 설명에서 기재된다. 다른 특징들, 목적들, 및 장점들은 설명 및 도면들로부터, 그리고 청구항들로부터 명백할 것이다.

도 1 은 본 개시에서 설명된 기법들을 사용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템을 예시하는 블록도이다.
도 2 는 본 개시에서 설명된 기법들을 구현할 수도 있는 일 예의 비디오 인코더를 예시하는 블록도이다.
도 3 은 본 개시에서 설명된 기법들을 구현할 수도 있는 일 예의 비디오 디코더를 예시하는 블록도이다.
도 4 는 네트워크의 일부를 형성하는 디바이스들의 일 예의 세트를 예시하는 블록도이다.
도 5 는 본 개시의 기법들에 따라 비디오 데이터를 프로세싱하는 방법의 예를 도시하는 플로우차트이다.
도 6 은 본 개시의 기법들에 따라 비디오 데이터를 프로세싱하는 방법의 예를 도시하는 플로우차트이다.

본 개시는 멀티-계층 비디오 코딩에서의 인트라 랜덤 액세스 포인트 (IRAP) 픽처들의 교차-계층 정렬을 위한 요건들에 대한 다양한 잠재적인 개선들을 설명한다. 멀티-계층 비디오 코딩은 예를 들어, 멀티뷰 비디오 코딩, 스케일러블 비디오 코딩, 및 3 차원 (3D) 비디오 코딩을 포함한다. 이하에서 더욱 상세하게 설명되는 바와 같이, 본 개시의 기법들은 하나의 비트스트림으로부터 또 다른 비트스트림으로 이동하거나 (예컨대, 채널을 스위칭), 비트스트림에서의 하나의 포인트로부터 비트스트림에서의 또 다른 포인트로 점프할 때에 시청자의 시청 경험을 개선시킬 수도 있다.

본 개시는 비디오 데이터를 프로세싱하는 것을 참조할 것이다. 비디오 데이터를 프로세싱하는 것은 비디오 데이터를 인코딩하고 디코딩하는 것을 지칭할 수도 있지만, 프로세싱은 또한, 전체 인코딩 또는 디코딩 프로세스를 반드시 포함하지는 않는, 비디오 데이터에 대해 수행된 다른 동작들을 지칭할 수도 있다. 일부의 예들에서, 프로세싱은 비트스트림으로부터 서브-비트스트림을 형성하기 위하여 비디오 데이터를 파싱하는 것을 포함할 수도 있거나, 비디오 데이터를 목적지 디바이스로 라우팅하는 목적들을 위하여 비디오 데이터를 파싱하는 것을 포함할 수도 있다. 프로세싱은 비디오 인코더, 비디오 디코더, 트랜스코딩 디바이스, 미디어 인지 네트워크 엘리먼트 (MANE), 또는 비디오 프로세싱을 위해 이용되는 또 다른 디바이스에 의해 수행될 수도 있다.

교차-계층 IRAP 픽처 정렬을 위한 기존의 방법들은 몇몇 잠재적인 단점들을 가진다. 하나의 예로서, 기존의 방법들은 전형적으로, 랜덤 액세스 스킵된 선두 (random access skipped leading; RASL) 픽처들 및 랜덤 액세스 디코딩가능한 선두 (random access decodable leading; RADL) 픽처들 양자를 포함하는 하나의 액세스 유닛을 가지는 것이 가능한 사례들에서 양호하게 작동하지 않는다. 그러나, 일부는 연관된 RASL 픽처들을 가지며, 일부는 연관된 RASL 픽처를 가지는 것이 아니라 연관된 RADL 픽처들을 가지는, 일부의 파손된 링크 액세스 (broken link access; BLA) 픽처들의 혼합이 바람직할 수도 있는 상황들이 있다.

또 다른 예로서, 선두 픽처들 및 비-선두 (non-leading) 픽처들 양자를 포함하는 액세스 유닛을 허용하는 것은 바람직하지 않을 수도 있다. 이에 따라, 2 개의 상이한 타입들의 순간적 디코딩 리프레시 (IDR) 픽처들의 혼합이 허용되지 않아야 한다. 또 다른 예로서, 일부의 경우들에는, 클린 랜덤 액세스 (clean random access; CRA) 픽처들 및 BLA 픽처들의 혼합을 가능하게 하는 것이 유익할 수도 있다.

하나 이상의 예들에서, 본 개시는 HEVC WD 10 에서 정의된 용어들 및 전문용어의 다수를 이용한다. HEVC WD 10 에 따르면, 네트워크 추상화 계층 (NAL) 유닛은 다음과 같이 정의된다:

네트워크 추상화 계층 ( NAL ) 유닛: 에뮬레이션 방지 바이트들 (emulation prevention bytes) 로 필요에 따라 산재된 RBSP [raw byte sequence payload; 원시 바이트 시퀀스 페이로드] 의 형태로, 뒤따르는 데이터의 타입의 표시 및 그 데이터를 포함하는 바이트들을 포함하는 신택스 구조일 수도 있다.

HEVC WD 10 에 따르면, 액세스 유닛은 다음과 같이 정의된다:

액세스 유닛: 특정된 분류 규칙에 따라 서로와 연관되는 NAL 유닛들의 세트는 디코딩 순서에서 연속적이고, 정확하게 하나의 코딩된 픽처를 포함한다.

주의 1 - 코딩된 픽처의 VCL NAL 유닛들을 포함하는 것에 추가하여, 액세스 유닛은 또한, 비-VCL NAL 유닛들을 포함할 수도 있다. 액세스 유닛의 디코딩은 항상 디코딩된 픽처로 귀착된다.

멀티-계층 비디오 코딩에서는, 액세스 유닛의 정의가 동일한 시간 인스턴스 (time instance) 에 대응하는, 모든 비디오 픽처들 및 아마도, 3D 비디오 코딩을 위한 심도 맵들을 포함하도록 확장될 수도 있다.

HEVC WD 10 에 따르면, IRAP 픽처는 다음과 같이 정의된다:

인트라 랜덤 액세스 포인트 ( IRAP ) 픽처 : 각각의 VCL NAL 유닛이 16 내지 23 까지의 범위에서 nal_unit_type 을 가지는 코딩된 픽처.

주의 7 - IRAP 픽처는 I 슬라이스들만을 포함하고, BLA 픽처, CRA 픽처, 또는 IDR 픽처일 수도 있다. 디코딩 순서에서 비트스트림에서의 최초 픽처는 IRAP 픽처이어야 한다. 필요한 파라미터 세트들이 활성화될 필요가 있을 때에 필요한 파라미터 세트들이 이용가능하다면, IRAP 픽처 및 디코딩 순서에서의 모든 후속 비-RASL 픽처들은 디코딩 순서에서 IRAP 픽처를 선행하는 임의의 픽처들의 디코딩 프로세스를 수행하지 않으면서 올바르게 디코딩될 수 있다. IRAP 픽처들이 아닌 I 슬라이스들만을 포함하는 비트스트림에서의 픽처들이 있을 수도 있다.

HEVC WD 10 에 따르면, RASL 픽처는 다음과 같이 정의된다:

랜덤 액세스 스킵된 선두 ( RASL ) 픽처 : 각각의 VCL NAL 유닛이 RASL_R 또는 RASL_N 과 동일한 nal_unit_type 을 가지는 코딩된 픽처.

주의 15 - 모든 RASL 픽처들은 연관된 BLA 또는 CRA 픽처의 선두 픽처들이다. 연관된 IRAP 픽처가 1 과 동일한 NoRaslOutputFlag 를 가질 때, RASL 픽처는 비트스트림에서 존재하지 않는 픽처들에 대한 참조들을 포함할 수도 있으므로, RASL 픽처는 출력되지 않고, 올바르게 디코딩가능하지 않을 수도 있다. RASL 픽처들은 비-RASL 픽처들의 디코딩 프로세스를 위하여 참조 픽처들로서 이용되지 않는다. 존재할 때, 모든 RASL 픽처들은 디코딩 순서에서, 동일한 연관된 IRAP 픽처의 모든 후미 픽처 (trailing picture) 들을 선행한다.

HEVC WD 10 에 따르면, RADL 픽처는 다음과 같이 정의된다:

랜덤 액세스 디코딩가능한 선두 ( RADL ) 픽처 : 각각의 VCL NAL 유닛이 RADL_R 또는 RADL_N 과 동일한 nal_unit_type 을 가지는 코딩된 픽처.

주의 14 - 모든 RADL 픽처들은 선두 픽처들이다. RADL 픽처들은 동일한 연관된 IRAP 픽처의 후미 픽처들의 디코딩 프로세스를 위한 참조 픽처들로서 이용되지 않는다. 존재할 때, 모든 RADL 픽처들은 디코딩 순서에서, 동일한 연관된 IRAP 픽처의 모든 후미 픽처들을 선행한다.

HEVC WD 10 에 따르면, IDR 픽처는 다음과 같이 정의된다:

순간적 디코딩 리프레시 ( IDR ) 픽처 : 각각의 VCL NAL 유닛이 IDR_W_RADL 또는 IDR_N_LP 와 동일한 nal_unit_type 을 가지는 IRAP 픽처.

주의 6 - IDR 픽처는 I 슬라이스들만을 포함하고, 디코딩 순서에서 비트스트림에서의 최초 픽처일 수도 있거나 비트스트림에서 더 이후에 나타날 수도 있다. 각각의 IDR 픽처는 디코딩 순서에서 CVS 의 최초 픽처이다. 각각의 VCL NAL 유닛이 IDR_W_RADL 과 동일한 nal_unit_type 을 가지는 IDR 픽처의 경우, 그것은 연관된 RADL 픽처들을 가질 수도 있다. 각각의 VCL NAL 유닛이 IDR_N_LP 와 동일한 nal_unit_type 을 가지는 IDR 픽처의 경우, 그것은 임의의 연관된 선두 픽처들을 가지지 않는다. IDR 픽처는 연관된 RASL 픽처들을 가지지 않는다.

HEVC WD 10 에 따르면, CRA 픽처는 다음과 같이 정의된다:

클린 랜덤 액세스 ( CRA ) 픽처들 : 각각의 VCL NAL 유닛이 CRA_NUT 과 동일한 nal_unit_type 을 가지는 IRAP 픽처.

주의 4 - CRA 픽처는 I 슬라이스들만을 포함하고, 디코딩 순서에서 비트스트림에서의 최초 픽처일 수도 있거나, 비트스트림에서 더 이후에 나타날 수도 있다. CRA 픽처는 연관된 RADL 또는 RASL 픽처들을 가질 수도 있다. CRA 픽처가 1 과 동일한 NoRaslOutputFlag 를 가질 때, 연관된 RASL 픽처들은 디코더에 의해 출력되지 않는데, 이것은 RASL 픽처들이 비트스트림에서 존재하지 않는 픽처들에 대한 참조들을 포함할 수도 있기 때문이다.

HEVC WD 10 에 따르면, BLA 픽처는 다음과 같이 정의된다:

파손된 링크 액세스 ( BLA ) 픽처 : 각각의 VCL NAL 유닛이 BLA_W_LP, BLA_W_RADL, 또는 BLA_N_LP 와 동일한 nal_unit_type 을 가지는 IRAP 픽처.

주의 2 - BLA 픽처는 I 슬라이스들만을 포함하고, 디코딩 순서에서 비트스트림에서의 최초 픽처일 수도 있거나, 비트스트림에서 더 이후에 나타날 수도 있다. 각각의 BLA 픽처는 새로운 CVS 를 시작하고, 디코딩 프로세스에 대해 IDR 픽처와 동일한 효과를 가진다. 그러나, BLA 픽처는 비워지지 않은 참조 픽처 세트를 특정하는 신택스 엘리먼트 (syntax element) 들을 포함한다. 각각의 VCL NAL 유닛이 BLA_W_LP 와 동일한 nal_unit_type 을 가지는 BLA 픽처의 경우, 그것은 디코더에 의해 출력되지 않으며 디코딩가능하지 않을 수도 있는 연관된 RASL 픽처들을 가질 수도 있는데, 이것은 RASL 픽처들이 비트스트림에서 존재하지 않는 픽처들에 대한 참조들을 포함할 수도 있기 때문이다. 각각의 VCL NAL 유닛이 BLA_W_LP 와 동일한 nal_unit_type 을 가지는 BLA 픽처의 경우, 그것은 또한, 디코딩되어야 하는 것으로 특정되는 연관된 RADL 픽처들을 가질 수도 있다. 각각의 VCL NAL 유닛이 BLA_W_RADL 과 동일한 nal_unit_type 을 가지는 BLA 픽처의 경우, 그것은 연관된 RASL 픽처들을 가지는 것이 아니라, 디코딩되어야 하는 것으로 특정되는 연관된 RADL 픽처들을 가질 수도 있다. 각각의 VCL NAL 유닛이 BLA_N_LP 와 동일한 nal_unit_type 을 가지는 BLA 픽처의 경우, 그것은 임의의 연관된 선두 픽처들을 가지지 않는다.

HEVC WD 10 에 따르면, 신택스 엘리먼트 nal_unit_type 의 값은 이하에서 재현된 표 7-1 에서 특정된 바와 같이, NAL 유닛에서 포함된 원시 바이트 시퀀스 페이로드 (RBSP) 데이터 구조의 타입을 특정한다.

주의 3 - CRA 픽처는 비트스트림에서 존재하는 연관된 RASL 또는 RADL 픽처들을 가질 수도 있다.

주의 4 - BLA_W_LP 와 동일한 nal_unit_type 을 가지는 BLA 픽처는 비트스트림에서 존재하는 연관된 RASL 또는 RADL 픽처들을 가질 수도 있다. BLA_W_RADL 과 동일한 nal_unit_type 을 가지는 BLA 픽처는 비트스트림에서 존재하는 연관된 RASL 픽처들을 가지는 것이 아니라, 비트스트림에서 연관된 RADL 픽처들을 가질 수도 있다. BLA_N_LP 와 동일한 nal_unit_type 을 가지는 BLA 픽처는 비트스트림에서 존재하는 연관된 선두 픽처들을 가지지 않는다.

주의 5 - IDR_N_LP 와 동일한 nal_unit_type 을 가지는 IDR 픽처는 비트스트림에서 존재하는 연관된 선두 픽처들을 가지지 않는다. IDR_W_RADL 과 동일한 nal_unit_type 을 가지는 IDR 픽처는 비트스트림에서 존재하는 연관된 RASL 픽처들을 가지는 것이 아니라, 비트스트림에서 연관된 RADL 픽처들을 가질 수도 있다.

상기 표 7-1 을 참조하면, NAL 유닛 타입 IDR_W_RADL 을 갖는 NAL 유닛은 연관된 RADL 픽처들을 갖는 IDR 픽처에 대한 하나 이상의 슬라이스 세그먼트들을 포함한다. NAL 유닛 타입 IDR_N_LP 를 갖는 NAL 유닛은 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처에 대한 하나 이상의 슬라이스 세그먼트들을 포함한다. NAL 유닛 타입 BLA_N_LP 를 갖는 NAL 유닛은 연관된 선두 픽처들을 갖지 않는 BLA 픽처에 대한 하나 이상의 슬라이스 세그먼트들을 포함한다. NAL 유닛 타입 BLA_W_LP 를 갖는 NAL 유닛은 연관된 선두 픽처들을 갖는 BLA 픽처에 대한 하나 이상의 슬라이스 세그먼트들을 포함한다. NAL 유닛 타입 IDR_W_RADL 을 갖는 NAL 유닛은 연관된 RADL 픽처들을 갖지 않는 IDR 픽처에 대한 하나 이상의 슬라이스 세그먼트들을 포함한다. NAL 유닛 타입 CRA_NUT 를 갖는 NAL 유닛은, CRA 픽처의 각각의 VCL NAL 유닛이 CRA 픽처의 코딩된 슬라이스 세그먼트를 포함하는 CRA 픽처에 대한 하나 이상의 슬라이스 세그먼트들을 포함한다.

본 개시는 위에서 논의된 단점들 중의 하나 이상을 잠재적으로 해결한다. 특히, 하나 이상의 예들에서, 본 개시의 기법들은 교차-계층 IRAP 픽처 정렬에 대해 다음의 한정들 중의 하나 이상을 부과할 수도 있다:

1) 액세스 유닛에서의 하나의 IRAP 픽처가 IDR_N_LP 와 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 IDR_N_LP 와 동일한 nal_unit_type 을 가질 것이다.

2) 액세스 유닛에서의 하나의 IRAP 픽처가 IDR_W_RADL 과 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 IDR_W_RADL 과 동일한 nal_unit_type 을 가질 것이다.

3) 액세스 유닛에서의 하나의 IRAP 픽처가 BLA_N_LP 와 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 BLA_N_LP 또는 CRA_NUT 와 동일한 nal_unit_type 을 가질 것이다.

4) 액세스 유닛에서의 하나의 IRAP 픽처가 BLA_W_LP 또는 BLA_W_RADL 과 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 BLA_W_LP, BLA_W_RADL, 또는 CRA_NUT 와 동일한 nal_unit_type 을 가질 것이다.

주의: 액세스 유닛에서의 하나의 IRAP 픽처가 CRA_NUT 와 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 CRA_NUT, BLA_W_LP, BLA_W_RADL, 또는 BLA_N_LP 와 동일한 nal_unit_type 을 가져야 한다.

대안적으로, 다른 예들에서, 이전 단락에서의 상기 항목들 3 및 4 는 다음과 같이 변경될 수도 있어서, 더 낮은 계층에서의 BLA_N_LP, 및 더 높은 계층에서의 CRA_NUT 를 가지는 것이 허용되지 않는다:

3) 액세스 유닛에서의 하나의 IRAP 픽처가 BLA_N_LP 와 동일한 nal_unit_type 을 가지고, layerId 와 동일한 nuh_layer_id 를 가질 때, layerId 보다 더 작은 nuh_layer_id 를 가지는 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 BLA_N_LP 또는 CRA_NUT 와 동일한 nal_unit_type 을 가질 것이다.

4) 액세스 유닛에서의 하나의 IRAP 픽처가 BLA_W_LP 또는 BLA_W_RADL 과 동일한 nal_unit_type 을 가지고, layerId 와 동일한 nuh_layer_id 를 가질 때, layerId 보다 더 작은 nuh_layer_id 를 가지는 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 BLA_W_LP, BLA_W_RADL, 또는 CRA_NUT 와 동일한 nal_unit_type 을 가질 것이다.

대안적으로, 또 다른 예들에서, 이전 단락들에서의 상기 항목들 3 및 4 는 다음과 같이 변경될 수도 있어서, 더 낮은 계층에서의 BLA_N_LP, 및 더 높은 계층에서의 CRA_NUT 를 가지는 것이 허용되지 않는다:

3) 액세스 유닛에서의 하나의 IRAP 픽처가 BLA_N_LP 와 동일한 nal_unit_type 을 가지고, layerIdA 와 동일한 nuh_layer_id 를 가질 때, layerIdB 와 동일한 nuh_layer_id 를 가지는 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처로서, 여기서, layerIdB 는 layerIdA 보다 더 작고 direct_dependency_flag[　LayerIdxInVps[　layerIdA　]　][　LayerIdxInVps[　layerIdB　]　] 는 1 과 동일하며, 상기 임의의 다른 IRAP 픽처는 BLA_N_LP 또는 CRA_NUT 와 동일한 nal_unit_type 을 가질 것이다.

4) 액세스 유닛에서의 하나의 IRAP 픽처가 BLA_W_LP 또는 BLA_W_RADL 과 동일한 nal_unit_type 을 가지고, layerIdA 와 동일한 nuh_layer_id 를 가질 때, layerIdB 와 동일한 nuh_layer_id 를 가지는 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처로서, 여기서, layerIdB 는 layerIdA 보다 더 작고 direct_dependency_flag[　LayerIdxInVps[　layerIdA　]　][　LayerIdxInVps[　layerIdB　]　] 는 1 과 동일하며, 상기 임의의 다른 IRAP 픽처는 BLA_W_LP, BLA_W_RADL, 또는 CRA_NUT 와 동일한 nal_unit_type 을 가질 것이다.

MV-HEVC 초안 텍스트 3 에 따르면, direct_dependency_flag 는 다음과 같이 정의된다:

0 과 동일한 direct_dependency_flag[i][j] 는, 인덱스 j 를 갖는 계층이 인덱스 i 를 갖는 계층에 대한 직접 참조 계층이 아니라는 것을 특정한다. 1 과 동일한 direct_dependency_flag[i][j] 는, 인덱스 j 를 갖는 계층이 인덱스 i 를 갖는 계층에 대한 직접 참조 계층일 수도 있다는 것을 특정한다. direct_dependency_flag[i][j] 가 0 내지 vps_max_layers_minus1 의 범위에서 i 및 j 에 대해 존재하지 않을 때, 그것은 0 과 동일한 것으로 추론된다.

대안적으로, 교차-계층 IRAP 픽처 정렬에 대한 다음의 한정들이 구현될 수도 있다.

1) 액세스 유닛에서의 하나의 IRAP 픽처가 BLA_W_LP, BLA_W_RADL, 또는 BLA_N_LP 와 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 BLA_W_LP, BLA_W_RADL, 또는 BLA_N_LP 와 동일한 nal_unit_type 을 가질 것이다.

2) 액세스 유닛에서의 하나의 IRAP 픽처가 IDR_W_RADL 또는 IDR_N_LP 와 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 IDR_W_RADL 또는 IDR_N_LP 와 동일한 nal_unit_type 을 가질 것이다.

3) 액세스 유닛에서의 하나의 IRAP 픽처가 CRA_NUT 와 동일한 nal_unit_type 을 가질 때, 동일한 액세스 유닛에서의 임의의 다른 IRAP 픽처는 CRA_NUT 와 동일한 nal_unit_type 을 가질 것이다.

HEVC WD 10 에 따르면, CRA 픽처는 비트스트림에서 존재하는 연관된 RASL 또는 RADL 픽처들을 가질 수도 있다. BLA_W_LP 와 동일한 nal_unit_type 을 가지는 BLA 픽처는 비트스트림에서 존재하는 연관된 RASL 또는 RADL 픽처들을 가질 수도 있다. BLA_W_RADL 과 동일한 nal_unit_type 을 가지는 BLA 픽처는 비트스트림에서 존재하는 연관된 RASL 픽처들을 가지는 것이 아니라, 비트스트림에서 연관된 RADL 픽처들을 가질 수도 있다. BLA_N_LP 와 동일한 nal_unit_type 을 가지는 BLA 픽처는 비트스트림에서 존재하는 연관된 선두 픽처들을 가지지 않는다. IDR_N_LP 와 동일한 nal_unit_type 을 가지는 IDR 픽처는 비트스트림에서 존재하는 연관된 선두 픽처들을 가지지 않는다. IDR_W_RADL 과 동일한 nal_unit_type 을 가지는 IDR 픽처는 비트스트림에서 존재하는 연관된 RASL 픽처들을 가지는 것이 아니라, 비트스트림에서 연관된 RADL 픽처들을 가질 수도 있다.

HEVC WD 10 에 따르면, 계층, 계층 식별자 리스트, 및 계층 세트는 다음과 같이 정의된다:

계층: 모두 nuh_layer_id 의 특정 값을 가지는 VCL NAL 유닛들 및 연관된 비- VCL NAL 유닛들의 세트, 또는 계층적 관계를 가지는 신택스 구조의 세트 중의 하나.

주의 8 - 컨텍스트에 따라서는, 제 1 계층 개념 또는 제 2 계층 개념이 적용된다. 제 1 계층 개념은 또한 스케일러블 계층으로서 지칭되고, 여기서, 계층은 공간적 스케일러블 계층, 품질 스케일러블 계층, 뷰 등일 수도 있다. 스케일러블 계층의 시간적인 진정한 서브세트 또는 서브-계층은 계층으로서 지칭되지 않는다. 제 2 계층 개념은 또한 코딩 계층으로서 지칭되고, 여기서, 더 높은 계층들은 더 낮은 계층들을 포함하고, 코딩 계층들은 CVS, 픽처, 슬라이스, 슬라이스 세그먼트, 및 코딩 트리 유닛 계층들이다.

계층 식별자 리스트: 계층 세트 또는 동작 포인트와 연관되며 서브- 비트스트림 추출 프로세스에 대한 입력으로서 이용될 수 있는 nuh_layer_id 값들의 리스트.

계층 세트: 또 다른 비트스트림, 6 과 동일한 타겟 최고 TemporalId, 및 입력들로서 설정된 계층과 연관된 계층 식별자 리스트 와 동일한 타겟 계층 식별자 리스트로, 서브- 비트스트림 추출 프로세스의 동작에 의해 또 다른 비트스트림으로부터 생성된 비트스트림 내에서 표현된 계층들의 세트.

HEVC 표준의 미래의 스케일러블 또는 3D 비디오 코딩 확장들에서는, 신택스 엘리먼트 nuh_layer_id 가 코딩된 비디오 시퀀스 (coded video sequence; CVS) 에서 존재할 수도 있는 추가적인 계층들을 식별하기 위하여 이용될 수도 있다는 것이 예상된다. 계층은 예를 들어, 공간적 스케일러블 계층, 품질 스케일러블 계층, 텍스처 뷰, 심도 뷰, 또는 일부의 다른 타입의 계층일 수도 있다.

이하에서 더욱 상세하게 설명되는 바와 같이, 위에서 소개된 교차-계층 IRAP 픽처 정렬에 대한 한정들은 비디오 데이터를 인코딩할 때에 비디오 인코더에 의해 구현될 수도 있다. 이 한정들은, MANE 와 같은 비디오 디코더 또는 다른 비디오 프로세싱 디바이스에 알려질 경우, 후속 NAL 유닛들에 대한 어떤 정보를 추론하고 추론된 정보에 기초하여 프로세싱 판정들을 행하기 위하여 비디오 디코더 또는 MANE 에 의해 이용될 수도 있다. 예를 들어, 추론된 정보에 기초하여, 비디오 디코더 또는 MANE 는 NAL 유닛들이 도달하기 전에 어떤 NAL 유닛들에 대한 프로세싱 판정들을 행할 수 있을 수도 있고, 이것은 디코딩 및 라우팅 성능을 개선시킬 수도 있다. 추가적으로, 어떤 정보를 추론할 수 있는 것은 이러한 정보를 시그널링하기 위하여 필요한 비트들을 잠재적으로 감소시키거나 제거할 수도 있다.

도 1 은 본 개시에서 설명된 기법들을 사용할 수도 있는 일 예의 비디오 인코딩 및 디코딩 시스템 (10) 을 예시하는 블록도이다. 도 1 에서 도시된 바와 같이, 시스템 (10) 은 목적지 디바이스 (14) 에 의해 더 이후의 시간에 디코딩되어야 할 인코딩된 비디오 데이터를 생성하는 소스 디바이스 (12) 를 포함한다. 소스 디바이스 (12) 및 목적지 디바이스 (14) 는, 데스크톱 컴퓨터들, 노트북 (즉, 랩톱) 컴퓨터들, 태블릿 컴퓨터들, 셋톱 (set-top) 박스들, 소위 "스마트" 폰들과 같은 전화 핸드셋들, 소위 "스마트" 패드들, 텔레비전들, 카메라들, 디스플레이 디바이스들, 디지털 미디어 플레이어들, 비디오 게임용 콘솔들, 비디오 스트리밍 디바이스들 등을 포함하는 광범위한 디바이스들 중의 임의의 것을 포함할 수도 있다. 일부의 경우들에는, 소스 디바이스 (12) 및 목적지 디바이스 (14) 가 무선 통신을 위해 구비될 수도 있다.

목적지 디바이스 (14) 는 링크 (16) 를 통해 디코딩되어야 할 인코딩된 비디오 데이터를 수신할 수도 있다. 링크 (16) 는 인코딩된 비디오 데이터를 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로 이동시킬 수 있는 임의의 타입의 매체 또는 디바이스를 포함할 수도 있다. 하나의 예에서, 링크 (16) 는 소스 디바이스 (12) 가 인코딩된 비디오 데이터를 실시간으로 목적지 디바이스 (14) 로 직접 송신하는 것을 가능하게 하기 위한 통신 매체를 포함할 수도 있다. 인코딩된 비디오 데이터는 무선 통신 프로토콜과 같은 통신 표준에 따라 변조될 수도 있고, 목적지 디바이스 (14) 로 송신될 수도 있다. 통신 매체는 라디오 주파수 (radio frequency; RF) 스펙트럼 또는 하나 이상의 물리적 송신 라인들과 같은 임의의 무선 또는 유선 통신 매체를 포함할 수도 있다. 통신 매체는 로컬 영역 네트워크, 광역 네트워크, 또는 인터넷과 같은 글로벌 네트워크와 같은 패킷-기반 네트워크의 일부를 형성할 수도 있다. 통신 매체는 라우터들, 스위치들, 기지국들, 또는 소스 디바이스 (12) 로부터 목적지 디바이스 (14) 로의 통신을 가능하게 하기 위해 유용할 수도 있는 임의의 다른 장비를 포함할 수도 있다.

대안적으로, 인코딩된 데이터는 출력 인터페이스 (22) 로부터 저장 디바이스 (17) 로 출력될 수도 있다. 유사하게, 인코딩된 데이터는 입력 인터페이스에 의해 저장 디바이스 (17) 로부터 액세스될 수도 있다. 저장 디바이스 (17) 는 하드 드라이브, 블루-레이 (Blu-ray) 디스크들, DVD 들, CD-ROM 들, 플래시 메모리, 휘발성 또는 비-휘발성 메모리, 또는 인코딩된 비디오 데이터를 저장하기 위한 임의의 다른 적당한 디지털 저장 매체들과 같은, 다양한 분산되거나 국부적으로 액세스된 데이터 저장 매체들 중의 임의의 것을 포함할 수도 있다. 추가의 예에서, 저장 디바이스 (17) 는 소스 디바이스 (12) 에 의해 생성된 인코딩된 비디오를 유지할 수도 있는 파일 서버 또는 또 다른 중간 저장 디바이스에 대응할 수도 있다. 목적지 디바이스 (14) 는 스트리밍 또는 다운로드를 통해 저장 디바이스 (17) 로부터 저장된 비디오 데이터를 액세스할 수도 있다. 파일 서버는 인코딩된 비디오 데이터를 저장할 수 있으며 그 인코딩된 비디오 데이터를 목적지 디바이스 (14) 로 송신할 수 있는 임의의 타입의 서버일 수도 있다. 일 예의 파일 서버들은 (예컨대, 웹사이트를 위한) 웹 서버, FTP 서버, 네트워크 연결 저장 (network attached storage; NAS) 디바이스들, 또는 로컬 디스크 드라이브를 포함한다. 목적지 디바이스 (14) 는 인터넷 접속을 포함하는 임의의 표준 데이터 접속을 통해 인코딩된 비디오 데이터를 액세스할 수도 있다. 이것은, 파일 서버 상에 저장된 인코딩된 비디오 데이터를 액세스하기 위해 적당한 무선 채널 (예컨대, Wi-Fi 접속), 유선 접속 (예컨대, DSL, 케이블 모뎀 등), 또는 양자의 조합을 포함할 수도 있다. 저장 디바이스 (17) 로부터의 인코딩된 비디오 데이터의 송신은 스트리밍 송신, 다운로드 송신, 또는 양자의 조합일 수도 있다.

본 개시의 기법들은 무선 애플리케이션들 또는 세팅들로 반드시 제한되는 것은 아니다. 기법들은 오버-디-에어 (over-the-air) 텔레비전 브로드캐스트들, 케이블 텔레비전 송신들, 위성 텔레비전 송신들, 예컨대, 인터넷을 통한 스트리밍 비디오 송신들, 데이터 저장 매체 상에서의 저장을 위한 디지털 비디오의 인코딩, 데이터 저장 매체 상에 저장된 디지털 비디오의 디코딩, 또는 다른 애플리케이션들과 같은 다양한 멀티미디어 애플리케이션들 중의 임의의 것의 지원 하에서 비디오 코딩에 적용될 수도 있다. 일부의 예들에서, 시스템 (10) 은 비디오 스트리밍, 비디오 재생, 비디오 브로드캐스팅, 및/또는 화상 통화 (video telephony) 와 같은 애플리케이션들을 지원하기 위하여 일방향 (one-way) 또는 양방향 (two-way) 비디오 송신을 지원하도록 구성될 수도 있다.

도 1 의 예에서, 소스 디바이스 (12) 는 비디오 소스 (18), 비디오 인코더 (20), 및 출력 인터페이스 (22) 를 포함한다. 일부의 경우들에 있어서, 출력 인터페이스 (22) 는 변조기/복조기 (모뎀) 및/또는 송신기를 포함할 수도 있다. 소스 디바이스 (12) 에서, 비디오 소스 (18) 는 비디오 캡처 디바이스, 예컨대, 비디오 카메라, 이전에 캡처된 비디오를 포함하는 비디오 아카이브 (video archive), 비디오 컨텐츠 제공자로부터 비디오를 수신하기 위한 비디오 공급 인터페이스, 및/또는 소스 비디오로서 컴퓨터 그래픽 데이터를 생성하기 위한 컴퓨터 그래픽 시스템과 같은 소스, 또는 이러한 소스들의 조합을 포함할 수도 있다. 하나의 예로서, 비디오 소스 (18) 가 비디오 카메라일 경우, 소스 디바이스 (12) 및 목적지 디바이스 (14) 는 소위 카메라 폰들 또는 비디오 폰들을 형성할 수도 있다. 그러나, 본 개시에서 설명된 기법들은 일반적으로 비디오 코딩에 적용가능할 수도 있고, 무선 및/또는 유선 애플리케이션들에 적용될 수도 있다.

캡처된 (captured), 프리-캡처된 (pre-captured), 또는 컴퓨터-생성된 비디오는 비디오 인코더 (20) 에 의해 인코딩될 수도 있다. 인코딩된 비디오 데이터는 소스 디바이스 (12) 의 출력 인터페이스 (22) 를 통해 목적지 디바이스 (14) 로 직접 송신될 수도 있다. 인코딩된 비디오 데이터는 또한 (또는 대안적으로), 디코딩 및/또는 재생을 위하여, 목적지 디바이스 (14) 또는 다른 디바이스들에 의한 더 이후의 액세스를 위해 저장 디바이스 (17) 상으로 저장될 수도 있다.

목적지 디바이스 (14) 는 입력 인터페이스 (28), 비디오 디코더 (30), 및 디스플레이 디바이스 (32) 를 포함한다. 일부의 경우들에 있어서, 입력 인터페이스 (28) 는 수신기 및/또는 모뎀을 포함할 수도 있다. 목적지 디바이스 (14) 의 입력 인터페이스 (28) 는 링크 (16) 를 통해 인코딩된 비디오 데이터를 수신한다. 링크 (16) 를 통해 통신되거나 저장 디바이스 (17) 상에서 제공된 인코딩된 비디오 데이터는 비디오 데이터를 디코딩함에 있어서, 비디오 디코더 (30) 와 같은 비디오 디코더에 의한 이용을 위하여 비디오 인코더 (20) 에 의해 생성된 다양한 신택스 엘리먼트들을 포함할 수도 있다. 이러한 신택스 엘리먼트들은 통신 매체 상에서 송신되거나, 저장 매체 상에 저장되거나, 파일 서버에 저장된 인코딩된 비디오 데이터와 함께 포함될 수도 있다.

디스플레이 디바이스 (32) 는 목적지 디바이스 (14) 와 통합될 수도 있거나, 목적지 디바이스 (14) 의 외부에 있을 수도 있다. 일부의 예들에서, 목적지 디바이스 (14) 는 통합된 디스플레이 디바이스를 포함할 수도 있고, 또한, 외부의 디스플레이 디바이스와 인터페이스하도록 구성될 수도 있다. 다른 예들에서, 목적지 디바이스 (14) 는 디스플레이 디바이스일 수도 있다. 일반적으로, 디스플레이 디바이스 (32) 는 디코딩된 비디오 데이터를 사용자에게 디스플레이하고, 액정 디스플레이 (liquid crystal display; LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (organic light emitting diode; OLED) 디스플레이, 또는 또 다른 타입의 디스플레이 디바이스와 같은 다양한 디스플레이 디바이스들 중의 임의의 것을 포함할 수도 있다.

비디오 인코더 (20) 및 비디오 디코더 (30) 는 현재 개발 중에 있는 고효율 비디오 코딩 (HEVC) 표준과 같은 비디오 압축 표준에 따라 동작할 수도 있고, HEVC 테스트 모델 (HEVC Test Model; HM) 을 준수할 수도 있다. 대안적으로, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 MPEG-4, Part 10, 진보된 비디오 코딩 (AVC), 또는 이러한 표준들의 확장들로서 대안적으로 지칭된 ITU-T H.264 표준과 같은 다른 전용 또는 산업 표준들에 따라 동작할 수도 있다. 그러나, 본 개시의 기법들은 임의의 특정 코딩 표준으로 제한되지 않는다. 비디오 압축 표준들의 다른 예들은 MPEG-2 및 ITU-T H.263 을 포함한다.

비디오 인코더 (20) 및 비디오 디코더 (30) 에 의해 이용될 수도 있는 비디오 코딩 표준들은 그 스케일러블 비디오 코딩 (SVC) 및 멀티뷰 비디오 코딩 (MVC) 확장들을 포함하는, ITU-T H.261, ISO/IEC MPEG-1 비주얼, ITU-T H.262 또는 ISO/IEC MPEG-2 비주얼, ITU-T H.263, ISO/IEC MPEG-4 비주얼 및 ITU-T H.264 (또한, ISO/IEC MPEG-4 AVC 로서 알려짐) 를 포함한다.

최근, 새로운 비디오 코딩 표준, 즉, 고효율 비디오 코딩 (High-Efficiency VIdeo Coding; HEVC) 의 설계는 ITU-T 비디오 코딩 전문가 그룹 (Video Coding Experts Group; VCEG) 및 ISO/IEC 모션 픽처 전문가 그룹 (Motion Picture Experts Group; MPEG) 의 비디오 코딩에 관한 합동 협력 팀 (Joint Collaboration Team on Video Coding; JCT-VC) 에 의해 완결되었다. "HEVC 작업 초안 10" 또는 "WD10" 으로서 지칭된 HEVC 표준의 최근의 초안은, 2014 년 7 월 11 일자로 http://phenix.int-evry.fr/jct/doc_end_user/documents/12_Geneva/wg11/JCTVC-L1003-v34.zip 로부터 입수가능한, Bross 등, "High efficiency video coding (HEVC) text specification draft 10 (for FDIS & Last Call) (FDIS & 최후 호출에 대한) (고효율 비디오 코딩 (HEVC) 텍스트 사양 초안 10)", ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 12 차 회의: Geneva, CH, 2013 년 1 월 14-23 일의 문서 JCTVC-L1003v34 에서 설명되어 있다.

HEVC 표준의 또 다른 초안은, 2014 년 7 월 11 일자로 http://phenix.int-evry.fr/jct/doc_end_user/documents/13_Incheon/wg11/JCTVC-M0432-v3.zip 로부터 입수가능한, Bross 등, "Editors’ proposed corrections to HEVC version 1 (HEVC 버전 1 에 대한 편집자들의 제안된 정정들)", ITU-T SG16 WP3 및 ISO/IEC JTC1/SC29/WG11 의 비디오 코딩에 관한 합동 협력 팀 (JCT-VC), 13차 회의, Incheon, KR, 2013 년 4 월에서 설명된 "WD10 수정들" 로서 본원에서 지칭된다. 양자의 전체 내용들은 참조를 위해 통합된다.

그 전체 내용들이 참조를 위해 통합되는, HEVC 에 대한 멀티뷰 확장, 즉, MV-HEVC 는 또한 JCT-3V 에 의해 개발되고 있다. 이하의 MV-HEVC WD4 의 최근의 작업 초안은 http://phenix.it-sudparis.eu/jct2/doc_end_user/documents/4_Incheon/wg 11/JCT3V-D1004-v4.zip 로부터 입수가능하다. 그 전체 내용들이 참조를 위해 통합되는, SHVC 로 명명된, HEVC 에 대한 스케일러블 확장은 또한, JCT-VC 에 의해 개발되고 있다. SHVC WD2 로서 지칭되는 SHVC 의 최근의 작업 초안 (WD) 은 http://phenix.it-sudparis.eu/jct/doc_end_user/documents/13_Incheon/wg11/JCTVC-M1008-v3.zip 로부터 입수가능하다. 그 전체 내용들이 참조를 위해 통합되는, JCT3V-M0266 (http://phenix.int-evry.fr/jct/doc_end_user/documents/13_Incheon/wg11/JCTVC-M0266-v2.zip) 은 IRAP 픽처들의 교차-계층 정렬에 대한 논의들 및 일부의 제안된 제약들을 포함한다.

도 1 에서 도시되지 않았지만, 일부의 양태들에서, 비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각 오디오 인코더 및 디코더와 통합될 수도 있고, 공통의 데이터 스트림 또는 별도의 데이터 스트림들에서 오디오 및 비디오 양자의 인코딩을 취급하기 위한 적절한 MUX-DEMUX 유닛들, 또는 다른 하드웨어 및 소프트웨어를 포함할 수도 있다. 적용가능한 경우, 일부의 예들에서, MUX-DEMUX 유닛들은 ITU H.223 멀티플렉서 프로토콜, 또는 사용자 데이터그램 프로토콜 (user datagram protocol; UDP) 과 같은 다른 프로토콜들을 준수할 수도 있다.

비디오 인코더 (20) 및 비디오 디코더 (30) 는 각각, 하나 이상의 마이크로프로세서들, 디지털 신호 프로세서 (digital signal processor; DSP) 들, 주문형 집적 회로 (application specific integrated circuit; ASIC) 들, 필드 프로그래밍가능 게이트 어레이 (field programmable gate array; FPGA) 들, 개별 로직, 소프트웨어, 하드웨어, 펌웨어 또는 그 임의의 조합들과 같은 다양한 적당한 인코더 회로부 중의 임의의 것으로서 구현될 수도 있다. 기법들이 소프트웨어로 부분적으로 구현될 때, 디바이스는 소프트웨어를 위한 명령들을 적당한 비-일시적인 (non-transitory) 컴퓨터-판독가능 매체에서 저장할 수도 있고, 본 개시의 기법들을 수행하기 위하여 하나 이상의 프로세서들을 이용하여 명령들을 하드웨어로 실행할 수도 있다. 비디오 인코더 (20) 및 비디오 디코더 (30) 의 각각은 하나 이상의 인코더들 또는 디코더들 내에 포함될 수도 있고, 이들 중 어느 것도 조합된 인코더/디코더 (CODEC) 의 일부로서 각각의 디바이스 내에 통합될 수도 있다.

JCT-VC 는 HEVC 표준의 개발에 노력을 들이고 있다. HEVC 표준화 노력들은 HEVC 테스트 모델 (HEVC Test Model; HM) 로서 지칭된 비디오 코딩 디바이스의 진화형 모델에 기초한다. HM 은 예컨대, ITU-T H.264/AVC 에 따라 기존의 디바이스들과 관련하여 비디오 코딩 디바이스들의 몇몇 추가적인 기능들을 추정한다. 예를 들어, H.264 가 9 개의 인트라-예측 인코딩 모드들을 제공하는 반면, HM 은 33 개만큼 많은 인트라-예측 인코딩 모드들을 제공할 수도 있다.

일반적으로, HM 의 작업 모델은, 비디오 프레임 또는 픽처가 루마 (luma) 및 크로마 (chroma) 샘플들의 양자를 포함하는 최대 코딩 유닛 (largest coding unit; LCU) 들 또는 트리블록들의 시퀀스 (sequence) 로 분할될 수도 있다는 것을 설명한다. 트리블록은 H.264 표준의 매크로블록 (macroblock) 과 유사한 목적을 가진다. 슬라이스는 코딩 순서에서 다수의 연속적인 트리블록들을 포함한다. 비디오 프레임 또는 픽처는 하나 이상의 슬라이스들로 파티셔닝될 수도 있다. 각각의 트리블록은 쿼드트리 (quadtree) 에 따라 코딩 유닛 (CU) 들로 분할될 수도 있다. 예를 들어, 쿼드트리의 루트 노드 (root node) 로서의 트리블록은 4 개의 자식 노드 (child node) 들로 분할될 수도 있고, 각각의 자식 노드는 궁극적으로 부모 노드 (parent node) 일 수도 있으며 또 다른 4 개의 자식 노드들로 분할될 수도 있다. 쿼드트리의 리프 노드로서의 최종적인 분할되지 않은 자식 노드는 코딩 노드, 즉, 코딩된 비디오 블록을 포함한다. 코딩된 비트스트림과 연관된 신택스 데이터는 트리블록이 분할될 수도 있는 최대 횟수를 정의할 수도 있고, 또한, 코딩 노드들의 최소 사이즈를 정의할 수도 있다.

CU 는 코딩 노드와, 코딩 노드와 연관된 예측 유닛 (prediction unit; PU) 들 및 변환 유닛 (transform unit; TU) 들을 포함한다. CU 의 사이즈는 코딩 노드의 사이즈에 대응하고, 형상에 있어서 정사각형이어야 한다. CU 의 사이즈는 8x8 픽셀들로부터, 64x64 픽셀들 이상의 최대치를 갖는 트리블록의 사이즈까지의 범위일 수도 있다. 각각의 CU 는 하나 이상의 PU 들 및 하나 이상의 TU 들을 포함할 수도 있다. CU 와 연관된 신택스 데이터는 예를 들어, 하나 이상의 PU 들로의 CU 의 파티셔닝을 설명할 수도 있다. 파티셔닝 모드들은 CU 가 스킵 (skip) 또는 직접 모드 (direct mode) 인코딩되는지, 인트라-예측 모드 인코딩되는지, 또는 인터-예측 모드 인코딩되는지 여부의 사이에서 상이할 수도 있다. PU 들은 형상에 있어서 비-정사각형 (non-square) 이 되도록 파티셔닝될 수도 있다. CU 와 연관된 신택스 데이터는 또한, 예를 들어, 쿼드트리에 따른 하나 이상의 TU 들로의 CU 의 파티셔닝을 설명할 수도 있다. TU 는 형상에 있어서 정사각형 또는 비-정사각형일 수 있다.

HEVC 표준은 상이한 CU 들에 대해 상이할 수도 있는, TU 들에 따른 변환들을 허용한다. TU 들은 전형적으로, 파티셔닝된 LCU 에 대해 정의된 소정의 CU 내에서의 PU 들의 사이즈에 기초하여 사이즈가 정해지지만, 이것은 항상 그러하지는 않을 수도 있다. TU 들은 전형적으로 동일한 사이즈이거나 PU 들보다 더 작다. 일부의 예들에서, CU 에 대응하는 잔차 샘플들은 "잔차 쿼드 트리" (residual quad tree; RQT) 로서 알려진 쿼드트리 구조를 이용하여 더 작은 유닛들로 재분할될 수도 있다. RQT 의 리프 노드들은 변환 유닛 (TU) 들로서 지칭될 수도 있다. TU 들과 연관된 픽셀 차이 값들은 양자화될 수도 있는 변환 계수들을 생성하기 위하여 변환될 수도 있다.

일반적으로, PU 는 예측 프로세스와 관련된 데이터를 포함한다. 예를 들어, PU 가 인트라-모드 인코딩될 때, PU 는 PU 에 대한 인트라-예측 모드를 설명하는 데이터를 포함할 수도 있다. 또 다른 예로서, PU 가 인터-모드 인코딩될 때, PU 는 PU 에 대한 모션 벡터를 정의하는 데이터를 포함할 수도 있다. PU 에 대한 모션 벡터를 정의하는 데이터는 예를 들어, 모션 벡터의 수평 컴포넌트, 모션 벡터의 수직 컴포넌트, 모션 벡터에 대한 해상도 (예컨대, 1/4 픽셀 정밀도 또는 1/8 픽셀 정밀도), 모션 벡터가 지시하는 참조 픽처, 및/또는 모션 벡터에 대한 참조 픽처 리스트 (예컨대, 리스트 0, 리스트 1, 또는 리스트 C) 를 설명할 수도 있다.

일반적으로, TU 는 변환 및 양자화 프로세스들을 위해 이용된다. 하나 이상의 PU 들을 가지는 소정의 CU 는 또한, 하나 이상의 변환 유닛 (TU) 들을 포함할 수도 있다. 예측에 후속하여, 비디오 인코더 (20) 는 PU 에 대응하는 잔차 값들을 계산할 수도 있다. 잔차 값들은, 변환 계수들로 변환될 수도 있고, 양자화될 수도 있고, 엔트로피 코딩을 위한 직렬화된 변환 계수들을 생성하기 위하여 TU 들을 이용하여 스캔될 수도 있는 픽셀 차이 값들을 포함한다. 본 개시는 전형적으로 CU 의 코딩 노드를 지칭하기 위하여 용어 "비디오 블록" 을 이용한다. 일부의 특정한 경우들에 있어서, 본 개시는 또한, 트리블록, 즉, 코딩 노드와 PU 들 및 TU 들을 포함하는 LCU 또는 CU 를 지칭하기 위하여 용어 "비디오 블록" 을 이용할 수도 있다.

비디오 시퀀스는 전형적으로 일련의 비디오 프레임들 또는 픽처들을 포함한다. 픽처들의 그룹 (group of pictures; GOP) 은 일반적으로 비디오 픽처들 중의 일련의 하나 이상을 포함한다. GOP 는, GOP 내에 포함된 다수의 픽처들을 설명하는, GOP 의 헤더, 픽처들 중의 하나 이상의 픽처의 헤더, 또는 다른 곳에서의 신택스 데이터를 포함할 수도 있다. 픽처의 각각의 슬라이스는 각각의 슬라이스에 대한 인코딩 모드를 설명하는 슬라이스 신택스 데이터를 포함할 수도 있다. 비디오 인코더 (20) 는 전형적으로 비디오 데이터를 인코딩하기 위하여 개별적인 비디오 슬라이스들 내의 비디오 블록들에 대해 동작한다. 비디오 블록은 CU 내의 코딩 노드에 대응할 수도 있다. 비디오 블록들은 고정된 또는 변동되는 사이즈들을 가질 수도 있고, 특정된 코딩 표준에 따라 사이즈에 있어서 상이할 수도 있다.

일 예로서, HM 은 다양한 PU 사이즈들에 있어서의 예측을 지원한다. 특정 CU 의 사이즈가 2Nx2N 인 것으로 가정하면, HM 은 2Nx2N 또는 NxN 의 PU 사이즈들에 있어서의 인트라-예측과, 2Nx2N, 2NxN, Nx2N, 또는 NxN 의 대칭적인 PU 사이즈들에 있어서의 인터-예측을 지원한다. HM 은 또한, 2NxnU, 2NxnD, nLx2N, 및 nRx2N 의 PU 사이즈들에 있어서의 인터-예측을 위한 비대칭적 파티셔닝을 지원한다. 비대칭적 파티셔닝에서는, CU 의 하나의 방향이 파티셔닝되지 않는 반면, 다른 방향은 25 % 및 75 % 로 파티셔닝된다. 25 % 파티션에 대응하는 CU 의 부분은 "n" 과, 그 다음으로, "상부 (Up)", "하부 (Down)", "좌측 (Left)", 또는 "우측 (Right)" 의 표시에 의해 표시된다. 이에 따라, 예를 들어, "2NxnU" 는 상부의 2Nx0.5N PU 및 하부의 2Nx1.5N PU 로 수평으로 파티셔닝되는 2Nx2N CU 를 지칭한다.

본 개시에서, "NxN" 및 "N 대 (by) N" 은 수직 및 수평 차원들의 측면에서의 비디오 블록의 픽셀 차원들, 예컨대, 16x16 픽셀들 또는 16 대 16 픽셀들을 지칭하기 위하여 상호 교환가능하게 이용될 수도 있다. 일반적으로, 16x16 블록은 수직 방향에서의 16 개의 픽셀들 (y = 16) 및 수평 방향에서의 16 개의 픽셀들 (x = 16) 을 가질 것이다. 마찬가지로, NxN 블록은 일반적으로 수직 방향에서의 N 개의 픽셀들 및 수평 방향에서의 N 개의 픽셀들을 가지며, 여기서, N 은 음이 아닌 정수 값을 나타낸다. 블록 내의 픽셀들은 행 (row) 들 및 열 (column) 들로 배열될 수도 있다. 또한, 블록들은 수직 방향에서와 동일한 수의 픽셀들을 수평 방향에서 반드시 가질 필요는 없다. 예를 들어, 블록들은 NxM 픽셀들을 포함할 수도 있으며, 여기서, M 은 반드시 N 과 동일하지는 않다.

CU 의 PU 들을 이용한 인트라-예측 또는 인터-예측 코딩에 후속하여, 비디오 인코더 (20) 는 CU 의 TU 들에 대한 잔차 데이터를 계산할 수도 있다. PU 들은 공간 도메인 (또한, 픽셀 도메인으로서 지칭됨) 에서 픽셀 데이터를 포함할 수도 있고, TU 들은 잔차 비디오 데이터에 대한 변환, 예컨대, 이산 코사인 변환 (DCT), 정수 변환, 웨이블렛 변환, 또는 개념적으로 유사한 변환의 적용에 후속하는 변환 도메인에서 계수들을 포함할 수도 있다. 잔차 데이터는 인코딩되지 않은 픽처의 픽셀들과 PU 들에 대응하는 예측 값들과의 사이의 픽셀 차이들에 대응할 수도 있다. 비디오 인코더 (20) 는 CU 에 대한 잔차 데이터를 포함하는 TU 들을 형성할 수도 있고, 그 다음으로, CU 에 대한 변환 계수들을 생성하기 위하여 TU 들을 변환할 수도 있다.

변환 계수들을 생성하기 위한 임의의 변환들에 후속하여, 비디오 인코더 (20) 는 변환 계수들의 양자화를 수행할 수도 있다. 양자화는 일반적으로, 계수들을 나타내기 위해 이용된 데이터의 양을 가능한 대로 감소시키기 위하여 변환 계수들이 양자화되어 추가의 압축을 제공하는 프로세스를 지칭한다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 심도 (bit depth) 를 감소시킬 수도 있다. 예를 들어, n-비트 값은 양자화 동안에 m-비트 값으로 버림 (round down) 될 수도 있고, 여기서, n 은 m 보다 더 크다.

일부의 예들에서, 비디오 인코더 (20) 는 양자화된 변환 계수들을 스캔하여 엔트로피 인코딩될 수 있는 직렬화된 벡터 (serialized vector) 를 생성하기 위하여, 미리 정의된 스캔 순서를 사용할 수도 있다. 다른 예들에서, 비디오 인코더 (20) 는 적응적 스캔 (adaptive scan) 을 수행할 수도 있다. 1 차원 벡터를 형성하기 위하여 양자화된 변환 계수들을 스캔한 후, 비디오 인코더 (20) 는 예컨대, 컨텍스트 적응 가변 길이 코딩 (context adaptive variable length coding; CAVLC), 컨텍스트 적응 2 진 산술 코딩 (context adaptive binary arithmetic coding; CABAC), 신택스-기반 컨텍스트-적응 2 진 산술 코딩 (syntax-based context-adaptive binary arithmetic coding; SBAC), 확률 간격 파티셔닝 엔트로피 (Probability Interval Partitioning Entropy; PIPE) 코딩 또는 또 다른 엔트로피 인코딩 방법론에 따라 1 차원 벡터를 엔트로피 인코딩할 수도 있다. 비디오 인코더 (20) 는 또한, 비디오 데이터를 디코딩함에 있어서 비디오 디코더 (30) 에 의한 이용을 위한 인코딩된 비디오 데이터와 연관된 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.

CABAC 를 수행하기 위하여, 비디오 인코더 (20) 는 컨텍스트 모델 내의 컨텍스트를 송신되어야 할 심볼에 배정할 수도 있다. 컨텍스트는 예를 들어, 심볼의 이웃하는 값들이 비-제로 (non-zero) 인지 아닌지의 여부와 관련 있을 수도 있다. CAVLC 를 수행하기 위하여, 비디오 인코더 (20) 는 송신되어야 할 심볼에 대한 가변 길이 코드를 선택할 수도 있다. VLC 에서의 코드워드 (codeword) 들은, 상대적으로 더 짧은 코드들이 더 확률이 큰 심볼들에 대응하는 반면, 더 긴 코드들은 더 확률이 작은 심볼들에 대응하도록 구성될 수도 있다. 이러한 방법으로, VLC 의 이용은 예를 들어, 송신되어야 할 각각의 심볼에 대한 동일-길이 코드워드들을 이용하는 것에 비해 비트 절감을 달성할 수도 있다. 확률 결정은 심볼에 배정된 컨텍스트에 기초할 수도 있다.

본 개시의 하나의 기법에 따르면, 디바이스 (예컨대, 비디오 인코더 (20), 비디오 디코더 (30), 또는 네트워크 디바이스) 는, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 NAL 유닛 타입을 가지는 액세스 유닛에서의 IRAP 픽처를 포함하는 NAL 유닛에 응답하여, 디바이스가 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 NAL 유닛 타입을 가지기 위하여, 동일한 액세스 유닛에서의 다른 IRAP 픽처들을 포함하는 추가적인 NAL 유닛들을 프로세싱하도록, 비디오 데이터를 프로세싱할 수도 있다.

본 개시의 또 다른 기법에 따르면, 디바이스 (예컨대, 비디오 인코더 (20), 비디오 디코더 (30), 또는 네트워크 디바이스) 는, 연관된 RADL 픽처들을 갖는 IDR 픽처 (예컨대, IDR_W_RADL) 의 존재를 표시하는 NAL 유닛 타입을 가지는 액세스 유닛에서의 IRAP 픽처를 포함하는 NAL 유닛에 응답하여, 디바이스들이 연관된 RADL 픽처들을 갖는 IDR 픽처들 (예컨대, IDR_W_RADL) 의 존재를 표시하는 NAL 유닛 타입들을 가지기 위하여, 동일한 액세스 유닛에서의 다른 IRAP 픽처들을 포함하는 추가적인 NAL 유닛들을 프로세싱하도록, 비디오 데이터를 프로세싱할 수도 있다.

본 개시의 또 다른 기법에 따르면, 디바이스 (예컨대, 비디오 인코더 (20), 비디오 디코더 (30), 또는 네트워크 디바이스) 는, 연관된 선두 픽처들을 갖지 않는 BLA 픽처 (예컨대, BLA_N_LP) 의 존재를 표시하는 NAL 유닛 타입을 가지는 액세스 유닛에서의 IRAP 픽처를 포함하는 NAL 유닛에 응답하여, 디바이스가 연관된 선두 픽처들을 갖지 않는 BLA 픽처 (예컨대, BLA_N_LP) 와, CRA 픽처의 각각의 VCL NAL 유닛이 CRA 픽처의 코딩된 슬라이스 세그먼트 (예컨대, CRA_NUT) 를 포함하는 CRA 픽처 중의 하나의 존재를 표시하기 위한 NAL 유닛 타입들을 가지기 위하여 동일한 액세스 유닛에서의 IRAP 픽처들을 포함하는 추가적인 NAL 유닛들을 프로세싱하도록 있도록, 비디오 데이터를 프로세싱할 수도 있다. 디바이스는 또한, 동일한 액세스 유닛에서의 추가적인 NAL 유닛들이 NAL 유닛의 계층 ID 값보다 더 작은 계층 ID 값들을 가진다는 한정을 구현하도록 구성될 수도 있다. 디바이스는 또한, NAL 유닛이 계층 식별 (ID) 값을 가지며 동일한 액세스 유닛에서의 추가적인 NAL 유닛들은 NAL 유닛의 계층 ID 값보다 더 작은 계층 ID 값들을 가진다는 한정을 구현하도록 구성될 수도 있고, 직접 종속성 플래그는 추가적인 NAL 유닛들의 계층들에 대한 직접 참조 계층으로서 작동할 수 있는 NAL 유닛의 계층을 표시하는 값과 동일하게 설정된다.

본 개시의 또 다른 기법에 따르면, 디바이스 (예컨대, 비디오 인코더 (20), 비디오 디코더 (30), 또는 네트워크 디바이스) 는, 디코딩가능한 선두 픽처들을 갖는 BLA 픽처 (예컨대, BLA_W_LP) 및 연관된 RADL 픽처들을 갖는 BLA 픽처 (예컨대, BLA_W_RADL) 중의 하나의 존재를 표시하는 NAL 유닛 타입을 가지는 액세스 유닛에서의 IRAP 픽처를 포함하는 NAL 유닛에 응답하여, 디바이스가 디코딩가능한 선두 픽처들을 갖는 BLA 픽처 (예컨대, BLA_W_LP), 연관된 RADL 픽처들을 갖는 BLA 픽처, CRA 픽처의 각각의 비디오 코딩 계층 (VCL) NAL 유닛이 CRA 픽처의 코딩된 슬라이스 세그먼트 (예컨대, CRA_NUT) 를 포함하는 CRA 픽처 중의 하나의 존재를 표시하는 NAL 유닛 타입들을 가지기 위하여 액세스 유닛에서의 IRAP 픽처들을 포함하는 추가적인 NAL 유닛들을 프로세싱하도록, 비디오 데이터를 프로세싱할 수도 있다. 디바이스는 또한, NAL 유닛이 계층 식별 (ID) 값을 가진다는 한정을 구현하도록 구성될 수도 있고, 여기서, 동일한 액세스 유닛에서의 추가적인 NAL 유닛들은 NAL 유닛의 계층 ID 값보다 더 작은 계층 ID 값들을 가진다. 디바이스는 또한, NAL 유닛이 계층 식별 (ID) 값을 가지며, 여기서, 동일한 액세스 유닛에서의 추가적인 NAL 유닛들은 NAL 유닛의 계층 ID 값보다 더 작은 계층 ID 값들을 가진다는 한정을 구현하도록 구성될 수도 있고, 직접 종속성 플래그는 추가적인 NAL 유닛들의 계층들에 대한 직접 참조 계층으로서 작동할 수 있는 NAL 유닛의 계층을 표시하는 값과 동일하게 설정된다.

본 개시의 또 다른 기법에 따르면, 디바이스 (예컨대, 비디오 인코더 (20), 비디오 디코더 (30), 또는 네트워크 디바이스) 는, 디코딩가능한 선두 픽처들을 갖는 BLA 픽처 (예컨대, BLA_W_LP), 연관된 RADL 픽처들을 갖는 BLA 픽처 (예컨대, BLA_W_RADL), 및 연관된 선두 픽처들을 갖지 않는 BLA 픽처 (예컨대, BLA_N_LP) 중의 하나와 동일한 NAL 유닛 타입을 가지는 액세스 유닛에서의 IRAP 픽처를 포함하는 NAL 유닛에 응답하여, 디바이스가 디코딩가능한 선두 픽처들을 갖는 BLA 픽처 (예컨대, BLA_W_LP), 연관된 RADL 픽처들을 갖는 BLA 픽처 (예컨대, BLA_W_RADL), 및 연관된 선두 픽처들을 갖지 않는 BLA 픽처 (예컨대, BLA_N_LP) 중의 하나와 동일한 NAL 유닛 타입의 존재를 표시하는 NAL 유닛 타입들을 가지기 위하여 액세스 유닛에서의 IRAP 픽처들을 포함하는 추가적인 NAL 유닛들을 프로세싱하도록, 비디오 데이터를 프로세싱할 수도 있다.

본 개시의 또 다른 기법에 따르면, 디바이스 (예컨대, 비디오 인코더 (20), 비디오 디코더 (30), 또는 네트워크 디바이스) 는, 연관된 RADL 픽처들을 갖는 IDR 픽처 (예컨대, IDR_W_RADL) 및 연관된 디코딩가능한 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 중의 하나의 존재를 표시하기 위한 NAL 유닛 타입을 가지는 액세스 유닛에서의 IRAP 픽처를 포함하는 NAL 유닛에 응답하여, 디바이스가 연관된 RADL 픽처들을 갖는 IDR 픽처 (예컨대, IDR_W_RADL) 및 연관된 디코딩가능한 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 중의 하나의 존재를 표시하는 NAL 유닛 타입들을 가지기 위하여 액세스 유닛에서의 IRAP 픽처들을 포함하는 추가적인 NAL 유닛들을 프로세싱하도록, 비디오 데이터를 프로세싱할 수도 있다.

본 개시의 또 다른 기법에 따르면, 디바이스 (예컨대, 비디오 인코더 (20), 비디오 디코더 (30), 또는 네트워크 디바이스) 는, CRA 픽처의 각각의 비디오 코딩 계층 (VCL) NAL 유닛이 CRA 픽처의 코딩된 슬라이스 세그먼트 (예컨대, CRA_NUT) 를 포함하는 CRA 픽처의 존재를 표시하는 NAL 유닛 타입을 가지는 액세스 유닛에서의 IRAP 픽처를 포함하는 NAL 유닛에 응답하여, 디바이스가 CRA 픽처의 각각의 비디오 코딩 계층 (VCL) NAL 유닛이 CRA 픽처의 코딩된 슬라이스 세그먼트 (예컨대, CRA_NUT) 를 포함하는 CRA 픽처의 존재를 표시하는 NAL 유닛 타입의 존재를 표시하는 NAL 유닛 타입들을 가지기 위하여 액세스 유닛에서의 IRAP 픽처들을 포함하는 추가적인 NAL 유닛들을 프로세싱하도록, 비디오 데이터를 프로세싱할 수도 있다.

상기 예들에서, 추가적인 NAL 유닛들에 대해 행해진 프로세싱의 타입은 프로세싱을 행하는 디바이스의 타입에 종속될 수도 있다. 예를 들어, 비디오 인코더 (20) 는 본 개시에서 설명된 다양한 한정들 중의 하나 이상을 구현함으로써 추가적인 NAL 유닛들을 프로세싱할 수도 있다. 일 예로서, 제 1 NAL 유닛의 NAL 유닛 타입에 기초하여, 비디오 인코더 (20) 는 후속 NAL 유닛들에 대한 NAL 유닛 타입을 위에서 설명된 바와 같이 설정할 수도 있다. 비디오 디코더 (30) 는 어떤 NAL 유닛들에 대한 어떤 정보를 추론하기 위하여 상기 한정들을 사용할 수도 있다. 하나의 예로서, 비디오 디코더 (30) 가 제 1 NAL 유닛이 어떤 타입인 것을 알고 있을 경우, 그것은 후속 NAL 유닛들이 어떤 타입이거나 어떤 그룹으로 제한되는 것으로 추론할 수 있을 수도 있고, 그 정보에 기초하여, 메모리를 더욱 양호하게 할당할 수 있을 수도 있고, 디코딩된 픽처 버퍼를 더욱 양호하게 관리할 수 있을 수도 있고, 후속 NAL 유닛들을 더욱 효율적으로 프로세싱할 수 있을 수도 있고, 연산 효율들을 획득할 수 있을 수도 있는 등등과 같다. 또 다른 예로서, MANE 가 어떤 타입의 (예컨대, IDR_N_LP) 의 NAL 유닛을 수신할 경우, MANE 는 (액세스 유닛에서의 모든 NAL 유닛들을 수신하기 전에) 디코딩 순서에서의 모든 미래의 액세스 유닛들이 또한 출력 순서에서 미래라는 것으로 추론할 수도 있다. 이 정보에 기초하여, MANE 는 액세스 유닛과 함께 시작하는 스트림을 전송함으로써 액세스 요청에 대해 더욱 신속하게 응답할 수 있을 수도 있다.

본 개시의 또 다른 기법에 따르면, 비디오 인코더 (20) 는 액세스 유닛의 제 1 픽처를 포함하는 제 1 NAL 유닛을 프로세싱할 수도 있고, 제 1 NAL 유닛이 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 NAL 유닛 타입으로 설정할 수도 있다. 다음으로, 비디오 인코더 (20) 는 제 1 NAL 유닛 및 제 2 NAL 유닛을 송신할 수 있다. 추가적으로, 제 1 NAL 유닛이 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 것에 응답하여, IRAP 픽처들을 포함하는 액세스 유닛의 모든 비디오 코딩 계층 (VCL) NAL 유닛들에 대해, 비디오 인코더 (20) 는 NAL 유닛들에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 NAL 유닛 타입으로 설정할 수도 있다.

본 개시의 또 다른 기법에 따르면, 비디오 디코더 (30) 는 액세스 유닛의 제 1 픽처를 포함하는 제 1 NAL 유닛을 수신할 수도 있고; 제 1 NAL 유닛이 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 비디오 디코더 (30) 는 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처 (예컨대, IDR_N_LP) 의 존재를 표시하는 NAL 유닛 타입인 것으로 결정할 수도 있다. 비디오 디코더 (30) 는 결정된 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 디코딩할 수도 있다.

도 2 는 본 개시에서 설명된 기법들을 구현할 수도 있는 일 예의 비디오 인코더 (20) 를 예시하는 블록도이다. 비디오 인코더 (20) 는 비디오를 사후-프로세싱 엔티티 (27) 에 출력하도록 구성될 수도 있다. 사후-프로세싱 엔티티 (27) 는, 비디오 인코더 (20) 로부터의 인코딩된 비디오 데이터를 프로세싱할 수도 있는 MANE 또는 스플라이싱/편집 디바이스 (splicing/editing device) 와 같은 비디오 엔티티의 예를 나타내도록 의도된다. 일부의 사례들에서, 사후-프로세싱 엔티티는 네트워크 엔티티의 예일 수도 있다. 일부의 비디오 인코딩 시스템들에서, 사후-프로세싱 엔티티 (27) 및 비디오 인코더 (20) 는 별도의 디바이스들의 일부들일 수도 있는 반면, 다른 사례들에서는, 사후-프로세싱 엔티티 (27) 에 대하여 설명된 기능성이 비디오 인코더 (20) 를 포함하는 동일한 디바이스에 의해 수행될 수도 있다.

비디오 인코더 (20) 는 비디오 슬라이스들 내의 비디오 블록들의 인트라-코딩 및 인터-코딩을 수행할 수도 있다. 인트라-코딩은 소정의 비디오 프레임 또는 픽처 내의 비디오에서의 공간적 중복성을 감소시키거나 제거하기 위하여 공간적 예측에 의존한다. 인터-코딩은 비디오 시퀀스의 인접한 프레임들 또는 픽처들 내의 비디오에 있어서의 시간적 중복성을 감소시키거나 제거하기 위하여 시간적 예측에 의존한다. 인트라-모드 (I 모드) 는 몇몇 공간 기반 압축 모드들 중의 임의의 것을 지칭할 수도 있다. 단방향 예측 (P 모드) 또는 양방향-예측 (B 모드) 과 같은 인터-모드들은 몇몇 시간 기반 압축 모드들 중의 임의의 것을 지칭할 수도 있다.

도 2 의 예에서, 비디오 인코더 (20) 는 비디오 데이터 메모리 (33), 파티셔닝 유닛 (35), 예측 프로세싱 유닛 (41), 필터 유닛 (63), 디코딩된 픽처 버퍼 (64), 합산기 (50), 변환 프로세싱 유닛 (52), 양자화 유닛 (54), 및 엔트로피 인코딩 유닛 (56) 을 포함한다. 예측 프로세싱 유닛 (41) 은 모션 추정 유닛 (42), 모션 보상 유닛 (44), 및 인트라 예측 프로세싱 유닛 (46) 을 포함한다. 비디오 블록 복원을 위하여, 비디오 인코더 (20) 는 또한, 역양자화 유닛 (58), 역변환 프로세싱 유닛 (60), 및 합산기 (62) 를 포함한다. 필터 유닛 (63) 은 디블록킹 필터, 적응적 루프 필터 (adaptive loop filter; ALF), 및 샘플 적응적 오프셋 (sample adaptive offset; SAO) 필터와 같은 하나 이상의 루프 필터들을 나타내도록 의도된다. 필터 유닛 (63) 은 인 루프 필터 (in loop filter) 인 것으로서 도 2 에서 도시되어 있지만, 다른 구성들에서는, 필터 유닛 (63) 이 포스트 루프 필터 (post loop filter) 로서 구현될 수도 있다.

비디오 데이터 메모리 (33) 는 비디오 인코더 (20) 의 컴포넌트들에 의해 인코딩되어야 할 비디오 데이터를 저장할 수도 있다. 비디오 데이터 메모리 (33) 내에 저장된 비디오 데이터는 예를 들어, 비디오 소스 (18) 로부터 획득될 수도 있다. 디코딩된 픽처 버퍼 (64) 는 예컨대, 인트라-코딩 또는 인터-코딩 모드들에서 비디오 인코더 (20) 에 의해 비디오 데이터를 인코딩함에 있어서 이용하기 위한 참조 비디오 데이터를 저장하는 참조 픽처 메모리일 수도 있다. 비디오 데이터 메모리 (33) 및 디코딩된 픽처 버퍼 (64) 는 동기식 DRAM (synchronous DRAM; SDRAM), 자기저항 RAM (magnetoresistive RAM; MRAM), 저항 RAM (resistive RAM; RRAM), 또는 다른 타입들의 메모리 디바이스들을 포함하는 동적 랜덤 액세스 메모리 (dynamic random access memory; DRAM) 와 같은 다양한 메모리 디바이스들 중의 임의의 것에 의해 형성될 수도 있다. 비디오 데이터 메모리 (33) 및 디코딩된 픽처 버퍼 (64) 는 동일한 메모리 디바이스 또는 별도의 메모리 디바이스들에 의해 제공될 수도 있다. 다양한 예들에서, 비디오 데이터 메모리 (33) 는 비디오 인코더 (20) 의 다른 컴포넌트들과 함께 온-칩 (on-chip) 일 수도 있거나, 그러한 컴포넌트들과 관련하여 오프-칩 (off-chip) 일 수도 있다.

도 2 에서 도시된 바와 같이, 비디오 인코더 (20) 는 비디오 데이터 메모리 (33) 에서 비디오 데이터를 수신하고, 파티셔닝 유닛 (35) 은 데이터를 비디오 블록들로 파티셔닝한다. 이 파티셔닝은 또한, 예컨대, LCU 들 및 CU 들의 쿼드트리 구조에 따른 비디오 블록 파티셔닝 뿐만 아니라, 슬라이스 (slice) 들, 타일 (tile) 들, 또는 다른 더 큰 유닛들로의 파티셔닝을 포함할 수도 있다. 비디오 인코더 (20) 는 인코딩되어야 할 비디오 슬라이스 내의 비디오 블록들을 인코딩하는 컴포넌트들을 일반적으로 예시한다. 슬라이스는 다수의 비디오 블록들로 (그리고 아마도 타일들로서 지칭된 비디오 블록들의 세트들로) 분할될 수도 있다. 예측 프로세싱 유닛 (41) 은 에러 결과들 (예컨대, 코딩 레이트 및 왜곡의 레벨) 에 기초하여, 현재의 비디오 블록에 대하여, 복수의 인트라 코딩 모드들 중의 하나 또는 복수의 인터 코딩 모드들 중의 하나와 같은 복수의 가능한 코딩 모드들 중의 하나를 선택할 수도 있다. 예측 프로세싱 유닛 (41) 은 결과적인 인트라-코딩된 또는 인터-코딩된 블록을, 잔차 블록 데이터를 생성하기 위하여 합산기 (50) 에, 그리고 참조 픽처로서의 이용을 위한 인코딩된 블록을 복원하기 위하여 합산기 (62) 에 제공할 수도 있다.

예측 프로세싱 유닛 (41) 내의 인트라 예측 프로세싱 유닛 (46) 은 공간적 압축을 제공하기 위하여, 코딩되어야 할 현재의 블록과 동일한 프레임 또는 슬라이스에서의 하나 이상의 이웃하는 블록들에 관련된 현재의 비디오 블록의 인트라-예측 코딩을 수행할 수도 있다. 예측 프로세싱 유닛 (41) 내의 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 시간적 압축을 제공하기 위하여, 하나 이상의 참조 픽처들 내의 하나 이상의 예측 블록들에 관련된 현재의 비디오 블록의 인터-예측 코딩을 수행한다.

모션 추정 유닛 (42) 은 비디오 시퀀스에 대한 미리 결정된 패턴에 따라 비디오 슬라이스에 대한 인터-예측 모드를 결정하도록 구성될 수도 있다. 미리 결정된 패턴은 시퀀스에서의 비디오 슬라이스들을 P 슬라이스들, B 슬라이스들, 또는 GPB 슬라이스들로서 지정할 수도 있다. 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 은 고도로 통합될 수도 있지만, 개념적인 목적들을 위하여 별도로 예시되어 있다. 모션 추정 유닛 (42) 에 의해 수행된 모션 추정은 비디오 블록들에 대한 모션을 추정하는 모션 벡터들을 생성하는 프로세스이다. 예를 들어, 모션 벡터는 참조 픽처 내에서의 예측 블록에 관련된 현재의 비디오 프레임 또는 픽처 내에서의 비디오 블록의 PU 의 변위를 표시할 수도 있다.

예측 블록은, 절대차의 합 (sum of absolute difference; SAD), 제곱차의 합 (sum of square difference; SSD), 또는 다른 차이 메트릭들에 의해 결정될 수도 있는 픽셀 차이의 측면에서, 코딩되어야 할 비디오 블록의 PU 와 근접하게 일치시키기 위하여 구해지는 블록이다. 일부의 예들에서, 비디오 인코더 (20) 는 디코딩된 픽처 버퍼 (64) 내에 저장된 참조 픽처들의 정수 미만 (sub-integer) 픽셀 위치들에 대한 값들을 계산할 수도 있다. 예를 들어, 비디오 인코더 (20) 는 참조 픽처의 1/4 픽셀 위치들, 1/8 픽셀 위치들, 또는 다른 분수 픽셀 위치들의 값들을 보간할 수도 있다. 그러므로, 모션 추정 유닛 (42) 은 전체 픽셀 위치들 및 분수 픽셀 위치들에 관련된 모션 검색을 수행할 수도 있고, 분수 픽셀 정밀도를 갖는 모션 벡터를 출력할 수도 있다.

모션 추정 유닛 (42) 은 PU 의 위치를 참조 픽처의 예측 블록의 위치와 비교함으로써, 인터-코딩된 슬라이스에서의 비디오 블록의 PU 에 대한 모션 벡터를 계산한다. 참조 픽처는 제 1 참조 픽처 리스트 (리스트 0) 또는 제 2 참조 픽처 리스트 (리스트 1) 로부터 선택될 수도 있고, 이들의 각각은 디코딩된 픽처 버퍼 (64) 내에 저장된 하나 이상의 참조 픽처들을 식별한다. 모션 추정 유닛 (42) 은 계산된 모션 벡터를 엔트로피 인코딩 유닛 (56) 및 모션 보상 유닛 (44) 으로 전송한다.

모션 보상 유닛 (44) 에 의해 수행된 모션 보상은 모션 추정에 의해 결정된 모션 벡터에 기초하여 예측 블록을 페치 (fetch) 하거나 생성하여, 서브-픽셀 정밀도 (sub-pixel precision) 로의 보간들을 아마도 수행하는 것을 포함할 수도 있다. 현재의 비디오 블록의 PU 에 대한 모션 벡터를 수신할 시에, 모션 보상 유닛 (44) 은 모션 벡터가 참조 픽처 리스트들 중의 하나에서 지시하는 예측 블록을 위치시킬 수도 있다. 비디오 인코더 (20) 는 코딩되고 있는 현재의 비디오 블록의 픽셀 값들로부터 예측 블록의 픽셀 값들을 감산하여 픽셀 차이 값들을 형성함으로써 잔차 비디오 블록을 형성한다. 픽셀 차이 값들은 블록에 대한 잔차 데이터를 형성하고, 루마 및 크로마 차이 컴포넌트들의 양자를 포함할 수도 있다. 합산기 (50) 는 이 감산 동작을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 모션 보상 유닛 (44) 은 또한, 비디오 슬라이스의 비디오 블록들을 디코딩할 시에 비디오 디코더 (30) 에 의한 이용을 위하여 비디오 블록들 및 비디오 슬라이스와 연관된 신택스 엘리먼트들을 생성할 수도 있다.

인트라 예측 프로세싱 유닛 (46) 은 위에서 설명된 바와 같이, 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 수행된 인터-예측에 대한 대안으로서, 현재의 블록을 인트라-예측할 수도 있다. 특히, 인트라 예측 프로세싱 유닛 (46) 은 현재의 블록을 인코딩하기 위하여 이용하기 위한 인트라-예측 모드를 결정할 수도 있다. 일부의 예들에서, 인트라 예측 프로세싱 유닛 (46) 은 예컨대, 별도의 인코딩 패스 (encoding pass) 들 동안에 다양한 인트라-예측 모드들을 이용하여 현재의 블록을 인코딩할 수도 있고, 인트라 예측 프로세싱 유닛 (46) (또는 일부의 예들에서, 모드 선택 유닛 (40)) 은 테스팅된 모드들로부터 이용하기 위한 적절한 인트라-예측 모드를 선택할 수도 있다. 예를 들어, 인트라 예측 프로세싱 유닛 (46) 은 다양한 테스팅된 인트라-예측 모드들에 대한 레이트-왜곡 분석을 이용하여 레이트-왜곡 값들을 계산할 수도 있고, 테스팅된 모드들 중에서 최상의 레이트-왜곡 특성들을 가지는 인트라-예측 모드를 선택할 수도 있다. 레이트-왜곡 분석은 일반적으로, 인코딩된 블록을 생성하기 위해 이용된 비트 레이트 (즉, 비트들의 수) 뿐만 아니라, 인코딩된 블록과, 인코딩된 블록을 생성하기 위하여 인코딩되었던 원래의 인코딩되지 않은 블록과의 사이의 왜곡 (또는 에러) 의 양을 결정한다. 인트라 예측 프로세싱 유닛 (46) 은 어느 인트라-예측 모드가 블록에 대한 최상의 레이트-왜곡 값을 나타내는지를 결정하기 위하여 다양한 인코딩된 블록들에 대한 왜곡들 및 레이트들로부터 비율 (ratio) 들을 계산할 수도 있다.

어떤 경우에도, 블록에 대한 인트라-예측 모드를 선택한 후, 인트라 예측 프로세싱 유닛 (46) 은 블록에 대한 선택된 인트라-예측 모드를 표시하는 정보를 엔트로피 인코딩 유닛 (56) 에 제공할 수도 있다. 엔트로피 인코딩 유닛 (56) 은 본 개시의 기법들에 따라, 선택된 인트라-예측 모드를 표시하는 정보를 인코딩할 수도 있다. 비디오 인코더 (20) 는 복수의 인트라-예측 모드 인덱스 표들 및 복수의 수정된 인트라-예측 모드 인덱스 표들 (또한 코드워드 맵핑 표 (codeword mapping table) 들로서 지칭됨) 을 포함할 수도 있는 송신된 비트스트림 구성 데이터에서, 다양한 블록들에 대한 인코딩 컨텍스트들의 정의들과, 컨텍스트들의 각각에 대해 이용하기 위한 가장 가능성 있는 인트라-예측 모드, 인트라-예측 모드 인덱스 표, 및 수정된 인트라-예측 모드 인덱스 표의 표시들을 포함할 수도 있다.

예측 프로세싱 유닛 (41) 이 인터-예측 또는 인트라-예측의 어느 하나를 통해 현재의 비디오 블록에 대한 예측 블록을 생성한 후, 비디오 인코더 (20) 는 현재의 비디오 블록으로부터 예측 블록을 감산함으로써 잔차 비디오 블록을 형성한다. 잔차 블록에서의 잔차 비디오 데이터는 하나 이상의 TU 들에 포함될 수도 있고 변환 프로세싱 유닛 (52) 에 적용될 수도 있다. 변환 프로세싱 유닛 (52) 은 이산 코사인 변환 (discrete cosine transform; DCT) 또는 개념적으로 유사한 변환과 같은 변환을 이용하여 잔차 비디오 데이터를 잔차 변환 계수들로 변환한다. 변환 프로세싱 유닛 (52) 은 잔차 비디오 데이터를 픽셀 도메인으로부터, 주파수 도메인과 같은 변환 도메인으로 변환할 수도 있다.

변환 프로세싱 유닛 (52) 은 결과적인 변환 계수들을 양자화 유닛 (54) 으로 전송할 수도 있다. 양자화 유닛 (54) 은 비트 레이트를 추가로 감소시키기 위하여 변환 계수들을 양자화한다. 양자화 프로세스는 계수들의 일부 또는 전부와 연관된 비트 심도를 감소시킬 수도 있다. 양자화도 (degree of quantization) 는 양자화 파라미터를 조절함으로써 수정될 수도 있다. 일부의 예들에서, 다음으로, 양자화 유닛 (54) 은 양자화된 변환 계수들을 포함하는 행렬 (matrix) 의 스캔을 수행할 수도 있다. 대안적으로, 엔트로피 인코딩 유닛 (56) 이 스캔을 수행할 수도 있다.

양자화에 후속하여, 엔트로피 인코딩 유닛 (56) 은 양자화된 변환 계수들을 엔트로피 인코딩한다. 예를 들어, 엔트로피 인코딩 유닛 (56) 은 컨텍스트 적응 가변 길이 코딩 (CAVLC), 컨텍스트 적응 2 진 산술 코딩 (CABAC), 신택스-기반 컨텍스트-적응 2 진 산술 코딩 (SBAC), 확률 간격 파티셔닝 엔트로피 (PIPE) 코딩 또는 또 다른 엔트로피 인코딩 방법론 또는 기법을 수행할 수도 있다. 엔트로피 인코딩 유닛 (56) 에 의한 엔트로피 인코딩에 후속하여, 인코딩된 비트스트림은 비디오 디코더 (30) 로 송신될 수도 있거나, 비디오 디코더 (30) 에 의한 더 이후의 송신 또는 취출을 위해 아카이브될 수도 있다. 엔트로피 인코딩 유닛 (56) 은 또한, 코딩되고 있는 현재의 비디오 슬라이스에 대한 모션 벡터들 및 다른 신택스 엘리먼트들을 엔트로피 인코딩할 수도 있다.

역양자화 유닛 (58) 및 역변환 프로세싱 유닛 (60) 은 참조 픽처의 참조 블록으로서의 더 이후의 이용을 위하여 픽셀 도메인에서 잔차 블록을 복원하기 위하여, 역양자화 및 역변환을 각각 적용한다. 모션 보상 유닛 (44) 은 잔차 블록을 참조 픽처 리스트들 중의 하나의 참조 픽처 리스트 내의 참조 픽처들 중의 하나의 참조 픽처의 예측 블록에 추가함으로써 참조 블록을 계산할 수도 있다. 모션 보상 유닛 (44) 은 또한, 모션 추정 시에 이용하기 위한 정수 미만 픽셀 값들을 계산하기 위하여 하나 이상의 보간 필터들을 복원된 잔차 블록에 적용할 수도 있다. 합산기 (62) 는 디코딩된 픽처 버퍼 (64) 에서의 저장을 위한 참조 블록을 생성하기 위하여, 복원된 잔차 블록을 모션 보상 유닛 (44) 에 의해 생성된 모션 보상된 예측 블록에 추가한다. 참조 블록은 후속 비디오 프레임 또는 픽처에서 블록을 인터-예측하기 위하여, 모션 추정 유닛 (42) 및 모션 보상 유닛 (44) 에 의해 참조 블록으로서 이용될 수도 있다.

이러한 방식으로, 도 2 의 비디오 인코더 (20) 는, 교차-계층 IRAP 픽처 정렬에 대한 다음의 한정들의 일부 또는 전부를 준수하는 비디오 데이터의 인코딩된 비트스트림을 생성하도록 구성된 비디오 인코더의 예를 나타낸다.

대안적으로, 비디오 인코더 (20) 는, 더 낮은 계층에서의 BLA_N_LP 및 더 높은 계층에서의 CRA_NUT 를 가지는 것이 허용되지 않도록, 인코딩된 비트스트림을 생성하도록 구성될 수도 있다. 이에 따라, 상기 항목들 3 및 4 는 다음으로 변경될 수도 있다:

대안적으로, 비디오 인코더 (20) 는, 교차-계층 IRAP 픽처 정렬에 대한 다음의 한정들을 구현하는 인코딩된 비디오 데이터의 비트스트림을 생성하도록 구성될 수도 있다.

도 3 은 본 개시에서 설명된 기법들을 구현할 수도 있는 일 예의 비디오 디코더 (30) 를 예시하는 블록도이다. 도 3 의 예에서, 비디오 디코더 (30) 는 비디오 데이터 메모리 (78), 엔트로피 디코딩 유닛 (80), 예측 프로세싱 유닛 (81), 역양자화 유닛 (86), 역변환 프로세싱 유닛 (88), 합산기 (90), 필터 유닛 (91), 및 디코딩된 픽처 버퍼 (92) 를 포함한다. 예측 프로세싱 유닛 (81) 은 모션 보상 유닛 (82) 및 인트라 예측 프로세싱 유닛 (84) 을 포함한다. 일부의 예들에서, 비디오 디코더 (30) 는 도 2 로부터의 비디오 인코더 (20) 에 대하여 설명된 인코딩 패스와 일반적으로 상반되는 디코딩 패스를 수행할 수도 있다.

비디오 데이터 메모리 (78) 는 비디오 디코더 (30) 의 컴포넌트들에 의해 디코딩되어야 할, 인코딩된 비디오 비트스트림과 같은 비디오 데이터를 저장할 수도 있다. 비디오 데이터 메모리 (78) 내에 저장된 비디오 데이터는 예를 들어, 컴퓨터-판독가능 매체 (16) 로부터, 예컨대, 카메라와 같은 로컬 비디오 소스로부터, 비디오 데이터의 유선 또는 무선 네트워크 통신을 통해, 또는 물리적 데이터 저장 매체들을 액세스함으로써 획득될 수도 있다. 비디오 데이터 메모리 (78) 는 인코딩된 비디오 비트스트림으로부터의 인코딩된 비디오 데이터를 저장하는 코딩된 픽처 버퍼 (coded picture buffer; CPB) 를 형성할 수도 있다. 디코딩된 픽처 버퍼 (92) 는 예컨대, 인트라-코딩 또는 인터-코딩 모드들에서 비디오 디코더 (30) 에 의해 비디오 데이터를 디코딩함에 있어서 이용하기 위한 참조 비디오 데이터를 저장하는 참조 픽처 메모리일 수도 있다. 비디오 데이터 메모리 (78) 및 디코딩된 픽처 버퍼 (92) 는 동기식 DRAM (SDRAM), 자기저항 RAM (MRAM), 저항 RAM (RRAM), 또는 다른 타입들의 메모리 디바이스들을 포함하는 동적 랜덤 액세스 메모리 (DRAM) 와 같은 다양한 메모리 디바이스들 중의 임의의 것에 의해 형성될 수도 있다. 비디오 데이터 메모리 (78) 및 디코딩된 픽처 버퍼 (92) 는 동일한 메모리 디바이스 또는 별도의 메모리 디바이스들에 의해 제공될 수도 있다. 다양한 예들에서, 비디오 데이터 메모리 (78) 는 비디오 디코더 (30) 의 다른 컴포넌트들과 함께 온-칩일 수도 있거나, 그러한 컴포넌트들과 관련하여 오프-칩일 수도 있다.

디코딩 프로세스 동안, 비디오 디코더 (30) 는 인코딩된 비디오 슬라이스의 비디오 블록들 및 연관된 신택스 엘리먼트들을 나타내는 인코딩된 비디오 비트스트림을 비디오 인코더 (20) 로부터 비디오 데이터 메모리 (78) 로 수신한다. 비디오 디코더 (30) 는 네트워크 엔티티 (29) 로부터 인코딩된 비디오 비트스트림을 수신할 수도 있다. 네트워크 엔티티 (29) 는 예를 들어, 서버, MANE, 비디오 편집기/스플라이서, 또는 위에서 설명된 기법들 중의 하나 이상을 구현하도록 구성된 이러한 다른 디바이스일 수도 있다. 네트워크 엔티티 (29) 는 비디오 인코더 (20) 와 같은 비디오 인코더를 포함할 수도 있거나 포함하지 않을 수도 있다. 본 개시에서 설명된 기법들의 일부는, 네트워크 엔티티 (29) 가 인코딩된 비디오 비트스트림을 비디오 디코더 (30) 로 송신하기 이전에 네트워크 엔티티 (29) 에 의해 구현될 수도 있다. 일부의 비디오 디코딩 시스템들에서, 네트워크 엔티티 (29) 및 비디오 디코더 (30) 는 별도의 디바이스들의 일부들일 수도 있는 반면, 다른 사례들에서는, 네트워크 엔티티 (29) 에 대하여 설명된 기능성이 비디오 디코더 (30) 를 포함하는 동일한 디바이스에 의해 수행될 수도 있다.

비디오 디코더 (30) 의 엔트로피 디코딩 유닛 (80) 은 양자화된 계수들, 모션 벡터들, 및 다른 신택스 엘리먼트들을 생성하기 위하여 비트스트림을 엔트로피 디코딩한다. 엔트로피 디코딩 유닛 (80) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 예측 프로세싱 유닛 (81) 으로 포워딩한다. 비디오 디코더 (30) 는 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 신택스 엘리먼트들을 수신할 수도 있다.

비디오 슬라이스가 인트라-코딩된 (I) 슬라이스로서 코딩될 때, 예측 프로세싱 유닛 (81) 의 인트라 예측 프로세싱 유닛 (84) 은 시그널링된 인트라 예측 모드와, 현재의 프레임 또는 픽처의 이전에 디코딩된 블록들로부터의 데이터에 기초하여, 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 데이터를 생성할 수도 있다. 비디오 프레임이 인터-코딩된 (즉, B, P 또는 GPB) 슬라이스로서 코딩될 때, 예측 프로세싱 유닛 (81) 의 모션 보상 유닛 (82) 은 엔트로피 디코딩 유닛 (80) 으로부터 수신된 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여, 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 블록들을 생성한다. 예측 블록들은 참조 픽처 리스트들 중의 하나의 참조 픽처 리스트 내의 참조 픽처들 중의 하나의 참조 픽처로부터 생성될 수도 있다. 비디오 디코더 (30) 는 디코딩된 픽처 버퍼 (92) 내에 저장된 참조 픽처들에 기초하여, 디폴트 구성 기법들을 이용하여 참조 프레임 리스트들, 리스트 0 및 리스트 1 을 구성할 수도 있다.

모션 보상 유닛 (82) 은 모션 벡터들 및 다른 신택스 엘리먼트들을 파싱함으로써 현재의 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 디코딩되고 있는 현재의 비디오 블록에 대한 예측 블록들을 생성하기 위하여 예측 정보를 이용한다. 예를 들어, 모션 보상 유닛 (82) 은 비디오 슬라이스의 비디오 블록들을 코딩하기 위해 이용된 예측 모드 (예컨대, 인트라-예측 또는 인터-예측), 인터-예측 슬라이스 타입 (예컨대, B 슬라이스, P 슬라이스, 또는 GPB 슬라이스), 슬라이스에 대한 참조 픽처 리스트들 중의 하나 이상에 대한 구성 정보, 슬라이스의 각각의 인터-인코딩된 비디오 블록에 대한 모션 벡터들, 슬라이스의 각각의 인터-코딩된 비디오 블록에 대한 인터-예측 상태, 및 현재의 비디오 슬라이스에서 비디오 블록들을 디코딩하기 위한 다른 정보를 결정하기 위하여, 수신된 신택스 엘리먼트들의 일부를 이용한다.

모션 보상 유닛 (82) 은 또한, 보간 필터들에 기초하여 보간을 수행할 수도 있다. 모션 보상 유닛 (82) 은 참조 블록들의 정수 미만 픽셀들에 대한 보간된 값들을 계산하기 위하여, 비디오 블록들의 인코딩 동안에 비디오 인코더 (20) 에 의해 이용된 바와 같은 보간 필터들을 이용할 수도 있다. 이 경우, 모션 보상 유닛 (82) 은 수신된 신택스 엘리먼트들로부터 비디오 인코더 (20) 에 의해 이용된 보간 필터들을 결정할 수도 있고, 예측 블록들을 생성하기 위하여 보간 필터들을 이용할 수도 있다.

역양자화 유닛 (86) 은, 비트스트림에서 제공되며 엔트로피 디코딩 유닛 (80) 에 의해 디코딩된 양자화된 변환 계수들을 역양자화, 즉, 비양자화 (de-quantize) 한다. 역양자화 프로세스는 적용되어야 할 양자화도 및, 마찬가지로, 역양자화도를 결정하기 위하여 비디오 슬라이스에서의 각각의 비디오 블록에 대해 비디오 인코더 (20) 에 의해 계산된 양자화 파라미터의 이용을 포함할 수도 있다. 역변환 프로세싱 유닛 (88) 은 픽셀 도메인에서 잔차 블록들을 생성하기 위하여, 역변환, 예컨대, 역 DCT, 역정수 변환, 또는 개념적으로 유사한 역변환 프로세스를 변환 계수들에 적용한다.

모션 보상 유닛 (82) 이 모션 벡터들 및 다른 신택스 엘리먼트들에 기초하여 현재의 비디오 블록에 대한 예측 블록을 생성한 후, 비디오 디코더 (30) 는 역변환 프로세싱 유닛 (88) 으로부터의 잔차 블록들을 모션 보상 유닛 (82) 에 의해 생성된 대응하는 예측 블록들과 합산함으로써 디코딩된 비디오 블록을 형성한다. 합산기 (90) 는 이 합산 동작을 수행하는 컴포넌트 또는 컴포넌트들을 나타낸다. 희망하는 경우, (코딩 루프 내 또는 코딩 루프 이후 중의 어느 하나에서의) 루프 필터들은 또한, 픽셀 천이 (pixel transitioni) 들을 평활화하거나, 또는 이와 다르게 비디오 품질을 개선시키기 위하여 이용될 수도 있다. 필터 유닛 (91) 은 디블록킹 필터, 적응적 루프 필터 (ALF), 및 샘플 적응적 오프셋 (SAO) 필터와 같은 하나 이상의 루프 필터들을 나타내도록 의도된다. 필터 유닛 (91) 은 인 루프 필터인 것으로서 도 2 에서 도시되어 있지만, 다른 구성들에서는, 필터 유닛 (91) 이 포스트 루프 필터로서 구현될 수도 있다. 다음으로, 소정의 프레임 또는 픽처에서의 디코딩된 비디오 블록들은, 후속 모션 보상을 위해 이용된 참조 픽처들을 저장하는 디코딩된 픽처 버퍼 (92) 내에 저장된다. 디코딩된 픽처 버퍼 (92) 는 또한, 도 1 의 디스플레이 디바이스 (32) 와 같은 디스플레이 디바이스 상에서의 더 이후의 제시를 위한 디코딩된 비디오를 저장한다.

이러한 방식으로, 도 3 의 비디오 디코더 (30) 는, 교차-계층 IRAP 픽처 정렬에 대한 다음의 한정들의 일부 또는 전부를 준수하는 비디오 데이터의 인코딩된 비트스트림을 디코딩하도록 구성된 비디오 디코더의 예를 나타낸다.

대안적으로, 비디오 디코더 (30) 는, 더 낮은 계층에서의 BLA_N_LP 및 더 높은 계층에서의 CRA_NUT 를 가지는 것이 비트스트림에서 허용되지 않도록, 비디오 비트스트림을 디코딩하도록 구성될 수도 있다. 따라서, 상기 항목들 3 및 4 는 다음과 같이 변경될 수도 있다:

대안적으로, 비디오 디코더는, 더 낮은 계층에서의 BLA_N_LP 및 더 높은 계층에서의 CRA_NUT 를 가지는 것이 허용되지 않도록, 비디오 비트스트림을 디코딩하도록 구성될 수도 있다. 따라서, 항목들 3 및 4 는 다음과 같이 변경될 수도 있다:

대안적으로, 비디오 디코더 (30) 는, 교차-계층 IRAP 픽처 정렬에 대한 다음의 한정들을 통합시키는 비디오 비트스트림을 디코딩하도록 구성될 수도 있다.

도 4 는 네트워크 (100) 의 일부를 형성하는 디바이스들의 일 예의 세트를 예시하는 블록도이다. 이 예에서, 네트워크 (100) 는 라우팅 디바이스들 (104A, 104B) (라우팅 디바이스들 (104)) 및 트랜스코딩 디바이스 (106) 를 포함한다. 라우팅 디바이스들 (104) 및 트랜스코딩 디바이스 (106) 는 네트워크 (100) 의 일부를 형성할 수도 있는 작은 수의 디바이스들을 나타내도록 의도된다. 스위치들, 허브들, 게이트웨이들, 방화벽들, 브리지들, 및 다른 이러한 디바이스들과 같은 다른 네트워크 디바이스들이 네트워크 (100) 내에 또한 포함될 수도 있다. 또한, 추가적인 네트워크 디바이스들은 서버 디바이스 (102) 및 클라이언트 디바이스 (108) 사이의 네트워크 경로를 따라 제공될 수도 있다. 일부의 예들에서, 서버 디바이스 (102) 는 소스 디바이스 (12) (도 1) 에 대응할 수도 있는 반면, 클라이언트 디바이스 (108) 는 목적지 디바이스 (14) (도 1) 에 대응할 수도 있다. 도 4 의 디바이스들은 본 개시에서 설명된, 비디오 인코더 (20) 에 의해 생성된 비디오 데이터와 같은 비디오 데이터를 프로세싱하도록 구성된 디바이스들의 예들을 나타낸다.

일반적으로, 라우팅 디바이스들 (104) 은 네트워크 (100) 를 통해 네트워크 데이터를 교환하기 위하여 하나 이상의 라우팅 프로토콜들을 구현한다. 일부의 예들에서, 라우팅 디바이스들 (104) 은 프록시 또는 캐시 동작들을 수행하도록 구성될 수도 있다. 그러므로, 일부의 예들에서, 라우팅 디바이스들 (104) 은 프록시 디바이스들로서 지칭될 수도 있다. 일반적으로, 라우팅 디바이스들 (104) 은 네트워크 (100) 를 통해 루트들을 탐색하기 위하여 라우팅 프로토콜들을 실행한다. 이러한 라우팅 프로토콜들을 실행함으로써, 라우팅 디바이스 (104B) 는 라우팅 디바이스 (104A) 를 통해 그 자신으로부터 서버 디바이스 (102) 가지의 네트워크 루트를 탐색할 수도 있다.

본 개시의 기법들은 라우팅 디바이스들 (104) 및 트랜스코딩 디바이스 (106) 와 같은 네트워크 디바이스들에 의해 구현될 수도 있지만, 또한, 클라이언트 디바이스 (108) 에 의해 구현될 수도 있다. 이러한 방식으로, 라우팅 디바이스들 (104), 트랜스코딩 디바이스 (106), 및 클라이언트 디바이스 (108) 는 본 개시의 기법들을 수행하도록 구성된 디바이스들의 예들을 나타낸다. 또한, 도 1 의 디바이스들과, 도 2 에서 예시된 비디오 인코더 (20) 및 도 3 에서 예시된 비디오 디코더 (30) 는 또한, 본 개시의 기법들을 수행하도록 구성될 수 있는 예시적인 디바이스들이다.

예를 들어, 서버 디바이스 (102) 는 시간적 계층 스위칭 포인트 또는 다른 스트림 적응 포인트와 같은 랜덤 액세스 포인트 또는 스트림 적응 포인트 이후에 있는 픽처 또는 픽처들을 인코딩하기 위한 비디오 인코더를 포함할 수도 있다. 예를 들어, 이 포인트는 비트 레이트, 프레임 레이트 (즉, 시간적 계층 스위칭 포인트), 또는 공간적 해상도의 적응을 위한 스위칭 포인트일 수 있다. 유사하게, 클라이언트 디바이스 (108) 는 시간적 계층 스위칭 포인트와 같은 랜덤 액세스 포인트 또는 스트림 적응 포인트 이후에 있는 픽처 또는 픽처들을 디코딩할 수도 있다.

도 5 는 본 개시의 기법들에 따라 비디오 데이터를 프로세싱 (예컨대, 디코딩 또는 라우팅) 하는 방법의 예를 도시하는 플로우차트이다. 도 5 의 기법들은 일반적인 비디오 프로세싱 디바이스를 참조하여 설명될 것이다. 비디오 프로세싱 디바이스는 예를 들어, 비디오 디코더 (30), 네트워크 엔티티 (29), 라우팅 디바이스들 (104A 및 104B), 또는 트랜스코딩 디바이스 (106) 중의 임의의 것에 대응할 수도 있다.

비디오 프로세싱 디바이스는 액세스 유닛의 제 1 픽처를 포함하는 제 1 NAL 유닛을 수신한다 (150). 제 1 NAL 유닛이 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 비디오 프로세싱 디바이스들은 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정한다 (152). 비디오 프로세싱 디바이스들은 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱한다 (154). 제 2 NAL 유닛은 예를 들어, VCL NAL 유닛일 수도 있다. 도 5 의 기법들의 또 다른 양태에 따르면, 제 1 NAL 유닛이 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 것에 응답하여, IRAP 픽처들을 포함하는 액세스 유닛의 모든 VCL NAL 유닛들에 대해, 비디오 프로세싱 디바이스는 NAL 유닛들에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 결정할 수도 있다.

도 5 의 예에서, 비디오 프로세싱 디바이스는, 제 2 NAL 유닛을 파싱하기 전에, 제 2 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 추론함으로써, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정할 수도 있다.

도 5 의 예에서, 비디오 프로세싱 디바이스는 제 2 NAL 유닛 타입에 기초하여 디코딩된 픽처 버퍼에 관한 판정을 행함으로써, 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱할 수도 있다. 예를 들어, 비디오 프로세싱 디바이스는 어떤 픽처들이 폐기될 수 있거나 어떤 픽처들이 유지될 필요가 있는 것으로 결정할 수도 있다. 비디오 프로세싱 디바이스는 또한, 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 메모리를 할당할 수도 있다.

비디오 프로세싱 디바이스들이 비디오 디코더를 포함하는 예들에서, 비디오 프로세싱 디바이스는 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 디코딩함으로써, 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱할 수도 있다.

도 6 은 본 개시의 기법들에 따라 비디오 데이터를 프로세싱 (예컨대, 인코딩 또는 라우팅) 하는 방법의 예를 도시하는 플로우차트이다. 도 6 의 기법들은 일반적인 비디오 프로세싱 디바이스를 참조하여 설명될 것이다. 비디오 프로세싱 디바이스는 예를 들어, 비디오 인코더 (20), 네트워크 엔티티 (29), 라우팅 디바이스들 (104A 및 104B), 또는 트랜스코딩 디바이스 (106) 중의 임의의 것에 대응할 수도 있다.

비디오 프로세싱 디바이스는 액세스 유닛의 제 1 픽처를 포함하는 제 1 NAL 유닛을 프로세싱한다 (160). 제 1 NAL 유닛이 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 액세스 유닛의 제 2 NAL 유닛에 대해, 비디오 프로세싱 디바이스는 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정한다 (162). 비디오 프로세싱 디바이스는 제 1 NAL 유닛에 대한 NAL 유닛 타입 및 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱한다 (164). 제 2 NAL 유닛은 예를 들어, 비디오 코딩 계층 VCL NAL 유닛일 수도 있다. 일부의 구현예들에서, 제 1 NAL 유닛이 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 것에 응답하여, IRAP 픽처들을 포함하는 액세스 유닛의 모든 비디오 코딩 계층 (VCL) NAL 유닛들에 대해, 비디오 프로세싱 디바이스는 NAL 유닛들에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정할 수도 있다.

비디오 프로세싱 디바이스가 비디오 인코더인 예들에서, 비디오 프로세싱 디바이스는 제 1 NAL 유닛 및 제 2 NAL 유닛을 인코딩함으로써, 제 1 NAL 유닛에 대한 NAL 유닛 타입 및 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱할 수도 있다. 비디오 프로세싱 디바이스가 MANE 인 예들에서, 비디오 프로세싱 디바이스는 제 1 NAL 유닛 및 제 2 NAL 유닛을 송신함으로써, 제 1 NAL 유닛에 대한 NAL 유닛 타입 및 제 2 NAL 유닛에 대한 NAL 유닛 타입에 기초하여 제 1 NAL 유닛 및 제 2 NAL 유닛을 프로세싱할 수도 있다.

하나 이상의 예들에서, 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 그 임의의 조합으로 구현될 수도 있다. 소프트웨어로 구현될 경우, 기능들은 하나 이상의 명령들 또는 코드로서, 컴퓨터-판독가능 매체 상에 저장되거나 컴퓨터-판독가능 매체 상에서 송신될 수도 있고, 하드웨어-기반 프로세싱 유닛에 의해 실행될 수도 있다. 컴퓨터-판독가능 매체들은 데이터 저장 매체들과 같은 유형의 매체에 대응하는 컴퓨터-판독가능 저장 매체들, 또는 예컨대, 통신 프로토콜에 따라 하나의 장소로부터 또 다른 장소로 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체들을 포함할 수도 있다. 이러한 방식으로, 컴퓨터-판독가능 매체들은 일반적으로 (1) 비-일시적인 유형의 컴퓨터-판독가능 저장 매체들, 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수도 있다. 데이터 저장 매체들은 본 개시에서 설명된 기법들의 구현을 위한 명령들, 코드 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 매체를 포함할 수도 있다.

제한이 아닌 예로서, 이러한 컴퓨터-판독가능 저장 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 저장, 자기 디스크 저장, 또는 다른 자기 저장 디바이스들, 플래시 메모리, 또는 명령들 또는 데이터 구조들의 형태로 희망하는 프로그램 코드를 저장하기 위해 이용될 수 있으며 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속은 컴퓨터-판독가능 매체로 적절하게 칭해진다. 예를 들어, 동축 케이블, 광섬유 케이블, 트위스트 페어 (twisted pair), 디지털 가입자 회선 (digital subscriber line; DSL), 또는 적외선, 라디오 (radio), 및 마이크로파 (microwave) 와 같은 무선 기술들을 이용하여 웹사이트, 서버, 또는 다른 원격 소스로부터 명령들이 송신될 경우, 동축 케이블, 광섬유 케이블, 트위스트 페어, DSL, 또는 적외선, 라디오, 및 마이크로파와 같은 무선 기술들은 매체의 정의 내에 포함된다. 그러나, 컴퓨터-판독가능 저장 매체들 및 데이터 저장 매체들은 접속들, 반송파들, 신호들, 또는 다른 순시적 매체 (transient medium) 들을 포함하는 것이 아니라, 그 대신에, 비-순시적인, 유형의 저장 매체들에 관한 것이라는 것이 이해되어야 한다. 본원에서 이용된 바와 같은 디스크 (disk) 및 디스크 (disc) 는 컴팩트 디스크 (compact disc; CD), 레이저 디스크 (laser disc), 광학 디스크 (optical disc), 디지털 다기능 디스크 (digital versatile disc; DVD), 플로피 디스크 (floppy disk) 및 블루레이 디스크 (Blu-ray disc) 를 포함하고, 여기서, 디스크 (disk) 들은 통상 데이터를 자기적으로 재생하는 반면, 디스크 (disc) 들은 데이터를 레이저들로 광학적으로 재생한다. 상기의 조합들은 또한, 컴퓨터 판독가능 매체들의 범위 내에 포함되어야 한다.

명령들은 하나 이상의 디지털 신호 프로세서들 (DSP들), 범용 마이크로프로세서들, 주문형 집적회로들 (ASIC들), 필드 프로그래밍가능 로직 어레이들 (FPGA들), 또는 다른 등가의 집적된 또는 별도의 로직 회로와 같은 하나 이상의 프로세서들에 의해 실행될 수도 있다. 따라서, 본원에서 이용된 바와 같은 용어 "프로세서" 는 상기한 구조, 또는 본원에서 설명된 기법들의 구현을 위해 적당한 임의의 다른 구조 중의 임의의 것을 지칭할 수도 있다. 게다가, 일부의 양태들에서는, 본원에서 설명된 기능성이 인코딩 및 디코딩을 위해 구성되거나 조합된 코덱 (codec) 내에 통합된 전용 하드웨어 및/또는 소프트웨어 모듈들 내에서 제공될 수도 있다. 또한, 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수 있다.

본 개시의 기법들은 무선 핸드셋 (wireless handset), 집적 회로 (integrated circuit; IC) 또는 IC 들의 세트 (예컨대, 칩셋) 를 포함하는 광범위한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위하여 본 개시에서 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 요구하지는 않는다. 오히려, 위에서 설명된 바와 같이, 다양한 유닛들은 코덱 하드웨어 유닛 내에 조합될 수도 있거나, 적당한 소프트웨어 및/또는 펌웨어와 함께, 위에서 설명된 바와 같은 하나 이상의 프로세서들을 포함하는 상호동작하는 하드웨어 유닛들의 집합에 의해 제공될 수도 있다.

다양한 예들이 설명되었다. 이들 및 다른 예들은 하기의 특허청구범위 내에 있다.

Claims

수신된 비디오 데이터를 프로세싱하는 방법으로서,
액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (network abstraction layer; NAL) 유닛을 수신하는 단계;
상기 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (intra random access point; IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (instantaneous decoding refresh; IDR) 픽처의 존재를 표시하는 것으로 결정하는 것에 응답하여, 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하는 단계로서, 상기 액세스 유닛의 상기 제 2 NAL 유닛은 또 다른 IRAP 픽처를 포함하는, 상기 제 2 NAL 유닛에 대한 NAL 유닛 타입을 결정하는 단계; 및
상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는 단계를 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하는 단계는, 상기 제 2 NAL 유닛을 파싱하기 전에, 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 상기 NAL 유닛 타입인 것으로 추론하는 단계를 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는 단계는, 상기 제 2 NAL 유닛 타입에 기초하여 디코딩된 픽처 버퍼에 관한 판정을 행하는 단계를 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는 단계는, 상기 제 2 NAL 유닛 타입에 기초하여 비디오 디코더의 메모리를 할당하는 단계를 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 제 2 NAL 유닛은 비디오 코딩 계층 (VCL) NAL 유닛을 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 제 1 NAL 유닛이 상기 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 상기 IDR 픽처의 존재를 표시하는 것에 응답하여, IRAP 픽처들을 포함하는 상기 액세스 유닛의 모든 비디오 코딩 계층 (VCL) NAL 유닛들에 대해, 상기 NAL 유닛들에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 결정하는 단계를 더 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는 단계는, 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 디코딩하는 단계를 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
제 1 항에 있어서,
상기 비디오 데이터를 프로세싱하는 것은,
상기 비디오 데이터를 인코딩하는 것;
상기 비디오 데이터를 디코딩하는 것;
상기 비디오 데이터를 파싱하는 것; 또는
상기 비디오 데이터를 트랜스코딩하는 것 중의 하나를 포함하는, 수신된 비디오 데이터를 프로세싱하는 방법.
비디오 데이터를 프로세싱하는 방법으로서,
액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 프로세싱하는 단계;
상기 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 상기 액세스 유닛의 제 2 NAL 유닛에 대해, 상기 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정하는 단계; 및
상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입 및 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는 단계를 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 9 항에 있어서,
상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입 및 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는 단계는, 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 인코딩하는 단계를 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 9 항에 있어서,
상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입 및 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는 단계는, 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 송신하는 단계를 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 9 항에 있어서,
상기 제 2 NAL 유닛은 비디오 코딩 계층 (VCL) NAL 유닛을 포함하는, 비디오 데이터를 프로세싱하는 방법.
제 9 항에 있어서,
상기 제 1 NAL 유닛이 상기 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 상기 IDR 픽처의 존재를 표시하는 것에 응답하여, IRAP 픽처들을 포함하는 상기 액세스 유닛의 모든 비디오 코딩 계층 (VCL) NAL 유닛들에 대해, 상기 NAL 유닛들에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정하는 단계를 더 포함하는, 비디오 데이터를 프로세싱하는 방법.
수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스로서,
비디오 데이터를 저장하는 메모리; 및
하나 이상의 프로세서들을 포함하고,
상기 하나 이상의 프로세서들은,
액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 수신하고;
상기 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것으로 결정하는 것에 응답하여, 상기 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하는 것으로서, 상기 액세스 유닛의 상기 제 2 NAL 유닛은 또 다른 IRAP 픽처를 포함하는, 상기 제 2 NAL 유닛에 대한 NAL 유닛 타입을 결정하고; 그리고
상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하도록 구성되는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은 또한, 상기 제 2 NAL 유닛을 파싱하기 전에, 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 상기 NAL 유닛 타입인 것으로 추론함으로써, 상기 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입인 것으로 결정하도록 구성되는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은, 상기 제 2 NAL 유닛 타입에 기초하여 디코딩된 픽처 버퍼에 관한 판정을 행함으로써, 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은, 상기 제 2 NAL 유닛 타입에 기초하여 비디오 디코더의 메모리를 할당함으로써, 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 제 2 NAL 유닛은 비디오 코딩 계층 (VCL) NAL 유닛을 포함하는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은 또한, 상기 제 1 NAL 유닛이 상기 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 상기 IDR 픽처의 존재를 표시하는 것에 응답하여, IRAP 픽처들을 포함하는 상기 액세스 유닛의 모든 비디오 코딩 계층 (VCL) NAL 유닛들에 대해, 상기 NAL 유닛들에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 결정하도록 구성되는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 하나 이상의 프로세서들은, 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 디코딩함으로써, 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 비디오 프로세싱 디바이스는 비디오 인코더를 포함하는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 비디오 프로세싱 디바이스는 비디오 디코더를 포함하는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 14 항에 있어서,
상기 비디오 프로세싱 디바이스는 미디어 인지 네트워크 엘리먼트 (media aware network element; MANE) 를 포함하는, 수신된 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스로서,
비디오 데이터를 저장하는 메모리; 및
하나 이상의 프로세서들을 포함하고,
상기 하나 이상의 프로세서들은,
액세스 유닛의 제 1 픽처를 포함하는 제 1 네트워크 추상화 계층 (NAL) 유닛을 프로세싱하고;
상기 제 1 NAL 유닛이 인트라 랜덤 액세스 포인트 (IRAP) 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 순간적 디코딩 리프레시 (IDR) 픽처의 존재를 표시하는 것에 응답하여, 또 다른 IRAP 픽처를 포함하는 상기 액세스 유닛의 제 2 NAL 유닛에 대해, 상기 제 2 NAL 유닛에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정하고; 그리고
상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입 및 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하도록 구성되는, 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 24 항에 있어서,
상기 하나 이상의 프로세서들은, 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 인코딩함으로써, 상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입 및 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는, 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 24 항에 있어서,
상기 하나 이상의 프로세서들은, 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 송신함으로써, 상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입 및 상기 제 2 NAL 유닛에 대한 상기 NAL 유닛 타입에 기초하여 상기 제 1 NAL 유닛 및 상기 제 2 NAL 유닛을 프로세싱하는, 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 24 항에 있어서,
상기 제 2 NAL 유닛은 비디오 코딩 계층 (VCL) NAL 유닛을 포함하는, 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 24 항에 있어서,
상기 하나 이상의 프로세서들은 또한, 상기 제 1 NAL 유닛이 상기 IRAP 픽처를 포함하는 것으로 결정하는 것에 응답하여, 그리고 상기 제 1 NAL 유닛에 대한 상기 NAL 유닛 타입이 임의의 연관된 선두 픽처들을 갖지 않는 상기 IDR 픽처의 존재를 표시하는 것에 응답하여, IRAP 픽처들을 포함하는 상기 액세스 유닛의 모든 비디오 코딩 계층 (VCL) NAL 유닛들에 대해, 상기 NAL 유닛들에 대한 NAL 유닛 타입을, 임의의 연관된 선두 픽처들을 갖지 않는 IDR 픽처의 존재를 표시하는 NAL 유닛 타입으로 설정하도록 구성되는, 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 24 항에 있어서,
상기 비디오 프로세싱 디바이스는 비디오 인코더를 포함하는, 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.
제 24 항에 있어서,
상기 비디오 프로세싱 디바이스는 미디어 인지 네트워크 엘리먼트 (MANE) 를 포함하는, 비디오 데이터를 프로세싱하기 위한 비디오 프로세싱 디바이스.