KR20150034009A - 알루미늄 전극박 및 그의 제조방법 - Google Patents

알루미늄 전극박 및 그의 제조방법 Download PDF

Info

Publication number
KR20150034009A
KR20150034009A KR20130114033A KR20130114033A KR20150034009A KR 20150034009 A KR20150034009 A KR 20150034009A KR 20130114033 A KR20130114033 A KR 20130114033A KR 20130114033 A KR20130114033 A KR 20130114033A KR 20150034009 A KR20150034009 A KR 20150034009A
Authority
KR
South Korea
Prior art keywords
etching
foil
barrier
chemical conversion
sponge
Prior art date
Application number
KR20130114033A
Other languages
English (en)
Other versions
KR101550876B1 (ko
Inventor
오영주
Original Assignee
삼화전기주식회사
한국제이씨씨(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼화전기주식회사, 한국제이씨씨(주) filed Critical 삼화전기주식회사
Priority to KR1020130114033A priority Critical patent/KR101550876B1/ko
Publication of KR20150034009A publication Critical patent/KR20150034009A/ko
Application granted granted Critical
Publication of KR101550876B1 publication Critical patent/KR101550876B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/042—Electrodes or formation of dielectric layers thereon characterised by the material
    • H01G9/045—Electrodes or formation of dielectric layers thereon characterised by the material based on aluminium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H01G9/048—Electrodes or formation of dielectric layers thereon characterised by their structure
    • H01G9/055—Etched foil electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 스트레이트형 에칭피트가 형성된 에칭박에 스폰지형 에칭피트부를 형성한 후 에칭피트부를 화성하여 베리어형 화성막을 형성함으로써 화성시간을 줄일 수 있는 알루미늄 전극박 및 그의 제조방법에 관한 것으로, 양면에 각각 다수개의 스트레이트형 에칭피트가 형성되는 에칭박과; 다수개의 스트레이트형 에칭피트를 따라 형성되는 스폰지형 에칭피트부와; 스폰지형 에칭피트부를 양극산화하여 형성되는 베리어형(barrier type) 화성막과; 베리어형 화성막의 표면을 따라 형성되는 수화피막으로 구성되는 것을 특징으로 한다.

Description

알루미늄 전극박 및 그의 제조방법{Aluminum electrode foil and manufacturing method thereof}
본 발명은 전극박 및 그의 제조방법에 관한 것으로, 특히 스트레이트형 에칭피트가 형성된 에칭박에 스폰지형 에칭피트부를 형성한 후 에칭피트부를 화성하여 베리어형 화성막을 형성함으로써 화성시간을 줄일 수 있는 알루미늄 전극박 및 그의 제조방법에 관한 것이다.
알루미늄 전해콘덴서는 전극박을 이용해 제조된다. 전극박은 음극박과 양극박이 있으며, 양극박은 알루미늄박을 전해 에칭(etching)하여 표면적이 증가되도록 한 상태에서 화성공정을 이용해 유전체로 사용되는 화성막이 형성된다. 이러한 화성막은 한국등록특허 제87282호(특허문헌 1)에 기재된 화성장치를 이용하여 형성된다.
특허문헌 1에 기재된 화성장치는 화성조, 로울러 가이드, 함침로울러 및 아이들 로울러로 이루어진다. 화성조는 서로 엇갈리게 배치된 다수의 로울러 사이에 배치되어 에칭박이 거치도록 하며, 로울러 가이드는 화성조의 일측변에 대향되도록 배치된다. 함침로울러는 로울러 가이드의 가이드 홈에 슬라이딩 가능하게 삽입되어 배치되며, 아이들 로울러는 함침로울러의 양측방에 실린더로 함침로울러의 승강에 연동되어 에칭박의 장력을 변화시킴으로써 함침로울러가 화성조의 내부에서 승강하여 에칭박의 함침시간이 조절되도록 한다.
특허문헌 1과 같은 종래의 화성장치를 이용한 에칭박의 화성방법은 먼저 알루미늄박의 양면을 직류를 이용해 에칭피트(etching pit)를 형성한다. 에칭피트가 형성된 알루미늄박(aluminum foil)을 에칭박이라 하며, 에칭박이 형성되면 이 에칭박을 종래의 화성장치를 이용해 화성막을 형성한다. 에칭박에 화성막 형성 시 종래의 에칭박은 직류만을 이용해 에칭을 실시함으로써 에핑피트가 에칭박의 두께방향으로 길게 형성되어 화성막을 형성 시 화성시간이 길어지게 된다. 화성시간이 길어지면 에칭박에 화성막을 형성하는 작업의 생산성이 저하되며, 화성공정에 사용되는 소비전력이 증가되어 제조원가를 증가시키는 문제점이 있다.
특허문헌 1: 한국등록특허 제87282호(등록일: 1995.07.25)
본 발명은 전술한 문제점을 해결하기 위한 것으로, 스트레이트형 에칭피트가 형성된 에칭박에 스폰지형 에칭피트부를 형성한 후 에칭피트부를 화성하여 베리어형 화성막을 형성함으로써 화성시간을 줄일 수 있는 알루미늄 전극박 및 그의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 베리어형 화성막의 화성시간을 줄일 수 있도록 함으로써 화성 시 사용되는 소비전력을 줄일 수 있는 알루미늄 전극박 및 그의 제조방법을 제공함에 있다.
본 발명의 또 다른 목적은 화성 시 사용되는 소비전력을 줄일 수 있도록 함으로써 화성막을 형성하는 작업의 생산성과 제조원가를 개선할 수 있는 알루미늄 전극박 및 그의 제조방법을 제공함에 있다.
본 발명의 알루미늄 전극박은 양면에 각각 다수개의 스트레이트형 에칭피트가 형성되는 에칭박과; 상기 다수개의 스트레이트형 에칭피트를 따라 형성되는 스폰지형 에칭피트부와; 상기 스폰지형 에칭피트부를 양극산화하여 형성되는 베리어형(barrier type) 화성막과; 상기 베리어형 화성막의 표면을 따라 형성되는 수화피막으로 구성되는 것을 특징으로 한다.
본 발명의 알루미늄 전극박 제조방법은 상부면이나 하부면에 각각 다수개의 스트레이트형 에칭피트가 형성되는 에칭박을 형성하는 직류 에칭단계와; 상기 스트레이트형 에칭피트의 표면을 따라 스폰지형 에칭피트부을 형성하는 교류 에칭 단계와; 상기 에칭박을 끓는 순수에 디핑(dipping)하여 스폰지형 에칭피트부의 표면을 따라 수화피막을 형성하는 보일링(boiling) 단계와; 상기 에칭박과 상기 수화피막 사이에 위치되도록 스폰지형 에칭피트부를 베리어형(barrier type) 화성막으로 화성시키는 화성단계로 구성되는 것을 특징으로 한다.
본 발명의 알루미늄 전극박 및 그의 제조방법은 스트레이트형 에칭피트가 형성된 에칭박에 스폰지형 에칭피트부를 형성한 후 에칭피트부를 화성하여 베리어형 화성막을 형성함으로써 화성시간을 줄일 수 있는 이점이 있고, 베리어형 화성막의 화성시간을 줄일 수 있도록 함으로써 화성 시 사용되는 소비전력을 줄일 수 있는 이점이 있으며, 화성 시 사용되는 소비전력을 줄일 수 있도록 함으로써 화성막을 형성하는 작업의 생산성과 제조원가를 개선할 수 있는 이점이 있다.
도 1은 본 발명의 알루미늄 전극박의 단면도,
도 2는 본 발명의 알루미늄 전극박의 제조방법을 나타낸 공정 흐름도,
도 3은 도 2에 도시된 화성방법을 상세히 나타낸 공정 흐름도,
도 4는 내지 도 11은 각각 도 2에 도시된 알루미늄 전극박의 제조과정을 나타낸 단면도,
도 12는 본 발명의 알루미늄 전극박의 화성시간의 감소비율을 나타낸 표.
이하, 본 발명의 알루미늄 전극박 및 제조방법의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
도 1에서와 같이 본 발명의 알루미늄 전극박은 에칭박(11), 스폰지형 에칭피트부(12), 베리어형(barrier type) 화성막(13) 및 수화피막(14)으로 구성된다.
에칭박(11)은 양면에 각각 다수개의 스트레이트형 에칭피트(straight type etching pit)(11a)가 형성되며, 스폰지형 에칭피트부(12)는 다수개의 스트레이트형 에칭피트(11a)를 따라 형성된다. 베리어형(barrier type) 화성막(13)은 스폰지형 에칭피트부(12)를 양극산화하여 형성되며, 수화피막(14)은 베리어형 화성막(13)의 표면을 따라 형성된다.
상기 구성을 갖는 본 발명의 알루미늄 전극박을 보다 상세히 설명하면 다음과 같다.
에칭박(11)은 순도 99.99％의 알루미늄 재질이 사용되며, 도 1 및 도 5에서와 같이 직류에칭을 이용해 알루미늄박(11b: 도 4에 도시됨)의 상부나 하부 표면에서 두께방향으로 연장되도록 다수개의 스트레이트형 에칭피트(11a)가 형성된다.
스폰지형 에칭피트부(12)는 도 1 및 도 6에서와 같이 교류에칭을 이용해 스트레이트형 에칭피트(11a)의 표면을 따라 다수개의 기공(12a)을 갖도록 형성되며, 다수개의 기공(12a)의 평균입경은 5 내지 100㎚가 되도록 형성된다. 이러한 스폰지형 에칭피트부(12)의 두께(T2)는 에칭박(11)에 형성되는 베리어형 화성막(13)의 두께(T1)에 비례되도록 설정된다.
스폰지형 에칭피트부(12)의 두께(T2)는 에칭박(11)을 형성한 후 에칭박(11)에 베리어형 화성막(13)의 두께(T1)를 2㎛ 정도로 형성하는 경우에 베리어형 화성막(13)의 두께(T1)와 동일하게 에칭박(11)의 표면으로부터 내측, 즉, 두께방향으로 2㎛가 되도록 교류에칭하여 형성하거나 스폰지형 에칭피트부(12)의 두께(T2)에 따라 베리어형 화성막(13)의 두께(T1)에 대해 0.8 내지 1.2 배로 비례되도록 형성한다.
스폰지형 에칭피트부(12)는 다수개의 스트레이트형 에칭피트(11a)가 형성된 에칭박(11)에 교류에칭을 이용해 형성되며, 이러한 스폰지형 에칭피트부(12)는 나노 스케일(nano scale)을 갖는 기공(12a)으로 이루어짐으로 인해 베리어형 화성막(13)이 빠른 시간내에 형성되도록 한다.
베리어형 화성막(13)은 스폰지형 에칭피트부(12)를 양극산화하여 형성되는 것으로, 양극산화는 열처리와 함께 적어도 1회 이상 반복 수행하며, 열처리 온도는 350 내지 650℃ 분위기에서 실시하여 베리어형 화성막(13)을 재결정시킴으로써 내부에 기공(도시 않음)이 형성되지 않도록 한다. 열처리와 함께 수행되는 양극산화는 수화피막(14)이 형성된 후에 실시된다.
열처리에 의해 재결정화되는 베리어형 화성막(13)의 두께(T1)는 전술한 바와 같이 스폰지형 에칭피트부(12)의 두께(T2)와 동일하거나 비례되도록 형성된다. 즉, 베리어형 화성막(13)의 두께(T1)를 3㎛가 되도록 형성하는 경우에 스폰지형 에칭피트부(12)의 두께(T2)를 3㎛로 형성한 후 스폰지형 에칭피트부(12)가 양극산화나 열처리에 의해 전체적으로 베리어형 화성막(13)으로 전환되도록 형성한다.
수화피막(14)은 도 1 및 도 7에서와 같이 스폰지형 에칭피트부(12)를 화성하여 베리어형 화성막(13)으로 형성하기 전에 스폰지형 에칭피트부(12)가 형성된 에칭박(11)을 끓는 순수로 처리하여 형성되며, 재질은 유사 보에마이트(pseudo boehmite)가 사용된다. 유사 보에마이트는 Al2O3·H2O 60 내지 62wt%와 Al2O3·2H2O 35 내지 38wt%로 이루어진다. 이러한 수화피막(14)은 일정한 두께로 알루미늄박(11)의 표면 즉, 스폰지형 에칭피트부(12)의 표면을 따라 수산법에 의해 형성된다. 수산법에 의해 형성되는 수화피막(14)은 스폰지형 에칭피트부(12)를 양극산화와 열처리하는 과정 중에 일부가 베리어형 화성막(13)으로 형성되며, 최종적으로는 도 1에서와 같이 수십 ㎚정도로 매우 얇게 베리어형 화성막(13)의 표면에 잔존하게 된다. 이러한 수화피막(14)은 베리어형 화성막(13)을 양극산화로 형성 시 베리어형 화성막(13)으로 일부 전환됨으로 베리어형 화성막(13)의 형성 시 사용되는 전기에너지의 소비를 감소시키며 베리어형 화성막(13)의 생성 속도를 증가시켜 준다.
상기 구성을 갖는 본 발명의 알루미늄 전극박 제조방법을 설명하면 다음과 같다.
도 2에서와 같이 본 발명의 알루미늄 전극박 제조방법은 먼저, 상부면이나 하부면에 각각 다수개의 스트레이트형 에칭피트(11a)가 형성되는 에칭박(11)을 형성하는 직류 에칭을 실시한다(S10).
에칭박(11)을 형성하기 위한 직류 에칭은 먼저, 1차 직류에칭을 실시하기 전에 도 4에 도시된 알루미늄박(11b)을 탈지한다(S11). 알루미늄박(11b)은 원자재인 알루미늄 자재(도시 않음)를 절단하거나 가공하여 형성되며, 절단하거나 가공하여 형성하는 과정에 유기물 등과 같은 오염물질이 부착된다. 이러한 오염물질은 탈지단계(S11)를 통해 제거하게 된다. 알루미늄박(11b)에 부착된 오염물질을 제거하기 위한 탈지는 알루미늄박(11b)에 에칭피트(11a)를 형성하기 전에 실시되며, 알루미늄박(11b)을 탈지용액에 10 내지 60초 동안 디핑하여 탈지시키며, 탈지용액은 0.01 내지 0.5 mol/ℓ의 인산수용액이 사용된다.
알루미늄박(11b)의 탈지가 완료되면 알루미늄박(11b)을 70 내지 90℃의 에칭용액에 디핑한 상태에서 30 내지 150초 동안 전류밀도가 100 내지 1000㎃/㎠가 되도록 알루미늄박(11b)으로 직류전원을 인가하여 알루미늄박(11b)의 두께방향(A1: 도 5에 도시됨)으로 깊어지도록 스트레이트형 에칭피트(11a)을 형성하는 1차 직류에칭을 실시한다(S12). 1차 직류에칭 시 사용되는 에칭용액은 염산 1 내지 2mol/ℓ와 황산 3~5mol/ℓ로 이루어진다.
1차 직류에칭이 완료되면 알루미늄박(11b)을 60 내지 90℃의 에칭용액에 디핑한 상태에서 150 내지 300초 동안 전류밀도가 10 내지 200㎃/㎠가 되도록 알루미늄박(11b)으로 직류전원를 인가하여 알루미늄박(11b)의 두께방향(A1: 도 5에 도시됨)과 직교하는 길이방향(A2: 도 5에 도시됨)으로 커지도록 스트레이트형 에칭피트(11a)를 형성하는 2차 직류에칭을 실시한다. 2차 직류에칭 시 사용되는 에칭용액은 질산 1 내지 2mol/ℓ와 인산 0.05 내지 0.15mol/ℓ로 이루어진다.
1차와 2차 직류에칭을 통해 다수개의 스트레이트형 에칭피트(11a)을 갖는 에칭박(11)이 형성되면 도 2 및 도 6에서와 같이 스트레이트형 에칭피트(11a)의 표면을 따라 스폰지형 에칭피트부(12)를 형성하는 교류 에칭을 실시한다(S20).
교류에칭은 에칭박(11)에 다수개의 나노 스케일을 갖는 기공(12a)을 형성하기 위한 것으로 에칭박(11)을 10 내지 70℃의 에칭용액에 디핑(dipping)한 상태에서 전류밀도가 100 내지 1000㎃/㎠가 되도록 에칭박(11)으로 교류전원을 인가하여 다수개의 나노기공(12a)을 갖는 스폰지형 에칭피트부(12)를 형성하며, 에칭용액은 염산 0.1 내지 2mol/ℓ와 황산 0.01 내지 2mol/ℓ로 이루어진다. 교류에칭 시 사용되는 교류전원은 주파수가 10 내지 120㎐인 사인파나 사각파 중 하나가 선택되어 사용된다.
교류에칭을 통해 스폰지형 에칭피트부(12)가 형성되면 도 2 및 도 7에서와 같이 스폰지형 에칭피트부(12)가 형성된 에칭박(11)을 수산법 즉, 끓는 순수에 디핑(dipping)하여 스폰지형 에칭피트부(12)의 표면을 따라 수화피막(14)을 형성하는 보일링(boiling)을 실시한다(S30). 보일링은 에칭박(11)을 끓는 순수에 10 내지 20분 동안 디핑하여 실시한다. 이러한 수화피막(14)은 베리어형 화성막(13)을 양극산화를 이용하여 형성 시 양극산화 시 소비되는 전기에너지를 줄여주고, 베리어형 화성막(13)의 생성속도를 증가시켜준다. 예를 들어 수화피막(14)이 없는 상태에서 알루미늄박(11b)의 표면에 직접 베리어형 화성막(13)을 형성하는 경우에 직류전원을 500V를 발생하여 알루미늄박(11b)으로 인가하여 양극산화하는 경우에 직류전원의 드랍(drop)이 발생되어 베리어형 화성막(13)의 생성속도가 저하되는 것을 방지한다.
에칭박(11)의 표면에 수화피막(14)이 형성되면 도 1 및 도 2에서와 같이 에칭박(11)과 수화피막(14) 사이에 위치되도록 스폰지형 에칭피트부(12)를 베리어형(barrier type) 화성막(13)으로 화성시키는 화성을 실시한다(S40).
화성에 의해 형성되는 베리어형 화성막(13)의 재질은 알루미나(Al2O3)이며,스폰지형 에칭피트부(12)를 베리어형(barrier type) 화성막(13)으로 치환 즉, 전환시키기 위한 화성공정을 첨부된 도 3, 도 8 내지 도 11을 참조하여 상세히 설명하면 다음과 같다.
스폰지형 에칭피트부(12)가 형성된 에칭박(11)에 수화피막(14)이 형성되면 도 3 및 도 8에서와 같이 1차 양극산화를 실시한다(S41). 1차 양극산화는 수화피막(14)이 형성된 에칭박(11)으로 전압이 500 내지 650V(Volt)이며 전류밀도가 30 내지 60㎃/㎠인 직류전원을 20 내지 50분 동안 인가하여 에칭박(11)과 수화피막(14) 사이에 위치된 스폰지형 에칭피트부(12)를 베리어형 화성막(13)으로 형성하는 1차 양극산화를 실시한다. 1차 양극산화가 실시되면 베리어형 화성막(13)에 굴곡이 형성되어 수화피막(14)은 도 8에서와 같이 표면에 굴곡을 갖는 다수개의 홈(H1)이 형성된다.
1차 양극산화가 완료되면 다수개의 홈(H1)을 제거하기 위해 도 3 및 도 9에서와 같이 1차 양극산화된 에칭박(11)을 350 내지 650℃에서 3 내지 5분 동안 열처리하여 베리어형 화성막(13)을 재결정시키는 1차 열처리를 실시한다(S42). 1차 열처리는 1차 양극산화로 형성된 베리어형 화성막(13)을 재결정화시켜 홈(H1)을 제거하기 위한 것이며, 1차 열처리 시 베리어형 화성막(13)은 재결정화과정에서 에칭박(11)의 표면이 노출되도록 하나 이상의 크랙(C1)이 발생된다.
1차 열처리가 완료되면 도 3 및 도 10에서와 같이 1차 열처리된 에칭박(11)으로 전압이 500 내지 650V이며 전류밀도가 30 내지 60㎃/㎠인 직류전원을 5 내지 20분 동안 인가하여 1차 열처리로 인해 베리어형 화성막(13)에 발생된 크랙(C1)이 매립되도록 하는 2차 양극산화를 실시한다(S43). 2차 양극산화를 통해 베리어형 화성막(13)을 재성장시켜 베리어형 화성막(13)에 발생된 크랙(C1)을 매립한다. 이러한 크랙(C1)의 매립은 크랙(C1)이 큰 경우에 도 10에서와 같이 크랙(C1)의 상부가 일부 매워지지 않아 베리어형 화성막(13)에 굴곡이 형성되어 수화피막(14)은 도 8에서와 같이 표면에 굴곡을 갖는 홈(H2)이 형성된다.
2차 양극산화가 완료되면 도 3 및 도 11에서와 같이 2차 양극산화된 에칭박(11)을 350 내지 650℃에서 3 내지 5분 동안 열처리하여 베리어형 화성막(13)을 재결정시키는 2차 열처리를 실시한다(S44). 2차 열처리는 전술한 1차 열처리와 같이 베리어형 화성막(13)은 재결정화시키며, 베리어형 화성막(13)의 재결정화 시 크랙(C2)이 발생된다. 2차 열처리로 발생된 크랙(C2)은 1차 열처리 시 발생된 크랙(C1) 보다 작게 발생된다.
2차 열처리가 완료되면 도 1 및 도 3에서와 같이 2차 열처리된 에칭박(11)으로 전압이 500 내지 650V이며 전류밀도가 30 내지 60㎃/㎠인 직류전원을 5 내지 20분 동안 인가하여 2차 열처리로 인해 베리어형 화성막(13)에 발생된 크랙(C2)이 매립되도록 하는 3차 양극산화를 실시한다(S45). 3차 양극산화는 2차 열처리로 인해 베리어형 화성막(13)의 굴곡에 의해 수화피막(14)에 발생된 크랙(C2)을 매립하여 베리어형 화성막(13)이 스트레이트형 에칭피트(11a)의 표면을 따라 일정한 두께로 에칭박(11)에 형성되도록 한다.
전술한 화성은 도 8 내지 도 11에 점선으로 도시된 스폰지형 에칭피트부(12)를 베리어형 화성막(13)으로 전환되도록 하는 공정이며, 양극산화와 열처리 횟수는 베리어형 화성막(13)의 두께(T1)나 스폰지형 에칭피트부(12)의 두께(T2)에 따라 설정된다. 양극산화는 정전압이 사용되며, 양극산화의 반복 시 동일한 전압을 이용하여 실시되며, 마지막 번째 열처리 전을 나타내는 도 10에 도시된 베리어형 화성막(13)은 50 내지 70℃의 인산에 5 내지 10분 동안 처리하며, 스폰지형 에칭피트부(12)의 형성이 완료되면 순수를 이용한 세척 후 건조한 상태에서 화성을 실시한다.
도 12는 스폰지형 에칭피트부(12)를 이용해 베리어형 화성막(13)의 형성 시 화성공정에 사용되는 소비전력량의 감소비율을 나타낸 표이다. 도 12에 도시된 소비전력량의 감소비율을 측정하기 위해 교류에칭 조건은 사인파나 사각파를 20, 30 및 40초를 적용하여 에칭박(11)에 스폰지형 에칭피트부(12)를 형성하였다. 교류에칭 조건과 함께 화성조건은 도 3에 도시된 화성 공정조건을 이용하여 형성하였다.
도 3에 도시된 1차 양극산화는 전압 600V 및 전류밀도 50㎃/㎠ 를 이용하여 40분 처리한다. 1차 양극산화가 완료되면 1차 열처리는 550℃에서 4분 실시하며, 1차 열처리가 완료되면 2차 양극산화는 전압 600V 및 전류밀도 50㎃/㎠ 를 이용하여 10분 처리한다. 2차 양극산화가 완료되면 60℃의 인산에서 5 내지 10분 처리하며, 인산처리가 완료되면 2차 열처리는 550℃에서 4분 실시한다. 2차 열처리가 완료되면 3차 양극산화는 전압 600V, 전류밀도 50㎃/㎠ 및 10분 처리하여 화성공정을 진행하였다.
교류에칭시간을 20, 30 및 40초로 설정하여 사인파나 사각파로 교류에칭을 진행한 후 도 3에 도시된 화성조건으로 화성을 진행한 결과가 도 12에 도시되어 있다. 도 12에 도시된 표는 교류에칭 없이 진행한 종래의 화성시간 대비 감소나 증가된 상태를 백분율(％)로 나타낸 표이다. 도 12에 도시된 바와 같이 사인파를 30초 동안 적용하여 스폰지형 에칭피트부(12)를 형성한 경우에 화성시간이 1차 화성 시 4.1％, 2차 화성 시 60.66％, 3차 화성 시 15.72％를 줄일 수 있었으며, 전체적인 화성시간의 합계는 7.49％로 교류에칭이 적용되지 않은 종래의 화성시간과 비교하여 전체적으로 7.49％을 줄일 수 있었다. 다만, 사각파를 40초 적용한 교류에칭의 경우에 전체적인 화성시간의 합계가 -1.32％로 1.32％ 증가된 실험결과를 얻었다. 사각파를 40초 적용한 교류에칭을 적용하지 않은 나머지 교류에칭 조건은 교류에칭이 적용되지 않은 종래의 화성시간 보다 최소 0.49％에서 7.49％을 줄일 수 있음으로 화성시간을 줄여 화성공정 조건에 적용되는 소비전력을 줄일 수 있다.
이상에서와 같이 본 발명의 알루미늄 전극박 및 그의 제조방법은 수화피막을 이용해 베리어형 화성막의 화성시간을 줄임과 아울러 스트레이트형 에칭피트가 형성된 에칭박에 스폰지형 에칭피트부를 형성한 후 에칭피트부를 화성하여 베리어형 화성막을 형성함으로써 화성시간을 줄일 수 있고, 베리어형 화성막의 화성시간을 줄일 수 있도록 함으로써 화성 시 사용되는 소비전력을 줄일 수 있으며, 화성 시 사용되는 소비전력을 줄일 수 있도록 함으로써 화성막을 형성하는 작업의 생산성과 제조원가를 개선할 수 있다.
본 발명의 본 발명의 알루미늄 전극박 및 그의 제조방법은 커패시터 제조산업 분야에 적용할 수 있다.
11: 에칭박
11a: 스트레이트형 에칭피트
12: 스폰지형 에칭피트부
13: 베리어형 화성막
14: 수화피막

Claims (14)

  1. 양면에 각각 다수개의 스트레이트형 에칭피트가 형성되는 에칭박과;
    상기 다수개의 스트레이트형 에칭피트를 따라 형성되는 스폰지형 에칭피트부와;
    상기 스폰지형 에칭피트부를 양극산화하여 형성되는 베리어형(barrier type) 화성막과;
    상기 베리어형 화성막의 표면을 따라 형성되는 수화피막으로 구성되는 것을 특징으로 하는 알루미늄 전극박.
  2. 제1항에 있어서, 상기 에칭박은 직류에칭을 이용해 알루미늄박의 상부나 하부 표면에서 두께방향으로 연장되도록 다수개의 스트레이트형 에칭피트가 형성되는 것을 특징으로 하는 알루미늄 전극박.
  3. 제1항에 있어서, 상기 스폰지형 에칭피트부는 교류에칭을 이용해 스트레이트형 에칭피트의 표면을 따라 다수개의 기공을 갖도록 형성되는 것을 특징으로 하는 알루미늄 전극박.
  4. 제3항에 있어서, 상기 기공의 평균입경은 5 내지 100㎚인 것을 특징으로 하는 알루미늄 전극박.
  5. 제4항에 있어서, 상기 스폰지형 에칭피트부의 두께는 에칭박에 형성되는 베리어형 화성막의 두께에 비례되도록 설정되는 것을 특징으로 하는 알루미늄 전극박.
  6. 제1항에 있어서, 상기 수화피막은 유사 보에마이트(pseudo boehmite)가 사용되며, 상기 유사 보에마이트는 Al2O3·H2O 60 내지 62wt%와 Al2O3·2H2O 35 내지 38wt%로 이루어지는 것을 특징으로 하는 알루미늄 전극박.
  7. 상부면이나 하부면에 각각 다수개의 스트레이트형 에칭피트가 형성되는 에칭박을 형성하는 직류 에칭단계와;
    상기 스트레이트형 에칭피트의 표면을 따라 스폰지형 에칭피트부을 형성하는 교류 에칭 단계와;
    상기 에칭박을 끓는 순수에 디핑(dipping)하여 스폰지형 에칭피트부의 표면을 따라 수화피막을 형성하는 보일링(boiling) 단계와;
    상기 에칭박과 상기 수화피막 사이에 위치되도록 스폰지형 에칭피트부를 베리어형(barrier type) 화성막으로 화성시키는 화성단계로 구성되는 것을 특징으로 하는 알루미늄 전극박 제조방법.
  8. 제7항에 있어서, 상기 직류 에칭 단계는 알루미늄박을 70 내지 90℃의 에칭용액에 디핑한 상태에서 30 내지 150초 동안 전류밀도가 100 내지 1000㎃/㎠가 되도록 알루미늄박으로 직류전원를 인가하여 알루미늄박의 두께방향으로 깊어지도록 스트레이트형 에칭피트를 형성하는 1차 직류에칭단계와;
    상기 1차 직류에칭이 완료되면 에칭피트가 형성된 알루미늄박을 60 내지 90℃의 에칭용액에 디핑한 상태에서 150 내지 300초 동안 전류밀도가 10 내지 200㎃/㎠가 되도록 알루미늄박으로 직류전원를 인가하여 알루미늄박의 두께방향과 직교하는 길이방향으로 커지도록 스트레이트형 에칭피트를 형성하는 2차 직류에칭단계로 구성되며,
    상기 1차 직류에칭단계에서 에칭용액은 염산 1 내지 2mol/ℓ와 황산 3~5mol/ℓ로 이루어지며, 상기 2차 직류에칭단계에서 에칭용액은 질산 1 내지 2mol/ℓ와 인산 0.05 내지 0.15mol/ℓ로 이루어지는 것을 특징으로 하는 알루미늄 전극박 제조방법.
  9. 제8항에 있어서, 상기 1차 직류에칭단계는 탈지단계가 구비되며, 상기 탈지단계는 알루미늄박에 에칭피트를 형성하기 전에 알루미늄박을 탈지용액에 10 내지 60초 동안 디핑하여 탈지시키며, 상기 탈지용액은 0.01 내지 0.5 mol/ℓ의 인산수용액이 사용되는 것을 특징으로 하는 알루미늄 전극박 제조방법.
  10. 제7항에 있어서, 상기 교류에칭단계는 에칭박을 10 내지 70℃의 에칭용액에 디핑한 상태에서 전류밀도가 100 내지 1000㎃/㎠가 되도록 에칭박으로 교류전원을 인가하여 다수개의 나노기공을 갖는 스폰지형 에칭피트부를 형성하며, 상기 에칭용액은 염산 0.1 내지 2mol/ℓ와 황산 0.01 내지 2mol/ℓ로 이루어지는 것을 특징으로 하는 알루미늄 전극박 제조방법.
  11. 제10항에 있어서, 상기 교류전원은 주파수가 10 내지 120㎐인 사인파나 사각파 중 하나가 선택되어 사용되는 것을 특징으로 하는 알루미늄 전극박 제조방법.
  12. 제7항에 있어서, 상기 보일링 단계는 에칭박을 끓는 순수에 10 내지 20분 동안 디핑하는 것을 특징으로 하는 알루미늄 전극박 제조방법.
  13. 제7항에 있어서, 상기 화성단계는 수화피막이 형성된 에칭박으로 전압이 500 내지 650V(Volt)이며 전류밀도가 30 내지 60㎃/㎠인 직류전원을 20 내지 50분 동안 인가하여 에칭박과 수화피막 사이에 위치된 스폰지형 에칭피트부를 베리어형 화성막으로 형성하는 1차 양극산화단계와;
    상기 1차 양극산화된 에칭박을 350 내지 650℃에서 3 내지 5분 동안 열처리하여 베리어형 화성막을 재결정시키는 1차 열처리단계와;
    상기 1차 열처리된 에칭박으로 전압이 500 내지 650V이며 전류밀도가 30 내지 60㎃/㎠인 직류전원을 5 내지 20분 동안 인가하여 1차 열처리로 인해 베리어형 화성막에 발생된 크랙이 매립되도록 하는 2차 양극산화단계와;
    상기 2차 양극산화된 에칭박을 350 내지 650℃에서 3 내지 5분 동안 열처리하여 베리어형 화성막을 재결정시키는 2차 열처리단계와;
    상기 2차 열처리된 에칭박으로 전압이 500 내지 650V이며 전류밀도가 30 내지 60㎃/㎠인 직류전원을 5 내지 20분 동안 인가하여 2차 열처리로 인해 베리어형 화성막에 발생된 크랙이 매립되도록 하는 3차 양극산화단계로 구성되는 것을 특징으로 하는 알루미늄 전극박 제조방법.
  14. 제7항에 있어서, 상기 화성단계에서 형성되는 베리어형 화성막의 재질은 알루미나(Al2O3)인 것을 특징으로 하는 알루미늄 전극박 제조방법.







KR1020130114033A 2013-09-25 2013-09-25 알루미늄 전극박 및 그의 제조방법 KR101550876B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130114033A KR101550876B1 (ko) 2013-09-25 2013-09-25 알루미늄 전극박 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130114033A KR101550876B1 (ko) 2013-09-25 2013-09-25 알루미늄 전극박 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20150034009A true KR20150034009A (ko) 2015-04-02
KR101550876B1 KR101550876B1 (ko) 2015-09-07

Family

ID=53031067

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130114033A KR101550876B1 (ko) 2013-09-25 2013-09-25 알루미늄 전극박 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR101550876B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180240603A1 (en) * 2016-01-11 2018-08-23 Pacesetter, Inc. Oxide on edges of metal anode foils
WO2020141714A1 (ko) * 2018-12-31 2020-07-09 동의대학교 산학협력단 초소수성 표면을 갖는 알루미늄 합금 양극산화 피막 제조방법

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4284874B2 (ja) 2001-02-28 2009-06-24 パナソニック株式会社 アルミ電解コンデンサ用陽極箔の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180240603A1 (en) * 2016-01-11 2018-08-23 Pacesetter, Inc. Oxide on edges of metal anode foils
US10923291B2 (en) * 2016-01-11 2021-02-16 Pacesetter, Inc. Oxide on edges of metal anode foils
US11469052B2 (en) 2016-01-11 2022-10-11 Pacesetter, Inc. Oxide on edges of metal anode foils
WO2020141714A1 (ko) * 2018-12-31 2020-07-09 동의대학교 산학협력단 초소수성 표면을 갖는 알루미늄 합금 양극산화 피막 제조방법
US11499243B2 (en) 2018-12-31 2022-11-15 Dong-Eui University Industrial-Academic Cooperation Foundation Method for manufacturing aluminum alloy anodized film having superhydrophobic surface

Also Published As

Publication number Publication date
KR101550876B1 (ko) 2015-09-07

Similar Documents

Publication Publication Date Title
US2930741A (en) Electrolytic capacitors
KR20140001991A (ko) 알루미늄 전해 캐패시터용 애노드 포일의 제조방법
CN1545713A (zh) 固体电解电容器的制备方法
CN102230204A (zh) 一种超声波和微弧氧化组合制备铝氧化膜的方法
JP5278789B2 (ja) 陽極酸化処理装置
KR101550876B1 (ko) 알루미늄 전극박 및 그의 제조방법
CN104157458A (zh) 一种铝电解电容器化成箔的生产方法
Bocchetta et al. Influence of initial treatments of aluminium on the morphological features of electrochemically formed alumina membranes
JP6212383B2 (ja) アルミニウム系部材の陽極酸化方法
CN103233259B (zh) Ctp版材的氧化处理工艺
Ha et al. Fast fabrication of a high-aspectratio, self-ordered nanoporous alumina membrane by using high-field anodization
CN104157457A (zh) 一种铝电解电容器化成箔的生产装置及其生产线
CN104087997A (zh) 异酸异压二次氧化制备规则小孔径阳极氧化铝模板的方法
CN108183032A (zh) 一种用于中高压铝电解电容器的电极箔的制备方法、电极箔及电容器
CN204102723U (zh) 一种铝电解电容器化成箔的生产装置及其生产线
JP2013247203A (ja) 電解コンデンサ用アルミニウム電極板の製造方法
JP2010003996A (ja) アルミニウム電解コンデンサ用電極箔の製造方法
CN111441079A (zh) 一种腐蚀箔的发孔预处理工艺
KR20090117188A (ko) 전기 절연성을 극대화시키는 알루미늄 산화피막 형성 방법
JP2007036043A (ja) アルミニウム電解コンデンサ用電極箔の製造方法
JP2008112877A (ja) 電解コンデンサ用電極箔の製造方法
JP2005223180A (ja) アルミ電解コンデンサ用電極箔の製造方法及びその製造装置
Ono et al. Fabrication of porous niobia by anodizing of niobium
JP4481680B2 (ja) 電解コンデンサ用エッチング箔の製造装置
JP4384723B2 (ja) 電解コンデンサ用エッチング箔の製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190821

Year of fee payment: 5