KR20150031154A - 고체 촬상 장치 및 그 제어 방법 - Google Patents

고체 촬상 장치 및 그 제어 방법 Download PDF

Info

Publication number
KR20150031154A
KR20150031154A KR20140024575A KR20140024575A KR20150031154A KR 20150031154 A KR20150031154 A KR 20150031154A KR 20140024575 A KR20140024575 A KR 20140024575A KR 20140024575 A KR20140024575 A KR 20140024575A KR 20150031154 A KR20150031154 A KR 20150031154A
Authority
KR
South Korea
Prior art keywords
signal
wiring
unit cell
signal line
vertical
Prior art date
Application number
KR20140024575A
Other languages
English (en)
Other versions
KR101556469B1 (ko
Inventor
히로후미 야마시타
히사유키 다루키
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20150031154A publication Critical patent/KR20150031154A/ko
Application granted granted Critical
Publication of KR101556469B1 publication Critical patent/KR101556469B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Abstract

본 실시 형태에 따르면, 입사한 광으로부터 신호 전하를 생성하는 광전 변환 소자와, 상기 광전 변환 소자의 신호를 검출하는 신호 검출부를 포함하는 단위 셀; 상기 신호 검출부의 리셋 상태에 있어서의 상기 단위 셀의 리셋 신호 및 상기 신호 검출부의 상기 신호 전하의 유지 상태에 있어서의 상기 단위 셀의 화소 신호가 공급되는 수직 신호선; 용량 소자를 경유하여 상기 신호 검출부에 접속된 제1 배선을 포함하고, 상기 리셋 신호가 상기 단위 셀로부터 상기 수직 신호선에 공급될 때, 상기 제1 배선은 상기 수직 신호선으로부터 전기적으로 분리되고, 상기 리셋 신호가 샘플링되기 전에, 상기 제1 배선은 상기 수직 신호선에 접속되고, 상기 제1 배선이 상기 수직 신호선에 접속된 상태에서, 상기 화소 신호가 상기 단위 셀로부터 상기 수직 신호선에 공급되고, 상기 수직 신호선에 공급된 상기 화소 신호가 샘플링되는 것을 특징으로 하는 고체 촬상 장치가 제공된다.

Description

고체 촬상 장치 및 그 제어 방법{A SOLID-STATE IMAGING DEVICE AND CONTROLLING METHOD THEREOF}
본 출원은 2013년 9월 13일에 출원한 선행하는 일본 특허 출원 제2013-191137호에 의한 우선권의 이익에 기초를 두고, 그 내용 전체가 인용에 의해 본 명세서에 포함된다.
본 명세서에서 설명하는 실시 형태들은, 전반적으로 고체 촬상 장치 및 그 제어 방법에 관한 것이다.
CMOS 이미지 센서를 비롯한 고체 촬상 장치는, 현재에서는, 디지털 스틸 카메라, 비디오 무비 카메라, 또는, 감시 카메라 등, 다양한 용도로 사용되고 있다.
이들 이미지 센서를 사용한 디바이스에는, 어두운 피사체가 촬상될 때에 높은 S/N비로 촬상할 수 있고, 충분히 밝은 피사체가 촬상될 때에 화상의 출력 분해능을 확보할 수 있는 것이 요구되고 있다.
또한, 최근에는, 카메라의 크기의 축소 및 높은 해상도가 요구되고 있기 때문에, 이미지 센서의 화소 크기가 축소되는 경향이 있다.
본 발명이 해결하고자 하는 과제는, 이미지 센서의 저소비 전력을 유지하면서, S/N비의 확보와 출력 신호의 선형성의 확보를 양립하는 것이 가능한 고체 촬상 장치 및 그 제어 방법을 제공하는 것이다.
일 실시 형태의 고체 촬상 장치로서:
입사한 광으로부터 신호 전하를 생성하는 광전 변환 소자와, 상기 광전 변환 소자의 신호를 검출하는 신호 검출부를 포함하는 단위 셀;
상기 신호 검출부의 리셋 상태에 있어서의 상기 단위 셀의 리셋 신호 및 상기 신호 검출부의 상기 신호 전하의 유지 상태에 있어서의 상기 단위 셀의 화소 신호가 공급되는 수직 신호선;
용량 소자를 경유하여 상기 신호 검출부에 접속된 제1 배선
을 포함하고,
상기 리셋 신호가 상기 단위 셀로부터 상기 수직 신호선에 공급될 때, 상기 제1 배선은 상기 수직 신호선으로부터 전기적으로 분리되고,
상기 리셋 신호가 샘플링되기 전에, 상기 제1 배선은 상기 수직 신호선에 접속되고,
상기 제1 배선이 상기 수직 신호선에 접속된 상태에서, 상기 화소 신호가 상기 단위 셀로부터 상기 수직 신호선에 공급되고, 상기 수직 신호선에 공급된 상기 화소 신호가 샘플링된다.
다른 실시 형태의 고체 촬상 장치로서:
반도체 기판 내에 설치되고, 입사한 광으로부터 신호 전하를 생성하는 광전 변환 소자와, 상기 반도체 기판 내에 설치되고, 상기 광전 변환 소자의 신호를 검출하는 신호 검출부를 포함하는 단위 셀;
상기 신호 검출부의 리셋 상태에 있어서의 상기 단위 셀의 리셋 신호 및 상기 신호 검출부의 상기 신호 전하의 유지 상태에 있어서의 상기 단위 셀의 화소 신호가 공급되고, 상기 반도체 기판 상의 층간 절연막에 제공되는 수직 신호선;
제1 배선과 상기 신호 검출부 사이에 접속된 용량 소자;
상기 신호 검출부와 접속된 제2 배선을 포함하는 고체 촬상 장치.
또 다른 실시 형태의 고체 촬상 장치의 제어 방법으로서,
단위 셀 내에 포함된 광전 변환 소자 내에 신호 전하를 축적하는 것 - 상기 신호 전하는 광전 변환 소자에 입사된 광에 기초하여 생성됨 -;
용량 소자의 정전 용량이 상기 단위 셀 내에 포함되는 신호 검출부에 부가된 상태에서, 상기 단위 셀의 리셋 신호를, 상기 단위 셀이 접속된 수직 신호선에 출력하는 것 - 상기 리셋 신호는 상기 신호 검출부의 리셋 상태에 있어서의 상기 단위 셀의 신호임 -;
상기 리셋 신호가 신호 처리 유닛에 샘플링되기 전에, 상기 용량 소자의 정전 용량을 플로팅 디퓨전으로부터 제거하는 것;
상기 리셋 신호가 상기 신호 처리 유닛에 샘플링된 후, 상기 용량 소자의 정전 용량이 상기 신호 검출부로부터 제거된 상태에 있어서의 상기 단위 셀의 화소 신호를 상기 수직 신호선에 공급하는 것 - 상기 화소 신호는 상기 신호 검출부에 유지된 상기 신호 전하의 양에 대응함 -
을 포함하는 고체 촬상 장치의 제어 방법.
상기 구성의 고체 촬상 장치 및 그 제어 방법에 의하면, 이미지 센서의 저소비 전력을 유지하면서, S/N비의 확보와 출력 신호의 선형성의 확보를 양립하는 것이 가능하다.
도 1은 고체 촬상 장치의 전체 구성의 일례를 도시하는 도면이다.
도 2는 고체 촬상 장치의 전체 구조의 일례를 모식적으로 도시하는 단면도이다.
도 3은 제1 실시 형태의 고체 촬상 장치의 내부 구성을 모식적으로 도시하는 등가 회로도이다.
도 4는 제1 실시 형태의 고체 촬상 장치의 구조예를 모식적으로 도시하는 평면도이다.
도 5는 제1 실시 형태의 고체 촬상 장치의 구조예를 모식적으로 도시하는 단면도이다.
도 6은 제1 실시 형태의 고체 촬상 장치의 동작예를 나타내는 타이밍 차트이다.
도 7은 제2 실시 형태의 고체 촬상 장치의 동작예를 나타내는 타이밍 차트이다.
도 8은 제3 실시 형태의 고체 촬상 장치의 구조예를 모식적으로 도시하는 평면도이다.
도 9는 제3 실시 형태의 고체 촬상 장치의 구조예를 모식적으로 도시하는 단면도이다.
도 10 및 도 11은 실시 형태의 고체 촬상 장치의 변형예를 설명하기 위한 도면이다.
도 12는 실시 형태의 고체 촬상 장치의 적용예를 설명하기 위한 도면이다.
이하, 도면을 참조하면서, 본 실시 형태에 대해 상세하게 설명한다. 이하의 설명에 있어서, 동일한 기능 및 구성을 갖는 요소에 대해서는, 동일 부호를 부여하고, 중복되는 설명은 필요에 따라 행한다.
통상, 일 실시 형태에 따르면,(클레임 1의 사본)
[실시 형태]
(1) 제1 실시 형태
도 1 내지 도 6을 참조하여, 제1 실시 형태에 따른 고체 촬상 장치에 대해 설명한다.
(a) 구성
도 1 내지 도 5를 사용하여, 제1 실시 형태에 따른 고체 촬상 장치의 구성에 대해 설명한다.
도 1은 제1 실시 형태의 고체 촬상 장치의 전체 구성을 모식적으로 도시하는 블록도이다.
도 1에 도시된 바와 같이, 본 실시 형태의 고체 촬상 장치는, 촬상 디바이스인 이미지 센서(10) 및 신호 처리 회로(11)를 포함한다. 이미지 센서(10)는, 예를 들어 CMOS 이미지 센서이다.
이미지 센서(10)는 화소 어레이(12), 수직 시프트 레지스터(13), 타이밍 제어 회로(15), 상관 2중 샘플링 회로(CDS 회로)(16), 아날로그/디지털 변환 회로(ADC 회로)(17) 및 라인 메모리(18)를 포함한다. CDS 회로(16) 및 ADC 회로(17)는 신호 처리를 위해, 타이밍 제어 회로(15)로부터의 제어 신호에 의해 화소로부터의 신호를 클램프 및 홀드한다.
화소 어레이(12)는 이미지 센서(10)의 촬상 영역에 설치되어 있다. 화소 어레이(12)는 화소 어레이(12)의 수평 방향(로우 방향, X 방향) 및 수직 방향(칼럼 방향, Y 방향)을 따라 어레이 형상으로 배치된 복수의 화소를 포함한다.
수직 시프트 레지스터(13)는 화소 어레이(12) 내의 각 화소의 판독을 제어하기 위해, 화소 어레이(12)의 로우를 순차 주사한다.
각 화소는, 광전 변환 소자인 포토 다이오드를 포함한다. 포토 다이오드는, 각 화소에 입사된 광량에 따른 신호 전하를 생성한다. 화소, 화소로부터의 신호의 신호 검출부 및 화소의 동작을 제어하기 위한 소자를 포함하는 단위 셀이, 화소 어레이(12) 내에 설치되어 있다.
생성된 신호 전하는, CDS 회로(16) 및 ADC 회로(17)에 의해 노이즈의 제거나 AD 변환이 실시되고, 디지털 데이터(디지털 신호)로 변환된다.
라인 메모리(18)는 화소 어레이의 1라인분의 화소의 신호(디지털 데이터)를 유지한다.
타이밍 제어 회로(15)는 이미지 센서(10) 내의 각 회로(13, 16, 17, 18)의 동작 타이밍을 제어한다.
디지털 데이터는, 신호 처리 회로(11)에 출력된다.
신호 처리 회로(11)는 이미지 센서(10)로부터의 디지털 데이터에 대해, 예를 들어 렌즈 쉐이딩 보정, 결함 보정, 노이즈 저감 처리를 행한다.
이들 신호 처리된 데이터는, 예를 들어 고체 촬상 장치의 외부에 출력됨과 함께, 이미지 센서(10) 내에 있어서 피드백 제어된다.
도 2 내지 도 5를 참조하여, 본 실시 형태의 이미지 센서의 구성에 대해 설명한다.
도 2는 본 실시 형태의 이미지 센서의 전체 구조를 모식적으로 도시하는 단면도이다.
반도체 기판(30)은 제1 면과, 제1 면에 대해 수직 방향에 있어서 제1 면에 대향하는 제2 면을 갖고 있다. 이하에서는, 반도체 기판(30)의 제1 면을, 반도체 기판(30)의 표면이라고 부르고, 반도체 기판(30)의 제2 면을 반도체 기판(30)의 이면이라고 부른다. 반도체 기판(30)의 표면과 이면을 구별하지 않는 경우에는, 반도체 기판(30)의 표면/이면을, 반도체 기판(30)의 주면이라고 부른다.
예를 들어, 본 실시 형태의 이미지 센서(10)는 반도체 기판(30)의 이면측(제2 면측)이 피사체로부터의 광의 수광면으로 되는 이면 조사형(Back-side illumination type) 이미지 센서이다.
도 2에 도시된 바와 같이, 본 실시 형태의 이미지 센서(10)에 있어서, 이미지 센서(10) 내의 화소 어레이(12) 및 이미지 센서(10) 내의 아날로그 회로 또는 로직 회로가 형성되는 영역(이하에서는, 주변 회로 영역이라고 부름)(125)이, 1개의 반도체 기판(칩)(30) 내에 형성되어 있다. 또한, 도 1의 신호 처리 회로(11)는 주변 회로 영역(125) 내에 형성되어도 되고, 이미지 센서의 칩(패키지)과는 다른 칩(패키지)으로서 제공되어도 된다.
화소 어레이(12)와 주변 회로 영역(125)과의 사이에, 소자 분리 영역이 형성되어 있다. 서로 인접하는 단위 셀 UC 및 그것에 포함되는 화소는, 소자 분리 영역에 의해 분리되어 있다. 각 단위 셀 UC 및 화소의 형성 영역은, 소자 분리 영역에 둘러싸여 있다. 소자 분리 영역에 의해, 반도체 기판(30) 내의 각 영역이, 반도체 기판(30) 내에 있어서 전기적으로 분리된다.
도 2에 있어서, 도시의 간단화를 위해, 단위 셀 UC의 구성 요소 중, 포토 다이오드(21), 리드 트랜지스터(22) 및 플로팅 디퓨전(6)만이 도시되어 있다.
도 2에 도시된 바와 같이, 포토 다이오드(21)는 화소 어레이(12)의 단위 셀 UC의 형성 영역(이하에서는, 단위 셀 형성 영역 UC라고 부름)에 있어서, 반도체 기판(또는, 반도체층)(30) 내에 형성된다.
포토 다이오드(21)는 N형(또는, P형)의 반도체 기판(30) 내에 설치된 적어도 1개의 불순물층(불순물 반도체 영역)(210)으로 형성된다. 포토 다이오드(21)는 포토 다이오드(21) 내에 입사한 광을 광전 변환한다. 포토 다이오드(21)에 의해 광전 변환된 입사광의 광량에 따른 전하는, 포토 다이오드(21)의 불순물층(210) 내에 발생하고, 불순물층(210) 내에 축적된다. 포토 다이오드(21)의 특성(예를 들어, 감도)을 향상시키기 위해, 도전형 및 불순물 농도가 상이한 복수의 불순물층에 의해, 포토 다이오드(21)가 형성되어도 된다.
반도체 기판(30)의 표면측에 있어서, 표면 실드층(211)이 포토 다이오드(21) 내에 형성되고, 반도체 기판(30)의 이면측에 있어서, 이면 실드층(219)이 단위 셀 형성 영역의 반도체 기판(30) 내에 형성되어 있다. 표면 및 이면 실드층(211, 219)은, 포토 다이오드(21)에 대한 불순물의 확산을 저감시켜, 포토 다이오드(21)의 특성 열화, 예를 들어 암전류의 증대를 억제한다.
포토 다이오드(21)는 리드 트랜지스터(22)를 경유하여, 신호 검출부(6)로서의 플로팅 디퓨전(6)에 접속되어 있다. 플로팅 디퓨전(6)은 반도체 기판(30) 내에 형성된 확산층(불순물 반도체 영역)(60)이다.
플로팅 디퓨전으로서의 확산층(60)은 콘택트 플러그 CP 및 배선(신호 검출선)을 개재하여, 증폭기 트랜지스터(26)에 접속되어 있다.
리드 트랜지스터(22)의 게이트 전극(222)은 게이트 절연막(221)을 개재하여, 포토 다이오드(21)와 플로팅 디퓨전(6)과의 사이의 반도체 영역 상에 설치되어 있다. 예를 들어, 반도체 기판(30) 내에 형성된 불순물층(도시하지 않음)이 리드 트랜지스터(22)의 소스 및 드레인으로서 사용되고 있다. 포토 다이오드(21)가 포함하는 불순물층, 또는, 플로팅 디퓨전(6)으로서의 불순물층이, 리드 트랜지스터(22)의 소스 및 드레인으로서 사용되어도 된다.
소자 분리 영역 내에 형성된 소자 분리층(98)이 서로 인접하는 단위 셀 UC 및 서로 인접하는 포토 다이오드(21)를 둘러싸도록, 반도체 기판(30) 내에 형성되어 있다. 소자 분리층(98)은 서로 인접하는 단위 셀 UC 및 서로 인접하는 포토 다이오드(21)를 전기적으로 분리한다. 화소 어레이(12) 내의 소자 분리층(98)은 예를 들어 불순물층(이하에서는, 소자 분리 불순물층이라고 부름)에 의해 형성된다. 또한, 화소 어레이(12) 내에 있어서의 소자 분리층(98)은 STI 구조의 절연막(소자 분리 절연막)이어도 된다.
주변 회로 영역(125) 내에는, 예를 들어 수직 시프트 레지스터(13), CDS 회로(16) 및 ADC 회로(17) 등이 설치되어 있다.
P형 또는 N형의 웰 영역(39)이 주변 회로 영역(125) 내에 형성되어 있다. 웰 영역(39) 내에, 저항 소자, 용량 소자 및 전계 효과 트랜지스터와 같은, 이미지 센서(10)의 주변 회로의 구성 소자가 설치되어 있다. 도 2에는, 도시의 간단화를 위해, 주변 회로의 구성 소자로서의 전계 효과 트랜지스터(7)만이 도시되어 있다.
주변 회로 영역(125) 내에 있어서, 전계 효과 트랜지스터(예를 들어, MOS 트랜지스터)(7)는, 웰 영역(39) 내에 설치되어 있다. 웰 영역(39) 내에, 트랜지스터(7)의 소스/드레인으로서의 2개의 불순물층(확산층)(73)이 형성되어 있다. 2개의 확산층(73) 사이의 웰 영역(39) 상의 게이트 절연막(71) 상에 게이트 전극(72)이 설치된다. 전계 효과 트랜지스터(7)가 P채널형인지 N채널형인지, 또는, 인핸스먼트형인지 디플리션형인지에 대해서는, 전계 효과 트랜지스터(7)가 설치되는 웰 영역(39)의 도전형, 또는, 소스/드레인으로서의 불순물 영역(확산층)(73)의 도전형에 의한다.
트랜지스터(22, 7)의 게이트 전극(222, 72) 및 포토 다이오드(21)의 상면[표면 실드층(211)]은 반도체 기판(30)의 표면측에 형성된 다층 배선 구조의 층간 절연막(90)에 덮여 있다.
예를 들어, 트랜지스터(22, 7)의 게이트 전극(222, 72), 트랜지스터(22, 7)의 소스/드레인(73) 및 반도체 기판(30) 상에 형성된 소자의 단자는, 콘택트 플러그(92)를 개재하여, 반도체 기판(30)측으로부터 세어보아 1번째(최하층)의 배선 레벨에 위치하는 도전층(배선)(91)에 접속된다. 각 층간 절연막(90) 내의 도전층(91)이 플러그(92)를 개재하여, 상층(또는, 하층)의 배선 레벨의 도전층(91)에 접속됨으로써, 반도체 기판(30) 상에 설치된 복수의 소자가 서로 접속된다. 이에 의해, 이미지 센서(10) 내에 포함되는 복수의 회로가 형성된다.
배선(91)에는, 예를 들어 알루미늄(Al) 배선이나, 다마신 구조의 구리(Cu) 배선이 사용되고 있다. 층간 절연막(90) 내에는, 배선(91)과 동일한 재료로 이루어지는 더미층이나 차광막이 형성되어 있다. 더미층에 의해, 층간 절연막의 피복률(단위 면적 내에 있어서의 배선 패턴의 비율)이 소정의 값으로 되도록 조정된다. 차광막에 의해, 포토 다이오드(21)에 대한 불필요한 광의 입사가 억제된다.
이와 같이, 다층 배선 기술에 의해, 적층된 층간 절연막(90)은 각 배선 레벨에 설치된 다층 구조의 배선(91)을 포함한다.
최상층의 층간 절연막(90) 상에 지지 기판(85)이 설치되어 있다. 지지 기판(85)에 의해, 이면 조사형 이미지 센서(10)가 지지되어 있다. 지지 기판(85)은 예를 들어 접착층(보호층, 평탄화층)(88)을 개재하여, 층간 절연막(90) 상에 적층된다. 지지 기판(85)에는, 예를 들어 실리콘 기판이나 절연성 기판이 사용된다. 재배선 기술에 의해 형성된 배선(도시하지 않음)이 지지 기판(85)과 층간 절연막(90)과의 사이에 설치되어도 된다.
예를 들어, 최상층의 층간 절연막(90) 내의 도전층(배선)(91), 또는, 지지 기판(85) 상(또는, 내부)의 금속층(도시하지 않음)이 이미지 센서(10)의 표면측의 패드로서 사용된다.
반도체 기판(30)의 이면측에 있어서, 반도체 기판(30)의 주면에 대해 수직 방향에 관해 화소 어레이(12)에 오버랩하는 영역 내에, 컬러 필터 CF 및 마이크로렌즈 어레이 ML이 설치되어 있다. 이에 의해, 각 포토 다이오드(화소)에 소정의 파장 영역의 광이 조사된다. 컬러 필터 CF는, 예를 들어 베이어 패턴이나 RGBW 패턴 등의 색소막의 배열 패턴을 갖고 있다.
반도체 기판(30) 내에, 관통 전극(83)이 설치되어 있다. 관통 전극(83)에 의해, 반도체 기판(30)의 표면측의 배선/플러그(91, 92)가, 반도체 기판(30)의 이면측의 배선/패드(81)에 접속된다. 관통 전극(83)은 TSV(Through Silicon Via) 기술에 의해 형성되고, 예를 들어 고농도의 불순물을 포함하는 폴리실리콘, 또는, 금속을 포함한다. 관통 전극(83)은 반도체 기판(30)의 내부에 형성된 관통 구멍을 채우도록, 반도체 기판(30) 내에 매립되어 있다.
예를 들어, 반도체 기판(30)의 이면측에, 단위 셀 UCX를 덮는 차광막(81X)이 형성되어 있다. 화소 어레이(12) 내에 있어서의 차광막(81X)에 덮인 영역(129)은 옵티컬 블랙 영역(이하, OB 영역 또는 차광 영역이라고 표기함)(129)이다. 차광막(81X)은, 이면측의 배선 및 패드(81)와 동일한 재료를 사용하여, 실질적으로 동시에 형성할 수 있다. 예를 들어, OB 영역(129)에 있어서, 색이 상이한 복수의 필터의 적층막 CFX가, 그 막 CFX와 차광막(81X)이 상하로 겹치는 위치에 형성되어도 된다. 이에 의해, OB 영역(129)에 대한 차광성이 향상된다.
OB 영역(129) 내의 단위 셀 UCX에 의해, 화소 어레이(12)(예를 들어, 리셋 트랜지스터 또는 증폭기 트랜지스터)의 기준 전위(흑색 레벨), 또는, 유효 영역 내의 단위 셀 UC에 있어서의 암전류의 보정을 위한 전위(또는, 전류)가 생성된다. 이하에서는, 화소 어레이(12) 내의 OB 영역(129) 이외의 영역을, 유효 영역이라고 부른다.
도 3은 본 실시 형태의 이미지 센서(10)의 화소 어레이 및 그 근방의 회로를 모식적으로 도시하는 등가 회로도이다.
도 3에 도시된 바와 같이, 본 실시 형태의 이미지 센서의 화소 어레이(12) 내에, 복수의 화소(21A, 21B)가 매트릭스 형상으로 배치되어 있다.
본 실시 형태에 있어서, 이미지 센서(10)의 화소 어레이(12)는 2화소 1셀 구조를 갖는다. 2화소 1셀 구조는, 1개의 단위 셀 UC가, 2개의 화소를 포함하는 회로 구성을 갖는다.
복수의 단위 셀 UC는, 화소 어레이(12) 내에, 매트릭스 형상으로 배치되어 있다. 각 단위 셀 UC는, 화소 어레이(12) 내의 제어선 RDA, RDB, RST, ADR과 신호선 VSL과의 교차 위치에 설치되어 있다. 제어선 RDA, RDB, RST, ADR은, 단위 셀 UC의 동작(온/오프)을 제어하기 위한 신호를, 단위 셀 UC에 공급하기 위해, 화소 어레이(12) 내에 설치되어 있다. 신호선(제1 배선) VSL은, 포토 다이오드(화소)(21A, 21B)에 의해 광전 변환된 신호를, 단위 셀 UC의 외부에 출력하기 위해, 화소 어레이(12) 내에 설치되어 있다.
2화소 1셀 구조의 단위 셀 UC에 있어서, 화소(단위 셀)의 신호 검출부(6)로서의 1개의 플로팅 디퓨전(6)이 2개의 포토 다이오드(21A, 21B)에 대해 공통화되어 있다. 단위 셀 UC는, 포토 다이오드(21A, 21B) 및 플로팅 디퓨전(6) 외에, 예를 들어 2개의 리드 트랜지스터(22A, 22B), 리셋 트랜지스터(24), 어드레스 트랜지스터(25) 및 증폭기 트랜지스터(26)를 포함한다. 포토 다이오드(21A, 21B)와 복수의 트랜지스터(22A, 22B, 24, 25, 26)에 의해, 화소 회로가 형성된다.
2화소 1셀 구조의 단위 셀 UC에 있어서, 각 리드 트랜지스터(22A, 22B)가 각 포토 다이오드(21A, 21B)에 각각 대응하도록, 2개의 리드 트랜지스터(22A, 22B)가 단위 셀 UC 내에 설치되어 있다. 2화소 1셀 구조의 단위 셀 UC에 있어서, 리셋 트랜지스터(24), 어드레스 트랜지스터(25) 및 증폭기 트랜지스터(26)는 2개의 포토 다이오드(21A, 21B)에 공유되어 있다.
포토 다이오드(21A, 21B)의 애노드는, 고정 전위에 접속되고, 예를 들어 접지되어 있다. 포토 다이오드(21A, 21B)의 캐소드는, 리드 트랜지스터(22A, 22B)의 전류 경로를 개재하여, 플로팅 디퓨전(6)에 각각 접속되어 있다.
포토 다이오드(21A, 21B)는, 마이크로렌즈 및 컬러 필터를 통과하여 포토 다이오드에 입사된 광을 신호 전하(전기 신호)로 변환하고, 그 전하를 축적한다. 이하에서는, 포토 다이오드(21A, 21B)를 구별하지 않는 경우에는, 포토 다이오드(21)라고 표기한다.
각 리드 트랜지스터(22A, 22B)는, 각 포토 다이오드(21A, 21B)의 신호 전하의 축적 및 전송을 제어한다. 리드 트랜지스터(22A, 22B)의 게이트는, 판독 제어선 RDA, RDB에 각각 접속되어 있다. 리드 트랜지스터(22A, 22B)의 전류 경로의 일단은, 포토 다이오드(21A, 21B)의 캐소드에 각각 접속된다. 리드 트랜지스터(22A, 22B)의 전류 경로의 타단은, 플로팅 디퓨전(6)에 접속되어 있다. 이하에서는, 리드 트랜지스터(22A, 22B)를 구별하지 않는 경우에는, 리드 트랜지스터(22)라고 표기한다.
리셋 트랜지스터(24)는 플로팅 디퓨전(6)의 전위[증폭기 트랜지스터(5)의 게이트 전위]를 리셋한다. 리셋 트랜지스터(24)의 게이트는, 리셋 제어선 RST에 접속되어 있다. 리셋 트랜지스터(24)의 전류 경로의 일단은, 플로팅 디퓨전(6)에 접속되어 있다. 리셋 트랜지스터(24)의 전류 경로의 타단은, 예를 들어 전원선(전원 단자) VDD에 접속되어 있다.
어드레스 트랜지스터(25)는 단위 셀 UC를 선택(활성화)하기 위한 선택 소자로서 기능한다. 어드레스 트랜지스터(25)의 게이트는, 어드레스 제어선 ADR에 접속되어 있다. 어드레스 트랜지스터(25)의 전류 경로의 일단은, 증폭기 트랜지스터(26)의 전류 경로의 타단에 접속되고, 어드레스 트랜지스터(25)의 전류 경로의 타단은, 수직 신호선 VSL에 접속되어 있다.
증폭기 트랜지스터(26)는 플로팅 디퓨전(6)이 유지하는 포토 다이오드(21)로부터의 신호를 증폭한다. 증폭기 트랜지스터(26)의 게이트는, 플로팅 디퓨전(6)에 접속되어 있다. 증폭기 트랜지스터(26)의 전류 경로의 일단은, 전원선 VDD에 접속되고, 증폭기 트랜지스터(26)의 전류 경로의 타단은, 어드레스 트랜지스터(25)의 전류 경로의 일단에 접속되어 있다. 증폭기 트랜지스터(26)에 의해 증폭된 신호는, 온 상태의 어드레스 트랜지스터(25)를 경유하여 단위 셀(또는, 화소) UC의 신호로서 수직 신호선 VSL에 출력된다. 증폭기 트랜지스터(26)는 소스 폴로워로서 기능한다.
플로팅 디퓨전(6)이 리드 트랜지스터(22)를 개재하여 포토 다이오드로부터 전송된 신호 전하를 유지하고 있을 때에, 신호 전하를 축적하고 있는 플로팅 디퓨전(6)의 검출 신호에 기초하여 단위 셀 UC로부터 출력되는 신호를, 화소 신호 또는 화소 전압이라고 부른다. 플로팅 디퓨전(6)이 리셋 트랜지스터(24)에 의해, 리셋 상태로 되었을 때에, 리셋 상태의 플로팅 디퓨전(6)의 검출 신호에 기초하여 단위 셀 UC로부터 출력되는 신호를, 리셋 신호(또는, 리셋 전압)라고 부른다.
수직 시프트 레지스터(13)는 2개의 판독 제어선 RDA, RDB, 어드레스 제어선 ADR 및 리셋 제어선 RST에 접속되어 있다. 수직 시프트 레지스터(13)는 판독 제어선 RDA, RDB, 어드레스 제어선 ADR 및 리셋 제어선 RST의 전위(신호 레벨)를 제어하고, 화소 어레이(12) 내의 복수의 단위 셀 UC(및 화소)를 로우 단위로 제어 및 선택한다.
CDS 회로(16)의 처리 유닛(CDS 유닛)(160) 및 ADC 회로의 처리 유닛(ADC 유닛)(170)이, 수직 신호선 VSL에 각각 접속되어 있다.
수직 신호선 VSL이, 수평 시프트 레지스터(도시하지 않음)에 의해 순차 주사됨으로써, 각 처리 유닛(160, 170)에 유지되어 있는 신호가, 수평 신호선(도시하지 않음)을 개재하여 라인 메모리(18) 및 신호 처리 회로(11)에 전송된다.
부하 트랜지스터(29)는 수직 신호선 VSL에 대한 전류원으로서 사용된다. 부하 트랜지스터(29)의 전류 경로의 일단은, 수직 신호선 VSL을 개재하여, 어드레스 트랜지스터(25)의 전류 경로의 일단에 접속된다. 부하 트랜지스터(29)의 전류 경로의 타단은, 그라운드선 Vss에 접속되어 있다. 부하 트랜지스터(29)의 게이트는, 제어선(47)에 접속되어 있다. 부하 트랜지스터(29)는 정전류원으로서 기능한다.
이와 같은 회로 구성을 갖는 이미지 센서에 있어서, 수직 신호선 VSL에 접속된 바와 같이 형성된 소스 폴로워 회로에 의해, 플로팅 디퓨전(6)의 전위의 변화가 거의 그대로, 수직 신호선의 전위의 변화로서 나타난다.
본 실시 형태의 이미지 센서에 있어서, 플로팅 디퓨전(6)에 용량 소자(40A)가 접속되어 있다.
도 3에 도시된 바와 같이, 각 단위 셀 UC에 대해 1개의 용량 소자(40A)가 설치되어 있다. 용량 소자(40A)의 일단은, 플로팅 디퓨전(6)에 접속되고, 용량 소자(40A)의 타단은, 배선(이하에서는, 용량 배선이라고 부름)(40)에 접속되어 있다. 용량 배선(40)은, 예를 들어 수직 신호선 VSL과 평행한 방향으로 연장되어 있다. 용량 배선(40)은 층간 절연막(90) 내에 설치되어 있다.
용량 배선(40)의 종단측[화소 어레이(12)의 단부]에 있어서, 용량 배선(40)과 수직 신호선 VSL과의 사이에, 스위치 소자로서의 전계 효과 트랜지스터(예를 들어, n형 MOS 트랜지스터)(42)가 접속되어 있다. 전계 효과 트랜지스터(42)의 전류 경로가, 용량 배선(40)과 수직 신호선 VSL과의 사이에 접속되어 있다. 전계 효과 트랜지스터(42)의 게이트는, 제어 신호 Vshunt가 공급되는 제어선(41)에 접속되어 있다. 전계 효과 트랜지스터(42)가 온 한 경우에, 용량 배선(40)이 수직 신호선 VSL에 도통한다.
이하에서는, 용량 배선(40)과 수직 신호선 VSL을 도통 상태로 하기 위한 제어 신호 Vshunt를, 션트 제어 신호 Vshunt라고 부른다.
또한, 각 용량 배선(40)에, 스위치 소자로서의 전계 효과 트랜지스터(예를 들어, p형 MOS 트랜지스터)(43)를 개재하여, 전압 Vboost를 출력하는 전압 단자가 접속되어 있다. 전압 단자로부터의 전압 Vboost가, 온 상태의 전계 효과 트랜지스터(43)를 개재하여, 각 용량 배선(40)에 인가되고, 용량 배선(40)의 전위가 제어된다. 예를 들어, 전압 Vboost가 용량 배선(40)에 공급됨으로써, 용량 배선(40)이 승압된다. 이하에서는, 용량 배선(40)을 승압하기 위한 전압 Vboost를, 부스트 전압 Vboost라고 부른다.
예를 들어 타이밍 제어 회로(15)의 제어 회로(150)가 션트 제어 신호 Vshunt의 신호 레벨, 부스트 전압 Vboost의 전위 및 트랜지스터(43)의 동작(부스트 전압의 출력)을 제어한다.
용량 소자(40A)가, 플로팅 디퓨전(6)에 접속됨으로써, 이미지 센서의 다이내믹 레인지가 향상된다.
도 4 및 도 5를 사용하여, 본 실시 형태의 이미지 센서에 있어서의 플로팅 디퓨전에 접속된 용량 소자 및 용량 배선의 구조에 대해 설명한다.
도 4 및 도 5는 본 실시 형태의 이미지 센서(10)의 화소 어레이(12) 내의 구조를 설명하기 위한 도면이다. 도 4는 본 실시 형태의 이미지 센서(10)의 화소 어레이(12)의 평면 구조를 모식적으로 도시하는 평면도이다. 도 5는 본 실시 형태의 이미지 센서(10)의 화소 어레이(12)의 단면 구조를 모식적으로 도시하는 단면도이다.
도 4에 있어서, 본 실시 형태의 이미지 센서(10)의 화소 어레이(12)의 일부가 추출되고, 도시되어 있다. 도 5는 도 4의 V-V선을 따르는 단면이 도시되어 있다. 또한, 도 5에 있어서, 도시의 명확화를 위해, 층간 절연막의 도시는 생략하고 있다.
도 4 및 도 5에 도시된 바와 같이, 이미지 센서(10)의 수직 신호선 VSL은, Y 방향(칼럼 방향)으로 연장되도록, 화소 어레이(12) 내에 설치되어 있다. 판독 제어선 RDA, RDB, 리셋 제어선 RST, 어드레스 제어선 ADR은, X 방향(로우 방향)으로 연장되도록, 화소 어레이(12) 내에 설치되어 있다.
도 4에 도시되는 2화소 1셀 구조의 이미지 센서의 화소 어레이(12)의 레이아웃에 있어서, 단위 셀 UC 내의 2개의 포토 다이오드(PD)(21A, 21B)의 형성 영역(이하에서는, 포토 다이오드 형성 영역이라고 부름)은 Y 방향으로 배열되어 있다.
리드 트랜지스터(22)는 각 리드 트랜지스터(22)가 대응하는 포토 다이오드(21)의 포토 다이오드 형성 영역의 코너에 설치되어 있다. 2화소 1셀 구조의 단위 셀 UC에 있어서, 단위 셀 UC 내의 2개의 리드 트랜지스터(22A, 22B)는, 칼럼 방향으로 인접하도록, 단위 셀 형성 영역 내에 설치되어 있다.
리드 트랜지스터(22A, 22B)의 게이트 전극(222A, 222B)이 반도체 기판(30) 표면에 대해 수평 방향에 있어서 X 방향 및 Y 방향에 대해 기운 각도를 갖도록, 리드 트랜지스터(22A, 22B)의 게이트 전극(222A, 222B)이, 게이트 절연막(도시하지 않음)을 개재하여, 반도체 기판(30) 상에 설치되어 있다. 리드 트랜지스터(22A, 22B)의 게이트 전극(222A, 222B)은, 콘택트 플러그 CP1, CP2를 개재하여, 판독 제어선 RDA, RDB에 각각 접속되어 있다.
신호 검출부(40)로서의 플로팅 디퓨전(FD)(6)은, 플로팅 디퓨전(6)의 형성 영역(이하에서는, 플로팅 디퓨전 형성 영역이라고 부름)이 리드 트랜지스터(22)의 채널 영역에 접속되도록, 반도체 기판(30) 내에 형성되어 있다.
플로팅 디퓨전 형성 영역은, 리드 트랜지스터(22)의 채널 영역을 개재하여 포토 다이오드 형성 영역에 접속되어 있다. 플로팅 디퓨전 형성 영역 및 포토 다이오드 형성 영역은 연속한 반도체 영역이다.
플로팅 디퓨전(6)으로서의 확산층(60)이 플로팅 디퓨전 형성 영역 내에 형성되어 있다. 플로팅 디퓨전(FD)으로서의 확산층(60)은 콘택트 플러그 CP3을 개재하여, 신호 검출선 FDL에 접속되어 있다.
리셋 트랜지스터(24)의 채널 영역이, 플로팅 디퓨전(6)에 접속된다. 즉, 리셋 트랜지스터(24)의 채널 영역 및 플로팅 디퓨전 형성 영역은, 연속한 반도체 영역이다.
리셋 트랜지스터(24)의 게이트 전극(242)은 콘택트 플러그 CP4를 개재하여, 리셋 제어선 RST에 접속되어 있다. 리셋 트랜지스터(24)의 플로팅 디퓨전측과 반대측의 소스/드레인 확산층(243)은 콘택트 플러그 CP5를 개재하여, 전원선 VDD에 접속된다.
어드레스 트랜지스터(25)의 형성 영역 및 증폭기 트랜지스터(26)의 형성 영역은, Y 방향에 있어서 포토 다이오드 형성 영역에 인접한다. 어드레스 트랜지스터(25) 및 증폭기 트랜지스터(26)의 형성 영역은, 소자 분리 영역(예를 들어, 소자 분리 불순물층)에 의해, 포토 다이오드 형성 영역 및 플로팅 디퓨전 형성 영역으로부터 분리되어 있다.
어드레스 트랜지스터(25)의 게이트 전극(252) 및 증폭기 트랜지스터(26)의 게이트 전극(262)은 게이트 절연막(도시하지 않음)을 개재하여, 공통의 반도체 기판(30) 상에 각각 설치되어 있다. 어드레스 트랜지스터(25)의 게이트 전극(252)은 플러그 CP6, VP 및 인출 배선을 개재하여, 어드레스 제어선 ADR에 접속된다. 어드레스 트랜지스터(25)의 한쪽의 소스/드레인 확산층(253)은 수직 신호선 VSL에 접속되어 있다.
증폭기 트랜지스터(26)의 게이트 전극(262)은 콘택트 플러그 CP8을 개재하여, 신호 검출선 FDL에 접속되어 있다. 신호 검출선 FDL에 의해, 증폭기 트랜지스터(26)의 게이트 전극(262)은 플로팅 디퓨전(6)에 접속된다.
증폭기 트랜지스터(26)의 한쪽의 소스/드레인 확산층은, 어드레스 트랜지스터(25)의 다른 쪽의 소스/드레인 확산층(254)과 공유되어 있다. 증폭기 트랜지스터(26)의 다른 쪽의 소스/드레인 확산층(263)은 콘택트 플러그 CP9, VP 및 제2 배선 레벨 내의 중간 배선(59)을 개재하여, 전원선 VDD에 접속되어 있다.
도 5에 도시된 바와 같이, 수직 신호선 VSL 및 전원선 VDD는, 제1 배선 레벨 M1에 설치되어 있다. 판독 제어선 RDA, RDB, 리셋 제어선 RST 및 어드레스 제어선 ADR은, 제2 배선 레벨 M2에 설치되어 있다. 또한, 제1 배선 레벨 M1은, 제2 배선 레벨 M2보다 반도체 기판(30)측에 위치하고 있다.
도 4 및 도 5에 도시된 바와 같이, 용량 배선(40)은 제1 배선 레벨 M1 내에 설치되어 있다. 용량 배선(40)은, 예를 들어 Y 방향을 따라, 수직 신호선 VSL에 대해 평행하게 연장되어 있다. 용량 배선(40)은 반도체 기판(30)의 표면에 대해 평행 방향에 있어서, 신호 검출선 FDL과 수직 신호선 VSL과의 사이에 레이아웃되어 있다. 용량 배선(40)에 인접하는 수직 신호선 VSL은, 그 용량 배선(40)이 접속된 단위 셀에 대해 로우 방향으로 인접하는 다른 단위 셀에 접속되는 수직 신호선이다.
용량 배선(승압 배선이라고도 부름)(40)은, 반도체 기판(30)의 주면에 대해 평행 방향에 있어서, 플로팅 디퓨전(6)에 접속된 신호 검출선 FDL에 인접하고 있다. 절연체(층간 절연막)를 사이에 두고 서로 인접하는 용량 배선(40)과 신호 검출선 FDL과의 사이에, 용량성 커플링(40A)이 발생한다. 이 용량성 커플링(40A)이, 플로팅 디퓨전(6)에 접속되는 용량 소자(40A)로서 기능한다. 신호 검출선 FDL과 용량 배선(40)과의 간격 및 신호 검출선 FDL과 용량 배선(40)과 대향 면적[2개의 배선(40, FDL)이 인접하는 길이] 중 어느 한쪽이 조정됨으로써, 용량성 커플링을 포함하는 용량 소자(40A)의 정전 용량 CC의 크기가 조정된다.
신호 검출선 FDL은, 단위 셀 UC마다 전기적으로 분리되어 있다. 그로 인해, 용량 배선(40)이 복수의 단위 셀(화소)에 공통화되어 있어도, 단위 셀 UC의 플로팅 디퓨전(6)마다, 용량 소자(40A)가 접속된다.
상술한 바와 같이, 용량 배선(40)은 트랜지스터(43)를 개재하여, 부스트 전압 Vboost의 전압 단자에 접속된다. 용량 배선(40)은 트랜지스터(42)의 채널 영역을 개재하여, 수직 신호선 VSL에 접속되어 있다. 트랜지스터(42, 43)는, 화소 어레이(12)의 단부 또는 주변 회로 영역(125) 내에 설치되어 있다.
본 실시 형태에 있어서, 배선(FDL, 40) 사이의 용량성 커플링을 사용하여, 플로팅 디퓨전(6)에 접속되는 용량 소자(40A)가 형성된다. 이에 의해, 플로팅 디퓨전(6)에 접속되는 용량 소자(40A)가, MOS 캐패시터 등의 반도체 영역 상에 설치되는 소자로 형성되는 경우에 비해, 반도체 기판(30) 상에 있어서의 소자의 형성 영역의 증가를 억제할 수 있다. 단, 용량 소자(40A)의 특성의 균일성 등을 고려하여, MOS 캐패시터 등의 용량 소자가 플로팅 디퓨전(6)에 접속되도록, 화소 어레이(12) 내 또는 주변 회로 영역(125) 내의 반도체 기판(30) 상에 형성되어도 된다.
상술한 바와 같이, 화소 회로(단위 셀)가 형성하는 소스 폴로워 회로에 의해, 플로팅 디퓨전의 전위의 변화가, 수직 신호선의 전위의 변화로서 나타난다.
이미지 센서는, 어두운 피사체를 촬상하고 있을 때의 S/N비가 양호한 것인 동시에, 충분히 밝은 피사체의 촬상 시에 출력 분해능이 확보되도록, 넓은 다이내믹 레인지에 있어서 화상을 촬상할 수 있는 특성을 갖는 것이 바람직하다. 이미지 센서가 넓은 다이내믹 레인지를 가짐으로써, 이미지 센서는, 인간의 눈으로 본 것과 동일한 화상을 얻을 수 있다.
최근에는, 카메라 크기의 축소를 위해, 촬상 광학계 디바이스의 크기의 축소가 요구되고, 또한, 높은 해상도에 대한 요구도 높아지고 있기 때문에, 이미지 센서 내의 화소 크기가 축소되는 경향이 있다. 이 경우, 넓은 다이내믹 레인지를 갖는 화상을 얻는 것이 곤란해져 오고 있다.
화소의 크기가 축소되면, 포토 다이오드에서 수광할 수 있는 광량이 감소하기 때문에 감도가 저감된다. 이 경우, 원하는 S/N비를 유지하기 위해, 화소 회로 또는 그 후단의 회로에서 발생하는 노이즈가 가능한 한 저감된다.
예를 들어, 플로팅 디퓨전의 용량을 가능한 한 작게 하여, 1개의 신호 전자당 플로팅 디퓨전의 출력 전압이 커진다. 이에 의해, 증폭기 트랜지스터를 포함하는 후단의 출력 회로에서 발생하는 노이즈에 대해 신호 전압이 보다 커져, S/N비가 향상된다.
이와 같이, 플로팅 디퓨전의 용량을 작게 함으로써, 신호 전하의 수가 적은 저조도하에 있어서의 어두운 피사체의 촬상 시의 S/N비를 개선할 수 있다.
단, 고조도하에 있어서의 밝은 피사체를 촬상하는 경우, 포토 다이오드에 대한 입사광량이 크기 때문에, 포토 다이오드에서 발생하는 신호 전하의 수가 많아지고, 플로팅 디퓨전에서 축적해야 하는 신호 전하의 수가 많아진다.
플로팅 디퓨전의 용량이 작은 경우, 1개의 전자당 전위의 변화가 커진다. 그로 인해, 포토 다이오드로부터 플로팅 디퓨전으로 다수의 신호 전하가 전송되었을 때에, 신호 전하가 전송된 플로팅 디퓨전의 전위가, 신호 전하(전자)의 판독 후에 있어서의 포토 다이오드의 공핍 상태의 전위보다도 낮아지는 경우가 있다. 그 결과로서, 포토 다이오드로부터 플로팅 디퓨전으로, 포토 다이오드에 축적된 모든 전자가 전송되지 않을 가능성이 있다.
이 경우, 표시되는 화상에 있어서 출력 신호의 선형성이 상실되는 등의 문제가 발생하여, 화상의 품질이 저하될 가능성이 있다.
이것을 억제하기 위한 기술의 일례로서, 리셋 트랜지스터가 온 되어 있을 때에 있어서 수직 신호선에 흐르는 전류(소스 폴로워 관통 전류)의 전류값이 커지고, CDS 동작시에 있어서의 흑색 레벨이 클램프될 때에 있어서 수직 신호선 내를 흐르는 전류의 전류값이 작아지는 동작이 실행된다. 이 동작에 의해, 리셋 트랜지스터가 온 되어 있을 때에 있어서 수직 신호선의 전위가 플러스측으로 변화되고, 수직 신호선과 플로팅 디퓨전과의 사이의 용량성 커플링에 의해, 플로팅 디퓨전의 전위가 높아진다. 그러나, 이 동작에서는, 수직 신호선 내에 흐르는 전류가 일시적으로라도 커지기 때문에, 이미지 센서의 소비 전력 등이 커질 가능성이 있다.
본 실시 형태의 이미지 센서에 있어서, 이하와 같이, 플로팅 디퓨전(6)의 전위가 승압된다.
즉, 리셋 트랜지스터(24)가 온 됨으로써, 플로팅 디퓨전(6)의 전위가 리셋될 때에, 수직 신호선 VSL과 용량 배선(승압 배선)(40)이 분리됨으로써, 수직 신호선 VSL이 비교적 낮은 전위로 고정된다.
이후, 리셋 신호가 후단의 회로(160, 170)에 클램프되기 전의 타이밍에 있어서, 수직 신호선 VSL과 용량 배선(40)이 접속된다. 이에 의해, 수직 신호선 VSL의 전위가, 전술한 고정된 비교적 낮은 전위로부터 플로팅 디퓨전의 전위에 따른 비교적 높은 전위로 변화된다. 이때에, 용량 배선(40)과 플로팅 디퓨전(6)과의 사이에 설치된 용량 소자(40A)에 의해 수직 신호선 VSL의 전위의 변화에 따라, 플로팅 디퓨전(6)의 전위가 비교적 높은 전압으로 승압된다.
이에 의해, 본 실시 형태에 있어서, 플로팅 디퓨전(6)의 리셋 신호의 클램프 시 및 포토 다이오드(21)로부터 플로팅 디퓨전(6)으로 신호 전하가 전송되기 전에 있어서의 플로팅 디퓨전의 전위가 일반적인 이미지 센서에 비해 높게 될 수 있다.
그 때문에, 예를 들어 밝은 피사체(휘도가 높은 피사체)가 촬영되는 경우와 같이, 다수의 신호 전하가 포토 다이오드(21)로부터 플로팅 디퓨전(6)으로 전송되는 경우이어도, 전송된 신호 전하에 기인한 플로팅 디퓨전(6)의 전위의 과잉의 저하를 억제할 수 있어, 포토 다이오드(21) 내의 신호 전하의 잔류 및 플로팅 디퓨전(6)으로부터 포토 다이오드(21)로의 신호 전하의 역류는 거의 발생하지 않는다.
그로 인해, 본 실시 형태의 이미지 센서에 의하면, 넓은 범위에 걸쳐 출력 신호의 선형성을 유지할 수 있고, 다이내믹 레인지가 넓은 화상을 형성할 수 있다.
따라서, 본 실시 형태의 이미지 센서는, 수직 신호선을 흐르는 전류의 증가 등에 기인하는 이미지 센서의 소비 전력의 증대를 발생시키지 않아, 플로팅 디퓨전의 다이내믹 레인지 및 소스 폴로워(증폭기 트랜지스터)의 출력의 다이내믹 레인지를 향상시킬 수 있다.
본 실시 형태의 이미지 센서에 있어서, 단위 셀(화소)로부터의 기준 신호로서의 리셋 신호의 클램프 시 및 피사체로부터의 광으로부터 생성된 포토 다이오드(21)로부터의 신호 전하에 기인하는 플로팅 디퓨전(6)의 전위(화소 신호)의 검출 시에 있어서, 용량 배선(40)과 수직 신호선 VSL이 단락된다. 이에 의해, 포토 다이오드의 화소 신호의 출력 시, 용량 소자(40A)의 정전 용량이 플로팅 디퓨전의 정전 용량으로부터 제거되고, 용량 소자(40A)의 정전 용량이 부가된 플로팅 디퓨전(6)의 실효 용량이 저감된다. 이 결과로서, 다이내믹 레인지를 향상시키기 위한 용량 소자(40A)에 기인하는 변환 게인의 저하가 방지된다.
또한, 이면 조사형 이미지 센서를 예시하여, 본 실시 형태의 이미지 센서의 구성을 설명하였지만, 플로팅 디퓨전에 용량 소자가 접속된 회로 구성을 갖는 이미지 센서는, 표면 조사형 이미지 센서에도 적용할 수 있고, 상술한 효과가 얻어진다.
이상과 같이, 제1 실시 형태의 고체 촬상 장치에 의하면, 이미지 센서에 의해 형성되는 화상의 질을 향상시킬 수 있다.
(b) 동작예
도 6을 참조하여, 제1 실시 형태의 고체 촬상 장치(이미지 센서)의 동작예에 대해 설명한다. 또한, 여기서는, 도 6 외에, 도 1 내지 도 5도 적절히 이용하여, 본 실시 형태의 이미지 센서의 동작예에 대해 설명한다.
도 6은 제1 실시 형태의 이미지 센서의 동작예를 설명하기 위한 타이밍 차트이다. 도 6의 횡축은 시간을 나타내고, 도 6의 종축은 각 신호의 전위(신호 레벨)를 나타내고 있다.
실시 형태의 이미지 센서에 있어서의 화소 어레이(12)의 단위 셀 UC로부터의 신호(전하)의 판독 동작은, 예를 들어 다음과 같이 실행된다.
피사체로부터의 광이 이미지 센서에 입사되고, 입사한 광이 포토 다이오드(21)에 의해 광전 변환된다. 포토 다이오드(21)의 광전 변환에 의해 생성된 신호 전하는, 리드 트랜지스터(22)가 오프되어 있음으로써, 포토 다이오드(21) 내에 축적된다.
타이밍 제어 회로(15)로부터 지시된 동작 타이밍에 기초하여, 선택된 화소 어레이(12)의 로우에 대응하는 어드레스 제어선 ADR의 신호 레벨이, 수직 시프트 레지스터(13)에 의해, H 레벨로 설정된다. 이에 의해, 어드레스 트랜지스터(25)가 온 된다. 온 상태의 어드레스 트랜지스터(25)를 경유하여, 증폭기 트랜지스터(26)의 전류 경로가 수직 신호선 VSL에 접속된다.
이에 의해, 어떤 로우에 속하는 단위 셀이 선택되고, 리셋 상태의 플로팅 디퓨전(6)의 전위가 검출된다. 이때, 타이밍 제어 회로(15)의 제어에 의해, 제어 신호 Voff가 H(high) 레벨로 설정되고, 제어 소자로서의 N형 MOS 트랜지스터(43)가 온 된다. 또한, 제어선(41)에 공급되는 제어 신호 Vshunt의 신호 레벨은 L(low) 레벨로 설정된다. 스위치 소자로서의 N형 트랜지스터(42)는 오프되어 있다. 오프 상태의 트랜지스터(42)에 의해, 용량 배선(40)은 수직 신호선 VSL로부터 전기적으로 분리되어 있다. 이에 의해, 용량 소자(용량성 커플링)(40A)가 플로팅 디퓨전(6)에 접속되고, 소정의 정전 용량이 플로팅 디퓨전(6)에 부가된다. 이때, 예를 들어 부스트 전압 Vboost는 L(low) 레벨로 설정되어 있다. 이때, 수직 신호선 VSL의 전위는, 비교적 낮은 전위로 고정된다.
타이밍 제어 회로(15)로부터 지시된 동작 타이밍에 기초하여, 화소 어레이(12) 내의 선택된 로우에 대응하는 리셋 제어선 RST의 신호 레벨(전위) Vrst가, 수직 시프트 레지스터(13)에 의해 H 레벨로 설정되고, 리셋 트랜지스터(24)가 온 된다. 이에 의해, 플로팅 디퓨전(6)의 전위 FD가, 전원선 VDD로부터 공급되는 전위로 리셋된다. 이때, 리드 트랜지스터(22)는 오프되어 있다.
리셋 상태의 플로팅 디퓨전(6)의 전위 FD가, 증폭기 트랜지스(26)의 게이트에 인가된다. 플로팅 디퓨전(6)의 전위 FD의 크기에 따라, 증폭기 트랜지스터(26)가 구동한다. 리셋 상태의 플로팅 디퓨전(6)의 전위 FD가 인가된 증폭기 트랜지스터(26)의 구동력에 따라, 수직 신호선 VSL의 전위가 변동된다.
이후, 리셋 제어 신호 Vrst는, H 레벨로부터 L 레벨로 설정된다.
리셋 신호가 수직 신호선 VSL에 출력된 후, 클램프 제어 신호 CLP가, H 레벨로 설정되기 전의 기간에 있어서, 제어 신호 Voff가 H 레벨로부터 L 레벨로 천이되고, 트랜지스터(43)가 오프된다. 부스트 전압 Vboost를 공급하기 위한 전원 단자가, 용량 배선(40)으로부터 전기적으로 분리된다.
부스트 전압 단자 Vboost가 용량 배선(40)으로부터 분리되고 나서 클램프 제어 신호 CLP가 H 레벨로 설정될 때까지의 기간에 있어서, 제어 신호 Vshunt가 L 레벨로부터 H 레벨로 천이되고, 트랜지스터(42)가 온 한다. 이에 의해, 리셋 신호의 출력 후, 용량 배선(40)이 수직 신호선 VSL에 전기적으로 접속된다. 이때, 수직 신호선 VSL의 전위는, 비교적 낮은 전위로부터 플로팅 디퓨전(6)의 전위 FD에 따른 비교적 높은 전위로 변화된다.
제어 신호 Vshunt가 H 레벨로 설정된 후[배선(40)이 수직 신호선 VSL에 접속된 후]에 있어서의 용량 배선(40)의 전위는, 리셋 후의 플로팅 디퓨전(6)의 전위 FD가 공급된 증폭기 트랜지스터(26)의 출력 전압(수직 신호선 VSL의 전위)에 의해, 제어 신호 Vshunt가 L 레벨로 되어 있을 때의 용량 배선(40)의 전압보다도 높은 전위로 된다. 용량 배선(40)의 전압이, 제어 신호 Vshunt가 L 레벨로부터 H 레벨로 천이하는 타이밍에서, 낮은 전압으로부터 높은 전압으로 승압되기 때문에, 용량 배선(40)과 용량 결합되어 있는 플로팅 디퓨전의 전위 FD는, 용량 배선(40)의 승압에 따라, 높은 전위로 변화된다.
이와 같이, 플로팅 디퓨전(6) 및 단위 셀 UC로부터의 출력(리셋 신호)의 다이내믹 레인지가 커진다. 또한, 이미지 센서의 다이내믹 레인지가 커지고, 수직 신호선 VSL에 공급되는 전류는 커지지 않는다.
타이밍 제어 회로(131)의 제어에 의해, 단위 셀 UC의 리셋 신호를 CDS 회로(16)에 클램프하기 위한 클램프 신호가 H 레벨로 설정되고, 플로팅 디퓨전이 승압된 상태에서 수직 신호선 VSL에 출력된 리셋 신호가, CDS 회로(CDS 유닛)(16)에 의해 클램프된다.
클램프 제어 신호 CLP가 H 레벨로 설정될 때까지의 기간에 있어서, 포토 다이오드(21) 내에는, 피사체로부터의 광에 기인하는 신호 전하가 축적되어 있다.
그리고, 타이밍 제어 회로(131)로부터 지시된 동작 타이밍에 기초하여, H 레벨의 판독 제어 신호 Vread가, 판독 제어선 RD에 공급된다. 이에 의해, 리드 트랜지스터(21)가 온 상태로 되고, 온 상태의 리드 트랜지스터(22)의 전류 경로(채널)를 경유하여, 포토 다이오드(21)로부터 플로팅 디퓨전(6)으로, 포토 다이오드에 축적된 신호 전하가 전송된다.
또한, 2화소 1셀 구조의 단위 셀을 포함하는 이미지 센서에 있어서, 단위 셀 UC 내의 2개의 리드 트랜지스터(22A, 22B) 중 어느 한쪽이 온 상태로 되고, 단위 셀 UC 내의 2개의 포토 다이오드(21A, 21B) 중 온 상태의 리드 트랜지스터(22)에 접속된 포토 다이오드(21)로부터 플로팅 디퓨전(6)으로 신호 전하가 전송된다.
포토 다이오드(21)로부터의 신호 전하의 양에 대응하여, 플로팅 디퓨전(6)의 전위 FD가 변화된다. 예를 들어, 신호 전하가 전송되었을 때의 플로팅 디퓨전(6)의 전위는, 리셋 상태 시 및 리셋 신호의 클램프 시의 플로팅 디퓨전(6)의 전위보다도 낮다.
플로팅 디퓨전(6)의 변화된 전위가, 증폭기 트랜지스터(26)의 게이트에 인가된다. 플로팅 디퓨전(6)의 전위 FD의 크기[포토 다이오드(21)로부터의 신호 전하량]에 따른 구동력에 의해, 증폭기 트랜지스터(26)가 구동된다. 신호 전하량에 대응한 플로팅 디퓨전(6)의 전위 FD가 인가된 증폭기 트랜지스터(26)의 구동력에 따라, 수직 신호선 VSL의 전위가 변동된다.
이와 같이, 신호 전하의 유지 상태의 플로팅 디퓨전(6)의 전위 FD에 의해 구동된 증폭기 트랜지스터(26)로부터의 출력이, 단위 셀 UC의 출력(화소 신호)으로서, 수직 신호선 VSL에 출력된다.
타이밍 제어 회로(131)가 지시하는 동작 타이밍에 기초하여, 제어 신호(샘플 홀드 신호) S/H가 H 레벨로 되고, 수직 신호선 VSL에 출력된 화소 신호가 CDS 회로(16)에 샘플링된다.
단위 셀 UC로부터의 리셋 신호와 화소 신호가, CDS 회로(16)의 CDS 유닛(160)에 의해 CDS 처리되고, ADC 회로(17)의 ADC 유닛(170)에 의해 AD 변환된다. 이에 의해, 단위 셀 UC의 출력 신호(화소 신호)의 노이즈가 제거되고, 단위 셀 UC의 출력 신호가 아날로그 신호로부터 디지털 데이터(디지털 신호)로 변환된다. 변환된 디지털 데이터는, 신호 처리 회로(11)에 출력된다.
이것과 동일한 동작에 의해, 타이밍 제어 회로(15) 및 수직 시프트 레지스터(13)의 제어에 기초하여, 화소 어레이(12)의 로우가 순차 전환되어, 선택된 로우에 속하는 단위 셀 UC의 리셋 신호 및 화소 신호에 대한 디지털 데이터가 얻어진다. 취득된 데이터가, 이미지 센서(10)의 후단의 신호 처리 회로(11)에 출력된다.
이미지 센서(10)로부터의 디지털 데이터가, 신호 처리 회로(11)에 의해, 예를 들어 렌즈 쉐이딩 보정, 결함 보정, 노이즈 저감 처리가 실시된다. 이에 의해, 화소 어레이(12)의 1프레임분의 화상이 형성된다.
여기서는, 1개의 단위 셀 UC 내의 2개의 포토 다이오드(21A, 21B)가 상이한 동작 타이밍에서, 플로팅 디퓨전(6)에 도통되는 예가 나타내어져 있다. 그러나, 각각의 포토 다이오드(21A, 21B)의 특성(예를 들어, 광 감도) 및 컬러 필터의 레이아웃에 따라, 포토 다이오드(21A, 21B)가 동시에 플로팅 디퓨전(6)에 도통하도록, 2개의 판독 제어선 RDA, RDB의 전위가 제어되어도 된다.
또한, 본 실시 형태에 있어서 설명된 이미지 센서의 동작은 일례이며, 용량 배선(40) 및 용량 소자(40A)가 상술한 바와 같이 제어되어 있으면, 단위 셀 UC의 회로 구성이나, 화소 어레이(12) 및 주변 회로의 구성에 따라, 이미지 센서의 동작은 적절히 변경된다.
이상과 같은 본 실시 형태의 이미지 센서의 동작에 의해, 다음과 같은 효과가 얻어진다.
본 실시 형태의 이미지 센서의 동작에 있어서, 단위 셀 UC로부터의 리셋 신호의 출력 시, 용량 배선(40)은 수직 신호선 VSL로부터 전기적으로 분리되고, 용량 배선(40)과 플로팅 디퓨전(6)과의 사이의 용량 소자(용량성 커플링)(40A)의 정전 용량이 플로팅 디퓨전(6)에 부가된다.
플로팅 디퓨전(6)의 리셋 신호의 검출 시에 있어서, 플로팅 디퓨전(6)과 용량 배선(40)과의 용량성 커플링에 의해 형성된 용량 소자(40A)에 의해, 플로팅 디퓨전(6)의 실효적인 정전 용량이 증가한다.
단위 셀의 리셋 신호가 클램프되기 전의 타이밍에 있어서, 수직 신호선 VSL로부터 분리되어 있었던 용량 배선(40)이 어느 전위의 수직 신호선 VSL에 접속됨으로써, 용량 배선(40)의 전위가 승압된다. 이 결과로서, 본 실시 형태의 이미지 센서의 동작에 있어서, 용량 배선(40)과 플로팅 디퓨전(6)과의 사이에 접속된 용량 소자(40A)에 의해, 신호 검출부로서의 플로팅 디퓨전(6)의 전위 FD를 승압할 수 있다.
그로 인해, 본 실시 형태에 있어서, 리셋 신호의 클램프 시 및 포토 다이오드(21)로부터 플로팅 디퓨전(6)으로 신호 전하가 전송되기 전에 있어서의 플로팅 디퓨전의 전위가, 일반적인 이미지 센서에 비해 높은 전위로 된다.
그 때문에, 예를 들어 어두운 피사체의 촬상 시의 S/N비를 향상시키기 위해 플로팅 디퓨전의 정전 용량(면적)이 작아진 이미지 센서에 있어서 밝은 피사체(휘도가 높은 피사체)가 촬영되고, 다수의 신호 전하가 포토 다이오드(21)로부터 플로팅 디퓨전(6)으로 전송되는 경우에도, 다수의 신호 전하에 의한 플로팅 디퓨전(6)의 전위의 과잉의 저하에 기인하는 플로팅 디퓨전(6)으로부터 포토 다이오드(21)에의 신호 전하의 역류나, 포토 다이오드(21) 내에 있어서의 신호 전하의 잔류는 거의 발생하지 않는다.
이 결과로서, 본 실시 형태의 이미지 센서에 의하면, 넓은 범위에 걸쳐 출력 신호의 선형성을 유지할 수 있고, 다이내믹 레인지가 넓은 화상을 형성할 수 있다.
따라서, 본 실시 형태의 이미지 센서의 동작에 의하면, 이미지 센서(10)의 소비 전력을 크게 하는 일 없이, 플로팅 디퓨전(6)을 승압할 수 있어, 이미지 센서에 있어서의 플로팅 디퓨전(6)의 다이내믹 레인지 및 소스 폴로워의 출력의 다이내믹 레인지를 향상시킬 수 있다.
본 실시 형태의 이미지 센서에 있어서, 단위 셀(화소)로부터의 기준 신호로서의 리셋 신호의 출력 시(클램프 시) 및 화소 신호의 출력 시에 있어서, 용량 배선(40)은 수직 신호선 VSL에 단락되어 있다. 본 실시 형태에 있어서, 용량 배선(40)과 수직 신호선 VSL과의 단락에 의해, 용량 배선(40)과 플로팅 디퓨전(6)과의 사이의 실효적인 정전 용량이 저감되어, 용량 소자(40A)의 정전 용량 CC가 부가된 플로팅 디퓨전(6)의 정전 용량이 실효적으로 저감된다. 용량 소자(40A)의 정전 용량 CC가, 플로팅 디퓨전(6)의 정전 용량으로부터 제거된다.
이에 의해, 본 실시 형태의 이미지 센서의 동작에 의하면, 플로팅 디퓨전(6)에 접속된 용량 소자(용량성 커플링)에 기인한 변환 게인의 저하가 방지된다.
따라서, 제1 실시 형태의 이미지 센서의 동작예에 의하면, 이미지 센서에 의해 형성되는 화상의 질을 향상시킬 수 있다.
(2) 제2 실시 형태
도 7을 참조하여, 제2 실시 형태의 고체 촬상 장치에 대해 설명한다.
여기서는, 도 1 내지 도 6도 적절히 이용하여, 제2 실시 형태에 대해 설명한다. 또한, 제2 실시 형태의 구성 요소에 관해, 제1 실시 형태와 동일한 구성 요소에는, 동일 부호를 부여하고, 동일한 구성 요소의 설명은 생략한다.
본 실시 형태의 고체 촬상 장치가 포함하는 이미지 센서의 회로 구성은, 제1 실시 형태와 동일하다.
도 7은 제2 실시 형태의 고체 촬상 장치(예를 들어, 이미지 센서)의 동작예를 나타내는 타이밍 차트이다. 도 7의 횡축은 시간을 나타내고, 도 7의 종축은 각 신호의 전위(신호 레벨)를 나타내고 있다.
도 7에 나타내어지는 바와 같이, 본 실시 형태의 이미지 센서는, 포토 다이오드(21)가 취득한 화소 신호의 검출/출력 시의 부스트 전압 Vboost가, H 레벨로 설정되어 있는 것이, 제1 실시 형태의 이미지 센서의 동작예와 상이하다.
도 7에 나타내어지는 바와 같이, 본 실시 형태의 이미지 센서에 있어서, 판독 제어 신호 Vread가 H 레벨로 설정되는 타이밍에 실질적으로 동기하여, 트랜지스터(43)가 온 되고, 또한, 부스트 전압 Vboost가 L 레벨로부터 H 레벨(또는, 소정의 레벨)로 천이된다. 수직 신호선 VSL에 단락되어 있는 용량 배선(40)에, 온 상태의 트랜지스터(43)를 개재하여, H 레벨의 부스트 전압 Vboost가 공급된다.
이에 의해, 용량 배선(40)의 전위가 상승하고, 용량 소자(40A)를 개재하여, 플로팅 디퓨전(6)의 전위가 상승한다.
또한, 부스트 전압 Vboost의 크기는, H 레벨(VDD)로 한정되지 않고, H 레벨과 L 레벨(VSS)의 중간 전위이어도 된다.
본 실시 형태에 있어서, 리드 트랜지스터(22)의 게이트에 H 레벨이 인가되고, 포토 다이오드(21)로부터 플로팅 디퓨전(6)에 신호 전하가 전송될 때에, 플로팅 디퓨전(6)의 전위가 상승한다.
그로 인해, 포토 다이오드(21)와 플로팅 디퓨전(6)과의 사이에 보다 큰 전위차가 발생하므로, 포토 다이오드(21) 내에 있어서의 신호 전하의 체류가 없어진다.
그 결과로서, 본 실시 형태에 있어서, 포토 다이오드에 잔류한 전하에 기인하는 잔상과 같은, 화상에 대한 노이즈가 형성되는 화상에 발생하는 것을 억제할 수 있다.
제2 실시 형태의 이미지 센서 및 그 동작에 있어서도, 제1 실시 형태와 마찬가지로, 단위 셀 UC로부터의 화소 신호의 검출/판독 시, 용량 배선(40)이 수직 신호선 VSL에 단락되어 있으므로, 플로팅 디퓨전(6)에 접속된 용량 소자(40A)에 기인하는 변환 게인의 저하를 억제할 수 있다.
이상과 같이, 제2 실시 형태에 의하면, 제1 실시 형태와 마찬가지로, 이미지 센서에 의해 형성되는 화상의 질을 향상시킬 수 있다.
(3) 제3 실시 형태
도 8 및 도 9를 참조하여, 제3 실시 형태의 고체 촬상 장치(예를 들어, 이미지 센서)에 대해 설명한다.
또한, 제3 실시 형태의 구성 요소에 관해, 제1 및 제2 실시 형태와 동일한 구성 요소에는, 동일 부호를 부여하고, 동일한 구성 요소의 설명은 생략한다.
제3 실시 형태의 이미지 센서는, 플로팅 디퓨전에 접속되는 용량 소자를 형성하기 위한 배선의 구성이 제1 및 제2 실시 형태와 상이하다.
도 8 및 도 9는 제3 실시 형태의 이미지 센서의 구조예를 도시하는 도면이다.
도 8은 제3 실시 형태의 이미지 센서의 평면 구조를 도시하는 평면도이다. 도 9는 제3 실시 형태의 이미지 센서의 단면 구조를 도시하는 단면도이다. 도 9는 도 8의 IX-IX선을 따르는 단면 구조를 도시하고 있다. 도 9에 있어서, 반도체 기판 상의 층간 절연막의 도시는 생략한다.
제3 실시 형태의 이미지 센서는, 용량 배선(40)이 반도체 기판의 표면에 대해 수직 방향으로 신호 검출선 FDL에 인접하도록, 용량 배선(40)이 층간 절연막(90) 내에 설치되어 있는 것이, 제1 실시 형태의 이미지 센서와 상이하다.
예를 들어, 용량 배선(40)은 신호 검출선 FDL이 설치된 제1 배선 레벨 상방의 제3 배선 레벨 M3에 설치되어 있다.
용량 배선(40)은 반도체 기판(30)의 표면에 대해 수직 방향에 있어서 신호 검출선 FDL과 오버랩하도록, 용량 배선(40)이 제3 배선 레벨 M3 내에 설치되어 있다.
중간 배선(50)이 용량 배선(40)과 신호 검출선 FDL과의 사이에 설치되어 있다. 중간 배선(50)은 제2 배선 레벨 M2 내에 설치되어 있다. 화소 어레이(12) 내에 있어서의 중간 배선(50)의 배치 위치는, 반도체 기판(30)의 표면에 대해 수직 방향에 있어서 신호 검출선 FDL 및 용량 배선(40)과 오버랩한다. 중간 배선(50)은 플러그 VP를 개재하여, 용량 배선(40)에 접속되어 있다. 도전체(예를 들어, 플러그)에 의한 중간 배선(50)과 신호 검출선 FDL과의 사이의 접속은 없다.
중간 배선(50)과 신호 검출선 FDL과의 사이에, 용량성 커플링이 발생한다. 중간 배선(50)과 신호 검출선 FDL과의 사이의 용량성 커플링이, 플로팅 디퓨전(6)과 용량 배선(40)과의 사이에 접속되는 용량 소자(40A)로서 기능한다.
중간 배선(50)과 신호 검출선 FDL과의 사이에 소정의 크기의 정전 용량 CC의 용량성 커플링이 형성되도록, 중간 배선(50)이 신호 검출선 FDL에 오버랩하고 있으면, 중간 배선(50)에 접속된 용량 배선(40)의 전체가, 신호 검출선 FDL과 오버랩하고 있지 않아도 된다. 중간 배선(50)을 설치하지 않고, 용량 배선(40)이 반도체 기판(30)의 표면에 대해 수직 방향에 있어서 신호 검출선 FDL과 오버랩하도록, 용량 배선(40)이 제2 배선 레벨 M2 내에 설치되어도 된다. 이 경우, 제1 배선 레벨 M1 내의 신호 검출선 FDL과 제2 배선 레벨 M2 내의 용량 배선(40)과의 사이에, 용량 소자(40A)로서의 용량성 커플링이 발생한다.
용량 배선(40)이 신호 검출선이 설치된 배선 레벨과 상이한 배선 레벨에 설치됨으로써, 신호 검출선이 설치된 배선 레벨(예를 들어, 제1 배선 레벨) 내의 배선수를 삭감할 수 있어, 배선의 설계 레이아웃의 자유도를 향상시킬 수 있다.
예를 들어, 용량 배선(40)은 제1 배선 레벨 내의 수직 신호선 VSL과 상이한 배선 레벨에 설치되고, 용량 배선(40)은 수직 신호선 VSL로부터 이격되어 있다. 그로 인해, 용량 배선(40)과 수직 신호선 VSL과의 사이의 기생 용량을 저감시킬 수 있다. 이에 의해, 용량 배선(40)과 수직 신호선 VSL과의 사이의 기생 용량에 기인하여 수직 신호선 VSL에 노이즈가 발생하는 것을 억제할 수 있다.
또한, 본 실시 형태의 이미지 센서는, 제1 및 제2 실시 형태에서 설명한 이미지 센서의 동작을 적용할 수 있다.
이상과 같이, 제3 실시 형태에 고체 촬상 장치에 의하면, 제1 실시 형태의 고체 촬상 장치와 마찬가지로, 이미지 센서에 의해 형성되는 화상의 질을 향상시킬 수 있다.
(4) 변형예
도 10 및 도 11을 참조하여, 실시 형태의 고체 촬상 장치의 변형예에 대해 설명한다. 또한, 본 변형예의 고체 촬상 장치가 포함하는 구성 요소에 대해, 제1 및 제2 실시 형태와 동일한 구성 요소와 동일한 참조 부호를 부여하고, 그 구성 요소의 설명은 필요에 따라 행한다.
이미지 센서의 화소 어레이의 회로 구성은, 1화소 1셀 구조이어도 된다.
도 10 및 도 11은, 본 실시 형태의 이미지 센서의 변형예에 있어서의, 1화소 1셀 구조의 화소 어레이의 회로 구성을 도시하는 등가 회로도이다.
도 10에 도시된 바와 같이, 1화소 1셀 구조의 단위 셀 UC 내에 포함되는 포토 다이오드(21)의 개수는 1개이다. 또한, 포토 다이오드(21)에 대응하도록, 1개의 리드 트랜지스터(22)가 단위 셀 내에 설치되어 있다.
또한, 도 11에 도시된 바와 같이, 증폭기 트랜지스터(26)와 어드레스 트랜지스터(25)의 접속 순서가 도 10에 도시되는 예와 반대이어도 된다.
도 11의 이미지 센서(10)는 증폭기 트랜지스터(26)의 전류 경로의 일단이, 수직 신호선 VSL에 직접 접속되고, 증폭기 트랜지스터(26)의 전류 경로의 타단이, 어드레스 트랜지스터(25)의 전류 경로를 개재하여, 전원 단자 VDD에 접속된다. 어드레스 트랜지스터(25)의 전류 경로는, 증폭기 트랜지스터(26)의 전류 경로를 개재하여, 수직 신호선 VSL에 접속되어 있다.
또한, 각 단위 셀 UC는, 어드레스 트랜지스터(5)를 포함하지 않아도 된다. 단위 셀 UC가 어드레스 트랜지스터(5)를 포함하지 않은 경우, 어드레스 신호선 ADR도 설치되지 않는다.
단위 셀 UC는, 4화소 1셀 구조 또는 8화소 1셀 구조와 같이, 1개의 단위 셀이, 3 이상의 화소(포토 다이오드)를 포함하는 회로 구성(다화소 1셀 구조)이어도 된다. 복수의 화소를 포함하는 단위 셀 내에 있어서, 3 이상의 포토 다이오드가, 1개의 플로팅 디퓨전 및 리셋 트랜지스터, 증폭기 트랜지스터 및 어드레스 트랜지스터를 공유한다. 복수의 화소를 포함하는 단위 셀에 있어서, 포토 다이오드마다, 1개의 리드 트랜지스터가 설치된다.
도 10 및 도 11에 도시되는 이미지 센서에 있어서도, 용량 배선(40)이 이미지 센서(10) 내에 설치되고, 용량 소자(40A)가 용량 배선(40)과 각 플로팅 디퓨전(6)과의 사이에 접속되어 있다.
도 10 및 도 11에 도시되는 이미지 센서의 동작 시, 단위 셀 UC로부터의 리셋 신호의 출력 시, 용량 배선(40)은 수직 신호선 VSL로부터 전기적으로 분리된다. 이에 의해, 플로팅 디퓨전(6)에 접속된 용량 소자(40A)에 의해, 플로팅 디퓨전(6)을 승압할 수 있고, 다이내믹 레인지가 향상된다.
그리고, 단위 셀 UC로부터의 화소 신호의 출력 시, 용량 배선(40)이 수직 신호선 VSL에 전기적으로 접속된다. 이에 의해, 플로팅 디퓨전(6)에 접속된 용량 소자(40A)에 기인하는 변환 게인의 저하가 방지된다.
이상과 같이, 도 10 및 도 11에 도시되는 변형예의 이미지 센서와 같이, 단위 셀의 내부 구성이 변화되어도, 상술한 실시 형태와 마찬가지로, 이미지 센서의 화질을 향상시킬 수 있다.
(5) 적용예
도 12를 사용하여, 실시 형태에 따른 고체 촬상 장치의 적용예에 대해 설명한다.
도 12는, 본 실시 형태의 고체 촬상 장치의 적용예를 설명하기 위한 모식도이다.
도 12는, 본 실시 형태의 고체 촬상 장치(예를 들어, 이미지 센서)(10)를 포함하는 카메라 모듈 및 디지털 카메라의 구성예를 도시하는 블록도이다.
각 실시 형태의 이미지 센서(10)는 모듈화되고, 디지털 카메라(900) 내에 탑재된다. 이하에서는, 본 실시 형태의 이미지 센서(10)를 포함하는 모듈을, 카메라 모듈이라고 부른다.
도 12에 도시된 바와 같이, 본 실시 형태의 이미지 센서(10)(및 신호 처리 회로)를 포함하고 있는 카메라 모듈 CM은, 디지털 카메라(900) 내에 탑재된다.
디지털 카메라(900)는 화상 처리 회로(ISP)(102), 메모리(103), 디스플레이(104) 및 컨트롤러(105)를 포함하고 있다.
도 12의 카메라 모듈 CM은, 이미지 센서(10) 외에, 광학 렌즈 유닛(촬상 광학계)(101)을 포함하고 있다.
광학 렌즈 유닛(101)은 입사광(피사체로부터의 광)을 본 실시 형태의 이미지 센서(10)에 집광하고, 입사광에 대응하는 피사체상을 이미지 센서(10) 상에 결상시킨다. 광학 렌즈 유닛(101)은 복수의 렌즈를 포함한다. 각 렌즈에 대한 기계적 또는 전기적인 제어에 의해, 광학 렌즈 유닛(101)의 광학 특성(예를 들어, 초점 거리)을 제어할 수 있다.
ISP(102)는, 카메라 모듈 CM의 촬상에 의해 얻어진 화상 신호를 처리한다. 메모리(103)는 ISP(102)로부터의 신호를 기억한다. 메모리(103)는 외부로부터 부여된 신호 및 데이터를 기억할 수도 있다. ISP(102)에 의해 신호 처리된 데이터는, 카메라 모듈 CM 내에 피드백 제어된다. ISP(102) 내에, 도 1의 신호 처리 회로(11)가 설치되어도 된다.
디스플레이(예를 들어, 액정 디스플레이)(104)에, ISP(102)로부터의 신호 또는 메모리(103)로부터의 신호가 표시된다. ISP(102) 및 메모리(103)로부터 디스플레이(104)에 출력되는 신호는, 이미지 센서(10)가 취득한 피사체로부터의 광에 대응한 화상 데이터(정지 화상 데이터 또는 동화상 데이터)이다. 컨트롤러(105)는 카메라 모듈 내의 각 구성부(101∼104)의 동작을 제어한다.
카메라 모듈 CM은, 디지털 카메라(900) 외에, 예를 들어 카메라가 구비된 휴대 단말기, 카메라가 구비된 퍼스널 컴퓨터 및 차량 탑재 카메라 등의 전자 기기에 적용된다.
이상과 같이, 실시 형태의 고체 촬상 장치는, 카메라 모듈 및 디지털 카메라에 적용할 수 있다.
이상, 실시 형태들을 설명하였지만, 이들 실시 형태는, 예로서 제시한 것이고, 발명의 범위를 한정하는 것은 의도하고 있지 않다. 이 새로운 실시 형태는, 그 외의 다양한 형태로 실시되는 것이 가능하고, 발명의 요지를 일탈하지 않는 범위에서, 다양한 생략, 치환, 변경을 행할 수 있다. 이들 실시 형태나 그 변형은, 발명의 범위나 요지에 포함되는 것과 함께, 특허청구범위에 기재된 발명과 그 균등한 범위에 포함된다.

Claims (20)

  1. 고체 촬상 장치로서,
    입사한 광으로부터 신호 전하를 생성하는 광전 변환 소자와, 상기 광전 변환 소자의 신호를 검출하는 신호 검출부를 포함하는 단위 셀;
    상기 신호 검출부의 리셋 상태에 있어서의 상기 단위 셀의 리셋 신호 및 상기 신호 검출부의 상기 신호 전하의 유지 상태에 있어서의 상기 단위 셀의 화소 신호가 공급되는 수직 신호선;
    용량 소자를 경유하여 상기 신호 검출부에 접속된 제1 배선
    을 포함하고,
    상기 리셋 신호가 상기 단위 셀로부터 상기 수직 신호선에 공급될 때, 상기 제1 배선은 상기 수직 신호선으로부터 전기적으로 분리되고,
    상기 리셋 신호가 샘플링되기 전에, 상기 제1 배선은 상기 수직 신호선에 접속되고,
    상기 제1 배선이 상기 수직 신호선에 접속된 상태에서, 상기 화소 신호가 상기 단위 셀로부터 상기 수직 신호선에 공급되고, 상기 수직 신호선에 공급된 상기 화소 신호가 샘플링되는 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 신호 전하가 상기 신호 검출부에 공급될 때에 있어서, 상기 제1 배선에 기준 전위보다 큰 전압이 인가되는 고체 촬상 장치.
  3. 제1항에 있어서,
    상기 단위 셀로부터 상기 수직 신호선에 상기 화소 신호가 공급될 때에 있어서, 상기 제1 배선에 기준 전위가 인가되는 고체 촬상 장치.
  4. 제1항에 있어서,
    상기 단위 셀은, 상기 제2 배선을 개재하여 상기 신호 검출부에 접속되는 게이트와, 상기 수직 신호선에 접속되는 전류 경로를 갖는 제1 트랜지스터를 포함하는 고체 촬상 장치.
  5. 제4항에 있어서,
    상기 용량 소자는 상기 제1 배선과 상기 제2 배선 사이의 용량성 커플링으로 형성되는 고체 촬상 장치.
  6. 제1항에 있어서,
    상기 제1 배선이 상기 수직 신호선으로부터 전기적으로 분리되어 있는 경우, 상기 용량 소자의 정전 용량이 상기 신호 검출부에 부가되는 고체 촬상 장치.
  7. 제1항에 있어서,
    상기 제1 배선이 상기 수직 신호선으로부터 전기적으로 접속되어 있는 경우, 상기 용량 소자의 정전 용량은 상기 신호 검출부로부터 제거되어 있는 고체 촬상 장치.
  8. 고체 촬상 장치로서,
    반도체 기판 내에 설치되고, 입사한 광으로부터 신호 전하를 생성하는 광전 변환 소자와, 상기 반도체 기판 내에 설치되고, 상기 광전 변환 소자의 신호를 검출하는 신호 검출부를 포함하는 단위 셀;
    상기 신호 검출부의 리셋 상태에 있어서의 상기 단위 셀의 리셋 신호 및 상기 신호 검출부의 상기 신호 전하의 유지 상태에 있어서의 상기 단위 셀의 화소 신호가 공급되고, 반도체 기판 상의 층간 절연막에 제공되는 수직 신호선;
    상기 신호 검출부와 제1 배선 사이에 접속된 용량 소자;
    상기 신호 검출부에 접속된 제2 배선
    을 포함하는 고체 촬상 장치.
  9. 제8항에 있어서,
    상기 용량 소자는 상기 제1 배선과 상기 제2 배선 사이의 용량성 커플링인 고체 촬상 장치.
  10. 제8항에 있어서,
    상기 제2 배선은 상기 제1 배선과 동일한 배선 레벨 내에 설치되고, 상기 제1 배선과 상기 반도체 기판의 표면에 대해 평행 방향으로 인접하고 있는 고체 촬상 장치.
  11. 제8항에 있어서,
    상기 제2 배선은 상기 제1 배선과 상이한 배선 레벨 내에 설치되고, 상기 제1 배선과 상기 반도체 기판의 표면에 대해 수직 방향으로 인접하고 있는 고체 촬상 장치.
  12. 제11항에 있어서,
    상기 반도체 기판의 표면에 대해 수직 방향에 있어서, 상기 제1 배선과 상기 제2 배선 사이에 제3 배선이 설치되고, 상기 제3 배선은 상기 제2 배선에 접속되어 있는 고체 촬상 장치.
  13. 제12항에 있어서,
    상기 용량 소자는 상기 제1 배선과 상기 제3 배선 사이의 용량성 커플링인 고체 촬상 장치.
  14. 제8항에 있어서,
    상기 제2 배선을 개재하여 상기 신호 검출부에 접속되는 게이트와, 상기 수직 신호선에 접속되는 전류 경로를 갖는 제1 트랜지스터를 포함하는 고체 촬상 장치.
  15. 고체 촬상 장치의 제어 방법으로서,
    단위 셀 내에 포함된 광전 변환 소자 내에 신호 전하를 축적하는 것 - 상기 신호 전하는 광전 변환 소자에 입사된 광에 기초하여 생성됨 -;
    용량 소자의 정전 용량이 상기 단위 셀 내에 포함되는 신호 검출부에 부가된 상태에서, 상기 단위 셀의 리셋 신호를, 상기 단위 셀이 접속된 수직 신호선에 출력하는 것 - 상기 리셋 신호는 상기 신호 검출부의 리셋 상태에 있어서의 상기 단위 셀의 신호임 -;
    상기 리셋 신호가 신호 처리 유닛에 샘플링되기 전에, 상기 용량 소자의 정전 용량을 플로팅 디퓨전으로부터 제거하는 것;
    상기 리셋 신호가 상기 신호 처리 유닛에 샘플링된 후, 상기 용량 소자의 정전 용량이 상기 신호 검출부로부터 제거된 상태에 있어서의 상기 단위 셀의 화소 신호를 상기 수직 신호선에 공급하는 것 - 상기 화소 신호는 상기 신호 검출부에 유지된 상기 신호 전하의 양에 대응함 -
    을 포함하는 고체 촬상 장치의 제어 방법.
  16. 제15항에 있어서,
    상기 용량 소자의 정전 용량이 상기 플로팅 디퓨전으로부터 제거된 후에 있어서, 상기 화소 신호는 상기 광전 변환 소자로부터 상기 신호 검출부에 출력되는 고체 촬상 장치의 제어 방법.
  17. 제15항에 있어서,
    상기 용량 소자의 용량이 상기 신호 검출부로부터 제거되었을 때, 상기 신호 검출부의 전위는 승압되는 고체 촬상 장치의 제어 방법.
  18. 제15항에 있어서,
    상기 신호 전하가 상기 광전 변환 소자로부터 상기 신호 검출부에 공급될 때에 있어서, 용량 소자의 일단에 기준 전위압 이상의 전압이 인가되는 고체 촬상 장치의 제어 방법.
  19. 제15항에 있어서,
    상기 용량 소자는 상기 수직 신호선으로부터 분리된 제1 배선과 상기 수직 신호선에 접속된 제2 배선 사이의 용량성 커플링으로 형성되어 있는 고체 촬상 장치의 제어 방법.
  20. 제19항에 있어서,
    상기 용량 소자의 정전 용량이 상기 신호 검출부로부터 제거될 때, 상기 수직 신호선이 온 상태인 스위치를 개재하여 상기 제1 배선에 접속되는 고체 촬상 장치의 제어 방법.
KR1020140024575A 2013-09-13 2014-02-28 고체 촬상 장치 및 그 제어 방법 KR101556469B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2013-191137 2013-09-13
JP2013191137A JP2015056878A (ja) 2013-09-13 2013-09-13 固体撮像装置

Publications (2)

Publication Number Publication Date
KR20150031154A true KR20150031154A (ko) 2015-03-23
KR101556469B1 KR101556469B1 (ko) 2015-10-01

Family

ID=52667633

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140024575A KR101556469B1 (ko) 2013-09-13 2014-02-28 고체 촬상 장치 및 그 제어 방법

Country Status (4)

Country Link
US (1) US9300886B2 (ko)
JP (1) JP2015056878A (ko)
KR (1) KR101556469B1 (ko)
CN (1) CN104469198A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11330203B2 (en) 2018-07-24 2022-05-10 Sony Semiconductor Solutions Corporation Imaging device and electronic device

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112580A (ja) 2012-12-05 2014-06-19 Sony Corp 固体撮像素子および駆動方法
JP6494207B2 (ja) * 2014-07-31 2019-04-03 キヤノン株式会社 光電変換装置、光電変換システム、光電変換装置の駆動方法
US9787928B2 (en) * 2015-01-06 2017-10-10 Forza Silicon Corporation Layout and timing schemes for ping-pong readout architecture
JP6555468B2 (ja) * 2015-04-02 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置
US9973659B2 (en) 2015-07-13 2018-05-15 Ricoh Company, Ltd. Imaging element, image reading device, image forming apparatus, and imaging method
JP6947160B2 (ja) * 2016-02-29 2021-10-13 ソニーグループ株式会社 固体撮像素子
JP2017183658A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、撮像装置、および電子機器
JP6687464B2 (ja) 2016-05-24 2020-04-22 株式会社ミツトヨ 測定装置及び軸物ワーク支持機構
JP2018026444A (ja) * 2016-08-10 2018-02-15 ソニー株式会社 半導体集積回路、および、半導体集積回路の製造方法
US10686996B2 (en) * 2017-06-26 2020-06-16 Facebook Technologies, Llc Digital pixel with extended dynamic range
US11350044B2 (en) * 2017-07-07 2022-05-31 Brillnics Singapore Pte. Ltd. Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
CN110892711B (zh) * 2017-08-02 2022-05-13 索尼半导体解决方案公司 固体摄像元件和摄像装置
US10598546B2 (en) 2017-08-17 2020-03-24 Facebook Technologies, Llc Detecting high intensity light in photo sensor
CN111034175B (zh) * 2017-10-03 2022-09-23 索尼半导体解决方案公司 成像装置
US11906353B2 (en) 2018-06-11 2024-02-20 Meta Platforms Technologies, Llc Digital pixel with extended dynamic range
EP3855497A4 (en) * 2018-09-19 2021-11-24 Sony Semiconductor Solutions Corporation SOLID IMAGING ELEMENT AND ELECTRONIC DEVICE
JP7329748B2 (ja) * 2018-10-25 2023-08-21 パナソニックＩｐマネジメント株式会社 撮像装置および撮像システム
WO2020183809A1 (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器、および、固体撮像装置の制御方法
US11943561B2 (en) 2019-06-13 2024-03-26 Meta Platforms Technologies, Llc Non-linear quantization at pixel sensor
CN110536083B (zh) * 2019-08-30 2020-11-06 上海芯仑光电科技有限公司 一种图像传感器及图像采集系统
US11936998B1 (en) 2019-10-17 2024-03-19 Meta Platforms Technologies, Llc Digital pixel sensor having extended dynamic range
KR20210124714A (ko) 2020-04-07 2021-10-15 에스케이하이닉스 주식회사 이미지 센싱 장치
US11902685B1 (en) 2020-04-28 2024-02-13 Meta Platforms Technologies, Llc Pixel sensor having hierarchical memory
US11956560B2 (en) 2020-10-09 2024-04-09 Meta Platforms Technologies, Llc Digital pixel sensor having reduced quantization operation
CN115707356A (zh) * 2021-05-20 2023-02-17 迪克创新科技有限公司 读出电路、图像传感器、相关芯片、及电子装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5406332A (en) * 1992-03-06 1995-04-11 Canon Kabushiki Kaisha Photoelectric converting device
JP4459098B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
JP4677258B2 (ja) * 2005-03-18 2011-04-27 キヤノン株式会社 固体撮像装置及びカメラ
JP2007324984A (ja) 2006-06-01 2007-12-13 Matsushita Electric Ind Co Ltd 固体撮像装置
JP2008205639A (ja) 2007-02-16 2008-09-04 Texas Instr Japan Ltd 固体撮像装置及びその動作方法
JP2011114324A (ja) * 2009-11-30 2011-06-09 Sony Corp 固体撮像装置及び電子機器
JP2012147169A (ja) 2011-01-11 2012-08-02 Renesas Electronics Corp 固体撮像装置
JP2012227889A (ja) 2011-04-22 2012-11-15 Toshiba Corp 固体撮像装置
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
KR20130062188A (ko) * 2011-12-02 2013-06-12 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11330203B2 (en) 2018-07-24 2022-05-10 Sony Semiconductor Solutions Corporation Imaging device and electronic device
US11722793B2 (en) 2018-07-24 2023-08-08 Sony Semiconductor Solutions Corporation Imaging device and electronic device

Also Published As

Publication number Publication date
US9300886B2 (en) 2016-03-29
JP2015056878A (ja) 2015-03-23
US20150077611A1 (en) 2015-03-19
KR101556469B1 (ko) 2015-10-01
CN104469198A (zh) 2015-03-25

Similar Documents

Publication Publication Date Title
KR101556469B1 (ko) 고체 촬상 장치 및 그 제어 방법
US10651213B2 (en) Solid-state image pickup device and method of driving the same
US20220320166A1 (en) Solid-state imaging device and electronic apparatus
US10536652B2 (en) Image sensors with split photodiodes
US9036067B2 (en) Solid-state imaging device including a shielding film over a floating diffusion region, fabrication method and electronic apparatus
US8314376B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US20190280027A1 (en) Image sensor and electronic device
US20140312392A1 (en) Solid-state imaging device, method of manufacturing the same, method of driving the same, and electronic apparatus
US11812170B2 (en) Solid-state imaging element and electronic device
US20230412944A1 (en) Solid-state imaging element, electronic device, and control method of solid-state imaging element

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee