KR20150026709A - Plastic organic electroluminescent device and method for fabricating the same - Google Patents

Plastic organic electroluminescent device and method for fabricating the same Download PDF

Info

Publication number
KR20150026709A
KR20150026709A KR20130149446A KR20130149446A KR20150026709A KR 20150026709 A KR20150026709 A KR 20150026709A KR 20130149446 A KR20130149446 A KR 20130149446A KR 20130149446 A KR20130149446 A KR 20130149446A KR 20150026709 A KR20150026709 A KR 20150026709A
Authority
KR
South Korea
Prior art keywords
region
electrode
layer
film
substrate
Prior art date
Application number
KR20130149446A
Other languages
Korean (ko)
Other versions
KR102223650B1 (en
Inventor
김수호
김상배
전준태
이용삼
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to US14/136,014 priority Critical patent/US9876064B2/en
Priority to JP2013264002A priority patent/JP5964807B2/en
Priority to CN201310757250.5A priority patent/CN104425550B/en
Publication of KR20150026709A publication Critical patent/KR20150026709A/en
Priority to US15/848,549 priority patent/US10541288B2/en
Priority to US16/708,659 priority patent/US11164928B2/en
Application granted granted Critical
Publication of KR102223650B1 publication Critical patent/KR102223650B1/en
Priority to US17/495,867 priority patent/US11818924B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/868Arrangements for polarized light emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Abstract

The present invention relates to a plastic organic electroluminescent device and a manufacturing method thereof. The disclosed invention includes a substrate on which a display region including a plurality of pixel regions and a non-display region including a pad region outside the display region are defined, a plurality of thin film transistors which are formed on each pixel region of the substrate, an interlayer dielectric layer and a passivation layer which are formed on the substrate including the thin film transistor, at least one line hole pattern which is formed on the interlayer dielectric layer or the passivation layer located on the non-display region, a planarization layer which is formed on the passivation layer, a first electrode which is formed on each pixel region of the planarization layer and is connected to a drain electrode of the thin film transistor, a pixel defining layer which is formed on the non-display region and around each pixel region of the substrate including the first electrode, an organic light emitting layer which is separately formed at each pixel region on the first electrode, and a second electrode which is formed on the whole side of the display region of the organic light emitting layer.

Description

플라스틱 유기전계 발광장치 및 그 제조방법{PLASTIC ORGANIC ELECTROLUMINESCENT DEVICE AND METHOD FOR FABRICATING THE SAME} BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a plastic organic electroluminescent device,

본 발명은 유기전계 발광장치(Organic Electroluminescent Device, 이하 "OLED"라 칭함)에 관한 것으로서, 보다 구체적으로는 유기전계 발광장치 제조시에 크랙이 많이 발생하는 표시영역의 외곽에 위치하는 패드영역 또는 이 패드영역을 포함한 비표시 영역에 라인 홀을 형성하여 단차부를 둠으로써 크랙의 발생을 최소화할 수 있는 플라스틱 유기전계 발광장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an organic electroluminescent device (hereinafter, referred to as " OLED "), and more particularly to an organic electroluminescent device having a pad region located outside the display region, The present invention relates to a plastic organic electroluminescent device capable of minimizing the occurrence of cracks by forming line holes in a non-display area including a pad area and forming a stepped section, and a method of manufacturing the same.

평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.An organic electroluminescent device, which is one of flat panel displays (FPDs), has high luminance and low operating voltage characteristics. In addition, since it is a self-emitting type that emits light by itself, it has a large contrast ratio, can realize an ultra-thin display, has a sphere of a moving image with a response time of several microseconds (μs), has no limitation of a viewing angle, And it is driven with a low voltage of 5 to 15 V of direct current, so that it is easy to manufacture and design a driving circuit.

또한, 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.In addition, the fabrication process of the organic electroluminescent device is very simple because it is a deposition process and an encapsulation process.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인 수를 곱한 것만큼의 순간 휘도를 내야만 한다.An organic electroluminescent device having such characteristics is largely divided into a passive matrix type and a matrix type. In the passive matrix type, a scan line and a signal line cross each other to form a matrix type device. In order to drive the scanning lines in order to drive the scanning lines sequentially, it is necessary to obtain the instantaneous luminance as much as the average luminance multiplied by the number of lines in order to obtain the required average luminance.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.However, in the active matrix method, a thin film transistor (TFT), which is a switching element for turning on / off a pixel region, is disposed for each pixel region, and a driving thin film transistor A power supply line, and an organic light emitting diode, and is formed for each pixel region.

이때, 상기 구동 박막트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.At this time, the first electrode connected to the driving thin film transistor is turned on / off in units of a pixel region, and the second electrode facing the first electrode serves as a common electrode, Thereby forming the organic electroluminescent diode.

이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.In the active matrix method having such a characteristic, the voltage applied to the pixel region is charged in the storage capacitor Cst, and power is applied until the next frame signal is applied. Thus, Continue to run during the screen.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.Accordingly, since the same luminance is exhibited even when a low current is applied, an active matrix type organic electroluminescent device is mainly used since it has advantages of low power consumption, high definition and large size.

이러한 관점에서, 종래기술에 따른 유기전계 발광장치에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.From this point of view, the organic electroluminescent device according to the prior art will be described with reference to FIGS. 1 and 2. FIG.

도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 평면도이다. 1 is a plan view schematically showing an organic electroluminescent device according to the prior art.

도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광장치의 개략적인 단면도이다.FIG. 2 is a cross-sectional view taken along the line II-II in FIG. 1, and is a schematic cross-sectional view of an organic electroluminescent device according to the prior art.

도 1을 참조하면, 종래기술에 따른 유기전계 발광장치(10)는 기판(미도시)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역를 구비한 비표시영역(미도시)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.1, a display area AA is defined in a substrate (not shown), and a non-display area (not shown) having a pad area outside the display area AA A plurality of pixel regions (not shown) are defined in the display region AA and defined as regions captured by a gate line (not shown) and a data line (not shown) Power wiring (not shown) is provided in parallel with the data wiring (not shown).

여기서, 상기 다수의 각 화소영역(미도시)에는 스위칭 박막트랜지스터(미도시, STr) 및 구동 박막트랜지스터(미도시, DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr)와 연결되어 있다.A switching thin film transistor (not shown) and a driving thin film transistor (not shown) are formed in each of the plurality of pixel regions (not shown), and are connected to the driving thin film transistor DTr.

종래기술에 따른 유기전계 발광장치(10)는 구동 박막트랜지스터(DTr)와 유기전계 발광소자(E)가 형성된 기판(미도시; 도 2의 11 참조)이 보호필름(미도시; 도 2의 47 참조)에 의해 인캡슐레이션화(encapsulation)되어 있다.The organic electroluminescent device 10 according to the related art has a structure in which a substrate (not shown in FIG. 2, not shown) on which the driving thin film transistor DTr and the organic electroluminescent device E are formed is bonded to a protective film ). ≪ / RTI >

종래기술에 따른 유기전계 발광장치를 구체적으로 설명하면, 도 2에 도시된 바와 같이, 기판(11)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역 (AA) 외측으로 패드영역(PD)를 포함하는 비표시영역(미도시)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.2, a display region AA is defined on a substrate 11, and a pad region PD is formed outside the display region AA. In this case, (Not shown) is defined. The display area AA is defined with a plurality of pixel regions (not shown) defined by a gate wiring (not shown) and a data wiring (not shown) And power wiring lines (not shown) are provided in parallel with the data lines (not shown).

여기서, 상기 유리 재질의 기판(11) 상에는 폴리이미드층(15)이 형성되어 있으며, 상기 폴리이미드층(15)와 기판(11) 사이에는 희생층(13)이 형성되어 있다.A polyimide layer 15 is formed on the glass substrate 11 and a sacrificial layer 13 is formed between the polyimide layer 15 and the substrate 11.

상기 폴리이미드층(15) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(미도시)이 형성되어 있다. A buffer layer (not shown) made of silicon oxide (SiO 2 ) or silicon nitride (SiN x), which is an inorganic insulating material, is formed on the polyimide layer 15.

또한, 상기 버퍼층(미도시) 상부의 표시영역(AA) 내의 각 화소영역에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널 영역(19a) 그리고 상기 채널 영역 (19a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(19b) 및 드레인 영역(19c)으로 구성된 활성층(19)이 형성되어 있다.Each pixel region in the display region AA above the buffer layer (not shown) is made of pure polysilicon corresponding to the driving region (not shown) and the switching region (not shown), respectively. An active layer 19 including a source region 19b and a drain region 19c doped with a high concentration of impurities is formed on both sides of the channel region 19a.

상기 활성층(19)을 포함한 버퍼층(미도시) 상에는 게이트 절연막(21)이 형성되어 있으며, 상기 게이트 절연막(21) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 활성층(19)의 채널 영역(19a)에 대응하여 게이트 전극(23)이 형성되어 있다.A gate insulating film 21 is formed on a buffer layer (not shown) including the active layer 19. Over the gate insulating film 21, A gate electrode 23 is formed corresponding to the channel region 19a of the gate electrode 19.

또한, 상기 게이트 절연막(21) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(23)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. The gate insulating film 21 is connected to the gate electrode 23 formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown).

한편, 상기 게이트 전극(23)과 게이트 배선(미도시) 상부의 표시영역 전면에 는 층간 절연막(25)이 형성되어 있다. 이때, 상기 층간 절연막(25)과 그 하부의 게이트 절연막(21)에는 상기 각 활성층의 채널영역(19a) 양 측면에 위치한 상기 소스영역(19b) 및 드레인 영역(19c) 각각을 노출시키는 콘택홀들(미도시)이 구비되어 있다.On the other hand, an interlayer insulating film 25 is formed on the entire surface of the display region above the gate electrode 23 and the gate wiring (not shown). The gate insulating layer 21 and the interlayer insulating layer 25 are formed with contact holes for exposing the source region 19b and the drain region 19c on both sides of the channel region 19a of each active layer, (Not shown).

또한, 상기 콘택홀(미도시)을 포함하는 상기 층간절연막(25) 상부에는 게이트 배선(미도시)과 교차하며, 상기 화소영역을 정의하며 금속물질로 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.A data line (not shown) formed of a metal material and defining the pixel region intersects a gate wiring (not shown) on the interlayer insulating film 25 including the contact hole (not shown) And power supply wiring (not shown) is formed. At this time, the power supply wiring (not shown) may be formed on the layer on which the gate wiring (not shown) is formed, that is, on the gate insulating film so as to be spaced apart from the gate wiring (not shown).

그리고, 상기 층간절연막(25) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 콘택홀(미도시)을 통해 노출된 상기 소스영역 (19b) 및 드레인 영역(19c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속 물질로 이루어진 소스전극(27a) 및 드레인전극(27b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(19)과 게이트 절연막(21) 및 게이트 전극(23)과 층간절연막(25)과 서로 이격하며 형성된 상기 소스전극 (27a) 및 드레인 전극(27b)은 구동 박막트랜지스터(미도시)를 이룬다.The source region 19b and the drain region 19c which are spaced apart from each other in the driving region (not shown) and the switching region (not shown) and exposed through the contact hole (not shown) are formed on the interlayer insulating film 25, And a source electrode 27a and a drain electrode 27b made of the same metal material as the data line (not shown) are formed. At this time, the active layer 19, the gate insulating film 21, the gate electrode 23, and the interlayer insulating film 25, which are sequentially stacked in the driving region (not shown) The electrode 27b forms a driving thin film transistor (not shown).

한편, 상기 구동 박막트랜지스터(미도시) 및 스위칭 박막트랜지스터(미도시) 위로는 상기 구동 박막트랜지스터의 드레인 전극(27b)을 노출시키는 드레인 콘택홀 (미도시)을 갖는 제1 패시베이션막(31)과 평탄화막(33)이 형성되어 있다.A first passivation film 31 having a drain contact hole (not shown) exposing the drain electrode 27b of the driving thin film transistor is formed on the driving thin film transistor (not shown) and the switching thin film transistor (not shown) A planarizing film 33 is formed.

또한, 상기 평탄화막(33) 위로는 상기 구동 박막트랜지스터(미도시)의 드레인 전극(27b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(35)이 형성되어 있다.The planarization layer 33 is formed on the first electrode 32 and the second electrode 32. The planarization layer 33 is in contact with the drain electrode 27b of the driving thin film transistor (not shown) through the drain contact hole (not shown) (35) are formed.

그리고, 상기 제1 전극(35) 위로 각 화소영역을 분리 형성하는 화소 정의막 (37)이 형성되어 있다. 이때, 상기 화소 정의막(37)는 인접하는 화소영역들 사이에 배치되어 있다. A pixel defining layer 37 is formed on the first electrode 35 to separately form pixel regions. At this time, the pixel defining layer 37 is disposed between adjacent pixel regions.

상기 화소 정의막(37)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(35) 위로는 각각 적, 녹 및 청색을 발광하는 발광층(미도시)으로 구성된 유기발광층(39)이 형성되어 있다. An organic light emitting layer 39 composed of a light emitting layer (not shown) emitting red, green and blue light is formed on the first electrode 35 in each pixel region surrounded by the pixel defining layer 37.

또한, 상기 유기발광층(39)과 상기 화소 정의막(37) 상부에는 상기 표시영역 (AA) 전면에 제2 전극(41)이 형성되어 있다. 이때, 상기 제1 전극(35)과 제2 전극 (41) 및 이들 두 전극(35, 41) 사이에 개재된 유기발광층(39)은 유기전계 발광소자(E)를 구성한다.A second electrode 41 is formed on the entire surface of the display region AA on the organic emission layer 39 and the pixel defining layer 37. At this time, the organic light emitting layer 39 interposed between the first electrode 35 and the second electrode 41 and between the two electrodes 35 and 41 constitutes the organic electroluminescent device E.

상기 제2 전극(41)을 포함한 기판 전면에는 유기막(43)이 형성되고, 그 위에는 제2 패시베이션막(45)이 형성된다.An organic layer 43 is formed on the entire surface of the substrate including the second electrode 41, and a second passivation layer 45 is formed thereon.

그리고, 상기 제2 패시베이션막(45) 상에는 상기 유기전계 발광소자(E)의 인캡슐레이션 및 상부 투습을 방지하기 위한 보호 필름(barrier film) (47)과 대향하여 위치하게 되는데, 상기 기판(11)과 보호 필름(47) 사이에는 점착제(Press Senstive Adhesive; 이하 PSA라 침함) (미도시)가 공기층 없이 상기 기판(11) 및 보호필름(47)과 완전 밀착되어 개재되어 있으며, 상기 보호필름(47) 상부에는 편광판(53)이 배치된다. 이때, 상기 패시베이션막(39), 접착제(41) 및 보호필름(47)은 페이스 씰(face seal) 구조를 이룬다. The second passivation film 45 is opposed to a barrier film 47 for preventing encapsulation and upper moisture permeation of the organic electroluminescent device E. The substrate 11 (PSA) (not shown) is completely interposed between the substrate 11 and the protective film 47 without an air layer between the protective film 47 and the protective film 47, 47) is provided with a polarizing plate (53). At this time, the passivation film 39, the adhesive 41, and the protective film 47 have a face seal structure.

이렇게 점착제(미도시)에 의해 상기 기판(11)과 보호필름(barrier film) (47)이 고정되어 패널 상태를 이룸으로써 종래기술에 따른 유기전계 발광장치(10)가 구성된다. The organic electroluminescent device 10 according to the prior art is constituted by fixing the substrate 11 and the barrier film 47 by a pressure-sensitive adhesive (not shown) to form a panel state.

상기 구성으로 이루어진 유기전계 발광장치(10)를 플라스틱 유기전계 발광장치로 만들기 위해, 먼저 상기 유기전계 발광장치(10)의 기판(11) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(11)과 폴리이미드층(15) 사이에 개재된 희생층 (13)이 열에 의해 분리되도록 하여 상기 기판(11)을 상기 유기전계 발광장치 (10)로부터 박리시킨다.The back surface of the substrate 11 of the organic electroluminescence device 10 is first cleaned and then the substrate 11 is cleaned by laser irradiation to form the organic electroluminescence device 10 having the above- And the sacrificial layer 13 interposed between the substrate 11 and the polyimide layer 15 are separated by heat so that the substrate 11 is separated from the organic electroluminescence device 10.

그 다음, 상기 분리된 유기전계 발광장치(10)의 폴리이미드층(15) 표면에 백플레이트(Back Plate; 미도시)를 라미네이션(Lamination)화하여 플라스틱 유기전계 발광장치를 형성하게 된다.Next, a back plate (not shown) is laminated on the surface of the polyimide layer 15 of the separated organic electroluminescence device 10 to form a plastic organic electroluminescence device.

그러나, 종래기술에 따른 플라스틱 유기전계 발광장치를 제조하기 위해 상기 기판(10)을 상기 유기전계 발광장치(10)로부터 박리 공정을 진행시에, 상기 유기전계 발광장치(10)를 구성하는 보호필름(47), 편광판(53) 및 박막트랜지스터부의 자체 스트레스(stress)에 의해 유기전계 발광장치(10)가 휘어지게 된다.However, when the substrate 10 is peeled off from the organic electroluminescence device 10 in order to manufacture a plastic organic electroluminescence device according to the related art, the protective film constituting the organic electroluminescence device 10 The organic electroluminescent device 10 is bent by the self-stress of the light emitting layer 47, the polarizing plate 53, and the thin film transistor portion.

도 3은 종래기술에 따른 유기전계 발광장치의 개략적인 사시도로서, 유기전계 발광장치의 패드영역으로부터의 크랙이 전달되어 유기전계 발광장치의 비틀림 (Curl) 현상이 발생한 것을 개략적으로 도시한 도면이다.FIG. 3 is a schematic perspective view of an organic electroluminescent device according to the related art, and schematically shows a phenomenon in which a crack is transferred from a pad region of an organic electroluminescent device to cause a curl phenomenon of the organic electroluminescent device.

도 3에 도시된 바와 같이, 이후에 기판(11)이 박리된 폴리이미드층(15) 표면에 백 플레이트(Back Plate; 미도시)를 라미네이션화 하는 공정 진행시에, 휘어짐 및 펴짐의 반복으로 취약 영역, 예를 들어 인쇄회로기판(FPCB)이 연결되는 패드영역 (PD)에서의 크랙(C)이 발생되어, 이 크랙(C)이 장치 내부의 박막트랜지스터부에까지 전이됨으로써 유기전계 발광장치의 불량을 초래하게 된다. 특히, 기판 제거 후 패드영역(PD)를 구성하고 있는 층들 대부분이 무기막으로 이루어져 있으며, 폴리이미드층(15)의 경우도 파손(Brittle) 정도가 커서 크랙 발생에 매우 취약한 구조이다. As shown in FIG. 3, when the back plate (not shown) is laminated on the surface of the polyimide layer 15 on which the substrate 11 is peeled off, A crack C is generated in the pad area PD to which the printed circuit board FPCB is connected and the crack C is transferred to the thin film transistor part in the device, . In particular, most of the layers constituting the pad region PD after the removal of the substrate are formed of an inorganic film, and the polyimide layer 15 is also fragile due to a large degree of brittleness.

따라서, 종래기술에 따른 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에서의 크랙(C)이 발생되어, 이 크랙(C)이 장치 내부의 박막 트랜지스터에까지 전이됨으로써 유기전계 발광장치의 불량을 초래하게 된다.Therefore, cracks C are generated in the pad region PD to which the printed circuit board (FPCB), which is a weak region, is connected due to repetition of warping and spreading at the time of manufacturing the plastic organic electroluminescent device according to the prior art, C) is transferred to the thin film transistor inside the device, resulting in defective organic electroluminescent device.

또한, 이렇게 발생하는 크랙은 이후 공정을 거치면서 성장하게 되고 패널의 신호 배선(signal line)까지 간섭을 유발하여 구동 불량 및 기타 화면 이상의 불량으로 나타나게 된다.In addition, the cracks thus generated grow through the subsequent process and cause interference to the signal line of the panel, resulting in poor driving and other defects.

본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD), 또는 이 패드영역을 포함한 비표시 영역에 위치하는 다수의 무기막 표면에 라인 홀패턴을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 플라스틱 유기전계 발광장치에 대한 데미지를 최소화할 수 있는 플라스틱 유기전계 발광장치 및 그 제조방법을 제공함에 있다. SUMMARY OF THE INVENTION The present invention has been made to solve the problems of the prior art, and it is an object of the present invention to provide a PDP in which a flexible printed circuit board (FPCB) is connected by repetition of warping and spreading in manufacturing a plastic organic electroluminescent device, Or a line hole pattern is formed on the surface of a plurality of inorganic films located in a non-display area including the pad area so as to bypass the crack path and to prevent the transition to the inside of the device, thereby minimizing the damage to the plastic organic electroluminescence device A plastic organic electroluminescent device and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명에 따른 플라스틱 유기전계 발광장치는, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판; 상기 기판상에 적층된 폴리이미드층과 버퍼층; 상기 버퍼층 상의 상기 각 화소영역에 형성된 다수의 박막트랜지스터; 상기 박막트랜지스터를 포함한 기판의 표시영역 및 비표시영역 상에 적층된 층간절연막과 패시베이션막; 상기 비표시영역에 위치하는 상기 층간 절연막 및 패시베이션막 중 적어도 하나에 형성된 적어도 하나 이상의 라인홀 패턴; 상기 페시베이션막 상에 형성된 평탄화막; 상기 평탄화막 상의 각 화소영역에 형성되고, 상기 박막트랜지스터의 드레인 전극과 연결된 제1 전극; 상기 제1 전극을 포함한 기판의 각 화소영역 주위 및 비표시영역에 형성된 화소 정의막; 상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기발광층; 상기 유기발광층 위로 상기 표시영역 전면에 형성된 제2 전극; 상기 제2 전극을 포함한 기판 전면에 형성된 하부 패시베이션막; 상기 표시영역 상의 하부 패시베이션막 상에 형성된 유기막; 상기 유기막을 포함한 제1 패시베이션막 상에 형성된 상부 패시베이션막; 상기 기판과 마주하며 배치되는 보호필름; 및 상기 보호필름 상에 부착되는 편광판을 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a plastic organic electroluminescent device comprising: a substrate defining a display region including a plurality of pixel regions and a non-display region including a pad region outside the plurality of pixel regions; A polyimide layer and a buffer layer stacked on the substrate; A plurality of thin film transistors formed in the pixel regions on the buffer layer; An interlayer insulating film and a passivation film stacked on a display region and a non-display region of the substrate including the thin film transistor; At least one line hole pattern formed on at least one of the interlayer insulating film and the passivation film located in the non-display area; A planarization film formed on the passivation film; A first electrode formed in each pixel region on the planarization film and connected to a drain electrode of the thin film transistor; A pixel defining layer formed around each pixel region and a non-display region of the substrate including the first electrode; An organic light emitting layer formed separately on the first electrode for each pixel region; A second electrode formed on the entire surface of the display region on the organic light emitting layer; A lower passivation film formed on the entire surface of the substrate including the second electrode; An organic film formed on the lower passivation film on the display region; An upper passivation film formed on the first passivation film including the organic film; A protective film disposed facing the substrate; And a polarizing plate attached on the protective film.

상기 목적을 달성하기 위한 본 발명에 따른 플라스틱 유기전계 발광장치 제조방법은, 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판을 제공하는 단계; 상기 기판상에 폴리이미드층과 버퍼층을 차례로 적층하는 단계; 상기 버퍼층 상의 상기 각 화소영역에 다수의 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터를 포함한 기판 전면에 층간 절연막 및 패시베이션막을 형성하는 단계; 상기 비표시영역에 위치하는 상기 층간 절연막 및 패시베이션막 중 적어도 하나에 적어도 하나 이상의 라인홀 패턴을 형성하는 단계; 상기 페시베이션막 상에 평탄화막을 형성하는 단계; 상기 평탄화막 상의 각 화소영역에 상기 박막트랜지스터의 드레인 전극과 연결되는 제1 전극을 형성하는 단계; 상기 제1 전극을 포함한 기판의 각 화소영역 주위에 화소 정의막을 형성하는 단계; 상기 제1 전극 위로 각 화소영역 별로 유기발광층을 형성하는 단계; 상기 유기발광층을 포함한 상기 표시영역 전면에 제2 전극을 형성하는 단계; 상기 제2 전극을 포함한 기판 전면에 하부 패시베이션막을 형성하는 단계; 상기 표시영역 상의 하부 패시베이션막 상에 유기막을 형성하는 단계; 상기 유기막을 포함한 제1 패시베이션막 상에 상부 패시베이션막을 형성하는 단계; 상기 상부 패시베이션막 상부에 보호필름과 함께 편광판을 차례로 형성하는 단계; 및 상기 기판을 폴리이미드층으로부터 박리하는 단계; 및 상기 폴리이미드층 표면에 백 플레이트를 라미네이션하는 단계를 포함하여 구성되는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a method of fabricating a plastic organic electroluminescent device, the method comprising: providing a substrate defining a display region including a plurality of pixel regions and a non-display region including a pad region outside the plurality of pixel regions; Sequentially stacking a polyimide layer and a buffer layer on the substrate; Forming a plurality of thin film transistors in each pixel region on the buffer layer; Forming an interlayer insulating film and a passivation film on the entire surface of the substrate including the thin film transistor; Forming at least one line hole pattern in at least one of the interlayer insulating film and the passivation film in the non-display area; Forming a planarization film on the passivation film; Forming a first electrode connected to a drain electrode of the thin film transistor in each pixel region on the planarization film; Forming a pixel defining layer around each pixel region of the substrate including the first electrode; Forming an organic light emitting layer for each pixel region on the first electrode; Forming a second electrode on the entire surface of the display area including the organic light emitting layer; Forming a lower passivation film on the entire surface of the substrate including the second electrode; Forming an organic film on the lower passivation film on the display area; Forming an upper passivation film on the first passivation film including the organic film; Sequentially forming a protective film and a polarizing plate on the upper passivation film; And peeling the substrate from the polyimide layer; And laminating a back plate on the surface of the polyimide layer.

본 발명에 따른 플라스틱 유기전계 발광소자 및 그 제조방법은 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD), 또는 이 패드영역을 포함한 비표시 영역에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인 홀패턴들을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 플라스틱 유기전계 발광장치에 대한 데미지를 최소화할 수 있다. The plastic organic electroluminescent device and the method of manufacturing the same according to the present invention are applicable to a pad region (PD) to which a printed circuit board (FPCB), which is a weak region, is connected due to repetition of warping and spreading at the time of manufacturing a plastic organic electroluminescent device, Hole patterns are formed on the surface of the gate insulating film, the interlayer insulating film, or the passivation film to prevent the cracks from being transferred to the inside of the device by bypassing the path of the cracks, It is possible to minimize the damage to the user.

특히, 스크라이브 라인(Scribe Line)에 인접한 위크 포인트(weak point)에 다수의 라인홀 패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical pont)인 패널 배선 크랙을 방지할 수 있다.Particularly, by forming a plurality of line-hole patterns at a weak point adjacent to a scribe line, it is possible to prevent line breakage and cracks at the weak points at the time of cracking, It is possible to prevent wiring cracking.

또한, 본 발명에 따른 플라스틱 유기전계 발광소자 및 그 제조방법은, 플렉서블 유기전계 발광장치 제조시에 패널의 패드영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Chafering Line)에 챔퍼링 커팅(trimming cutting)이 이루어지게 되는데, 상기 패드영역의 상면 및 하면 가장자리부에 상기 트리밍 라인을 둘러싸는 곡선 홀 패턴을 형성하여 절단된 트리밍 라인으로부터 크랙(Crack)이 패널 (Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 줌으로써, 상기 패드영역의 상면 및 하면 가장자리부로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.The plastic organic electroluminescent device and the method of manufacturing the same according to the present invention can be applied to a trimming line defined in upper and lower edge portions of a pad region of a panel during the manufacture of a flexible organic electroluminescent device, a curved hole pattern surrounding the trimming line is formed on the top and bottom edge portions of the pad region so as to prevent cracks from penetrating into the panel from the trimming line cut. A crack is prevented from being transmitted to the display region from the top and bottom edge portions of the pad region.

그리고, 본 발명에 따른 플라스틱 유기전계 발광소자 및 그 제조방법은, 플렉서블 유기전계 발광장치 제조시에 패드영역의 상면 및 하면 가장자리부 이외에 상기 패널의 패드영역의 반대편에 위치하는 비표시영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Trimming line)에도 챔퍼링 커팅(trimming cutting)이 이루어지게 되는데, 상기 비표시영역에 상기 패드영역의 곡선 홀 패턴으로부터 연장되어 표시영역을 둘러싸도록 라인홀 패턴을 상기 곡선 홀 패턴과 일체로 형성하여 절단된 비표시영역의 트리밍 라인으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위한 우회 단차를 형성해 줌으로써, 상기 비표시영역의 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.The plastic organic electroluminescent device and the method of manufacturing the same according to the present invention are characterized in that the upper surface and the lower edge of the pad region and the upper surface of the non-display region located on the opposite side of the pad region of the panel, A trimming line is formed on a trimming line defined in a bottom edge of the pad area. The trimming line extends from the curved hole pattern of the pad area to the non-display area, A curved hole pattern is formed integrally with the trimming line of the non-display area to form a bypass step for preventing cracks from penetrating into the panel from the trimming line of the cut non-display area, Crack) is prevented from being transmitted to the display area.

도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광장치의 개략적인 단면도이다.
도 3은 종래기술에 따른 유기전계 발광장치의 개략적인 사시도로서, 유기전계 발광장치의 패드영역으로부터의 크랙이 전달되어 유기전계 발광장치의 비틀림 (Curl) 현상이 발생한 것을 개략적으로 도시한 도면이다.
도 4는 본 발명에 따른 플라스틱 유기전계 발광장치를 개략적으로 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 플라스틱 유기전계 발광장치의 개략적인 단면도이다.
도 6은 본 발명에 따른 플라스틱 유기전계 발광장치의 패드 영역을 확대 도시한 개략적인 단면도이다.
도 7a 내지 7s는 본 발명에 따른 플라스틱 유기전계 발광장치의 제조공정 단면도들이다.
도 8은 본 발명에 따른 플라스틱 유기전계 발광장치의 개략적인 사시도이다.
도 9는 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역을 개략적으로 도시한 확대 평면도로서, 크랙이 다수의 라인홀패턴을 따라 진로가 우회되는 상태를 개략적으로 보여 주는 평면도이다.
도 10은 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역의 라인홀패턴의 다른 실시 예를 개략적으로 도시한 사시도이다.
도 11은 본 발명에 따른 플라스틱 유기전계 발광장치의 라인홀 패턴의 또 다른 실시 예를 개략적으로 도시한 사시도이다.
1 is a plan view schematically showing an organic electroluminescent device according to the prior art.
FIG. 2 is a cross-sectional view taken along a line II-II in FIG. 1, and is a schematic cross-sectional view of an organic electroluminescent device according to the prior art.
FIG. 3 is a schematic perspective view of an organic electroluminescent device according to the related art, and schematically shows a phenomenon in which a crack is transferred from a pad region of an organic electroluminescent device to cause a curl phenomenon of the organic electroluminescent device.
4 is a plan view schematically showing a plastic organic electroluminescence device according to the present invention.
Fig. 5 is a cross-sectional view taken along the line V-V in Fig. 4, and is a schematic cross-sectional view of a plastic organic electroluminescence device according to the present invention.
6 is a schematic cross-sectional view showing an enlarged view of a pad region of a plastic organic electroluminescence device according to the present invention.
7A to 7 S are cross-sectional views illustrating a manufacturing process of a plastic organic electroluminescence device according to the present invention.
8 is a schematic perspective view of a plastic organic electroluminescent device according to the present invention.
9 is an enlarged plan view schematically showing a pad region of a plastic organic electroluminescence device according to the present invention, and is a plan view schematically showing a state where a crack is bypassed along a plurality of line hole patterns.
10 is a perspective view schematically showing another embodiment of the line hole pattern of the pad region of the plastic organic electroluminescence device according to the present invention.
11 is a perspective view schematically showing another embodiment of the line hole pattern of the plastic organic electroluminescence device according to the present invention.

이하, 본 발명의 바람직한 실시 예에 따른 플라스틱 유기전계 발광장치에 대해 상세히 설명한다.Hereinafter, a plastic organic electroluminescent device according to a preferred embodiment of the present invention will be described in detail.

본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면상에 표시되더라도 가능한 동일한 부호로 표시되며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.The configuration of the present invention and the operation and effect thereof will be clearly understood through the following detailed description. Before describing the present invention in detail, the same components are denoted by the same reference numerals even if they are shown in different drawings. In the case where it is determined that the gist of the present invention may be blurred to a known configuration, do.

본 발명에 따른 플라스틱 유기전계 발광장치는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 하부 발광방식을 일례로 설명하도록 하겠다.The plastic organic electroluminescent device according to the present invention is divided into a top emission type and a bottom emission type according to the transmission direction of emitted light. I will.

본 발명의 바람직한 실시 예에 따른 플라스틱 유기전계 발광장치에 대해 첨부된 도면을 참조하여 상세히 설명한다.A plastic organic electroluminescent device according to a preferred embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4는 본 발명에 따른 플라스틱 유기전계 발광장치를 개략적으로 도시한 평면도이다. 4 is a plan view schematically showing a plastic organic electroluminescence device according to the present invention.

도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 플라스틱 유기전계 발광장치의 개략적인 단면도이다.Fig. 5 is a cross-sectional view taken along the line V-V in Fig. 4, and is a schematic cross-sectional view of a plastic organic electroluminescence device according to the present invention.

도 6은 본 발명에 따른 플라스틱 유기전계 발광장치의 패드 영역을 확대 도시한 개략적인 단면도이다.6 is a schematic cross-sectional view showing an enlarged view of a pad region of a plastic organic electroluminescence device according to the present invention.

도 4를 참조하면, 본 발명에 따른 플라스틱 유기전계 발광장치는 구동 박막트랜지스터(미도시, DTr)와 유기전계 발광소자(E)가 형성된 기판(101)이 보호필름 (151)에 의해 인캡슐레이션화(encapsulation)되어 있다.4, a plastic organic electroluminescent device according to the present invention includes a substrate 101 on which a driving thin film transistor (not shown, DTr) and an organic electroluminescent device E are formed is encapsulated by a protective film 151, It is encapsulated.

본 발명에 따른 플라스틱 유기전계 발광장치를 구체적으로 설명하면, 도 4 및 5에 도시된 바와 같이, 유리 재질의 기판(101)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.4 and 5, a display area AA is defined on a substrate 101 made of a glass material, and the outside of the display area AA A non-display area NA including a pad area PD is defined and the display area AA is provided with a plurality of gate lines (not shown) defined by gate wirings (not shown) and data wirings (not shown) (Not shown), and power wiring lines (not shown) are provided in parallel with the data lines (not shown).

여기서, 상기 유리 재질의 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플라스틱한 백 플레이트(미도시, 도 7s의 161 참조)가 라미네이션(Lamination)되는데, 상기 백 플레이트(161)는 플라스틱 유기전계 발광장치 (OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플라스틱(flexible) 유리기판이나 플라스틱 재질로 이루어진다.Here, the glass substrate 101 is peeled off after the fabrication of the organic electroluminescence device, and the back plate (not shown) of the plastic plate (not shown in FIG. 7 S) is laminated on the peeled portion. 161 is made of a flexible glass substrate or a plastic material having flexible characteristics so that the display performance can be maintained even if the plastic organic electroluminescent device OLED is bent like a paper.

또한, 상기 기판(101) 상에는 유기 물질인 폴리이미드층(Polyimide Layer; 105)이 형성되고, 상기 폴리이미드층(105) 상에는 무기 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 다수 층 구조로 이루어진 버퍼층(107)이 형성되어 있다. 이때, 상기 버퍼층(107)을 후속 공정에서 형성되는 활성층(109) 하부에 형성하는 이유는 상기 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층(109)의 특성 저하를 방지하기 위함이다.A polyimide layer 105 is formed on the substrate 101 and an inorganic insulating material such as silicon oxide (SiO 2 ) or nitride And a buffer layer 107 having a multi-layer structure made of silicon (SiNx) is formed. The reason why the buffer layer 107 is formed under the active layer 109 formed in the subsequent process is that the active layer 109 is formed by the release of alkali ions from the inside of the substrate 101 during the crystallization of the active layer 109 109) of the semiconductor device.

상기 기판(101)과 상기 폴리이미드층(105) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(103)이 형성되어 있는데, 상기 희생층 (103)은 유기전계 발광장치 제조 이후에 레이저 조사 공정을 통해 상기 기판(101)을 상기 폴리이미드층(105)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.A sacrificial layer 103 made of amorphous silicon or silicon nitride (SiNx) is formed between the substrate 101 and the polyimide layer 105. The sacrificial layer 103 is formed by a laser And serves to facilitate the peeling of the substrate 101 from the polyimide layer 105 through an irradiation process.

그리고, 상기 버퍼층(107) 상부의 표시영역(AA) 내의 각 화소영역(미도시)에는 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역(109a) 그리고 상기 채널영역 (109a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(109b) 및 드레인 영역 (109c)으로 구성된 활성층(109)이 형성되어 있다.Each pixel region (not shown) in the display region AA above the buffer layer 107 is made of pure polysilicon corresponding to a driving region (not shown) and a switching region (not shown) An active layer 109 composed of a channel region 109a constituting a channel and a source region 109b and a drain region 109c doped with impurities at high concentration on both sides of the channel region 109a is formed.

상기 활성층(109)을 포함한 버퍼층(107) 상에는 게이트 절연막(113)이 형성되어 있으며, 상기 게이트 절연막(113) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 활성층(109)의 채널영역(109a)에 대응하여 게이트 전극(115a)이 형성되어 있다. 이때, 상기 패드 영역(PD)에 위치하는 상기 게이트 절연막(113)에는 적어도 하나 이상의 라인홀패턴(Line Hole Pattern; 미도시)이 패드영역의 장변 방향, 즉 표시영역(AA)에 대향하여 형성될 수 있다.A gate insulating layer 113 is formed on the buffer layer 107 including the active layer 109. The gate insulating layer 113 is formed on the active layer (not shown) in the driving region A gate electrode 115a is formed in correspondence with the channel region 109a of the gate electrode 115a. At this time, at least one line hole pattern (not shown) is formed in the gate insulating film 113 located in the pad region PD to face the long side of the pad region, that is, the display region AA .

또한, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(115a)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(115a)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.The gate insulating layer 113 is connected to a gate electrode 115a formed in the switching region (not shown) and extends in one direction to form a gate wiring (not shown). The gate electrode 115a and the gate wiring (not shown) may be formed of a first metal material having a low resistance characteristic such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum Mo, and moly titanium (MoTi), and may have a single layer structure, or may be formed of two or more of the first metal materials to have a double layer structure or a triple layer structure. In the drawing, the gate electrode 115a and the gate wiring (not shown) have a single layer structure.

한편, 상기 게이트 전극(115a)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)이 형성되어 있다. 이때, 상기 층간 절연막(121)과 그 하부의 게이트 절연막(113)에는 상기 활성층(109)의 채널영역(109a) 양 측면에 위치한 상기 소스영역(109b) 및 드레인 영역(109c) 각 각을 노출시키는 활성층 콘택홀(미도시)이 구비되어 있다. On the other hand, the gate electrode (115a) and the gate wire insulation on the front display area of the substrate, including (not shown) material, such as an interlayer insulating film made of inorganic insulating material is silicon oxide (SiO 2) or silicon nitride (SiNx) ( 121 are formed. At this time, the source region 109b and the drain region 109c located on both side surfaces of the channel region 109a of the active layer 109 are exposed in the interlayer insulating layer 121 and the gate insulating layer 113 under the interlayer insulating layer 121 An active layer contact hole (not shown) is provided.

또한, 상기 패드영역(PD)에 위치하는 상기 층간 절연막(121)에는 적어도 하나 이상의 제1 라인홀패턴(125c)이 형성되어 있다. 이때, 상기 제1 라인홀패턴 (125c)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되어 있다.In addition, at least one first line hole pattern 125c is formed in the interlayer insulating film 121 located in the pad region PD. At this time, the first line hole pattern 125c is formed facing the long side direction of the pad region PD, that is, the display region AA.

그리고, 상기 활성층 콘택홀(미도시)을 포함하는 상기 층간 절연막(121) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하며 제2 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(113) 상에 상기 게이트 배선(미도시)과 이격되어 나란히 형성될 수도 있다.An upper portion of the interlayer insulating film 121 including the active layer contact hole (not shown) intersects the gate wiring (not shown), defines the pixel region (not shown), and a second metal material, for example, A data wire made of at least one of aluminum (Al), an aluminum alloy (AlNd), copper (Cu), a copper alloy, molybdenum (Mo), molybdenum (MoTi), chromium (Cr), titanium (Not shown), and a power supply wiring (not shown) is formed therebetween. At this time, the power supply wiring (not shown) may be formed on the layer on which the gate wiring (not shown) is formed, that is, on the gate insulating film 113 so as to be spaced apart from the gate wiring (not shown).

더욱이, 상기 층간 절연막(121) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 활성층 콘택홀(미도시)을 통해 노출된 상기 소스영역(109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 구동 박막 트랜지스터(미도시, DTr)를 구성한다.The source region 109b and the drain region 109c, which are spaced apart from each other and exposed through the active layer contact hole (not shown), are formed in respective driving regions (not shown) and switching regions (not shown) on the interlayer insulating layer 121, And a source electrode 127a and a drain electrode 127b made of the same second metal material as the data line (not shown) are formed. At this time, the active layer 109, the gate insulating film 113, the gate electrode 115a, and the interlayer insulating film 121, which are sequentially stacked in the driving region (not shown) The electrode 127b constitutes a driving thin film transistor (not shown), DTr.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인 전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Although the data line (not shown) and the source electrode 127a and the drain electrode 127b both have a single-layer structure in the figure, these components may have a double-layer structure or a triple-layer structure have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(115a)과 전기적으로 연결되어 있다.Although not shown in the figure, a switching thin film transistor (not shown) having the same layer structure as the driving thin film transistor DTr is also formed in the switching region (not shown). At this time, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor DTr, the gate wiring (not shown) and the data wiring (not shown). That is, the gate wiring (not shown) and the data wiring (not shown) are respectively connected to a gate electrode (not shown) and a source electrode (not shown) of the switching thin film transistor A drain electrode (not shown) of the TFT is electrically connected to a gate electrode 115a of the driving thin film transistor.

한편, 본 발명에 따른 유기전계 발광장치는 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 활성층(109)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터(미도시) 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입(Bottom gate type)으로도 구성될 수 있다.In the organic electroluminescent device according to the present invention, the driving thin film transistor DTr and the switching thin film transistor (not shown) have an active layer 109 of polysilicon and are formed of a top gate type However, the driving switching thin film transistor (not shown) and the switching thin film transistor (not shown) may be formed as a bottom gate type having an active layer of amorphous silicon.

상기 구동 박막트랜지스터(미도시, DTr) 및 스위칭 박막트랜지스터(미도시; STr)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor (not shown) and the switching thin film transistor (not shown) are formed of a bottom gate type, the laminated structure is separated from the active layer of the gate electrode / gate insulating film / pure amorphous silicon, And a source electrode and a drain electrode spaced apart from each other and / or an active layer made of an amorphous silicon ohmic contact layer. At this time, the gate wiring is formed to be connected to the gate electrode of the switching thin film transistor in the layer where the gate electrode is formed, and the data wiring is formed to be connected to the source electrode in the layer in which the source electrode of the switching thin film transistor is formed.

한편, 상기 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(127b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 패시베이션막(131) 및 평탄화막(133)이 적층되어 있다. 이때, 상기 층간 절연막(121)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)이 사용된다. 또한, 평탄화막(133)으로는 포토 아크릴(Photo Acryl)을 포함하는 유기 물질 군에서 선택하여 사용한다.A passivation film 131 having a drain contact hole (not shown) exposing the drain electrode 127b of the driving thin film transistor DTr is formed on the driving thin film transistor DTr and the switching thin film transistor And a planarizing film 133 are stacked. At this time, as the interlayer insulating film 121, an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiN x), which is an inorganic insulating material, is used. The planarization film 133 is selected from organic material groups including photoacid.

한편, 상기 패시베이션막(131) 중 상기 패드영역(PD)에 위치하는 부분에는 적어도 하나 이상의 제2 라인홀패턴(135b)이 형성되어 있다. 이때, 상기 제2 라인홀패턴(135b)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되어 있다. 이때, 상기 적어도 하나 이상의 제2 라인홀패턴(135b)은 그 하부의 제1 라인홀패턴(125c)와 겹쳐지거나 또는 겹쳐지지 않도록 형성될 수 있다.At least one second line hole pattern 135b is formed in a portion of the passivation film 131 located in the pad region PD. At this time, the second line hole pattern 135b is formed to face the long side of the pad region PD, that is, the display region AA. At this time, the at least one second line hole pattern 135b may be formed so as not to overlap or overlap the first line hole pattern 125c below the second line hole pattern 135b.

또한, 상기 평탄화막(133) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(127b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)이 형성되어 있다. 이때, 상기 제1 전극(137)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.The planarization layer 133 is connected to the drain electrode 127b of the driving thin film transistor DTr through the drain contact hole (not shown), and the first electrode 137 are formed. The first electrode 137 may be a transparent electrode or a reflective electrode. When the first electrode 137 is used as a transparent electrode, the first electrode 137 may be formed of ITO, IZO, ZnO, or In 2 O 3 . It is possible to form ITO, IZO, ZnO, or In 2 O 3 thereon after forming a reflective film with Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, have.

그리고, 상기 제1 전극(137) 위로는 각 화소영역의 경계 지역에는 절연물질 특히 예를 들어 벤소사이클로부텐 (BCB), 폴리 이미드 (Poly-Imide) 또는 포토아크릴 (photo acryl)로 이루어진 화소 정의막(139)이 형성되어 있다. 이때, 상기 화소 정의막(139)은 각 화소영역(미도시)을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. Above the first electrode 137, a pixel region defined by an insulating material, for example, benzocyclobutene (BCB), polyimide, or photo acryl is formed in a boundary region of each pixel region. A film 139 is formed. At this time, the pixel defining layer 139 is formed so as to overlap the rim of the first electrode 137 surrounding each pixel region (not shown), and the display region AA has a plurality of openings as a whole It is in the form of a lattice.

상기 화소 정의막(139)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위로는 각각 적, 녹 및 청색을 발광하는 유기 물질로 구성된 유기 발광층(141)이 형성되어 있다. 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.An organic light emitting layer 141 composed of an organic material emitting red, green and blue light is formed on the first electrode 137 in each pixel region surrounded by the pixel defining layer 139. A hole injection layer, a hole transporting layer, a light emitting layer (light emitting layer), and a hole transporting layer (light emitting layer) may be formed on the organic light emitting layer 141 to form a single layer of an organic light emitting material. a material layer, an electron transporting layer, and an electron injection layer.

또한, 상기 유기 발광층(141)과 상기 화소 정의막(139)을 포함한 상기 표시영역(AA) 전면에 제2 전극(143)이 형성되어 있다. 이때, 상기 제1 전극(137)과 제2 전극(143) 및 이들 두 전극(137, 141) 사이에 개재된 유기 발광층(141)은 유기전계 발광 소자(E)를 구성한다.A second electrode 143 is formed on the entire surface of the display area AA including the organic light emitting layer 141 and the pixel defining layer 139. The organic light emitting layer 141 interposed between the first electrode 137 and the second electrode 143 and the two electrodes 137 and 141 constitutes the organic electroluminescent device E.

따라서, 상기 유기전계 발광 소자(E)는 선택된 색 신호에 따라 제1 전극 (137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(143)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 137 and the second electrode 143 according to the selected color signal, the organic electroluminescent device E is turned on and the holes injected from the first electrode 137, Electrons provided from the electrode 143 are transported to the organic light emitting layer 141 to form an exciton. When the exciton transitions from the excited state to the ground state, light is emitted and emitted as visible light. At this time, the emitted light passes through the transparent second electrode 143 and exits to the outside, so that the plastic organic electroluminescent device realizes an arbitrary image.

한편, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막 (145)이 형성되어 있다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층 (141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.A lower passivation film 145 made of silicon oxide (SiO 2 ) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate including the second electrode 143. Since the second electrode 143 can not completely inhibit the moisture permeation into the organic light emitting layer 141, the lower passivation film 145 is formed on the second electrode 143, 141 can be completely suppressed.

또한, 상기 하부 패시베이션막(145) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)이 형성되어 있다. 이때, 상기 유기막(147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. An organic layer 147 made of a polymer organic material such as a polymer is formed on the display area AA on the lower passivation layer 145. As the polymer thin film constituting the organic layer 147, an olefin polymer (polyethylene, polypropylene), a polyethylene terephthalate (PET), an epoxy resin, a fluoro resin, a polysiloxane Can be used.

그리고, 상기 유기막(147)을 포함한 기판 전면에는 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)이 추가로 형성되어 있다.An insulating material, for example, silicon oxide (SiO 2 ) or silicon nitride (SiN x), which is an inorganic insulating material, is formed on the entire surface of the substrate including the organic layer 147 to prevent moisture from penetrating through the organic layer 147. ) Is further formed on the upper passivation film 149.

상기 상부 패시베이션막(149)을 포함한 기판 전면에는 상기 유기발광 소자 (E)의 인캡슐레이션을 위해 보호 필름(151)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(151) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (151)과 완전 밀착되어 개재되어 있으며, 상기 보호필름(151) 상에 편광판(153)이 배치되어 있다. A protective film 151 is positioned opposite the entire surface of the substrate including the upper passivation film 149 for encapsulation of the organic light emitting device E. The substrate 101 and the protective film 151 (Not shown) made of any of frit, organic insulating material and high molecular material which is transparent and has adhesive properties is interposed between the substrate 101 and the barrier film 151 completely without air layer And a polarizing plate 153 is disposed on the protective film 151.

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(Barrier film) (151)이 고정되어 패널 상태를 이룸으로써 본 발명에 따른 유기전계 발광장치가 구성된다. The substrate 101 and the barrier film 151 are fixed by a pressure-sensitive adhesive (not shown) to form a panel state, thereby forming an organic electroluminescent device according to the present invention.

또한, 상기 구성으로 이루어진 유기전계 발광장치를 플라스틱 유기전계 발광장치로 만들기 위해, 먼저 상기 유기전계 발광장치의 기판(101) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(101)과 폴리이미드층(105) 사이에 개재된 희생층(103)이 열에 의해 분리되도록 하여 상기 기판(101)을 상기 유기전계 발광장치 로부터 박리시킨다.In order to make the organic electroluminescent device having the above-described structure into a plastic organic electroluminescent device, first, the back surface of the substrate 101 of the organic electroluminescent device is cleaned, and then the substrate 101 and the polyimide layer The substrate 101 is separated from the organic electroluminescence device so that the sacrificial layer 103 interposed between the substrate 101 and the substrate 101 is separated by heat.

이후에, 상기 분리된 유기전계 발광장치의 폴리이미드층(105) 표면에 백플레이트(Back Plate; 미도시)를 라미네이션(Lamination)화 함으로써 플라스틱 유기전계 발광장치가 형성된다.Then, a plastic organic electroluminescence device is formed by laminating a back plate (not shown) on the surface of the polyimide layer 105 of the separated organic electroluminescence device.

이와 같이, 본 발명에 따른 플라스틱 유기전계 발광소자에 따르면, 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인 홀패턴들을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 플라스틱 유기전계 발광장치에 대한 데미지를 최소화할 수 있다. As described above, according to the plastic organic electroluminescent device according to the present invention, when the plastic organic electroluminescent device is manufactured, the flexible organic electroluminescent device is located in the pad region PD to which the printed circuit board (FPCB) Line hole patterns are formed on the surface of a plurality of inorganic films, that is, a gate insulating film, an interlayer insulating film, or a passivation film so as to bypass the crack path and prevent transition to the inside of the device, thereby minimizing damage to the plastic organic electroluminescence device.

특히, 스크라이브 라인(SL; scribe line)에 인접한 위크 포인트(weak point)에 다수의 라인홀패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical pont)인 패널 배선 크랙을 방지할 수 있다.In particular, by forming a plurality of line-hole patterns at weak points adjacent to a scribe line (SL), critical peaks can be avoided by bypassing line breakage and cracking at the weak points, It is possible to prevent the in-panel wiring cracking.

한편, 본 발명에 따른 플라스틱 유기전계 발광소자 제조방법에 대해 도 7a 내지 7s를 참조하여 설명하면 다음과 같다.A method of manufacturing a plastic organic electroluminescent device according to the present invention will now be described with reference to FIGS. 7A through 7S.

도 7a 내지 7s는 본 발명에 따른 플라스틱 유기전계 발광소자 제조방법을 개략적으로 도시한 공정 단면도들이다.7A to 7 S are process sectional views schematically showing a method of manufacturing a plastic organic electroluminescent device according to the present invention.

도 7a에 도시된 바와 같이, 표시영역(AA)과, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의된 유리 재질의 기판(101)을 준비한다. 이때, 상기 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플라스틱한 백 플레이트(미도시, 도 7s의 161 참조)가 라미네이션 (Lamination)되는데, 상기 백 플레이트(161)는 플라스틱 유기전계 발광장치 (OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플라스틱(flexible) 유리기판이나 플라스틱 재질로 이루어진다.As shown in FIG. 7A, a glass substrate 101 having a display area AA and a non-display area NA defined by a pad area PD outside the display area AA is prepared . At this time, the substrate 101 is peeled off after the fabrication of the organic electroluminescence device, and the back plate 161 is laminated with a plastic back plate (not shown in FIG. 7 S 161) The plastic organic electroluminescent device (OLED) is made of a flexible glass substrate or a plastic material having flexible characteristics so that display performance can be maintained even when the organic electroluminescent device (OLED) is bent like a paper.

그 다음, 상기 기판(101) 상에 유기 물질인 폴리이미드층(Polyimide Layer; 105)을 형성하고, 상기 폴리이미드층(105) 상에 무기 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 다수 층 구조로 이루어진 버퍼층(107)을 형성한다. 이때, 상기 버퍼층(107)을 후속 공정에서 형성되는 활성층(109) 하부에 형성하는 이유는 상기 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층 (109)의 특성 저하를 방지하기 위함이다.Next, a polyimide layer 105 is formed on the substrate 101, and an inorganic insulating material such as an inorganic insulating material such as SiO 2 (SiO 2 ) is formed on the polyimide layer 105. ) Or silicon nitride (SiN x) is formed on the buffer layer 107. The reason why the buffer layer 107 is formed under the active layer 109 formed in the subsequent process is that the active layer 109 is formed by the release of alkali ions from the inside of the substrate 101 during the crystallization of the active layer 109 109) of the semiconductor device.

상기 기판(101)과 상기 폴리이미드층(105) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(103)이 형성되어 있는데, 상기 희생층(103)은 유기전계 발광장치 제조 이후에 레이저 조사 공정을 통해 상기 기판(101)을 상기 폴리이미드층(105)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.A sacrificial layer 103 made of amorphous silicon or silicon nitride (SiNx) is formed between the substrate 101 and the polyimide layer 105. The sacrificial layer 103 is formed by a laser And serves to facilitate the peeling of the substrate 101 from the polyimide layer 105 through an irradiation process.

상부의 표시영역 (AA) 내의 각 화소영역에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역 (109a) 그리고 상기 채널영역(109a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(109b) 및 드레인 영역(109c)으로 구성된 활성층(109)을 형성한다.(Not shown) and a switching region (not shown) in each pixel region in the upper display region AA. The central portion of the pixel region includes a channel region 109a forming a channel, An active layer 109 composed of a source region 109b and a drain region 109c doped with a high concentration of impurities is formed on both sides of the channel region 109a.

그 다음, 도 7b에 도시된 바와 같이, 상기 버퍼층(107) 상에 활성층(109)을 형성한다. 이때, 상기 활성층(109)은 표시영역(AA) 내의 각 화소영역에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어진다.  Then, as shown in FIG. 7B, the active layer 109 is formed on the buffer layer 107. At this time, the active layer 109 is made of pure polysilicon in each pixel region in the display region AA corresponding to the driving region (not shown) and the switching region (not shown).

이어서, 도 7c에 도시된 바와 같이, 상기 버퍼층(미도시) 상에 제1 감광막(미도시)을 도포하고, 노광 공정 및 현상 공정을 통해 상기 제1 감광막(미도시)을 선택적으로 패터닝하여 제1 감광막패턴(111)을 형성한다.Then, as shown in FIG. 7C, a first photoresist layer (not shown) is coated on the buffer layer (not shown), and the first photoresist layer (not shown) is selectively patterned through an exposure process and a development process 1 photoresist pattern 111 is formed.

그 다음, 도 7d에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 식각 마스크로 상기 활성층(109)을 선택적으로 제거한다.Then, as shown in FIG. 7D, the active layer 109 is selectively removed using the first photoresist pattern 111 as an etching mask.

이어서, 도 7e에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 제거하고, 상기 활성층(109)을 포함한 상기 버퍼층(107) 상에 게이트 절연막(113)과 제1 금속 물질층(115)을 차례로 증착한다. 이때, 상기 제1 금속 물질층(115)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중층 또는 삼중층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트전극과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.7E, the first photoresist pattern 111 is removed, and a gate insulating layer 113 and a first metal material layer 115 are formed on the buffer layer 107 including the active layer 109. Then, Respectively. The first metal material layer 115 may be formed of a first metal material having low resistance characteristics such as aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum Titanium (MoTi), and may have a single-layer structure, or may be formed of two or more of the first metal materials to have a double layer structure or a triple layer structure. In the drawing, the gate electrode and the gate wiring (not shown) have a single-layer structure.

그 다음, 상기 제1 금속 물질층(115) 상에 제2 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(117)을 형성한다.Then, a second photoresist film (not shown) is coated on the first metal material layer 115, and then the second photoresist film (not shown) is selectively patterned through an exposure and development process to form a second photoresist pattern 117 are formed.

이어서, 도 7f에 도시된 바와 같이, 상기 제2 감광막패턴(117)을 식각 마스크로 상기 제1 금속 물질층(115)을 선택적으로 식각하여, 게이트 전극(115a)을 형성한다. 이때, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)이 형성된다. Next, as shown in FIG. 7F, the first metal material layer 115 is selectively etched using the second photoresist pattern 117 as an etching mask to form a gate electrode 115a. At this time, a gate wiring (not shown) extending in one direction is formed on the gate insulating layer 113, which is connected to the gate electrode 115a formed in the switching region (not shown).

그 다음, 상기 제2 감광막패턴(117)을 제거하고, 상기 게이트 전극(115a) 양측 아래의 활성층(109)에 불순물을 주입하여, 상기 활성층(109)의 중앙부에 채널을 이루는 채널영역(109a)과, 상기 채널영역(109a)을 기준으로 이격된 소스영역(109b) 및 드레인 영역(109c)을 형성한다.The second photoresist pattern 117 is then removed and impurities are implanted into the active layer 109 under both sides of the gate electrode 115a to form a channel region 109a in the center of the active layer 109, And a source region 109b and a drain region 109c spaced apart from each other with reference to the channel region 109a.

이어서, 도 7g에 도시된 바와 같이, 상기 게이트 전극(115a)과 게이트 배선(미도시) 위로 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)을 형성한다. Then, the said gate electrode (115a) and a gate wiring (not shown) over the display region isolated in the front material, such as a silicon oxide inorganic insulating material (SiO 2) or silicon nitride (SiNx) as shown in Figure 7g The interlayer insulating film 121 is formed.

그 다음, 상기 층간 절연막(121) 상부에 제3 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 선택적으로 패터닝하여, 제3 감광막패턴(123)을 형성한다. Next, a third photoresist layer 123 is formed by applying a third photoresist layer (not shown) on the interlayer insulating layer 121, and then selectively patterning the photoresist layer 123 through an exposure and development process.

이어서, 도 7h에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 식각 마스크로 상기 층간 절연막(121)과 그 아래의 게이트 절연막(125)을 선택적으로 식각하여 상기 활성층(109)의 소스영역(109b)과 드레인 영역(109c)을 노출시키는 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b)을 동시에 형성한다. 이때, 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b) 형성시에, 상기 층간 절연막(121) 중 패드 영역(PD)에 위치하는 부분에도 적어도 하나 이상의 라인홀패턴(Line Hole Pattern; 125c)도 함께 형성된다. 여기서, 상기 제1 라인홀패턴(125c)은 패드영역 (PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성된다.7H, the interlayer insulating layer 121 and the underlying gate insulating layer 125 are selectively etched using the third photoresist pattern 123 as an etching mask to form a source region 109 of the active layer 109, A source region contact hole 125a and a drain region contact hole 125b exposing the source region 109b and the drain region 109c are simultaneously formed. At this time, at the time of forming the source region contact hole 125a and the drain region contact hole 125b, a portion of the interlayer insulating layer 121 located in the pad region PD is also provided with at least one line hole pattern 125c ) Are also formed. Here, the first line hole pattern 125c is formed facing the long side direction of the pad region PD, that is, the display region AA.

그 다음, 도 7i에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 제거하고, 상기 제1 라인홀패턴(125c)을 포함한 층간 절연막(121) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하며 제2 금속 물질층(127)을 형성한다. 이때, 상기 제2 금속 물질층(127)은 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.Next, as shown in FIG. 7I, the third photoresist pattern 123 is removed, and a gate wiring (not shown) is formed on the interlayer insulating layer 121 including the first line hole pattern 125c , The pixel region (not shown) is defined and a second metal material layer 127 is formed. At this time, the second metal material layer 127 may be formed of one selected from the group consisting of Al, AlNd, Cu, a copper alloy, Mo, ). ≪ / RTI >

이어서, 상기 제2 금속 물질층(127) 상에 제4 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 패터닝하여 제4 감광막패턴(129)을 형성한다. Next, a fourth photosensitive film pattern 129 is formed by applying a fourth photosensitive film (not shown) on the second metal material layer 127, and then patterning through an exposure and development process.

그 다음, 도 7j에 도시된 바와 같이, 상기 제4 감광막패턴(129)을 식각 마스크로 상기 제2 금속 물질층(127)을 선택적으로 식각하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Next, as shown in FIG. 7J, the second metal material layer 127 is selectively etched using the fourth photoresist pattern 129 as an etching mask to cross the gate wiring (not shown) (Not shown) defining a region P and power supply wiring (not shown) spaced apart from the data wiring. At this time, the power supply wiring (not shown) may be formed on the layer on which the gate wiring (not shown) is formed, that is, on the gate insulating film so as to be spaced apart from the gate wiring (not shown).

또한, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(121) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며, 상기 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b)을 통해 상기 활성층(109)의 소스영역 (109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)을 동시에 형성한다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 구동 박막트랜지스터(미도시; DTr)를 구성한다.Further, at the time of forming the data line (not shown), the interlayer insulating film 121 is separated from the driving region (not shown) and the switching region (not shown), and the source region contact hole 125a and drain A source electrode 127a and a source electrode 127b which are in contact with the source region 109b and the drain region 109c of the active layer 109 through the region contact hole 125b and made of the same second metal material as the data line Drain electrodes 127b are simultaneously formed. At this time, the active layer 109, the gate insulating film 113, the gate electrode 115a, and the interlayer insulating film 121, which are sequentially stacked in the driving region (not shown) The electrode 127b constitutes a driving thin film transistor (not shown) DTr.

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Although the data line (not shown) and the source electrode 127a and the drain electrode 127b both have a single-layer structure in the figure, these components may have a double-layer structure or a triple-layer structure have.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(미도시)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터의 게이트 전극(115a)과 전기적으로 연결되어 있다.Although not shown in the figure, a switching thin film transistor (not shown) having the same stacking structure as the driving thin film transistor is also formed in the switching region (not shown). The switching thin film transistor (not shown) is electrically connected to the driving thin film transistor (not shown), the gate wiring (not shown), and the data wiring (not shown). That is, the gate wiring (not shown) and the data wiring (not shown) are respectively connected to a gate electrode (not shown) and a source electrode (not shown) of the switching thin film transistor A drain electrode (not shown) of the TFT is electrically connected to a gate electrode 115a of the driving thin film transistor.

한편, 본 발명에 따른 유기전계 발광장치는 상기 구동 박막트랜지스터(미도시) 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 활성층(109)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있다.In the organic electroluminescent device according to the present invention, the driving thin film transistor (not shown) and the switching thin film transistor (not shown) have a polysilicon active layer 109 and a top gate type The driving switching thin film transistor and the switching thin film transistor (not shown) may be formed of a bottom gate type having an active layer of amorphous silicon.

상기 구동 박막트랜지스터(미도시) 및 스위칭 박막트랜지스터(미도시)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor (not shown) and the switching thin film transistor (not shown) are formed of a bottom gate type, the laminated structure is separated from the active layer of the gate electrode / gate insulating film / pure amorphous silicon, And a source electrode and a drain electrode which are spaced apart from each other with an active layer made of a contact layer. At this time, the gate wiring is formed to be connected to the gate electrode of the switching thin film transistor in the layer where the gate electrode is formed, and the data wiring is formed to be connected to the source electrode in the layer in which the source electrode of the switching thin film transistor is formed.

이어서, 도 7k에 도시된 바와 같이, 상기 제4 감광막패턴(129)을 제거한 후, 상기 소스전극(127a) 및 드레인 전극(127b)을 포함한 기판 전면에 패시베이션막 (131)을 형성한다. 이때, 상기 패시베이션막(131)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)을 사용한다.7K, after the fourth photoresist pattern 129 is removed, a passivation film 131 is formed on the entire surface of the substrate including the source electrode 127a and the drain electrode 127b. As the passivation film 131, an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiN x), which is an inorganic insulating material, is used.

그 다음, 도 7l에 도시된 바와 같이, 상기 패시베이션막(131) 상부에 유기 물질로 이루어진 평탄화막(133)을 형성한다. 이때, 상기 유기 물질로는 절연 특성을 갖는 소수성의 유기계로서 폴리아크릴(polyacryl), 폴리이미드(polyimide), 폴리아마이드(PA), 벤조사이클로부텐(BCB) 및 페놀수지로 이루어진 군에서 선택되는 하나로 형성될 수 있다. Then, as shown in FIG. 7L, a planarization layer 133 made of an organic material is formed on the passivation layer 131. Next, as shown in FIG. The organic material may be a hydrophobic organic material having an insulating property and may be formed of one selected from the group consisting of polyacryl, polyimide, polyamide (PA), benzocyclobutene (BCB), and phenol resin .

이어서, 도 7m에 도시된 바와 같이, 상기 평탄화막(133)과 그 하부의 패시베이션막(131)을 순차적으로 식각하여 상기 드레인 전극(127b)을 노출시키는 드레인 콘택홀(135a)을 형성한다. 이때, 상기 드레인 콘택홀(135a) 형성시에, 상기 패시베이션막(131) 중 패드영역 (PD)에 위치하는 부분에도 적어도 하나 이상의 제2 라인홀패턴(Line Hole Pattern; 135b)를 함께 형성한다. 여기서, 상기 제2 라인홀패턴 (135b)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되며, 상기 층간 절연막(121)에 형성된 제1 라인홀패턴(125c)과 겹쳐지기 않거나 겹쳐지도록 형성할 수도 있다.Subsequently, as shown in FIG. 7M, the planarization film 133 and the passivation film 131 under the passivation film 131 are sequentially etched to form a drain contact hole 135a exposing the drain electrode 127b. At this time, at the time of forming the drain contact hole 135a, at least one second line hole pattern 135b is also formed in the portion of the passivation film 131 located in the pad region PD. The second line hole pattern 135b is formed to face the long side direction of the pad area PD, that is, the display area AA, and the first line hole pattern 125c formed on the interlayer insulating film 121 They may be formed so as not to overlap each other or overlap each other.

그 다음, 도 7n에 도시된 바와 같이, 상기 평탄화막(133) 상에 도전 물질층(미도시)을 증착한 후, 마스크 공정을 통해 상기 도전 물질층을 선택적으로 식각하여 상기 드레인 콘택홀(135a)을 통해 상기 박막 트랜지스터(DTr)의 드레인 전극 (127b)과 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)을 형성한다. 이때, 상기 도전 물질층(미도시)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.7N, a conductive material layer (not shown) is deposited on the planarization layer 133, and then the conductive material layer is selectively etched through a mask process to form the drain contact holes 135a The first electrode 137 is formed to be in contact with the drain electrode 127b of the thin film transistor DTr via the first electrode 137 and the second electrode 137, In this case, the conductive material layer (not shown) may be formed of a transparent electrode and a reflective electrode. When used as a transparent electrode, the conductive material layer may be formed of ITO, IZO, ZnO, or In 2 O 3 , A reflective film is formed of Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr or a compound thereof and then ITO, IZO, ZnO or In 2 O 3 is formed thereon It is possible.

이어서, 도 7o에 도시된 바와 같이, 상기 제1 전극(137) 상에 각 화소영역 의 경계지역에 예를 들어 벤소사이클로부텐(BCB), 폴리이미드 (Poly-Imide) 또는 포토아크릴(photo acryl)로 이루어진 절연 물질층(미도시)을 형성한다.Next, as shown in FIG. 7O, a first electrode 137 is formed on the boundary region of each pixel region with, for example, benzocyclobutene (BCB), polyimide, or photo acryl, (Not shown) is formed.

그 다음, 상기 절연 물질층(미도시)을 선택적으로 패터닝하여, 화소 정의막 (139)를 형성한다. 이때, 상기 화소 정의막(139)는 각 화소영역을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. Then, the insulating material layer (not shown) is selectively patterned to form a pixel defining layer 139. In this case, the pixel defining layer 139 is formed so as to overlap the rim of the first electrode 137 surrounding the pixel region, and the display region AA has a lattice shape having a plurality of openings as a whole have.

이어서, 도 7p에 도시된 바와 같이, 상기 화소 정의막(139)로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위에 각각 적, 녹 및 청색을 발광하는 유기 발광층(141)을 형성한다. 이때, 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.7P, an organic light emitting layer 141 is formed on the first electrode 137 in each pixel region surrounded by the pixel defining layer 139 to emit red, green, and blue light, respectively. Here, the organic light emitting layer 141 may be a single layer made of an organic light emitting material. Alternatively, a hole injection layer, a hole transporting layer, a light emitting layer, A light emitting layer, an emitting material layer, an electron transporting layer, and an electron injection layer.

그 다음, 도 7q에 도시된 바와 같이, 상기 유기 발광층(141)과 상기 화소 정의막(139)의 상부를 포함한 상기 표시영역(AA) 전면에 제2 전극(143)을 형성한다. 이때, 상기 제2 전극(143)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 제2 전극(143)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물이 유기층(129)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.Next, as shown in FIG. 7Q, a second electrode 143 is formed on the entire surface of the display area AA including the organic light emitting layer 141 and the upper portion of the pixel defining layer 139. When the second electrode 143 is used as a transparent electrode, the second electrode 143 is used as a cathode electrode. Therefore, a metal having a low work function, that is, Li, Ca And a transparent electrode such as ITO, IZO, ZnO, or In 2 O 3 is formed thereon by depositing LiF / Ca, LiF / Al, Al, Ag, Mg, An auxiliary electrode layer or a bus electrode line can be formed. When used as a reflective electrode, Li, Ca, LiF / Ca, LiF / Al, Al, Ag, Mg,

따라서, 유기 전계 발광 소자(E)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터의 드레인 전극 (127b)과 연결되어 이로부터 플러스 전원을 공급하는 제1 전극(137)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 제2 전극(143) 및 이들 제1 전극 (137)과 제2 전극(143)의 사이에 배치되어 발광하는 유기 발광층(141)으로 구성된다.Accordingly, the organic electroluminescent device E emits red, green, and blue light according to the current flow to display predetermined image information. The organic electroluminescent device E is connected to the drain electrode 127b of the thin film transistor, A second electrode 143 provided so as to cover all the pixels and supplying negative power, and a second electrode 143 disposed between the first electrode 137 and the second electrode 143 to emit light And an organic light emitting layer 141.

상기 제1 전극(137) 및 제2 전극(143)은 유기 발광층(141)에 의해 서로 절연되어 있으며, 상기 유기 발광층(141)에 서로 다른 극성의 전압을 가해 유기 발광층 (141)에서 발광이 이루어지게 된다.The first electrode 137 and the second electrode 143 are insulated from each other by the organic light emitting layer 141 and a voltage of different polarity is applied to the organic light emitting layer 141 to emit light in the organic light emitting layer 141 .

따라서, 이러한 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극(137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(141)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 137 and the second electrode 143 according to a selected color signal, the organic light emitting diode E is turned on and the holes injected from the first electrode 137, Electrons provided from the electrode 141 are transported to the organic light emitting layer 141 to form an exciton. When the exciton transitions from the excited state to the ground state, light is emitted and emitted as a visible light. At this time, the emitted light passes through the transparent second electrode 143 and exits to the outside, so that the plastic organic electroluminescent device realizes an arbitrary image.

이어서, 도 7r에 도시된 바와 같이, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막(145)을 형성한다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.Then, the second electrode 143, the substrate front surface of insulating material, in particular an inorganic insulating material, a silicon (SiO 2) or silicon nitride (SiNx), a lower passivation film 145 made of oxide including, as shown in Fig 7r . Since the second electrode 143 can not completely inhibit the moisture permeation into the organic light emitting layer 141, the lower passivation film 145 is formed on the second electrode 143, 141 can be completely suppressed.

그 다음, 상기 하부 패시베이션막(145) 상의 표시영역(AA) 및 비표시영역 (NA)에 스크린 인쇄(screen printing) 방법과 같은 도포 방법을 통해 폴리머 (polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)을 형성한다. 이때, 상기 유기막 (147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트 (PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산 (polysiloxane) 등이 사용될 수 있다. 상기 유기막(147)은 상기 표시영역(AA) 상에 형성된다.Next, an organic layer (not shown) made of a polymer organic material such as a polymer is applied to the display area AA and the non-display area NA on the lower passivation layer 145 through a coating method such as a screen printing method. (147). As the polymer thin film constituting the organic layer 147, an olefin polymer (polyethylene, polypropylene), a polyethylene terephthalate (PET), an epoxy resin, a fluoro resin, a polysiloxane Can be used. The organic film 147 is formed on the display area AA.

이어서, 상기 유기막(147)을 포함한 기판 전면에 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)을 추가로 형성한다.Then, an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiN x), which is an inorganic insulating material, is formed on the entire surface of the substrate including the organic film 147 to prevent moisture from penetrating through the organic film 147. The upper passivation film 149 is formed.

그 다음, 상기 상부 패시베이션막(149)을 포함한 기판 전면에 상기 유기발광 소자(E)의 인캡슐레이션을 위해 보호 필름(151)을 대향하여 위치시키게 되는데, 상기 기판(101)과 보호 필름(151) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름(151이 완전 밀착되도록 한 이후에, 상기 보호필름(151) 상부에 편광판(153)을 부착한다. Next, a protective film 151 is placed opposite to the entire surface of the substrate including the upper passivation film 149 for encapsulation of the organic light emitting device E. The substrate 101 and the protective film 151 (Not shown) made of any one of frit, organic insulating material and high molecular material having transparency and adhesive property between the substrate 101 and the protective film 151 Then, a polarizing plate 153 is attached to the upper portion of the protective film 151.

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(barrier film) (151)이 고정되어 패널 상태를 이루도록 함으로써 본 발명에 따른 유기전계 발광소자 제조공정을 완료한다.The substrate 101 and the barrier film 151 are fixed by a pressure-sensitive adhesive (not shown) to form a panel state, thereby completing the fabrication of the organic electroluminescent device according to the present invention.

이후에, 도 7s에 도시된 바와 같이, 상기 구성으로 이루어진 유기전계 발광장치를 플라스틱 유기전계 발광장치로 만들기 위해, 상기 유기전계 발광장치의 기판(101) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(101)과 폴리이미드층(105) 사이에 개재된 희생층(103)이 열에 의해 분리되도록 하여 상기 기판(101)을 상기 유기전계 발광장치로부터 박리시킨다.Then, as shown in FIG. 7S, the rear surface of the substrate 101 of the organic electroluminescent device is cleaned to make the organic electroluminescent device having the above-described structure into a plastic organic electroluminescent device, The sacrificial layer 103 interposed between the substrate 101 and the polyimide layer 105 is separated by heat so that the substrate 101 is peeled from the organic electroluminescence device.

그 다음, 상기 분리된 유기전계 발광장치의 폴리이미드층(105) 표면에 백플레이트(Back Plate; 161)를 라미네이션(Lamination)화 함으로써 본 발명에 따른 플라스틱 유기전계 발광장치 제조 공정을 완료하게 된다.Next, a back plate (161) is laminated on the surface of the polyimide layer (105) of the separated organic electroluminescence device to complete the process of manufacturing the plastic organic electroluminescence device according to the present invention.

도 8은 본 발명에 따른 플라스틱 유기전계 발광장치의 개략적인 사시도이다.8 is a schematic perspective view of a plastic organic electroluminescent device according to the present invention.

도 9는 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역을 개략적으로 도시한 확대 평면도로서, 크랙이 다수의 라인홀패턴을 따라 진로가 우회되는 상태를 개략적으로 보여 주는 평면도이다.9 is an enlarged plan view schematically showing a pad region of a plastic organic electroluminescence device according to the present invention, and is a plan view schematically showing a state where a crack is bypassed along a plurality of line hole patterns.

도 8에 도시된 바와 같이, 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB; 170)이 연결되는 패드영역 (PD)에 위치하는 다수의 무기막, 예를 들어 층간 절연막(121) 또는 패시베이션막 (131) 표면에 라인 홀패턴(125c, 135b)들을 형성하게 된다.8, a plurality of inorganic films located in a pad region PD to which a printed circuit board (FPCB) 170, which is a weak region, is connected due to repetition of warping and spreading in manufacturing a plastic organic electroluminescence device, The line hole patterns 125c and 135b are formed on the surface of the interlayer insulating film 121 or the passivation film 131, for example.

도 9에 도시된 바와 같이, 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB; 170)이 연결되는 패드영역 (PD)에 위치하는 층간 절연막(121) 또는 패시베이션막(131) 표면에 스크라이브 라인(SL)에 인접하여 라인 홀패턴(125c, 135b)들을 형성함으로써, 외부 충격시에 약한 지점(weak point)에서 흡수 및 파괴로 인해 생성되는 크랙(crack)이 전이 경로를 우회시키게 되고, 그로 인해 크랙이 표시영역 내부로 전이되는 것을 최소화시킬 수 있게 된다.9, the interlayer insulating film 121 located in the pad region PD to which the printed circuit board (FPCB) 170, which is a weak region, is connected due to repetition of deflection and spreading during the manufacture of the plastic organic electroluminescence device, Or by forming the line hole patterns 125c and 135b adjacent to the scribe line SL on the surface of the passivation film 131, cracks generated due to absorption and destruction at weak points at the time of external impact, The transition path is bypassed, thereby minimizing the transition of the crack into the display region.

한편, 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역에 마련되는 라인홀패턴의 다른 실시 예에 대해 도 10을 참조하여 개략적으로 설명하면 다음과 같다.Meanwhile, another embodiment of the line hole pattern provided in the pad region of the plastic organic electroluminescence device according to the present invention will be described in brief with reference to FIG.

도 10은 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역의 라인홀패턴의 다른 실시 예를 개략적으로 도시한 사시도이다. 10 is a perspective view schematically showing another embodiment of the line hole pattern of the pad region of the plastic organic electroluminescence device according to the present invention.

본 발명에 따른 플라스틱 유기전계 발광장치는, 적용 분야에 따라 필요에 의해 플라스틱 유기전계 발광장치에 별도의 부재, 예를 들어 카메라 또는 기타 부재들이 배치될 수 있는데, 이러한 경우에 표시영역(AA)에는 이러한 부재들을 배치할 수 없기 때문에 패드영역(PD)을 이용하게 된다. 이때, 상기 패드영역(PD)의 일부 지역에 이들 카메라 또는 기타 구성 요소들이 배치되어야 하기 때문에, 그만큼 패드영역(PD)의 면적을 줄여 설계해야 하는 경우가 발생하게 된다.In the plastic organic electroluminescent device according to the present invention, a separate member, for example, a camera or other members may be disposed in the plastic organic electroluminescent device, if necessary, depending on the application field. In this case, Since these members can not be arranged, the pad region PD is used. At this time, since these cameras or other components must be disposed in a part of the pad area PD, the area of the pad area PD needs to be reduced accordingly.

이렇게 되면, 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역(PD)의 면적이 줄어들게 됨으로 인해, 상기 패드영역(PD)에 형성되는 라인홀패턴 형태도 변경해야 된다. As a result, the area of the pad region PD of the plastic organic electroluminescence device according to the present invention is reduced, so that the shape of the line hole pattern formed in the pad region PD must be changed.

이때, 본 발명의 다른 실시 예에 따른 제1, 2 라인홀패턴(225, 235)은 도 5에 도시된 본 발명의 제1 실시 예의 게이트 절연막(113), 층간 절연막(121) 및 패시베이션막(131)에 형성되는 경우와 동일한 경우를 예로 들어 설명한다.The first and second line hole patterns 225 and 235 according to another embodiment of the present invention may be formed by patterning the gate insulating film 113, the interlayer insulating film 121, and the passivation film 131 in the same manner as in the first embodiment.

즉, 상기 제1 라인홀패턴(225)은 층간 절연막(미도시, 121)에 형성되는 경우이고, 상기 제2 라인홀패턴(235)은 패시베이션막(미도시, 도 5의 131 참조)에 형성되는 경우를 예로 들어 설명한다.That is, the first line hole pattern 225 is formed in an interlayer insulating film (not shown) 121, and the second line hole pattern 235 is formed in a passivation film (not shown in FIG. As shown in FIG.

도 10을 참조하면, 본 발명에 따른 플라스틱 유기전계 발광장치(200)는 기판 (미도시)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있다. 10, a display area AA is defined in a substrate (not shown), and a pad area PD is formed outside the display area AA A non-display area NA is defined.

상기 패드영역(PD)과 인접하여 비표시영역(NA)의 양측 가장자리부에는 카메라 또는 기타 부재들이 배치될 수 있는 별도의 공간부(240)가 마련되어 있다. 이때, 상기 패드영역(PD)은 본 발명의 제1 실시 예의 경우보다 작은 면적을 갖게 되고, 그로 인해 상기 패드영역(PD)에 위치하는 층간 절연막(미도시) 또는 패시베이션막(미도시)에 형성되는 제1, 2 라인홀 패턴(225, 235) 형태도 변경되게 된다.A separate space 240 in which the camera or other members can be disposed is provided at both side edges of the non-display area NA adjacent to the pad area PD. At this time, the pad region PD has a smaller area than that of the first embodiment of the present invention, thereby forming an interlayer insulating film (not shown) or a passivation film (not shown) located in the pad region PD The shape of the first and second line hole patterns 225 and 235 is also changed.

여기서, 상기 제1, 2 라인홀 패턴(225, 235) 각각은 중앙영역은 직선부 (225a, 235a)와 절곡부(225b, 235b)로 구성되는데, 상기 직선부(225a, 225a)는 상기 제1, 2 라인홀패턴(225, 235)의 중앙영역에 해당되고, 상기 절곡부(225b, 235b)는 상기 제1, 2 라인홀 패턴(225, 235)의 양 측단 영역에 해당된다. Each of the first and second line hole patterns 225 and 235 includes a straight line portion 225a and a straight line portion 225b and a bent portion 235b. And the bent portions 225b and 235b correspond to the both side end regions of the first and second line hole patterns 225 and 235. The bent portions 225b and 235b correspond to the center regions of the first and second line hole patterns 225 and 235,

따라서, 본 발명은 필요에 의해 패드영역(PD)의 면적이 작아지는 것을 감안하여 제1 , 2 라인홀 패턴(225, 235)의 양측 단 영역에 절곡부(225b)를 형성해 줌으로써 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 발생하는 충격 등에 의한 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 플라스틱 유기전계 발광장치에 대한 데미지를 최소화할 수 있다. Accordingly, in consideration of the reduction in the area of the pad region PD as required, the present invention can provide a plastic organic electroluminescence (EL) device by forming a bent portion 225b in both side end regions of the first and second line hole patterns 225 and 235, It is possible to minimize the damage to the plastic organic electroluminescence device by preventing the crack from being caused to pass through the crack due to the impact caused by repetition of bending and spreading during the manufacture of the device and preventing the transition to the inside of the device.

이와 같이, 본 발명에 따른 플라스틱 유기전계 발광장치 및 제조방법에 따르면, 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인홀 패턴을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 플라스틱 유기전계 발광장치에 대한 데미지를 최소화할 수 있다. As described above, according to the plastic organic electroluminescent device and the method for manufacturing the plastic organic electroluminescent device according to the present invention, the pad area PD to which the printed circuit board (FPCB), which is a weak region, is connected due to repetition of warping and spreading, A line hole pattern is formed on the surface of the gate insulating film, the interlayer insulating film, or the passivation film to bypass the crack path to prevent the transition to the inside of the device, thereby minimizing the damage to the plastic organic electroluminescence device have.

특히, 스크라이브 라인(SL; Scribe line)에 인접한 위크 포인트(weak point)에 라인홀패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical pont)인 패널 배선 크랙을 방지할 수 있다.Particularly, by forming a line-hole pattern at a weak point adjacent to a scribe line (SL), it is possible to prevent line breakage and cracks at the weak point at the time of cracking, It is possible to prevent wiring cracking.

또 한편, 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역에 마련되는 라인홀패턴의 또 다른 실시 예에 대해 도 11을 참조하여 개략적으로 설명하면 다음과 같다.In addition, another embodiment of the line hole pattern provided in the pad region of the plastic organic electroluminescence device according to the present invention will be schematically described with reference to FIG.

도 11은 본 발명에 따른 플라스틱 유기전계 발광장치의 패드영역의 라인홀패턴의 또 다른 실시 예를 개략적으로 도시한 사시도이다. 11 is a perspective view schematically showing another embodiment of the line hole pattern of the pad region of the plastic organic electroluminescence device according to the present invention.

본 발명의 또 다른 실시 예에 따른 크랙 방지홀 패턴(325)은 도 5에 도시된 본 발명의 제1 실시 예의 게이트절연막(113), 층간 절연막(121) 및 패시베이션막 (131) 중 적어도 어느 하나에 형성되는 경우와 동일한 경우를 예로 들어 설명한다. 여기서, 상기 크랙 방지홀 패턴(325)은 층간 절연막(미도시, 121)에 형성되는 경우를 예로 들어 설명하기로 한다.The crack preventing hole pattern 325 according to another embodiment of the present invention may be formed on at least one of the gate insulating film 113, the interlayer insulating film 121, and the passivation film 131 of the first embodiment of the present invention shown in FIG. And the case where it is the same as the case in which it is formed in the case of FIG. Here, the case where the crack prevention hole pattern 325 is formed in an interlayer insulating film (not shown) 121 will be described as an example.

도 11을 참조하면, 본 발명에 따른 플라스틱 유기전계 발광장치(300)는 기판 (미도시)에 표시영역(AA)와, 상기 표시영역(AA) 외곽으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있으며, 상기 비표시영역(NA)의 외측으로는 스크라이브 라인(SL; Scribe Line)이 형성되어 있으며, 상기 패드영역(PD)의 상면 및 하면 가장자리부에 제1 트리밍 라인(CL1; trimming Line)이 정의되어 있으며, 상기 패드영역(PD)의 반대편에 위치하는 비표시영역(NA)의 상면 및 하면 가장자리부에 제2 트리밍 라인(CL2; trimming Line)이 정의되어 있다.11, a plastic organic electroluminescent device 300 according to the present invention includes a display region AA and a non-display region (not shown) including a pad region PD outside the display region AA A scribe line SL is formed outside the non-display area NA and a first trimming line SL is formed on an upper surface and a lower edge of the pad area PD, A trimming line CL1 is defined and a second trimming line CL2 is defined on the top and bottom edge portions of the non-display area NA located on the opposite side of the pad region PD.

이때, 상기 플렉서블 유기전계 발광장치(300) 제조시에 패널의 패드영역(PD)의 상면 및 하면 가장자리부에 정의된 제1 트리밍 라인(CL1), 및 상기 패드영역 (PD)의 반대편에 위치하는 비표시영역(NA)의 상면 및 하면 가장자리부에 정의된 제2 트리밍 라인(CL2)에 챔퍼링 커팅(trimming cutting)이 이루어지게 된다.The first trimming line CL1 defined on the upper and lower edge portions of the pad region PD of the panel during manufacture of the flexible organic electroluminescence device 300 and the first trimming line CL2 located on the opposite side of the pad region PD A trimming cutting is performed on the second trimming line CL2 defined in the upper and lower edge portions of the non-display area NA.

도 11을 참조하면, 상기 패드영역(PD)의 상면 및 하면 가장자리부에는 상기 제1 트리밍 라인(CL1)을 둘러싸는 제1 홀 패턴(325a)이 형성되어 있다. 상기 제1 홀 패턴(325a)은 곡선 형태 또는 직선 형태로 형성할 수도 있다. Referring to FIG. 11, a first hole pattern 325a surrounding the first trimming line CL1 is formed on the top and bottom edge portions of the pad region PD. The first hole pattern 325a may be formed in a curved shape or a linear shape.

이때, 상기 제1 홀 패턴(325a)은 상기 트리밍 라인으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 주게 된다. At this time, the first hole pattern 325a forms a bypass step to prevent cracks from penetrating into the panel from the trimming line.

따라서, 상기 제1 홀 패턴(325a)은 상기 제1 트리밍 라인(CL1)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위한 우회 단차를 형성해 주기 때문에, 상기 패드영역(PD)의 상면 및 하면 가장자리부의 제1 트리밍 라인 (CL1)으로부터 크랙(Crack)이 표시영역(AA)으로 전달되는 것이 방지된다.Therefore, the first hole pattern 325a forms a detour step for preventing cracks from penetrating into the panel from the first trimming line CL1. Therefore, The cracks are prevented from being transmitted from the first trimming line CL1 of the upper and lower edge portions of the display region AA to the display region AA.

또한, 도 11을 참조하면, 상기 표시영역(AA)의 외곽에 위치하는 비표시영역 (NA)에는 상기 패드영역(PD)의 제1 홀 패턴(325a)으로부터 연장되어 상기 표시영역 (AA)을 둘러싸도록 제2 홀 패턴(325b)이 상기 제1 홀 패턴(325a)과 일체로 형성되어 크랙 방지홀 패턴(325)을 구성하고 있다. 이때, 상기 제2 홀 패턴(325b)은 직선 형태로 형성된다. 상기 제2 홀 패턴(325b)은 상기 비표시영역(NA)의 제2 트리밍 라인(CL2)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 준다.11, a non-display area NA located outside the display area AA may extend from the first hole pattern 325a of the pad area PD to define the display area AA The second hole pattern 325b is integrally formed with the first hole pattern 325a so as to form a crack prevention hole pattern 325. [ At this time, the second hole pattern 325b is formed in a straight line shape. The second hole pattern 325b forms a detour step to prevent cracks from penetrating into the panel from the second trimming line CL2 of the non-display area NA.

따라서, 상기 제2 홀 패턴(325b)은 상기 비표시영역(NA)의 제2 트리밍 라인 (CL2)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 줌으로써, 상기 비표시영역의 트리밍 라인으로부터 크랙 (Crack)이 표시영역으로 전달되는 것이 방지된다.Accordingly, the second hole pattern 325b forms a detour step to prevent cracks from penetrating into the panel from the second trimming line CL2 of the non-display area NA, A crack is prevented from being transmitted from the trimming line of the non-display area to the display area.

이상에서와 같이, 본 발명에 따른 플라스틱 유기전계 발광장치 및 제조방법은 패드영역의 상면 및 하면 가장자리부에 형성된 상기 제1 트리밍 라인을 둘러싸는 제1 홀 패턴과, 이 제1 홀 패턴으로부터 연장되어 표시영역을 둘러싸도록 형성된 제2 홀 패턴을 일체로 형성하여 크랙 방지홀 패턴을 구성함으로써, 상기 패드영역의 상면 및 하면 가장자리부의 제1 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지될 뿐만 아니라, 상기 비표시영역의 제2 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.As described above, the plastic organic electroluminescent device and the manufacturing method according to the present invention include a first hole pattern surrounding the first trimming line formed on the top and bottom edge portions of the pad region, and a second hole pattern extending from the first hole pattern A crack prevention hole pattern is formed by integrally forming a second hole pattern formed so as to surround the display region so that cracks are prevented from being transmitted from the first trimming line of the upper and lower edge portions of the pad region to the display region In addition, cracks are prevented from being transmitted from the second trimming line of the non-display area to the display area.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.It will be understood by those skilled in the art that the present invention may be embodied in other specific forms without departing from the spirit or essential characteristics thereof.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is defined by the appended claims rather than the detailed description and all changes or modifications derived from the meaning and scope of the claims and their equivalents are to be construed as being included within the scope of the present invention do.

101: 기판 103: 희생층
105: 폴리이미드층 107: 버퍼층
109: 활성층 113: 게이트 절연막 115a: 게이트 전극 121: 층간 절연막
125c: 제1 라인홀패턴 127a: 소스전극
127b: 드레인 전극 131: 패시베이션막 133: 평탄화막 135a: 드레인 콘택홀
135b: 제2 라인홀패턴 137: 제1 전극
139: 화소 정의막 141: 유기 발광층
143: 제2 전극 145: 하부 패시베이션막
147: 유기막 149: 상부 패시베이션막
151: 보호필름 153: 편광판
161: 백 플레이트(Back Plate)
101: substrate 103: sacrificial layer
105: polyimide layer 107: buffer layer
109: active layer 113: gate insulating film 115a: gate electrode 121: interlayer insulating film
125c: first line hole pattern 127a: source electrode
127b: drain electrode 131: passivation film 133: planarization film 135a: drain contact hole
135b: second line hole pattern 137: first electrode
139: pixel defining layer 141: organic light emitting layer
143: second electrode 145: lower passivation film
147: organic film 149: upper passivation film
151: protective film 153: polarizer
161: Back Plate

Claims (15)

다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판;
상기 기판상의 상기 각 화소영역에 형성된 다수의 박막 트랜지스터;
상기 박막 트랜지스터를 포함한 기판의 표시영역 및 비표시영역 상에 적층된 층간 절연막 및 패시베이션막;
상기 비표시영역에 위치하는 상기 층간 절연막 및 패시베이션막 중 적어도 하나에 형성된 적어도 하나 이상의 라인홀 패턴;
상기 페시베이션막 상에 형성된 평탄화막;
상기 평탄화막 상의 각 화소영역에 형성되고, 상기 박막트랜지스터의 드레인 전극과 연결된 제1 전극;
상기 제1 전극을 포함한 기판의 각 화소영역 주위 및 비표시영역에 형성된 화소 정의막;
상기 제1 전극 위로 각 화소영역 별로 분리 형성된 유기발광층; 및
상기 유기발광층 위로 상기 표시영역 전면에 형성된 제2 전극을 포함하여 구성되는 플라스틱 유기전계 발광장치.
A substrate on which a display region including a plurality of pixel regions and a non-display region including a pad region on the outer side of the display region are defined;
A plurality of thin film transistors formed in the pixel regions on the substrate;
An interlayer insulating film and a passivation film stacked on a display region and a non-display region of the substrate including the thin film transistor;
At least one line hole pattern formed on at least one of the interlayer insulating film and the passivation film located in the non-display area;
A planarization film formed on the passivation film;
A first electrode formed in each pixel region on the planarization film and connected to a drain electrode of the thin film transistor;
A pixel defining layer formed around each pixel region and a non-display region of the substrate including the first electrode;
An organic light emitting layer formed separately on the first electrode for each pixel region; And
And a second electrode formed on the entire surface of the display region on the organic light emitting layer.
제1항에 있어서, 상기 제2 전극을 포함한 기판 전면에 형성된 하부 패시베이션막과; 상기 표시영역 상의 하부 패시베이션막 상에 형성된 유기막; 상기 유기막을 포함한 제1 패시베이션막 상에 형성된 상부 패시베이션막; 상기 기판과 마주하며 배치되는 보호필름; 및 상기 보호필름 상에 부착되는 편광판을 더 포함하는 것을 특징으로 하는 플라스틱 유기전계 발광장치.The plasma display panel of claim 1, further comprising: a lower passivation film formed on the entire surface of the substrate including the second electrode; An organic film formed on the lower passivation film on the display region; An upper passivation film formed on the first passivation film including the organic film; A protective film disposed facing the substrate; And a polarizer attached to the protective film. ≪ RTI ID = 0.0 > 11. < / RTI > 제1항에 있어서, 상기 기판은 유연한 특성을 갖는 플라스틱 유리기판이나 플라스틱 재질로 이루어진 것을 특징으로 하는 플라스틱 유기전계 발광장치.The plastic organic electroluminescent device according to claim 1, wherein the substrate is made of a plastic glass substrate or a plastic material having flexibility. 제1항에 있어서, 상기 층간 절연막 및 패시베이션막에 형성되는 상기 적어도 하나 이상의 라인홀패턴은 서로 오버랩되거나 또는 오버랩되지 않는 것을 특징으로 하는 플라스틱 유기전계 발광장치.The plastic organic electroluminescent device according to claim 1, wherein the at least one or more line hole patterns formed in the interlayer insulating film and the passivation film do not overlap or overlap with each other. 제1항에 있어서, 상기 라인홀 패턴은 상기 비표시영역의 패드영역에 형성되거나, 상기 패드영역과 상기 표시영역의 외곽에 위치하는 비표시영역에 일체로 형성된 것을 특징으로 하는 플라스틱 유기전계 발광장치.2. The plastic organic electroluminescence device according to claim 1, wherein the line-hole pattern is formed in a pad region of the non-display region or is formed integrally with the pad region and a non-display region located outside the display region . 제1항에 있어서, 상기 게이트 절연막의 패드영역에도 적어도 하나 이상의 라인홀패턴이 형성되는 것을 특징으로 하는 플라스틱 유기전계 발광장치.The plastic organic electroluminescent device according to claim 1, wherein at least one line hole pattern is formed in a pad region of the gate insulating film. 제5항에 있어서, 상기 비표시영역의 패드영역에 형성되는 라인홀 패턴은 상기 패드영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Trimming line)을 둘러 싸도록 형성된 곡선 홀 패턴인 것을 특징으로 하는 플라스틱 유기전계 발광장치.The display device according to claim 5, wherein the line hole pattern formed in the pad region of the non-display region is a curved line hole pattern formed so as to surround a trimming line defined in upper and lower edge portions of the pad region, A plastic organic electroluminescent device. 제5항에 있어서, 상기 패드영역 뿐만 아니라 상기 표시영역의 외곽에 위치하는 비표시영역에 일체로 형성된 라인홀 패턴은, 상기 패드영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Trimming line)을 둘러 싸도록 형성된 곡선 홀 패턴과, 상기 곡선 홀 패턴으로부터 연장되어 상기 표시영역의 외곽의 비표시영역에 상기 표시영역을 감싸도록 형성된 직선 홀 패턴이 일체로 구성된 크랙 방지홀 패턴인 것을 특징으로 하는 플라스틱 유기전계 발광장치.6. The touch panel of claim 5, wherein the line-hole pattern formed integrally with the non-display area located at the outer periphery of the display area as well as the pad area includes a trimming line defined in the top and bottom edge parts of the pad area, And a linear hole pattern extending from the curved hole pattern and surrounding the display area in a non-display area of an outer periphery of the display area, the crack preventing hole pattern being formed integrally with the plastic Organic electroluminescent device. 다수의 화소영역을 포함하는 표시영역과 이의 외측으로 패드영역을 포함하는 비표시영역이 정의된 기판을 제공하는 단계;
상기 기판상의 각 화소영역에 다수의 박막트랜지스터를 형성하는 단계;
상기 박막트랜지스터를 포함한 기판 전면에 층간 절연막 및 패시베이션막을 적층하는 단계;
상기 비표시영역에 위치하는 상기 층간 절연막 및 패시베이션막 중 적어도 하나에 적어도 하나 이상의 라인홀 패턴을 형성하는 단계;
상기 페시베이션막 상에 평탄화막을 형성하는 단계;
상기 평탄화막 상의 각 화소영역에 상기 박막트랜지스터의 드레인 전극과 연결되는 제1 전극을 형성하는 단계;
상기 제1 전극을 포함한 기판의 각 화소영역 주위에 화소 정의막을 형성하는 단계;
상기 제1 전극 위로 각 화소영역 별로 유기발광층을 형성하는 단계; 및
상기 유기발광층을 포함한 상기 표시영역 전면에 제2 전극을 형성하는 단계를 포함하여 구성되는 플라스틱 유기전계 발광장치 제조방법.
Providing a substrate on which a display area including a plurality of pixel areas and a non-display area including a pad area on the outside of the display area are defined;
Forming a plurality of thin film transistors in each pixel region on the substrate;
Stacking an interlayer insulating film and a passivation film on the entire surface of the substrate including the thin film transistor;
Forming at least one line hole pattern in at least one of the interlayer insulating film and the passivation film in the non-display area;
Forming a planarization film on the passivation film;
Forming a first electrode connected to a drain electrode of the thin film transistor in each pixel region on the planarization film;
Forming a pixel defining layer around each pixel region of the substrate including the first electrode;
Forming an organic light emitting layer for each pixel region on the first electrode; And
And forming a second electrode on the entire surface of the display region including the organic light emitting layer.
제9항에 있어서, 상기 유기발광층을 포함한 상기 표시영역 전면에 제2 전극을 형성하는 단계 이후에,
상기 제2 전극을 포함한 기판 전면에 하부 패시베이션막을 형성하는 단계;
상기 표시영역 상의 하부 패시베이션막 상에 유기막을 형성하는 단계;
상기 유기막을 포함한 제1 패시베이션막 상에 상부 패시베이션막을 형성하는 단계;
상기 상부 패시베이션막 상부에 보호필름과 함께 편광판을 차례로 형성하는 단계;
상기 기판을 박리하는 단계; 및
상기 기판이 박리된 부분에 백 플레이트를 라미네이션하는 단계를 더 포함하는 것을 특징으로 하는 플라스틱 유기전계 발광장치 제조방법.
The method as claimed in claim 9, wherein after forming the second electrode on the entire surface of the display region including the organic light emitting layer,
Forming a lower passivation film on the entire surface of the substrate including the second electrode;
Forming an organic film on the lower passivation film on the display area;
Forming an upper passivation film on the first passivation film including the organic film;
Sequentially forming a protective film and a polarizing plate on the upper passivation film;
Peeling the substrate; And
Further comprising the step of: laminating a back plate to a portion where the substrate is peeled off.
제9항에 있어서, 상기 층간 절연막 및 패시베이션막에 형성되는 상기 적어도 하나 이상의 라인홀패턴은 서로 오버랩되거나 또는 오버랩되지 않는 것을 특징으로 하는 플라스틱 유기전계 발광장치 제조방법.10. The method of claim 9, wherein the at least one or more line hole patterns formed in the interlayer insulating layer and the passivation layer overlap or do not overlap with each other. 제9항에 있어서, 상기 라인홀 패턴은 상기 비표시영역의 패드영역에 형성되거나, 상기 패드영역과 상기 표시영역의 외곽에 위치하는 비표시영역에 형성된 것을 특징으로 하는 플라스틱 유기전계 발광장치 제조방법.10. The method of manufacturing a plastic organic electroluminescence device according to claim 9, wherein the line-hole pattern is formed in a pad region of the non-display region or in a non-display region located in the pad region and an outline of the display region . 제9항에 있어서, 상기 게이트 절연막의 패드영역에도 적어도 하나 이상의 라인홀패턴이 형성되는 것을 특징으로 하는 플라스틱 유기전계 발광장치 제조방법.10. The method of claim 9, wherein at least one line-hole pattern is formed in a pad region of the gate insulating layer. 제12항에 있어서, 상기 비표시영역의 패드영역에 형성되는 라인홀 패턴은 상기 패드영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인 (trimming line)을 둘러 싸도록 형성된 곡선 홀 패턴인 것을 특징으로 하는 플라스틱 유기전계 발광장치 제조방법.13. The display device of claim 12, wherein the line hole pattern formed in the pad region of the non-display region is a curved line hole pattern formed to surround a trimming line defined in the upper and lower edge portions of the pad region, Gt; < / RTI > 제12항에 있어서, 상기 패드영역 뿐만 아니라 상기 표시영역의 외곽에 위치하는 비표시영역에 일체로 형성된 라인홀 패턴은, 상기 패드영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Trimming line)을 둘러 싸도록 형성된 곡선 홀 패턴과 상기 곡선 홀 패턴으로부터 연장되어 상기 표시영역의 외곽의 비표시영역에 상기 표시영역을 감싸도록 형성된 직선 홀 패턴이 일체로 구성된 크랙 방지홀 패턴인 것을 특징으로 하는 플라스틱 유기전계 발광장치 제조방법.13. The display device of claim 12, wherein the line-hole pattern formed integrally with the non-display area located at the periphery of the display area as well as the pad area includes a trimming line defined in the top and bottom edge parts of the pad area, And a linear hole pattern extending from the curved hole pattern and surrounding the display area in a non-display area of an outer periphery of the display area are integrally formed. A method of manufacturing an electroluminescent device.
KR1020130149446A 2013-08-30 2013-12-03 Electroluminescent display device and method for fabricating the same KR102223650B1 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US14/136,014 US9876064B2 (en) 2013-08-30 2013-12-20 Flexible organic electroluminescent device and method for fabricating the same
JP2013264002A JP5964807B2 (en) 2013-08-30 2013-12-20 Flexible organic electroluminescent device and manufacturing method thereof
CN201310757250.5A CN104425550B (en) 2013-08-30 2013-12-24 Flexible organic electro-luminescence device and its manufacturing method
US15/848,549 US10541288B2 (en) 2013-08-30 2017-12-20 Flexible organic electroluminescent device and method for fabricating the same
US16/708,659 US11164928B2 (en) 2013-08-30 2019-12-10 Flexible organic electroluminescent device and method for fabricating the same
US17/495,867 US11818924B2 (en) 2013-08-30 2021-10-07 Flexible organic electroluminescent device and method for fabricating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20130104342 2013-08-30
KR1020130104342 2013-08-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020210026445A Division KR20210025567A (en) 2013-08-30 2021-02-26 Electroluminescent display device

Publications (2)

Publication Number Publication Date
KR20150026709A true KR20150026709A (en) 2015-03-11
KR102223650B1 KR102223650B1 (en) 2021-03-05

Family

ID=53022583

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020130149446A KR102223650B1 (en) 2013-08-30 2013-12-03 Electroluminescent display device and method for fabricating the same
KR1020210026445A KR20210025567A (en) 2013-08-30 2021-02-26 Electroluminescent display device
KR1020220139642A KR102652822B1 (en) 2013-08-30 2022-10-26 Electroluminescent display device

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020210026445A KR20210025567A (en) 2013-08-30 2021-02-26 Electroluminescent display device
KR1020220139642A KR102652822B1 (en) 2013-08-30 2022-10-26 Electroluminescent display device

Country Status (1)

Country Link
KR (3) KR102223650B1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170065051A (en) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 Display Device And Method For manufacturing Of The Same
KR20180016681A (en) * 2016-08-04 2018-02-19 삼성디스플레이 주식회사 Flexible display device and manufacturing method thereof
KR20180036898A (en) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 Edge Bending Organic Light Emitting Diode Display
KR20180098363A (en) * 2016-02-29 2018-09-03 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. Thin film transistor, manufacturing method therefor, display panel and display device
CN109671741A (en) * 2017-10-16 2019-04-23 三星显示有限公司 Show equipment
KR20190064104A (en) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 Organic light emitting display device
US10680200B2 (en) 2016-07-13 2020-06-09 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US10725353B2 (en) 2016-09-13 2020-07-28 Samsung Display Co., Ltd. Display device
US10856420B2 (en) 2015-12-28 2020-12-01 Samsung Display Co., Ltd. Flexible substrate and flexible display device including the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237065A (en) * 2000-02-25 2001-08-31 Toppan Printing Co Ltd Macromolecular el element and manufacturing method of the same
KR100399072B1 (en) * 2001-05-03 2003-09-26 주식회사 하이닉스반도체 Method for fabricating ferroelectric memory device
KR20050049999A (en) * 2003-11-24 2005-05-27 삼성에스디아이 주식회사 Organic light-emitting display device
KR100709221B1 (en) * 2005-08-18 2007-04-18 삼성에스디아이 주식회사 Flexible Display Device
JP2007179813A (en) * 2005-12-27 2007-07-12 Casio Comput Co Ltd Display device and its manufacturing method
KR100871551B1 (en) * 2007-11-06 2008-12-01 주식회사 동부하이텍 Semiconductor device and method for manufacturing thereof
KR20100001130A (en) * 2008-06-26 2010-01-06 주식회사 하이닉스반도체 Method for manufacturing semiconductor device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006054111A (en) * 2004-08-12 2006-02-23 Sony Corp Display device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237065A (en) * 2000-02-25 2001-08-31 Toppan Printing Co Ltd Macromolecular el element and manufacturing method of the same
KR100399072B1 (en) * 2001-05-03 2003-09-26 주식회사 하이닉스반도체 Method for fabricating ferroelectric memory device
KR20050049999A (en) * 2003-11-24 2005-05-27 삼성에스디아이 주식회사 Organic light-emitting display device
KR100709221B1 (en) * 2005-08-18 2007-04-18 삼성에스디아이 주식회사 Flexible Display Device
JP2007179813A (en) * 2005-12-27 2007-07-12 Casio Comput Co Ltd Display device and its manufacturing method
KR100871551B1 (en) * 2007-11-06 2008-12-01 주식회사 동부하이텍 Semiconductor device and method for manufacturing thereof
KR20100001130A (en) * 2008-06-26 2010-01-06 주식회사 하이닉스반도체 Method for manufacturing semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170065051A (en) * 2015-12-02 2017-06-13 엘지디스플레이 주식회사 Display Device And Method For manufacturing Of The Same
US10856420B2 (en) 2015-12-28 2020-12-01 Samsung Display Co., Ltd. Flexible substrate and flexible display device including the same
KR20180098363A (en) * 2016-02-29 2018-09-03 쿤산 뉴 플랫 패널 디스플레이 테크놀로지 센터 씨오., 엘티디. Thin film transistor, manufacturing method therefor, display panel and display device
US10424667B2 (en) 2016-02-29 2019-09-24 Kunshan New Flat Panel Display Technology Center Co., Ltd. Thin film transistor with a protective layer, and manufacturing method therefor, display panel and display apparatus
US10680200B2 (en) 2016-07-13 2020-06-09 Samsung Display Co., Ltd. Display device and manufacturing method thereof
US11678504B2 (en) 2016-07-13 2023-06-13 Samsung Display Co., Ltd. Display device and manufacturing method thereof
KR20180016681A (en) * 2016-08-04 2018-02-19 삼성디스플레이 주식회사 Flexible display device and manufacturing method thereof
US10725353B2 (en) 2016-09-13 2020-07-28 Samsung Display Co., Ltd. Display device
KR20180036898A (en) * 2016-09-30 2018-04-10 엘지디스플레이 주식회사 Edge Bending Organic Light Emitting Diode Display
CN109671741A (en) * 2017-10-16 2019-04-23 三星显示有限公司 Show equipment
CN109671741B (en) * 2017-10-16 2023-07-14 三星显示有限公司 Display apparatus
KR20190064104A (en) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 Organic light emitting display device

Also Published As

Publication number Publication date
KR20220151137A (en) 2022-11-14
KR102652822B1 (en) 2024-04-02
KR20210025567A (en) 2021-03-09
KR102223650B1 (en) 2021-03-05

Similar Documents

Publication Publication Date Title
US11164928B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102652822B1 (en) Electroluminescent display device
KR101994227B1 (en) Organic light emitting diode device and method for fabricating the same
KR101967600B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102050434B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101978783B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101267529B1 (en) Method of fabricating flexible organic electro luminescent device
KR102009802B1 (en) Flexible type organic light emitting diode device and fabricating method thereof
KR101575168B1 (en) Top emission type organic electro luminescent device and method of fabricating the same
KR102139677B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101927334B1 (en) Organic electro luminescence device and method for fabricating the same
KR101980760B1 (en) Organic light-emitting diode display device and fabrication method of the same
KR102016070B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR20170080224A (en) Organic electroluminescent device and method for fabricating the same
KR102167046B1 (en) Display apparatus
KR102100656B1 (en) Organic light emitting display device and method of fabricating thereof
KR102320187B1 (en) Organic light emitting display device and method for manufacturing thereof
KR102591727B1 (en) Electrostatic protection diode and organic light emitting display device including electrostatic protection structure
KR20140084603A (en) Dual sided emission type Organic electro luminescent device
KR101956227B1 (en) Flexible organic electroluminescent device
KR101992903B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR20150002119A (en) Organic electro luminescent device and method of fabricating the same
KR20130018007A (en) Method of fabricating organic light emitting diodes
KR102109661B1 (en) Fabricating Method Of Organic Light Emitting Diode Display

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right