KR102652822B1 - Electroluminescent display device - Google Patents

Electroluminescent display device Download PDF

Info

Publication number
KR102652822B1
KR102652822B1 KR1020220139642A KR20220139642A KR102652822B1 KR 102652822 B1 KR102652822 B1 KR 102652822B1 KR 1020220139642 A KR1020220139642 A KR 1020220139642A KR 20220139642 A KR20220139642 A KR 20220139642A KR 102652822 B1 KR102652822 B1 KR 102652822B1
Authority
KR
South Korea
Prior art keywords
layer
area
display area
crack prevention
display device
Prior art date
Application number
KR1020220139642A
Other languages
Korean (ko)
Other versions
KR20220151137A (en
Inventor
김수호
김상배
전준태
이용삼
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Publication of KR20220151137A publication Critical patent/KR20220151137A/en
Application granted granted Critical
Publication of KR102652822B1 publication Critical patent/KR102652822B1/en

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/124Insulating layers formed between TFT elements and OLED elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/81Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • H10K50/82Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/84Passivation; Containers; Encapsulations
    • H10K50/844Encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/868Arrangements for polarized light emission
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/122Pixel-defining structures or layers, e.g. banks
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/123Connection of the pixel electrodes to the thin film transistors [TFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)

Abstract

본 발명은 전계 발광 표시 장치에 관한 것으로, 전계 발광 표시장치는 비표시영역에 위치하는 복수의 절연막 중 적어도 하나의 절연막에 형성된 적어도 하나의 크랙 방지 홀을 포함하고, 적어도 하나의 크랙 방지 홀 아래에 위치하는 하부 절연막과, 적어도 하나의 크랙 방지 홀 위에 위치하는 상부 절연막이 적어도 하나의 크랙 방지 홀을 통해 컨택한다.The present invention relates to an electroluminescence display device, wherein the electroluminescence display device includes at least one crack prevention hole formed in at least one insulating film among a plurality of insulating films located in a non-display area, and below the at least one crack prevention hole. A lower insulating film positioned over the at least one crack prevention hole and an upper insulating film positioned over the at least one crack prevention hole contact each other through the at least one crack prevention hole.

Description

전계 발광 표시 장치{ELECTROLUMINESCENT DISPLAY DEVICE}Electroluminescent display device {ELECTROLUMINESCENT DISPLAY DEVICE}

본 발명은 전계 발광 표시 장치(Electroluminescent Display Device)에 관한 것으로서, 보다 구체적으로는 표시 장치의 제조시에 크랙이 많이 발생하는 표시영역의 외곽에 위치하는 패드영역 또는 이 패드영역을 포함한 비표시 영역에 라인 홀을 형성하여 단차부를 둠으로써 크랙의 발생을 최소화할 수 있는 전계 발광 표시 장치에 관한 것이다.The present invention relates to an electroluminescent display device. More specifically, the present invention relates to an electroluminescent display device, and more specifically, to a pad area located outside a display area where cracks frequently occur during the manufacture of a display device, or to a non-display area including the pad area. It relates to an electroluminescent display device that can minimize the occurrence of cracks by forming line holes and providing stepped portions.

평판 디스플레이(FPD: Flat Panel Display) 중 하나인 유기전계 발광소자는 높은 휘도와 낮은 동작 전압 특성을 갖는다. 또한, 스스로 빛을 내는 자체 발광형이기 때문에 명암 대비(contrast ratio)가 크고, 초박형 디스플레이의 구현이 가능하며, 응답시간이 수 마이크로 초(μs) 정도로 동화상 구형이 쉽고, 시야각의 제한이 없으며, 저온에서도 안정적이고, 직류 5 내지 15 V의 낮은 전압으로 구동하므로 구동회로의 제작 및 설계가 용이하다.Organic electroluminescent devices, one of the flat panel displays (FPD), have high brightness and low operating voltage characteristics. In addition, since it is a self-luminous type that emits light on its own, it has a high contrast ratio, enables the implementation of an ultra-thin display, has a response time of several microseconds (μs), makes it easy to spherical a moving image, has no viewing angle limitations, and has low temperature. It is stable and operates at a low voltage of 5 to 15 V DC, making it easy to manufacture and design the driving circuit.

또한, 상기 유기전계 발광소자의 제조공정은 증착(Deposition) 및 인캡슐레이션(encapsulation) 장비가 전부라고 할 수 있기 때문에 제조 공정이 매우 단순하다.In addition, the manufacturing process of the organic electroluminescent device is very simple because it can be said to consist entirely of deposition and encapsulation equipment.

이러한 특성을 갖는 유기전계 발광소자는 크게 패시브 매트릭스 타입과 매트릭스 타입으로 나뉘어지는데, 패시브 매트릭스 방식에서는 주사선(scan line)과 신호선(signal line)이 교차하면서 매트릭스 형태로 소자를 구성하며, 각각의 픽셀을 구동하기 위하여 주사선을 시간에 따라 순차적으로 구동하므로, 요구되는 평균 휘도를 나타내기 위해서는 평균 휘도에 라인 수를 곱한 것만큼의 순간 휘도를 내야만 한다.Organic electroluminescent devices with these characteristics are largely divided into passive matrix type and matrix type. In the passive matrix method, the device is formed in a matrix form with scan lines and signal lines intersecting, and each pixel is Since the scanning lines are driven sequentially according to time, in order to display the required average luminance, an instantaneous luminance equal to the average luminance multiplied by the number of lines must be produced.

그러나, 액티브 매트릭스 방식에서는, 화소영역을 온(on)/오프(off)하는 스위칭 소자인 박막트랜지스터(Thin Film Transistor; TFT)가 각 화소영역별로 위치하고, 이러한 스위칭 박막트랜지스터와 연결되며 구동 박막트랜지스터가 전원배선 및 유기전계 발광 다이오드와 연결되며, 각 화소영역별로 형성되고 있다.However, in the active matrix method, a thin film transistor (TFT), which is a switching element that turns the pixel area on/off, is located in each pixel area, and is connected to this switching thin film transistor and a driving thin film transistor. It is connected to the power wiring and organic light emitting diode, and is formed for each pixel area.

이때, 상기 구동 박막트랜지스터와 연결된 제1 전극은 화소영역 단위로 온(on)/오프(off)되고, 상기 제1 전극과 대향하는 제2 전극은 공통전극의 역할을 함으로써 이들 두 전극 사이에 개재된 유기 발광층과 더불어 상기 유기전계 발광 다이오드를 이룬다.At this time, the first electrode connected to the driving thin film transistor is turned on/off in units of pixel areas, and the second electrode facing the first electrode acts as a common electrode and is interposed between these two electrodes. Together with the organic light-emitting layer, it forms the organic electroluminescent diode.

이러한 특징을 갖는 액티브 매트릭스 방식에서는 화소영역에 인가되는 전압이 스토리지 커패시터(Cst)에 충전되어 있어, 그 다음 프레임(frame) 신호가 인가될 때까지 전원을 인가해 주도록 함으로써, 주사선 수에 관계없이 한 화면동안 계속해서 구동한다.In the active matrix method with these characteristics, the voltage applied to the pixel area is charged in the storage capacitor (Cst), allowing power to be applied until the next frame signal is applied, regardless of the number of scanning lines. It continues to run during the screen.

따라서, 낮은 전류를 인가하더라도 동일한 휘도를 나타내므로 저소비전력, 고정세, 대형화가 가능한 장점을 가지므로 최근에는 액티브 매트릭스 타입의 유기전계 발광소자가 주로 이용되고 있다.Therefore, since it shows the same luminance even when a low current is applied, it has the advantages of low power consumption, high definition, and large size, so recently, active matrix type organic electroluminescent devices have been mainly used.

이러한 관점에서, 종래기술에 따른 유기전계 발광장치에 대해 도 1 및 2를 참조하여 설명하면 다음과 같다.From this perspective, the organic electroluminescent device according to the prior art will be described with reference to FIGS. 1 and 2 as follows.

도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 평면도이다. Figure 1 is a plan view schematically showing an organic electroluminescence device according to the prior art.

도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광장치의 개략적인 단면도이다.FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, and is a schematic cross-sectional view of an organic electroluminescence device according to the prior art.

도 1을 참조하면, 종래기술에 따른 유기전계 발광장치(10)는 기판(미도시)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역를 구비한 비표시영역(미도시)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Referring to FIG. 1, the organic electroluminescent device 10 according to the prior art has a display area (AA) defined on a substrate (not shown), and a non-display area (AA) having a pad area outside the display area (AA). (not shown) is defined, and the display area (AA) is provided with a plurality of pixel areas (not shown) defined as areas captured by gate wires (not shown) and data wires (not shown). Power wiring (not shown) is provided in parallel with the data wiring (not shown).

여기서, 상기 다수의 각 화소영역(미도시)에는 스위칭 박막트랜지스터(미도시, STr) 및 구동 박막트랜지스터(미도시, DTr)가 형성되어 있고, 상기 구동 박막트랜지스터(DTr)와 연결되어 있다.Here, a switching thin film transistor (STr, not shown) and a driving thin film transistor (DTr, not shown) are formed in each of the plurality of pixel areas (not shown), and are connected to the driving thin film transistor (DTr).

종래기술에 따른 유기전계 발광장치(10)는 구동 박막트랜지스터(DTr)와 유기전계 발광소자(E)가 형성된 기판(미도시; 도 2의 11 참조)이 보호필름(미도시; 도 2의 47 참조)에 의해 인캡슐레이션화(encapsulation)되어 있다.The organic electroluminescent device 10 according to the prior art includes a substrate (not shown; see 11 in FIG. 2) on which the driving thin film transistor (DTr) and the organic electroluminescent element (E) are formed, and a protective film (not shown; see 47 in FIG. 2). It is encapsulated by reference).

종래기술에 따른 유기전계 발광장치를 구체적으로 설명하면, 도 2에 도시된 바와 같이, 기판(11)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역 (AA) 외측으로 패드영역(PD)를 포함하는 비표시영역(미도시)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Describing the organic electroluminescent device according to the prior art in detail, as shown in FIG. 2, a display area (AA) is defined on the substrate 11, and a pad area (PD) is formed outside the display area (AA). A non-display area (not shown) is defined including, and the display area (AA) includes a plurality of pixel areas (not shown) defined as areas captured by gate wires (not shown) and data wires (not shown). ) is provided, and a power wire (not shown) is provided in parallel with the data wire (not shown).

여기서, 상기 유리 재질의 기판(11) 상에는 폴리이미드층(15)이 형성되어 있으며, 상기 폴리이미드층(15)와 기판(11) 사이에는 희생층(13)이 형성되어 있다.Here, a polyimide layer 15 is formed on the glass substrate 11, and a sacrificial layer 13 is formed between the polyimide layer 15 and the substrate 11.

상기 폴리이미드층(15) 상에는 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 버퍼층(17)이 형성되어 있다. A buffer layer 17 made of an insulating material, such as silicon oxide (SiO2) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the polyimide layer 15.

또한, 상기 버퍼층(17) 상부의 표시영역(AA) 내의 각 화소영역에는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널 영역(19a) 그리고 상기 채널 영역 (19a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(19b) 및 드레인 영역(19c)으로 구성된 활성층(19)이 형성되어 있다.In addition, each pixel area in the display area (AA) above the buffer layer 17 is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), and the central part forms a channel. An active layer 19 consisting of a channel region 19a and a source region 19b and a drain region 19c doped with a high concentration of impurities is formed on both sides of the channel region 19a.

상기 활성층(19)을 포함한 버퍼층(17) 상에는 게이트 절연막(21)이 형성되어 있으며, 상기 게이트 절연막(21) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 활성층(19)의 채널 영역(19a)에 대응하여 게이트 전극(23)이 형성되어 있다.A gate insulating film 21 is formed on the buffer layer 17 including the active layer 19, and above the gate insulating film 21 in the driving region (not shown) and switching region (not shown), each of the active layers ( A gate electrode 23 is formed corresponding to the channel region 19a of 19).

또한, 상기 게이트 절연막(21) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(23)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. Additionally, a gate wiring (not shown) is formed on the gate insulating film 21, which is connected to the gate electrode 23 formed in the switching region (not shown) and extends in one direction.

한편, 상기 게이트 전극(23)과 게이트 배선(미도시) 상부의 표시영역 전면에 는 층간 절연막(25)이 형성되어 있다. 이때, 상기 층간 절연막(25)과 그 하부의 게이트 절연막(21)에는 상기 각 활성층의 채널영역(19a) 양 측면에 위치한 상기 소스영역(19b) 및 드레인 영역(19c) 각각을 노출시키는 콘택홀들이 구비되어 있다.Meanwhile, an interlayer insulating film 25 is formed on the entire display area above the gate electrode 23 and the gate wiring (not shown). At this time, the interlayer insulating film 25 and the gate insulating film 21 below it have contact holes exposing each of the source region 19b and the drain region 19c located on both sides of the channel region 19a of each active layer. It is provided.

또한, 상기 콘택홀을 포함하는 상기 층간절연막(25) 상부에는 게이트 배선(미도시)과 교차하며, 상기 화소영역을 정의하며 금속물질로 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.In addition, on the upper part of the interlayer insulating film 25 including the contact hole, there is a data wire (not shown) that intersects the gate wire (not shown), defines the pixel area, and is made of a metal material, and a power wire (not shown) is spaced apart from this. (not shown) has been formed. At this time, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on the layer where the gate wiring (not shown) is formed, that is, on the gate insulating film.

그리고, 상기 층간절연막(25) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 콘택홀(미도시)을 통해 노출된 상기 소스영역 (19b) 및 드레인 영역(19c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 금속 물질로 이루어진 소스전극(27a) 및 드레인전극(27b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(19)과 게이트 절연막(21) 및 게이트 전극(23)과 층간절연막(25)과 서로 이격하며 형성된 상기 소스전극 (27a) 및 드레인 전극(27b)은 구동 박막트랜지스터를 이룬다.In addition, the source region 19b and the drain region 19c are spaced apart from each other in each of the driving region (not shown) and switching region (not shown) above the interlayer insulating film 25 and are exposed through the contact hole (not shown). ) and a source electrode (27a) and a drain electrode (27b) made of the same metal material as the data wire (not shown) are formed. At this time, the source electrode 27a and the drain formed to be spaced apart from the active layer 19, the gate insulating film 21, the gate electrode 23, and the interlayer insulating film 25 sequentially stacked in the driving area (not shown). The electrode 27b forms a driving thin film transistor.

한편, 상기 구동 박막트랜지스터 및 스위칭 박막트랜지스터(미도시) 위로는 상기 구동 박막트랜지스터의 드레인 전극(27b)을 노출시키는 드레인 콘택홀 (미도시)을 갖는 제1 패시베이션막(31)과 평탄화막(33)이 형성되어 있다.Meanwhile, above the driving thin film transistor and the switching thin film transistor (not shown), a first passivation film 31 and a planarization film 33 having a drain contact hole (not shown) exposing the drain electrode 27b of the driving thin film transistor. ) is formed.

또한, 상기 평탄화막(33) 위로는 상기 구동 박막트랜지스터의 드레인 전극(27b)과 상기 드레인 콘택홀을 통해 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(35)이 형성되어 있다.In addition, a first electrode 35 is formed on the planarization film 33, which contacts the drain electrode 27b of the driving thin film transistor through the drain contact hole and has a separate shape for each pixel region.

그리고, 상기 제1 전극(35) 위로 각 화소영역을 분리 형성하는 화소 정의막 (37)이 형성되어 있다. 이때, 상기 화소 정의막(37)는 인접하는 화소영역들 사이에 배치되어 있다. Additionally, a pixel defining layer 37 is formed on the first electrode 35 to separate each pixel region. At this time, the pixel defining layer 37 is disposed between adjacent pixel areas.

상기 화소 정의막(37)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(35) 위로는 각각 적, 녹 및 청색을 발광하는 발광층(미도시)으로 구성된 유기발광층(39)이 형성되어 있다. An organic light-emitting layer 39 composed of light-emitting layers (not shown) that emit red, green, and blue light is formed on the first electrode 35 in each pixel area surrounded by the pixel defining layer 37.

또한, 상기 유기발광층(39)과 상기 화소 정의막(37) 상부에는 상기 표시영역 (AA) 전면에 제2 전극(41)이 형성되어 있다. 이때, 상기 제1 전극(35)과 제2 전극 (41) 및 이들 두 전극(35, 41) 사이에 개재된 유기발광층(39)은 유기전계 발광소자(E)를 구성한다.In addition, a second electrode 41 is formed on the organic light emitting layer 39 and the pixel defining layer 37 in the entire display area (AA). At this time, the first electrode 35 and the second electrode 41 and the organic light-emitting layer 39 interposed between these two electrodes 35 and 41 constitute an organic electroluminescent device (E).

상기 제2 전극(41)을 포함한 기판 전면에는 유기막(43)이 형성되고, 그 위에는 제2 패시베이션막(45)이 형성된다.An organic layer 43 is formed on the entire surface of the substrate including the second electrode 41, and a second passivation layer 45 is formed on it.

그리고, 상기 제2 패시베이션막(45) 상에는 상기 유기전계 발광소자(E)의 인캡슐레이션 및 상부 투습을 방지하기 위한 보호 필름(barrier film) (47)과 대향하여 위치하게 되는데, 상기 기판(11)과 보호 필름(47) 사이에는 점착제(Press Sensitive Adhesive; 이하 PSA라 침함) (미도시)가 공기층 없이 상기 기판(11) 및 보호필름(47)과 완전 밀착되어 개재되어 있으며, 상기 보호필름(47) 상부에는 편광판(53)이 배치된다. 이때, 상기 패시베이션막(39), 접착제(41) 및 보호필름(47)은 페이스 씰(face seal) 구조를 이룬다. And, on the second passivation film 45, it is located opposite to a barrier film 47 to prevent encapsulation of the organic electroluminescent device (E) and upper moisture permeation, and the substrate 11 ) and the protective film 47, an adhesive (Press Sensitive Adhesive; hereinafter referred to as PSA) (not shown) is interposed in complete contact with the substrate 11 and the protective film 47 without an air layer, and the protective film ( 47) A polarizing plate 53 is disposed at the top. At this time, the passivation film 39, adhesive 41, and protective film 47 form a face seal structure.

이렇게 점착제(미도시)에 의해 상기 기판(11)과 보호필름(barrier film) (47)이 고정되어 패널 상태를 이룸으로써 종래기술에 따른 유기전계 발광장치(10)가 구성된다. In this way, the substrate 11 and the barrier film 47 are fixed with an adhesive (not shown) to form a panel, thereby forming the organic electroluminescence device 10 according to the prior art.

상기 구성으로 이루어진 유기전계 발광장치(10)를 플라스틱 유기전계 발광장치로 만들기 위해, 먼저 상기 유기전계 발광장치(10)의 기판(11) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(11)과 폴리이미드층(15) 사이에 개재된 희생층 (13)이 열에 의해 분리되도록 하여 상기 기판(11)을 상기 유기전계 발광장치 (10)로부터 박리시킨다.In order to make the organic electroluminescent device 10 composed of the above configuration into a plastic organic electroluminescent device, first, the back of the substrate 11 of the organic electroluminescent device 10 is cleaned, and then the substrate 11 is formed through laser irradiation. The substrate 11 is separated from the organic electroluminescent device 10 by separating the sacrificial layer 13 between the polyimide layer 15 and the polyimide layer 15 by heat.

그 다음, 상기 분리된 유기전계 발광장치(10)의 폴리이미드층(15) 표면에 백플레이트(Back Plate; 미도시)를 라미네이션(Lamination)화하여 플라스틱 유기전계 발광장치를 형성하게 된다.Next, a back plate (not shown) is laminated on the surface of the polyimide layer 15 of the separated organic electroluminescent device 10 to form a plastic organic electroluminescent device.

그러나, 종래기술에 따른 플라스틱 유기전계 발광장치를 제조하기 위해 상기 기판(10)을 상기 유기전계 발광장치(10)로부터 박리 공정을 진행시에, 상기 유기전계 발광장치(10)를 구성하는 보호필름(47), 편광판(53) 및 박막트랜지스터부의 자체 스트레스(stress)에 의해 유기전계 발광장치(10)가 휘어지게 된다.However, when performing a peeling process of the substrate 10 from the organic electroluminescent device 10 to manufacture a plastic organic electroluminescent device according to the prior art, the protective film constituting the organic electroluminescent device 10 (47), the organic electroluminescent device 10 is bent due to the internal stress of the polarizer 53 and the thin film transistor unit.

도 3은 종래기술에 따른 유기전계 발광장치의 개략적인 사시도로서, 유기전계 발광장치의 패드영역으로부터의 크랙이 전달되어 유기전계 발광장치의 비틀림 (Curl) 현상이 발생한 것을 개략적으로 도시한 도면이다.Figure 3 is a schematic perspective view of an organic electroluminescent device according to the prior art, schematically showing the occurrence of a curl phenomenon in the organic electroluminescent device due to cracks being transmitted from the pad area of the organic electroluminescent device.

도 3에 도시된 바와 같이, 이후에 기판(11)이 박리된 폴리이미드층(15) 표면에 백 플레이트(Back Plate; 미도시)를 라미네이션화 하는 공정 진행시에, 휘어짐 및 펴짐의 반복으로 취약 영역, 예를 들어 인쇄회로기판(FPCB)이 연결되는 패드영역 (PD)에서의 크랙(C)이 발생되어, 이 크랙(C)이 장치 내부의 박막트랜지스터부에까지 전이됨으로써 유기전계 발광장치의 불량을 초래하게 된다. 특히, 기판 제거 후 패드영역(PD)를 구성하고 있는 층들 대부분이 무기막으로 이루어져 있으며, 폴리이미드층(15)의 경우도 파손(Brittle) 정도가 커서 크랙 발생에 매우 취약한 구조이다. As shown in FIG. 3, during the process of laminating a back plate (not shown) on the surface of the polyimide layer 15 from which the substrate 11 was peeled off, it becomes vulnerable due to repeated bending and unfolding. A crack (C) occurs in an area, for example, the pad area (PD) where the printed circuit board (FPCB) is connected, and this crack (C) spreads to the thin film transistor part inside the device, resulting in a defect in the organic electroluminescent device. will result in In particular, after removal of the substrate, most of the layers constituting the pad area (PD) are made of inorganic films, and the polyimide layer 15 also has a large degree of brittle, making it very vulnerable to cracks.

따라서, 종래기술에 따른 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에서의 크랙(C)이 발생되어, 이 크랙(C)이 장치 내부의 박막 트랜지스터에까지 전이됨으로써 유기전계 발광장치의 불량을 초래하게 된다.Therefore, when manufacturing a plastic organic electroluminescent device according to the prior art, a crack (C) is generated in the pad area (PD) where the printed circuit board (FPCB), which is a vulnerable area, is connected due to repeated bending and unfolding, and this crack ( C) is transferred to the thin film transistor inside the device, causing defects in the organic electroluminescent device.

또한, 이렇게 발생하는 크랙은 이후 공정을 거치면서 성장하게 되고 패널의 신호 배선(signal line)까지 간섭을 유발하여 구동 불량 및 기타 화면 이상의 불량으로 나타나게 된다.In addition, cracks that occur in this way grow through subsequent processes and cause interference with the signal lines of the panel, resulting in poor operation and other screen defects.

본 발명은 종래기술의 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 표시 장치의 제조시에 휘어짐 및 펴짐의 반복으로 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD), 또는 이 패드영역을 포함한 비표시 영역에 위치하는 다수의 무기막 표면에 라인 홀패턴을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있는 전계 발광 표시 장치 및 그 제조방법을 제공함에 있다.The present invention is to solve the problems of the prior art, and the purpose of the present invention is to create a pad area (PD) to which a printed circuit board (FPCB), which is a vulnerable area due to repeated bending and unfolding during the manufacturing of a display device, is connected, or An electroluminescence display that minimizes damage to the electroluminescence display device by forming line hole patterns on the surface of multiple inorganic films located in non-display areas, including the pad area, to divert the path of cracks and prevent them from spreading inside the device. To provide a device and a manufacturing method thereof.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 전계 발광 표시장치는, 다수의 화소영역을 포함하는 표시영역과, 상기 표시영역 외측에 위치되고 상기 표시영역의 변들보다 더 짧은 변들을 갖는 비표시영역과, 상기 비표시영역에 위치하고, 상기 표시영역을 따라 배치되며, 상기 비표시영역의 단변에 인접하도록 연장된 크랙 방지 홀을 포함할 수 있다.An electroluminescent display device according to the present invention for achieving the above object includes a display area including a plurality of pixel areas, and a non-display area located outside the display area and having sides shorter than the sides of the display area. and a crack prevention hole located in the non-display area, disposed along the display area, and extending adjacent to a short side of the non-display area.

여기서, 상기 크랙 방지 홀은 절곡부 및 직선부를 가질 수 있다.Here, the crack prevention hole may have a bent part and a straight part.

상기 비표시영역은 상기 단변보다 큰 장변을 갖는 제1 영역과 상기 단변을 갖는 제2 영역을 구비하고, 상기 크랙 방지 홀의 상기 절곡부는 상기 제1 영역이 상기 제2 영역에 접하는 코너부일 수 있다.The non-display area may include a first area having a long side that is larger than the short side and a second area having the short side, and the bent part of the crack prevention hole may be a corner where the first area is in contact with the second area.

상기 비표시영역의 패드 영역에 연결되는 플렉서블 인쇄 회로 기판을 더 포함할 수 있다.It may further include a flexible printed circuit board connected to the pad area of the non-display area.

상기 플렉서블 인쇄 회로 기판은 상기 크랙 방지 홀에 중첩될 수 있다.The flexible printed circuit board may overlap the crack prevention hole.

기판상에 형성되는 상기 표시영역 및 상기 비표시영역은 버퍼층, 게이트 절연막, 층간 절연막, 평탄화막, 및 하부 패시베이션막을 구비하고, 상기 크랙 방지 홀은 상기 비표시영역에서 상기 층간 절연막이 제거된 홀이고, 상기 하부 하부 패시베이션막은 상기 크랙 방지 홀 상에 위치할 수 있다.The display area and the non-display area formed on the substrate include a buffer layer, a gate insulating film, an interlayer insulating film, a planarization film, and a lower passivation film, and the crack prevention hole is a hole in the non-display area where the interlayer insulating film is removed. , the lower lower passivation film may be located on the crack prevention hole.

상기 크랙 방지 홀은 상기 패드영역의 주변부에 위치하는 트리밍 라인(Trimming line)을 감싸는 절곡부를 갖는 제1 홀 패턴과, 상기 제1 홀 패턴으로부터 연장되어 상기 비표시영역에 상기 표시영역을 감싸는 직선부를 갖는 제2 홀 패턴을 구비할 수 있다.The crack prevention hole includes a first hole pattern having a bent portion surrounding a trimming line located at the periphery of the pad area, and a straight portion extending from the first hole pattern and surrounding the display area in the non-display area. It may be provided with a second hole pattern.

상기 크랙 방지 홀 하측의 어느 절연막은 상기 크랙 방지 홀 상측의 다른 어느 절연막과 접촉되고 상기 크랙 방지 홀에 채워질 수 있다.An insulating film below the crack prevention hole may be in contact with another insulating film above the crack prevention hole and may fill the crack prevention hole.

본 발명에 따른 전계 발광 표시 장치 및 그 제조방법은 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD), 또는 이 패드영역을 포함한 비표시 영역에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인 홀 패턴들을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다.The electroluminescent display device and its manufacturing method according to the present invention include a pad area (PD) to which a printed circuit board (FPCB), which is a vulnerable area due to repeated bending and unfolding during display device manufacturing, is connected, or a pad area including this pad area. Damage to the electroluminescent display device can be minimized by forming line hole patterns on the surface of multiple inorganic films located in the display area, such as gate insulating film, interlayer insulating film, or passivation film, thereby diverting the path of cracks and preventing them from spreading inside the device. You can.

특히, 스크라이브 라인(Scribe Line)에 인접한 위크 포인트(weak point)에 다수의 라인홀 패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical point)인 패널 배선 크랙을 방지할 수 있다.In particular, by forming multiple line hole patterns at weak points adjacent to the scribe line, when a crack occurs, the line is broken at the weak point and the path of the crack is diverted, making the panel a critical point. Wiring cracks can be prevented.

또한, 본 발명에 따른 전계 발광 표시 장치 및 그 제조방법은, 표시 장치 제조시에 패널의 패드영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Chamfering Line)에 챔퍼링 커팅(trimming cutting)이 이루어지게 되는데, 상기 패드영역의 상면 및 하면 가장자리부에 상기 트리밍 라인을 둘러싸는 곡선 홀 패턴을 형성하여 절단된 트리밍 라인으로부터 크랙(Crack)이 패널 (Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 줌으로써, 상기 패드영역의 상면 및 하면 가장자리부로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.In addition, in the electroluminescent display device and its manufacturing method according to the present invention, when manufacturing the display device, chamfering cutting is performed on the trimming line defined on the upper and lower edges of the pad area of the panel. A curved hole pattern surrounding the trimming line is formed on the upper and lower edges of the pad area, and a bypass step is created to prevent cracks from penetrating into the panel from the cut trimming line. By forming this, cracks are prevented from being transmitted from the upper and lower edges of the pad area to the display area.

그리고, 본 발명에 따른 전계 발광 표시 장치 및 그 제조방법은, 표시 장치 제조시에 패드영역의 상면 및 하면 가장자리부 이외에 상기 패널의 패드영역의 반대편에 위치하는 비표시영역의 상면 및 하면 가장자리부에 정의된 트리밍 라인(Trimming line)에도 챔퍼링 커팅(trimming cutting)이 이루어지게 되는데, 상기 비표시영역에 상기 패드영역의 곡선 홀 패턴으로부터 연장되어 표시영역을 둘러싸도록 라인홀 패턴을 상기 곡선 홀 패턴과 일체로 형성하여 절단된 비표시영역의 트리밍 라인으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위한 우회 단차를 형성해 줌으로써, 상기 비표시영역의 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.In addition, the electroluminescent display device and its manufacturing method according to the present invention are applied to the upper and lower edges of the non-display area located on the opposite side of the pad area of the panel in addition to the upper and lower edges of the pad area when manufacturing the display device. Chamfering cutting is also performed on the defined trimming line, and a line hole pattern is formed in the non-display area extending from the curved hole pattern of the pad area to surround the display area. By forming a bypass step to prevent cracks from penetrating into the inside of the panel from the trimming line of the non-display area that is cut by forming it as one piece, cracks are displayed from the trimming line of the non-display area. Prevents transmission to the area.

도 1은 종래기술에 따른 유기전계 발광장치를 개략적으로 도시한 평면도이다.
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 단면도로서, 종래기술에 따른 유기전계 발광장치의 개략적인 단면도이다.
도 3은 종래기술에 따른 유기전계 발광장치의 개략적인 사시도로서, 유기전계 발광장치의 패드영역으로부터의 크랙이 전달되어 유기전계 발광장치의 비틀림 (Curl) 현상이 발생한 것을 개략적으로 도시한 도면이다.
도 4는 본 발명에 따른 전계 발광 표시 장치를 개략적으로 도시한 평면도이다.
도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 전계 발광 표시 장치의 개략적인 단면도이다.
도 6은 본 발명에 따른 전계 발광 표시 장치의 패드 영역을 확대 도시한 개략적인 단면도이다.
도 7a 내지 7s는 본 발명에 따른 전계 발광 표시 장치의 제조공정 단면도들이다.
도 8은 본 발명에 따른 전계 발광 표시 장치의 개략적인 사시도이다.
도 9는 본 발명에 따른 전계 발광 표시 장치의 패드영역을 개략적으로 도시한 확대 평면도로서, 크랙이 다수의 라인홀패턴을 따라 진로가 우회되는 상태를 개략적으로 보여 주는 평면도이다.
도 10은 본 발명에 따른 전계 발광 표시 장치의 패드영역의 라인홀패턴의 다른 실시 예를 개략적으로 도시한 사시도이다.
도 11은 본 발명에 따른 전계 발광 표시 장치의 라인홀 패턴의 또 다른 실시 예를 개략적으로 도시한 사시도이다.
Figure 1 is a plan view schematically showing an organic electroluminescence device according to the prior art.
FIG. 2 is a cross-sectional view taken along line II-II of FIG. 1, and is a schematic cross-sectional view of an organic electroluminescence device according to the prior art.
Figure 3 is a schematic perspective view of an organic electroluminescent device according to the prior art, and is a diagram schematically showing the occurrence of a curl phenomenon in the organic electroluminescent device due to cracks being transmitted from the pad area of the organic electroluminescent device.
Figure 4 is a plan view schematically showing an electroluminescence display device according to the present invention.
FIG. 5 is a cross-sectional view taken along line V-V of FIG. 4 and is a schematic cross-sectional view of the electroluminescent display device according to the present invention.
Figure 6 is a schematic cross-sectional view showing an enlarged view of the pad area of the electroluminescent display device according to the present invention.
7A to 7S are cross-sectional views of the manufacturing process of the electroluminescent display device according to the present invention.
Figure 8 is a schematic perspective view of an electroluminescence display device according to the present invention.
Figure 9 is an enlarged plan view schematically showing the pad area of the electroluminescence display device according to the present invention, and is a plan view schematically showing a state in which cracks are diverted along a plurality of line hole patterns.
Figure 10 is a perspective view schematically showing another example of a line hole pattern in a pad area of an electroluminescent display device according to the present invention.
Figure 11 is a perspective view schematically showing another example of a line hole pattern of an electroluminescent display device according to the present invention.

이하, 본 발명의 바람직한 실시 예에 따른 전계 발광 표시 장치에 대해 상세히 설명한다.Hereinafter, an electroluminescence display device according to a preferred embodiment of the present invention will be described in detail.

본 발명의 구성 및 그에 따른 작용 효과는 이하의 상세한 설명을 통해 명확하게 이해될 것이다. 본 발명의 상세한 설명에 앞서, 동일한 구성요소에 대해서는 다른 도면상에 표시되더라도 가능한 동일한 부호로 표시되며, 공지된 구성에 대해서는 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 구체적인 설명은 생략하기로 함에 유의한다.The configuration of the present invention and its operational effects will be clearly understood through the detailed description below. Prior to the detailed description of the present invention, please note that the same components are indicated by the same symbols as much as possible even if they are shown in different drawings, and detailed descriptions of known components will be omitted if it is judged that they may obscure the gist of the present invention. do.

본 발명에 따른 전계 발광 표시 장치는 발광된 빛의 투과 방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 하부 발광방식을 일례로 설명하도록 하겠다.The electroluminescent display device according to the present invention is divided into a top emission type and a bottom emission type according to the transmission direction of the emitted light. Hereinafter, the bottom emission type will be described as an example in the present invention. would.

본 발명의 바람직한 실시 예에 따른 전계 발광 표시 장치에 대해 첨부된 도면을 참조하여 상세히 설명한다.An electroluminescent display device according to a preferred embodiment of the present invention will be described in detail with reference to the attached drawings.

도 4는 본 발명에 따른 전계 발광 표시 장치를 개략적으로 도시한 평면도이다. Figure 4 is a plan view schematically showing an electroluminescence display device according to the present invention.

도 5는 도 4의 Ⅴ-Ⅴ선에 따른 단면도로서, 본 발명에 따른 전계 발광 표시 장치의 개략적인 단면도이다.FIG. 5 is a cross-sectional view taken along line V-V of FIG. 4 and is a schematic cross-sectional view of the electroluminescent display device according to the present invention.

도 6은 본 발명에 따른 전계 발광 표시 장치의 패드 영역을 확대 도시한 개략적인 단면도이다.Figure 6 is a schematic cross-sectional view showing an enlarged view of the pad area of the electroluminescence display device according to the present invention.

도 4를 참조하면, 본 발명에 따른 전계 발광 표시 장치는 구동 박막트랜지스터(미도시, DTr)와 유기전계 발광소자(E)가 형성된 기판(101)이 보호필름 (151)에 의해 인캡슐레이션화(encapsulation)되어 있다.Referring to FIG. 4, in the electroluminescent display device according to the present invention, a substrate 101 on which a driving thin film transistor (DTr, not shown) and an organic electroluminescent element (E) are formed is encapsulated by a protective film 151. (encapsulation).

본 발명에 따른 전계 발광 표시 장치를 구체적으로 설명하면, 도 4 및 5에 도시된 바와 같이, 유리 재질의 기판(101)에는 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있으며, 상기 표시영역(AA)에는 게이트 배선(미도시)과 데이터 배선(미도시)에 의해 포획되는 영역으로 정의되는 다수의 화소영역(미도시)이 구비되어 있으며, 상기 데이터 배선(미도시)과 나란하게 전원배선(미도시)이 구비되어 있다.Describing the electroluminescent display device according to the present invention in detail, as shown in FIGS. 4 and 5, a display area (AA) is defined on a glass substrate 101, and a display area (AA) is defined outside the display area (AA). A non-display area (NA) including a pad area (PD) is defined, and the display area (AA) contains a plurality of pixels defined as an area captured by a gate wire (not shown) and a data wire (not shown). An area (not shown) is provided, and a power wire (not shown) is provided parallel to the data wire (not shown).

여기서, 상기 유리 재질의 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플라스틱한 백 플레이트(미도시, 도 7s의 161 참조)가 라미네이션(Lamination)되는데, 상기 백 플레이트(161)는 전계 발광 표시 장치가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible) 유리기판이나 플라스틱 재질로 이루어진다.Here, the glass substrate 101 is peeled off after manufacturing the organic electroluminescence device, and a plastic back plate (not shown, see 161 in FIG. 7S) is laminated on the peeled portion. The back plate ( 161) is made of a flexible glass substrate or plastic material that has flexible characteristics so that the electroluminescence display device can maintain display performance even if it is bent like paper.

또한, 상기 기판(101) 상에는 유기 물질인 폴리이미드층(Polyimide Layer; 105)이 형성되고, 상기 폴리이미드층(105) 상에는 무기 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 다수 층 구조로 이루어진 버퍼층(107)이 형성되어 있다. 이때, 상기 버퍼층(107)을 후속 공정에서 형성되는 활성층(109) 하부에 형성하는 이유는 상기 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층(109)의 특성 저하를 방지하기 위함이다.In addition, a polyimide layer 105, which is an organic material, is formed on the substrate 101, and an inorganic insulating material, such as silicon oxide (SiO2) or silicon nitride, is formed on the polyimide layer 105. A buffer layer 107 consisting of a multi-layer structure made of (SiNx) is formed. At this time, the reason for forming the buffer layer 107 below the active layer 109 formed in a subsequent process is the active layer ( 109) This is to prevent deterioration of the characteristics.

상기 기판(101)과 상기 폴리이미드층(105) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(103)이 형성되어 있는데, 상기 희생층 (103)은 유기전계 발광장치 제조 이후에 레이저 조사 공정을 통해 상기 기판(101)을 상기 폴리이미드층(105)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.A sacrificial layer 103 made of amorphous silicon or silicon nitride (SiNx) is formed between the substrate 101 and the polyimide layer 105. The sacrificial layer 103 is formed by a laser after manufacturing an organic electroluminescent device. It serves to facilitate peeling of the substrate 101 from the polyimide layer 105 through the irradiation process.

그리고, 상기 버퍼층(107) 상부의 표시영역(AA) 내의 각 화소영역(미도시)에는 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역(109a) 그리고 상기 채널영역 (109a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(109b) 및 드레인 영역 (109c)으로 구성된 활성층(109)이 형성되어 있다.In addition, each pixel area (not shown) in the display area (AA) above the buffer layer 107 is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), and the central part thereof is made of pure polysilicon. An active layer 109 consisting of a channel region 109a forming a channel and a source region 109b and a drain region 109c doped with a high concentration of impurities is formed on both sides of the channel region 109a.

상기 활성층(109)을 포함한 버퍼층(107) 상에는 게이트 절연막(113)이 형성되어 있으며, 상기 게이트 절연막(113) 위로는 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 있어 상기 각 활성층(109)의 채널영역(109a)에 대응하여 게이트 전극(115a)이 형성되어 있다. 이때, 상기 패드 영역(PD)에 위치하는 상기 게이트 절연막(113)에는 적어도 하나 이상의 라인홀패턴(Line Hole Pattern; 미도시)이 패드영역의 장변 방향, 즉 표시영역(AA)에 대향하여 형성될 수 있다.A gate insulating film 113 is formed on the buffer layer 107 including the active layer 109, and each of the active layers ( A gate electrode 115a is formed corresponding to the channel region 109a of 109). At this time, at least one line hole pattern (not shown) will be formed on the gate insulating film 113 located in the pad area PD in the long side direction of the pad area, that is, opposite to the display area AA. You can.

또한, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장하며 게이트 배선(미도시)이 형성되어 있다. 이때, 상기 게이트 전극(115a)과 게이트 배선(미도시)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중 층 또는 삼중 층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트 전극(115a)과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.Additionally, a gate wiring (not shown) is formed on the gate insulating film 113, which is connected to the gate electrode 115a formed in the switching region (not shown) and extends in one direction. At this time, the gate electrode 115a and the gate wiring (not shown) are made of a first metal material with low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum ( It may have a single-layer structure by being made of any one of Mo) and moly titanium (MoTi), or it may have a double-layer or triple-layer structure by being made of two or more of the first metal materials. In the drawing, it is shown as an example that the gate electrode 115a and the gate wiring (not shown) have a single-layer structure.

한편, 상기 게이트 전극(115a)과 게이트 배선(미도시)을 포함한 기판의 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)이 형성되어 있다. 이때, 상기 층간 절연막(121)과 그 하부의 게이트 절연막(113)에는 상기 활성층(109)의 채널영역(109a) 양 측면에 위치한 상기 소스영역(109b) 및 드레인 영역(109c) 각 각을 노출시키는 활성층 콘택홀이 구비되어 있다. Meanwhile, an interlayer insulating film 121 made of an insulating material, for example, silicon oxide (SiO2) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire display area of the substrate including the gate electrode 115a and the gate wiring (not shown). ) is formed. At this time, the source region 109b and the drain region 109c located on both sides of the channel region 109a of the active layer 109 are exposed to the interlayer insulating film 121 and the gate insulating film 113 below it, respectively. An active layer contact hole is provided.

또한, 상기 패드영역(PD)에 위치하는 상기 층간 절연막(121)에는 적어도 하나 이상의 제1 라인홀패턴(125c)이 형성되어 있다. 이때, 상기 제1 라인홀패턴 (125c)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되어 있다.Additionally, at least one first line hole pattern 125c is formed on the interlayer insulating film 121 located in the pad area PD. At this time, the first line hole pattern 125c is formed in the long side direction of the pad area PD, that is, opposite to the display area AA.

그리고, 상기 활성층 콘택홀을 포함하는 상기 층간 절연막(121) 상부에는 상기 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하며 제2 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)이 형성되어 있다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막(113) 상에 상기 게이트 배선(미도시)과 이격되어 나란히 형성될 수도 있다.Additionally, the interlayer insulating film 121 including the active layer contact hole intersects the gate wiring (not shown), defines the pixel area (not shown), and is formed of a second metal material, such as aluminum (Al). , data wiring (not shown) made of one or more of aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), moly titanium (MoTi), chromium (Cr), and titanium (Ti). And, a power wiring (not shown) is formed spaced apart from this. At this time, the power wiring (not shown) may be formed parallel to the gate wiring (not shown) on the layer where the gate wiring (not shown) is formed, that is, on the gate insulating film 113.

더욱이, 상기 층간 절연막(121) 상의 각 구동영역(미도시) 및 스위칭 영역(미도시)에는 서로 이격하며 상기 활성층 콘택홀을 통해 노출된 상기 소스영역(109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)이 형성되어 있다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 구동 박막 트랜지스터(DTr)를 구성한다.Moreover, each driving region (not shown) and switching region (not shown) on the interlayer insulating film 121 are spaced apart from each other and are in contact with the source region 109b and drain region 109c exposed through the active layer contact hole, respectively. A source electrode 127a and a drain electrode 127b are formed of the same second metal material as the data wire (not shown). At this time, the source electrode 127a and the drain formed to be spaced apart from the active layer 109, the gate insulating film 113, the gate electrode 115a, and the interlayer insulating film 121 sequentially stacked in the driving area (not shown). The electrode 127b constitutes a driving thin film transistor (DTr).

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인 전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Meanwhile, in the drawing, the data wiring (not shown), the source electrode 127a, and the drain electrode 127b all have a single-layer structure, but these components may also have a double-layer or triple-layer structure. there is.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터(DTr)와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 이때, 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터(DTr)와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막 트랜지스터의 게이트 전극(115a)과 전기적으로 연결되어 있다.At this time, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor (DTr) is also formed in the switching region (not shown). At this time, the switching thin film transistor (not shown) is electrically connected to the driving thin film transistor (DTr), the gate wire (not shown), and the data wire (not shown). That is, the gate wire (not shown) and the data wire (not shown) are connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), respectively, and the switching thin film transistor (not shown) The drain electrode (not shown) is electrically connected to the gate electrode 115a of the driving thin film transistor.

한편, 본 발명에 따른 전계 발광 표시 장치는 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 활성층(109)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 박막 트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입(Bottom gate type)으로도 구성될 수 있다.Meanwhile, in the electroluminescent display device according to the present invention, the driving thin film transistor (DTr) and the switching thin film transistor (not shown) have an active layer 109 of polysilicon and are configured as a top gate type. However, the driving thin film transistor and the switching thin film transistor (not shown) may also be configured as a bottom gate type having an active layer of amorphous silicon.

상기 구동 박막트랜지스터(DTr) 및 스위칭 박막트랜지스터(미도시; STr)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과/ 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막 트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막 트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor (DTr) and the switching thin film transistor (STr) (not shown; STr) are configured as a bottom gate type, the stacked structure is spaced apart from the gate electrode/gate insulating film/active layer of pure amorphous silicon and the impurity amorphous silicon. It consists of an active layer consisting of an ohmic contact layer, and a source electrode and a drain electrode spaced apart from each other. At this time, the gate wire is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data wire is formed to be connected to the source electrode in the layer where the source electrode of the switching thin film transistor is formed.

한편, 상기 구동 박막 트랜지스터(DTr) 및 스위칭 박막 트랜지스터(미도시) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(127b)을 노출시키는 드레인 콘택홀(미도시)을 갖는 패시베이션막(131) 및 평탄화막(133)이 적층되어 있다. 이때, 상기 층간 절연막(121)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)이 사용된다. 또한, 평탄화막(133)으로는 포토 아크릴(Photo Acryl)을 포함하는 유기 물질 군에서 선택하여 사용한다.Meanwhile, above the driving thin film transistor (DTr) and the switching thin film transistor (not shown), a passivation film 131 having a drain contact hole (not shown) exposing the drain electrode 127b of the driving thin film transistor (DTr) and A planarization film 133 is stacked. At this time, an insulating material, for example, an inorganic insulating material such as silicon oxide (SiO2) or silicon nitride (SiNx) is used as the interlayer insulating film 121. Additionally, the planarization film 133 is selected from the group of organic materials including photo acryl.

한편, 상기 패시베이션막(131) 중 상기 패드영역(PD)에 위치하는 부분에는 적어도 하나 이상의 제2 라인홀패턴(135b)이 형성되어 있다. 이때, 상기 제2 라인홀패턴(135b)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되어 있다. 이때, 상기 적어도 하나 이상의 제2 라인홀패턴(135b)은 그 하부의 제1 라인홀패턴(125c)와 겹쳐지거나 또는 겹쳐지지 않도록 형성될 수 있다.Meanwhile, at least one second line hole pattern 135b is formed in a portion of the passivation film 131 located in the pad area PD. At this time, the second line hole pattern 135b is formed in the long side direction of the pad area PD, that is, opposite to the display area AA. At this time, the at least one second line hole pattern 135b may be formed to overlap or not overlap the first line hole pattern 125c below it.

또한, 상기 평탄화막(133) 위로는 상기 구동 박막 트랜지스터(DTr)의 드레인 전극(127b)과 상기 드레인 콘택홀(미도시)을 통해 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)이 형성되어 있다. 이때, 상기 제1 전극(137)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.In addition, a first electrode ( 137) has been formed. At this time, the first electrode 137 may be provided as a transparent electrode or a reflective electrode. When used as a transparent electrode, it may be provided as ITO, IZO, ZnO, or In2O3, and when used as a reflective electrode, it may be provided as Ag, After forming a reflective film with Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and their compounds, ITO, IZO, ZnO, or In2O3 may be formed thereon.

그리고, 상기 제1 전극(137) 위로는 각 화소영역의 경계 지역에는 절연물질 특히 예를 들어 벤소사이클로부텐 (BCB), 폴리 이미드 (Poly-Imide) 또는 포토아크릴 (photo acryl)로 이루어진 화소 정의막(139)이 형성되어 있다. 이때, 상기 화소 정의막(139)은 각 화소영역(미도시)을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. And, above the first electrode 137, a pixel definition is made of an insulating material, particularly bensocyclobutene (BCB), poly-imide, or photo acryl, in the border area of each pixel area. A film 139 is formed. At this time, the pixel defining layer 139 is formed to surround each pixel area (not shown) and overlaps the edge of the first electrode 137, and has a plurality of openings throughout the display area AA. It has a grid shape.

상기 화소 정의막(139)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위로는 각각 적, 녹 및 청색을 발광하는 유기 물질로 구성된 유기 발광층(141)이 형성되어 있다. 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층 (emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.An organic light emitting layer 141 made of an organic material that emits red, green, and blue light is formed on the first electrode 137 in each pixel area surrounded by the pixel defining layer 139. The organic light-emitting layer 141 may be composed of a single layer made of an organic light-emitting material, or, although not shown in the drawing, may include a hole injection layer, a hole transport layer, and an emitting layer to increase light emission efficiency. It may be composed of multiple layers of a material layer, an electron transporting layer, and an electron injection layer.

또한, 상기 유기 발광층(141)과 상기 화소 정의막(139)을 포함한 상기 표시영역(AA) 전면에 제2 전극(143)이 형성되어 있다. 이때, 상기 제1 전극(137)과 제2 전극(143) 및 이들 두 전극(137, 141) 사이에 개재된 유기 발광층(141)은 유기전계 발광 소자(E)를 구성한다.Additionally, a second electrode 143 is formed on the entire surface of the display area AA including the organic light emitting layer 141 and the pixel defining layer 139. At this time, the first electrode 137, the second electrode 143, and the organic light-emitting layer 141 interposed between these two electrodes 137 and 141 constitute an organic electroluminescent device (E).

따라서, 상기 유기전계 발광 소자(E)는 선택된 색 신호에 따라 제1 전극 (137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(143)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 137 and the second electrode 143 according to the selected color signal, the organic electroluminescent device (E) generates holes injected from the first electrode 137 and the second electrode 143. Electrons provided from the electrode 143 are transported to the organic light-emitting layer 141 to form excitons, and when these excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. At this time, the emitted light passes through the transparent second electrode 143 and goes out, so the plastic organic electroluminescent device implements an arbitrary image.

한편, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막 (145)이 형성되어 있다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층 (141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.Meanwhile, a lower passivation film 145 made of an insulating material, particularly silicon oxide (SiO2) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the entire surface of the substrate including the second electrode 143. At this time, since the second electrode 143 alone cannot completely suppress moisture penetration into the organic light emitting layer 141, the organic light emitting layer (141) is formed by forming the lower passivation film 145 on the second electrode 143. 141), moisture penetration can be completely suppressed.

또한, 상기 하부 패시베이션막(145) 상의 표시영역(AA)에는 폴리머(polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)이 형성되어 있다. 이때, 상기 유기막(147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트(PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산(polysiloxane) 등이 사용될 수 있다. Additionally, an organic layer 147 made of a high molecular weight organic material such as a polymer is formed in the display area AA on the lower passivation layer 145. At this time, the polymer thin film constituting the organic film 147 includes olefin polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. This can be used.

그리고, 상기 유기막(147)을 포함한 기판 전면에는 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)이 추가로 형성되어 있다.In addition, the front surface of the substrate including the organic layer 147 is coated with an insulating material, for example, silicon oxide (SiO2) or silicon nitride (SiNx), which are inorganic insulating materials, to block moisture from penetrating through the organic layer 147. An upper passivation film 149 composed of is additionally formed.

상기 상부 패시베이션막(149)을 포함한 기판 전면에는 상기 유기발광 소자 (E)의 인캡슐레이션을 위해 보호 필름(151)이 대향하여 위치하게 되는데, 상기 기판(101)과 보호 필름(151) 사이에는 투명하며 접착 특성을 갖는 프릿(frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)가 공기층 없이 상기 기판(101) 및 보호 필름(Barrier film) (151)과 완전 밀착되어 개재되어 있으며, 상기 보호필름(151) 상에 편광판(153)이 배치되어 있다. A protective film 151 is positioned opposite to the front surface of the substrate including the upper passivation film 149 for encapsulation of the organic light emitting device (E), between the substrate 101 and the protective film 151. An adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties is interposed in complete contact with the substrate 101 and the protective film 151 without an air layer. and a polarizing plate 153 is disposed on the protective film 151.

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(Barrier film) (151)이 고정되어 패널 상태를 이룸으로써 본 발명에 따른 유기전계 발광장치가 구성된다. In this way, the substrate 101 and the barrier film 151 are fixed with an adhesive (not shown) to form a panel, thereby forming an organic electroluminescent device according to the present invention.

또한, 상기 구성으로 이루어진 전계 발광 표시 장치를 플라스틱 전계 발광 표시 장치로 만들기 위해, 먼저 상기 전계 발광 표시 장치의 기판(101) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(101)과 폴리이미드층(105) 사이에 개재된 희생층(103)이 열에 의해 분리되도록 하여 상기 기판(101)을 상기 전계 발광 표시 장치로부터 박리시킨다.In addition, in order to make the electroluminescent display device configured as above into a plastic electroluminescent display device, first, the back side of the substrate 101 of the electroluminescent display device is cleaned, and then the substrate 101 and the polyimide layer are formed through laser irradiation. The substrate 101 is peeled from the electroluminescent display device by allowing the sacrificial layer 103 interposed between the layers 105 to be separated by heat.

이후에, 상기 분리된 전계 발광 표시 장치의 폴리이미드층(105) 표면에 백플레이트(Back Plate; 미도시)를 라미네이션(Lamination)화 함으로써 플라스틱 전계 발광 표시 장치가 형성된다.Afterwards, a plastic electroluminescent display device is formed by laminating a back plate (not shown) on the surface of the polyimide layer 105 of the separated electroluminescent display device.

이와 같이, 본 발명에 따른 전계 발광 표시 장치에 따르면, 표시 장치의 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인 홀패턴들을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다. As such, according to the electroluminescent display device according to the present invention, a plurality of weapons are located in the pad area (PD) where the printed circuit board (FPCB), which is a vulnerable area due to repeated bending and unfolding during the manufacturing of the display device, is connected. Damage to the electroluminescent display device can be minimized by forming line hole patterns on the surface of the film, that is, the gate insulating film, the interlayer insulating film, or the passivation film, thereby diverting the path of the crack and preventing it from spreading inside the device.

특히, 스크라이브 라인(SL; scribe line)에 인접한 위크 포인트(weak point)에 다수의 라인홀패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical point)인 패널 배선 크랙을 방지할 수 있다.In particular, by forming a plurality of line hole patterns at weak points adjacent to the scribe line (SL), when a crack occurs, the line is broken at the weak point and the path of the crack is diverted, creating a critical point. In-panel wiring cracks can be prevented.

한편, 본 발명에 따른 플라스틱 유기전계 발광소자 제조방법에 대해 도 7a 내지 7s를 참조하여 설명하면 다음과 같다.Meanwhile, the method for manufacturing a plastic organic electroluminescent device according to the present invention will be described with reference to FIGS. 7A to 7S as follows.

도 7a 내지 7s는 본 발명에 따른 전계 발광 표시 장치의 제조방법을 개략적으로 도시한 공정 단면도들이다.7A to 7S are cross-sectional process views schematically showing a method of manufacturing an electroluminescent display device according to the present invention.

도 7a에 도시된 바와 같이, 표시영역(AA)과, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의된 유리 재질의 기판(101)을 준비한다. 이때, 상기 기판(101)은 유기전계 발광장치 제조 이후에 박리되고, 박리된 부분에는 플라스틱한 백 플레이트(미도시, 도 7s의 161 참조)가 라미네이션 (Lamination)되는데, 상기 백 플레이트(161)는 플라스틱 유기전계 발광장치 (OLED)가 종이처럼 휘어져도 표시 성능을 그대로 유지할 수 있도록 유연한 특성을 갖는 플렉서블(flexible)한 유리기판이나 플라스틱 재질로 이루어진다.As shown in FIG. 7A, a substrate 101 made of glass is prepared with a display area (AA) and a non-display area (NA) including a pad area (PD) outside the display area (AA). . At this time, the substrate 101 is peeled off after manufacturing the organic electroluminescent device, and a plastic back plate (not shown, see 161 in FIG. 7S) is laminated on the peeled portion. The back plate 161 is Plastic organic electroluminescent devices (OLEDs) are made of flexible glass substrates or plastic materials that have flexible characteristics so that they can maintain display performance even when bent like paper.

그 다음, 상기 기판(101) 상에 유기 물질인 폴리이미드층(Polyimide Layer; 105)을 형성하고, 상기 폴리이미드층(105) 상에 무기 절연물질 예를 들면 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 다수 층 구조로 이루어진 버퍼층(107)을 형성한다. 이때, 상기 버퍼층(107)을 후속 공정에서 형성되는 활성층(109) 하부에 형성하는 이유는 상기 활성층(109)의 결정화시에 상기 기판(101)의 내부로부터 나오는 알칼리 이온의 방출에 의한 상기 활성층 (109)의 특성 저하를 방지하기 위함이다.Next, a polyimide layer 105, which is an organic material, is formed on the substrate 101, and an inorganic insulating material, such as silicon oxide (SiO2), is formed on the polyimide layer 105. Alternatively, the buffer layer 107 is formed with a multi-layer structure made of silicon nitride (SiNx). At this time, the reason for forming the buffer layer 107 below the active layer 109 formed in a subsequent process is the active layer ( 109) This is to prevent deterioration of the characteristics.

상기 기판(101)과 상기 폴리이미드층(105) 사이에는 비정질 실리콘 또는 질화 실리콘(SiNx)으로 이루어진 희생층(103)이 형성되어 있는데, 상기 희생층(103)은 유기전계 발광장치 제조 이후에 레이저 조사 공정을 통해 상기 기판(101)을 상기 폴리이미드층(105)으로부터 박리가 용이하게 이루어지도록 하는 역할을 담당한다.A sacrificial layer 103 made of amorphous silicon or silicon nitride (SiNx) is formed between the substrate 101 and the polyimide layer 105. The sacrificial layer 103 is formed by a laser after manufacturing an organic electroluminescent device. It serves to facilitate peeling of the substrate 101 from the polyimide layer 105 through the irradiation process.

상부의 표시영역 (AA) 내의 각 화소영역에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어지며, 그 중앙부는 채널을 이루는 채널영역 (109a) 그리고 상기 채널영역(109a) 양 측면으로 고농도의 불순물이 도핑된 소스영역(109b) 및 드레인 영역(109c)으로 구성된 활성층(109)을 형성한다.Each pixel area in the upper display area (AA) is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown), the central part of which is a channel area (109a) forming a channel, and the An active layer 109 composed of a source region 109b and a drain region 109c doped with a high concentration of impurities is formed on both sides of the channel region 109a.

그 다음, 도 7b에 도시된 바와 같이, 상기 버퍼층(107) 상에 활성층(109)을 형성한다. 이때, 상기 활성층(109)은 표시영역(AA) 내의 각 화소영역에 상기 구동 영역(미도시) 및 스위칭 영역(미도시)에 대응하여 각각 순수 폴리실리콘으로 이루어진다. Next, as shown in FIG. 7B, an active layer 109 is formed on the buffer layer 107. At this time, the active layer 109 is made of pure polysilicon corresponding to the driving area (not shown) and the switching area (not shown) in each pixel area within the display area AA.

이어서, 도 7c에 도시된 바와 같이, 상기 버퍼층(미도시) 상에 제1 감광막(미도시)을 도포하고, 노광 공정 및 현상 공정을 통해 상기 제1 감광막(미도시)을 선택적으로 패터닝하여 제1 감광막패턴(111)을 형성한다.Subsequently, as shown in FIG. 7C, a first photoresist film (not shown) is applied on the buffer layer (not shown), and the first photoresist film (not shown) is selectively patterned through an exposure process and a development process to form a first photoresist film. 1 Form a photoresist pattern 111.

그 다음, 도 7d에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 식각 마스크로 상기 활성층(109)을 선택적으로 제거한다.Next, as shown in FIG. 7D, the active layer 109 is selectively removed using the first photoresist pattern 111 as an etch mask.

이어서, 도 7e에 도시된 바와 같이, 상기 제1 감광막패턴(111)을 제거하고, 상기 활성층(109)을 포함한 상기 버퍼층(107) 상에 게이트 절연막(113)과 제1 금속 물질층(115)을 차례로 증착한다. 이때, 상기 제1 금속 물질층(115)은 저저항 특성을 갖는 제1 금속물질, 예를 들어 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi) 중 어느 하나로 이루어져 단일층 구조를 가질 수도 있으며, 또는 둘 이상의 상기 제1 금속물질로 이루어짐으로써 이중층 또는 삼중층 구조를 가질 수도 있다. 도면에 있어서는 상기 게이트전극과 게이트 배선(미도시)이 단일 층 구조를 갖는 것을 일례로 도시하였다.Subsequently, as shown in FIG. 7E, the first photosensitive film pattern 111 is removed, and a gate insulating film 113 and a first metal material layer 115 are formed on the buffer layer 107 including the active layer 109. are deposited sequentially. At this time, the first metal material layer 115 is a first metal material having low resistance characteristics, for example, aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), molybdenum (Mo), It may be made of any one of titanium (MoTi) and have a single-layer structure, or it may be made of two or more of the first metal materials and have a double-layer or triple-layer structure. In the drawing, it is shown as an example that the gate electrode and gate wiring (not shown) have a single-layer structure.

그 다음, 상기 제1 금속 물질층(115) 상에 제2 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 상기 제2 감광막(미도시)을 선택적으로 패터닝하여 제2 감광막패턴(117)을 형성한다.Next, after applying a second photoresist film (not shown) on the first metal material layer 115, the second photoresist film (not shown) is selectively patterned through an exposure and development process to form a second photoresist film pattern ( 117).

이어서, 도 7f에 도시된 바와 같이, 상기 제2 감광막패턴(117)을 식각 마스크로 상기 제1 금속 물질층(115)을 선택적으로 식각하여, 게이트 전극(115a)을 형성한다. 이때, 상기 게이트 절연막(113) 위로는 상기 스위칭 영역(미도시)에 형성된 게이트 전극(115a)과 연결되며 일 방향으로 연장된 게이트 배선(미도시)이 형성된다. Subsequently, as shown in FIG. 7F, the first metal material layer 115 is selectively etched using the second photoresist pattern 117 as an etch mask to form a gate electrode 115a. At this time, a gate wiring (not shown) connected to the gate electrode 115a formed in the switching region (not shown) and extending in one direction is formed above the gate insulating film 113.

그 다음, 상기 제2 감광막패턴(117)을 제거하고, 상기 게이트 전극(115a) 양측 아래의 활성층(109)에 불순물을 주입하여, 상기 활성층(109)의 중앙부에 채널을 이루는 채널영역(109a)과, 상기 채널영역(109a)을 기준으로 이격된 소스영역(109b) 및 드레인 영역(109c)을 형성한다.Next, the second photoresist pattern 117 is removed, and impurities are injected into the active layer 109 below both sides of the gate electrode 115a to create a channel region 109a forming a channel in the center of the active layer 109. And, a source region 109b and a drain region 109c are formed spaced apart from the channel region 109a.

이어서, 도 7g에 도시된 바와 같이, 상기 게이트 전극(115a)과 게이트 배선(미도시) 위로 표시영역 전면에 절연물질, 예를 들어 무기절연물질인 산화실리콘 (SiO2) 또는 질화 실리콘(SiNx)으로 이루어진 층간 절연막(121)을 형성한다. Subsequently, as shown in FIG. 7g, an insulating material, for example, silicon oxide (SiO2) or silicon nitride (SiNx), which is an inorganic insulating material, is applied to the entire display area over the gate electrode 115a and the gate wiring (not shown). An interlayer insulating film 121 is formed.

그 다음, 상기 층간 절연막(121) 상부에 제3 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 선택적으로 패터닝하여, 제3 감광막패턴(123)을 형성한다. Next, a third photoresist film (not shown) is applied on top of the interlayer insulating film 121 and then selectively patterned through exposure and development processes to form a third photoresist pattern 123.

이어서, 도 7h에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 식각 마스크로 상기 층간 절연막(121)과 그 아래의 게이트 절연막(113)을 선택적으로 식각하여 상기 활성층(109)의 소스영역(109b)과 드레인 영역(109c)을 노출시키는 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b)을 동시에 형성한다. 이때, 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b) 형성시에, 상기 층간 절연막(121) 중 패드 영역(PD)에 위치하는 부분에도 적어도 하나 이상의 라인홀패턴(Line Hole Pattern; 125c)도 함께 형성된다. 여기서, 상기 제1 라인홀패턴(125c)은 패드영역 (PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성된다.Subsequently, as shown in FIG. 7H, the interlayer insulating film 121 and the gate insulating film 113 below it are selectively etched using the third photosensitive film pattern 123 as an etch mask to form a source region of the active layer 109. A source region contact hole 125a and a drain region contact hole 125b that expose 109b and the drain region 109c are formed simultaneously. At this time, when forming the source region contact hole 125a and the drain region contact hole 125b, at least one line hole pattern (125c) is also formed on the portion of the interlayer insulating film 121 located in the pad region PD. ) are also formed. Here, the first line hole pattern 125c is formed in the long side direction of the pad area PD, that is, opposite to the display area AA.

그 다음, 도 7i에 도시된 바와 같이, 상기 제3 감광막패턴(123)을 제거하고, 상기 제1 라인홀패턴(125c)을 포함한 층간 절연막(121) 상부에 게이트 배선(미도시)과 교차하며, 상기 화소영역(미도시)을 정의하며 제2 금속 물질층(127)을 형성한다. 이때, 상기 제2 금속 물질층(127)은 알루미늄(Al), 알루미늄 합금 (AlNd), 구리(Cu), 구리 합금, 몰리브덴(Mo), 몰리티타늄(MoTi), 크롬(Cr), 티타늄(Ti) 중 어느 하나 또는 둘 이상의 물질로서 이루어진다.Next, as shown in FIG. 7I, the third photoresist film pattern 123 is removed, and the interlayer insulating film 121 including the first line hole pattern 125c is intersected with a gate wire (not shown). , defines the pixel area (not shown) and forms a second metal material layer 127. At this time, the second metal material layer 127 includes aluminum (Al), aluminum alloy (AlNd), copper (Cu), copper alloy, molybdenum (Mo), moly titanium (MoTi), chromium (Cr), and titanium (Ti). ) consists of one or two or more substances.

이어서, 상기 제2 금속 물질층(127) 상에 제4 감광막(미도시)을 도포한 후, 노광 및 현상 공정을 통해 패터닝하여 제4 감광막패턴(129)을 형성한다. Next, a fourth photoresist film (not shown) is applied on the second metal material layer 127 and then patterned through an exposure and development process to form a fourth photoresist pattern 129.

그 다음, 도 7j에 도시된 바와 같이, 상기 제4 감광막패턴(129)을 식각 마스크로 상기 제2 금속 물질층(127)을 선택적으로 식각하여, 게이트 배선(미도시)과 교차하며, 상기 화소영역(P)을 정의하는 데이터배선(미도시)과, 이와 이격하여 전원배선(미도시)을 형성한다. 이때, 상기 전원배선(미도시)은 상기 게이트 배선(미도시)이 형성된 층, 즉 게이트 절연막 상에 상기 게이트 배선(미도시)과 이격하며 나란히 형성될 수도 있다.Next, as shown in FIG. 7J, the second metal material layer 127 is selectively etched using the fourth photoresist pattern 129 as an etch mask to intersect the gate wiring (not shown), and the pixel A data wire (not shown) defining the area P and a power wire (not shown) are formed spaced apart from this. At this time, the power wiring (not shown) may be formed parallel to and spaced apart from the gate wiring (not shown) on the layer where the gate wiring (not shown) is formed, that is, on the gate insulating film.

또한, 상기 데이터 배선(미도시) 형성시에, 상기 층간 절연막(121) 위로 상기 각 구동영역(미도시) 및 스위칭 영역(미도시)에 서로 이격하며, 상기 소스영역 콘택홀(125a) 및 드레인 영역 콘택홀(125b)을 통해 상기 활성층(109)의 소스영역 (109b) 및 드레인 영역(109c)과 각각 접촉하며 상기 데이터 배선(미도시)과 동일한 제2 금속물질로 이루어진 소스전극(127a) 및 드레인 전극(127b)을 동시에 형성한다. 이때, 상기 구동영역(미도시)에 순차적으로 적층된 상기 활성층(109)과 게이트 절연막(113) 및 게이트 전극(115a)과 층간 절연막(121)과, 서로 이격하며 형성된 상기 소스전극(127a) 및 드레인 전극(127b)은 구동 박막트랜지스터(미도시; DTr)를 구성한다.In addition, when forming the data wire (not shown), the driving area (not shown) and the switching area (not shown) are spaced apart from each other on the interlayer insulating film 121, and the source area contact hole 125a and the drain are formed. A source electrode 127a that contacts the source region 109b and drain region 109c of the active layer 109 through the region contact hole 125b and is made of the same second metal material as the data wire (not shown), and The drain electrode 127b is formed simultaneously. At this time, the active layer 109, gate insulating film 113, gate electrode 115a, and interlayer insulating film 121 sequentially stacked in the driving area (not shown), the source electrode 127a formed to be spaced apart from each other, and The drain electrode 127b constitutes a driving thin film transistor (not shown; DTr).

한편, 도면에 있어서는 상기 데이터배선(미도시)과 소스전극(127a) 및 드레인전극(127b)은 모두 단일 층 구조를 갖는 것을 일례로 나타내고 있지만, 이들 구성 요소는 이중 층 또는 삼중 층 구조를 이룰 수도 있다.Meanwhile, in the drawing, the data wiring (not shown), the source electrode 127a, and the drain electrode 127b all have a single-layer structure, but these components may also have a double-layer or triple-layer structure. there is.

이때, 도면에는 도시하지 않았지만, 상기 구동 박막 트랜지스터와 동일한 적층 구조를 갖는 스위칭 박막 트랜지스터(미도시) 또한 상기 스위칭 영역(미도시)에 형성되어 있다. 상기 스위칭 박막 트랜지스터(미도시)는 상기 구동 박막 트랜지스터와 상기 게이트 배선(미도시) 및 데이터 배선(미도시)과 전기적으로 연결되어 있다. 즉, 상기 게이트 배선(미도시) 및 데이터 배선(미도시)은 각각 상기 스위칭 박막 트랜지스터(미도시)의 게이트 전극(미도시) 및 소스 전극(미도시)과 연결되어 있으며, 상기 스위칭 박막 트랜지스터(미도시)의 드레인 전극(미도시)은 상기 구동 박막트랜지스터의 게이트 전극(115a)과 전기적으로 연결되어 있다.At this time, although not shown in the drawing, a switching thin film transistor (not shown) having the same stacked structure as the driving thin film transistor is also formed in the switching region (not shown). The switching thin film transistor (not shown) is electrically connected to the driving thin film transistor, the gate wire (not shown), and the data wire (not shown). That is, the gate wire (not shown) and the data wire (not shown) are connected to the gate electrode (not shown) and the source electrode (not shown) of the switching thin film transistor (not shown), respectively. The drain electrode (not shown) is electrically connected to the gate electrode 115a of the driving thin film transistor.

한편, 본 발명에 따른 유기전계 발광장치는 상기 구동 박막트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 폴리실리콘의 활성층(109)을 가지며, 탑 게이트 타입(Top gate type)으로 구성된 것을 일례로 나타내고 있지만, 상기 구동 스위칭 박막 트랜지스터 및 스위칭 박막 트랜지스터(미도시)는 비정질 실리콘의 활성층을 갖는 바텀 게이트 타입 (Bottom gate type)으로 구성될 수 있다.Meanwhile, in the organic electroluminescent device according to the present invention, the driving thin film transistor and the switching thin film transistor (not shown) have an active layer 109 of polysilicon and are configured as a top gate type. The driving switching thin film transistor and the switching thin film transistor (not shown) may be configured as a bottom gate type with an active layer of amorphous silicon.

상기 구동 박막트랜지스터 및 스위칭 박막트랜지스터(미도시)가 바텀 게이트 타입으로 구성되는 경우, 그 적층 구조는 게이트 전극/ 게이트절연막/ 순수 비정질 실리콘의 액티브층과 서로 이격하며 불순물 비정질 실리콘의 오믹 콘택층으로 이루어진 활성층과 서로 이격하는 소스전극 및 드레인 전극으로 이루어지게 된다. 이때, 게이트 배선은 상기 게이트 전극이 형성된 층에 상기 스위칭 박막트랜지스터의 게이트 전극과 연결되도록 형성되며, 상기 데이터 배선은 상기 스위칭 박막트랜지스터의 소스전극이 형성된 층에 상기 소스 전극과 연결되도록 형성된다.When the driving thin film transistor and the switching thin film transistor (not shown) are configured as a bottom gate type, the stacked structure is spaced apart from the gate electrode/gate insulating film/active layer of pure amorphous silicon and consists of an ohmic contact layer of impurity amorphous silicon. It consists of an active layer and a source electrode and a drain electrode spaced apart from each other. At this time, the gate wire is formed to be connected to the gate electrode of the switching thin film transistor on the layer where the gate electrode is formed, and the data wire is formed to be connected to the source electrode in the layer where the source electrode of the switching thin film transistor is formed.

이어서, 도 7k에 도시된 바와 같이, 상기 제4 감광막패턴(129)을 제거한 후, 상기 소스전극(127a) 및 드레인 전극(127b)을 포함한 기판 전면에 패시베이션막 (131)을 형성한다. 이때, 상기 패시베이션막(131)으로는 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화 실리콘(SiNx)을 사용한다.Subsequently, as shown in FIG. 7K, after removing the fourth photosensitive film pattern 129, a passivation film 131 is formed on the entire surface of the substrate including the source electrode 127a and the drain electrode 127b. At this time, the passivation film 131 is made of an insulating material, for example, silicon oxide (SiO2) or silicon nitride (SiNx), which are inorganic insulating materials.

그 다음, 도 7l에 도시된 바와 같이, 상기 패시베이션막(131) 상부에 유기 물질로 이루어진 평탄화막(133)을 형성한다. 이때, 상기 유기 물질로는 절연 특성을 갖는 소수성의 유기계로서 폴리아크릴(polyacryl), 폴리이미드(polyimide), 폴리아마이드(PA), 벤조사이클로부텐(BCB) 및 페놀수지로 이루어진 군에서 선택되는 하나로 형성될 수 있다. Next, as shown in FIG. 7L, a planarization film 133 made of an organic material is formed on the passivation film 131. At this time, the organic material is a hydrophobic organic material with insulating properties and is formed of one selected from the group consisting of polyacryl, polyimide, polyamide (PA), benzocyclobutene (BCB), and phenol resin. It can be.

이어서, 도 7m에 도시된 바와 같이, 상기 평탄화막(133)과 그 하부의 패시베이션막(131)을 순차적으로 식각하여 상기 드레인 전극(127b)을 노출시키는 드레인 콘택홀(135a)을 형성한다. 이때, 상기 드레인 콘택홀(135a) 형성시에, 상기 패시베이션막(131) 중 패드영역 (PD)에 위치하는 부분에도 적어도 하나 이상의 제2 라인홀패턴(Line Hole Pattern; 135b)를 함께 형성한다. 여기서, 상기 제2 라인홀패턴 (135b)은 패드영역(PD)의 장변 방향, 즉 표시영역(AA)에 대향하여 형성되며, 상기 층간 절연막(121)에 형성된 제1 라인홀패턴(125c)과 겹쳐지지 않거나 겹쳐지도록 형성할 수도 있다.Next, as shown in FIG. 7M, the planarization film 133 and the passivation film 131 below it are sequentially etched to form a drain contact hole 135a exposing the drain electrode 127b. At this time, when forming the drain contact hole 135a, at least one second line hole pattern (Line Hole Pattern) 135b is also formed in the portion located in the pad area (PD) of the passivation film 131. Here, the second line hole pattern 135b is formed in the long side direction of the pad area PD, that is, opposite to the display area AA, and the first line hole pattern 125c formed on the interlayer insulating film 121 and It can be formed not to overlap or to overlap.

그 다음, 도 7n에 도시된 바와 같이, 상기 평탄화막(133) 상에 도전 물질층(미도시)을 증착한 후, 마스크 공정을 통해 상기 도전 물질층을 선택적으로 식각하여 상기 드레인 콘택홀(135a)을 통해 상기 박막 트랜지스터(DTr)의 드레인 전극 (127b)과 접촉되며, 각 화소영역 별로 분리된 형태를 가지는 제1 전극(137)을 형성한다. 이때, 상기 도전 물질층(미도시)은 투명 전극 및 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 경우에는 ITO, IZO, ZnO, 또는 In2O3 로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 를 형성할 수도 있다.Next, as shown in FIG. 7N, after depositing a conductive material layer (not shown) on the planarization film 133, the conductive material layer is selectively etched through a mask process to form the drain contact hole 135a. ) and forms a first electrode 137 that is separated for each pixel region. At this time, the conductive material layer (not shown) may be provided as a transparent electrode and a reflective electrode. When used as a transparent electrode, it may be provided as ITO, IZO, ZnO, or In2O3, and when used as a reflective electrode, it may be provided as Ag. , Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, and compounds thereof, and then ITO, IZO, ZnO, or In2O3 may be formed thereon.

이어서, 도 7o에 도시된 바와 같이, 상기 제1 전극(137) 상에 각 화소영역 의 경계지역에 예를 들어 벤소사이클로부텐(BCB), 폴리이미드 (Poly-Imide) 또는 포토아크릴(photo acryl)로 이루어진 절연 물질층(미도시)을 형성한다.Subsequently, as shown in FIG. 7O, for example, bensocyclobutene (BCB), polyimide, or photo acryl is applied to the border area of each pixel area on the first electrode 137. An insulating material layer (not shown) is formed.

그 다음, 상기 절연 물질층(미도시)을 선택적으로 패터닝하여, 화소 정의막 (139)를 형성한다. 이때, 상기 화소 정의막(139)는 각 화소영역을 둘러싸는 형태로 상기 제1 전극(137)의 테두리와 중첩되도록 형성되어 있으며, 표시영역(AA) 전체적으로는 다수의 개구부를 갖는 격자 형태를 이루고 있다. Next, the insulating material layer (not shown) is selectively patterned to form a pixel defining layer 139. At this time, the pixel defining layer 139 is formed to surround each pixel area and overlaps the edge of the first electrode 137, and the display area AA as a whole has a grid shape with a plurality of openings. there is.

이어서, 도 7p에 도시된 바와 같이, 상기 화소 정의막(139)으로 둘러싸인 각 화소영역 내의 상기 제1 전극(137) 위에 각각 적, 녹 및 청색을 발광하는 유기 발광층(141)을 형성한다. 이때, 상기 유기 발광층(141)은 유기 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 또는 도면에 나타나지 않았지만 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광 물질층(emitting material layer), 전자 수송층 (electron transporting layer) 및 전자 주입층(electron injection layer)의 다중층으로 구성될 수도 있다.Next, as shown in FIG. 7P, an organic light emitting layer 141 that emits red, green, and blue light is formed on the first electrode 137 in each pixel area surrounded by the pixel defining layer 139. At this time, the organic light emitting layer 141 may be composed of a single layer made of an organic light emitting material, or, although not shown in the drawing, a hole injection layer, a hole transport layer, and a light emitting layer may be added to increase light emitting efficiency. It may be composed of multiple layers of an emitting material layer, an electron transporting layer, and an electron injection layer.

그 다음, 도 7q에 도시된 바와 같이, 상기 유기 발광층(141)과 상기 화소 정의막(139)의 상부를 포함한 상기 표시영역(AA) 전면에 제2 전극(143)을 형성한다. 이때, 상기 제2 전극(143)은 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명전극으로 사용될 때에는 제2 전극(143)이 캐소드 전극으로 사용되므로, 일함수가 작은 금속 즉, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물이 유기층(129)의 방향을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극층이나 버스 전극 라인을 형성할 수 있다. 그리고, 반사형 전극으로 사용될 때에는 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, 및 이들의 화합물을 전면 증착하여 형성한다.Next, as shown in FIG. 7Q, a second electrode 143 is formed on the entire display area AA including the organic emission layer 141 and the top of the pixel defining layer 139. At this time, the second electrode 143 may be provided as a transparent electrode or a reflective electrode. When used as a transparent electrode, the second electrode 143 is used as a cathode electrode, so a metal with a small work function, such as Li or Ca, is used as a cathode electrode. , LiF/Ca, LiF/Al, Al, Ag, Mg, and their compounds are deposited in the direction of the organic layer 129, and then a transparent electrode forming material such as ITO, IZO, ZnO, or In2O3 is deposited thereon. An auxiliary electrode layer or bus electrode line can be formed. And, when used as a reflective electrode, it is formed by depositing Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, and their compounds on the entire surface.

따라서, 유기 전계 발광 소자(E)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상 정보를 표시하는 것으로, 박막 트랜지스터의 드레인 전극 (127b)과 연결되어 이로부터 플러스 전원을 공급하는 제1 전극(137)과, 전체 화소를 덮도록 구비되어 마이너스 전원을 공급하는 제2 전극(143) 및 이들 제1 전극 (137)과 제2 전극(143)의 사이에 배치되어 발광하는 유기 발광층(141)으로 구성된다.Therefore, the organic electroluminescent element (E) displays predetermined image information by emitting red, green, and blue light according to the flow of current, and is connected to the drain electrode 127b of the thin film transistor to receive positive power from there. a first electrode 137 that supplies negative power, and a second electrode 143 that is provided to cover the entire pixel and supplies negative power, and is disposed between the first electrode 137 and the second electrode 143 to emit light. It consists of an organic light-emitting layer 141.

상기 제1 전극(137) 및 제2 전극(143)은 유기 발광층(141)에 의해 서로 절연되어 있으며, 상기 제1, 제2 전극(137, 143)에 서로 다른 극성의 전압을 가해 유기 발광층 (141)에서 발광이 이루어지게 된다.The first electrode 137 and the second electrode 143 are insulated from each other by the organic light-emitting layer 141, and voltages of different polarities are applied to the first and second electrodes 137 and 143 to form the organic light-emitting layer ( 141), light is emitted.

따라서, 이러한 유기전계 발광 다이오드(E)는 선택된 색 신호에 따라 제1 전극(137)과 제2 전극(143)으로 소정의 전압이 인가되면, 제1 전극(137)으로부터 주입된 정공과 제2 전극(141)으로부터 제공된 전자가 유기 발광층(141)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기 상태에서 기저 상태로 천이 될 때 빛이 발생되어 가시광선 형태로 방출된다. 이때, 발광된 빛은 투명한 제2 전극 (143)을 통과하여 외부로 나가게 되므로, 플라스틱 유기전계 발광소자는 임의의 화상을 구현하게 된다.Accordingly, when a predetermined voltage is applied to the first electrode 137 and the second electrode 143 according to the selected color signal, this organic light emitting diode (E) generates holes injected from the first electrode 137 and the second electrode 143. Electrons provided from the electrode 141 are transported to the organic light-emitting layer 141 to form excitons, and when these excitons transition from the excited state to the ground state, light is generated and emitted in the form of visible light. At this time, the emitted light passes through the transparent second electrode 143 and goes out, so the plastic organic electroluminescent device implements an arbitrary image.

이어서, 도 7r에 도시된 바와 같이, 상기 제2 전극(143)을 포함한 기판 전면에는 절연물질, 특히 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 하부 패시베이션막(145)을 형성한다. 이때, 상기 제2 전극(143) 만으로는 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 없기 때문에, 상기 제2 전극(143) 위로 상기 하부 패시베이션막(145)을 형성함으로써 상기 유기 발광층(141)으로의 수분 침투를 완전히 억제할 수 있게 된다.Subsequently, as shown in FIG. 7R, a lower passivation film 145 made of an insulating material, particularly silicon oxide (SiO2) or silicon nitride (SiNx), which is an inorganic insulating material, is formed on the front surface of the substrate including the second electrode 143. form At this time, since the second electrode 143 alone cannot completely suppress moisture penetration into the organic light-emitting layer 141, the lower passivation film 145 is formed on the second electrode 143 to form the organic light-emitting layer ( 141), moisture penetration can be completely suppressed.

그 다음, 상기 하부 패시베이션막(145) 상의 표시영역(AA) 및 비표시영역 (NA)에 스크린 인쇄(screen printing) 방법과 같은 도포 방법을 통해 폴리머 (polymer)와 같은 고분자 유기 물질로 이루어진 유기막(147)을 형성한다. 이때, 상기 유기막 (147)을 구성하는 고분자 박막으로는 올레핀계 고분자(polyethylene, polypropylene), 폴리에틸렌테레프탈레이트 (PET), 에폭시 수지(epoxy resin), 플루오르 수지(fluoro resin), 폴리실록산 (polysiloxane) 등이 사용될 수 있다. 상기 유기막(147)은 상기 표시영역(AA) 상에 형성된다.Next, an organic film made of a high-molecular organic material such as a polymer is applied to the display area (AA) and the non-display area (NA) on the lower passivation film 145 through a coating method such as a screen printing method. It forms (147). At this time, the polymer thin film constituting the organic film 147 includes olefin polymers (polyethylene, polypropylene), polyethylene terephthalate (PET), epoxy resin, fluoro resin, polysiloxane, etc. This can be used. The organic layer 147 is formed on the display area AA.

이어서, 상기 유기막(147)을 포함한 기판 전면에 상기 유기막(147)을 통해 수분이 침투되는 것을 차단하기 위해 절연물질, 예를 들어 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로 이루어진 상부 패시베이션막(149)을 추가로 형성한다.Next, an insulating material, for example, silicon oxide (SiO2) or silicon nitride (SiNx), which is an inorganic insulating material, is applied to the entire surface of the substrate including the organic layer 147 to block moisture from penetrating through the organic layer 147. An upper passivation film 149 composed of is additionally formed.

그 다음, 상기 상부 패시베이션막(149)을 포함한 기판 전면에 상기 유기발광 소자(E)의 인캡슐레이션을 위해 보호 필름(151)을 대향하여 위치시키게 되는데, 상기 기판(101)과 보호 필름(151) 사이에 투명하며 접착 특성을 갖는 프릿 (frit), 유기절연물질, 고분자 물질 중 어느 하나로 이루어진 점착제(미도시)를 개재하여, 공기층 없이 상기 기판(101) 및 보호 필름(151이 완전 밀착되도록 한 이후에, 상기 보호필름(151) 상부에 편광판(153)을 부착한다. Next, a protective film 151 is placed against the entire surface of the substrate including the upper passivation film 149 for encapsulation of the organic light emitting device (E). The substrate 101 and the protective film 151 ), an adhesive (not shown) made of any one of a frit, an organic insulating material, and a polymer material that is transparent and has adhesive properties is interposed between them, so that the substrate 101 and the protective film 151 are completely adhered without an air layer. Afterwards, a polarizing plate 153 is attached to the top of the protective film 151.

이렇게 점착제(미도시)에 의해 상기 기판(101)과 보호필름(barrier film) (151)이 고정되어 패널 상태를 이루도록 함으로써 본 발명에 따른 유기전계 발광소자 제조공정을 완료한다.In this way, the substrate 101 and the barrier film 151 are fixed with an adhesive (not shown) to form a panel, thereby completing the organic electroluminescent device manufacturing process according to the present invention.

이후에, 도 7s에 도시된 바와 같이, 상기 구성으로 이루어진 유기전계 발광장치를 플라스틱 유기전계 발광장치로 만들기 위해, 상기 유기전계 발광장치의 기판(101) 배면을 세정하고, 이어 레이저 조사를 통해 상기 기판(101)과 폴리이미드층(105) 사이에 개재된 희생층(103)이 열에 의해 분리되도록 하여 상기 기판(101)을 상기 유기전계 발광장치로부터 박리시킨다.Afterwards, as shown in FIG. 7S, in order to make the organic electroluminescent device composed of the above configuration into a plastic organic electroluminescent device, the back side of the substrate 101 of the organic electroluminescent device is cleaned, and then the substrate 101 is cleaned through laser irradiation. The substrate 101 is separated from the organic electroluminescent device by causing the sacrificial layer 103 interposed between the substrate 101 and the polyimide layer 105 to be separated by heat.

그 다음, 상기 분리된 유기전계 발광장치의 폴리이미드층(105) 표면에 백플레이트(Back Plate; 161)를 라미네이션(Lamination)화 함으로써 본 발명에 따른 플라스틱 전계 발광 표시 장치 제조 공정을 완료하게 된다.Next, a back plate 161 is laminated on the surface of the polyimide layer 105 of the separated organic electroluminescent device, thereby completing the plastic electroluminescent display device manufacturing process according to the present invention.

도 8은 본 발명에 따른 전계 발광 표시 장치의 개략적인 사시도이다.Figure 8 is a schematic perspective view of an electroluminescence display device according to the present invention.

도 9는 본 발명에 따른 전계 발광 표시 장치의 패드영역을 개략적으로 도시한 확대 평면도로서, 크랙이 다수의 라인홀패턴을 따라 진로가 우회되는 상태를 개략적으로 보여 주는 평면도이다.Figure 9 is an enlarged plan view schematically showing the pad area of the electroluminescence display device according to the present invention, and is a plan view schematically showing a state in which cracks are diverted along a plurality of line hole patterns.

도 8에 도시된 바와 같이, 전계 발광 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB; 170)이 연결되는 패드영역 (PD)에 위치하는 다수의 무기막, 예를 들어 층간 절연막(121) 또는 패시베이션막 (131) 표면에 라인 홀패턴(125c, 135b)들을 형성하게 된다.As shown in FIG. 8, a plurality of inorganic films located in the pad area (PD) where the printed circuit board (FPCB) 170, which is a vulnerable area due to repeated bending and unfolding during the manufacturing of the electroluminescent display device, are connected, e.g. For example, line hole patterns 125c and 135b are formed on the surface of the interlayer insulating film 121 or the passivation film 131.

도 9에 도시된 바와 같이, 전계 발광 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB; 170)이 연결되는 패드영역 (PD)에 위치하는 층간 절연막(121) 또는 패시베이션막(131) 표면에 스크라이브 라인(SL)에 인접하여 라인 홀패턴(125c, 135b)들을 형성함으로써, 외부 충격시에 약한 지점(weak point)에서 흡수 및 파괴로 인해 생성되는 크랙(crack)이 전이 경로를 우회시키게 되고, 그로 인해 크랙이 표시영역 내부로 전이되는 것을 최소화시킬 수 있게 된다.As shown in FIG. 9, the interlayer insulating film 121 located in the pad area (PD) where the printed circuit board (FPCB) 170, which is a vulnerable area due to repeated bending and unfolding during the manufacture of the electroluminescent display device, is connected, or By forming line hole patterns 125c and 135b adjacent to the scribe line SL on the surface of the passivation film 131, cracks generated due to absorption and destruction at weak points during external impact are prevented. The transition path is diverted, thereby minimizing the transition of cracks into the display area.

한편, 본 발명에 따른 전계 발광 표시 장치의 패드영역에 마련되는 라인홀패턴의 다른 실시 예에 대해 도 10을 참조하여 개략적으로 설명하면 다음과 같다.Meanwhile, another embodiment of the line hole pattern provided in the pad area of the electroluminescent display device according to the present invention will be schematically described with reference to FIG. 10 as follows.

도 10은 본 발명에 따른 전계 발광 표시 장치의 패드영역의 라인홀패턴의 다른 실시 예를 개략적으로 도시한 사시도이다. Figure 10 is a perspective view schematically showing another example of a line hole pattern in a pad area of an electroluminescent display device according to the present invention.

본 발명에 따른 전계 발광 표시 장치는, 적용 분야에 따라 필요에 의해 전계 발광 표시 장치에 별도의 부재, 예를 들어 카메라 또는 기타 부재들이 배치될 수 있는데, 이러한 경우에 표시영역(AA)에는 이러한 부재들을 배치할 수 없기 때문에 패드영역(PD)을 이용하게 된다. 이때, 상기 패드영역(PD)의 일부 지역에 이들 카메라 또는 기타 구성 요소들이 배치되어야 하기 때문에, 그만큼 패드영역(PD)의 면적을 줄여 설계해야 하는 경우가 발생하게 된다.In the electroluminescent display device according to the present invention, separate members, for example, cameras or other members, may be disposed in the electroluminescent display device as needed depending on the field of application. In this case, these members are in the display area AA. Since they cannot be placed, the pad area (PD) is used. At this time, since these cameras or other components must be placed in some areas of the pad area (PD), there is a case where the area of the pad area (PD) must be reduced accordingly.

이렇게 되면, 본 발명에 따른 전계 발광 표시 장치의 패드영역(PD)의 면적이 줄어들게 됨으로 인해, 상기 패드영역(PD)에 형성되는 라인홀패턴 형태도 변경해야 된다. In this case, the area of the pad area PD of the electroluminescent display device according to the present invention is reduced, so the shape of the line hole pattern formed in the pad area PD must also be changed.

이때, 본 발명의 다른 실시 예에 따른 제1, 2 라인홀패턴(225, 235)은 도 5에 도시된 본 발명의 제1 실시 예의 게이트 절연막(113), 층간 절연막(121) 및 패시베이션막(131)에 형성되는 경우와 동일한 경우를 예로 들어 설명한다.At this time, the first and second line hole patterns 225 and 235 according to another embodiment of the present invention are the gate insulating film 113, the interlayer insulating film 121, and the passivation film ( 131) will be explained using the same case as an example.

즉, 상기 제1 라인홀패턴(225)은 층간 절연막(미도시, 121)에 형성되는 경우이고, 상기 제2 라인홀패턴(235)은 패시베이션막(미도시, 도 5의 131 참조)에 형성되는 경우를 예로 들어 설명한다.That is, the first line hole pattern 225 is formed on an interlayer insulating film (not shown, 121), and the second line hole pattern 235 is formed on a passivation film (not shown, see 131 in FIG. 5). This case is explained as an example.

도 10을 참조하면, 본 발명에 따른 전계 발광 표시 장치(200)는 기판 (미도시)에 표시영역(AA)이 정의되어 있으며, 상기 표시영역(AA) 외측으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있다. Referring to FIG. 10, the electroluminescent display device 200 according to the present invention has a display area (AA) defined on a substrate (not shown) and includes a pad area (PD) outside the display area (AA). A non-display area (NA) is defined.

상기 패드영역(PD)과 인접하여 비표시영역(NA)의 양측 가장자리부에는 카메라 또는 기타 부재들이 배치될 수 있는 별도의 공간부(240)가 마련되어 있다. 이때, 상기 패드영역(PD)은 본 발명의 제1 실시 예의 경우보다 작은 면적을 갖게 되고, 그로 인해 상기 패드영역(PD)에 위치하는 층간 절연막(미도시) 또는 패시베이션막(미도시)에 형성되는 제1, 2 라인홀 패턴(225, 235) 형태도 변경되게 된다.A separate space 240 in which cameras or other members can be placed is provided on both edges of the non-display area (NA) adjacent to the pad area (PD). At this time, the pad area PD has a smaller area than that of the first embodiment of the present invention, and as a result, an interlayer insulating film (not shown) or a passivation film (not shown) is formed in the pad area PD. The shapes of the first and second line hole patterns 225 and 235 are also changed.

여기서, 상기 제1, 2 라인홀 패턴(225, 235) 각각은 중앙영역은 직선부 (225a, 235a)와 절곡부(225b, 235b)로 구성되는데, 상기 직선부(225a, 225a)는 상기 제1, 2 라인홀패턴(225, 235)의 중앙영역에 해당되고, 상기 절곡부(225b, 235b)는 상기 제1, 2 라인홀 패턴(225, 235)의 양 측단 영역에 해당된다. Here, the central region of each of the first and second line hole patterns 225 and 235 is composed of straight parts 225a and 235a and bent parts 225b and 235b, and the straight parts 225a and 225a are the first and second line hole patterns 225 and 235. It corresponds to the central area of the first and second line hole patterns 225 and 235, and the bent portions 225b and 235b correspond to both side end areas of the first and second line hole patterns 225 and 235.

따라서, 본 발명은 필요에 의해 패드영역(PD)의 면적이 작아지는 것을 감안하여 제1, 2 라인홀 패턴(225, 235)의 양측 단 영역에 절곡부(225b)를 형성해 줌으로써 플라스틱 유기전계 발광장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 발생하는 충격 등에 의한 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다. Therefore, the present invention considers that the area of the pad area (PD) becomes smaller as necessary, and forms bent portions 225b at both end regions of the first and second line hole patterns 225 and 235, thereby improving plastic organic electroluminescence. Damage to the electroluminescent display device can be minimized by diverting the path of cracks caused by shocks caused by repeated bending and unfolding during device manufacturing and preventing them from spreading inside the device.

이와 같이, 본 발명에 따른 전계 발광 표시 장치 및 제조방법에 따르면, 표시 장치 제조시에 휘어짐 및 펴짐의 반복으로 인해 취약 영역인 인쇄회로기판(FPCB)이 연결되는 패드영역(PD)에 위치하는 다수의 무기막, 즉 게이트 절연막, 층간 절연막 또는 패시베이션막 표면에 라인홀 패턴을 형성하여 크랙의 경로를 우회시켜 장치 내부로 전이되지 않도록 함으로써 전계 발광 표시 장치에 대한 데미지를 최소화할 수 있다. As such, according to the electroluminescent display device and manufacturing method according to the present invention, a plurality of cells located in the pad area (PD) where the printed circuit board (FPCB), which is a vulnerable area due to repeated bending and unfolding during the manufacturing of the display device, are connected. Damage to the electroluminescent display device can be minimized by forming a line hole pattern on the surface of the inorganic layer, that is, the gate insulating layer, the interlayer insulating layer, or the passivation layer, thereby diverting the path of the crack and preventing it from spreading inside the device.

특히, 스크라이브 라인(SL; Scribe line)에 인접한 위크 포인트(weak point)에 라인홀패턴을 형성함으로써 크랙 발생시에 상기 위크 포인트에서의 선 파괴 및 크랙의 진로를 우회시킴으로써 임계 포인트(Critical point)인 패널 배선 크랙을 방지할 수 있다.In particular, by forming a line hole pattern at a weak point adjacent to a scribe line (SL), the panel is a critical point by breaking the line at the weak point and diverting the path of the crack when a crack occurs. Wiring cracks can be prevented.

또 한편, 본 발명에 따른 전계 발광 표시 장치의 패드영역에 마련되는 라인홀패턴의 또 다른 실시 예에 대해 도 11을 참조하여 개략적으로 설명하면 다음과 같다.Meanwhile, another embodiment of a line hole pattern provided in the pad area of the electroluminescent display device according to the present invention will be briefly described with reference to FIG. 11 as follows.

도 11은 본 발명에 따른 전계 발광 표시 장치의 패드영역의 라인홀패턴의 또 다른 실시 예를 개략적으로 도시한 사시도이다. Figure 11 is a perspective view schematically showing another example of a line hole pattern in a pad area of an electroluminescent display device according to the present invention.

본 발명의 또 다른 실시 예에 따른 크랙 방지홀 패턴(325)은 도 5에 도시된 본 발명의 제1 실시 예의 게이트절연막(113), 층간 절연막(121) 및 패시베이션막 (131) 중 적어도 어느 하나에 형성되는 경우와 동일한 경우를 예로 들어 설명한다. 여기서, 상기 크랙 방지홀 패턴(325)은 층간 절연막(미도시, 121)에 형성되는 경우를 예로 들어 설명하기로 한다.The crack prevention hole pattern 325 according to another embodiment of the present invention is at least one of the gate insulating film 113, the interlayer insulating film 121, and the passivation film 131 of the first embodiment of the present invention shown in FIG. 5. The same case as the case formed in will be described as an example. Here, the crack prevention hole pattern 325 will be described by taking the case where it is formed on an interlayer insulating film (121, not shown) as an example.

도 11을 참조하면, 본 발명에 따른 전계 발광 표시 장치(300)는 기판 (미도시)에 표시영역(AA)와, 상기 표시영역(AA) 외곽으로 패드영역(PD)을 포함하는 비표시영역(NA)이 정의되어 있으며, 상기 비표시영역(NA)의 외측으로는 스크라이브 라인(SL; Scribe Line)이 형성되어 있으며, 상기 패드영역(PD)의 상면 및 하면 가장자리부에 제1 트리밍 라인(CL1; trimming Line)이 정의되어 있으며, 상기 패드영역(PD)의 반대편에 위치하는 비표시영역(NA)의 상면 및 하면 가장자리부에 제2 트리밍 라인(CL2; trimming Line)이 정의되어 있다.Referring to FIG. 11, the electroluminescent display device 300 according to the present invention has a display area (AA) on a substrate (not shown) and a non-display area including a pad area (PD) outside the display area (AA). (NA) is defined, and a scribe line (SL) is formed outside the non-display area (NA), and a first trimming line (SL) is formed on the upper and lower edges of the pad area (PD). A trimming line (CL1) is defined, and a second trimming line (CL2) is defined on the upper and lower edges of the non-display area (NA) located on the opposite side of the pad area (PD).

이때, 플렉서블 전계 발광 표시 장치(300) 제조시에 패널의 패드영역(PD)의 상면 및 하면 가장자리부에 정의된 제1 트리밍 라인(CL1), 및 상기 패드영역 (PD)의 반대편에 위치하는 비표시영역(NA)의 상면 및 하면 가장자리부에 정의된 제2 트리밍 라인(CL2)에 챔퍼링 커팅(trimming cutting)이 이루어지게 된다.At this time, when manufacturing the flexible electroluminescent display device 300, the first trimming line CL1 defined on the upper and lower edges of the pad area PD of the panel, and the ratio located on the opposite side of the pad area PD Chamfering cutting is performed on the second trimming line CL2 defined on the upper and lower edges of the display area NA.

도 11을 참조하면, 상기 패드영역(PD)의 상면 및 하면 가장자리부에는 상기 제1 트리밍 라인(CL1)을 둘러싸는 제1 홀 패턴(325a)이 형성되어 있다. 상기 제1 홀 패턴(325a)은 곡선 형태 또는 직선 형태로 형성할 수도 있다. Referring to FIG. 11, a first hole pattern 325a surrounding the first trimming line CL1 is formed on the upper and lower edges of the pad area PD. The first hole pattern 325a may be formed in a curved or straight shape.

이때, 상기 제1 홀 패턴(325a)은 상기 트리밍 라인으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 주게 된다. At this time, the first hole pattern 325a forms a bypass step to prevent cracks from penetrating into the panel from the trimming line.

따라서, 상기 제1 홀 패턴(325a)은 상기 제1 트리밍 라인(CL1)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위한 우회 단차를 형성해 주기 때문에, 상기 패드영역(PD)의 상면 및 하면 가장자리부의 제1 트리밍 라인 (CL1)으로부터 크랙(Crack)이 표시영역(AA)으로 전달되는 것이 방지된다.Therefore, because the first hole pattern 325a forms a bypass step to prevent cracks from penetrating into the panel from the first trimming line CL1, the pad area PD Cracks are prevented from being transmitted from the first trimming line CL1 on the upper and lower edges of the screen to the display area AA.

또한, 도 11을 참조하면, 상기 표시영역(AA)의 외곽에 위치하는 비표시영역 (NA)에는 상기 패드영역(PD)의 제1 홀 패턴(325a)으로부터 연장되어 상기 표시영역 (AA)을 둘러싸도록 제2 홀 패턴(325b)이 상기 제1 홀 패턴(325a)과 일체로 형성되어 크랙 방지홀 패턴(325)을 구성하고 있다. 이때, 상기 제2 홀 패턴(325b)은 직선 형태로 형성된다. 상기 제2 홀 패턴(325b)은 상기 비표시영역(NA)의 제2 트리밍 라인(CL2)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 준다.Additionally, referring to FIG. 11, the non-display area (NA) located outside the display area (AA) extends from the first hole pattern 325a of the pad area (PD) to define the display area (AA). The second hole pattern 325b is formed integrally with the first hole pattern 325a to surround the crack prevention hole pattern 325. At this time, the second hole pattern 325b is formed in a straight line. The second hole pattern 325b forms a bypass step to prevent cracks from penetrating into the panel from the second trimming line CL2 of the non-display area NA.

따라서, 상기 제2 홀 패턴(325b)은 상기 비표시영역(NA)의 제2 트리밍 라인 (CL2)으로부터 크랙(Crack)이 패널(Panel) 내부로 침투되는 것을 방지하기 위해 우회 단차를 형성해 줌으로써, 상기 비표시영역의 트리밍 라인으로부터 크랙 (Crack)이 표시영역으로 전달되는 것이 방지된다.Accordingly, the second hole pattern 325b forms a bypass step to prevent cracks from penetrating into the panel from the second trimming line CL2 of the non-display area NA. Cracks from the trimming line of the non-display area are prevented from being transmitted to the display area.

이상에서와 같이, 본 발명에 따른 전계 발광 표시 장치 및 제조방법은 패드영역의 상면 및 하면 가장자리부에 형성된 상기 제1 트리밍 라인을 둘러싸는 제1 홀 패턴과, 이 제1 홀 패턴으로부터 연장되어 표시영역을 둘러싸도록 형성된 제2 홀 패턴을 일체로 형성하여 크랙 방지홀 패턴을 구성함으로써, 상기 패드영역의 상면 및 하면 가장자리부의 제1 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지될 뿐만 아니라, 상기 비표시영역의 제2 트리밍 라인으로부터 크랙(Crack)이 표시영역으로 전달되는 것이 방지된다.As described above, the electroluminescent display device and manufacturing method according to the present invention include a first hole pattern surrounding the first trimming line formed on the upper and lower edges of the pad area, and a display extending from the first hole pattern. By forming a crack prevention hole pattern by integrally forming a second hole pattern formed to surround the area, cracks from the first trimming line on the upper and lower edges of the pad area are prevented from being transmitted to the display area. In addition, cracks are prevented from being transmitted from the second trimming line of the non-display area to the display area.

본 발명이 속하는 기술분야의 당업자는 상술한 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Those skilled in the art to which the present invention pertains will understand that the above-described present invention can be implemented in other specific forms without changing its technical idea or essential features.

그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the embodiments described above should be understood in all respects as illustrative and not restrictive. The scope of the present invention is indicated by the claims described below rather than the detailed description above, and all changes or modified forms derived from the meaning and scope of the claims and their equivalent concepts should be construed as being included in the scope of the present invention. do.

101: 기판 103: 희생층
105: 폴리이미드층 107: 버퍼층
109: 활성층 113: 게이트 절연막
115a: 게이트 전극 121: 층간 절연막
125c: 제1 라인홀패턴 127a: 소스전극
127b: 드레인 전극 131: 패시베이션막
133: 평탄화막 135a: 드레인 콘택홀
135b: 제2 라인홀패턴 137: 제1 전극
139: 화소 정의막 141: 유기 발광층
143: 제2 전극 145: 하부 패시베이션막
147: 유기막 149: 상부 패시베이션막
151: 보호필름 153: 편광판
161: 백 플레이트(Back Plate)
101: substrate 103: sacrificial layer
105: polyimide layer 107: buffer layer
109: active layer 113: gate insulating film
115a: Gate electrode 121: Interlayer insulating film
125c: first line hole pattern 127a: source electrode
127b: drain electrode 131: passivation film
133: Planarization film 135a: Drain contact hole
135b: second line hole pattern 137: first electrode
139: pixel defining layer 141: organic light emitting layer
143: second electrode 145: lower passivation film
147: organic film 149: upper passivation film
151: protective film 153: polarizer
161: Back Plate

Claims (20)

다수의 화소영역을 포함하는 표시영역;
상기 표시영역 외측에 위치하며, 상기 표시 영역의 일변 외측에 패드 영역을 갖는 비표시영역; 및
상기 비표시영역의 적어도 하나의 무기 절연층에 부분적으로 상기 무기 절연층이 제거되어 구비된 크랙 방지 홀을 포함하고,
상기 패드 영역에 이웃하여 상기 비표시 영역은 상기 표시 영역의 일변보다 더 짧은 단변들을 갖고,
상기 크랙 방지 홀은, 상기 패드 영역 외의 영역에서 상기 표시영역의 외곽을 둘러싸며 배치되며, 상기 패드 영역에서 평탄화막과 비중첩하며 상기 표시영역의 변들보다 더 짧은 상기 비표시영역의 단변들을 따라 연장되는 전계 발광 표시장치.
A display area including a plurality of pixel areas;
a non-display area located outside the display area and having a pad area outside one side of the display area; and
a crack prevention hole provided in at least one inorganic insulating layer in the non-display area by partially removing the inorganic insulating layer;
The non-display area adjacent to the pad area has short sides shorter than one side of the display area,
The crack prevention hole is disposed surrounding the outside of the display area in an area other than the pad area, does not overlap with the planarization film in the pad area, and extends along short sides of the non-display area that are shorter than the sides of the display area. An electroluminescent display device.
제 1 항에 있어서,
상기 크랙 방지 홀은 절곡부 및 직선부를 갖는 전계 발광 표시장치.
According to claim 1,
The crack prevention hole is an electroluminescent display device having a bent portion and a straight portion.
제 2 항에 있어서,
상기 비표시영역은 상기 단변보다 큰 장변을 갖는 제1 영역과 상기 단변을 갖는 제2 영역을 구비하고,
상기 크랙 방지 홀의 상기 절곡부는 상기 제1 영역과 상기 제2 영역이 만나는 코너부에 위치하는 것을 특징으로 하는 전계 발광 표시장치.
According to claim 2,
The non-display area includes a first area having a long side that is larger than the short side and a second area having the short side,
The electroluminescent display device, wherein the bent portion of the crack prevention hole is located at a corner where the first region and the second region meet.
제 2 항에 있어서,
상기 크랙 방지 홀은 버퍼층 상에 위치되는 상기 적어도 하나의 무기 절연층에 위치되는 전계 발광 표시장치.
According to claim 2,
The crack prevention hole is located in the at least one inorganic insulating layer located on the buffer layer.
삭제delete 제 1 항에 있어서,
상기 비표시영역의 상기 패드 영역에 연결되는 플렉서블 인쇄 회로 기판을 더 포함하는 전계 발광 표시장치.
According to claim 1,
The electroluminescent display device further includes a flexible printed circuit board connected to the pad area of the non-display area.
제 6 항에 있어서,
상기 플렉서블 인쇄 회로 기판은 상기 크랙 방지 홀에 중첩되는 전계 발광 표시장치.
According to claim 6,
An electroluminescent display device wherein the flexible printed circuit board overlaps the crack prevention hole.
제 1 항에 있어서,
기판상에 형성되는 상기 표시영역 및 상기 비표시영역은 버퍼층, 게이트 절연막, 층간 절연막, 상기 평탄화막, 및 하부 패시베이션막을 구비하고,
상기 크랙 방지 홀은 상기 비표시영역에서 상기 적어도 하나의 무기 절연층의 상기 층간 절연막이 제거된 홀이고,
상기 하부 패시베이션막은 상기 크랙 방지 홀 상에 위치하는 전계 발광 표시장치.
According to claim 1,
The display area and the non-display area formed on the substrate include a buffer layer, a gate insulating film, an interlayer insulating film, the planarization film, and a lower passivation film,
The crack prevention hole is a hole from which the interlayer insulating film of the at least one inorganic insulating layer is removed in the non-display area,
The lower passivation film is located on the crack prevention hole.
제 1 항에 있어서,
폴리이미드층과 다수의 박막트랜지스터들 사이에 위치하는 다수의 버퍼층을 구비하고,
상기 크랙 방지 홀은 상기 다수의 버퍼층 상에 위치하는 전계 발광 표시장치.
According to claim 1,
Provided with a plurality of buffer layers located between the polyimide layer and a plurality of thin film transistors,
The crack prevention hole is located on the plurality of buffer layers.
제 1 항에 있어서,
상기 크랙 방지 홀은 적어도 하나의 라인 홀 패턴을 구비하고, 상기 라인 홀 패턴은 하나보다 많을 때 중첩되는 전계 발광 표시장치.
According to claim 1,
The crack prevention hole has at least one line hole pattern, and the line hole pattern overlaps when there is more than one line hole pattern.
제 1 항에 있어서,
상기 크랙 방지 홀은 적어도 하나의 라인 홀 패턴을 구비하고, 상기 라인 홀 패턴은 하나보다 많을 때 중첩되지 않는 전계 발광 표시장치.
According to claim 1,
The crack prevention hole has at least one line hole pattern, and the line hole pattern does not overlap when there is more than one line hole pattern.
제 1 항에 있어서,
상기 크랙 방지 홀은 상기 패드 영역을 사이에 두고 마주 보는 상기 비표시 영역의 단변들 사이에서 스크라이브 라인과 교차하여 만나는 단부를 갖는 전계 발광 표시장치.
According to claim 1,
The crack prevention hole has an end that intersects with a scribe line between short sides of the non-display area facing each other with the pad area in between.
제 1 항에 있어서,
상기 크랙 방지 홀은 상기 비표시영역 내 상기 패드영역의 주변부에 위치하는 트리밍 라인(Trimming line)을 감싸는 절곡부를 갖는 제1 홀 패턴과, 상기 제1 홀 패턴으로부터 연장되어 상기 비표시영역 내에 상기 표시영역을 감싸는 직선부를 갖는 제2 홀 패턴을 구비한 전계 발광 표시장치.
According to claim 1,
The crack prevention hole includes a first hole pattern having a bent portion surrounding a trimming line located at the periphery of the pad area within the non-display area, and a first hole pattern extending from the first hole pattern to display the display within the non-display area. An electroluminescent display device having a second hole pattern having a straight portion surrounding an area.
제 1 항에 있어서,
상기 표시영역과 상기 비표시영역은,
기판;
상기 기판 상에 위치하는 버퍼층;
상기 버퍼층 상에 위치하는 다수의 박막트랜지스터;
상기 다수의 박막트랜지스터를 구비하는 게이트 절연막 및 층간 절연막;
상기 다수의 박막트랜지스터 상에 위치하는 패시베이션막;
상기 패시베이션막 상에 위치하는 상기 평탄화막;
상기 평탄화막 상의 각 화소 영역에 위치하고 상기 패시베이션막과 상기 평탄화막을 통해 형성된 콘택홀을 통해 상기 다수의 박막트랜지스터 중 어느 하나와 연결되는 제1 전극;
상기 평탄화막 상에 각 화소 영역을 감싸도록 형성되고 상기 제1 전극의 소정 부분에 중첩되는 화소 정의막;
상기 제1 전극 상의 각 화소 영역에 형성되는 발광층; 및
상기 화소 정의막 및 상기 발광층 상에 형성되는 제2 전극을 구비한 전계 발광 표시장치.
According to claim 1,
The display area and the non-display area are,
Board;
a buffer layer located on the substrate;
A plurality of thin film transistors located on the buffer layer;
A gate insulating film and an interlayer insulating film provided with the plurality of thin film transistors;
A passivation film located on the plurality of thin film transistors;
The planarization film positioned on the passivation film;
a first electrode located in each pixel area on the planarization film and connected to one of the plurality of thin film transistors through a contact hole formed through the passivation film and the planarization film;
a pixel defining layer formed on the planarization layer to surround each pixel area and overlapping a predetermined portion of the first electrode;
a light emitting layer formed in each pixel area on the first electrode; and
An electroluminescence display device comprising a second electrode formed on the pixel defining layer and the light emitting layer.
제 14 항에 있어서,
상기 표시영역과 상기 비표시영역은,
상기 제2 전극 상에 형성되는 하부 패시베이션막;
상기 표시영역의 상기 하부 패시베이션막 상에 형성되는 유기 절연막;
상기 유기 절연막을 포함한 상기 하부 패시베이션막 상에 형성되는 상부 패시베이션막;
상기 상부 패시베이션막이 형성된 상기 기판에 마주하도록 형성된 베리어층; 및
상기 베리어층에 접착된 편광판을 더 구비하는 전계 발광 표시장치.
According to claim 14,
The display area and the non-display area are,
a lower passivation film formed on the second electrode;
an organic insulating film formed on the lower passivation film of the display area;
an upper passivation film formed on the lower passivation film including the organic insulating film;
a barrier layer formed to face the substrate on which the upper passivation film is formed; and
An electroluminescent display device further comprising a polarizing plate adhered to the barrier layer.
제 15 항에 있어서,
상기 하부 패시베이션막은 상기 유기 절연막의 외측에서 상기 상부 패시베이션막과 접촉하는 전계 발광 표시장치.
According to claim 15,
The lower passivation layer is in contact with the upper passivation layer outside the organic insulating layer.
제 14 항에 있어서,
상기 기판은 플라스틱 재질로 형성되는 전계 발광 표시장치.
According to claim 14,
The substrate is an electroluminescent display device formed of a plastic material.
제 15 항에 있어서,
상기 크랙 방지 홀은 상기 게이트 절연막, 상기 층간 절연막 및 상기 패시베이션막 중 적어도 하나에 위치되는 전계 발광 표시장치.
According to claim 15,
The crack prevention hole is located in at least one of the gate insulating layer, the interlayer insulating layer, and the passivation layer.
제 18 항에 있어서,
상기 크랙 방지 홀 하측의 어느 절연막은 상기 크랙 방지 홀 상측의 다른 어느 절연막과 접촉되고 상기 크랙 방지 홀에 채워지는 전계 발광 표시장치.
According to claim 18,
An electroluminescent display device in which an insulating film below the crack prevention hole is in contact with another insulating film above the crack prevention hole and fills the crack prevention hole.
제 15 항에 있어서,
상기 크랙 방지 홀 하측의 상기 버퍼층, 상기 게이트 절연막 및 상기 층간 절연막 중 어느 하나는, 상기 크랙 방지 홀을 통해, 상기 크랙 방지 홀 상측의 상기 패시베이션막 및 상기 하부 패시베이션막 중 어느 하나와 접촉되는 전계 발광 표시장치.
According to claim 15,
Any one of the buffer layer, the gate insulating film, and the interlayer insulating film below the crack prevention hole is in contact with any one of the passivation film and the lower passivation film above the crack prevention hole through the crack prevention hole. Display device.
KR1020220139642A 2013-08-30 2022-10-26 Electroluminescent display device KR102652822B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020130104342 2013-08-30
KR20130104342 2013-08-30
KR1020210026445A KR20210025567A (en) 2013-08-30 2021-02-26 Electroluminescent display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020210026445A Division KR20210025567A (en) 2013-08-30 2021-02-26 Electroluminescent display device

Publications (2)

Publication Number Publication Date
KR20220151137A KR20220151137A (en) 2022-11-14
KR102652822B1 true KR102652822B1 (en) 2024-04-02

Family

ID=53022583

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020130149446A KR102223650B1 (en) 2013-08-30 2013-12-03 Electroluminescent display device and method for fabricating the same
KR1020210026445A KR20210025567A (en) 2013-08-30 2021-02-26 Electroluminescent display device
KR1020220139642A KR102652822B1 (en) 2013-08-30 2022-10-26 Electroluminescent display device

Family Applications Before (2)

Application Number Title Priority Date Filing Date
KR1020130149446A KR102223650B1 (en) 2013-08-30 2013-12-03 Electroluminescent display device and method for fabricating the same
KR1020210026445A KR20210025567A (en) 2013-08-30 2021-02-26 Electroluminescent display device

Country Status (1)

Country Link
KR (3) KR102223650B1 (en)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102517446B1 (en) * 2015-12-02 2023-04-04 엘지디스플레이 주식회사 Display Device And Method For manufacturing Of The Same
KR102446889B1 (en) 2015-12-28 2022-09-26 삼성디스플레이 주식회사 Flexible substrate and Flexible display device including the same
CN107134496B (en) * 2016-02-29 2019-05-31 昆山工研院新型平板显示技术中心有限公司 Thin film transistor (TFT) and its manufacturing method, display panel and display device
KR102563284B1 (en) 2016-07-13 2023-08-03 삼성디스플레이 주식회사 Display device and manufacturing method thereof
KR102550693B1 (en) * 2016-08-04 2023-07-04 삼성디스플레이 주식회사 Flexible display device and manufacturing method thereof
KR102649632B1 (en) 2016-09-13 2024-03-21 삼성디스플레이 주식회사 Display device
KR102627283B1 (en) * 2016-09-30 2024-01-23 엘지디스플레이 주식회사 Edge Bending Organic Light Emitting Diode Display
KR102413058B1 (en) * 2017-10-16 2022-06-27 삼성디스플레이 주식회사 Display device
KR102421528B1 (en) * 2017-11-30 2022-07-14 엘지디스플레이 주식회사 Organic light emitting display device
KR20220039918A (en) 2020-09-21 2022-03-30 삼성디스플레이 주식회사 Display device and Method of manufacturing of the display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237065A (en) 2000-02-25 2001-08-31 Toppan Printing Co Ltd Macromolecular el element and manufacturing method of the same
JP2006054111A (en) * 2004-08-12 2006-02-23 Sony Corp Display device
KR100709221B1 (en) * 2005-08-18 2007-04-18 삼성에스디아이 주식회사 Flexible Display Device
JP2007179813A (en) 2005-12-27 2007-07-12 Casio Comput Co Ltd Display device and its manufacturing method
KR100871551B1 (en) 2007-11-06 2008-12-01 주식회사 동부하이텍 Semiconductor device and method for manufacturing thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399072B1 (en) 2001-05-03 2003-09-26 주식회사 하이닉스반도체 Method for fabricating ferroelectric memory device
KR100579184B1 (en) * 2003-11-24 2006-05-11 삼성에스디아이 주식회사 organic light-emitting display device
KR100990616B1 (en) * 2008-06-26 2010-10-29 주식회사 하이닉스반도체 Method for manufacturing semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237065A (en) 2000-02-25 2001-08-31 Toppan Printing Co Ltd Macromolecular el element and manufacturing method of the same
JP2006054111A (en) * 2004-08-12 2006-02-23 Sony Corp Display device
KR100709221B1 (en) * 2005-08-18 2007-04-18 삼성에스디아이 주식회사 Flexible Display Device
JP2007179813A (en) 2005-12-27 2007-07-12 Casio Comput Co Ltd Display device and its manufacturing method
KR100871551B1 (en) 2007-11-06 2008-12-01 주식회사 동부하이텍 Semiconductor device and method for manufacturing thereof

Also Published As

Publication number Publication date
KR20150026709A (en) 2015-03-11
KR20220151137A (en) 2022-11-14
KR20210025567A (en) 2021-03-09
KR102223650B1 (en) 2021-03-05

Similar Documents

Publication Publication Date Title
KR102652822B1 (en) Electroluminescent display device
US11164928B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101994227B1 (en) Organic light emitting diode device and method for fabricating the same
KR102050434B1 (en) Flexible organic electroluminescent device and method for fabricating the same
US20190363294A1 (en) Display device and organic luminescent display device
KR101978783B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR101967600B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102009802B1 (en) Flexible type organic light emitting diode device and fabricating method thereof
KR102491875B1 (en) Display apparatus
KR101927334B1 (en) Organic electro luminescence device and method for fabricating the same
KR102139677B1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR20150024575A (en) Organic Light Emitting Diode Display Having High Aperture Ratio And Method For Manufacturing The Same
KR102016070B1 (en) Flexible organic luminescence emitted diode device and method for fabricating the same
KR102100656B1 (en) Organic light emitting display device and method of fabricating thereof
KR102320187B1 (en) Organic light emitting display device and method for manufacturing thereof
KR20150028055A (en) Organic Light Emitting Diode Display And Method For Manufacturing The Same
KR102591727B1 (en) Electrostatic protection diode and organic light emitting display device including electrostatic protection structure
KR102247825B1 (en) Bottom Emission Type Organic Light Emission Diode Display Having Color Filters And Method For Manufacturing The Same
KR20180025104A (en) Organic light emitting display device
KR20080053971A (en) Organic electro-luminescence display panel and method for fabricating the same

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant