KR20150024692A - 다층인쇄회로기판의 제조방법 - Google Patents
다층인쇄회로기판의 제조방법 Download PDFInfo
- Publication number
- KR20150024692A KR20150024692A KR20130101932A KR20130101932A KR20150024692A KR 20150024692 A KR20150024692 A KR 20150024692A KR 20130101932 A KR20130101932 A KR 20130101932A KR 20130101932 A KR20130101932 A KR 20130101932A KR 20150024692 A KR20150024692 A KR 20150024692A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- hole
- insulating layer
- circuit board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
- H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
- H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0307—Providing micro- or nanometer scale roughness on a metal surface, e.g. by plating of nodules or dendrites
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0392—Pretreatment of metal, e.g. before finish plating, etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Other Surface Treatments For Metallic Materials (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
본 발명은 다층인쇄회로기판의 제조방법에 관한 것이다.
본 발명의 실시예에 따른 다층인쇄회로기판의 제조방법에 따르면, 내층 회로상에 절연층과 표면처리된 동박이 순차적으로 형성된 기판을 준비하는 단계, 표면처리된 동박과 절연층의 일부를 레이저로 1차 가공하여 절연층을 노출시키는 홀을 형성하는 단계 및 노출된 절연층을 화학 에칭액으로 2차 가공하여 내층 회로를 노출시키는 도통홀을 형성하는 단계를 포함한다.
본 발명의 실시예에 따른 다층인쇄회로기판의 제조방법에 따르면, 내층 회로상에 절연층과 표면처리된 동박이 순차적으로 형성된 기판을 준비하는 단계, 표면처리된 동박과 절연층의 일부를 레이저로 1차 가공하여 절연층을 노출시키는 홀을 형성하는 단계 및 노출된 절연층을 화학 에칭액으로 2차 가공하여 내층 회로를 노출시키는 도통홀을 형성하는 단계를 포함한다.
Description
본 발명은 다층인쇄회로기판의 제조방법에 관한 것이다.
전자기기가 소형화, 경량화, 고성능화됨에 따라, 다층인쇄회로기판의 회로폭의 축소와 층들을 연결하는 비아홀(Via hole)의 소구경화(小口經化)가 요구되고 있다.
기계적인 드릴을 사용하여 직경이 약 200μm 이하인 홀을 형성하는 것은 매우 어렵다. 그 이유로는 상대적으로 가공 속도가 느리며, 가공 정확도가 낮고, 열 확산으로 제품특성 변화가 쉬우며, 드릴비트 마모로 불량발생이 있다.
이런 단점들 때문에 소구경 홀의 형성에 레이저가 사용되어 왔다.
기존에 동박을 레이저로 가공하려는 시도가 많이 있었으나, 동박의 레이저 흡수율이 낮아 동박의 외층 표면이 레이저를 반사함으로 인해 두꺼운 동박에 홀을 만드는데 어려움이 있었다. 이를 해결한 다층인쇄회로기판의 제조법으로는
첫 번째, 동박의 비아홀 위치에 비아 사이즈와 같은 크기의 구멍을 에칭법으로 제거하고 절연층이 드러난 곳을 레이저로 가공하는 것이다.
이 경우, 절연층이 드러난 곳의 깊이 방향으로 다중 반사와 흡수가 일어나 레진의 용융과 함께 홀이 형성된다. 하지만, 이 제조법은 에칭 공정이 늘어나므로 생산 효율이 떨어진다.
두 번째, 내층 회로 양면에 절연 수지층을 코팅하고 레이저로 비아홀을 가공한 뒤에 동도금으로 외층을 형성하는 방법이 있다. 이 경우, 동도금으로 형성된 외층과 절연층의 밀착강도가 낮은 단점이 있었다.
세 번째로 4μm이하의 얇은 동박에 레이저를 조사함으로써 비아홀을 가공하는 기존의 방법이 있다. 이는 홀을 가공하기 위한 동박을 얇게 하여 높은 레이저 에너지를 이용해 한번에 뚫는다는 방법을 제시하나 반사를 제어하는 방법에 대한 구체적인 예가 없어 범용성이 떨어진다.
이와 같은 문제들을 해결하기 위해 본 발명의 공정이 사용된다.
본 발명의 일 측면에 따르면, 레이저의 흡수율을 높이도록 표면처리된 동박으로부터 레이저 가공을 통해 1차 홀 가공이 가능하며, 화학 에칭액을 통한 2차 홀 가공으로 홀 형성 중에 생길 수 있는 레진의 열화 및 내층 회로의 손상을 막는 방법을 제공한다.
또한, 본 발명에서 사용되는 2차 홀 가공의 화학 에칭액을 통해 형성되는 홀 벽면의 표면 조도는 동도금의 밀착력을 높여주는 앵커효과를 제공한다.
또한, 본 발명에 따른 다층인쇄회로기판의 동박은 레이저의 흡수율이 높고, 절연수지와의 밀착성, 내열성, 내약품성이 우수한 복합물 동박(Composite Copper Foil)으로 동박의 표면처리 방법을 제공한다.
본 발명의 일 실시 예에 따른, 다층인쇄회로기판의 제조 방법은 내층 회로상에 절연층과 표면처리된 동박이 순차적으로 형성된 기판을 준비하는 단계 이후 상기 표면처리된 동박과 상기 절연층의 일부를 레이저로 1차 가공하여 절연층을 노출시키는 홀을 형성하는 단계 및 상기 노출된 절연층을 산화, 분해, 제거시키는 화학 에칭액으로 2차 가공하여 상기 내층 회로를 노출시키는 도통홀을 형성하는 단계를 포함한다.
이때, 상기 기판의 준비 단계는 상기 내층 회로를 포함하는 인쇄회로기판을 준비하는 단계, 상기 인쇄회로기판에 상기 절연층을 적층하는 단계 및 상기 절연층 위에 상기 표면처리된 동박을 적층하는 단계를 포함할 수 있다.
또한, 상기 표면처리된 동박은 이하 a~f 단계로 형성될 수 있다.
a) 트리아졸화합물을 지지층에 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2μm로 얇게 니켈층을 형성시키는 단계;
b) 상기 니켈층에 전해도금으로 표면처리 하여 1~3μm의 구리벌크층을 형성시키는 단계;
c) 상기 구리벌크층에 구리입자를 부착시켜 구리노듈층을 형성시키는 단계;
d) 상기 구리노듈층에 아연, 니켈 또는 이들의 조합으로 된 금속층을 형성시키는 단계;
e) 상기 금속층에 크로메이트층을 형성시키는 단계; 및
f) 상기 크로메이트층에 실란화합물을 형성시키는 단계.
또한, 상기 홀을 형성하는 1차 가공에서 사용되는 레이저로서 CO2, YAG/UV 및 Eximer 레이저 중 적어도 어느 한 종류에 의해 수행될 수 있다.
또한, 상기 홀을 형성하는 2차 가공에서 사용되는 화학 에칭액은 하이드록실 라디칼, 농황산, 황산라디칼, 오존, 과황산 나트륨, 과산화수소, 과망간산칼륨, 과망간산나트륨염, 크롬산 중 1종 혹은 2종 이상을 혼합하여 수행될 수 있다.
또한, 상기 도통홀을 형성하는 단계 이후, 방열홀이 형성된 인쇄회로 기판의 표면처리된 동박 위에 시드층을 형성하는 단계를 더 포함할 수 있다.
상기 시드층을 형성하는 단계는, 디스미어 공정을 진행하여 잔사(Residue)를 제거하는 단계와 상기 잔사가 제거된 기판의 표면에 무전해도금을 통해서 시드층을 형성하는 단계를 포함할 수 있다.
또한, 상기 시드층을 형성하는 단계 이후, 전해도금으로 도통홀을 충진하는 단계를 포함할 수 있다.
본 발명의 다른 실시 예에 따르면, 내층 회로상에 절연층과 표면처리된 동박이 순차적으로 형성된 기판을 준비하는 단계 이후 상기 표면처리된 동박과 상기 절연층의 일부를 레이저로 1차 가공하여 홀을 형성하는 단계 후에 상기 1차 가공된 홀 내부의 절연층을 화학 에칭액으로 2차 가공하여 상기 일부 제거된 절연층의 또 다른 일부를 제거하여 절연층을 노출시키는 방열홀을 형성하는 단계를 포함한다.
이때, 상기 기판의 준비 단계는 상기 내층 회로를 포함하는 인쇄회로기판을 준비하는 단계, 상기 인쇄회로기판에 상기 절연층을 적층하는 단계와 상기 절연층 위에 상기 표면처리된 동박을 적층하는 단계를 포함할 수 있다.
또한, 상기 표면처리된 동박은 이하 a~f 단계로 형성될 수 있다.
a) 트리아졸화합물을 지지층에 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2μm로 얇게 니켈층을 형성시키는 단계;
b) 상기 니켈층에 전해도금으로 표면처리 하여 1~9μm의 구리벌크층을 형성시키는 단계;
c) 상기 구리벌크층에 구리입자를 부착시켜 구리노듈층을 형성시키는 단계;
d) 상기 구리노듈층에 아연, 니켈 또는 이들의 조합으로 된 금속층을 형성시키는 단계;
e) 상기 금속층에 크로메이트층을 형성시키는 단계; 및
f) 상기 크로메이트층에 실란화합물을 형성시키는 단계.
또한, 상기 홀을 형성하는 1차 가공에서 사용되는 레이저로서 CO2, YAG/UV 및 Eximer 레이저 중 적어도 어느 한 종류에 의해 수행될 수 있다.
또한, 상기 홀을 형성하는 2차 가공에서 사용되는 화학 에칭액은 하이드록실 라디칼, 농황산, 황산라디칼, 오존, 과황산 나트륨, 과산화수소, 과망간산칼륨, 과망간산나트륨염, 크롬산 중 1종 혹은 2종 이상을 혼합하여 수행될 수 있다.
또한, 상기 도통홀을 형성하는 단계 이후, 방열홀이 형성된 인쇄회로 기판의 표면처리된 동박 위에 시드층을 형성하는 단계를 더 포함할 수 있다.
상기 시드층을 형성하는 단계는, 디스미어 공정을 진행하여 잔사(Residue)를 제거하는 단계와 상기 잔사가 제거된 인쇄회로 기판의 표면에 무전해도금을 통해서 시드층을 형성하는 단계를 포함할 수 있다.
또한, 상기 시드층을 형성하는 단계 이후, 전해도금으로 방열홀을 충진하는 단계를 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명의 실시 예에 따른 다층인쇄회로기판의 홀 형성방법은 표면처리된 동박으로부터 직접 레이저가공이 가능하기에 레이저를 조사하기 전 동박 표면에 구멍을 미리 형성하는 과정 없이, 직접 홀을 형성함으로써 홀 가공의 정확도가 높고, 레이저 반사율이 낮아 레이저 가공에 큰 효율성이 있다.
또한, 레이저의 에너지를 조절함으로써 홀의 깊이를 원하는 만큼 뚫은 후 도통홀 및 방열홀등 원하는 용도의 홀을 형성할 수 있는 효과가 있다.
또한, 두 차례의 걸친 가공을 통해 레진의 열화와 내층 회로의 손상 없이 홀을 가공할 수 있는 효과가 있다.
이로 인해, 내층 회로를 레이저로 오버 가공했을 때 우려할 수 있는 불량을 사전에 막을 수 있는 효과가 있다.
또한, 2차 가공 시 홀 내벽에 표면조도가 형성되어 다음 공정으로 시행되는 도금 공정 시 밀착력이 우수해지는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 다층인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.
도 2는 도 1의 A 부분을 확대한 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 1차 레이저 가공된 다층인쇄회로기판의 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 홀이 형성된 다층인쇄회로기판의 단면도이다.
도 5는 도 4의 B 부분을 확대한 사시도이다.
도 6은 본 발명의 일 실시 예에 따른 2차 화학 에칭액 가공으로 도통홀이 형성된 다층인쇄회로기판의 단면도이다.
도 7은 본 발명의 일 실시 예에 따른 도통홀 형성 후, 시드층이 형성된 다층인쇄회로기판의 단면도이다.
도 8은 본 발명의 일 실시 예에 따른 시드층 형성단계 이후 전해도금으로 도통홀이 충진된 다층인쇄회로기판의 단면도이다.
도 9는 본 발명의 다른 실시 예에 따른 다층인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.
도 10은 도 9의 C 부분을 확대한 사시도이다.
도 11은 본 발명의 다른 실시 예에 따른 1차 레이저 가공된 다층인쇄회로기판의 단면도이다.
도 12는 본 발명의 다른 실시 예에 따른 홀이 형성된 다층인쇄회로기판의 단면도이다.
도 13은 본 발명의 다른 실시 예에 따른 2차 화학 애칭액으로 방열홀이 형성된 다층인쇄회로 기판의 단면도이다.
도 14는 본 발명의 다른 실시 예에 따른 방열홀 형성 후, 시드층이 형성된 다층인쇄회로 기판의 단면도이다.
도 15는 본 발명의 다른 실시 예에 따른 시드층 형성단계 이후 전해도금으로 방열홀이 충진된 다층인쇄회로 기판의 단면도이다.
도 2는 도 1의 A 부분을 확대한 사시도이다.
도 3은 본 발명의 일 실시 예에 따른 1차 레이저 가공된 다층인쇄회로기판의 단면도이다.
도 4는 본 발명의 일 실시 예에 따른 홀이 형성된 다층인쇄회로기판의 단면도이다.
도 5는 도 4의 B 부분을 확대한 사시도이다.
도 6은 본 발명의 일 실시 예에 따른 2차 화학 에칭액 가공으로 도통홀이 형성된 다층인쇄회로기판의 단면도이다.
도 7은 본 발명의 일 실시 예에 따른 도통홀 형성 후, 시드층이 형성된 다층인쇄회로기판의 단면도이다.
도 8은 본 발명의 일 실시 예에 따른 시드층 형성단계 이후 전해도금으로 도통홀이 충진된 다층인쇄회로기판의 단면도이다.
도 9는 본 발명의 다른 실시 예에 따른 다층인쇄회로기판의 구조를 개략적으로 나타낸 단면도이다.
도 10은 도 9의 C 부분을 확대한 사시도이다.
도 11은 본 발명의 다른 실시 예에 따른 1차 레이저 가공된 다층인쇄회로기판의 단면도이다.
도 12는 본 발명의 다른 실시 예에 따른 홀이 형성된 다층인쇄회로기판의 단면도이다.
도 13은 본 발명의 다른 실시 예에 따른 2차 화학 애칭액으로 방열홀이 형성된 다층인쇄회로 기판의 단면도이다.
도 14는 본 발명의 다른 실시 예에 따른 방열홀 형성 후, 시드층이 형성된 다층인쇄회로 기판의 단면도이다.
도 15는 본 발명의 다른 실시 예에 따른 시드층 형성단계 이후 전해도금으로 방열홀이 충진된 다층인쇄회로 기판의 단면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다.
본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
다층인쇄회로 기판의 제조방법
제 1 실시예
도 1 내지 도 8은, 본 발명의 일 실시예에 따라 다층인쇄회로기판의 제조방법을 개략적으로 나타낸 공정 흐름도로 두 차례에 걸친 가공에 의한 도통홀(201) 형성 과정을 확인 할 수 있다.
본 발명의 실시 예에 따르면, 다층인쇄회로기판의 제조 방법은 내층 회로(101)상에 절연층(102)과 표면처리된 동박(103)이 순차적으로 형성된 기판(100)을 준비하는 단계 이후 상기 표면처리된 동박(103)과 상기 절연층(102)의 일부를 레이저로 1차 가공하여 절연층(102)을 노출시키는 홀(200)을 형성하는 단계 후에 상기 노출된 절연층(102)을 화학 에칭액으로 2차 가공하여 상기 내층 회로(101)를 노출시키는 도통홀(201)을 형성하는 단계를 포함한다.
도 1을 참조하면,
상기 기판(100)의 준비 단계는 내층 회로(101)를 포함하는 인쇄회로기판을 준비하는 단계, 상기 인쇄회로기판에 상기 절연층(102)을 적층하는 단계와 상기 절연층(102)위에 표면처리된 동박(103)을 적층하는 단계를 포함할 수 있다.
여기서 상기 기판(100)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다.
본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판(100)으로써 절연층에 1층 이상의 회로가 형성된 통상의 다층인쇄회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다. 상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다. 상기 절연층의 단면을 자르면 보강재가 노출될 수 있다.
회로기판 분야에서 상기 회로층은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
본 발명에서의 내층 회로(101)는 동박 위에, 도금을 통해 0.5~40μm의 두께를 갖도록 한 회로층을 사용할 수 있다.
도1의 A 부분 확대도인 도 2를 참조하면,
상기 표면처리된 동박(103)의 형성 단계인 이하 a~f 단계의 순차적인 공정순서를 파악할 수 있다.
a) 트리아졸화합물을 지지층에 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2μm로 얇게 니켈층을 형성시키는 단계로 동지지층과 표면처리 동박간의 박리성을 높인다. 상기 유기박리층과 니켈층(103-a)은 레이저 가공 시 반사율을 줄이는 효과와 홀 가공성의 정확도를 높여 줄 수 있다.
b) 상기 니켈층에 전해도금으로 표면처리 하여 1~3μm의 구리벌크층(103-b)을 형성시키는 단계로 구리 함량이 가장 많으며, 표면처리된 동박(103)의 구리 함량은 90% 이상일 수 있다.
c) 상기 구리벌크층(103-a)에 구리입자를 부착시켜 구리노듈층(103-c)을 형성시키는 단계는 벌크층 위에 쌓아 올린 구리입자가 절연층에 박히도록 하여 절연재와의 밀착성을 높여줄 수 있다.
d) 상기 구리노듈층(103-c)에 아연, 니켈 또는 이들의 조합으로 된 금속층(103-d)을 형성시키는 단계로, 구리노듈층의 내열성, 내염산성을 높일 수 있다.
e) 상기 금속층(103-d)에 크로메이트층(103-e)을 형성시키는 단계를 통해 방청성을 높이며,
f) 상기 크로메이트층(103-e)에 실란화합물을 형성시키는 단계에서 절연재와의 물리 화학적 결합을 증진 시키는 실란층(103-f)을 형성할 수 있다.
상기 표면처리된 동박(103)의 표면처리 방법은 기본적으로 금속염이 포함 된 수조 안에서 이루어지며 금속염의 농도 pH, 온도, 전류밀도를 조절하여 원하는 두께로 형성시킬 수 있다.
도 3 내지 도 5를 참조하면,
상기 표면처리된 동박(103)과 상기 절연층(102)의 일부를 레이저로 1차 가공하여 절연층(102)을 노출시키는 홀(200)을 형성하는 단계로 레이저의 에너지를 너무 높지 않게 조절하여 레진의 열 손상과 내층 회로(101)의 손상을 주지 않고 홀(200)을 가공한다. 구체적으로는 레이저를 이용해 내층 회로(101) 위로 예를 들어 0.2~5μm의 절연층(102)을 남기고 홀(200)을 뚫는다. 에너지는 레이저 파워(Laser Power), 반복률(Repetition Rate), 스폿 사이즈(spot size)의 변화로 조절 가능하다.
상기 인쇄회로기판 제조방법의 홀(200)을 형성하는 단계에서 레이저 가공은 에폭시수지, 폴리이미드수지 등의 유기물질 내에서 고속으로 홀(200)을 형성할 수 있어서, 다층인쇄회로기판의 제조에 널리 사용되게 되었다. 그러나, 기존의 동박 표면은 레이저빔(Laser Beam)을 반사하므로, 이 문제를 해결하기 위한 동박의 표면처리 방법이 본 발명에 제시되었다.
본 발명의 1차 레이저가공은 CO2, YAG/UV 및 Eximer 레이저를 사용하는 것이 바람직하지만, 본 발명에서는 레이저의 종류를 특별히 한정하지 않는다.
여기서, 상기 홀(200)을 형성하는 단계는 상기 내층 회로(101)의 표면조도가 0.05~0.6μm이 되도록 레이저 가공조건을 설정하여 수행될 수 있다.
또한, 상기 홀(200)을 형성하는 단계는 상기 내층 회로(101)를 손상시키지 않을 정도의 가공조건을 설정하여 수행되며, 미가공된 레진의 두께는 일반적으로 0.2~5μm정도의 버터코트 정도의 두께가 된다. 여기서 버터코트란 유리직물(Glass fabric)을 포함하는 절연재의 일부 레진층을 지칭하며 유리직물의 표면에서 절연재의 표면까지의 레진층이다.
도 6을 참조하면,
상기 노출된 절연층(102)을 화학 에칭액으로 2차 가공하여 상기 내층 회로(101)를 노출시키는 도통홀(201)을 형성하는 단계를 포함한다.
화학 에칭액을 통한 2차 가공에는 산화력이 강한 하이드록실 라디칼, 농황산, 황산라디칼, 오존, 과황산 나트륨, 과산화수소, 과망간산(칼륨 혹은 나트륨염), 크롬산등이 사용될 수 있으나, 공정효율성을 위해서는 과망간산칼륨의 사용이 바람직하다.
도 7을 참조하면,
레이져 가공 및 화학 에칭가공에 의해 형성된 도통홀(201)을 가지는 기판(100)의 표면처리된 동박(103) 위에 시드층(Seed Layer)(202)을 형성하는 단계를 더 포함 할 수 있다.
상기 시드층(202)을 형성하는 단계는 디스미어 공정을 진행하여 추가 잔사(Residue)를 제거하는 단계와 상기 잔사가 제거된 인쇄회로 기판의 표면에 무전해도금을 통해서 시드층(202)을 형성하는 단계를 포함할 수 있다.
이때, 당 업계에 공지된 바에 따라, 무전해도금 또는 전해도금으로 홀 벽면과 내층 회로를 도금하며, 무전해도금으로 0.5~1.5μm 두께로 외부와 노출된 표면 전체를 도금할 수도 있고, 드라이 필름을 도포하여 도통홀(201)을 노출시킨 후 도통홀(201)을 도금할 수도 있다.
도 8을 참조하면,
상기 시드층(202)을 형성하는 단계 이후 전해도금으로 도통홀(201)을 충진하는 도금충진(203)단계를 포함할 수 있다.
도금충진(203)으로 비아홀을 채워 내층와 외층을 도통시켜 도통홀(201) 용도로 사용할 수 있다.
통상의 공정에 따라 시드층(202)과 동박을 패터닝(Patterning)하여 회로를 형성하고 이때, 상기 비아홀 도금충진(203) 부위가 도통홀(201) 기능을 할 수 있다.
이와 같이, 본 발명의 실시 예에 따른 다층인쇄회로기판의 도통홀(201) 형성방법은 표면처리된 동박(103)으로부터 직접 레이저가공이 가능하기에 레이저를 조사하기 전 동박 표면에 구멍을 미리 형성하는 과정 없이, 직접 홀(200)을 형성함으로써 홀(200) 가공의 정확도가 높고, 레이저 반사율이 낮아 레이저 가공에 큰 효율성이 있다.
또한, 레이저의 에너지를 조절함으로써 홀(200)의 깊이를 원하는 만큼 뚫은 후 도통홀(201)을 형성할 수 있는 효과가 있다.
또한, 두 차례의 걸친 가공을 통해 레진의 열화와 내층 회로(101)의 손상 없이 홀을 가공할 수 있는 효과가 있다.
이로 인해, 내층 회로(101)를 레이저로 오버 가공했을 때 우려할 수 있는 불량을 사전에 막을 수 있는 효과가 있다.
또한, 2차 가공 시 홀 내벽에 표면조도가 형성되어 다음 공정으로 시행되는 도금 공정 시 밀착력이 우수해지는 효과가 있다.
제 2 실시예
도 9 내지 도 15는 본 발명의 다른 실시예에 따른 인쇄회로기판의 제조방법을 개략적으로 나타낸 공정 흐름도로 두 차례에 걸친 가공에 의한 방열홀(401) 형성 과정을 확인 할 수 있다.
본 발명의 다른 실시 예에 따르면, 인쇄회로기판의 제조 방법은 내층 회로(301)상에 절연층(302)과 표면처리된 동박(303)이 순차적으로 형성된 기판(300)을 준비하는 단계 이후 상기 표면처리된 동박과(303) 상기 절연층(302)의 일부를 레이저로 1차 가공하여 홀(400)을 형성하는 단계 후에 상기 1차 가공된 홀(400) 내부의 절연층(302)을 화학 에칭액으로 2차 가공하여 상기 일부 제거된 절연층(302)의 또 다른 일부를 제거하여 절연층(302)을 노출시켜 방열홀(401)을 형성하는 단계를 포함한다.
도 9를 참조하면,
상기 기판(300)의 준비 단계는 내층 회로(301)를 포함하는 인쇄회로기판을 준비하는 단계, 상기 인쇄회로기판에 상기 절연층(302)을 적층하는 단계와 상기 절연층(302)위에 표면처리된 동박(303)을 적층하는 단계를 포함할 수 있다.
여기서 상기 기판(300)은 절연층에 접속 패드를 포함하는 1층 이상의 회로가 형성된 회로기판으로서 바람직하게는 인쇄회로기판일 수 있다.
본 도면에서는 설명의 편의를 위하여 구체적인 내층 회로 구성은 생략하여 도시하였으나, 당업자라면 상기 기판(300)으로써 절연층에 1층 이상의 회로가 형성된 통상의 다층인쇄회로기판이 적용될 수 있음을 충분히 인식할 수 있을 것이다.
상기 절연층으로는 수지 절연층이 사용될 수 있다.
상기 수지 절연층으로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 유리 섬유 또는 무기 필러와 같은 보강재가 함침된 수지, 예를 들어, 프리프레그가 사용될 수 있고, 또한 열경화성 수지 또는 광경화성 수지 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 절연층의 단면을 자르면 보강재가 노출될 수 있다.
회로기판 분야에서 상기 회로층은 회로용 전도성 금속으로 사용되는 것이라면 제한 없이 적용 가능하며, 인쇄회로기판에서는 구리를 사용하는 것이 전형적이다.
본 발명에서의 내층 회로(301)는 동박 위에, 도금을 통해 0.5~40μm의 두께를 갖도록 한 회로층을 사용할 수 있다.
도 9의 C 부분 확대도인 도 10을 참조하면,
상기 표면처리된 동박(303)의 형성 단계인 이하 a~f 단계의 순차적인 공정순서를 파악할 수 있다.
a) 트리아졸화합물을 지지층에 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2μm로 얇게 니켈층을 형성시키는 단계로 동지지층과 표면처리 동박간의 박리성을 높인다. 상기 유기박리층과 니켈층(303-a)은 레이저 가공 시 반사율을 줄이는 효과와 홀(400) 가공성의 정확도를 높여 줄 수 있다.
b) 상기 니켈층에 전해도금으로 표면처리 하여 1~3μm의 구리벌크층(303-b)을 형성시키는 단계로 구리 함량이 가장 많으며, 표면처리된 동박(303)의 구리 함량은 90% 이상일 수 있다.
c) 상기 구리벌크층(303-b)에 구리입자를 부착시켜 구리노듈층(303-c)을 형성시키는 단계는 벌크층 위에 쌓아 올린 구리입자가 절연층에 박히도록 하여 절연재와의 밀착성을 높여줄 수 있다.
d) 상기 구리노듈층(303-c)에 아연, 니켈 또는 이들의 조합으로 된 금속층(303-d)을 형성시키는 단계로, 구리노듈층의 내열성, 내염산성을 높일 수 있다.
e) 상기 금속층(303-d)에 크로메이트층(303-e)을 형성시키는 단계를 통해 방청성을 높이며,
f) 상기 크로메이트층(303-e)에 실란화합물을 형성시키는 단계에서 절연재와의 물리 화학적 결합을 증진 시키는 실란층(303-f)을 형성할 수 있다.
상기 표면처리된 동박(303)의 표면처리 방법은 기본적으로 금속염이 포함 된 수조 안에서 이루어지며 금속염의 농도 pH, 온도, 전류밀도를 조절하여 원하는 두께로 형성시킬 수 있다.
도 11 내지 도 12를 참조하면,
상기 표면처리된 동박(303)과 상기 절연층(302)의 일부를 레이저로 1차 가공하여 절연층(302)을 노출시키는 홀(400)을 형성하는 단계로 방열기능을 하는 방열홀(401) 제작에 유리하다.
레이저 에너지는 레이저 파워(Laser Power), 반복률(Repetition Rate), 스폿 사이즈(spot size)의 변화로 조절 가능하다.
상기 인쇄회로기판 제조방법의 홀(400)을 형성하는 단계에서 레이저 가공은 에폭시수지, 폴리이미드수지 등의 유기물질 내에서 고속으로 홀(400)을 형성할 수 있어서, 다층인쇄회로기판의 제조에 널리 사용되게 되었다. 그러나 기존의 동박 표면은 레이저빔(Laser Beam)을 반사하므로, 이 문제를 해결하기 위한 동방의 표면처리 방법이 본 발명에 제시되었다.
본 발명의 1차 레이저가공은 CO2, YAG/UV 및 Eximer 레이저를 사용하는 것이 바람직하지만, 본 발명에서는 레이저의 종류를 특별히 한정하지 않는다.
여기서, 상기 상기 홀(400)을 형성하는 단계는 상기 내층 회로(301)의 표면조도가 0.05~0.6μm이 되도록 레이저 가공조건을 설정하여 수행될 수 있다.
또한, 상기 홀(400)을 형성하는 단계는 상기 내층 회로(301)를 손상시키지 않을 정도의 가공조건을 설정하여 수행되며, 미가공된 레진의 두께는 일반적으로 0.2~5μm정도의 버터코트 정도의 두께가 된다. 여기서 버터코트란 유리직물(Glass fabric)을 포함하는 절연재의 일부 레진층을 지칭하며 유리직물의 표면에서 절연재의 표면까지의 레진층이다.
도 13을 참조하면,
상기 레이저로 1차 가공된 홀(400) 내부의 절연층(302)을 에칭액으로 2차 가공하여 원하는 깊이의 방열홀(401)을 형성할 수 있다.
도 14를 참조하면,
2차 가공에 의해 형성된 방열홀(401)을 가지는 기판(300)의 표면처리된 동박(303) 위에 시드층(Seed Layer)(402)을 형성하는 단계를 더 포함할 수 있다.
상기 시드층(402)을 형성하는 단계는 디스미어 공정을 진행하여 추가 잔사(Residue)를 제거하는 단계와 상기 잔사가 제거된 기판(300)의 표면에 무전해도금을 통해서 시드층(402)을 형성하는 단계를 포함할 수 있다.
도 15을 참조하면,
상기 시드층(402)을 형성하는 단계 이후 전해도금으로 방열홀(401)을 충진하는 도금충진(403)단계를 포함할 수 있다.
통상의 공정에 따라 시드층(402)과 동박을 패터닝(Patterning)하여 회로를 형성하고 이때, 상기 비아홀 도금충진(403) 부위가 방열홀(401) 기능을 할 수 있다.
이와 같이, 본 발명의 다른 예에 따른 다층인쇄회로기판의 방열홀(401) 형성방법은 표면처리된 동박(303)으로부터 직접 레이저가공이 가능하기에 레이저를 조사하기 전 동박 표면에 구멍을 미리 형성하는 과정 없이, 직접 홀(400)을 형성함으로써 홀(400) 가공의 정확도가 높고, 레이저 반사율이 낮아 레이저 가공에 큰 효율성이 있다.
또한, 레이저의 에너지를 조절함으로써 홀(400)의 깊이를 원하는 만큼 뚫은 후 방열홀(401)을 형성할 수 있는 효과가 있다.
또한, 두 차례의 걸친 가공을 통해 레진의 열화와 내층 회로(301)의 손상 없이 홀을 가공할 수 있는 효과가 있다.
이로 인해, 내층 회로(301)를 레이저로 오버 가공했을 때 우려할 수 있는 불량을 사전에 막을 수 있는 효과가 있다.
또한, 2차 가공 시 홀 내벽에 표면조도가 형성되어 다음 공정으로 시행되는 도금 공정 시 밀착력이 우수해지는 효과가 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100, 300: 기판
101, 301: 내층 회로
102, 302: 절연층
103, 303: 표면처리된 동박
103-a, 303-a: 유기박리층과 니켈층
103-b, 303-b: 구리 벌크층
103-c, 303-c: 구리 노듈층
103-d, 303-d: 금속층
103-e, 303-e: 크로메이트층
103-f, 303-f: 실란층
200, 400: (1차 레이저가공에 의한) 홀
201, 401: (2차 화학 에칭액 의한) 도통홀
202, 402: 시드층
203, 403: 도금충진
101, 301: 내층 회로
102, 302: 절연층
103, 303: 표면처리된 동박
103-a, 303-a: 유기박리층과 니켈층
103-b, 303-b: 구리 벌크층
103-c, 303-c: 구리 노듈층
103-d, 303-d: 금속층
103-e, 303-e: 크로메이트층
103-f, 303-f: 실란층
200, 400: (1차 레이저가공에 의한) 홀
201, 401: (2차 화학 에칭액 의한) 도통홀
202, 402: 시드층
203, 403: 도금충진
Claims (16)
- 내층 회로상에 절연층과 표면처리된 동박이 순차적으로 형성된 기판을 준비하는 단계;
상기 표면처리된 동박과 상기 절연층의 일부를 레이저로 1차 가공하여 절연층을 노출시키는 홀을 형성하는 단계; 및
상기 노출된 절연층을 화학 에칭액으로 2차 가공하여 상기 내층 회로를 노출시키는 도통홀을 형성하는 단계;
를 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 1에 있어서,
상기 기판의 준비 단계는,
상기 내층 회로를 포함하는 인쇄회로기판을 준비하는 단계;
상기 인쇄회로기판에 상기 절연층을 적층하는 단계; 및
상기 절연층 위에 상기 표면처리된 동박을 적층하는 단계;
를 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 1에 있어서,
상기 표면처리된 동박은,
a) 트리아졸화합물을 지지층에 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2μm로 얇게 니켈층을 형성시키는 단계;
b) 상기 니켈층에 전해도금으로 표면처리 하여 1~3μm의 구리벌크층을 형성시키는 단계;
c) 상기 구리벌크층에 구리입자를 부착시켜 구리노듈층을 형성시키는 단계;
d) 상기 구리노듈층에 아연, 니켈 또는 이들의 조합으로 된 금속층을 형성시키는 단계;
e) 상기 금속층에 크로메이트층을 형성시키는 단계; 및
f) 상기 크로메이트층에 실란화합물을 형성시키는 단계;
를 포함하여 형성되는 다층인쇄회로기판의 제조방법.
- 청구항 1에 있어서,
상기 홀을 형성하는 1차 가공에서 사용되는 레이저로서 CO2, YAG/UV 및 Eximer laser 중 적어도 어느 한 종류에 의해 수행되는 다층인쇄회로기판의 제조방법.
- 청구항 1에 있어서,
상기 홀을 형성하는 2차 가공에서 사용되는 화학 에칭액은 하이드록실 라디칼, 농황산, 황산라디칼, 오존, 과황산 나트륨, 과산화수소, 과망간산칼륨, 과망간산나트륨염, 크롬산 중 1종 혹은 2종 이상을 혼합하여 수행되는 다층인쇄회로기판의 제조방법.
- 청구항 1에 있어서,
상기 도통홀을 형성하는 단계 이후,
도통홀이 형성된 기판의 표면처리된 동박 위에 시드층을 형성하는 단계를 더 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 6에 있어서,
상기 시드층을 형성하는 단계는,
디스미어 공정을 진행하여 잔사(Residue)를 제거하는 단계; 및
상기 잔사가 제거된 기판의 표면에 무전해도금을 통해서 시드층을 형성하는 단계;
를 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 6에 있어서,
상기 시드층을 형성하는 단계 이후,
전해도금으로 도통홀을 충진하는 단계를 포함하는 다층인쇄회로기판의 제조방법.
- 내층 회로상에 절연층과 표면처리된 동박이 순차적으로 형성된 기판을 준비하는 단계;
상기 표면처리된 동박과 상기 절연층의 일부를 레이저로 1차 가공하여 홀을 형성하는 단계; 및
상기 1차 가공된 홀 내부의 절연층을 화학 에칭액으로 2차 가공하여 상기 일부 제거된 절연층의 또 다른 일부를 제거하여 절연층을 노출시켜 방열홀을 형성하는 단계;
를 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 9에 있어서,
상기 기판의 준비 단계는,
상기 내층 회로를 포함하는 인쇄회로기판을 준비하는 단계;
상기 인쇄회로기판에 상기 절연층을 적층하는 단계; 및
상기 절연층 위에 상기 표면처리된 동박을 적층하는 단계;
를 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 9에 있어서,
상기 표면처리된 동박은,
a) 트리아졸화합물을 지지층에 도포하여 유기박리층을 형성시키고, 상기 유기박리층에 전해도금으로 0.08~2μm 얇게 니켈층을 형성시키는 단계;
b) 상기 니켈층에 전해도금으로 표면처리 하여 1~3μm의 구리벌크층을 형성시키는 단계;
c) 상기 구리벌크층에 구리입자를 부착시켜 구리노듈층을 형성시키는 단계;
d) 상기 구리노듈층에 아연, 니켈 또는 이들의 조합으로 된 금속층을 형성시키는 단계;
e) 상기 금속층에 크로메이트층을 형성시키는 단계; 및
f) 상기 크로메이트층에 실란화합물을 형성시키는 단계;
를 포함하여 형성되는 다층인쇄회로기판의 제조방법.
- 청구항 9에 있어서,
상기 홀을 형성하는 1차 가공에서 사용되는 레이저로서 CO2, YAG/UV 및 Eximer laser 중 적어도 어느 한 종류에 의해 수행되는 다층인쇄회로기판의 제조방법.
- 청구항 9에 있어서,
상기 홀을 형성하는 2차 가공에서 사용되는 화학 에칭액은 하이드록실 라디칼, 농황산, 황산라디칼, 오존, 과황산 나트륨, 과산화수소, 과망간산칼륨, 과망간산나트륨염, 크롬산 중 1종 혹은 2종 이상을 혼합하여 수행되는 다층인쇄회로기판의 제조방법.
- 청구항 9에 있어서,
상기 도통홀을 형성하는 단계 이후,
도통홀이 형성된 인쇄회로 기판의 표면처리된 동박 위에 시드층을 형성하는 단계를 더 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 14에 있어서,
상기 시드층을 형성하는 단계는,
디스미어 공정을 진행하여 잔사(Residue)를 제거하는 단계; 및
상기 잔사가 제거된 인쇄회로 기판의 표면에 무전해도금을 통해서 시드층을 형성하는 단계;
를 포함하는 다층인쇄회로기판의 제조방법.
- 청구항 14에 있어서,
상기 시드층을 형성하는 단계 이후,
전해도금으로 방열홀을 충진하는 단계를 포함하는 다층인쇄회로기판의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130101932A KR101548421B1 (ko) | 2013-08-27 | 2013-08-27 | 다층인쇄회로기판의 제조방법 |
JP2014111622A JP2015046570A (ja) | 2013-08-27 | 2014-05-29 | 多層印刷回路基板の製造方法 |
US14/294,701 US20150059173A1 (en) | 2013-08-27 | 2014-06-03 | Method for manufacturing multi-layered printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130101932A KR101548421B1 (ko) | 2013-08-27 | 2013-08-27 | 다층인쇄회로기판의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20150024692A true KR20150024692A (ko) | 2015-03-09 |
KR101548421B1 KR101548421B1 (ko) | 2015-08-28 |
Family
ID=52581167
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130101932A KR101548421B1 (ko) | 2013-08-27 | 2013-08-27 | 다층인쇄회로기판의 제조방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150059173A1 (ko) |
JP (1) | JP2015046570A (ko) |
KR (1) | KR101548421B1 (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017131379A1 (en) * | 2016-01-26 | 2017-08-03 | Samsung Electronics Co., Ltd. | Device and method for performing communication |
USD852222S1 (en) | 2018-01-04 | 2019-06-25 | Samsung Electronics Co., Ltd. | Display screen or portion thereof with graphical user interface |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017152484A (ja) * | 2016-02-23 | 2017-08-31 | 京セラ株式会社 | 配線基板 |
CN106231805B (zh) * | 2016-08-15 | 2019-01-22 | 建业科技电子(惠州)有限公司 | 一种半自动曝光机做内层板的制作工艺 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6010768A (en) * | 1995-11-10 | 2000-01-04 | Ibiden Co., Ltd. | Multilayer printed circuit board, method of producing multilayer printed circuit board and resin filler |
US5833759A (en) * | 1996-11-08 | 1998-11-10 | W. L. Gore & Associates, Inc. | Method for preparing vias for subsequent metallization |
US20020083586A1 (en) * | 1998-04-10 | 2002-07-04 | Takahiro Iijima | Process for producing multilayer circuit board |
WO2000015015A1 (fr) * | 1998-09-03 | 2000-03-16 | Ibiden Co., Ltd. | Carte imprimee multicouches et son procede de fabrication |
MY144503A (en) * | 1998-09-14 | 2011-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP2000101245A (ja) * | 1998-09-24 | 2000-04-07 | Ngk Spark Plug Co Ltd | 積層樹脂配線基板及びその製造方法 |
MY139405A (en) * | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
JP2001262372A (ja) * | 2000-03-17 | 2001-09-26 | Mitsubishi Gas Chem Co Inc | 炭酸ガスレーザー孔あけに適した両面処理銅箔。 |
TWI262041B (en) * | 2003-11-14 | 2006-09-11 | Hitachi Chemical Co Ltd | Formation method of metal layer on resin layer, printed wiring board, and production method thereof |
JP2005150447A (ja) * | 2003-11-17 | 2005-06-09 | Matsushita Electric Ind Co Ltd | 配線基板とその製造方法 |
JP2007027476A (ja) * | 2005-07-19 | 2007-02-01 | Sharp Corp | 多層プリント配線板の製造方法および多層プリント配線板 |
JP2007173371A (ja) * | 2005-12-20 | 2007-07-05 | Shinko Electric Ind Co Ltd | フレキシブル配線基板の製造方法及び電子部品実装構造体の製造方法 |
JP4855186B2 (ja) * | 2006-09-04 | 2012-01-18 | 日本メクトロン株式会社 | 両面フレキシブルプリント配線板の製造方法 |
TWI337058B (en) * | 2007-02-16 | 2011-02-01 | Unimicron Technology Corp | Circuit board process |
KR100843368B1 (ko) * | 2007-03-02 | 2008-07-03 | 삼성전기주식회사 | 다층 인쇄회로기판의 제조방법 |
TWI383715B (zh) * | 2008-05-16 | 2013-01-21 | Nan Ya Printed Circuit Board | 高密度基板之結構與製法 |
TWI372007B (en) * | 2008-08-07 | 2012-09-01 | Unimicron Technology Corp | Method for fabricating blind via structure of substrate |
JPWO2010024233A1 (ja) * | 2008-08-27 | 2012-01-26 | 日本電気株式会社 | 機能素子を内蔵可能な配線基板及びその製造方法 |
US8829355B2 (en) * | 2009-03-27 | 2014-09-09 | Ibiden Co., Ltd. | Multilayer printed wiring board |
JP5248418B2 (ja) * | 2009-06-15 | 2013-07-31 | 新光電気工業株式会社 | 多層配線基板の製造方法 |
JP2011162860A (ja) * | 2010-02-12 | 2011-08-25 | Furukawa Electric Co Ltd:The | 表面粗化銅箔とその製造方法及び銅張積層板 |
JP5073801B2 (ja) * | 2010-10-20 | 2012-11-14 | 新日鐵化学株式会社 | 銅張り積層板の製造方法 |
KR101167466B1 (ko) * | 2010-12-30 | 2012-07-26 | 삼성전기주식회사 | 다층 인쇄회로기판 그 제조방법 |
-
2013
- 2013-08-27 KR KR1020130101932A patent/KR101548421B1/ko not_active IP Right Cessation
-
2014
- 2014-05-29 JP JP2014111622A patent/JP2015046570A/ja active Pending
- 2014-06-03 US US14/294,701 patent/US20150059173A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017131379A1 (en) * | 2016-01-26 | 2017-08-03 | Samsung Electronics Co., Ltd. | Device and method for performing communication |
US10320067B2 (en) | 2016-01-26 | 2019-06-11 | Samsung Electronics Co., Ltd. | Device and method for performing communication |
USD852222S1 (en) | 2018-01-04 | 2019-06-25 | Samsung Electronics Co., Ltd. | Display screen or portion thereof with graphical user interface |
Also Published As
Publication number | Publication date |
---|---|
JP2015046570A (ja) | 2015-03-12 |
US20150059173A1 (en) | 2015-03-05 |
KR101548421B1 (ko) | 2015-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6314085B2 (ja) | プリント配線板の製造方法及びレーザー加工用銅箔 | |
US9711440B2 (en) | Wiring board and method for manufacturing the same | |
JP2007129180A (ja) | プリント配線板、多層プリント配線板及びその製造方法 | |
WO2016136222A1 (ja) | 印刷配線板及びその製造方法 | |
KR101548421B1 (ko) | 다층인쇄회로기판의 제조방법 | |
JP2014120756A (ja) | 印刷回路基板の製造方法 | |
KR100674316B1 (ko) | 레이저드릴을 이용한 비아홀 형성방법 | |
JP4857433B2 (ja) | 金属積層板、金属積層板の製造方法及び印刷回路基板の製造方法 | |
JP2000068648A (ja) | 多層印刷配線基板の製造方法 | |
JP4153328B2 (ja) | 多層プリント配線板の製造方法 | |
JP2013074270A (ja) | リジッドフレキシブルプリント配線板の製造方法 | |
JP4383219B2 (ja) | プリント配線板の製造方法 | |
KR101540151B1 (ko) | 인쇄회로기판의 제조방법 | |
JP2010058325A (ja) | 銅箔および多層積層配線板 | |
KR102356407B1 (ko) | 레이저 가공용 구리 박, 캐리어 박 구비 레이저 가공용 구리 박, 구리클래드 적층체 및 프린트 배선판의 제조 방법 | |
JP5495002B2 (ja) | プリント配線板、およびその製造方法 | |
JP4225009B2 (ja) | 多層配線基板の製造方法およびこれを用いた多層配線基板 | |
JP2005333050A (ja) | プリント配線板およびビアフィルめっきを用いたビアホールの形成方法 | |
JP2001177248A (ja) | 配線基板及びその製造方法並びに電子機器 | |
KR20090106723A (ko) | 씨오투 레이저 다이렉트 공법을 이용한 빌드업 다층인쇄회로기판의 제조방법 | |
JP2008305906A (ja) | 多層プリント配線板の製造方法 | |
JP2005294364A (ja) | プリント配線板およびビアフィルめっきを用いたビアホールの形成方法 | |
JP2002217536A (ja) | プリント配線板の非貫通孔や貫通孔へのめっき前処理方法 | |
JP2005064259A (ja) | プリント配線板の製造方法 | |
JP2005072455A (ja) | 配線基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |