KR20150024579A - Interface converting appartus - Google Patents

Interface converting appartus Download PDF

Info

Publication number
KR20150024579A
KR20150024579A KR1020130101628A KR20130101628A KR20150024579A KR 20150024579 A KR20150024579 A KR 20150024579A KR 1020130101628 A KR1020130101628 A KR 1020130101628A KR 20130101628 A KR20130101628 A KR 20130101628A KR 20150024579 A KR20150024579 A KR 20150024579A
Authority
KR
South Korea
Prior art keywords
pin
mosi
miso
data
interface
Prior art date
Application number
KR1020130101628A
Other languages
Korean (ko)
Other versions
KR102117479B1 (en
Inventor
민경중
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130101628A priority Critical patent/KR102117479B1/en
Publication of KR20150024579A publication Critical patent/KR20150024579A/en
Application granted granted Critical
Publication of KR102117479B1 publication Critical patent/KR102117479B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/22—Means for limiting or controlling the pin/gate ratio
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus

Abstract

The purpose of the present invention is to provide an interface converting apparatus capable of supporting four-line SPI communications and three-line SPI communications at the same time by including an interface converting unit that changes a connection state according to the communications method and type of an external interface. The present invention relates to an interface converting apparatus. According to an embodiment of the present invention, an interface converting apparatus includes: a first connecting unit connected to output terminals of a data line pin control logic that manages data I/O; a second connecting unit configured to be connected to input terminals of pins; an interface converting unit configured to change a connection state between the first connecting unit and the second connecting unit; and a control unit configured to control the operation of the interface converting unit according to the type and communications method of an external interface connected to the pins.

Description

인터페이스 변환 장치{INTERFACE CONVERTING APPARTUS}{INTERFACE CONVERTING APPARTUS}

본 발명은 인터페이스 변환 장치에 관한 것이다The present invention relates to an interface conversion apparatus

일반적으로, SPI(serial Peripheral Interface Bus) 통신이란, 칩과 다수의 칩 또는 칩과 다수의 주변장치들 사이에 고속으로 데이터를 동기 전송하는데 사용되는 직렬 통신 방법 중 하나이다. In general, serial Peripheral Interface Bus (SPI) communication is one of serial communication methods used for synchronously transferring data at high speed between a chip and a plurality of chips or chips and a plurality of peripheral devices.

이러한 SPI 통신은 CS(Chip Select Signal), SCK(SPI Clock Signal), MOSI(Mater Out Slave In) 및 MISO(Master In Slave Out)의 4핀으로 구성되는 4선 SPI와 CS(Chip Select Signal), SCK(SPI Clock Signal) 및 MIMO(Master In Master out)의 3핀으로 구성되는 3선 SPI가 있다.This SPI communication is composed of 4-wire SPI and CS (Chip Select Signal) composed of 4 pins of Chip Select Signal (CS), SPI Clock Signal (SCK), Mater Out Slave In (MOSI) There is a 3-wire SPI consisting of 3 pins: SCK (SPI Clock Signal) and MIMO (Master In Master Out).

여기서, 3선 SPI는 데이터 핀인 MIMO 핀이 양방향으로 구성되어 통신 속도가 4선 SPI에 비해 느리며, 제어 방식이 복잡하기 때문에 데이터 입력 핀과 출력 핀이 따로 구성된 4선 SPI가 보다 널리 사용되고 있다.Here, the 3-wire SPI is more widely used than the 4-wire SPI in which the data input pin and the output pin are separately formed because the MIMO pin, which is a data pin, is bidirectional, the communication speed is slower than that of the 4-wire SPI and the control method is complicated.

그러나, 핀 수의 제한이 있는 작은 IC의 경우, 3선 SPI가 필요한데, 4선 SPI 가 마스터인 경우, 마스터인 4선 SPI가 3선 SPI 통신을 지원하지 않으면, 4선 SPI와 3선 SPI 간의 통신이 불가능하게 된다.However, in the case of a small IC with a limited number of pins, a 3-wire SPI is required. If the 4-wire SPI is the master and the master 4-wire SPI does not support 3-wire SPI communication, Communication becomes impossible.

따라서, 4선 SPI가 3선 SPI 통신 및 4선 SPI 통신을 동시에 지원할 수 있도록 하는 인터페이스 변환 장치가 절실히 요구되고 있다.
Therefore, there is a desperate need for an interface conversion device that enables 4-wire SPI to support 3-wire SPI communication and 4-wire SPI communication at the same time.

하기의 특허문헌 1은 칩들간의 통신을 위한 인터페이스 장치에 관한 것이나, 상술한 문제에 대한 해결책을 제시하지 못하고 있다.
The following Patent Document 1 relates to an interface device for communication between chips, but fails to provide a solution to the above-mentioned problem.

한국 공개특허공보 제10-2008-0019866호Korean Patent Publication No. 10-2008-0019866

본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 외부 인터페이스의 통신 방식 및 종류에 따라 연결상태를 변경하는 인터페이스 변환부를 포함함으로써, 4선 SPI 통신과 3선 SPI 통신을 동시에 지원할 수 있는 인터페이스 변환 장치를 제공한다.
SUMMARY OF THE INVENTION The present invention has been made in order to solve the problems of the prior art described above and it is an object of the present invention to provide an interface conversion unit for changing a connection state according to a communication method and type of an external interface, Conversion device.

본 발명의 제1 기술적인 측면은 인터페이스 변환 장치를 제안한다. 상기 인터페이스 변환 장치는, 핀의 방향을 제어함으로써 데이터의 입출력을 관리하는 데이터 라인 핀 컨트롤 로직의 출력단과 연결되는 제1 접속부, 핀의 입력단과 연결되는 제2 접속부, 상기 제1 접속부와 상기 제2 접속부 사이의 연결상태를 변경하는 인터페이스 변환부 및 상기 핀에 연결되는 외부 인터페이스의 종류 및 통신 방식에 따라 상기 인터페이스 변환부의 동작을 제어하는 제어부를 포함한다.A first technical aspect of the present invention proposes an interface conversion device. The interface conversion device includes a first connection unit connected to an output terminal of a data line pin control logic for controlling input / output of data by controlling a direction of a pin, a second connection unit connected to an input terminal of the pin, And a control unit for controlling the operation of the interface converting unit according to a type and a communication method of an external interface connected to the pin.

여기서, 상기 핀은 제1 핀 및 제2 핀을 포함하며, 상기 데이터 라인 핀 컨트롤 로직의 출력단은, 상기 제1 핀을 통해 데이터가 입력되는 mosi_in 핀, 싱기 제1 핀을 통해 데이터가 출력되는 mosi_out 핀, 상기 제1 핀을 통해 데이터가 입력되거나 출력되도록 하는 제1 핀 컨트롤 신호가 출력되는 mosi_oen 핀, 상기 제2 핀을 통해 데이터가 입력되는 miso_in 핀, 상기 제2 핀을 통해 데이터가 출력되는 miso_out 핀 및 상기 제2 핀을 통해 데이터가 입력되거나 출력되도록 하는 제2 핀 컨트롤 신호가 출력되는 miso_oen 핀을 포함할 수 있다. The output terminal of the data line pin control logic includes a mosi_in pin through which data is input through the first pin, a mosi_in pin through which data is output through the first pin, A mosi_oin pin for outputting a first pin control signal for inputting or outputting data through the first pin, a miso_in pin for receiving data through the second pin, a miso_inout for outputting data through the second pin, And a miso_oen pin for outputting a second pin control signal for inputting or outputting data through the second pin.

여기서, 상기 제1 접속부는, 상기 mosi_in 핀과 연결되는 mosi_i_O 핀, 상기 mosi_out 핀과 연결되는 mosi_o_i 핀, 상기 mosi_oen 핀과 연결되는 mosi_oe_i 핀, 상기 miso_in 핀과 연결되는 miso_i_o 핀, 상기 miso_out 핀과 연결되는 miso_o_i 핀 및 상기 miso_oen 핀과 연결되는 MISO_oe_i 핀을 포함할 수 있고, 상기 제2 접속부는, 상기 제1 핀을 통해 데이터가 입력되는 mosi_i_i 핀, 상기 제1 핀을 통해 데이터가 출력되는 mosi_o_o 핀, 상기 제1 핀 컨트롤 신호가 출력되는 mosi_oe_o 핀, 상기 제2 핀을 통해 데이터가 입력되는 miso_i_i 핀, 상기 제2 핀을 통해 데이터가 출력되는 miso_o_o 핀 및 상기 제2 핀 컨트롤 신호가 출력되는 miso_oe_o 핀을 포함할 수 있다.The first connection unit may include a mosi_i_in pin connected to the mosi_in pin, a mosi_o_i pin connected to the mosi_out pin, a mosi_oe_i pin connected to the mosi_oin pin, a miso_i_o pin connected to the miso_in pin, a miso_o_i pin connected to the first pin and a MISO_o_i pin connected to the miso_o pin, and the second connecting portion includes a mosi_i_i pin to which data is input via the first pin, a mosi_o_o pin to which data is output via the first pin, A miso_o_o pin to which data is input via the second pin, a miso_o_o pin to which data is output via the second pin, and a miso_oe_o pin to which the second pin control signal is output can do.

여기서, 상기 외부 인터페이스가 4 선 SPI인 경우, 상기 제어부는, 상기 mosi_oe_i 핀을 상기 mosi_oe_o 핀과 연결하고, 상기 mosi_i_o 핀을 상기 mosi_i_i 핀과 연결하며, 상기 mosi_o_i 핀을 상기 mosi_o_o 핀과 연결하고, 상기 miso_oe_i 핀을 상기 miso_oe_o 핀과 연결하며, 상기 miso_i_o 핀을 상기 miso_i_i 핀과 연결하고, 상기 miso_o_i 핀을 상기 miso_o_o 핀과 연결하도록 상기 인터페이스 변환부를 제어할 수 있다.Herein, when the external interface is a 4-wire SPI, the controller connects the mosi_oe_i pin with the mosi_o_o pin, connects the mosi_i_o pin with the mosi_i_i pin, connects the mosi_o_i pin with the mosi_o_o pin, and may control the interface conversion unit to connect the miso_o_i pin to the miso_o_o pin and to connect the miso_i_o pin to the miso_o_i pin and to connect the miso_o_i pin to the miso_o_o pin.

또한, 상기 외부 인터페이스가 3 선 SPI이며, 마스터로 동작하는 경우, 상기 제어부는, 상기 mosi_o_i 핀은 상기 mosi_o_o 핀과 연결하고, 상기 miso_i_o 핀은 상기 mosi_i_i 핀과 연결하도록 상기 인터페이스 변환부를 제어할 수 있으며, 상기 mosi_oe_o 핀으로 제3 핀 컨트롤 신호를 전송할 수 있다.Also, when the external interface is a 3-wire SPI and operates as a master, the control unit may control the interface conversion unit to connect the mosi_o_i pin with the mosi_o_o pin and the miso_i_o pin with the mosi_i_i pin , And can transmit a third pin control signal to the mosi_oe_o pin.

또한, 상기 외부 인터페이스가 3 선 SPI이며, 슬레이브로 동작하는 경우, 상기 제어부는, 상기 miso_o_i 핀은 상기 miso_o_o 핀과 연결하고, 상기 mosi_i_o 핀은 상기 miso_i_i 핀과 연결하도록 상기 인터페이스 변환부를 제어할 수 있으며, 상기 miso_oe_o 핀으로 제4 핀 컨트롤 신호를 전송할 수 있다.Also, when the external interface is a three-wire SPI and operates as a slave, the control unit may control the interface conversion unit to connect the miso_o_i pin with the miso_o_o pin and the mosi_i_o pin with the miso_i_i pin , And transmits the fourth pin control signal to the miso_oe_o pin.

여기서, 상기 핀은, 3 상태 버퍼를 포함할 수 있다.
Here, the pin may include a tri-state buffer.

본 발명의 일 실시형태에 의하면, 외부 인터페이스의 통신방법 및 종류에 따라 핀 컨트롤 로직과 핀 사이의 연결관계를 변경함으로써 3선 SPI 통신과 4선SPI 통신을 동시에 지원할 수 있어, 칩 간의 호환성을 높일 수 있으며, 설계기간을 단축할 수 있는 효과가 있다.
According to the embodiment of the present invention, by changing the connection relationship between the pin control logic and the pin according to the communication method and type of the external interface, it is possible to simultaneously support the 3-wire SPI communication and the 4-wire SPI communication, And the design period can be shortened.

도 1은 4선 SPI를 설명하기 위한 구성도이다.
도 2는 본 발명의 일 실시예에 따른 인터페이스 변환 장치를 설명하기 위한 구성도이다.
도 3은 도 2의 인터페이스 변환 장치와 4선 SPI의 연결관계를 설명하기 위한 구성도이다. 1 is a configuration diagram for explaining a 4-line SPI.
2 is a block diagram illustrating an interface conversion apparatus according to an embodiment of the present invention.
FIG. 3 is a diagram for explaining the connection relationship between the interface conversion apparatus of FIG. 2 and the 4-wire SPI.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.However, the embodiments of the present invention can be modified into various other forms, and the scope of the present invention is not limited to the embodiments described below. Further, the embodiments of the present invention are provided to more fully explain the present invention to those skilled in the art.

본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.In the drawings referred to in the present invention, elements having substantially the same configuration and function will be denoted by the same reference numerals, and the shapes and sizes of the elements and the like in the drawings may be exaggerated for clarity.

도 1은 4선 SPI를 설명하기 위한 구성도이며, 도 2는 본 발명의 일 실시예에 따른 인터페이스 변환 장치를 설명하기 위한 구성도이고, 도 3은 도 2의 인터페이스 변환 장치와 4선 SPI의 연결관계를 설명하기 위한 구성도이다. 2 is a block diagram for explaining an interface converting apparatus according to an embodiment of the present invention. FIG. 3 is a block diagram of the interface converting apparatus of FIG. 2 and a 4-line SPI And is a diagram for explaining the connection relationship.

도 1을 참조하면, 4선 SPI는 시스템 버스와 데이터를 주고받는 SPI 블록(10), 핀(30)의 동작을 컨트롤하는 핀 컨트롤 로직(20) 및 4개의 핀(30)으로 구성된다.Referring to FIG. 1, a four-wire SPI includes an SPI block 10 for exchanging data with a system bus, a pin control logic 20 for controlling the operation of the pin 30, and four pins 30.

핀 컨트롤 로직(20)은 데이터의 입출력을 관리하는 역할을 수행한다. 여기서, 핀 컨트롤 로직(20)은 SPI 블록(10)의 제어 라인과 연결되는 제어 라인 핀 컨트롤 로직(21)과, SPI 블록(10)의 데이터 라인과 연결되는 데이터 라인 핀 컨트롤 로직(22)으로 나눌 수 있다.The pin control logic 20 plays a role of managing data input / output. The pin control logic 20 includes a control line pin control logic 21 connected to the control line of the SPI block 10 and a data line pin control logic 22 connected to the data line of the SPI block 10 Can be divided.

핀(30)은 제어 라인 핀 컨트롤 로직(21)과 연결되는 SCK 핀과 CS 핀을 포함하는 제어 라인 핀(31)과 데이터 라인 핀 컨트롤 로직(22)과 연결되는 MOSI 핀과 MISO 핀과 연결되는 데이터 라인 핀(32)으로 나눌 수 있다. 여기서, SCK 핀은 직렬 클럭(Serial Clock)이 출력 또는 입력되고, CS 핀은 슬레이브 선택 신호가 출력되거나 입력되며, MOSI(Master Out Slave In) 핀은 데이터가 마스터 출력, 슬레이브 입력되고, MISO(Master In Slave Out) 핀은 데이터가 마스터 입력, 슬레이브 출력된다.The pin 30 is connected to the control line pin 31 including the SCK pin and the CS pin connected to the control line pin control logic 21 and the MOSI pin connected to the data line pin control logic 22 and the MISO pin And a data line pin 32. Here, the SCK pin is a serial clock (serial clock), CS pin is a slave selection signal, or MOSI (Master Out Slave In) pin is a master output or slave input, and MISO In Slave Out pin, data is master input, slave output.

4선 SPI의 동작을 살펴보면, 4선 SPI는 마스터로 동작하는 경우, SCK 핀으로 클락신호를 출력하고, CS 핀으로 슬레이브 선택 신호를 출력하며, MOSI 핀으로 데이터가 출력되고, MISO 핀으로 데이터가 입력된다. 반대로, 4선 SPI가 슬레이브로 동작하는 경우, SCK 핀으로 클락신호가 입력되고, CS 핀으로 슬레이브 선택 신호가 입력되며, MOSI 핀으로 데이터가 입력되고, MISO 핀으로 데이터가 출력된다.4-wire SPI operates as a master. When operating as a master, it outputs a clock signal to the SCK pin, a slave selection signal to the CS pin, and outputs data to the MOSI pin. . Conversely, when the 4-wire SPI operates as a slave, the clock signal is input to the SCK pin, the slave selection signal is input to the CS pin, data is input to the MOSI pin, and data is output to the MISO pin.

이때, 핀 컨트롤 로직(20)은 4선 SPI가 마스터로 동작하는지 아니면 슬레이브로 동작하는지 여부에 따라 각각의 핀들에 핀 컨트롤 신호를 출력함으로써 데이터 또는 제어신호가 입력 또는 출력되도록 관리한다.At this time, the pin control logic 20 outputs pin control signals to the respective pins according to whether the four-wire SPI operates as a master or a slave, thereby managing data or control signals to be input or output.

구체적으로, 핀 컨트롤 로직(20)은 각각의 핀(30) 마다 데이터가 입력되는 데이터 인 핀, 데이터가 출력되는 데이터 아웃 핀 및 데이터가 입력 또는 출력되도록 하는 핀 컨트롤 신호 출력 핀을 포함할 수 있다. Specifically, the pin control logic 20 may include a pin, which is data for inputting data, a data out pin for outputting data, and a pin control signal output pin for inputting or outputting data, for each pin 30 .

예를 들면, MOSI 핀은 4선 SPI가 슬레이브로 동작하는 경우 데이터가 입력되는 mosi_in 핀, 4선 SPI가 마스터로 동작하는 경우 데이터가 출력되는 mosi_out 핀 및 4선 SPI가 슬레이브로 동작하는 경우 mosi_in 핀을 선택하고, 마스터로 동작하는 경우 mosi_out 핀을 선택하도록 하는 핀 컨트롤 신호를 출력하는 mosi_oen 핀을 포함할 수 있다.For example, the MOSI pin is the mosi_in pin for data input when the 4-wire SPI acts as a slave, the mosi_out pin for data output when the 4-wire SPI operates as the master, and the mosi_in pin And a mosi_oen pin that outputs a pin control signal to select the mosi_out pin when operating as a master.

또한, 핀(30)은, 상기 데이터 인 핀, 상기 데이터 아웃 핀 및 상기 핀 컨트롤 신호 출력 핀과 연결되어 상기 핀 컨트롤 신호에 따라 데이터가 입력 또는 출력되도록 하는 3 상태 버퍼를 포함할 수 있다.In addition, the pin 30 may include a tri-state buffer connected to the data-in pin, the data-out pin, and the pin control signal output pin so that data is input or output according to the pin control signal.

상기와 같은 4선 SPI는 데이터가 입력되는 핀과 출력되는 핀이 분리 되어 있어, 데이터 입출력 핀을 하나로 가지는 3선 SPI와 통신을 수행할 수 없는 단점이 있다.
The 4-wire SPI has a disadvantage in that it can not perform communication with a 3-wire SPI having one data input / output pin because the data input pin and the output pin are separated from each other.

도 2 및 도 3을 참조하면, 본 발명의 일 실시예에 따른 인터페이스 변환 장치(1)는, 데이터 라인 핀 컨트롤 로직(22)와 데이터 라인 핀(32) 사이에 설치될 수 있으며, 핀(32)의 방향을 제어함으로써 데이터의 입출력을 관리하는 데이터 라인 핀 컨트롤 로직(22)의 출력단과 연결되는 제1 접속부(100), 핀(30)의 입력단과 연결되는 제2 접속부(200), 제1 접속부(100)와 제2 접속부(200) 사이의 연결상태를 변경하는 인터페이스 변환부(300) 및 핀(30)에 연결되는 상기 외부 인터페이스(미도시)의 종류 및 통신 방식에 따라 인터페이스 변환부(300)의 동작을 제어하는 제어부(400)를 포함한다.2 and 3, an interface converter 1 according to an embodiment of the present invention may be installed between a data line pin control logic 22 and a data line pin 32, A first connection unit 100 connected to an output terminal of the data line pin control logic 22 for controlling input / output of data by controlling the direction of the data line pin control logic 22, a second connection unit 200 connected to an input terminal of the pin 30, An interface conversion unit 300 for changing a connection state between the connection unit 100 and the second connection unit 200 and an interface conversion unit 300 according to the type and communication method of the external interface And a control unit 400 for controlling the operation of the control unit 300.

여기서, 핀(30)은 제1 핀(MOSI) 및 제2 핀(MISO)을 포함할 수 있으며, 데이터 라인 핀 컨트롤 로직의 출력단(32)은, 제1 핀(MOSI)을 통해 데이터가 입력되는 mosi_in 핀, 제1 핀(MOSI)을 통해 데이터가 출력되는 mosi_out 핀, 제1 핀(MOSI)을 통해 데이터가 입력되거나 출력되도록 하는 제1 핀 컨트롤 신호가 출력되는 mosi_oen 핀, 제2 핀(MISO)을 통해 데이터가 입력되는 miso_in 핀, 제2 핀(MISO)을 통해 데이터가 출력되는 miso_out 핀 및 제2 핀(MISO)을 통해 데이터가 입력되거나 출력되도록 하는 제2 핀 컨트롤 신호가 출력되는 miso_oen 핀을 포함할 수 있다. Herein, the pin 30 may include a first pin MOSI and a second pin MISO, and an output terminal 32 of the data line pin control logic may be connected to the first pin a mosi_in pin having a mosi_in pin, a mosi_out pin outputting data through a first pin MOSI, a mosi_oen pin outputting a first pin control signal allowing data to be input or output through a first pin MOSI, A miso_in pin for receiving data through the second pin MISO and a miso_oen pin for outputting a second pin control signal for inputting or outputting data through the second pin MISO .

이 때, 제1 접속부(100)는, mosi_in 핀과 연결되는 mosi_i_o 핀, mosi_out 핀과 연결되는 mosi_o_i 핀, mosi_oen 핀과 연결되는 mosi_oe_i 핀, miso_in 핀과 연결되는 miso_i_o 핀, miso_out 핀과 연결되는 miso_o_i 핀, 및 miso_oen 핀과 연결되는 miso_oe_i 핀을 포함할 수 있다.The first connection unit 100 includes a mosi_i_o pin connected to the mosi_in pin, a mosi_o_i pin connected to the mosi_out pin, a mosi_oe_i pin connected to the mosi_oin pin, a miso_i_o pin connected to the miso_in pin, a miso_o_i pin connected to the miso_in pin , And a miso_oe_i pin connected to the miso_oen pin.

또한, 제2 접속부(200)는, 제1 핀(MOSI)을 통해 데이터가 입력되는 mosi_i_i 핀, 제1 핀(MOSI)을 통해 데이터가 출력되는 mosi_o_o 핀, 제1 핀(MOSI) 컨트롤 신호가 출력되는 mosi_oe_o 핀, 제2 핀(MISO)을 통해 데이터가 입력되는 miso_i_i 핀, 제2 핀(MISO)을 통해 데이터가 출력되는 miso_o_o 핀 및 제2 핀(MISO) 컨트롤 신호가 출력되는 miso_oe_o 핀을 포함할 수 있다.The second connection unit 200 includes a mosi_i_i pin to which data is input via the first pin MOSI, a mosi_o_o pin to which data is output via the first pin MOSI, A miso_o_o pin to which data is input via a second pin MISO, a miso_o_o pin to which data is output via a second pin MISO, and a miso_oe_o pin to which a second pin (MISO) control signal is output .

여기서, 제1 핀 컨트롤 신호는 4선 SPI가 마스터인 경우, mosi_o_o 핀을 MOSI 핀과 연결하여 MOSI 핀을 통해 외부 인터페이스(미도시)로 데이터를 출력하도록 하는 경로를 형성할 수 있다. 반대로 4선 SPI가 슬레이브인 경우, mosi_i_i 핀을 MOSI 핀과 연결하여 MOSI 핀을 통해 외부 인터페이스(미도시)로 데이터를 입력받을 수 있도록 하는 경로를 형성할 수 있다.Here, the first pin control signal may form a path for connecting the mosi_o_o pin to the MOSI pin to output data to the external interface (not shown) through the MOSI pin when the 4-wire SPI is the master. Conversely, if the 4-wire SPI is a slave, it can form a path that connects the mosi_i_i pin to the MOSI pin and allows data to be input to the external interface (not shown) through the MOSI pin.

반대로 제2 핀 컨트롤 신호는 4선 SPI가 마스터인 경우, miso_i_i 핀을 MISO 핀과 연결하여 MISO 핀을 통해 외부 인터페이스(미도시)로부터 데이터를 입력받을 수 있도록 하는 경로를 형성할 수 있다. 반대로 4선 SPI가 슬레이브인 경우, miso_o_o 핀을 MISO 핀과 연결하여 MISO 핀을 통해 외부 인터페이스(미도시)로 데이터를 출력할 수 있도록 하는 경로를 형성할 수 있다.
Conversely, the second pin control signal can form a path that connects the miso_i_i pin to the MISO pin to receive data from an external interface (not shown) via the MISO pin if the 4-wire SPI is the master. Conversely, if the 4-wire SPI is a slave, a path may be formed that connects the miso_o_o pin to the MISO pin and allows data to be output to the external interface (not shown) via the MISO pin.

인터페이스 변환부(300)는 제어부(400)의 제어신호에 따라 상기 제1 접속부(100)와 제2 접속부(200) 사이의 연결상태를 변경한다.The interface conversion unit 300 changes the connection state between the first connection unit 100 and the second connection unit 200 according to the control signal of the control unit 400. [

제어부(400)는 핀(30)에 연결되는 외부 인터페이스(미도시)의 종류 및 통신 방식에 따라 인터페이스 변환부(300)의 동작을 제어한다. The control unit 400 controls the operation of the interface conversion unit 300 according to the type of the external interface (not shown) connected to the pin 30 and the communication method.

구체적으로, 제어부(400)는 4선 SPI와 연결되는 외부 인터페이스(미도시)가 4선 SPI인지, 3선 SPI인지 여부 및 상기 외부 인터페이스(미도시)가 3선 SPI인 경우, 마스터인지 슬레이브인지 여부에 따라 제1 접속부(100)와 제2 접속부(200) 사이의 연결상태를 변경하도록 제어한다.Specifically, if the external interface (not shown) connected to the four-wire SPI is a four-wire SPI or a three-wire SPI and if the external interface (not shown) is a three-wire SPI, And controls the connection state between the first connection unit 100 and the second connection unit 200 according to whether the first connection unit 100 or the second connection unit 200 is connected.

이에 따라 인터페이스 변환 장치(1)는 4선 SPI와 연결되는 외부 인터페이스가 4선 SPI인지 3선 SPI인지 여부와 상관없이 모두 통신을 수행할 수 있도록 하는 효과를 가진다. Accordingly, the interface conversion apparatus 1 has an effect of enabling communication to be performed regardless of whether the external interface connected to the 4-wire SPI is a 4-wire SPI or a 3-wire SPI.

일 실시예에 따르면, 외부 인터페이스(미도시)가 4 선 SPI인 경우, 제어부(400)는, 외부 인터페이스가 마스터인지 슬레이브인지 여부와 상관 없이 제1 접속부(100)의 핀을 각각에 대응되는 제2 접속부(200)의 핀을 그대로 연결한다. According to one embodiment, when the external interface (not shown) is a four-wire SPI, the control unit 400 controls the pins of the first connection unit 100, 2 connection unit 200 as it is.

구체적으로, 제어부(200)는 mosi_oe_i 핀을 mosi_oe_o 핀과 연결하고, mosi_i_o 핀을 mosi_i_i 핀과 연결하며, mosi_o_i 핀을 mosi_o_o 핀과 연결하고, miso_oe_i 핀을 miso_oe_o 핀과 연결하며, miso_i_o 핀을 miso_i_i 핀과 연결하고, miso_o_i 핀을 miso_o_o 핀과 연결하도록 인터페이스 변환부(100)를 제어할 수 있다.Specifically, the control unit 200 connects the mosi_oe_i pin to the mosi_oe_o pin, connects the mosi_i_o pin to the mosi_i_i pin, connects the mosi_o_i pin to the mosi_o_o pin, connects the miso_oe_i pin to the miso_oe_o pin, and connects the miso_i_o pin to the miso_i_i pin And to control the interface conversion unit 100 to connect the miso_o_i pin to the miso_o_o pin.

다른 실시예에서, 외부 인터페이스(미도시)가 3선 SPI이며, 마스터로 동작하는 경우, 상기 3선 SPI의 데이터 입출력 핀인 MIMO 핀(미도시)은 4선 SPI의 MOSI 핀과 연결될 수 있다. In another embodiment, the MIMO pin (not shown), which is the data input / output pin of the 3-wire SPI, may be coupled to the MOSI pin of the 4-wire SPI when the external interface (not shown) is a 3-wire SPI and operates as a master.

이 경우, 제어부(400)는, mosi_o_i 핀을 mosi_o_o 핀과 연결하고, miso_i_o 핀을 mosi_i_i 핀과 연결하도록 인터페이스 변환부(100)를 제어하며, mosi_oe_o 핀으로 제3 핀 컨트롤 신호를 전송할 수 있다. In this case, the control unit 400 may control the interface conversion unit 100 to connect the mosi_o_i pin to the mosi_o_o pin, connect the miso_i_o pin to the mosi_i_i pin, and transmit the third pin control signal to the mosi_oe_o pin.

이때, 제어부(400)는 상기 연결되는 핀들을 제외한 나머지 핀들은 0 또는 1값을 가지도록 하여 stop 시키도록 제어할 수 있다.At this time, the controller 400 may control the other pins except for the connected pins to have a value of 0 or 1 to stop them.

또 다른 실시예에서, 외부 인터페이스(미도시)가 3 선 SPI이며, 슬레이브로 동작하는 경우, 상기 3선 SPI의 데이터 입출력 핀인 SISO 핀(미도시)은 4선 SPI의 MISO 핀과 연결될 수 있다.In another embodiment, the SISO pin (not shown), which is the data input / output pin of the 3-wire SPI, may be coupled to the MISO pin of the 4-wire SPI when the external interface (not shown) is a 3-wire SPI and operates as a slave.

이 경우, 제어부(400)는, miso_o_i 핀은 miso_o_o 핀과 연결하고, mosi_i_o 핀은 miso_i_i 핀과 연결하도록 인터페이스 변환부(300)를 제어하며, miso_oe_o 핀으로 제4 핀 컨트롤 신호를 전송할 수 있다.In this case, the controller 400 controls the interface converter 300 to connect the miso_o_i pin to the miso_o_o pin, the mosi_i_o pin to the miso_i_i pin, and transmit the fourth pin control signal to the miso_oe_o pin.

이때에도, 제어부(400)는 상기 연결되는 핀들을 제외한 나머지 핀들은 0 또는 1 값을 가지도록 하여 stop 시키도록 제어할 수 있다.
At this time, the control unit 400 may control the other pins except the connected pins to have a value of 0 or 1 to stop the control.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
It is to be understood that both the foregoing general description and the following detailed description are exemplary and explanatory and are not intended to limit the invention to the particular forms disclosed. It will be understood by those skilled in the art that various changes in form and details may be made therein without departing from the spirit and scope of the invention as defined by the appended claims.

1 : 인터페이스 변환 장치
10 : SPI 블록
20 : 핀 컨트롤 로직
21 : 제어 라인 핀 컨트롤 로직
22 : 데이터 라인 핀 컨트롤 로직
30 : 핀
31 : 제어 라인 핀
32 : 데이터 라인 핀
100 : 제1 접속부
200 : 제2 접속부
300 : 인터페이스 변환부
400 : 제어부1: interface conversion device
10: SPI block
20: Pin Control Logic
21: Control Line Pin Control Logic
22: Data line pin control logic
30: pin
31: control line pin
32: Data line pin
100: first connection
200: second connection portion
300: interface conversion unit
400:

Claims (7)

데이터의 입출력을 관리하는 데이터 라인 핀 컨트롤 로직의 출력단과 연결되는 제1 접속부;
핀의 입력단과 연결되는 제2 접속부;
상기 제1 접속부와 상기 제2 접속부 사이의 연결상태를 변경하는 인터페이스 변환부; 및
상기 핀에 연결되는 외부 인터페이스의 종류 및 통신 방식에 따라 상기 인터페이스 변환부의 동작을 제어하는 제어부; 를 포함하는 인터페이스 변환 장치.
A first connection unit connected to an output terminal of a data line pin control logic for managing input / output of data;
A second connection part connected to an input terminal of the pin;
An interface converting unit for changing a connection state between the first connecting unit and the second connecting unit; And
A control unit for controlling the operation of the interface converting unit according to a type and a communication method of an external interface connected to the pin; And an interface conversion unit.
제1항에 있어서,
상기 핀은 제1 핀 및 제2 핀을 포함하며,
상기 데이터 라인 핀 컨트롤 로직의 출력단은,
상기 제1 핀을 통해 데이터가 입력되는 mosi_in 핀;
싱기 제1 핀을 통해 데이터가 출력되는 mosi_out 핀;
상기 제1 핀을 통해 데이터가 입력되거나 출력되도록 하는 제1 핀 컨트롤 신호가 출력되는 mosi_oen 핀;
상기 제2 핀을 통해 데이터가 입력되는 miso_in 핀;
상기 제2 핀을 통해 데이터가 출력되는 miso_out 핀; 및
상기 제2 핀을 통해 데이터가 입력되거나 출력되도록 하는 제2 핀 컨트롤 신호가 출력되는 miso_oen 핀; 을 포함하는 인터페이스 변환 장치.
The method according to claim 1,
The pin including a first pin and a second pin,
The output terminal of the data line pin control logic is connected,
A mosi_in pin into which data is input via the first pin;
A mosi_out pin for outputting data through pin 1;
A mosi_oen pin for outputting a first pin control signal for inputting or outputting data through the first pin;
A miso_in pin through which data is input via the second pin;
A miso_out pin through which data is output via the second pin; And
A miso_oen pin for outputting a second pin control signal for inputting or outputting data through the second pin; And an interface conversion unit.
제2항에 있어서,
상기 제1 접속부는, 상기 mosi_in 핀과 연결되는 mosi_i_O 핀; 상기 mosi_out 핀과 연결되는 mosi_o_i 핀; 상기 mosi_oen 핀과 연결되는 mosi_oe_i 핀; 상기 miso_in 핀과 연결되는 miso_i_o 핀; 상기 miso_out 핀과 연결되는 miso_o_i 핀; 및 상기 miso_oen 핀과 연결되는 MISO_oe_i 핀; 을 포함하고,
상기 제2 접속부는, 상기 제1 핀을 통해 데이터가 입력되는 mosi_i_i 핀; 상기 제1 핀을 통해 데이터가 출력되는 mosi_o_o 핀; 상기 제1 핀 컨트롤 신호가 출력되는 mosi_oe_o 핀; 상기 제2 핀을 통해 데이터가 입력되는 miso_i_i 핀; 상기 제2 핀을 통해 데이터가 출력되는 miso_o_o 핀; 및 상기 제2 핀 컨트롤 신호가 출력되는 miso_oe_o 핀; 을 포함하는 인터페이스 변환 장치.
3. The method of claim 2,
The first connection unit includes: a mosi_i_O pin connected to the mosi_in pin; A mosi_o_i pin connected to the mosi_out pin; A mosi_oe_i pin connected to the mosi_oen pin; A miso_i_o pin connected to the miso_in pin; A miso_o_i pin connected to the miso_out pin; And a MISO_oe_i pin connected to the miso_oen pin; / RTI >
The second connection unit includes: a mosi_i_i pin through which data is input through the first pin; A mosi_o_o pin through which data is output via the first pin; A mosi_oe_o pin to which the first pin control signal is output; A miso_i_i pin through which data is input via the second pin; A miso_o_o pin through which data is output through the second pin; And a miso_oe_o pin to which the second pin control signal is output; And an interface converting unit.
제3항에 있어서,
상기 외부 인터페이스가 4 선 SPI인 경우,
상기 제어부는,
상기 mosi_oe_i 핀을 상기 mosi_oe_o 핀과 연결하고, 상기 mosi_i_o 핀을 상기 mosi_i_i 핀과 연결하며, 상기 mosi_o_i 핀을 상기 mosi_o_o 핀과 연결하고, 상기 miso_oe_i 핀을 상기 miso_oe_o 핀과 연결하며, 상기 miso_i_o 핀을 상기 miso_i_i 핀과 연결하고, 상기 miso_o_i 핀을 상기 miso_o_o 핀과 연결하도록 상기 인터페이스 변환부를 제어하는 인터페이스 변환 장치.
The method of claim 3,
If the external interface is a 4-wire SPI,
Wherein,
Connecting the mosi_o_i pin with the mosi_o_o pin, connecting the mosi_i_o pin with the mosi_i_i pin, connecting the mosi_o_i pin with the mosi_o_o pin, connecting the miso_oe_i pin with the miso_oe_o pin, Pin to connect the miso_o_i pin to the miso_o_o pin, and to control the interface conversion unit to connect the miso_o_i pin to the miso_o_o pin.
제3항에 있어서,
상기 외부 인터페이스가 3 선 SPI이며, 마스터로 동작하는 경우,
상기 제어부는,
상기 mosi_o_i 핀은 상기 mosi_o_o 핀과 연결하고, 상기 miso_i_o 핀은 상기 mosi_i_i 핀과 연결하도록 상기 인터페이스 변환부를 제어하며, 상기 mosi_oe_o 핀으로 제3 핀 컨트롤 신호를 전송하는 인터페이스 변환 장치.
The method of claim 3,
If the external interface is a three-wire SPI and operates as a master,
Wherein,
Wherein the mosi_o_i pin is coupled to the mosi_o_o pin and the miso_i_o pin is coupled to the mosi_i_i pin and the third pin control signal is transmitted to the mosi_oe_o pin.
제3항에 있어서,
상기 외부 인터페이스가 3 선 SPI이며, 슬레이브로 동작하는 경우,
상기 제어부는,
상기 miso_o_i 핀은 상기 miso_o_o 핀과 연결하고, 상기 mosi_i_o 핀은 상기 miso_i_i 핀과 연결하도록 상기 인터페이스 변환부를 제어하며, 상기 miso_oe_o 핀으로 제4 핀 컨트롤 신호를 전송하는 인터페이스 변환 장치.
The method of claim 3,
If the external interface is a 3-wire SPI and operates as a slave,
Wherein,
Wherein the miso_o_i pin connects to the miso_o_o pin, the mosi_i_o pin connects to the miso_i_i pin, and the fourth pin control signal to the miso_oe_o pin.
제1항에 있어서,
상기 핀은, 3 상태 버퍼를 포함하는 인터페이스 변환 장치.

The method according to claim 1,
Wherein the pin comprises a tri-state buffer.

KR1020130101628A 2013-08-27 2013-08-27 Interface converting appartus KR102117479B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130101628A KR102117479B1 (en) 2013-08-27 2013-08-27 Interface converting appartus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130101628A KR102117479B1 (en) 2013-08-27 2013-08-27 Interface converting appartus

Publications (2)

Publication Number Publication Date
KR20150024579A true KR20150024579A (en) 2015-03-09
KR102117479B1 KR102117479B1 (en) 2020-06-01

Family

ID=53021129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130101628A KR102117479B1 (en) 2013-08-27 2013-08-27 Interface converting appartus

Country Status (1)

Country Link
KR (1) KR102117479B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060004936A1 (en) * 2004-06-30 2006-01-05 Nokia Inc. Bridge for enabling communication between a FIFO interface and a PL3 bus for a network processor and an I/O card
KR20080019866A (en) 2006-08-29 2008-03-05 삼성전자주식회사 Interfacing apparatus and method for communication between chips
KR20100090946A (en) * 2009-02-09 2010-08-18 성균관대학교산학협력단 Multi-interface conversion apparatus and control method therefor
JP2010528509A (en) * 2007-05-25 2010-08-19 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Data transmission method between master device and slave device
KR20110120810A (en) * 2010-04-29 2011-11-04 한국전자통신연구원 Sensor node equipped gerneral-purpose interface port with plug and play, sensor board equipped gerneral-purpose interface port with sensor device driver, gerneral-purpose interface port and each method thereof
KR20120055034A (en) * 2010-11-22 2012-05-31 삼성전자주식회사 Apparatus for connecting peripheral device in portable terminal using serial peripheral interface and method for transmitting data

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060004936A1 (en) * 2004-06-30 2006-01-05 Nokia Inc. Bridge for enabling communication between a FIFO interface and a PL3 bus for a network processor and an I/O card
KR20080019866A (en) 2006-08-29 2008-03-05 삼성전자주식회사 Interfacing apparatus and method for communication between chips
JP2010528509A (en) * 2007-05-25 2010-08-19 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング Data transmission method between master device and slave device
KR20100090946A (en) * 2009-02-09 2010-08-18 성균관대학교산학협력단 Multi-interface conversion apparatus and control method therefor
KR20110120810A (en) * 2010-04-29 2011-11-04 한국전자통신연구원 Sensor node equipped gerneral-purpose interface port with plug and play, sensor board equipped gerneral-purpose interface port with sensor device driver, gerneral-purpose interface port and each method thereof
KR20120055034A (en) * 2010-11-22 2012-05-31 삼성전자주식회사 Apparatus for connecting peripheral device in portable terminal using serial peripheral interface and method for transmitting data

Also Published As

Publication number Publication date
KR102117479B1 (en) 2020-06-01

Similar Documents

Publication Publication Date Title
US10642769B2 (en) Serial peripheral interface daisy chain mode system and apparatus
US7269088B2 (en) Identical chips with different operations in a system
US9918147B2 (en) Transmission apparatus and transmission method
CN101499046A (en) SPI equipment communication circuit
JP2013168164A5 (en)
CN105446930A (en) Single selection end SPI (Serial Peripheral Interface) master-slave multi-machine bidirectional communication method
CN104834620A (en) SPI (serial peripheral interface) bus circuit, realization method and electronic equipment
KR102187781B1 (en) I2c router system
AU2011313404A1 (en) Electronic device and serial data communication method
CN114253898A (en) Bus device and data read-write circuit
KR100787054B1 (en) Control System for Same Address Device Using I2C Protocol
CN107370651A (en) A kind of communication means between SPI slaves
KR20150024579A (en) Interface converting appartus
CN103530256B (en) The process device and method of CPCIe and PCI protocol data
CN104142905A (en) Method and device for extending inter-integrated circuit (IIC)
JP5536023B2 (en) Bus system and information processing equipment
KR101082110B1 (en) Timing controller, apparatus for data sending and receving using timing controller
CN104978294A (en) Compatible device of serial peripheral interface, serial peripheral interface and host device
CN103559159A (en) Information processing method and electronic device
CN209118268U (en) A kind of high robust spi bus driving circuit
WO2009069094A1 (en) Method and device for routing data between components
JP2017068663A (en) Programmable controller
KR101681736B1 (en) Semiconductor device having input/output wrappers
CN204719747U (en) The compatible equipment of Serial Peripheral Interface (SPI), Serial Peripheral Interface (SPI) and main process equipment
JP5107153B2 (en) Programmable controller system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant