KR100787054B1 - Control System for Same Address Device Using I2C Protocol - Google Patents

Control System for Same Address Device Using I2C Protocol Download PDF

Info

Publication number
KR100787054B1
KR100787054B1 KR1020050089922A KR20050089922A KR100787054B1 KR 100787054 B1 KR100787054 B1 KR 100787054B1 KR 1020050089922 A KR1020050089922 A KR 1020050089922A KR 20050089922 A KR20050089922 A KR 20050089922A KR 100787054 B1 KR100787054 B1 KR 100787054B1
Authority
KR
South Korea
Prior art keywords
component
common
serial data
serial
line
Prior art date
Application number
KR1020050089922A
Other languages
Korean (ko)
Other versions
KR20070035265A (en
Inventor
정상연
Original Assignee
(주)대인테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)대인테크 filed Critical (주)대인테크
Priority to KR1020050089922A priority Critical patent/KR100787054B1/en
Publication of KR20070035265A publication Critical patent/KR20070035265A/en
Application granted granted Critical
Publication of KR100787054B1 publication Critical patent/KR100787054B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Information Transfer Systems (AREA)
  • Small-Scale Networks (AREA)

Abstract

본 발명은 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치에 관한 것으로, 더욱 상세히는 제어하고자 하는 부품에 대해 선별적으로 직렬 데이터 라인을 통한 신호를 전달할 수 있는 주 제어부(10)와, 공통 어드레스를 가지는 한 개 이상의 부품(20)과, 상기 주 제어부(10)와 모든 부품(20)을 공통으로 연결하는 공통 직렬 클록 라인(30)과, 상기 주 제어부와 각각의 부품을 각각 연결하는 직렬 데이터 라인을 포함하여 구성되는 것을 특징으로 하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치에 관한 것이다.The present invention relates to a control device for a component having a common address using I2C communication, and more particularly, a main controller 10 capable of selectively transmitting a signal through a serial data line to a component to be controlled, and a common address. At least one component 20 having a common circuit, a common serial clock line 30 connecting the main controller 10 and all the components 20 in common, and serial data connecting the main controller and the respective components, respectively; A control apparatus for a component having a common address using I2C communication, comprising a line.

본 발명에 의하는 경우, I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치의 회로를 구성하는 데 필요한 연결선의 개수를 획기적으로 감소시켜, 인쇄 회로 기판(PCB: Printed Circuit Board)을 이용하여 회로를 구성하는 경우, 부품 배치와 회로 연결선의 레이 아웃의 설계를 용이하게 하며, 이에 따라 설계 및 제조 공정에서 소요되는 노력과 비용을 절감할 수 있게 된다.According to the present invention, the number of connecting lines required to form a circuit of a control device for a component having a common address using I2C communication is drastically reduced, and a circuit is formed using a printed circuit board (PCB). When configured, it facilitates the design of component placement and layout of circuit connections, thereby reducing the effort and cost involved in the design and manufacturing process.

I2C, 직렬 클록 라인, 직렬 데이터 라인, SCL, SDA I2C, Serial Clock Line, Serial Data Line, SCL, SDA

Description

Ｉ2Ｃ 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치 {Control System for Same Address Device Using I2C Protocol}Control device for parts with common address using I2C communication {Control System for Same Address Device Using I2C Protocol}

도 1: 기존 실시 예에 의한 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치 회로도1 is a circuit diagram of a device having a common address using I2C communication according to an exemplary embodiment

도 2: 기존 실시 예에 의한 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치의 다른 회로도2 is another circuit diagram of a control device of a component having a common address using I2C communication according to an existing embodiment.

도 3: 본 발명의 일 실시 예에 의한 공통 직렬 클록 라인을 사용하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치 회로도3 is a circuit diagram of a component having a common address using I2C communication using a common serial clock line according to an exemplary embodiment of the present invention.

도 4: 본 발명의 일 실시 예에 의한 공통 직렬 클록 라인을 사용하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치의 부품 1 제어시의 신호 흐름도4 is a signal flow diagram of a part 1 control of a control device of a part having a common address using I2C communication using a common serial clock line according to an embodiment of the present invention.

도 5: 본 발명의 일 실시 예에 의한 공통 직렬 클록 라인을 사용하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치의 부품 2 제어시의 신호 흐름도5 is a signal flow diagram of the control part 2 of the control device of the component having a common address using I2C communication using a common serial clock line according to an embodiment of the present invention

도 6: 본 발명의 일 실시 예에 의한 공통 직렬 데이터 라인을 사용하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치 회로도6 is a circuit diagram of a component having a common address using I2C communication using a common serial data line according to an exemplary embodiment of the present invention.

<도면의 주요부에 사용된 기호의 설명><Description of Symbols Used in Main Parts of Drawing>

10: 주 제어부 20: 부품(Device) 10: main control unit 20: device

21: 부품 1 22: 부품 221: Part 1 22: Part 2

23: 부품 3 24: 부품 423: part 3 24: part 4

30: 공통 직렬 클록 라인 31: 직렬 클록 라인(Serial Clock Line: SCL) 130: common serial clock line 31: serial clock line (SCL) 1

32: 직렬 클록 라인 2 33: 직렬 클록 라인 332: serial clock line 2 33: serial clock line 3

34: 직렬 클록 라인 434: serial clock line 4

40: 공통 직렬 데이터 라인 41: 직렬 데이터 라인(Serial DAta Line: SDA) 140: common serial data line 41: serial data line (SDA) 1

42: 직렬 데이터 라인 2 43: 직렬 데이터 라인 342: serial data line 2 43: serial data line 3

44: 직렬 데이터 라인 444: serial data line 4

50: 출력 1 51: 출력 250: output 1 51: output 2

52: 출력 3 53: 출력 452: Output 3 53: Output 4

본 발명은 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치에 관한 것으로, 더욱 상세히는 제어하고자 하는 부품에 대해 선별적으로 직렬 데이터 라인을 통한 신호를 전달할 수 있는 주 제어부(10)와, 공통 어드레스를 가지는 한 개 이상의 부품(20)과, 상기 주 제어부(10)와 모든 부품(20)을 공통으로 연결하는 공통 직렬 클록 라인(30)과, 상기 주 제어부와 각각의 부품을 각각 연결하는 직렬 데이터 라인을 포함하여 구성되는 것을 특징으로 하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치에 관한 것이다.The present invention relates to a control device for a component having a common address using I2C communication, and more particularly, a main controller 10 capable of selectively transmitting a signal through a serial data line to a component to be controlled, and a common address. At least one component 20 having a common circuit, a common serial clock line 30 connecting the main controller 10 and all the components 20 in common, and serial data connecting the main controller and the respective components, respectively; A control apparatus for a component having a common address using I2C communication, comprising a line.

I2C(I-square-C, ‘아이스퀘어시’라고 보통 부른다)란 필립스가 제안한 통신 방식이다. Inter-IC라고도 불리지만 이 명칭은 그리 잘 쓰이지 않는 명칭이다. I2C는 로컬 버스라고 부르는 병렬 버스와 다르게 여러 개의 주변 장치 부품(Device)을 단지 두 가닥의 신호선으로만 연결하여 동작하는 양방향 직렬 버스 규격이다. 이 경우, 각각의 부품들은 각각의 고유한 어드레스(Address)를 지니며, 주 제어부에서 직렬 데이터 라인을 통해 전송하는 데이터 중 어드레스 부분의 데이터에 의해, 두 개의 직렬 연결선에 연결된 여러 개의 부품 중 해당 어드레스를 지니는 부품과의 선별적인 데이터 송수신이 가능하다. I2C (I-square-C, commonly known as 'Is Square City') is a communication method proposed by Philips. It is also called Inter-IC, but this name is rarely used. I2C is a bidirectional serial bus specification that works by connecting several peripheral devices with only two signal lines, unlike a parallel bus called a local bus. In this case, each part has its own unique address, and the corresponding part of the several parts connected to the two serial connection lines by the data of the address portion of the data transmitted through the serial data line by the main controller. It is possible to selectively transmit and receive data with the component having.

부품의 어드레스는 부품에 따라서 부품 제작사에서 정해지기도 하고, 부품의 외부 핀을 이용하여 지정할 수도 있다. 핀 수가 적은 패키지 형식의 부품이라면 어드레스의 상위 비트는 고정되고 하위 비트만 지정하는 경우가 일반적이다. 따라서, 도 1에 도시된 바와 같이, 동일한 기능을 가지는 오디오 IC 등의 부품을 여러 개 이용하여 회로를 구성하고자 하는 경우, 각 부품의 어드레스가 제조사에 의해 제조시부터 고정되어 있게 되므로, 단지 두 개의 직렬 연결선에 의해 모든 부품을 연결하여 제어하고자 하는 경우, 하나의 제어 신호에 의해 어드레스가 같은 모든 부품 이 동시에 동작될 수밖에 없다는 문제점이 있다. The address of a part may be determined by a part manufacturer depending on the part, or may be specified using an external pin of the part. For packaged parts with fewer pins, it is common for the upper bits of the address to be fixed and to specify only the lower bits. Therefore, as shown in FIG. 1, when a circuit is to be configured using several components such as an audio IC having the same function, the address of each component is fixed from the time of manufacture by the manufacturer, so that only two When all components are connected and controlled by a serial connection line, there is a problem that all components having the same address must be operated simultaneously by one control signal.

이러한 문제를 해결하기 위하여, 기존의 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치의 경우, 도 1 에 도시된 것과 같이 하나의 부품에 대하여 대응하는 주 제어부를 각각 연결하는 방식으로 회로를 구성했다. 그러나 이러한 방법은 필요로 하는 주 제어부의 개수가 대응하는 부품의 개수만큼 필요하게 되고, 각 주 제어부와 각 부품과의 사이에 하나의 직렬 클록 라인과 하나의 직렬 데이터 라인이 연결되어야 하므로, 회로의 구성이 대단히 복잡해 진다는 단점이 있었다. In order to solve such a problem, in the case of a control device of a component having a common address using conventional I2C communication, a circuit is configured by connecting corresponding main controllers to one component as shown in FIG. . However, this method requires the required number of main controllers as many as the corresponding parts, and one serial clock line and one serial data line must be connected between each main controller and each component. The disadvantage is that the configuration is very complicated.

이러한 단점을 개선하기 위해, 도 2에 도시된 바와 같이 하나의 주 제어부(10)에서 각각의 부품에 대해 직렬 클록 라인과 직렬 데이터 라인을 한 쌍씩 각각 연결하여, 제어하고자 하는 부품에 대해서만 신호를 전송하도록 주 제어부를 프로그래밍하여 구성하는 경우, 필요한 주 제어부는 하나로 줄일 수 있다. 하지만, 이 경우에도 주 제어부와 각각의 부품을 연결하는데 필요한 연결선의 개수는 도 2에 도시된 바와 같이 제어하고자 하는 부품 개수의 2배가 필요하게 되며, 인쇄 회로 기판(PCB: Printed Circuit Board)을 이용하여 회로를 구성하는 경우, 이러한 많은 부품 간의 연결선은 부품 배치와 회로 연결선의 레이아웃을 설계하는데 막대한 어려움을 초래한다는 단점이 있다. In order to alleviate this disadvantage, as shown in FIG. 2, one main control unit 10 connects a pair of serial clock lines and a serial data line to each component to transmit a signal only to a component to be controlled. When the main control unit is programmed and configured, the required main control unit can be reduced to one. However, even in this case, as shown in FIG. 2, the number of connecting lines required to connect the main control unit and each component is required to be twice as large as the number of parts to be controlled, using a printed circuit board (PCB). In the case of configuring a circuit, a connection line between many of these components has a disadvantage in that it causes enormous difficulty in designing a component arrangement and a layout of the circuit connection line.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 제어하고자 하는 부품에 대해 선별적으로 직렬 데이터 라인을 통한 신호를 전달할 수 있는 주 제어부(10)와, 공통 어드레스를 가지는 한 개 이상의 부품(20)과, 상기 주 제어부(10)와 모든 부품(20)을 공통으로 연결하는 공통 직렬 클록 라인(30)과, 상기 주 제어부와 각각의 부품을 각각 연결하는 직렬 데이터 라인을 포함하여 구성되는 것을 특징으로 하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치를 제공하여, 주 제어부와 제어하고자 하는 복수의 부품 사이의 연결선의 개수를 감소시켜, 인쇄 회로 기판(PCB: Printed Circuit Board)을 이용하여 회로를 구성하는 경우, 부품 배치와 회로 연결선의 레이 아웃의 설계를 용이하게 하며, 이에 따라 설계 및 제조 공정에서 소요되는 노력과 비용을 절감할 수 있는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치를 제공하는 것을 주목적으로 한다. The present invention has been made to solve the above problems, the main control unit 10 that can selectively transmit a signal through the serial data line to the component to be controlled, and one or more components having a common address ( 20), a common serial clock line 30 connecting the main control unit 10 and all the components 20 in common, and a serial data line connecting the main control unit and each component, respectively. By providing a control device for a component having a common address using I2C communication characterized by reducing the number of connecting lines between the main control unit and the plurality of components to be controlled, using a printed circuit board (PCB) When constructing circuits, it facilitates the design of component placement and layout of circuit leads, and therefore the effort required in the design and manufacturing process. To provide a control apparatus for a part having a common address using the I2C communications to reduce costs is the primary purpose.

상기한 목적을 달성하기 위하여 본 발명은, 제어하고자 하는 부품에 대해 선별적으로 직렬 데이터 라인을 통한 신호를 전달할 수 있는 주 제어부(10)와, 공통 어드레스를 가지는 한 개 이상의 부품(20)과, 상기 주 제어부(10)와 모든 부품(20)을 공통으로 연결하는 공통 직렬 클록 라인(30)과, 상기 주 제어부와 각각의 부품을 각각 연결하는 직렬 데이터 라인을 포함하여 구성되는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a main control unit 10 capable of selectively transmitting a signal through a serial data line to a component to be controlled, at least one component 20 having a common address, And a common serial clock line 30 connecting the main control unit 10 and all the components 20 in common, and a serial data line connecting the main control unit and the respective components, respectively.

또한, 제어하고자 하는 부품에 대해 선별적으로 직렬 클록 라인을 통한 신호를 전달할 수 있는 주 제어부(10)와, 공통 어드레스를 가지는 한 개 이상의 부품(20)과, 상기 주 제어부(10)와 모든 부품(20)을 공통으로 연결하는 공통 직렬 데이 터 라인(40)과, 상기 주 제어부와 각각의 부품을 각각 연결하는 직렬 클록 라인을 포함하여 구성되는 것을 특징으로 한다.In addition, a main controller 10 capable of selectively transmitting a signal through a serial clock line to a component to be controlled, one or more components 20 having a common address, the main controller 10 and all components And a serial clock line for connecting the main control unit and each of the components, respectively.

이하에서는 첨부된 도면을 참조로 하여, 본 발명의 일 실시 예에 따른 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings, a control device for a part having a common address using I2C communication according to an embodiment of the present invention will be described in detail.

본 발명은 도 3 에 도시된 바와 같이 주 제어부(10), 공통 어드레스를 가지는 한 개 이상의 부품(20), 공통 직렬 클록 라인(30), 각각의 직렬 데이터 라인으로 구성된다. The present invention consists of a main control unit 10, one or more components 20 having a common address, a common serial clock line 30, and each serial data line, as shown in FIG.

먼저, 주 제어부(10)에 관하여 설명한다. 상기 주 제어부(10)는 도 3에 도시된 바와 같이 후술할 공통 직렬 클록 라인(30)에 의해 후술할 한 개 이상의 부품(20)과 연결되어 있다. 또한, 상기 주 제어부는 도 3에 도시된 바와 같이 후술할 한 개 이상의 부품(20)들 각각과 후술할 직렬 데이터 라인에 의하여 연결되어 있다. 상기 주 제어부(10)는 여러 개의 공통어드레스를 지니는 부품 중 제어하고자 하는 부품에 대해서만 선별적으로 그 부품에 연결된 직렬 데이터 라인을 통해 신호를 전송하는 기능을 갖는다. 한편, 도 6에 도시된 바와 같이 직렬 데이터 라인을 공통으로 이용하고, 각각의 부품(20)에 대해 직렬 클록 라인을 각각 연결하여 회로를 구성하는 경우에는, 상기 주 제어부(10)는 여러 개의 공통어드레스를 지니는 부 품 중 제어하고자 하는 부품에 대해서만 선별적으로 그 부품에 연결된 직렬 클록 라인을 통해 신호를 전송하는 기능을 갖는다. 상기 주 제어부(10)에서 후술할 부품(20)으로 후술할 직렬 데이터 라인을 통하여 전송하는 신호는, 상기 주 제어부(10)가 부품(20)에 전송을 시작한다는 표현인 "Start", 전송 목적지의 어드레스 표현인" Address", 전송 목적 표현(읽기용인가 또는 쓰기 용인가)인 "R/W", 전송 데이터 표현인 "Data", 부품(20)이 정상적으로 데이터를 수신했다는 응답 표현인 "Ack", 전송 종료 표현인 "Stop"으로 구성된다. 여기에서, "Start"는 상기 주 제어부(10)가 부품에 전송 시작을 알리기 위한 것으로 I2C 버스를 사용하겠다는 신호의 시작이다. 이 신호는 1비트 형태로 구현되며 후술할 직렬 클록 라인에 전송되는 신호가 "HIGH" 상태가 유지될 때 후술할 직렬 데이터 라인에 전송되는 신호가 "HIGH"에서 "LOW로" 변화되면 START 신호로 해석된다. "Stop"은 상기 주 제어부(10)가 부품에 전송을 종료한다는 것을 알리기 위한 것으로 I2C 버스를 더 이상 사용하지 않겠다는 신호이다. 이 신호는 1비트 형태로 구현되며 후술할 직렬 클록 라인이 "HIGH" 상태가 유지될 때 직렬 데이터 라인에 전송되는 신호가 "LOW"에서 "HIGH"로 변화되면 "STOP" 신호로 해석된다. 따라서, 상기 주 제어부(10)는, 도 3에 도시된 바와 같이 직렬 클록 라인을 공통으로 하여 회로를 구성하는 경우, 후술할 공통 클록 라인(30)에 전송되는 신호를 "HIGH"로 유지하면서, 선택한 부품에 연결된 직렬 데이터 라인에만 "Start" 신호를 인가하여 선택된 부품과의 데이터 전송을 할 수 있다. 한편, 선택된 부품과 데이터 전송을 끝내고자 하는 경우에는 후술할 공통 직렬 클록 라인(30)에 전송되는 신호를 "HIGH"로 유지하면서, 선택한 부품에 연결된 직렬 데이터 라인에만 "Stop" 신호를 인가하여 선택된 부품과의 데이터 전송을 종료할 수 있다. 한편, 도 6에 도시된 바와 같이 직렬 데이터 라인(40)을 공통으로 하여 회로를 구성하는 경우, 상기 주 제어부(10)는 선택된 부품에 연결된 직렬 클록 라인(30)에 전송되는 신호만을 "HIGH"로 유지하면서, 후술할 공통 직렬 데이터 라인(40)에 "Start" 신호를 인가하여 선택된 부품과의 데이터 전송을 할 수 있다. 한편, 선택된 부품과 데이터 전송을 끝내고자 하는 경우에는 선택된 부품에 연결된 직렬 클록 라인(30)에 전송되는 신호만을 "HIGH"로 유지하면서, 후술할 공통 직렬 데이터 라인(40)에 "Stop" 신호를 인가하여 선택된 부품과의 데이터 전송을 종료할 수 있다. 이러한 주 제어부를 구성하고 프로그래밍하는 것은 본 발명이 속하는 기술 분야에서는 공지의 기술이므로, 상세한 설명은 생략한다. First, the main control unit 10 will be described. As illustrated in FIG. 3, the main controller 10 is connected to one or more components 20 to be described later by a common serial clock line 30 to be described later. Also, as shown in FIG. 3, the main controller is connected to each of one or more components 20 to be described later by a serial data line to be described later. The main control unit 10 has a function of selectively transmitting a signal through a serial data line connected to only a component to be controlled among components having a plurality of common addresses. On the other hand, when the serial data line is commonly used as shown in FIG. 6, and a series clock line is connected to each component 20 to form a circuit, the main controller 10 may have several common values. Only those parts that are to be controlled have the ability to selectively send signals through the serial clock line connected to them. The signal transmitted from the main control unit 10 to the component 20 to be described later through the serial data line to be described later is “Start”, which is an expression that the main control unit 10 starts transmission to the component 20, and a transmission destination. "Address", which is the address representation of "," "R / W", which is the transfer purpose representation (for reading or writing), "Data", which is the transmission data representation, "Ack", which is a response representation that the component 20 has normally received data. It is composed of "Stop" which is a transmission end expression. Here, "Start" is for the main control unit 10 to inform the component of the start of transmission, and is the start of a signal to use the I2C bus. This signal is implemented in 1-bit form and when the signal transmitted to the serial data line to be described later is maintained in the "HIGH" state, the signal transmitted to the serial data line to be described later changes from "HIGH" to "LOW". Interpreted "Stop" is to inform the main control unit 10 that the transmission is to be terminated and is a signal not to use the I2C bus anymore. This signal is implemented in a 1-bit form and is interpreted as a "STOP" signal when the signal transmitted to the serial data line changes from "LOW" to "HIGH" when the serial clock line to be described below is maintained in the "HIGH" state. Accordingly, when the main control unit 10 configures a circuit having a common serial clock line as shown in FIG. 3, while maintaining the signal transmitted to the common clock line 30 to be described later as "HIGH", The "Start" signal can be applied only to the serial data line connected to the selected component to transfer data with the selected component. On the other hand, when the data transmission with the selected component is to be finished, the signal transmitted to the common serial clock line 30, which will be described later, is maintained as "HIGH" while the "Stop" signal is applied only to the serial data line connected to the selected component. The data transfer with the part can be terminated. Meanwhile, as shown in FIG. 6, when the circuit is configured by using the serial data lines 40 in common, the main controller 10 may “HIGH” only signals transmitted to the serial clock line 30 connected to the selected component. It is possible to transmit data with the selected component by applying the "Start" signal to the common serial data line 40 which will be described later, while maintaining the. On the other hand, when the data transmission with the selected component is to be finished, the signal "Stop" is applied to the common serial data line 40 which will be described later while keeping only "HIGH" the signal transmitted to the serial clock line 30 connected to the selected component. The data transmission with the selected component can be terminated by applying. Since the configuration and programming of the main control unit are well known in the art, the detailed description thereof will be omitted.

다음으로, 공통의 어드레스를 갖는 부품(20)에 관하여 설명한다. 상기 부품(20)은 I2C 통신에서, 제어하고자 하는 부품에 지정되는 어드레스가 부품 출고시부터 고정되어 제작된 부품이다. 상기 부품(20)은 여러 개의 오디오 IC와 같이 동일한 부품 또는 동일한 기능을 가지는 부품인 경우가 일반적이겠으나, 다른 기능을 수행하는 부품의 경우에도, 고정되어 지정된 어드레스가 공통인 경우도 본 발명의 제어 장치에서 사용이 가능하다. 상기 부품(20)은 도 3에 도시된 바와 같이 직렬 클록 라인(30)을 공통으로 하여 회로를 구성하는 경우, 상기 주 제어부(10)에서 선택된 직렬 데이터 라인(41, 42, 43, 44중 어느 하나)을 통해 선별적으로 전송하는 신호에 의해, 선택된 부품만 선별적으로 상기 주 제어부(10)와 데이터 전송이 가능하게 된다. 한편, 도 6에 도시된 바와 같이 직렬 데이터 라인(40)을 공통으로 하여 회로를 구성하는 경우, 상기 부품은 상기 주 제어부(10)에서 선택된 직렬 클록 라인(31,32,33,34 중 어느 하나)을 통해 선별적으로 전송하는 신호에 의해, 선택된 부품만 선별적으로 상기 주 제어부(10)와 데이터 전송이 가능하게 된다.Next, the part 20 which has a common address is demonstrated. In the I2C communication, the component 20 is a component in which an address assigned to the component to be controlled is fixed from the time of shipment of the component. The component 20 is generally the same component or parts having the same function, such as a plurality of audio ICs, but in the case of a component that performs other functions, even if a fixed fixed address is common Available at When the component 20 configures a circuit having the serial clock line 30 in common as shown in FIG. 3, any one of the serial data lines 41, 42, 43, and 44 selected by the main controller 10 may be used. By the signal selectively transmitted through the one), only the selected component can selectively transmit data to the main controller 10. Meanwhile, as shown in FIG. 6, when the circuit is configured using the serial data lines 40 in common, the component is any one of serial clock lines 31, 32, 33, and 34 selected by the main controller 10. By selectively transmitting the signal through), only the selected part can selectively transmit data to the main controller 10.

다음으로, 직렬 클록 라인에 관하여 설명한다. 상기 직렬 클록 라인은 도 3에 도시된 바와 같이 직렬 클록 라인을 공통으로 하여 회로를 구성하는 경우, 공통 직렬 클록 라인(30)으로 구성된다. 이 경우, 상기 공통 직렬 클록 라인(30)은 상기 주 제어부(10)와 후술할 공통어드레스를 지니는 한 개 이상의 부품(20)을 모두 연결한다. 한편, 도 6에 도시된 바와 같이 직렬 데이터 라인을 공통으로 하여 회로를 구성하는 경우, 상기 직렬 클록 라인은 도 6에 도시된 바와 같이 상기 주 제어부(10)에서 각각의 공통 어드레스를 가지는 부품들(21, 22, 23, 24)로 한 부품당 하나의 직렬 클록 라인(31, 32, 33, 34)이 연결된다. 상기 직렬 클록 라인은, 데이터를 전달하기 위한 동기용 클록을 전달하는 신호선이다.Next, the serial clock line will be described. As shown in FIG. 3, the serial clock line is configured as a common serial clock line 30 when the circuit is configured with the serial clock line in common. In this case, the common serial clock line 30 connects both the main controller 10 and at least one component 20 having a common address to be described later. On the other hand, when the circuit is configured by using a common serial data line as shown in Figure 6, the serial clock line, as shown in Figure 6 the components having a common address in each of the main controller 10 ( One serial clock line 31, 32, 33, 34 is connected per component to 21, 22, 23 and 24. The serial clock line is a signal line that transfers a synchronous clock for transferring data.

다음으로, 직렬 데이터 라인에 관하여 설명한다. 상기 직렬 데이터 라인은 도 3에 도시된 바와 같이 직렬 클록 라인을 공통으로 하여 회로를 구성하는 경우, 상기 주 제어부(10)에서 각각의 공통 어드레스를 가지는 부품들(21, 22, 23, 24)로 한 부품당 하나의 직렬 데이터 라인(41, 42, 43, 44)이 연결된다. 한편, 도 6에 도시된 바와 같이 직렬 데이터 라인을 공통으로 하여 회로를 구성하는 경우, 상기 직렬 데이터 라인은 도 6에 도시된 바와 같이 공통 직렬 데이터 라인(40)으로 구성 된다. 이 경우, 상기 공통 직렬 데이터 라인(40)은 상기 주 제어부(10)와 후술할 공통어드레스를 지니는 한 개 이상의 부품(20)을 모두 연결한다. 상기 직렬 데이터 라인은, 전달하고자 하는 데이터의 비트 정보를 표현하기 위한 신호선이다.Next, a serial data line will be described. When the serial data line is configured to have a serial clock line in common, as shown in FIG. 3, the main control unit 10 controls components 21, 22, 23, and 24 having respective common addresses. One serial data line 41, 42, 43, 44 is connected per component. Meanwhile, as shown in FIG. 6, when the circuit is configured by using the common serial data lines, the serial data line is configured by the common serial data line 40 as illustrated in FIG. 6. In this case, the common serial data line 40 connects both the main controller 10 and at least one component 20 having a common address to be described later. The serial data line is a signal line for expressing bit information of data to be transferred.

이하에서는 본 발명의 일 실시 예에 따른 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치의 작동에 관하여 설명하고자 한다. Hereinafter, an operation of a control device of a component having a common address using I2C communication according to an embodiment of the present invention will be described.

먼저, 도 3에 도시된 바와 같이 직렬 클록 라인을 공통으로 하여 회로를 구성하는 경우의 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치의 작동에 관하여 설명한다. 이 경우, 상기 주 제어부(10)는 상기 공통 클록 라인(30)에 전송되는 신호를 "HIGH"로 유지하면서, 선택한 부품에 연결된 직렬 데이터 라인에만 "Start" 신호를 인가하여 선택된 부품과의 데이터 전송을 할 수 있다. 한편, 선택된 부품과 데이터 전송을 끝내고자 하는 경우에는 공통 직렬 클록 라인(30)에 전송되는 신호를 "HIGH"로 유지하면서, 선택한 부품에 연결된 직렬 데이터 라인에만 "Stop" 신호를 인가하여 선택된 부품과의 데이터 전송을 종료할 수 있다.  First, as shown in FIG. 3, the operation of the control device of a component having a common address using I2C communication in the case of configuring a circuit with a common serial clock line will be described. In this case, while maintaining the signal transmitted to the common clock line 30 as "HIGH", the main controller 10 applies a "Start" signal only to the serial data line connected to the selected component to transmit data with the selected component. can do. On the other hand, when the data transmission with the selected component is to be completed, while maintaining the signal transmitted to the common serial clock line 30 as "HIGH", the "Stop" signal is applied only to the serial data line connected to the selected component and the selected component. Can terminate the data transfer.

다음으로, 도 6에 도시된 바와 같이 직렬 데이터 라인(40)을 공통으로 하여 회로를 구성하는 경우, 상기 주 제어부(10)는 선택된 부품에 연결된 직렬 클록 라인(30)에 전송되는 신호만을 "HIGH"로 유지하면서, 후술할 공통 직렬 데이터 라인(40)에 "Start" 신호를 인가하여 선택된 부품과의 데이터 전송을 할 수 있다. 한편, 선택된 부품과 데이터 전송을 끝내고자 하는 경우에는 선택된 부품에 연결된 직렬 클록 라인(30)에 전송되는 신호만을 "HIGH"로 유지하면서, 후술할 공통 직렬 데이터 라인(40)에 "Stop" 신호를 인가하여 선택된 부품과의 데이터 전송을 종료할 수 있다. Next, as shown in FIG. 6, when the circuit is configured by using the serial data lines 40 in common, the main controller 10 may “HIGH” only the signals transmitted to the serial clock lines 30 connected to the selected component. While maintaining " On the other hand, when the data transmission with the selected component is to be finished, the signal "Stop" is applied to the common serial data line 40 which will be described later while keeping only "HIGH" the signal transmitted to the serial clock line 30 connected to the selected component. The data transmission with the selected component can be terminated by applying.

이상에서는 도면과 명세서에서 최적 실시 예들이 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.In the foregoing description, optimal embodiments have been disclosed in the drawings and the specification. Although specific terms have been used herein, they are used only for the purpose of describing the present invention and are not intended to limit the scope of the present invention as defined in the claims or the claims. Therefore, those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상술한 바와 같이 본 발명에 의하는 경우, 주 제어부와 제어하고자 하는 복수의 부품 사이의 신호가 전달되는 연결선의 개수는 제어하고자 하고자 하는 부품 하나 당 직렬 클록 라인과 직렬 데이터 라인의 2가지가 필요하여, 제어하고자 하는 부품의 개수의 2배의 연결선이 필요하다는 문제점을 해결하여, 제어하고자 하는 부품의 수만큼의 신호 연결선에 하나의 공통 신호 연결선을 추가하는 것만으로도 모든 부품을 선택적으로 제어할 수 있게 된다. 따라서, 회로를 구성하는 데 필요한 연결선의 개수를 획기적으로 감소시켜, 인쇄 회로 기판(PCB: Printed Circuit Board)을 이용하여 회로를 구성하는 경우, 부품 배치와 회로 연결선의 레이 아웃의 설계를 용이하게 하며, 이에 따라 설계 및 제조 공정에서 소요되는 노력과 비용을 절감할 수 있게 된다.As described above, according to the present invention, the number of connection lines through which a signal is transmitted between the main control unit and a plurality of components to be controlled requires two types of serial clock lines and serial data lines per component to be controlled. To solve the problem of needing twice as many wires as the number of parts to be controlled, all parts can be selectively controlled just by adding one common signal wire to the number of signal wires. Will be. Therefore, the number of connecting wires necessary for constructing the circuits is drastically reduced, and when the circuit is constructed using a printed circuit board (PCB), it facilitates the arrangement of components and the design of the layout of the circuit connecting lines. As a result, the effort and cost of design and manufacturing processes can be reduced.

Claims (2)

제어하고자 하는 부품에 대해 선별적으로 직렬 데이터 라인을 통한 신호를 전달할 수 있는 주 제어부(10);A main controller 10 capable of selectively transmitting a signal through a serial data line to a component to be controlled; 공통 어드레스를 가지는 한 개 이상의 부품(20);One or more components 20 having a common address; 상기 주 제어부(10)와 모든 부품(20)을 공통으로 연결하는 공통 직렬 클록 라인(30);A common serial clock line 30 connecting the main controller 10 and all the components 20 in common; 상기 주 제어부와 각각의 부품을 각각 연결하는 직렬 데이터 라인; 을 포함하여 구성되는 것을 특징으로 하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치.A serial data line connecting the main controller and each component respectively; Control device of a component having a common address using I2C communication, characterized in that it comprises a. 제어하고자 하는 부품에 대해 선별적으로 직렬 클록 라인을 통한 신호를 전달할 수 있는 주 제어부(10);A main controller 10 capable of selectively transmitting a signal through a serial clock line to a component to be controlled; 공통 어드레스를 가지는 한 개 이상의 부품(20);One or more components 20 having a common address; 상기 주 제어부(10)와 모든 부품(20)을 공통으로 연결하는 공통 직렬 데이터 라인(40);A common serial data line 40 connecting the main controller 10 and all the components 20 in common; 상기 주 제어부와 각각의 부품을 각각 연결하는 직렬 클록 라인; 을 포함하여 구성되는 것을 특징으로 하는 I2C 통신을 이용한 공통 어드레스를 가지는 부품의 제어 장치.A serial clock line connecting the main controller and respective components, respectively; Control device of a component having a common address using I2C communication, characterized in that it comprises a.
KR1020050089922A 2005-09-27 2005-09-27 Control System for Same Address Device Using I2C Protocol KR100787054B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050089922A KR100787054B1 (en) 2005-09-27 2005-09-27 Control System for Same Address Device Using I2C Protocol

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050089922A KR100787054B1 (en) 2005-09-27 2005-09-27 Control System for Same Address Device Using I2C Protocol

Publications (2)

Publication Number Publication Date
KR20070035265A KR20070035265A (en) 2007-03-30
KR100787054B1 true KR100787054B1 (en) 2007-12-21

Family

ID=41628219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050089922A KR100787054B1 (en) 2005-09-27 2005-09-27 Control System for Same Address Device Using I2C Protocol

Country Status (1)

Country Link
KR (1) KR100787054B1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100968865B1 (en) * 2007-12-17 2010-07-09 주식회사 애트랩 Serial communication system and ID grant method thereof
KR101222107B1 (en) * 2010-12-09 2013-01-15 인텔릭스(주) Device for multiplexing with swiching scl bus based on i2c bus protocol and method thereof
KR101222108B1 (en) * 2010-12-09 2013-01-16 인텔릭스(주) Device for single or multi assessing with swiching scl bus based on i2c bus protocol and method thereof
US20140320608A1 (en) * 2010-12-13 2014-10-30 Nokia Corporation Method and Apparatus for 3D Capture Synchronization
KR101687709B1 (en) * 2015-05-19 2016-12-19 한국원자력연구원 RF Acceleration Cavity Temperature Control Apparatus and Method for Linear Electron Accelerator
CN116610609A (en) * 2023-05-16 2023-08-18 深微光电科技(深圳)有限公司 IIC address conflict protection control circuit, device and control method

Also Published As

Publication number Publication date
KR20070035265A (en) 2007-03-30

Similar Documents

Publication Publication Date Title
US6629172B1 (en) Multi-chip addressing for the I2C bus
US20080270654A1 (en) Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore
KR100787054B1 (en) Control System for Same Address Device Using I2C Protocol
US8341326B2 (en) Software layer for communication between RS-232 to I2C translation IC and a host
US20070239919A1 (en) Communication control semiconductor device and interface system
US6339806B1 (en) Primary bus to secondary bus multiplexing for I2C and other serial buses
CN101398801B (en) Method and device for expanding internal integrate circuit bus
JP4671688B2 (en) Memory system comprising a memory module having a path for transmitting high-speed data and a path for transmitting low-speed data
CN109359073B (en) Inter-device communication method and device based on SPI bus
JP2007026438A (en) Communications system
US7843213B1 (en) Signal termination scheme for high speed memory modules
US9015365B2 (en) Integrated circuit using I2C bus and control method thereof
JP2006107417A (en) Connector/digital serial bus interface device, controller for display device having it, and integrated circuit chip
CN114974140A (en) LED driving chip for manufacturing single-wire chain type communication link in Mini-LED backlight module
US7043592B2 (en) External bus controller
US20080126619A1 (en) Multiple bus interface control using a single controller
KR101082110B1 (en) Timing controller, apparatus for data sending and receving using timing controller
US20110018888A1 (en) Addressing method and structure for multiple chips and display system thereof
CN104142905A (en) Method and device for extending inter-integrated circuit (IIC)
JP2007148622A (en) Interface setting method
JP2008294738A (en) Semiconductor chip
JP2008040575A (en) Serial data transfer device and serial data transfer method
JP2007529114A (en) Configurable input / output terminals
US20240232101A9 (en) Logic control device of serial peripheral interface, master-slave system, and master-slave switchover method therfor
US20240134807A1 (en) Logic control device of serial peripheral interface, master-slave system, and master-slave switchover method therfor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131210

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141209

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151209

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181212

Year of fee payment: 12