KR20150012417A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20150012417A
KR20150012417A KR1020130087906A KR20130087906A KR20150012417A KR 20150012417 A KR20150012417 A KR 20150012417A KR 1020130087906 A KR1020130087906 A KR 1020130087906A KR 20130087906 A KR20130087906 A KR 20130087906A KR 20150012417 A KR20150012417 A KR 20150012417A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
light emitting
type semiconductor
light
Prior art date
Application number
KR1020130087906A
Other languages
English (en)
Other versions
KR102087938B1 (ko
Inventor
한재웅
윤형선
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130087906A priority Critical patent/KR102087938B1/ko
Publication of KR20150012417A publication Critical patent/KR20150012417A/ko
Application granted granted Critical
Publication of KR102087938B1 publication Critical patent/KR102087938B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 도전형 반도체층, 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층, 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 양자 우물층들과 양자 장벽층들을 구비하는 활성층을 포함하며, 상기 양자 장벽층들 중 상기 제1 도전형 반도체층에 가장 인접하는 제1 양자 장벽층의 두께가 가장 두껍다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드나 레이저 다이오드와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하다.
이러한 기술의 발달로 디스플레이 소자뿐만 아니라 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등에까지 응용이 확대되고 있다.
여기서, LED의 구조는 기판 상에 p형 반도체층, 발광층, n형 반도체층이 순차적으로 적층되고, 기판과 n형 반도체층이 와이어 본딩되어 있으므로 전류가 상호 통전될 수 있다.
이때, 기판에 전류를 인가하면, 전류가 p형 반도체층과 n형 반도체층에 공급되기 때문에, p형 반도체층으로부터 발광층으로 정공(+)이 방출되고, n형 반도체층으로부터 발광층으로 전자(-)가 방출된다. 따라서, 발광층에서 정공과 전자가 결합하면서 에너지 준위가 낮아지게 되고, 에너지 준위가 낮아짐과 동시에 방출되는 에너지가 빛의 형태로 발산된다.
실시 예는 광 출력을 향상시킬 수 있는 발광 소자를 제공한다.
실시 예는 제1 도전형 반도체층; 상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 양자 우물층들과 양자 장벽층들을 구비하는 활성층을 포함하며, 상기 양자 장벽층들 중 상기 제1 도전형 반도체층에 가장 인접하는 제1 양자 장벽층의 두께가 가장 두껍다.
상기 제1 양자 장벽층의 두께는 15nm ~ 30nm일 수 있다. 상기 양자 장벽층들의 두께는 상기 제1 도전형 반도체층에 인접할수록 증가할 수 있다.
상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 양자 우물층들 사이에 위치하는 적어도 하나의 양자 장벽층은 터널링(tunneling)에 의하여 전자 또는 정공을 통과시킨다.
상기 제1 양자 장벽층은 제1 도전형 도펀트가 도핑될 수 있다.
실시 예는 광 출력을 향상시킬 수 있다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2는 도 1에 도시된 활성층의 구조를 나타낸다.
도 3은 도 1에 도시된 활성층의 에너지 밴드 갭을 나타낸다.
도 4는 다른 실시 예에 따른 발광 소자를 나타낸다.
도 5는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 6은 실시 예에 따른 조명 장치를 나타낸다.
도 7은 실시 예에 따른 표시 장치를 나타낸다.
도 8은 실시 예에 따른 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 설명한다.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다.
도 1을 참조하면, 발광 소자(100)는 기판(110), 버퍼층(120), 발광 구조물(130), 전도층(140), 및 제1 전극(152), 및 제2 전극(154)을 포함한다.
기판(110)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로서, 예컨대, 사파이어 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 질화물 반도체 기판 중 어느 하나, 또는 GaN, InGaN, AlGaN, AlInGaN 중에서 적어도 어느 하나가 적층된 템플레이트(Template) 기판일 수 있다.
버퍼층(120)은 기판(110)과 발광 구조물(130) 사이의 격자 상수의 차이에 의한 격자 부정합을 완화하기 위하여 발광 구조물(130)과 기판(110) 사이에 배치될 수 있다.
버퍼층(120)은 3족 원소 및 5족 원소를 포함하는 질화물 반도체일 수 있다. 예컨대, 버퍼층(120)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중에서 적어도 하나를 포함할 수 있다. 버퍼층(120)은 단일층 또는 다층 구조일 수 있으며, 2족 원소 또는 4족 원소가 불순물로 도핑될 수도 있다.
발광 구조물(130)은 버퍼층(120) 상에 배치될 수 있으며, 제1 도전형 반도체층(132), 활성층(134), 및 제2 도전형 반도체층(136)을 포함하며, 빛을 발생할 수 있다.
활성층(134)과 제1 도전형 반도체층(132) 사이, 또는 활성층(134)과 제2 도전형 반도체층(136) 사이에는 도전형 클래드층(clad layer)이 배치될 수도 있으며, 도전형 클래드층은 질화물 반도체(예컨대, AlGaN, GaN, 또는 InAlGaN)일 수 있다.
발광 구조물(130)은 제2 도전형 반도체층(136)과 제2 전극(154) 사이에 제3 반도체층(미도시)을 더 포함할 수 있으며, 제3 반도체층은 제2 도전형 반도체층(136)과 반대의 극성을 가질 수 있다. 또한 다른 실시 예에서는 제1 도전형 반도체층(132)은 p형 반도체층으로, 제2 도전형 반도체층(136)은 n형 반도체층으로 구현될 수 있고, 이에 따라 발광 구조물(130)은 N-P 접합, P-N 접합, N-P-N 접합, 또는 P-N-P 접합 구조 중 적어도 하나를 포함할 수 있다.
제1 도전형 반도체층(132)은 기판(110) 상에 배치되며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
제1 도전형 반도체층(132)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 도전형 반도체층(132)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
활성층(134)은 제1 도전형 반도체층(132)과 제2 도전형 반도체층(136) 사이에 배치될 수 있고, 제1 도전형 반도체층(132) 및 제2 도전형 반도체층(136)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
제2 도전형 반도체층(136)은 활성층(134) 상에 배치될 수 있고, 3족-5족, 2족-6족 등의 반도체 화합물일 수 있고, 제2 도전형 도펀트가 도핑될 수 있다.
제2 도전형 반도체층(136)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 도전형 반도체층(136)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
활성층(134)은 3족-5족, 2족-6족 등의 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있다. 활성층(134)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있으며, 양자 우물층 및 양자 장벽층이 교대로 2회 이상 적층되는 다중 양자 우물 구조(MQW: Multi Quantum Well)일 수 있다.
예컨대, 활성층(134)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 양자 우물층(Q1 내지 Qn, n>1인 자연수) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(W1 내지 Wn, n>1인 자연수)을 포함할 수 있다.
도 2는 도 1에 도시된 활성층의 구조를 나타내고, 도 3은 도 1에 도시된 활성층의 에너지 밴드 갭을 나타낸다.
도 2 및 도 3을 참조하면, 양자 장벽층들(W1 내지 Wn, n>1인 자연수)의 에너지 밴드 갭은 양자 우물층들(Q1 내지 Qn, n>1인 자연수)의 에너지 밴드 갭보다 클 수 있다.
예컨대, 양자 우물층들(Q1 내지 Qn, n>1인 자연수) 각각은 InGaN의 조성식을 가질 수 있고, 양자 장벽층들(W1 내지 Wn, n>1인 자연수) 각각은 AlGaN, InGaN, InAlGan, 또는 GaN의 조성식을 가질 수 있다.
양자 우물층들(Q1 내지 Qn, n>1인 자연수) 및 양자 장벽층들(W1 내지 Wn, n>1인 자연수)이 InGaN일 경우, 양자 우물층들(Q1 내지 Qn, n>1인 자연수)의 인듐(In) 함유량이 양자 장벽층들(W1 내지 Wn, n>1인 자연수)의 인듐 함량보다 많을 수 있다.
양자 우물층들(Q1 내지 Qn, n>1인 자연수)의 에너지 밴드 갭은 각 구간에서 일정할 수 있다. 예컨대, 양자 우물층들의 인듐의 조성은 일정할 수 있다.
양자 장벽층들(W1 내지 Wn, n>1인 자연수)의 에너지 밴드 갭은 각 구간에서 일정할 수 있다. 예컨대, 양자 장벽층들(W1 내지 Wn, n>1인 자연수)의 인듐 또는 알루미늄 함량은 일정할 수 있다.
그러나 다른 실시 예에서 양자 장벽층들의 에너지 밴드 갭은 각 구간에서 감소하거나 증가할 수 있다. 예컨대, 제1 방향으로 진행할수록 양자 장벽층의 인듐 함량은 증가하거나, 또는 양자 장벽층의 알루미늄 함량은 감소할 수 있다.
양자 우물층들(Q1 내지 Qn, n>1인 자연수) 각각의 두께는 서로 동일할 수 있다.
양자 장벽층들(W1 내지 Wn, n>1인 자연수) 중 제1 도전형 반도체층(132)에 가장 인접하는 제1 양자 장벽층(W1)의 두께가 가장 두꺼울 수 있다.
예컨대, 제1 양자 우물층(Q1)과 제2 양자 우물층(Q2) 사이에 위치하는 제1 양자 장벽층(W1)의 두께(T1)는 15nm ~ 30nm일 수 있다.
제1 양자 장벽층(W1)의 두께를 가장 두껍게 하는 이유는 제1 도전형 반도체층(132)으로부터 활성층(134)으로 제공되는 전자를 냉각시키는 역할을 할 수 있다.
제1 양자 장벽층(W1)에 의한 전자 냉각(electron cooling)을 통하여 실시 예는 활성층(134)으로부터 넘치는(overflowing) 전자의 량을 줄임으로써, 광 출력을 향상시킬 수 있다.
양자 장벽층, 제1 도전형 반도체층, 및 제2 도전형 반도체층 각각의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 양자 우물층을 구현하기 위하여 활성층의 양자 우물층은 인듐을 포함하는 질화물 반도체(예컨대, InGaN)로 구현할 수 있다.
그런데 인듐과 질소의 본딩(bonding)이 약하기 때문에, 높은 성장 온도에서 인듐을 포함하는 질화물 반도체로 이루어지는 양자 우물층을 성장할 경우에는 인듐과 질소의 본딩이 깨지게 되어 원하는 인듐 조성을 갖는 양자 우물층을 얻을 수 없다.
결국 원하는 인듐 조성을 갖는 양자 우물층을 성장시키기 위해서는 양자 장벽층 또는 제1 및 제2 도전형 반도체층들의 성장 온도 대비 상대적으로 낮은 온도에서 양자 우물층을 성장시킬 수 있다. 그러나 성장 온도가 낮아질 경우 활성층의 우물층의 결정성(crystal quality)이 저하될 수 있다.
실시 예는 제1 양자 장벽층(W1)의 두께를 두껍게 성장시켜, 제1 양자 장벽층(W1)의 결정성을 향상시키고, 향상된 제1 양자 장벽층(W1) 다음에 양자 우물층을 성장하여 낮은 온도 하에서 성장되는 양자 우물층의 결정성 악화를 보완할 수 있고, 이로 인하여 저전류 특성을 유지 또는 개선할 수 있다.
양자 장벽층(W1)의 두께가 15nm 미만일 경우에는 전자 냉각(electron cooling)을 통한 광 출력 향상을 기대할 수 없으며, 양자 장벽층(W1)의 두께가 30nm를 초과할 경우에는 제1 양자 장벽층(W1)의 저항이 증가하여 발광 소자(100)의 동작 전압이 상승할 수 있다.
두께 증가에 저항 증가를 막기 위하여 실시 예에 따른 제1 양자 장벽층(W1)은 제1 도전형 도펀트(예컨대, Si, Ge, Se, Te 등)가 도핑될 수 있다. 즉 제1 도전형 도펀트가 도핑됨에 따라 제1 양자 장벽층(W1)의 두께가 증가하더라도 저항이 증가하는 것을 방지하여 발광 소자(100)의 동작 전압이 상승하는 것을 방지할 수 있다.
양자 장벽층들(W1 내지 Wn, n>1인 자연수)의 두께(T1 내지 Tn, n>1인 자연수)는 제1 도전형 반도체층(132)에 인접할수록 증가할 수 있다.
즉 제k-1번째 양자 장벽층(W(k-1), 1<k≤n)의 두께는 k번째 양자 장벽층(Wk,1<k≤n)의 두께보다 두꺼울 수 있으며, k-1번째 양자 장벽층(W(k-1))은 k번째 양자 장벽층(Wk,1<k≤n)보다 제1 도전형 반도체층(132)에 더 인접할 수 있다.
양자 장벽층들(W1 내지 Wn, n>1인 자연수)의 두께(T1 내지 Tn, n>1인 자연수)는 제1 방향으로 갈수록 감소할 수 있다. 여기서 제1 방향은 제1 도전형 반도체층(132)에서 제2 도전형 반도체층(136)으로 진행하는 방향일 수 있다.
활성층(134)은 제1 방향으로 순차적으로 배치되는 제1 내지 제n 양자 우물층들(Q1 내지 Qn, n>1인 자연수), 및 제1 내지 n 양자 장벽층들(W1 내지 Wn, n>1인 자연수)을 포함할 수 있다.
실시 예는 양자 장벽층들(W1 내지 Wn, n>1인 자연수)의 두께(T1 내지 Tn, n>1인 자연수)를 제1 방향으로 갈수록 감소시킴으로써, 상술한 전자 냉각 효과 및 광 출력을 더욱 향상시킬 수 있다.
제2 도전형 반도체층(136)으로부터 순차적으로 인접하는 적어도 2개 이상의 양자 우물층들(예컨대, Q(n-2), Q(n-1), 및 Qn) 사이에 위치하는 적어도 하나의 양자 장벽층(예컨대, W(n-1), 및 Wn)은 터널링(tunneling)에 의하여 전자 또는 정공을 통과시킬 수 있는 터널링 장벽층일 수 있다. 전자 또는 정공의 터널링을 위하여 터널링 장벽층의 두께는 1nm이하일 수 있다.
예컨대, 제2 도전형 반도체층(136)으로부터 인접하는 적어도 하나의 양자 장벽층(예컨대, Wn)은 터널링 장벽층일 수 있다.
도 3에 도시된 실시 예에서는 제2 도전형 반도체층(136)에 인접하는 터널링 장벽층은 Wn, 및 W(n-1)일 수 있다. 그러나 터널링 장벽층의 수는 이에 한정되는 것은 아니며, 1개 이상일 수 있다.
일반적으로 양자 우물층 내의 양자화 에너지 준위들은 양자 역학적으로 일정량의 전자 혹은 정공만을 보유할 수 있다.
전자 주입층(예컨대, n형 반도체층)으로부터 주입되는 전자 또는 정공 주입층(예컨대, p형 반도체층)으로부터 주입되는 정공의 수량이 충분히 많을 경우, 양자 우물층들 내에 효과적으로 속박되지 않는 잉여 전자들 혹은 잉여 정공들이 발생할 수 있다.
이러한 잉여 전자들 혹은 잉여 정공들은 빛을 발생시키는데 참여하지 않고 활성층 내에서 자체 소멸하거나, 혹은 활성층 외부로 누설될 수 있다. 결국, 주입되는 전류가 증가하게 되면 전자와 정공의 비발광 손실이 증가하게 되어 활성층의 내부 양자 효율(Internal Quantum Efficiency)이 감소할 수 있다.
특히 전류 주입시 일반적으로 정공의 이동도가 낮기 때문에 다중 양자 우물 구조 전체에 정공의 주입이 원활하고 균일하게 이루어지지 않을 수 있다. 즉 p형 반도체층에 가장 인접하는 마지막 양자 우물에서 주로 발광이 일어나게 된다. 이로 인하여 활성층의 전 영역에서 균일한 발광이 일어나지 않게 되어 발광 소자의 광 출력이 감소할 수 있다.
그러나 실시 예는 제2 도전형 반도체층(136)에 인접하는 1개 이상의 양자 장벽층들(예컨대, Wn, 및 W(n-1))을 터널링 장벽층으로 구비함으로써, 제n 양자 우물층(Qn)으로부터 제n-1 양자 우물층(Q(n-1))으로 정공을 터널링을 통하여 원활하게 이동시킬수 있고, 이로 인하여 광 출력을 향상시킬 수 있다.
도 1에 도시된 실시 예에서는 제1 양자 장벽층(W1)의 두께가 가장 두껍지만, 다른 실시 예에서는 양자 장벽층들(W1 내지 Wn) 중 터널링 장벽층(예컨대, W(n-1) 및 Wn)을 제외한 나머지 장벽층들(예컨대, W1 내지 W(n-2))의 두께는 터널링 장벽층(예컨대, W(n-1) 및 Wn)의 두께보다 클 수 있고, 나머지 장벽층들의 두께는 서로 동일할 수 있다.
도 4는 다른 실시 예에 따른 발광 소자(200)를 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 설명을 간략하게 하거나, 생략한다.
도 4를 참조하면, 발광 소자(200)는 제2 전극(205), 보호층(240), 전류 차단층(245), 발광 구조물(130), 패시베이션층(265), 제1 전극(270), 접합층(215), 및 지지 기판(210)을 포함한다.
제2 전극(205)은 발광 구조물(130) 아래에 배치되며, 발광 구조물(130)에 제2 전원(예컨대, 양(+)의 전압)을 제공할 수 있다.
예컨대, 제2 전극(205)은 지지 기판(210), 접합층(215), 배리어층(220), 반사층(225), 및 오믹층(230) 중 적어도 하나를 포함할 수 있다.
지지 기판(210)은 발광 구조물(130)을 지지할 수 있다. 지지 기판(210)은 전도성 물질, 예컨대, 구리(Cu), 금(Au), 니켈(Ni), 몰리브덴(Mo), 또는 구리-텅스텐(Cu-W) 중 적어도 하나를 포함하는 금속이거나, 또는 Si, Ge, GaAs, ZnO, 또는 SiC 중 적어도 하나를 포함하는 반도체일 수 있다.
접합층(215)은 지지 기판(210)과 배리어층(220) 사이에 배치될 수 있고, 지지 기판(10)을 배리어층(220)에 접합시킬 수 있다. 배리어층(220)이 생략될 경우에 접합층(215)은 지지 기판(210)과 반사층(225) 사이에 배치될 수 있다.
접합층(215)은 접합 물질, 예컨대, Au, Sn, Ni, Nb, In, Cu, Ag 또는 Pd 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다.
배리어층(220)은 지지 기판(210)과 반사층(225) 사이에 개재되며, 지지 기판(210)의 금속 이온이 반사층(225)과 오믹층(230)으로 전달 또는 확산하는 것을 방지할 수 있다.
배리어층(220)은 배리어 메탈(barrier metal), 예컨대, Pt, Ti, W, V, Fe, 또는 Mo 중 적어도 하나를 포함할 수 있으며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다. 다른 실시 예에서 배리어층(220)은 생략될 수 있다.
반사층(225)은 배리어층(220) 상에 배치될 수 있다. 반사층(225)은 발광 구조물(130)로부터 입사되는 광을 반사시켜 주어, 광 추출 효율을 개선시켜 줄 수 있다.
반사층(225)은 반사 금속, 예컨대, Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 합금일 수 있다.
또한 반사층(225)은 금속(또는 합금) 및 투광성 전도성 물질, 예컨대, IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), 또는 ATO(antimony tin oxide)를 이용하여 형성할 수 있다.
예를 들어, 반사층(225)은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다. 다른 실시 예에서 반사층(225)은 생략될 수 있다.
오믹층(230)은 반사층(225)과 제2 도전형 반도체층(136) 사이에 배치될 수 있으며, 제2 도전형 반도체층(136)에 오믹 접촉(ohmic contact)되어 제2 도전형 반도체층(136)으로 제2 전원이 원활히 공급되도록 할 수 있다.
예컨대, 오믹층(230)은 제2 도전형 반도체층(136)과 오믹 접촉할 수 있는 물질, 예컨대, In, Zn, Sn, Ni, Pt, 또는 Ag 중 적어도 하나를 포함할 수 있다.
또한 오믹층(230)은 투광성 전도층과 금속을 선택적으로 사용하여 형성할 수 있다. 예컨대, 오믹층(230)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 포함할 수 있으며, 단층 또는 다층으로 구현될 수 있다.
다른 실시 예에서는 오믹층(230)은 생략될 수 있으며, 반사층(225)이 제2 도전형 반도체층(136)과 오믹 접촉하도록 할 수 있다.
보호층(240)은 제2 전극(205)의 가장 자리 영역 상에 배치될 수 있다.
도 4에 도시된 보호층(240)은 배리어층(220)의 가장 자리 영역 상에 배치될 수 있으며, 측면이 오믹층(230)과 접촉할 수 있으나, 실시 예가 이에 한정되는 것은 아니다. 예컨대, 보호층(240)은 오믹층(230)의 가장 자리 영역, 또는 반사층(225)의 가장 자리 영역, 또는 배리어층(220)의 가장 자리 영역 상에 배치될 수 있다.
전류 차단층(245)은 오믹층(230)과 발광 구조물(130) 사이에 배치된다.
전류 차단층(245)의 상면은 제2 도전형 반도체층(136)과 접촉할 수 있고, 전류 차단층(245)의 하면 및 측면은 오믹층(230)과 접촉할 수 있으나, 이에 한정되는 것은 아니다.
전류 차단층(245)은 제1 전극(270)과 적어도 일부가 수직 방향으로 오버랩될 수 있다. 전류 차단층(245)은 발광 구조물(130) 내에서 전류를 분산시키는 역할을 할 수 있으며, 이로 인하여 발광 소자(100)의 발광 효율을 향상시킬 수 있다.
전류 차단층(245)은 반사층(225) 또는 오믹층(230)보다 전기 전도성이 낮은 물질, 제2 도전형 반도체층(136)과 쇼트키 접촉(Schottky contact)을 형성하는 물질, 또는 전기 절연성 물질을 이용하여 형성될 수 있다.
예를 들어, 전류 차단층(245)은 ZnO, SiO2, SiON, Si3N4, Al2O3 , TiO2, Ti, Al, Cr 중 적어도 하나를 포함할 수 있다.
전류 차단층(245)은 오믹층(230)과 제2 도전형 반도체층(136) 사이에 배치되거나, 반사층(225)과 오믹층(230) 사이에 배치될 수 있으나, 이에 대해 한정하지는 않으며, 다른 실시 예에서 전류 차단층(245)은 생략될 수 있다.
발광 구조물(130)은 제2 전극(205) 상에 배치된다. 예컨대, 발광 구조물(130)은 오믹층(230) 및 보호층(240) 상에 배치될 수 있다. 발광 구조물(130)의 측면은 단위 칩으로 구분하는 아이솔레이션(isolation) 에칭 과정에서 경사면이 될 수 있고, 발광 구조물(130)의 측면은 보호층(240)과 일부분이 수직 방향으로 오버랩될 수 있다. 보호층(240)의 일부 영역은 발광 구조물(130)과 수직 방향으로 오버랩될 수 있다. 여기서 수직 방향은 제2 도전형 반도체층(136)으로부터 제1 도전형 반도체층(132)으로 향하는 방향일 수 있다.
발광 구조물(130)은 제1 도전형 반도체층(132), 활성층(134), 및 제2 도전형 반도체층(136)을 포함할 수 있다. 즉 발광 구조물(130)은 오믹층(230) 및 보호층(240) 상에 제2 도전형 반도체층(136), 활성층(134), 및 제1 도전형 반도체층(132)이 순차로 적층된 구조일 수 있다. 발광 구조물(130)은 도 1에서 상술한 바와 동일할 수 있다.
패시베이션층(265)은 발광 구조물(130)를 전기적으로 보호하기 위하여 발광 구조물(130)의 측면 상에 배치될 수 있다. 또한 패시베이션층(265)은 제1 도전형 반도체층(132)의 상면의 가장 자리 영역, 또는 보호층(240)의 상면의 일부 영역 상에 배치될 수도 있다.
패시베이션층(265)은 절기 절연 물질, 예컨대, SiO2, SiOx, SiOxNy, Si3N4, Al2O3 로 형성될 수 있다. 또한 패시베이션층(265)은 제1 전극(270)의 일 측과 접할 수 있다.
제1 전극(270)은 발광 구조물(130)의 상면에 배치된다. 제1 전극(270)은 전류 분산을 위하여 소정의 형상을 갖도록 디자인될 수 있다. 예컨대, 제1 전극(270)은 와이어가 본딩되는 패드부, 및 전류 분산으로 위해 패드부로부터 확장되는 가지 전극을 포함할 수 있다. 제1 도전형 반도체층(132)의 상면은 광 추출 효율을 증가시키기 위해 요철 패턴(미도시)이 형성될 수 있다.
도 5는 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 5를 참조하면, 발광 소자 패키지는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
패키지 몸체(510)는 상부면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
도 6은 실시 예에 따른 조명 장치를 나타낸다.
도 6을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 발광 소자(100, 또는 200), 또는 도 5에 도시된 발광 소자 패키지를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 7은 실시 예에 따른 표시 장치를 나타낸다.
도 7을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 5에 도시된 실시 예일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 8은 실시 예에 따른 해드 램프(head lamp, 900)를 나타낸다. 도 8을 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 5에 도시된 실시 예일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 120: 버퍼층
130: 발광 구조물 132: 제1 도전형 반도체층
134: 활성층 136: 제2 도전형 반도체층
140: 전도층 152: 제1 전극
154: 제2 전극 Q1 내지 Qn: 양자 우물층
W1 내지 Wn: 양자 장벽층 205: 제2 전극
210: 지지 기판 215: 접합층
220: 배리어층 225: 반사층
230: 오믹층 240: 보호층
245: 전류 차단층 265: 패시베이션층
270: 제1 전극.

Claims (5)

  1. 제1 도전형 반도체층;
    상기 제1 도전형 반도체층 상에 배치되는 제2 도전형 반도체층; 및
    상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되고, 양자 우물층들과 양자 장벽층들을 구비하는 활성층을 포함하며,
    상기 양자 장벽층들 중 상기 제1 도전형 반도체층에 가장 인접하는 제1 양자 장벽층의 두께가 가장 두꺼운 발광 소자.
  2. 제1항에 있어서,
    상기 제1 양자 장벽층의 두께는 15nm ~ 30nm인 발광 소자.
  3. 제1항에 있어서,
    상기 양자 장벽층들의 두께는 상기 제1 도전형 반도체층에 인접할수록 증가하는 발광 소자.
  4. 제1항에 있어서,
    상기 제2 도전형 반도체층으로부터 순차적으로 인접하는 적어도 2개 이상의 양자 우물층들 사이에 위치하는 적어도 하나의 양자 장벽층은 터널링(tunneling)에 의하여 전자 또는 정공을 통과시키는 발광 소자.
  5. 제1항에 있어서,
    상기 제1 양자 장벽층은 제1 도전형 도펀트가 도핑되는 발광 소자.
KR1020130087906A 2013-07-25 2013-07-25 발광 소자 KR102087938B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130087906A KR102087938B1 (ko) 2013-07-25 2013-07-25 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130087906A KR102087938B1 (ko) 2013-07-25 2013-07-25 발광 소자

Publications (2)

Publication Number Publication Date
KR20150012417A true KR20150012417A (ko) 2015-02-04
KR102087938B1 KR102087938B1 (ko) 2020-03-11

Family

ID=52488462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130087906A KR102087938B1 (ko) 2013-07-25 2013-07-25 발광 소자

Country Status (1)

Country Link
KR (1) KR102087938B1 (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658308B1 (ko) * 2006-01-03 2006-12-14 엘지전자 주식회사 발광 다이오드
KR100887050B1 (ko) * 2007-12-06 2009-03-04 삼성전기주식회사 질화물 반도체 소자
KR20100037433A (ko) * 2008-10-01 2010-04-09 삼성엘이디 주식회사 질화물 반도체 소자
KR20100055302A (ko) * 2008-11-17 2010-05-26 삼성엘이디 주식회사 질화물 반도체 발광소자
KR20120072568A (ko) * 2010-12-24 2012-07-04 엘지디스플레이 주식회사 질화물 반도체 발광소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100658308B1 (ko) * 2006-01-03 2006-12-14 엘지전자 주식회사 발광 다이오드
KR100887050B1 (ko) * 2007-12-06 2009-03-04 삼성전기주식회사 질화물 반도체 소자
KR20100037433A (ko) * 2008-10-01 2010-04-09 삼성엘이디 주식회사 질화물 반도체 소자
KR20100055302A (ko) * 2008-11-17 2010-05-26 삼성엘이디 주식회사 질화물 반도체 발광소자
KR20120072568A (ko) * 2010-12-24 2012-07-04 엘지디스플레이 주식회사 질화물 반도체 발광소자

Also Published As

Publication number Publication date
KR102087938B1 (ko) 2020-03-11

Similar Documents

Publication Publication Date Title
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
JP2014096591A (ja) 発光素子
KR20160046198A (ko) 발광 소자 패키지
KR102066620B1 (ko) 발광 소자
KR102182024B1 (ko) 발광 소자
KR102160776B1 (ko) 발광 소자
KR102080779B1 (ko) 발광 소자
KR20140092090A (ko) 발광소자 패키지
KR20140028231A (ko) 발광소자
KR102080774B1 (ko) 발광 소자
KR101983778B1 (ko) 발광 소자 패키지
KR20130065096A (ko) 발광 소자
KR101850433B1 (ko) 발광 소자
KR20150000138A (ko) 발광 소자
KR102087938B1 (ko) 발광 소자
KR101897003B1 (ko) 발광소자
KR101888605B1 (ko) 발광 소자
KR101838022B1 (ko) 발광 소자
KR101861636B1 (ko) 발광 소자
KR20170126167A (ko) 발광 소자
KR20160032920A (ko) 발광 소자
KR20150008592A (ko) 발광 소자
KR102127444B1 (ko) 발광 소자
KR20150030449A (ko) 발광 소자
KR102038442B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant