KR102080774B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102080774B1
KR102080774B1 KR1020130064491A KR20130064491A KR102080774B1 KR 102080774 B1 KR102080774 B1 KR 102080774B1 KR 1020130064491 A KR1020130064491 A KR 1020130064491A KR 20130064491 A KR20130064491 A KR 20130064491A KR 102080774 B1 KR102080774 B1 KR 102080774B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
thickness
light
emitting device
Prior art date
Application number
KR1020130064491A
Other languages
English (en)
Other versions
KR20140142849A (ko
Inventor
조용훈
유양석
Original Assignee
엘지이노텍 주식회사
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사, 한국과학기술원 filed Critical 엘지이노텍 주식회사
Priority to KR1020130064491A priority Critical patent/KR102080774B1/ko
Publication of KR20140142849A publication Critical patent/KR20140142849A/ko
Application granted granted Critical
Publication of KR102080774B1 publication Critical patent/KR102080774B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/28—Materials of the light emitting region containing only elements of Group II and Group VI of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 제1 반도체층, 제2 반도체층, 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층을 포함하며, 상기 활성층은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지며, 적어도 1회 이상 교대로 적층되는 우물층 및 장벽층을 포함하며, 상기 활성층은 제1 두께를 갖고, 상기 우물층은 제2 두께를 가지며, 상기 장벽층은 상기 제2 두께보다 얇거나 동일한 제3 두께를 갖는다.

Description

발광 소자{A LIGHT EMITTING DEVICE}
실시 예는 발광 소자에 관한 것이다.
InGaN 기반의 발광 다이오드(light emitting diode)는 낮은 전력 소비를 갖는 광원의 특징을 가지고 있기 때문에 현재 신호등, 액정 디스플레이를 위한 백라이팅(back-lighting) 시스템, 마이크로 프로젝터(micro-projectors), 풀컬러(full-color) 디스플레이, 휴대폰, 카메라, 그리고 비디오 플레이어 등 광범위한 분야에 널리 사용이 되고 있다.
이러한 발광 다이오드의 높은 효율은 진보한 녹색 기술 및 에너지 절약 측면에서 매력적이다. 일반적인 발광 다이오드의 작동 전류는 350 mA 보다 클 수 있다. 1×1㎟ 이상의 면적을 갖는 고전력(high-power) 발광 다이오드의 경우에는 발광 다이오드의 작동 전류는 1A 까지 도달할 수 있다.
일반적인 InGaN 기반의 발광 다이오드의 내부 양자 효율은 수 A/cm2 만큼 낮은 전류 밀도에서 가장 높을 수 있고, 최고점 이후 점차 감소할 수 있다. 이것을 효율 저하(efficiency droop)라고 하는데, 그 원인은 Auger 결합 및 활성층(active layer) 밖으로 빠져나가는 캐리어의 범람(carrier overflow) 현상, 결함 및 내부 전기장 효과 등일 수 있다. 이러한 고전류 주입 하에서도 내부 양자 효율을 증가 또는 유지함으로써, 효율 저하를 방지할 수 있는 발광 소자가 요구된다.
실시 예는 최대 양자 효율을 증가시키고, 높은 전류 값 인가시 내부 양자 효율의 저하를 방지할 수 있는 발광 소자를 제공하는 것이다.
실시 예에 따른 발광 소자는 제1 반도체층; 제2 반도체층; 및 상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되는 활성층을 포함하며, 상기 활성층은 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지며, 적어도 1회 이상 교대로 적층되는 우물층 및 장벽층을 포함하고, 상기 활성층은 제1 두께를 갖고, 상기 우물층은 제2 두께를 가지며, 상기 장벽층은 상기 제2 두께보다 얇거나 동일한 제3 두께를 갖는다.
상기 우물층들의 개수는 6개 ~ 10개일 수 있다. 상기 제2 두께는 20nm 이하일 수 있다. 상기 제3 두께는 20nm 이하일 수 있다.
상기 제2 두께는 4nm ~ 5nm이고, 상기 제3 두께는 2.5nm ~ 5nm일 수 있다.
상기 활성층은 GaN, InN, AlN, InN, InGaN, 또는 InAlGaN으로 이루어진 군에서 선택될 수 있다.
상기 우물층 및 상기 장벽층 각각에 포함되는 인듐(In) 또는 알루미늄(Al)의 조성은 일정할 수 있다. 상기 우물층 및 상기 장벽층 각각에 포함되는 인듐(In) 또는 알루미늄(Al)의 조성은 증가하거나 또는 감소할 수 있다.
실시 예는 최대 양자 효율을 증가시킬 수 있고, 높은 전류 값 인가시 내부 양자 효율의 저하를 방지할 수 있다.
도 1은 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 2a는 도 1에 도시된 활성층의 제1 실시 예를 나타낸다.
도 2b는 도 1에 도시된 활성층의 제2 실시 예를 나타낸다.
도 2c는 도 1에 도시된 활성층의 제3 실시 예를 나타낸다.
도 3a는 제1 내지 제3 실시 예들 각각에 대한 인가 전압에 따른 전류 밀도의 시뮬레이션 데이터를 나타낸다.
도 3b는 제1 내지 제3 실시 예들 각각에 대한 전류량에 따른 광량의 시뮬레이션 데이터를 나타낸다.
도 3c는 제1 내지 제3 실시 예들 각각에 대한 전류 밀도에 따른 내부 양자 효율의 시뮬레이션 데이터를 나타낸다.
도 3d는 제1 내지 제3 실시 예들 각각에 대한 규준화된 내부 양자 효율의 시뮬레이션 데이터를 나타낸다.
도 4a는 제1 내지 제3 시료들 각각의 인가 전압에 따른 전류의 측정 데이터를 나타낸다.
도 4b는 제1 내지 제3 시료들 각각의 주입 전류량에 따른 광량의 측정 데이터를 나타낸다.
도 4c는 제1 내지 제3 시료들 각각의 주입 전류에 따른 외부 양자 효율의 측정 데이터를 나타낸다.
도 4d는 제1 내지 제3 시료들 각각의 전류 밀도에 따른 규준화된 외부 양자 효율의 측정 데이터를 나타낸다.
도 5는 다른 실시 예에 따른 발광 소자의 단면도를 나타낸다.
도 6은 실시 예에 따른 발광 소자 패키지를 나타낸다.
도 7은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프를 나타낸다.
이하, 실시 예들은 첨부된 도면 및 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다. 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "상/위(on)"와 "하/아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다. 또한 동일한 참조번호는 도면의 설명을 통하여 동일한 요소를 나타낸다. 이하, 첨부된 도면을 참조하여 실시 예에 따른 발광 소자를 제공한다.
도 1은 실시 예에 따른 발광 소자(100)의 단면도를 나타낸다.
도 1을 참조하면, 발광 소자(100)는 기판(110), 버퍼층(120), 제1 반도체층(130), 활성층(140), 전자 차단층(Electron Blocking Layer, 150), 제2 반도체층(160), 제1 전극(170), 및 제2 전극(180)을 포함한다.
기판(110)은 단결정 성장(예컨대, 질화물 단결정)을 위한 성장용 기판일 수 있다. 기판(110)은 사파이어(Al2O3) 기판, 실리콘(Si) 기판, 산화아연(ZnO) 기판, 및 질화물 반도체 기판 중 어느 하나이거나, 또는 GaAs, InP, GaP, GaN, SiC, ZnO, MgAl2O4, MgO, LiAlO2 및 LiGaO2 등으로 이루어진 기판일 수 있다.
기판(110)의 상면은 평평하거나(planar substrate), 또는 광추출 효율을 높이기 위하여 요철(미도시)이 형성될 수 있다(patterned substrate). 특히 사파이어 기판은 질화물 박막의 성장에 용이하며, 고온에서 안정하여 주로 사용될 수 있다.
버퍼층(120)은 기판(110)과 제1 반도체층(130) 사이에 배치될 수 있으며, 2족 내지 6족 원소의 화합물 반도체로 이루어질 수 있다. 예컨대 버퍼층(120)은 InAlGaN, GaN, AlN, AlGaN, InGaN 중 적어도 하나를 포함할 수 있으며, 단일층 또는 다층 구조일 수 있고, 2족 원소(예컨대, Mg 등) 또는 4족 원소(예컨대, Si 등)가 불순물로 도핑될 수도 있다. 또한 버퍼층(120)은 도핑이 되지않은 GaN층 또는 초격자(superlattice) 구조를 포함할 수 있다. 이러한 버퍼층(120)은 필요에 따라 생략 가능하다.
버퍼층(120)은 제1 반도체층(130)과 기판(110) 간의 격자 부정합을 줄이고, 기판(110) 상에는 성장되는 반도체층들(130, 140, 150, 160)의 결정성을 개선시키는 역할을 할 수 있다.
예컨대, AlN 또는 GaN을 포함하는 저온 또는 고온 핵 성장층을 사용하여 버퍼층(120)을 형성할 수 있다.
제1 반도체층(130)은 버퍼층(120) 상에 배치될 수 있으며, 3족-5족, 2족-6족 등의 화합물 반도체일 수 있고, 제1 도전형 도펀트가 도핑될 수 있다.
예컨대, 제1 반도체층(130)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제1 반도체층(130)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, n형 도펀트(예: Si, Ge, Se, Te 등)가 도핑될 수 있다.
활성층(140)은 제1 반도체층 상에 배치될 수 있으며, 제1 반도체층(130) 및 제2 반도체층(160)으로부터 제공되는 전자(electron)와 정공(hole)의 재결합(recombination) 과정에서 발생하는 에너지에 의해 광을 생성할 수 있다.
활성층(140)은 반도체 화합물, 예컨대, 3족-5족, 2족-6족의 화합물 반도체일 수 있으며, 단일 우물 구조, 다중 우물 구조, 양자 선(Quantum-Wire) 구조, 양자 점(Quantum Dot), 또는 양자 디스크(Quantum Disk) 구조를 가질 수 있다. 예컨대, 활성층(140)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가질 수 있다.
예컨대, 활성층(140)이 양자우물구조인 경우, 활성층(140)은 InxAlyGa1 -x- yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 우물층(Q1 내지 Qn, n≥1인 자연수) 및 InaAlbGa1 -a- bN(0≤a≤1, 0≤b≤1, 0≤a+b≤1)의 조성식을 갖는 장벽층(W1 내지 Wm, m≥1인 자연수)을 포함할 수 있다. 우물층(Q1 내지 Qn, n≥1인 자연수)의 에너지 밴드 갭은 장벽층(W1 내지 Wm, m≥1인 자연수)의 에너지 밴드 갭보다 낮을 수 있다.
활성층(140)은 적어도 1회 이상 교대로 적층되는 양자 우물층(Q1 내지 Qn, n≥1인 자연수)과 양자 장벽층(W1 내지 Wm, m≥1인 자연수)을 포함할 수 있다.
예컨대, 각 양자 우물층은 이웃하는 2개의 양자 장벽층들 사이에 위치할 수 있다. 또는 각 양자 장벽층은 이웃하는 2개의 양자 우물층들 사이에 위치할 수 있다.
우물층 및 장벽층의 에너지 밴드 갭은 각 구간에 일정할 수 있으나, 이에 한정되는 것은 아니다. 즉 우물층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 일정할 수 있고, 장벽층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 일정할 수 있으나, 이에 한정되는 것은 아니다.
우물층의 에너지 밴드 갭은 점차 증가하거나 또는 점차 감소하는 구간을 포함할 수 있으며, 장벽층의 에너지 밴드 갭은 점차 증가하거나 또는 점차 감소하는 구간을 포함할 수 있다.
즉 우물층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 점차 증가하거나 또는 감소할 수 있다. 또한 장벽층의 인듐(In) 및/또는 알루미늄(Al)의 조성은 점차 증가하거나 또는 감소할 수 있다.
예컨대, 활성층(140)은 InGaN 우물층과 GaN 장벽층이 교대로 적층된 구조를 갖는 다중 양자 우물 구조를 가질 수 있다.
활성층(140)은 장벽층의 높이(예컨대, 인듐 조성비의 변화), 우물층의 두께 또는 조성, 및 우물층의 개수를 조절하여 발생하는 빛의 파장이나 양자 효율 등을 조절 및 변화시킬 수 있다.
예컨대, 우물층들의 개수는 6개 ~ 10개일 수 있고, 우물층들 각각의 두께는 4nm ~ 5nm일 수 있고, 장벽층들 각각의 두께는 2.5nm ~ 5nm일 수 있다.
활성층(140)은 기준 구조와 비교하여 활성층(140)의 전체 두께는 바뀌지 않고 내부 양자 우물의 두께도 바뀌지 않지만, 장벽층(W1 내지 Wm, m≥1인 자연수)의 두께를 얇게 하여, 기존의 구조보다 유효 양자 우물의 부피를 늘리는 구조이며, 그 두께(x)는 0≤x≤20nm의 범위에서 적용이 될 수 있다.
전자 차단층(150)은 활성층(140)과 제2 반도체층(160) 사이에 배치된다.
전자는 정공에 비하여 유효 질량이 낮기 때문에, 전자의 이동도는 정공의 이동도보다 높다. 전자의 이동도가 높기 때문에, 제1 반도체층(130)으로부터 활성층(140)으로 주입되는 전자는 활성층(140)을 통과하여 제2 반도체층(160)으로 넘어갈 수 있다. 전자 차단층(150)은 활성층(140)으로부터 제2 반도체층(160)으로 전자가 범람하는 것을 차단하여, 누설 전류를 방지하는 역할을 할 수 있다.
전자 차단층(150)은 활성층(140)보다 에너지 밴드 갭이 큰 물질로 이루어질 수 있다. 전자 차단층(150)의 에너지 밴드 갭은 활성층(140)의 양자 장벽층(W1 내지 Wm, m≥1인 자연수)의 에너지 밴드 갭보다 클 수 있다.
예컨대, 전자 차단층(150)은 알루미늄(Al)을 포함하는 질화물 반도체층(예컨대, AlGaN)일 수 있다. 또는 전자 차단층(150)은 알루미늄(Al) 및 인듐(In)을 포함하는 질화물 반도체층(예컨대, InAlGaN)일 수 있다. 전자 차단층(150)은 홀의 원활한 이동을 위하여 제2 도전형 도펀트(예컨대, Mg, Zn, Ca, Sr, Ba)가 도핑될 수 있다.
전자 차단층(150)은 전자의 범람 현상을 차단하여 활성층(140) 내에서의 전자와 정공의 재결합 확률을 증가시킬 수 있지만, 반대로, 활성층(140) 내로의 정공의 주입을 차단하는 역할을 할 수도 있다.
제2 반도체층(160)은 전자 차단층(150) 상에 배치될 수 있으며, InxAlyGa1 -x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체일 수 있다. 예컨대, 제2 반도체층(160)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나를 포함할 수 있으며, p형 도펀트(예: Mg, Zn, Ca,Sr, Ba)가 도핑될 수 있다.
제1 반도체층(130)의 일부 영역은 제2 반도체층(160), 전자 차단층(150), 및 활성층(140)으로부터 노출될 수 있다. 즉 제2 반도체층(160), 전자 차단층(150), 및 활성층(140)이 식각되어 제1 반도체층(130)의 일부 영역이 노출될 수 있다.
제1 전극(170)은 노출되는 제1 반도체층(130)의 일부 영역 상에 배치될 수 있고, 제2 전극(180)은 제2 반도체층(160) 상에 배치될 수 있다.
도 1에 도시하지는 않았지만, 발광 소자(100)는 제2 반도체층(160)과 제2 전극(180) 사이에 배치되는 전도층을 더 포함할 수 있다. 전도층 전반사를 감소시킬 뿐만 아니라, 투광성이 좋기 때문에 활성층(140)으로부터 제2 반도체층(160)으로 방출되는 빛의 추출 효율을 증가시킬 수 있다.
전도층은 발광 파장에 대해 투과율이 높은 투명한 산화물계 물질, 예컨대, ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 ZnO(Zinc Oxide) 등으로 이루어질 수 있다.
도 2a는 도 1에 도시된 활성층(140)의 제1 실시 예를 나타내고, 도 2b는 도 1에 도시된 활성층(140)의 제2 실시 예를 나타내고, 도 2c는 도 1에 도시된 활성층(140)의 제3 실시 예를 나타낸다. 도 2a 내지 도 2c는 활성층(140)에 포함되는 우물층들과 장벽층들의 에너지 밴드를 나타낼 수 있다.
도 2a 내지 도 2c를 참조하면, 우물층들(Q1 내지 Qn, n≥1인 자연수) 각각의 두께(t), 및 다중 양자 우물 구조를 갖는 활성층(140) 전체의 두께(R)는 기설정된 값으로 고정되나, 실시 예들은 우물층들의 개수(n) 및 장벽층들(W1 내지 Wm, m≥1인 자연수) 각각의 두께(K1,K2,K3)가 서로 다르도록 조절될 수 있다.
우물층들(Q1 내지 Qn, n≥1인 자연수) 각각의 두께는 서로 동일할 수 있고, 장벽층들(W1 내지 Wm, m≥1인 자연수) 각각의 두께는 서로 동일할 수 있다.
예컨대, 우물층들(Q1 내지 Qn, n≥1인 자연수) 각각의 두께(t)는 4nm일 수 있고, 활성층(140) 전체의 두께(R)는 약 55nm일 수 있다.
제1 실시 예(A)의 우물층들(Q1 내지 Qn, 예컨대, n=8)의 개수는 8개일 수 있고, 장벽층들의 개수는 9개일 수 있다. 제2 실시 예(B)의 우물층들(Q1 내지 Qn, 예컨대, n=7)의 개수는 7개일 수 있고, 장벽층들의 개수는 8개일 수 있다. 제3 실시 예(C)의 우물층들(Q1 내지 Qn, 예컨대, n=6)의 개수는 6개일 수 있고, 장벽층들의 개수는 7개일 수 있다. 그러나 실시 예는 이에 한정되는 것은 아니며, 각 실시 예들에서 장벽층들의 개수는 우물층들의 개수보다 1개 적을 수 있다.
제1 실시 예(A)의 장벽층들(W1 내지 Wm, m≥1인 자연수) 각각의 두께(K1)는 2.5nm일 수 있고, 제2 실시 예(B)의 장벽층들(W1 내지 Wm, m≥1인 자연수) 각각의 두께(K2)는 3.3nm일 수 있고, 제3 실시 예(C)의 장벽층들(W1 내지 Wm, m≥1인 자연수) 각각의 두께(K3)는 4.6nm일 수 있다
제1 내지 제3 실시 예들은 단일 우물층의 두께(t)와 전체 활성층(140)의 두께(R)가 고정되기 때문에, 결함 또는 내부 전기장으로 인한 영향은 거의 변화되지 않고, 이로 인하여 내부양자효율의 최고점은 감소하지 않는다. 다만 제1 내지 제3 실시 예들(A,B,C)은 단일 장벽층의 두께가 서로 다르고, 우물층들의 개수를 달리한다.
제1 실시 예(A)는 제2 실시 예(B)에 비하여, 우물층들의 개수가 많다. 즉 제1 실시 예(A)는 제2 실시 예(B)에 비하여, 활성층(140)의 전체 두께 대비 우물층들이 차지하는 두께의 총합의 비율이 클 수 있다.
제1 실시 예(A)에 포함된 우물층들(Q1 내지 Qn, n=8)의 두께의 총합(32nm = 4nm×8)은 제2 실시 예(B)에 포함된 우물층들(Q1 내지 Qn, n=7)의 두께의 총합(28nm = 4nm×7)보다 클 수 있다. 이로 인하여 제1 실시 예(A)는 제2 실시 예(B)보다 더 많은 캐리어의 상태 밀도(density of state)를 가질 수 있다.
반면에, 제3 실시 예(C)는 제2 실시 예(B)에 비하여, 우물층들의 개수가 적다. 즉 제3 실시 예(C)는 제2 실시 예(B)에 비하여, 활성층(140)의 전체 두께 대비 우물층들이 차지하는 두께의 총합의 비율이 낮을 수 있다.
제3 실시 예(C)에 포함된 우물층들(Q1 내지 Qn, n=6)의 두께의 총합(24nm = 4nm×6)은 제2 실시 예(B)에 포함된 우물층들(Q1 내지 Qn, n=7)의 두께의 총합(28nm = 4nm×7)보다 작을 수 있다. 이로 인하여 제3 실시 예(C)는 제2 실시 예(B)보다 더 적은 캐리어의 상태 밀도(density of state)를 가질 수 있다.
제2 실시 예(B)와 비교하여 제1 실시 예(A)는 단위 면적당 총 우물의 크기를 늘림으로 캐리어의 상태 밀도가 증가시킬 수 있고 주입된 캐리어 수를 효과적으로 분산시킬 수 있어 효율 저하 문제를 개선할 수 있다.
반면에, 제2 실시 예(B)와 비교하여, 제3 실시 예(C)는 역으로 단위 면적당 총 우물의 크기를 줄임으로 인하여 효율 저하가 더 심해짐을 예상할 수 있는 비교군 구조이다.
도 3a는 제1 내지 제3 실시 예들(A,B,C) 각각에 대한 인가 전압에 따른 전류 밀도의 시뮬레이션 데이터를 나타내고, 도 3b는 제1 내지 제3 실시 예들(A,B,C) 각각에 대한 전류량에 따른 광량의 시뮬레이션 데이터를 나타내고, 도 3c는 제1 내지 제3 실시 예들(A,B,C) 각각에 대한 전류 밀도에 따른 내부 양자 효율의 시뮬레이션 데이터를 나타내고, 도 3d는 제1 내지 제3 실시 예들 각각에 대한 규준화된 내부 양자 효율(Normalized Internal Quantum Efficiency)의 시뮬레이션 데이터를 나타낸다. 도 3a 내지 도 3d는 발광 다이오드의 다양한 이론적인 계산을 위해 APSYS 시뮬레이션을 이용하여 산출된 데이터일 수 있다.
도 3a를 참조하면, 전압-전류의 특성은 제1 내지 제3 실시 예들의 경우에 크게 차이가 나지 않음을 알 수 있다.
도 3b를 참조하면, 우물층의 개수는 제3 실시 예(C), 제2 실시 예(B), 및 제1 실시 예(A) 순서로 증가하고, 장벽층의 두께는 제1 실시 예(A), 제2 실시 예(B), 및 제3 실시 예(C) 순서로 증가하기 때문에, 주입 전류에 따른 광량은 제3 실시 예(C), 제2 실시 예(B), 및 제1 실시 예(A) 순서로 증가함으로 알 수 있다. 즉 양자 우물층의 개수가 증가하고, 동시에 장벽층의 두께가 얇은 구조로 갈수록 광량이 증가함을 확인할 수 있다.
도 3c 및 3d를 참조하면, 주입 전류에 따른 각 실시 예(A,B,또는 C)를 포함하는 발광 다이오드의 내부 양자 효율 및 규준화된 내부 양자 효율을 보여 준다.
내부 양자 효율 및 규준화된 내부 양자 효율의 최고점은 장벽층의 두께가 얇을수록 큰 값을 갖는 것을 알 수 있다. 또한 두께가 얇은 장벽층을 포함하는 제1 실시 예(A)가 제2 실시 예(B) 및 제3 실시 예(B)에 비하여 효율 저하가 더 많이 개선되는 것을 알 수 있다.
도 4a는 제1 내지 제3 시료들(A',B',C') 각각의 인가 전압에 따른 전류의 측정 데이터를 나타내고, 도 4b는 제1 내지 제3 시료들(A',B',C') 각각의 주입 전류량에 따른 광량의 측정 데이터를 나타내고, 도 4c는 제1 내지 제3 시료들(A',B',C') 각각의 주입 전류에 따른 외부 양자 효율의 측정 데이터를 나타내고, 도 4d는 제1 내지 제3 시료들(A',B',C') 각각의 전류 밀도에 따른 규준화된 외부 양자 효율(Normalized External Quantum Efficiency)의 측정 데이터를 나타낸다.
도 4a 내지 도 4d는 제1 실시 예(A), 제2 실시 예(B), 및 제3 실시 예(C)를 갖는 발광 소자들을 실제로 제작하고, 제작된 발광 소자들 각각에 대한 측정 데이터를 나타낸다.
도 4a 내지 도 4d는 제1 내지 제3 시료들(A',B',C')을 분석한 실험 또는 측정 데이터를 나타낸다. 제1 내지 제3 시료들(A',B',C') 각각은 도 2a 내지 도 2c에 도시된 제1 내지 제3 실시 예들(A, B, C) 각각에 대응하는 구조를 갖도록 실제 제작된 발광 소자일 수 있다.
제1 내지 제3 시료들(A',B',C')은 위에서 가정하였던 것과 동일한 전체 겉보기 활성화층(즉, 다중양자우물의 우물층들과 장벽층들 전체 영역)의 두께를 유지하면서 양자 우물층 개수와 장벽층의 두께를 조절한 것이다.
제2 실시 예에 따라 제작된 제2 시료(B')의 우물층의 두께는 4nm이고, 장벽층의 두께는 3.3nm이고, 우물층들의 개수는 7개일 수 있으며, 이미 최적화를 통해 우수한 광특성을 보이고 있는 시료일 수 있다.
제1 실시 예에 따라 제작된 제1 시료(A')의 우물층의 두께는 제2 시료(B')와 마찬가지로 4nm이고, 장벽층의 두께는 제2 시료(B')보다 감소된 2.5nm이고, 우물층들의 수는 8개일 수 있다.
제1 시료(A') 및 제2 시료(B')의 활성층의 총 두께는 약 55nm로 거의 일정하게 적용한다. 또한 제3 시료(C')는 제1 및 제2 시료들(A', 및 B')과 비교를 위한 것이다.
제3 시료(C')의 활성층의 총 두께는 제1 및 제2 시료들(A',B')의 활성층의 두께와 동일한 약 55nm로 유지하되, 제3 시료(C')의 장벽층의 두께는 제1 및 제2 시료들(A'.B')의 장벽층의 두께보다 두꺼운 4.6nm일 수 있다. 또한 제3 시료(C')의 우물층들의 개수는 제1 및 제2 시료들(A'.B')보다 적은 6개일 수 있다.
도 4a를 참조하면, 제1 시료(A'), 제2 시료(B'), 및 제3 시료(C') 각각의 전압-전류 곡선은 특이한 변화가 없이 유사한 특징을 보이는 것으로 분석이 된다.
도 4b를 참조하면, 제2 시료(B')는 이미 발광 효율이 뛰어나기 때문에, 제1 시료(A')의 발광 효율과 큰 차이가 없는 것처럼 보일 수 있지만, 최대 주입 전류(예컨대, 150mA)에서 제1 시료(A')의 광량은 제2 시료(B')의 광량보다 5% 증가한 것을 확인할 수 있다.
도 4c를 참조하면, 제2 시료(B')의 외부 양자 효율의 최고점은 44.2 %로 측정되는 반면에, 제1 시료(A')의 외부 양자 효율의 최고점은 45.8 %로 측정된다. 제2 시료(B')에 비하여 제1 시료(A')의 외부 양자 효율은 약 1.6 %의 증가를 나타내는 것을 확인할 수 있다.
도 4d를 참조하면, 제1 내지 제3 시료들(A',B',C') 각각의 규준화된 외부 양자 효율은 최고점 이후에 주입되는 전류 밀도가 증가할수록 감소하는 것을 알 수 있다. 다만 제1 내지 제3 시료들(A',B',C') 각각의 효율 저하의 정도가 다르다. 제3 시료(C')의 효율 저하(예컨대, 15%)가 가장 크고, 제2 시료(B')의 효율 저하(예컨대, 10%)가 중간이고, 제1 시료(A')의 효율 저하(예컨대, 4.5%)가 가장 작은 것을 알 수 있다. 우물층의 개수가 증가하고 동시에 얇은 장벽층을 갖는 시료(예컨대, A')일수록 규준화된 외부 양자 효율 저하의 정도가 감소함을 확인할 수 있다.
제1 내지 제3 시료들(A',B',C')의 활성층의 총 두께는 모두 동일하지만, 제3 시료(C'), 제2 시료(B'), 및 제1 시료(A')로 갈수록 얇은 장벽을 적용함으로써 활성층 내의 우물층의 개수를 증가시킬 수 있게 되고, 이에 따라 같은 양의 캐리어가 주입되는 경우에 캐리어가 구속되는 활성층의 유효 부피를 증가시키게 되어 캐리어의 밀도를 낮추는 효과를 가져 올 수 있다. 이에 따라 제3 시료(C'), 제2 시료(B'), 및 제1 시료(A')로 갈수록 활성층에서의 포화 시간을 상대적으로 늦출 수 있게 되어 효율 저하 현상이 상대적으로 감소하는 결과를 가져올 수 있다.
도 5는 다른 실시 예에 따른 발광 소자(200)의 단면도를 나타낸다. 도 1과 동일한 도면 부호는 동일한 구성을 나타내며, 동일한 구성에 대해서는 중복을 피하기 위하여 설명을 생략하거나 간략하게 한다.
도 1에 도시된 발광 소자(100)는 수평형인데 반하여, 발광 소자(200)는 수직형일 수 있다. 예컨대, 발광 소자(200)는 제2 전극(p형 전극)으로 도전성 기판을 이용할 수 있으며, 레이저 리프트 오프(laser lift-off) 기술 등을 이용하여 성장용 기판을 제거한 n형 반도체층 위에 제1 전극(n형 전극)을 형성하는 점에서 도 1에 도시된 발광 소자(100)와 차이가 있을 수 있다.
여기서, 도전성 기판은 p형 전극 역할과 할 수 있으며, 레이저 리프트 오프 등의 공정에서 제2 반도체층(160), 전자 저지층(150), 활성층(140) 및 제1 반도체층(130)에 대한 지지체의 역할을 할 수 있다. 도전성 기판은 Si, Cu, Ni, Au, W, Ti 등의 물질 또는 이들 중 선택된 금속 물질들의 합금으로 이루어질 수 있으며, 선택된 물질에 따라 도금 또는 본딩 접합 등의 방법으로 형성될 수 있다. 제2 반도체층(160)과 도전성 기판 사이에 오믹 컨택 기능과 광 반사 기능을 수행할 수 있는 고 반사성 오믹 컨택층을 더 형성할 수 있다.
도 5를 참조하면, 발광 소자(200)는 제2 전극(290), 제2 반도체층(160), 전자 차단층(150), 활성층(140), 제1 반도체층(130), 및 제1 전극(270)을 포함할 수 있다.
제2 전극(290)은 제1 전극(270)과 함께 발광 소자(200)에 전원을 공급할 수 있다. 제2 전극(290)은 지지층(support layer), 접합층(bonding layer), 배리어층(barrier layer), 반사층(reflector layer), 및 오믹 영역(ohmic region)을 포함할 수 있다.
지지층은 제2 반도체층(160), 전자 차단층(150), 활성층(140), 및 제1 반도체층(130)을 지지할 수 있다. 예컨대, 지지층은 구리(Cu), 텅스텐(W), 및 몰리브덴(Mo) 중 적어도 하나를 포함하는 금속층일 수 있다. 또는 지지층은 Si, Ge, GaAs, ZnO, SiC) 중 적어도 하나를 포함하는 캐리어 웨이퍼(carrier wafer)일 수 있다.
접합층은 지지층 상에 배치될 수 있고, 배리어층은 접합층 상에 배치될 수 있다. 접합층은 지지층을 배리어층, 반사층, 및 오믹층에 접합되도록 할 수 있다. 예컨대, 접합층은 Au, Sn, Ni, Nb, In, Cu, Ag 및 Pd 중 적어도 하나를 포함할 수 있다.
배리어층은 지지층에 포함된 이온이 반사층, 오믹층, 및 제2 반도체층(160)으로 확산하는 것을 방지할 수 있다. 예컨대, 배리어층은 Ni, Pt, Ti, W, V, Fe, Mo 중 적어도 하나를 포함할 수 있으며, 단일층(single layer) 또는 멀티층(multilayer)일 수 있다.
접합층은 지지층을 본딩 방식으로 접합하기 위해 형성하는 것이므로 지지층이 도금이나 증착 방법으로 형성되는 경우에는 접합층은 생략될 수 있다.
반사층은 배리어층 상에 배치될 수 있고, 활성층(140)으로부터 조사되는 광을 반사시켜 주어, 발광 소자(200)의 광 추출 효율을 향상시킬 수 있다. 예컨대, 반사층은 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하는 금속 또는 이들의 합금으로 형성될 수 있다.
또한 반사층은 금속 또는 합금과 IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide) 등의 투광성 전도성 물질을 이용하여 다층으로 형성할 수 있다. 예를 들어, 반사층은 IZO/Ni, AZO/Ag, IZO/Ag/Ni, AZO/Ag/Ni 등으로 형성할 수 있다. 반사층은 광 추출 효율을 증가시키기 위한 것으로 반드시 형성되어야 하는 것은 아니며, 생략될 수 있다.
오믹 영역은 반사층과 제2 반도체층(160) 사이에 배치될 수 있다. 오믹 영역은 제2 반도체층(160))에 오믹 접촉(ohmic contact)되어 제2 전극(290)으로부터 제2 반도체층(160)으로 전류가 원활히 공급되도록 할 수 있다.
예컨대, 오믹 영역은 In, Zn, Sn, Ni, Pt, 및 Ag 중 적어도 하나를 포함할 수 있다. 또는 오믹 영역은 투광성 전도층과 금속을 선택적으로 사용하여 형성될 수 있다. 예컨대, 오믹 영역은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni, Ag, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 하나 이상을 포함하며, 단층 또는 다층으로 구현할 수 있다.
오믹 영역은 제2 반도체층(160)에 캐리어(carrier)의 주입을 원활히 하기 위한 것으로 반드시 형성되어야 하는 것은 아니다. 예를 들어, 오믹 영역을 생략하고, 반사층으로 사용되는 물질을 제2 반도체층(160)과 오믹 접촉을 하는 물질로 선택할 수 있다.
제2 반도체층(160), 전자 차단층(150), 활성층(140), 및 제1 반도체층(130)은 제2 전극(290) 상에 순차적으로 적층될 수 있다. 제1 전극(270)은 제1 반도체층(130) 상에 배치될 수 있다.
GaN 기반 발광 다이오드의 활성층(active layer)이 인 뭉침(In incorporation)에 의한 양자점(quantum dot) 또는 양자 디스크(quantum disk)와 같은 특징을 갖는 경우, 제한된 상태 밀도(density of state)로 인하여 쉽게 캐리어 밀도의 포화가 발생할 수 있다. 이로 인해 높은 캐리어 밀도 영역에서 결함에 의한 비 발광 재결합 과정의 영향을 받거나 캐리어의 과다 넘침(carrier overflow) 현상으로 인하여 소멸되는 캐리어의 수가 증가하게 되어 효율 저하 현상을 일으킬 수 있는 가능성이 발생한다.
실시 예에 따른 발광 소자(100,200)의 활성층(140)은 다음과 같은 구조를 가질 수 있다. 첫째로, 두께가 두꺼워지면서 발생하는 결함 또는 내부 전기장으로 인한 영향을 감소시키기 위하여 활성층(140) 전체 두께를 변화시키기 않고, 일정하게 유지시킨다.
둘째로, 우물층의 두께는 일정하게 하고, 장벽층의 두께는 가능한 감소시켜서 실제 영향을 미치는 활성층 영역의 총 부피(양자 우물의 한 개의 부피 × 양자 우물의 총 수)를 증가시킬 수 있다.
이와 같은 구조로 인하여 실시 예는 내부 양자 효율(internal quantum efficiency)의 감소 없이 효율 저하의 특성을 개선할 수 있다. 이는 동일한 다중 양자 우물의 두께에 더 많은 활성화 영역이 생기므로 단위 부피당 상태 밀도가 더욱 커지게 되어 캐리어를 더 많이 결합 과정에 사용할 수 있게 되기 때문이다.
GaN 기반의 발광 소자에서 높은 전류 값 인가시 발생할 수 있는 내부 양자 효율 저하의 문제를 개선하기 위한 활성층의 구조를 포함하는 발광 소자를 제조하는 방법은 다음과 같다.
제1 단계는, GaN 기반으로 제작된 발광 구조물을 포함하는 시료들에 대하여 도 4a 내지 도 4d에 도시된 바와 같은 실험을 수행하고, 이로부터 측정된 데이터를 수집하는 것이다.
제2 단계는, 활성층 전체의 두께는 기설정된 제1 기준 값으로 고정하고, 활성층 내의 우물층의 두께도 기설정된 제2 기준 값으로 고정하고, 장벽층의 두께 및 우물층의 개수를 변화시켜가면서 시뮬레이션 소프트웨어 프로그램(APSYS)를 이용하여 도 3a 내지 도 3d에 도시된 바와 같은 시뮬레이션을 수행하여 측정 데이터를 얻는다. 여기서 기설정된 제1 기준 값은 제1 단계에서 제작된 시료들 각각의 활성층 전체의 두께일 수 있고, 기설정된 제2 기준 값은 제1 단계에서 제작된 시료들 각각의 우물층의 두께일 수 있다.
제3 단계는, 제2 단계의 시뮬레이션 결과에 기초하여 내부 양자 효율 저하를 줄일 수 있는 활성층 구조를 선택한다. 즉 내부 양자 효율 저하를 완화시킬 수 있도록 우물층의 개수 및 장벽층의 두께를 선택하는 것이다.
제4 단계는 제3 단계에서 선택된 활성층 구조를 갖는 발광 소자를 제조하는 것이다. 이와 같이 제조된 발광 소자는 높은 전류 값 인가시 발생할 수 있는 내부 양자 효율 저하를 개선할 수 있다.
도 6은 실시 예에 따른 발광 소자 패키지(500)를 나타낸다.
도 6을 참조하면, 발광 소자 패키지(600)는 패키지 몸체(510), 제1 금속층(512), 제2 금속층(514), 발광 소자(520), 반사판(530), 와이어(530), 및 수지층(540)을 포함한다.
패키지 몸체(510)는 실리콘 기반의 웨이퍼 레벨 패키지(wafer level package), 실리콘 기판, 실리콘 카바이드(SiC), 질화알루미늄(aluminum nitride, AlN) 등과 같이 절연성 또는 열전도도가 좋은 기판으로 형성될 수 있으며, 복수 개의 기판이 적층되는 구조일 수 있다. 실시 예는 상술한 몸체의 재질, 구조, 및 형상으로 한정되지 않는다.
패키지 몸체(510)는 상부면의 일측 영역에 측면 및 바닥으로 이루어지는 캐비티(cavity)를 가질 수 있다. 이때 캐비티의 측벽은 경사지게 형성될 수 있다.
제1 금속층(512) 및 제2 금속층(514)은 열 배출이나 발광 소자의 장착을 고려하여 서로 전기적으로 분리되도록 패키지 몸체(510)의 표면에 배치된다. 발광 소자(520)는 제1 금속층(512) 및 제2 금속층(514)과 전기적으로 연결된다. 이때 발광 소자(520)는 실시 예들(100 또는 200) 중 어느 하나일 수 있다.
반사판(530)은 발광 소자(520)에서 방출된 빛을 소정의 방향으로 지향하도록 패키지 몸체(510)의 캐비티 측벽에 배치될 수 있다. 반사판(530)은 광반사 물질로 이루어지며, 예컨대, 금속 코팅이거나 금속 박편일 수 있다.
수지층(540)은 패키지 몸체(510)의 캐비티 내에 위치하는 발광 소자(520)를 포위하여 발광 소자(520)를 외부 환경으로부터 보호한다. 수지층(540)은 에폭시 또는 실리콘과 같은 무색 투명한 고분자 수지 재질로 이루어질 수 있다. 수지층(540)은 발광 소자(520)에서 방출된 광의 파장을 변화시킬 수 있도록 형광체를 포함할 수 있다.
실시 예에 따른 발광 소자 패키지(500)는 복수 개가 기판 상에 어레이될 수 있고, 발광 소자 패키지의 광 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능할 수 있다.
또 다른 실시 예는 상술한 실시 예들에 기재된 발광 소자 또는 발광 소자 패키지를 포함하는 표시 장치, 지시 장치, 조명 시스템으로 구현될 수 있으며, 예를 들어, 조명 시스템은 램프, 가로등을 포함할 수 있다.
상술한 바와 같이 실시 예는 내부 결함 밀도나 내부 전기장 효과를 증가시키지 않도록 하기 위하여 활성층 전체 두께를 제1 두께(예컨대, 55nm)로 유지하고, 동시에 제3 두께를 갖는 장벽층을 적용하여 제2 두께를 갖는 우물층의 개수를 증가시킨 구조를 가질 수 있다.
이러한 구조로 인하여 실시 예는 실제 캐리어의 구속이 일어나는 내부 활성화 영역의 유효 부피를 증가시킬 수 있고, 캐리어의 상대적인 상태 밀도를 낮추어 줄 수 있으며, 전자의 범람(carrier overflow)을 방지할 수 있다. 결국 실시 예는 비발광 프로세스를 줄여 발광 효율을 향상시킬 수 있다.
도 7은 실시 예에 따른 발광 소자를 포함하는 조명 장치를 나타낸다.
도 7을 참조하면, 조명 장치는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700), 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 발광 소자(100, 또는 200), 또는 도 6에 도시된 발광 소자 패키지(500)를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230), 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)들과 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650), 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
도 8은 실시 예에 따른 발광 소자 패키지를 포함하는 표시 장치를 나타낸다.
도 8을 참조하면, 표시 장치(800)는 바텀 커버(810)와, 바텀 커버(810) 상에 배치되는 반사판(820)과, 광을 방출하는 발광 모듈(830, 835)과, 반사판(820)의 전방에 배치되며 발광 모듈(830,835)에서 발산되는 빛을 표시 장치 전방으로 안내하는 도광판(840)과, 도광판(840)의 전방에 배치되는 프리즘 시트들(850,860)을 포함하는 광학 시트와, 광학 시트 전방에 배치되는 디스플레이 패널(870)과, 디스플레이 패널(870)과 연결되고 디스플레이 패널(870)에 화상 신호를 공급하는 화상 신호 출력 회로(872)와, 디스플레이 패널(870)의 전방에 배치되는 컬러 필터(880)를 포함할 수 있다. 여기서 바텀 커버(810), 반사판(820), 발광 모듈(830,835), 도광판(840), 및 광학 시트는 백라이트 유닛(Backlight Unit)을 이룰 수 있다.
발광 모듈은 기판(830) 상에 실장되는 발광 소자 패키지들(835)을 포함할 수 있다. 여기서, 기판(830)은 PCB 등이 사용될 수 있다. 발광 소자 패키지(835)는 도 6에 도시된 실시 예(500)일 수 있다.
바텀 커버(810)는 표시 장치(800) 내의 구성 요소들을 수납할 수 있다. 그리고, 반사판(820)은 본 도면처럼 별도의 구성요소로 마련될 수도 있으며, 도광판(840)의 후면이나, 바텀 커버(810)의 전면에 반사도가 높은 물질로 코팅되는 형태로 마련되는 것도 가능하다.
여기서, 반사판(820)은 반사율이 높고 초박형으로 사용 가능한 소재를 사용할 수 있고, 폴리에틸렌 테레프탈레이트(PolyEthylene Terephtalate; PET)를 사용할 수 있다.
그리고, 도광판(830)은 폴리메틸메타크릴레이트(PolyMethylMethAcrylate; PMMA), 폴리카보네이트(PolyCarbonate; PC), 또는 폴리에틸렌(PolyEthylene; PE) 등으로 형성될 수 있다.
그리고, 제1 프리즘 시트(850)는 지지 필름의 일면에, 투광성이면서 탄성을 갖는 중합체 재료로 형성될 수 있으며, 중합체는 복수 개의 입체구조가 반복적으로 형성된 프리즘층을 가질 수 있다. 여기서, 복수 개의 패턴은 도시된 바와 같이 마루와 골이 반복적으로 스트라이프 타입으로 구비될 수 있다.
그리고, 제2 프리즘 시트(860)에서 지지 필름 일면의 마루와 골의 방향은, 제1 프리즘 시트(850) 내의 지지필름 일면의 마루와 골의 방향과 수직할 수 있다. 이는 발광 모듈과 반사 시트로부터 전달된 빛을 디스플레이 패널(1870)의 전면으로 고르게 분산하기 위함이다.
그리고, 도시되지는 않았으나, 도광판(840)과 제1 프리즘 시트(850) 사이에 확산 시트가 배치될 수 있다. 확산 시트는 폴리에스터와 폴리카보네이트 계열의 재료로 이루어질 수 있으며, 백라이트 유닛으로부터 입사된 빛을 굴절과 산란을 통하여 광 투사각을 최대로 넓힐 수 있다. 그리고, 확산 시트는 광확산제를 포함하는 지지층과, 광출사면(제1 프리즘 시트 방향)과 광입사면(반사시트 방향)에 형성되며 광확산제를 포함하지 않는 제1 레이어와 제2 레이어를 포함할 수 있다.
실시 예에서 확산 시트, 제1 프리즘시트(850), 및 제2 프리즘시트(860)가 광학 시트를 이루는데, 광학 시트는 다른 조합 예를 들어, 마이크로 렌즈 어레이로 이루어지거나 확산 시트와 마이크로 렌즈 어레이의 조합 또는 하나의 프리즘 시트와 마이크로 렌즈 어레이의 조합 등으로 이루어질 수 있다.
디스플레이 패널(870)은 액정 표시 패널(Liquid crystal display)가 배치될 수 있는데, 액정 표시 패널(860) 외에 광원을 필요로 하는 다른 종류의 표시 장치가 구비될 수 있다.
도 9는 실시 예에 따른 발광 소자 패키지를 포함하는 해드 램프(head lamp, 900)를 나타낸다. 도 9를 참조하면, 해드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903), 및 렌즈(904)를 포함한다.
발광 모듈(901)은 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때 발광 소자 패키지는 도 6에 도시된 실시 예(100)일 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
이상에서 실시 예들에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시 예에 포함되며, 반드시 하나의 실시 예에만 한정되는 것은 아니다. 나아가, 각 실시 예에서 예시된 특징, 구조, 효과 등은 실시 예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
110: 기판 120: 버퍼층
130: 제1 반도체층 140: 활성층
150: 전자 차단층 160: 제2 반도체층
170: 제1 전극 180: 제2 전극.
Q1 내지 Qn: 우물층 W1 내지 Wm: 장벽층.

Claims (8)

  1. 제1 반도체층;
    제2 반도체층; 및
    상기 제1 반도체층과 상기 제2 반도체층 사이에 배치되고, 55nm의 두께를 갖는 활성층을 포함하며,
    상기 활성층은,
    InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지며, 적어도 1회 이상 교대로 적층되는 우물층 및 장벽층을 포함하며,
    상기 우물층은 복수의 단일 우물층들을 포함하고,
    상기 복수의 단일 우물층들 각각의 두께는 4nm 내지 5nm 이고,
    상기 장벽층은 복수의 단일 장벽층들을 포함하고,
    상기 복수의 단일 장벽층들 각각의 두께는 2.5 nm 내지 5 nm 이고,,
    상기 복수의 단일 우물층들의 개수는 6개 ~ 10개이고,
    상기 복수의 단일 장벽층들의 개수는 상기 복수의 단일 우물층들의 상기 개수보다 적고,
    상기 복수의 단일 우물층 각각의 두께는 상기 복수의 단일 장벽층들 각각의 두께보다 두껍고,
    상기 복수의 단일 우물층들 각각의 두께의 총합은 상기 복수의 단일 장벽층들 각각의 두께의 총합보다 큰 발광 소자.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제1항에 있어서,
    상기 복수의 단일 우물층들 각각의 두께는 서로 다르고,
    상기 복수의 단일 장벽층들 각각의 두께는 서로 다르고,
    상기 우물층 및 상기 장벽층 각각에 포함되는 인듐(In) 또는 알루미늄(Al)의 조성은 증가하거나 또는 감소하는 발광 소자.
  8. 삭제
KR1020130064491A 2013-06-05 2013-06-05 발광 소자 KR102080774B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130064491A KR102080774B1 (ko) 2013-06-05 2013-06-05 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130064491A KR102080774B1 (ko) 2013-06-05 2013-06-05 발광 소자

Publications (2)

Publication Number Publication Date
KR20140142849A KR20140142849A (ko) 2014-12-15
KR102080774B1 true KR102080774B1 (ko) 2020-02-24

Family

ID=52460162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130064491A KR102080774B1 (ko) 2013-06-05 2013-06-05 발광 소자

Country Status (1)

Country Link
KR (1) KR102080774B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102555005B1 (ko) 2016-11-24 2023-07-14 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
KR102474953B1 (ko) * 2018-03-22 2022-12-06 엘지이노텍 주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234545A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体発光素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100910476B1 (ko) * 2007-08-20 2009-08-04 삼성전기주식회사 초격자구조의 활성층을 갖는 질화물 반도체 소자
KR101018217B1 (ko) * 2008-10-01 2011-02-28 삼성엘이디 주식회사 질화물 반도체 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003234545A (ja) * 2002-02-07 2003-08-22 Sanyo Electric Co Ltd 半導体発光素子

Also Published As

Publication number Publication date
KR20140142849A (ko) 2014-12-15

Similar Documents

Publication Publication Date Title
KR102007402B1 (ko) 발광소자
KR20140026891A (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
KR102099439B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR102066620B1 (ko) 발광 소자
KR20120138080A (ko) 발광 소자
KR102182024B1 (ko) 발광 소자
KR101954205B1 (ko) 발광 소자
KR102080774B1 (ko) 발광 소자
KR102114935B1 (ko) 발광소자 모듈
KR20160016346A (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102066618B1 (ko) 발광 소자
KR102160776B1 (ko) 발광 소자
KR20130065096A (ko) 발광 소자
KR102080779B1 (ko) 발광 소자
KR101850433B1 (ko) 발광 소자
KR101838022B1 (ko) 발광 소자
KR102194804B1 (ko) 발광 소자
KR102137745B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR102114937B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
KR101888605B1 (ko) 발광 소자
KR101861636B1 (ko) 발광 소자
KR102087938B1 (ko) 발광 소자
KR102239624B1 (ko) 발광 소자
KR102076242B1 (ko) 발광 소자
KR102099441B1 (ko) 발광소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction