KR20150011326A - 반응성 이온 에칭 - Google Patents

반응성 이온 에칭 Download PDF

Info

Publication number
KR20150011326A
KR20150011326A KR20140091824A KR20140091824A KR20150011326A KR 20150011326 A KR20150011326 A KR 20150011326A KR 20140091824 A KR20140091824 A KR 20140091824A KR 20140091824 A KR20140091824 A KR 20140091824A KR 20150011326 A KR20150011326 A KR 20150011326A
Authority
KR
South Korea
Prior art keywords
etching
substrate
features
etched
feature
Prior art date
Application number
KR20140091824A
Other languages
English (en)
Other versions
KR102332391B1 (ko
Inventor
트레시 호크
마크 베너블레스
이안 스터랜드
레베카 엘레이
Original Assignee
애틀랜틱 이너셜 시스템스 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 애틀랜틱 이너셜 시스템스 리미티드 filed Critical 애틀랜틱 이너셜 시스템스 리미티드
Publication of KR20150011326A publication Critical patent/KR20150011326A/ko
Application granted granted Critical
Publication of KR102332391B1 publication Critical patent/KR102332391B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0064—Constitution or structural means for improving or controlling the physical properties of a device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/03—Microengines and actuators
    • B81B2201/033—Comb drives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

적어도 제 1 및 제 2 에칭된 피처(42, 44)를 형성하기 위해 기판(46)을 반응성 이온 에칭하는 방법이 개시된다. 제 1 에칭된 피처(42)는 제 2 에칭된 피처(44)보다 더 큰 종횡비(깊이:폭)를 갖는다. 제 1 에칭 스테이지에서 기판(46)은 상기 제 1 피처(42)만을 미리 결정된 깊이로 에칭하기 위해 에칭된다. 그 후에 제 2 에칭 스테이지에서, 기판(46)은 상기 제 1 및 상기 제 2 피처들(42, 44) 둘 다를 각각의 깊이로 에칭하기 위해 에칭된다. 마스크(40)는 형태에 있어서 피처들(42, 44)에 상응하는 애퍼처들을 정의하기 위해 도포될 수 있다. 제 2 에칭된 피처(44)가 생성될 기판(46)의 영역은 제 1 에칭 스테이지 동안 제 2 마스컨트(50)로 선택적으로 마스킹된다. 그 다음, 제 2 마스컨트(50)는 제 2 에칭 스테이지 전에 제거된다.

Description

반응성 이온 에칭{REACTIVE ION ETCHING}
본 개시는 반응성 이온 에칭의 방법들에 관한 것으로, 특히, 전적으로는 아니지만, 심도 반응성 이온 에칭(Deep Reactive Ion Etching; DRIE) 공정 및 유사한 공정들의 개선들에 관한 것이다.
MEMS(Micro Electrical Mechanical Systems)의 분야에서, 실리콘 및 다른 기판들의 이방성 에칭은 통상 "보쉬 공정"으로 지칭되는 DRIE 방법을 사용하여 달성될 수 있다. 이러한 공정은 예를 들어 미국 특허 제5,501,893호에 설명되어 있고 실리콘 플라즈마 에칭 단계(전형적으로 SF6을 사용함)와 플루오로폴리머(전형적으로 C4F8)를 포함하는 패시베이션 단계 사이에서 교번하는 것을 수반한다. 패시베이션 단계 동안, 플루오로폴리머는 샘플 표면들의 모두에 증착된다. 에칭 단계 동안, 이온 보조 플라즈마 에칭은 측벽들 상에서 그것의 보호를 여전히 유지하면서 에칭된 피처(feature)의 하단으로부터 플루오로폴리머를 우선적으로 제거하기 위해 사용된다. 그 다음, 피처의 하단에 있는 노출된 실리콘이 에칭될 수 있고, 공정은 원하는 깊이가 도달될 때까지 반복된다.
DRIE에 종횡비 의존 에칭(Aspect Ratio Dependant Etching; ARDE)으로 지칭되는 현상이 내재하며, 에칭율은 형성된 피처의 깊이 대 폭의 비로 본 명세서에 정의된 종횡비에 반비례한다. 이것은 RIE 래그로 알려진 관찰을 초래하며, 그것에 의해 동시에 에칭된 더 작은 피처들은 더 큰 피처들보다 더 얕다. 다양한 피처 외형들(geometries)을 아래 에칭 정지 층까지 에칭할 때, 더 넓은 피처들을 오버 에칭하는 것이 필요해진다. 이것은 "풋팅(footing)"(또는 노칭) 뿐만 아니라, 치수 제어의 손실과 같은 효과들을 초래할 수 있다.
이것은 가속도계들과 같은 MEMS 센서들의 제조에 특히 중요하다. MEMS 가속도계의 일 예는 국제 공개 제2012/076837 A1호에 개시되어 있다. 이러한 디바이스에서, 실리콘 웨이퍼는 사용 시에 고정될 웨이퍼의 일부의 핑거들과 상호 맞물리는 복수의 핑거들을 갖는 가동 프루프 매스(proof mass)를 제공하기 위해 미세 기계 가공된다. 임의의 주어진 프루프 매스 핑거의 일측과 인접 고정 핑거 사이의 갭은 프루프 매스 핑거의 타측과 그것의 인접 고정 핑거 사이의 갭과 상이하다. 프루프 매스가 이동함에 따라, 프루프 매스 핑거들과 고정 핑거들 사이의 갭이 변화되며, 이는 핑거들 사이에서 커패시턴스의 변화를 초래한다. 이것은 가속도를 계산하기 위해 측정되고 처리될 수 있다. 폐루프 시스템들에서, 갭 크기의 변화는 프루프 매스의 이동을 카운터하는 정전력을 생성한다. 그러한 시스템들에서, 더 넓은 갭(예를 들어 15 미크론)의 폭 대 더 좁은 갭(예를 들어 5 미크론)의 폭의 큰 비를 갖는 것이 특히 바람직하다. 비교적 큰 비들은 기존 DRIE 공정들을 사용하여 생성될 수 있지만, 확대된 핑거 피치의 희생으로, 주어진 정전력을 제공하기 위해 디바이스를 더 크게 한다. 디바이스가 더 작아지면, 상기 확인된 풋팅, 노칭 및 치수 제어의 손실의 문제들이 발생할 수 있다.
래그를 보상하는 현재 제안들은 주로 입력 값들을 낮춤으로써 에칭 및 패시베이션 단계 및 파라미터들을 최적화하는 것을 수반한다. 그러나, DRIE 래그의 보상을 위한 현재 기술들은 감소된 에칭율들의 희생이다.
본 명세서에 적어도 제 1 및 제 2 에칭된 피처를 형성하기 위해 기판을 반응성 이온 에칭하는 방법이 개시되며, 제 1 에칭된 피처는 제 2 에칭된 피처보다 더 큰 종횡비(깊이:폭)를 갖고, 상기 방법은,
제 1 에칭 스테이지에서, 제 1 피처만을 미리 결정된 깊이로 에칭하기 위해 상기 기판을 에칭하고; 및
그 후에 제 2 에칭 스테이지에서 제 1 및 제 2 피처들 둘 다를 각각의 깊이로 에칭하기 위해 기판을 에칭하는 단계들을 포함한다.
선택된 높은 종횡비 피처들이 낮은 종횡비 피처들에 비해 더 긴 시간 기간 동안 에칭되는 제 1 및 제 2 에칭 스테이지들의 제공은 감소된 RIE 래그를 초래할 수 있다.
상기 방법은 제 1 및 제 2 피처들의 원하는 형상에 상응하는 제 1 및 제 2 애퍼처들을 정의하기 위해 마스킹 재료를 기판의 표면에 도포하는 것을 포함할 수 있다. 제 1 에칭 스테이지는 제 1 에칭된 피처를 미리 결정된 깊이로 에칭하기 위해 제 1 애퍼처만을 통해 기판을 선택적으로 에칭하는 것을 포함할 수 있다. 그 후에 제 2 에칭 스테이지는 애퍼처들 둘 다를 통해 기판을 에칭하는 것에 의해 제 1 및 제 2 피처들 둘 다를 각각의 깊이로 에칭하는 것을 포함할 수 있다.
각각의 피처는 실질적으로 동일한 깊이, 또는 선택된 상이한 깊이들로 에칭될 수 있다.
마스킹이 사용되는 경우에, 제 1 에칭 스테이지는 제 2 애퍼처를 가리고 기판을 반응성 에칭 공정에 노출시키는 단계를 포함할 수 있으며, 그것에 의해 에칭이 제 1 에칭 스테이지에서 제 1 애퍼처를 통해서만 발생한다.
가리는 단계는 제 2 애퍼처를 커버하기 위해 추가 마스킹 재료를 도포하고, 제 2 스테이지 에칭 공정 전에 제 2 애퍼처로부터 추가 마스킹 재료를 나중에 제거하는 것을 포함할 수 있다.
일 구현에서, 추가 마스킹 재료는 그것이 제 1 스테이지 에칭 공정에 실질적으로 영향을 받지 않을 수 있도록 기판 재료에 대해 높은 선택성을 가질 수 있다. 대안적으로, 다른 구현에서, 추가 마스킹 재료는 제 2 애퍼처를 점진적으로 얇게 한 다음에 노출시키기 위해 덜 선택적이고 상기 에칭 공정에 더 민감할 수 있으며 그 결과 제 2 스테이지 에칭이 발생한다.
상기 기술이 상이한 에칭 공정들에 사용될 수 있지만, 그것은 교번하는 에칭 및 패시베이션 단계들을 포함하는 이방성 반응성 이온 공정들에 대해 특정 응용을 갖는다.
본 개시는 또한 상기 기술들에 의해 에칭된 기판으로 확장된다.
실시예들에서, 더 큰 종횡비 대 더 작은 종횡비의 비는 2.0과 3.5 사이, 예를 들어 2.25 내지 3.25, 예를 들어 2.5 내지 3.0, 예를 들어 2.6 내지 2.7일 수 있다. . 따라서, 같은 깊이의 피처들의 경우, (전형적으로 있는 일이지만) 더 넓은 피처 및 더 좁은 피처의 상대 폭들은 이러한 값들을 가질 것이다.
제 2 피처의 상단으로부터 하단으로의 폭 대 기판의 깊이 변화 비는 0.015 이하, 예를 들어 0.01 이하일 수 있다. 최소 폭은 일반적으로 피처의 상단에 있고 최대 폭은 상단으로부터 하단으로의 폭의 일반적으로 균일한 증가에 따라 피처의 하단에 있을 것이다. 따라서, 예를 들어 100 미크론 깊이인 기판에서, 상단으로부터 하단으로의 폭의 최대 차이는 1.5 미크론(0.015의 비에 상응함) 미만, 또는 1.0 미크론(0.010의 비에 상응함) 미만일 수 있다. 물론, 예를 들어 0.009, 0.008 또는 0.007 이하인 더 낮은 비들이 가능할 수 있다.
피처들은 임의의 원하는 형상일 수 있다. 그러나, 전형적으로, 피처들은 기판에 형성된 슬롯들, 특히 직선 슬롯들의 형태일 것이다.
피처들은 기판을 통해 완전히 또는 그 안의 미리 결정된 깊이로 연장된다.
게다가, 기술이 임의의 디바이스의 제조에 적용될 수 있지만, 그것은 가속도계들과 같은 MEMS 센서들의 제조에 대해 특정 응용을 갖는다.
따라서, 본 개시는 또한 상기 기술에 의해 제조되는 MEMS 센서를 포함하는 것으로 확장된다.
센서는 인접 핑거들 사이에 정의되는 상기 공정에 의해 형성된 갭들 또는 슬롯들을 갖는 복수의 상호 맞물림 핑거들을 포함할 수 있다. 갭들의 깊이는 동일할 수 있지만, 갭들의 폭은 각각의 갭들의 종횡비가 다르도록 변화된다. 갭들의 상대 종횡비들 및 더 큰 종횡비 갭의 최대 대 최소 폭들의 비에 대한 상기 범위들이 적용될 수 있다. 전형적으로, 갭들은 완전히 기판을 통해 연장되고 기판은 균일한 깊이일 것이다.
따라서, 또한 본 명세서에서 제 1 및 제 2 피처들이 에칭된 기판을 포함하는 MEMS 센서가 넓은 용어들로 개시되며, 제 1 에칭된 피처는 제 2 에칭된 피처보다 더 큰 종횡비(깊이:폭)를 갖고, 제 2 피처의 상단으로부터 하단으로의 폭 대 기판의 깊이 변화 비는 0.015 이하, 예를 들어 0.01 이하이다.
따라서, 예를 들어 100 미크론 깊이인 기판에서, 피처의 폭 변화는 1.5 미크론 미만, 예를 들어 1.0 미크론 미만일 수 있다. 상단으로부터 하단으로의 폭의 일반적으로 균일한 증가가 있을 수 있다.
더 큰 종횡비 대 더 작은 종횡비의 비는 2.0과 3.5 사이, 예를 들어 2.25 내지 3.25, 예를 들어 2.5 내지 3.0, 예를 들어 2.6 내지 2.7일 수 있다.
본 개시의 일부 실시예들이 이제 첨부 도면들을 참조하여 예로서만 설명될 것이다.
도 1은 MEMS 가속도계를 예시한다.
도 2는 도 1의 가속도계의 상세를 도시하며; 이는 개시된 공정들로부터 이득을 얻을 수 있다.
도 3(a) 내지 도 3(f)는 본 개시에 따른 RIE 공정의 제 1 예를 설명하는 순서도들이다.
도 4(a) 내지 도 4(c)는 본 개시에 따른 RIE 공정의 제 2 예를 설명하는 순서도들이다.
상기 논의된 바와 같이, 실리콘 및 다른 기판들의 에칭은 통상 "보쉬 공정"으로 지칭되는 DRIE 방법을 사용하여 달성될 수 있다. 이러한 공정은 미국 특허 제5,501,893호에 설명되어 있다. 전형적인 공정에서, 반응성 이온 에칭 공정에 대해 저항하는 재료, 예를 들어 SiO2 또는 SiN 의 마스크는 구멍들, 트렌치들 등과 같은, 기판에서 에칭될 피처들에 상응하는 애퍼처들의 패턴을 가진 마스크로 에칭되는 기판(전형적으로 실리콘의)에 도포된다. 마스크는 포토리소그래피 방법에 의해 도포될 수 있다. 제조 공정은 교번하는 개별 에칭 및 증착 단계들을 수반한다. 에칭 단계는 플라즈마 및 예를 들어 육불화황(SF6)과 같은 적절한 가스 에칭제를 사용하여 수행된다.
증착 단계 동안, 예를 들어 옥타 플루로시클로부탄(C4F8)과 같은 패시베이션 가스가 이용된다. 증착 단계 동안, 플루오로폴리머는 노출된 샘플 표면들의 모두에 증착된다. 에칭 단계 동안, 이온 보조 에칭은 측벽들 상에서 그것의 보호를 여전히 유지하면서 에칭된 피처의 하단으로부터 플루오로폴리머를 우선적으로 제거하기 위해 사용된다. 그 다음, 노출된 실리콘이 에칭될 수 있고 에칭 및 증착 단계는 원하는 깊이가 도달될 때까지 반복된다. 이러한 기술은 본 기술분야에 공지되어 있고 여기서 어떤 추가 설명도 필요하지 않다.
또한 에칭율이 형성된 피처의 종횡비에 반비례하는 것이 공지되어 있다. 이러한 효과는 종횡비 의존 에칭(Aspect Ratio Dependant Etching; ARDE)으로 알려져 있다. 이것은 더 작은 피처들이 더 큰 피처들보다 더 얕게 생성될 RIE 래그로 알려진 관찰을 초래한다. 이것은 이온 충격 및 가스 수송이 높은 종횡비 피처들의 하단에서 상당히 감소되어 피처들이 더 깊어짐에 따라 에칭율이 떨어지기 때문에 발생한다. DRIE 공정에서, 각각의 에칭 단계의 시작에서, 트렌치 또는 다른 피처의 하단에 있는 패시베이션 층은 이온 충격에 의해 물리적으로 에칭된다. 그러나, 트렌치가 더 깊어짐에 따라, 이러한 이온들은 충돌들에 의해 그들의 경로로부터 편향될 가능성이 더 많다. 보다 소수의 이온들이 딥 피처들의 하단에 도달하는 것은 패시베이션 층의 제거를 둔화시키고 이는 결과적으로 실리콘이 에칭 단계에서 나중에 에칭제 가스들에 노출되는 시간의 길이를 감소시킨다. 부가적으로, 가스 수송은 좁은 트렌치들에서 상당히 감소된다. 에칭제 가스들이 피처의 하단으로 흐르고 실리콘과 반응하고 반응으로부터 폐기물들을 제거하는 것이 매우 곤란해진다.
이것의 실질적인 효과는 요구된 깊이(예컨대 에칭 정지 층)로 침투하는 피처의 모든 폭들을 획득하기 위해 가장 큰 피처들이 상당한 오버 에칭을 경험한다는 것이다. 하지만, 여기서의 문제는 정지 층이 도달될 때, 에칭제 가스 내의 반응성 이온들(예를 들어 플루오르 이온들)이 더 이상 에칭 전면에서 소비되지 않고(현재 어떤 에칭 전면도 있지 않기 때문에), 미반응 플루오르 이온들이, 측벽에 입사 가능성을 가지고, 트렌치로부터 나올 것이다. 이온 각 분포에서 확산의 이러한 증가는, 정지 층이 더 작은 피처들 상에서 도달될 때까지, 더 넓은 구조들의 개구부들이 증착 커버리지에서 핀홀들을 생성하는 상당한 측벽 이온 충격을 수용할 것을 의미한다. 증착에서 핀홀들은 미반응 플루오르 이온들이 측벽을 등방성으로 침식시키기 시작하여, 트렌치의 상단에 손상을 야기시키는 영역들이다. 이것은 디바이스의 계측 및 성능에 영향을 미칠 수 있는 언더컷을 야기할 수 있다.
상술된 DRIE 공정은 예를 들어 가속도계들을 위해 센서들과 같은 MEMS를 제조하기 위해 사용될 수 있다. 도 1 및 도 2는 그러한 디바이스를 도시하며, 이는 단지 대표적이고 본 개시의 범위를 제한하도록 의도되지 않는다.
도 1은 국제 공개 제2012/076837 A1호에 설명된 종류의 가속도계를 도시한다. 가속도계(10)는 프루프 매스(14)가 일련의 장착 레그들(16)에 의해 가동 장착되는 지지체(12)를 포함한다. 프루프 매스(14), 레그들(16) 및 지지체(12)는 서로 일체로 형성되고 실질적으로 동일 평면에 있으며, 웨이퍼, 예를 들어 실리콘 웨이퍼의 DRIE 에칭에 의해 제조된다.
프루프 매스(14)는 한 쌍의 장착 레그들(16)에 의해 지지체(12)에 연결된 제 1 매스 요소(mass element)(18), 및 다른 쌍의 장착 레그들(16)에 의해 지지체(12)에 연결된 제 2 매스 요소(20)로 구성된다. 크로스 브레이스(cross brace)(22)는 그들이 함께, 일제히, 사용 시에 이동되므로 단일 매스의 역할을 하는 것을 보장하는 그러한 방식으로 제 1 및 제 2 매스 요소들(18, 20)을 상호 연결한다.
도 2에 도시된 바와 같이, 제 1 매스 요소(18)는 가동 커패시터 핑거들의 상부 및 하부 그룹들(24, 26)을 운반하며, 각각의 핑거는 장착 레그들(16)과 실질적으로 평행하게 그리고 프루프 매스(14)가 지지체(12)에 대해 이동할 수 있는 방향(A)에 실질적으로 수직으로 연장된다. 지지체(12)는 그것과 함께 고정 커패시터 핑거들의 제 1 쌍의 상부 및 하부 그룹들(28, 30)을 연관시켰다. 상부 그룹(28)의 핑거들은 상부 그룹(24)의 그것들과 상호 맞물리고, 하부 그룹(30)의 핑거들은 하부 그룹(26)의 그것들과 상호 맞물린다. 유사하게, 제 2 매스 요소(20)에는 지지체(12)와 연관된 고정 커패시터 핑거들의 제 2 쌍의 상부 및 하부 그룹들(36, 38)과 상호 맞물린, 가동 커패시터 핑거들의 상부 및 하부 그룹들(32, 34)이 제공된다. 제 1 및 제 2 상부 그룹들(28, 36)은 지지체(12)의 상부 부분(12a)과 연관되고 제 1 및 제 2 하부 그룹들(30, 38)은 지지체(12)의 하부 팬(12b)과 연관된다.
도 2에 최상으로 도시된 바와 같이, 각각 상호 맞물린 쌍의 그룹들의 핑거들은 동일하게 이격되어 있지 않다. 각각의 경우에, 지지체(12)와 연관된 그룹들(28, 30, 36, 38) 각각의 고정 핑거들은, 프루프 매스(14)가 그것의 중앙 정지 위치를 점유할 때, 브레이스 바(22)로부터 더 멀리 떨어진 인접 가동 핑거에 놓이는 것보다 브레이스 바(22)에 가장 가까운 인접 가동 핑거에 더 가깝게 놓여 있다. 즉, 실리콘 웨이퍼는 인접 가동 핑거들과 고정 핑거들 사이의 갭들이 다르도록 에칭된다. 각각의 갭의 깊이가 동일하므로, 갭들의 종횡비는 상이하다.
이러한 구성요소들이 일체로 형성되는 웨이퍼는 전형적으로 한 쌍의 유리 또는 다른 적절한 재료 기판들 사이에 샌드위치된다. 이러한 기판들은 프루프 매스(14)의 이동이 요구되는 영역들에 릴리프(relief)를 제공하기 위해 에칭될 수 있다. 전형적으로 실리콘 웨이퍼는 지지를 위해, 그의 에칭 전에 기판들 중 하나에 부착될 것이다. 가속도계의 일반 구성의 추가 상세들은 국제 공개 제2012/076837 A1호로부터 획득될 수 있다.
핑거들 사이의 갭들의 종횡비들의 비는 전형적으로 범위가 1:1.5에서 1:1.8까지 이를 수 있다. 따라서, 갭들(동일한 깊이를 가짐)의 폭들의 비는 전형적으로 또한 1:1.5 내지 1:8이다. 예를 들어 크기의 목적들을 위해 이러한 비를 증가시키는 것이 바람직하지만, 이것을 달성하려고 시도할 시에, DRIE를 사용하면, DRIE 래그의 상술한 문제가 발생한다.
아래에 개시된 방법들에서, 높은 종횡비 피처들(예를 들어 상술된 핑거들 사이의 더 좁은 갭들)은 낮은 종횡비 피처들(예를 들어 상술된 핑거들 사이의 더 넓은 갭들)보다 더 길게 에칭된다. 방법은 더 좁은 피처들이 에칭의 초기 "헤드 스타트"를 수용하는 동안 더 넓은 피처들을 에칭 공정을 위해 커버하고 분리하기 위해 추가 마스킹 단계를 통합한다. 더 좁은 피처들이 충분한 헤드 스타트 또는 리드(lead)를 수용했다면, 추가 마스크가 제거될 수 있고, 피처 크기들 둘 다는 그들 둘 다가 요구된 깊이 또는 깊이들에 도달하거나 동시에 돌파할 때까지 에칭될 수 있다.
종래의 마스킹을 적용했던 제 1 실시예에서, 실질적으로 불활성 제 2 마스크 재료는 낮은 종횡비(즉 더 넓은) 피처들을 형성하도록 설계된 마스크 영역들 위에 도포된다. 제 2 마스크 재료가 이들을 가려서, 요구된 헤드 스타트가 달성되었을 때까지 대체 에칭 및 증착 단계들에 노출된 기판 상에 높은 종횡비(즉 더 좁은) 피처들만을 남긴다. 그 다음, 제 2 마스크 재료가 제거되고 피처 세트 둘 다가 함께 에칭된다.
제 2 실시예에서, 낮은 종횡비(즉 더 넓은) 피처들은 에칭 공정에 의해 점진적으로 에칭되지만 높은 종횡비(즉 더 좁은) 피처들의 영역에서 웨이퍼 기판의 노출을 요구된 헤드 스타트가 달성되었던 후까지의 에칭 공정으로 지연시키는 제 2 마스크 재료에 의해 커버된다. 따라서, 제 2 마스크 재료는 희생 재료가 제거되었을 때까지 기본 물질 재료의 노출을 연기시키는 희생 마스크를 제공한다. 희생 재료의 반응성/에칭율 및 요구된 지연을 고려하는 희생 마스크의 두께가 선택된다.
따라서, 이제 도 3을 참조하면, 제 1 실시예에서, 실리콘 웨이퍼 기판(46) 상에 에칭될 피처들(42, 44)(예를 들어 상술된 핑거들)의 패턴을 정의하는 마스크(40)는 예를 들어 포토리소그래피에 의해 기판 표면에 도포된다. 실제로, 개구부들(43, 45)은 기판(46)의 표면에 접근을 제공하도록 마스크(40)에 의해 정의된다. 실리콘 웨이퍼 기판(46)은 지지를 위해 베이스 웨이퍼(48) 상에 장착된다. 상기 논의된 바와 같이, 베이스 웨이퍼는 그렇게 원한다면, 에칭된 피처들의 이동을 허용하는 영역들에서 릴리브(relieve)될 수 있다. 예시된 실리콘 웨이퍼 기판(46)은 균일한 두께, 예를 들어 100 미크론이지만, 그것은 가변 두께를 가질 수 있다.
도 3c와 관련하여, 피처들(42)은 d1:w1의 종횡비를 갖고 피처들(44)은 d2:w2의 종횡비를 갖는다. 본 경우에, d1은 d2와 동일하지만, 그것은 반드시 그렇게 될 필요가 있는 것은 아니다. d1은 d2보다 더 작으며 그것에 의해 피처들(42)은 피처들(44)보다 더 큰 종횡비를 갖는다.
그 다음, 형성될 때, 낮은 종횡비들을 갖는 피처들(44)은 마스크(44) 내의 더 넓은 개구부들(45)을 가리거나 커버하지만 더 좁은 개구부들(43)을 가리거나 커버하지 않는 마스킹 재료(50)의 제 2 층에 의해 마스킹된다(도 3(b)). 적절한 제 2 제조 재료는 예를 들어 스핀 온 공정(spin-on process)에 의해 도포될 수 있는 포토레지스트 재료이다. 본 출원에서 높은 및 낮은 종횡비들에 대한 참조는 상대적이고, 하이와 로우 사이의 임계 레벨은 예를 들어 시험 에칭의 경험적 관찰에 기초하여 선택될 수 있다는 점이 이해될 것이다.
제 1 에칭 스테이지 동안, 교번하는 에칭 및 증착 단계들은 좁은 피처들(42)이 요구된 헤드 스타트 깊이로 에칭되도록 적용된다. 특정 공정을 위한 요구된 깊이는 이론적인 에칭율들에 기초하여 경험적으로 결정될 수 있다. 요구된 헤드 스타트 깊이가 달성되었다면(도 3c), 제 2 마스킹 재료(50)는 마스크(40) 내의 더 넓은 개구부들(45)이 한번 더 노출되도록 임의의 적절한 공정에 의해, 예를 들어 적절한 용제에 의해 제거되어(도 3(d)) 더 낮은 종횡비의 더 넓은 피처들(44)의 에칭을 허용한다. 그 다음, 에칭 및 교번하는 증착 단계들은 피처들 둘 다가 동시에 광범위하게 기본 베이스 웨이퍼(48)에 대해 돌파될 때까지(도 3(f)), 더 넓은 피처들이 더 빠른 속도로 에칭하는 상태에서(도 3(e), 제 2 에칭 스테이지로 계속된다. 제 2 에칭 스테이지에 대한 에칭 공정 파라미터들은 전형적으로 제 1 에칭 스테이지에 대한 것들과 동일할 것이다.
이제 도 4(a) 내지 도 4(c)를 참조하면, 제 2 실시예에서, 마스킹 재료(40)의 제 1 층은 좁고 넓은 개구부들(43, 45)을 정의하기 위해 이전과 같이 도포되고, 제 2 마스킹 재료(52)는 개구부(45) 아래의 기판(46)의 표면이 노출되지 않도록 넓은 개구부들(45)을 가리거나 커버하도록 적어도 부분적으로 도포된다. 그러나, 이러한 실시예에서, 제 2 마스크 재료(52)는, 이전 실시예와 같이, 제 1 에칭 스테이지 동안, 좁은 피처들(42)만이 기판(46)으로 에칭되도록(도 4c) 선택된 재료 및 두께의 희생 마스크 재료이다. 희생 마스크는 표준 포토 마스크 폴리머일 수 있다. 이러한 제 1 스테이지 동안, 넓은 피처(44)를 커버하는 마스킹 재료(52)는 기본 기판을 얇게 하고 최종적으로 노출시키기 위해 에칭되며(도 3(c)), 따라서 피처들 둘 다는 그들의 다른 속도로 이전과 같이 에칭될 수 있고, 그들은 광범위하게 동시에 실리콘 웨이퍼 기판(46)의 하단을 돌파할 수 있다(또는 적절한 깊이에 도달함). 제 2 마스크 재료(52)의 요구된 두께는 테스트 에칭들로부터 경험적으로 결정될 수 있고 사용된 재료 및 에칭 파라미터들에 의존할 것이다. 이러한 실시예는 제 1 스테이지 및 제 2 에칭 스테이지 사이의 공정을 정지시키는 요구를 배제할 수 있어, 연속적 에칭 공정이 이용되는 것을 허용한다.
따라서, 설명된 방법들 둘 다에서, RIE 래그의 효과는 우선 좁은(높은 종횡비) 피처만을 기판으로 에칭함으로써 감소되거나 제거된다. 더 넓은(낮은 종횡비) 피처가 생성될 기판의 영역은 그 피처의 조기 에칭을 방지하기 위해 마스킹된다. 마스크가 제거되었거나, 에칭되었던 후에만 더 넓은(낮은 종횡비) 피처의 에칭이 시작될 것이다.
따라서, 이러한 기술을 사용하면, 피처 종횡비들의 비들은 더 낮은 종횡비를 갖는 피처의 깊이 균일성을 희생시키지 않고 (예를 들어 상기 논의된 도면들에 대해) 증가될 수 있다.
MEMS 센서, 예를 들어 상술된 가속도계의 맥락에서, 설명된 방법의 사용은 넓은 갭 대 좁은 갭 치수들의 비교적 높은 비가 센서의 크기를 증가시키지 않고 달성되는 것을 허용할 수 있다. 따라서, 예를 들어 일정 두께의 기판이 사용되는 경우, 더 넓은 슬롯들은 전형적으로 더 넓은 슬롯의 실질적으로 균일한 깊이 프로파일을 여전히 유지하는 동안 더 좁은 슬롯들보다 3배 또는 그 이상 더 넓게 될 수 있다.
특정 실시예에서, 100 미크론 딥 기판에서, 더 좁은 갭은 그것의 상단에서 대략 6 미크론이고 그것의 상단에서 대략 16 미크론일 수 있다. 따라서, 종횡비들의 비는 이러한 예에서 2.66이다.
동일한 예에서, 더 좁은 갭의 폭 변화는 1 미크론 미만일 수 있다. 예를 들어, 더 좁은 갭은 그것의 상단에서 6 미크론이고 그것의 하단에서 7 미크론일 수 있다.
본 개시의 목적들을 위해, 피처의 종횡비를 확인하는데 사용되는 피처의 폭은 피처의 최소 폭, 특히 피처의 상단에서의 폭이다.
방법이 MEMS 센서의 제조에 대해 설명되었지만, 본 개시는 그 출원에 제한되지 않고 예를 들어 다른 MEMS 구성요소들의 제조에서의 사용을 발견한다는 점이 이해될 것이다.

Claims (17)

  1. 적어도 제 1 및 제 2 에칭된 피처를 형성하기 위해 기판을 반응성 이온 에칭하는 방법에 있어서, 상기 제 1 에칭된 피처는 상기 제 2 에칭된 피처보다 더 큰 종횡비(깊이:폭)를 갖는 방법으로서,
    제 1 에칭 스테이지에서 상기 제 1 피처만을 미리 결정된 깊이로 에칭하기 위해 상기 기판을 에칭하고;
    그 후에 제 2 에칭 스테이지에서 상기 제 1 및 상기 제 2 피처들 둘 다를 각각의 깊이로 에칭하기 위해 상기 기판을 에칭하는 단계들을 포함하는 방법.
  2. 청구항 1에 있어서,
    상기 제 1 및 제 2 피처들의 형상에 상응하는 제 1 및 제 2 애퍼처들을 정의하기 위해 마스킹 재료를 상기 기판의 표면에 도포하고;
    상기 제 1 에칭 스테이지에서 상기 제 1 에칭된 피처를 미리 결정된 깊이로 에칭하기 위해 상기 제 1 애퍼처만을 통해 상기 기판을 선택적으로 에칭하고;
    그 후에 상기 제 2 에칭 스테이지에서, 상기 애퍼처들 둘 다를 통해 상기 기판을 에칭하는 것에 의해 상기 제 1 및 제 2 피처들 둘 다를 각각의 깊이로 에칭하는 것을 포함하는 방법.
  3. 청구항 1 또는 2에 있어서, 각각의 피처는 실질적으로 동일한 깊이로 에칭되는 방법.
  4. 청구항 3에 있어서, 각각의 피처는 상기 기판의 전체 깊이를 통해 에칭되는 방법.
  5. 청구항 2 내지 4 중 어느 한 항에 있어서, 상기 제 1 에칭 스테이지는 상기 제 2 애퍼처를 가리고 상기 마스킹된 기판을 반응성 에칭 공정에 노출시키는 단계를 포함하며, 그것에 의해 에칭이 상기 제 1 애퍼처만을 통해 발생하는 방법.
  6. 청구항 5에 있어서, 상기 가리는 단계는 상기 제 2 애퍼처를 커버하기 위해 추가 마스킹 재료를 도포하는 단계를 포함하는 방법.
  7. 청구항 6에 있어서, 상기 제 1 스테이지 에칭 공정 후에 그리고 상기 제 2 스테이지 에칭 공정 전에 상기 제 2 애퍼처로부터 상기 추가 마스킹 재료를 제거하는 것을 포함하는 방법.
  8. 청구항 6에 있어서, 상기 추가 마스킹 재료는 상기 제 2 애퍼처를 점진적으로 얇게 한 다음에 노출시키기 위해 상기 에칭 공정에 반응하며, 그 결과 제 2 스테이지 에칭이 발생하는 방법.
  9. 청구항 1 내지 8 중 어느 한 항에 있어서, 상기 반응성 이온 에칭 공정은 교번하는 에칭 및 패시베이션 단계들을 포함하는 이방성 반응성 이온 공정인 방법.
  10. 청구항 1 내지 9 중 어느 한 항에 있어서, 상기 제 1 및 제 2 피처들은 인접 핑거들 사이에서 상이한 간격을 갖는 인접 상호 맞물림 핑거들을 정의하는 상기 기판에 형성되는 슬롯들인 방법.
  11. 청구항 1 내지 10 중 어느 한 항에 있어서, 상기 기판은 MEMS 센서에 대한 웨이퍼인 방법.
  12. 청구항 1 내지 11 중 어느 한 항의 방법에 의해 에칭된 기판을 포함하는 MEMS 센서.
  13. 제 1 및 제 2 피처들이 에칭된 기판을 포함하는 MEMS 센서로서, 상기 제 1 에칭된 피처는 상기 제 2 에칭된 피처보다 더 큰 종횡비(깊이:폭)를 갖고, 상기 제 2 피처의 상단으로부터 하단으로의 폭 변화 비는 0.015 이하, 예를 들어 0.01 이하인 MEMS 센서.
  14. 청구항 13에 있어서, 상기 제 1 및 제 2 피처들은 인접 핑거들 사이에서 상이한 간격을 갖는 인접 상호 맞물림 핑거들을 정의하는 상기 기판에 형성된 슬롯들인 MEMS 센서.
  15. 청구항 1 내지 14 중 어느 한 항에 있어서, 상기 피처들은 상기 기판을 통해 완전히 연장되는 방법 또는 MEMS 센서.
  16. 청구항 1 내지 15 중 어느 한 항에 있어서, 상기 기판은 적어도 90 미크론, 예를 들어 100 미크론의 깊이를 갖는 방법 또는 MEMS 센서.
  17. 청구항 1 내지 16 중 어느 한 항에 있어서, 더 큰 종횡비 대 더 작은 종횡비의 비는 2.0 및 3.5 사이, 예를 들어 2.25 내지 3.25, 예를 들어 2.5 내지 3.0, 예를 들어 2.6 내지 2.7인 방법 또는 MEMS 센서.
KR1020140091824A 2013-07-22 2014-07-21 반응성 이온 에칭 KR102332391B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1313042.2A GB2516448B (en) 2013-07-22 2013-07-22 Reactive Ion Etching
GB1313042.2 2013-07-22

Publications (2)

Publication Number Publication Date
KR20150011326A true KR20150011326A (ko) 2015-01-30
KR102332391B1 KR102332391B1 (ko) 2021-11-30

Family

ID=49119069

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140091824A KR102332391B1 (ko) 2013-07-22 2014-07-21 반응성 이온 에칭

Country Status (6)

Country Link
US (1) US9656858B2 (ko)
EP (1) EP2829512B1 (ko)
JP (1) JP2015023292A (ko)
KR (1) KR102332391B1 (ko)
CN (1) CN104326438A (ko)
GB (2) GB2516448B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6590510B2 (ja) * 2015-04-20 2019-10-16 キヤノン株式会社 シリコンウエハの加工方法
CN107416761B (zh) * 2016-05-23 2019-06-28 中芯国际集成电路制造(北京)有限公司 一种半导体器件及其制造方法和电子装置
JP6866673B2 (ja) * 2017-02-15 2021-04-28 オムロン株式会社 監視システム、監視装置、および監視方法
JP6927530B2 (ja) * 2018-11-16 2021-09-01 国立大学法人 東京大学 櫛歯型素子の製造方法
EP4079679A1 (en) * 2021-04-22 2022-10-26 Murata Manufacturing Co., Ltd. Method for etching gaps of unequal width

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077681A (ja) * 1998-09-03 2000-03-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2003502161A (ja) * 1999-06-16 2003-01-21 キオニックス インコーポレーテッド マイクロエレクトロメカニカルおよびマイクロフルイディック装置を製造する改良された方法
US20040232502A1 (en) * 2003-05-06 2004-11-25 Walsin Lihwa Corporation High-aspect-ratio-microstructure (HARM)
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
US20080070402A1 (en) * 2006-09-20 2008-03-20 Toshiya Kotani Method of Forming Contact Hole Pattern in Semiconductor Integrated Circuit Device
CN102616733A (zh) * 2012-04-17 2012-08-01 中国工程物理研究院电子工程研究所 双掩膜浓硼掺杂soi mems加工方法
US20150091140A1 (en) * 2012-04-01 2015-04-02 Hangzhou Silan Integrated Circuit Co., Ltd Multiple silicon trenches forming method for mems sealing cap wafer and etching mask structure thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60171729A (ja) * 1984-02-17 1985-09-05 Fujitsu Ltd 半導体装置の製造方法
DE10130428B4 (de) * 2001-06-23 2005-12-22 Boehringer Ingelheim Microparts Gmbh Verfahren zum flächenartigen Verbinden von Körpern
US7105098B1 (en) 2002-06-06 2006-09-12 Sandia Corporation Method to control artifacts of microstructural fabrication
DE102004043233B4 (de) * 2003-09-10 2014-02-13 Denso Corporation Verfahren zum Herstellen eines beweglichen Abschnitts einer Halbleitervorrichtung
US7786017B1 (en) * 2009-09-17 2010-08-31 International Business Machines Corporation Utilizing inverse reactive ion etching lag in double patterning contact formation
US20110076853A1 (en) * 2009-09-28 2011-03-31 Magic Technologies, Inc. Novel process method for post plasma etch treatment
JP2011242364A (ja) * 2010-05-21 2011-12-01 Rohm Co Ltd 半導体装置及び半導体装置の製造方法
TW201216354A (en) * 2010-10-05 2012-04-16 Univ Nat Taiwan Science Tech Method for etching high-aspect-ratio features
US8450212B2 (en) * 2011-06-28 2013-05-28 International Business Machines Corporation Method of reducing critical dimension process bias differences between narrow and wide damascene wires
CN103663357B (zh) * 2012-09-18 2017-07-07 无锡华润上华半导体有限公司 硅的刻蚀方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077681A (ja) * 1998-09-03 2000-03-14 Murata Mfg Co Ltd 電子部品の製造方法
JP2003502161A (ja) * 1999-06-16 2003-01-21 キオニックス インコーポレーテッド マイクロエレクトロメカニカルおよびマイクロフルイディック装置を製造する改良された方法
US20040232502A1 (en) * 2003-05-06 2004-11-25 Walsin Lihwa Corporation High-aspect-ratio-microstructure (HARM)
JP2008504975A (ja) * 2004-06-29 2008-02-21 ウナクシス ユーエスエイ、インコーポレイテッド 時分割多重化エッチング処理時にアスペクト比に依存するエッチングを低減する方法と装置
US20080070402A1 (en) * 2006-09-20 2008-03-20 Toshiya Kotani Method of Forming Contact Hole Pattern in Semiconductor Integrated Circuit Device
US20150091140A1 (en) * 2012-04-01 2015-04-02 Hangzhou Silan Integrated Circuit Co., Ltd Multiple silicon trenches forming method for mems sealing cap wafer and etching mask structure thereof
CN102616733A (zh) * 2012-04-17 2012-08-01 中国工程物理研究院电子工程研究所 双掩膜浓硼掺杂soi mems加工方法

Also Published As

Publication number Publication date
JP2015023292A (ja) 2015-02-02
US20150021745A1 (en) 2015-01-22
GB201313042D0 (en) 2013-09-04
KR102332391B1 (ko) 2021-11-30
GB2516448A (en) 2015-01-28
GB2540893A (en) 2017-02-01
US9656858B2 (en) 2017-05-23
EP2829512B1 (en) 2018-03-07
GB201618374D0 (en) 2016-12-14
EP2829512A1 (en) 2015-01-28
CN104326438A (zh) 2015-02-04
GB2516448B (en) 2016-12-07

Similar Documents

Publication Publication Date Title
KR102332391B1 (ko) 반응성 이온 에칭
US7785481B2 (en) Method for fabricating micromachined structures
US20110140216A1 (en) Method of wafer-level fabrication of MEMS devices
US9187320B2 (en) Method for etching a complex pattern
EP1770056B1 (en) Method for manufacturing a micro-electro-mechanical structure
US11524893B2 (en) Method for manufacturing micromechanical structures in a device wafer
JP2003149568A (ja) 微小電子機械光学コンポーネントを製造するための方法
US9070699B2 (en) Micromachined structures
KR100373739B1 (ko) 단결정 실리콘 웨이퍼 한 장를 이용한 정전형 수직구동기의 제조 방법
US9529127B2 (en) Method for producing a refractive or diffractive optical device
JP2010029976A (ja) 微細構造体形成方法
US8492188B2 (en) Method for producing a micromechanical component
US12094717B2 (en) Method for forming a trench in a first semiconductor layer of a multi-layer system
US11094552B2 (en) Method for etching recessed structures
US9373772B2 (en) CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching
EP4079679A1 (en) Method for etching gaps of unequal width
KR101539197B1 (ko) Ｚ축 움직임 성능을 개선하고 구조물 깊이 편차를 최소화하는 마이크로머시닝 방법 및 이를 이용한 가속도 센서
Li et al. Deep Etching Fabrication Process
CN118083902A (zh) 一种硅晶片的刻蚀方法和半导体结构
Mori Silicon-on-insulator (SOI) technology for micro-electromechanical systems (MEMS) and nano-electromechanical systems (NEMS) sensors
KR20110021635A (ko) ３차원 ｍｅｍｓ 구조체 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right