KR20140139890A - Nitride semiconductor and method thereof - Google Patents
Nitride semiconductor and method thereof Download PDFInfo
- Publication number
- KR20140139890A KR20140139890A KR1020130060568A KR20130060568A KR20140139890A KR 20140139890 A KR20140139890 A KR 20140139890A KR 1020130060568 A KR1020130060568 A KR 1020130060568A KR 20130060568 A KR20130060568 A KR 20130060568A KR 20140139890 A KR20140139890 A KR 20140139890A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- aln
- gan
- algan
- superlattice
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims description 58
- 150000004767 nitrides Chemical class 0.000 title claims description 20
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 152
- 239000000872 buffer Substances 0.000 claims abstract description 118
- 230000004888 barrier function Effects 0.000 claims abstract description 49
- 239000010409 thin film Substances 0.000 claims description 70
- 239000002019 doping agent Substances 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 51
- 239000000203 mixture Substances 0.000 claims description 49
- 230000003247 decreasing effect Effects 0.000 claims description 18
- 229910052799 carbon Inorganic materials 0.000 claims description 13
- 229910052742 iron Inorganic materials 0.000 claims description 12
- 229910052749 magnesium Inorganic materials 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 229910052594 sapphire Inorganic materials 0.000 claims description 8
- 239000010980 sapphire Substances 0.000 claims description 8
- 238000000231 atomic layer deposition Methods 0.000 claims description 7
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 31
- 230000006911 nucleation Effects 0.000 abstract description 18
- 238000010899 nucleation Methods 0.000 abstract description 18
- 239000010410 layer Substances 0.000 description 461
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 8
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000000927 vapour-phase epitaxy Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000005336 cracking Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 102100032912 CD44 antigen Human genes 0.000 description 1
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 235000005811 Viola adunca Nutrition 0.000 description 1
- 240000009038 Viola odorata Species 0.000 description 1
- 235000013487 Viola odorata Nutrition 0.000 description 1
- 235000002254 Viola papilionacea Nutrition 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 108010069264 keratinocyte CD44 Proteins 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Description
본 명세서는 순차적으로 적층된 AlN 층(또는 AlN 핵생성층), AlGaN 버퍼층 및 초격자층 구조를 통해 개선된 임계전압 특성 및 누설 전류 특성을 가지는 반도체 소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device having improved threshold voltage characteristics and leakage current characteristics through sequentially stacked AlN layers (or AlN nucleation layers), AlGaN buffer layers, and superlattice layer structures, and a manufacturing method thereof.
Green energy 가 강조되면서 전력 반도체의 중요성이 더 높아지고 있다. 전기 자동차, 에어컨, 냉장고등의 인버터에 사용되는 전력 반도체는 현재 Silicon으로 제작 되고 있다. 하지만 새로운 물질의 질화물 반도체는 실리콘에 비해 높은 임계 전계, 낮은 on저항, 고온과 고주파 동작 특성이 주목되는 것으로써 차세대 전력 반도체 소자의 재료로 선행 연구되고 있다.With the emphasis on green energy, the importance of power semiconductors is growing. Power semiconductors used in inverters such as electric vehicles, air conditioners and refrigerators are currently being manufactured by Silicon. However, nitride semiconductors of new materials are attracting attention as high critical electric field, low on resistance, high temperature and high frequency operation characteristics as compared with silicon and are being studied as materials of next generation power semiconductor devices.
고출력 전력 소자에는 최근에 주류로, 크게 MOSFET와 IGBT가 있으며, GaN 계열로도 HEMT, HFET 및 MOSFET등의 소자가 연구되어 지고 있다. Recently, mainstream power MOSFETs and IGBTs have been widely used in high output power devices, and devices such as HEMTs, HFETs, and MOSFETs have been studied in GaN series.
HEMT의 경우, 높은 전자의 이동도를 이용하여, 고주파 특성의 통신소자 등에 이용되어 지고 있다.In the case of HEMTs, high-electron mobility is used for communication devices having high-frequency characteristics.
또한, HEMT는 전력용 반도체 및 고주파 특성의 통신소자 등에 이용되어 지고 있다. 최근에는 하이브리드/연료 전지 자동차의 개발이 진행되고 있으며, 국외 여러 기업에서 하이브리드 자동차를 출시하고 있다. 하이브리드 자동차내 모터와 발전기(generator)를 연결하는 voltage booster converter 및 inverter내 반도체 스위치는 엔진에서 발생하는 열로 인하여 고온에서 신뢰적인 동작을 요구한다. GaN는 와이드 밴드갭으로 인하여 신뢰적인 고온 동작이 가능하며, 하이브리드 자동차내 차세대 반도체 스위치로 적합하다. In addition, HEMTs have been used for power semiconductor devices and communication devices with high frequency characteristics. In recent years, hybrid / fuel cell vehicles are being developed, and hybrid cars are being launched by many overseas companies. A voltage booster converter that connects a motor and a generator in a hybrid vehicle and a semiconductor switch in the inverter require reliable operation at high temperatures due to the heat generated by the engine. The wide bandgap of GaN enables reliable high temperature operation and is suitable as a next-generation semiconductor switch in hybrid vehicles.
그 중 일본 Furukawa Electric이 AlGaN/GaN 고전자 이동도 트랜지스터 (high-electron-mobility transistor, HEMT) discrete를 발표하였으며, 750 V의 높은 항복 전압과 6.3 mΩ-cm2의 낮은 온-저항을 가져 기존 Si MOSFET, Si superjunction MOSFET 및 SiC MESFET에 비하여 우수한 특성을 가짐을 증명하였다. 또한 발표된 GaN discrete는 225℃의 고온에서도 안정적인 스위칭 동작을 하였다.Among them, Furukawa Electric of Japan has announced the discrete high-electron-mobility transistor (HEMT) of AlGaN / GaN. It has high breakdown voltage of 750 V and low on-resistance of 6.3 mΩ-cm2, , Si superjunction MOSFET and SiC MESFET. In addition, GaN discrete was stable at a high temperature of 225 ℃.
도 1은 이종접합 전계 효과 트랜지스터(HFET)의 일반적인 구조를 나타내는 예시도이다.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is an exemplary diagram illustrating the general structure of a heterojunction field effect transistor (HFET).
도 1을 참조하면, 일반적인 HFET는 드레인 전극에서 소스 전극으로 흐르는 2DEG 전류를 쇼트키(schottky) 게이트 전극을 통해 스위칭(switching) 동작을 할 수 있다.Referring to FIG. 1, a general HFET can switch a 2DEG current flowing from a drain electrode to a source electrode through a schottky gate electrode.
일반적인 HFET(10)는 기판(미도시), 상기 기판상에 형성된 제 1 GaN층(11), 상기 제 1 GaN층 상에 형성되는 AlGaN층(12), 상기 AlGaN층 상에 형성되는 제 2 GaN층(13), 상기 제 2 GaN층 상에 형성되는 게이트 전극(14), 소스 전극(15) 및 드레인 전극(16)을 포함할 수 있다.A
한편, GaN를 이용한 소자의 경우 기판 선정에 따라서 가격과 소자의 특성이 달라지기도 한다. GaN on Silicon은 낮은 가격과 Silicon 공정 프로세스의 확립으로 가장 많이 쓰이는 구조이지만 높은 Lattice mismatch로 인해서 에피(Epi)가 defective 해질 수 있고, 실리콘(Silicon) 기판이 stress를 받음으로써 높은 bow와 surface crack이 발생하는 경우가 있을 수 있으며, GaN를 직접 Silicon 위에 성장할 경우 melting back현상에 의해서 Silicon이 GaN에 etching되는 현상이 발생할 수 있는 문제점이 있을 수 있다.On the other hand, in the case of a device using GaN, the price and characteristics of the device may be changed depending on the substrate selection. GaN on Silicon is the most commonly used structure due to its low cost and the establishment of a silicon process. However, due to the high lattice mismatch, epi can be defective and the silicon substrate is stressed, resulting in high bow and surface cracks. If GaN is directly grown on the silicon, the silicon may be etched on the GaN due to the melting back phenomenon.
본 명세서는 순차적으로 적층된 AlN 층(또는 AlN 핵생성층), AlGaN 버퍼층 및 초격자층 구조를 통해 개선된 임계전압 특성 및 누설 전류 특성을 가지는 반도체 소자 및 그 제조방법을 제공하는 데 그 목적이 있다.It is an object of the present invention to provide a semiconductor device having improved threshold voltage characteristics and leakage current characteristics through a sequentially stacked AlN layer (or AlN nucleation layer), an AlGaN buffer layer and a superlattice layer structure, and a manufacturing method thereof have.
상기 목적들을 달성하기 위한 본 명세서에 따른 반도체 소자는, AlN 층; 상기 AlN 층 상에 형성되는 AlGaN 버퍼층; 상기 AlGaN 버퍼층 상에 형성되는 초격자층; 상기 초격자층에 형성되는 GaN 층; 및 상기 GaN 층 상에 형성되는 AlGaN 장벽층을 포함할 수 있다.According to an aspect of the present invention, there is provided a semiconductor device comprising: an AlN layer; An AlGaN buffer layer formed on the AlN layer; A superlattice layer formed on the AlGaN buffer layer; A GaN layer formed on the superlattice layer; And an AlGaN barrier layer formed on the GaN layer.
본 명세서와 관련된 일 예로서, 상기 AlN층은, 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함할 수 있다.As one example related to the present specification, the AlN layer may include a plurality of layers made of AlN grown at different temperatures.
본 명세서와 관련된 일 예로서, 상기 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.As an example related to the present specification, the number of the plurality of layers made of AlN grown at the different temperatures may be 2 to 5.
본 명세서와 관련된 일 예로서, 상기 AlN층은, 저온으로 성장된 제 1 AlN층; 및 상기 제 1 AlN층 상에 형성되고, 고온으로 성장된 제 2 AlN층을 포함할 수 있다.As one example related to the present specification, the AlN layer includes: a first AlN layer grown at a low temperature; And a second AlN layer formed on the first AlN layer and grown at a high temperature.
본 명세서와 관련된 일 예로서, 상기 AlGaN 버퍼층은, Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층을 포함할 수 있다.As one example related to the present specification, the AlGaN buffer layer may include a plurality of layers made of AlGaN having different Al compositions.
본 명세서와 관련된 일 예로서, 상기 Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.As an example related to the present specification, the number of the plurality of layers made of AlGaN having different Al compositions may be 2 to 5.
본 명세서와 관련된 일 예로서, 상기 AlN층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은, 1% ~ 70%인 것일 수 있다.As an example related to the present specification, the Al composition of at least one of the AlN layer and the AlGaN buffer layer may be 1% to 70%.
본 명세서와 관련된 일 예로서, 상기 AlN층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은, 적층 방향으로 점층적으로 감소되는 것일 수 있다.As one example related to the present specification, the Al composition of at least one of the AlN layer and the AlGaN buffer layer may be gradually decreased in the stacking direction.
본 명세서와 관련된 일 예로서, 상기 AlN층 및 상기 AlGaN 버퍼층 중 적어도 하나의 두께는, 0.1um ~ 3.0 um인 것일 수 있다.As an example related to the present specification, the thickness of at least one of the AlN layer and the AlGaN buffer layer may be 0.1 um to 3.0 um.
본 명세서와 관련된 일 예로서, 상기 초격자층의 두께는, 0.3um ~ 4.0 um인 것일 수 있다.As an example related to the present specification, the thickness of the superlattice layer may be 0.3 um to 4.0 um.
본 명세서와 관련된 일 예로서, 상기 초격자층은, 서로 다른 2개의 제 1 박막층 및 제 2 박막층이 적층된 초격자 박막층이 복수개 적층되어 형성되는 것일 수 있다.As an example related to the present specification, the superlattice layer may be formed by laminating a plurality of superlattice thin film layers in which two different first thin film layers and second thin film layers are stacked.
본 명세서와 관련된 일 예로서, 상기 제 1 박막층은, AlN 또는 AlGaN로 이루어지고, 상기 제 2 박막층은, GaN으로 이루어지는 것일 수 있다.As an example related to the present specification, the first thin film layer may be made of AlN or AlGaN, and the second thin film layer may be made of GaN.
본 명세서와 관련된 일 예로서, 상기 제 1 박막층에 포함된 Al의 조성은, 50% ~ 99%인 것일 수 있다.As an example related to the present specification, the composition of Al contained in the first thin film layer may be 50% to 99%.
본 명세서와 관련된 일 예로서, 상기 제 1 박막층의 두께는, 1nm ~ 20nm인 것일 수 있다.As an example related to the present specification, the thickness of the first thin film layer may be 1 nm to 20 nm.
본 명세서와 관련된 일 예로서, 상기 제 2 박막층의 두께는, 10nm ~ 70nm인 것일 수 있다.As an example related to the present specification, the thickness of the second thin film layer may be 10 nm to 70 nm.
본 명세서와 관련된 일 예로서, 상기 적층되는 초격자 박막층의 개수는, 60 ~ 120인 것일 수 있다.As an example related to the present specification, the number of the superlattice thin film layers to be stacked may be 60 to 120.
본 명세서와 관련된 일 예로서, 상기 초격자층은, p형 도펀트로 도핑되는 것일 수 있다.As one example related to the present specification, the superlattice layer may be doped with a p-type dopant.
본 명세서와 관련된 일 예로서, 상기 p형 도펀트는, Mg, C 및 Fe 중 적어도 하나인 것일 수 있다.As one example related to the present specification, the p-type dopant may be at least one of Mg, C and Fe.
본 명세서와 관련된 일 예로서, 상기 p형 도펀트의 농도는, 1e16/cm3 ~ 5e20/cm3 인 것일 수 있다.As an example related to the present specification, the concentration of the p-type dopant may be 1e 16 / cm 3 to 5e 20 / cm 3 .
본 명세서와 관련된 일 예로서, 상기 p형 도펀트의 농도는, 상기 초격자층의 적층 방향으로 점층적으로 감소되는 것일 수 있다.As an example related to the present specification, the concentration of the p-type dopant may be gradually decreased in the stacking direction of the superlattice layer.
본 명세서와 관련된 일 예로서, 상기 GaN층의 두께는, 0.5um ~ 4.0um인 것일 수 있다.As an example related to the present specification, the thickness of the GaN layer may be 0.5 um to 4.0 um.
본 명세서와 관련된 일 예로서, 상기 GaN층은, Mg, C 및 Fe 중 적어도 하나의 도펀트로 도핑되는 것일 수 있다.As an example related to the present specification, the GaN layer may be doped with at least one dopant of Mg, C and Fe.
본 명세서와 관련된 일 예로서, 상기 적어도 하나의 도펀트 농도는, 1e16/cm3 ~ 5e20/cm3인 것일 수 있다.As an example related to the present specification, the at least one dopant concentration may be 1e 16 / cm 3 to 5e 20 / cm 3 .
본 명세서와 관련된 일 예로서, 상기 GaN층은, 서로 다른 온도로 성장된 GaN으로 이루어진 복수의 층을 포함하는 것일 수 있다.As one example related to the present specification, the GaN layer may include a plurality of layers made of GaN grown at different temperatures.
본 명세서와 관련된 일 예로서, 상기 서로 다른 온도로 성장된 GaN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.As an example related to the present specification, the number of the plurality of layers made of GaN grown at different temperatures may be 2 to 5.
본 명세서와 관련된 일 예로서, 상기 AlGaN 장벽층의 Al의 조성은, 10% ~ 30%인 것일 수 있다.As an example related to the present specification, the composition of Al in the AlGaN barrier layer may be 10% to 30%.
본 명세서와 관련된 일 예로서, 상기 AlGaN 장벽층의 두께는, 5nm ~ 50nm인 것일 수 있다.As one example related to the present specification, the thickness of the AlGaN barrier layer may be 5 nm to 50 nm.
본 명세서와 관련된 일 예로서, 상기 AlN층은, 기판 상에 형성되는 것일 수 있다.As one example related to the present specification, the AlN layer may be formed on a substrate.
본 명세서와 관련된 일 예로서, 상기 기판은, Si, SiC, Sapphire 및 GaN 중 적어도 하나로 이루어지는 것일 수 있다.As one example related to the present specification, the substrate may be made of at least one of Si, SiC, Sapphire, and GaN.
본 명세서와 관련된 일 예로서, 상기 반도체 소자는 상기 AlGaN 장벽층의 일부 영역 상에 형성되는 소스 전극, 드레인 전극 및 게이트 전극을 더 포함할 수 있다.As an example related to the present specification, the semiconductor device may further include a source electrode, a drain electrode, and a gate electrode formed on a part of the AlGaN barrier layer.
상기 목적들을 달성하기 위한 본 명세서에 따른 반도체 소자의 제조방법은, 기판 상에 AlN층을 형성시키는 단계; 상기 AlN층 상에 AlGaN 버퍼층을 형성시키는 단계; 상기 AlGaN 버퍼층 상에 초격자층을 형성시키는 단계; 상기 초격자층 상에 GaN층을 형성시키는 단계; 및 상기 GaN층 상에 AlGaN 장벽층을 형성시키는 단계를 포함할 수 있다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device, including: forming an AlN layer on a substrate; Forming an AlGaN buffer layer on the AlN layer; Forming a superlattice layer on the AlGaN buffer layer; Forming a GaN layer on the superlattice layer; And forming an AlGaN barrier layer on the GaN layer.
본 명세서와 관련된 일 예로서, 상기 AlN층, 상기 AlGaN 버퍼층, 상기 초격자층, 상기 GaN층 및 상기 AlGaN장벽층 중 적어도 하나는, 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것일 수 있다.At least one of the AlN layer, the AlGaN buffer layer, the superlattice layer, the GaN layer, and the AlGaN barrier layer may be formed by metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE) , HILP vapor deposition (HVPE), plasma enhanced chemical vapor deposition (PECVD), sputtering, and atomic layer deposition (ALD).
본 명세서에 개시된 일 실시예에 따르면, 순차적으로 적층된 AlN 층(또는 AlN 핵생성층), AlGaN 버퍼층 및 초격자층 구조를 통해 개선된 임계전압 특성 및 누설 전류 특성을 가지는 반도체 소자 및 그 제조방법을 제공한다.According to an embodiment disclosed herein, a semiconductor device having improved threshold voltage characteristics and leakage current characteristics through sequentially stacked AlN layers (or AlN nucleation layers), AlGaN buffer layers, and superlattice layer structures, and a method of manufacturing the same .
특히, 본 명세서에 개시된 반도체 소자에 따르면, 순차적으로 적층된 AlN 층(또는 AlN 핵생성층), AlGaN 버퍼층 및 초격자층 구조를 가지는 반도체 소자 및 그 제조방법을 제공함으로써, HFET 동작 시에 발생하는 leakage current가 줄어들며, AlGaN 보다 더 낮은 열팽창 계수로 갖는 AlN 층의 삽입으로 Cooling down시에 Crack이 발생하는 확률을 줄어드는 장점이 있을 수 있다.In particular, according to the semiconductor device disclosed in this specification, it is possible to provide a semiconductor device having a sequentially stacked AlN layer (or AlN nucleation layer), an AlGaN buffer layer, and a super lattice layer structure, and a manufacturing method thereof, leakage current is decreased and insertion of AlN layer with lower thermal expansion coefficient than AlGaN may be advantageous in reducing the probability of occurrence of crack at cooling down.
도 1은 이종접합 전계 효과 트랜지스터(HFET)의 일반적인 구조를 나타내는 예시도이다.
도 2는 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 구조를 나타내는 예시도이다.
도 3은 본 명세서에 개시된 일 실시예에 따른 Fe 도펀트의 도핑 프로파일을 나타내는 그래프이다.
도 4는 본 명세서에 개시된 또 다른 일 실시예에 따른 Fe 도펀트의 도핑 프로파일을 나타내는 그래프이다.
도 5는 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법을 나타내는 순서도이다.
도 6a ~ 도 6e는 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법을 나타내는 예시도이다.BRIEF DESCRIPTION OF THE DRAWINGS Figure 1 is an exemplary diagram illustrating the general structure of a heterojunction field effect transistor (HFET).
2 is an exemplary view showing a structure of a semiconductor device according to an embodiment disclosed herein.
3 is a graph illustrating the doping profile of an Fe dopant according to one embodiment disclosed herein.
4 is a graph depicting the doping profile of an Fe dopant according to another embodiment disclosed herein.
5 is a flowchart showing a method of manufacturing a semiconductor device according to an embodiment disclosed herein.
6A to 6E are views showing an example of a method of manufacturing a semiconductor device according to an embodiment disclosed in this specification.
본 명세서에 개시된 기술은 이종접합 전계효과 트랜지스터 및 그 제조방법에 적용될 수 있다. 그러나 본 명세서에 개시된 기술은 이에 한정되지 않고, 상기 기술의 기술적 사상이 적용될 수 있는 모든 질화물계 반도체 소자 및 그 제조방법에 적용될 수 있다.The techniques disclosed herein can be applied to a heterojunction field effect transistor and a manufacturing method thereof. However, the technique disclosed in this specification is not limited thereto, and can be applied to all nitride-based semiconductor devices to which the technical idea of the above-described technique can be applied and a manufacturing method thereof.
최근, 질화물(Nitride) 반도체의 성장 기술에 따라, 자외선에서 적색 파장밴드를 포괄하는 발광 다이오드 및 청자색 레이저 다이오드의 개발이 완료되어 이미 신호등, 전광판, 핸드폰 등에 널리 사용되고 있다. In recent years, according to the growth technology of a nitride semiconductor, the development of a light emitting diode and a blue-violet laser diode covering a red wavelength band in ultraviolet rays has been completed and has already been widely used in traffic lights, electric sign boards, mobile phones and the like.
또한, 질화물 반도체의 대표격인 GaN은 밴드갭 에너지가 크고 이종 접합을 통해 2차원 2DEG 채널을 형성할 수 있기 때문에 임계 전압이 크고 고속 동작을 할 수 있다. In addition, GaN, which is a typical nitride semiconductor, has a large band gap energy and can form a two-dimensional 2DEG channel through heterojunction, so that the threshold voltage is high and high-speed operation can be performed.
이러한 고출력, 고속 특성은 높은 동작 전압 및 스위칭 상의 적은 에너지 손실이 요구되는 전력 반도체에 매우 적합하기 때문에 차세대 전력 반도체 재료로써 주목받고 있다. These high power, high speed characteristics are attracting attention as a next generation power semiconductor material because they are well suited for power semiconductors that require high operating voltage and low energy loss on switching.
그러나 화합물 반도체는 일반적으로 이종 기판 위에 사용되므로 격자 상수 차이로 인한 스트레스 및 결함이 발생할 수 있으며, 화합물의 불완전한 결합으로 생기는 결정 결함 등으로 인해 고품질의 에피층을 성장하기 어렵고, 다양한 누설 전류의 경로가 존재하는 단점이 있을 수 있다.However, since compound semiconductors are generally used on different substrates, stress and defects due to difference in lattice constant may occur, and it is difficult to grow a high-quality epi layer due to crystal defects caused by incomplete bonding of compounds, There may be disadvantages that exist.
본 명세서에 개시된 기술은, 질화물 반도체 HFET 소자의 제작 방법에 관한 것으로, High power device를 만들기 위한 소자 제작 방법 및 구조에 대한 것이다.The disclosed technology relates to a method of fabricating a nitride semiconductor HFET device, and more particularly, to a device manufacturing method and structure for making a high power device.
구체적으로, 본 명세서에 개시된 기술은 AlN Nucleation 층(또는 AlN 핵생성층)을 단일 또는 2~3개의 온도가 다른 층을 Silicon substrate 위에 성장시키고, 그 위헤 AlGaN buffer층(또는 버퍼층)을 성장시킨 후에 GaN과 AlN 혹은 GaN과 AlGaN을 교대로 성장하여서 초격자(Super-Lattice) 층을 형성시킴으로써, buffer layer에서 발생하는 leakage current를 줄여주고, AlGaN buffer보다 더 두꺼운 buffer 층을 성장함으로써 Bowing과 Crack을 쉽게 제어할 수 있는 것을 특징으로 한다.Specifically, the techniques disclosed herein can be used to grow an AlN nucleation layer (or an AlN nucleation layer) by growing single or two to three different temperature layers on a Silicon substrate and growing an AlGaN buffer layer (or buffer layer) therefor GaN and AlN, or GaN and AlGaN alternately grow to form a super-lattice layer, thereby reducing the leakage current generated in the buffer layer and growing a buffer layer thicker than the AlGaN buffer, thereby facilitating bowing and cracking And the like.
또한, 버퍼(Buffer) 층을 두껍게 성장시킴으로써 Large Bandgap을 갖는 AlN를 더 많이 성장할 수 있게 되고, 이는 High power device으로써의 소자 breakdown voltage 특성을 향상시켜 주는 역할을 할 수 있다.In addition, by growing the buffer layer thicker, it becomes possible to grow more AlN having a large bandgap, which can improve the device breakdown voltage characteristic as a high power device.
또한, 본 명세서에 개시된 기술에 따르면, AlN 층을 Nucleation 층(핵생성층)으로써 실리콘(Silicon) 위에 성장시킴에 의해 GaN과 실리콘(Silicon)의 직접적이 접촉을 막고, AlGaN 층을 1~3개 이상의 다른 Al 조성으로 성장시킴에 의해 GaN과 AlN와의 Lattice mismatch가 줄어드는 효과가 있을 수 있다.Further, according to the technique disclosed in this specification, the AlN layer is grown on the silicon as a nucleation layer (nucleation layer) to prevent direct contact between GaN and silicon (Silicon) The growth of GaN and AlN with other Al compositions may have the effect of reducing the lattice mismatch between GaN and AlN.
또한, 본 명세서에 개시된 기술에 따르면, 질화물 반도체 전력 소자 및 그 제조 방법에 관한 것으로 GaN과 Silicon 사이의 Lattice mismatch를 줄이고, GaN을 실리콘 웨이퍼(Silicon wafer) 위에 안정적으로 성장시키기 위해 사용되는 AlGaN 버퍼(buffer) 위에 AlN와 GaN 혹은 AlGaN과 GaN을 차례대로 60~120 paris 정도 성장시킴에 의해 초격자층(Super-Lattice layer) 구조를 만듬으로써 Al이 함유된 층의 두께를 늘려서 HFET 동작 시에 발생하는 leakage current를 줄이며, AlGaN 보다 더 낮은 열팽창 계수로 갖는 AlN의 삽입으로 Cooling down시에 Crack이 발생하는 확률이 줄어드는 장점이 있을 수 있다.The present invention also relates to a nitride semiconductor power device and a method of fabricating the same, which can reduce the lattice mismatch between GaN and Silicon, reduce the AlGaN buffer used to stably grow GaN on a silicon wafer buffer layer by growing AlN and GaN, or AlGaN and GaN in the order of 60-120 paris, in order to increase the thickness of the Al-containing layer. it is possible to reduce the leakage current and to reduce the probability of cracking during cooling down by inserting AlN having a lower thermal expansion coefficient than AlGaN.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 명세서에 개시된 기술의 사상을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 기술적 용어는 본 명세서에서 특별히 다른 의미로 정의되지 않는 한, 본 명세서에 개시된 기술이 속하는 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 의미로 해석되어야 하며, 과도하게 포괄적인 의미로 해석되거나, 과도하게 축소된 의미로 해석되지 않아야 한다. 또한, 본 명세서에서 사용되는 기술적인 용어가 본 명세서에 개시된 기술의 사상을 정확하게 표현하지 못하는 잘못된 기술적 용어일 때에는, 당업자가 올바르게 이해할 수 있는 기술적 용어로 대체되어 이해되어야 할 것이다. 또한, 본 명세서에서 사용되는 일반적인 용어는 사전에 정의되어 있는 바에 따라, 또는 전후 문맥상에 따라 해석되어야 하며, 과도하게 축소된 의미로 해석되지 않아야 한다. It is noted that the technical terms used herein are used only to describe specific embodiments and are not intended to limit the scope of the technology disclosed herein. Also, the technical terms used herein should be interpreted as being generally understood by those skilled in the art to which the presently disclosed subject matter belongs, unless the context clearly dictates otherwise in this specification, Should not be construed in a broader sense, or interpreted in an oversimplified sense. In addition, when a technical term used in this specification is an erroneous technical term that does not accurately express the concept of the technology disclosed in this specification, it should be understood that technical terms which can be understood by a person skilled in the art are replaced. Also, the general terms used in the present specification should be interpreted in accordance with the predefined or prior context, and should not be construed as being excessively reduced in meaning.
또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "구성된다" 또는 "포함한다" 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계들을 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다. Also, the singular forms "as used herein include plural referents unless the context clearly dictates otherwise. In this specification, the terms "comprising ", or" comprising ", etc. should not be construed as necessarily including the various elements or steps described in the specification, Or may be further comprised of additional components or steps.
또한, 본 명세서에서 사용되는 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다. Furthermore, terms including ordinals such as first, second, etc. used in this specification can be used to describe various elements, but the elements should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as a second component, and similarly, the second component may also be referred to as a first component.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예들을 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings, wherein like reference numerals denote like or similar elements, and redundant description thereof will be omitted.
또한, 본 명세서에 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 기술의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 기술의 사상을 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 그 기술의 사상이 제한되는 것으로 해석되어서는 아니 됨을 유의해야 한다. Further, in the description of the technology disclosed in this specification, a detailed description of related arts will be omitted if it is determined that the gist of the technology disclosed in this specification may be obscured. It is to be noted that the attached drawings are only for the purpose of easily understanding the concept of the technology disclosed in the present specification, and should not be construed as limiting the spirit of the technology by the attached drawings.
질화물계 반도체 소자에 있어서의 In the nitride-based semiconductor device, 버퍼층에In the buffer layer 대한 설명 Explanation for
전력 반도체에서 질화물 반도체 즉, GaN는 높은 Breakdown voltage와 낮은 on저항의 소자로써 각광받고 있다. In power semiconductors, nitride semiconductors (GaN) are attracting attention as devices with high breakdown voltage and low on-resistance.
하지만 GaN을 defective하지 않으면서 적은 lattice mismatch를 유지하게 성장하기에는 그 기판의 단가가 높고, 제작하기가 어려워서 소자 성장에 어려움이 있을 수 있다.However, it is difficult to grow the device because the cost of the substrate is high and it is difficult to grow the device to maintain the lattice mismatch without defective GaN.
또한, Sapphire나 SiC를 성장 후 공정하는데 있어서 기존 반도체 공정으로는 할 수가 없어 새로운 공정 프로세스를 개발해야 할 수 있다.In addition, sapphire and SiC can not be processed by conventional semiconductor processes in post-growth process, so new process processes may need to be developed.
이런 이유로 단가가 낮고, 이미 반도체 공정 방법이 확립되어 있는 기판인 Silicon을 사용하게 되는데, Silicon의 경우에는 질화물 반도체인 GaN과의 Lattice mismatch가 커서 바로 위에 성장하게 될 경우 Epi가 defective하게 성장이 될 것이고, 소자를 제작하게 될 경우에는 defect들이 leakage path로 작용하여 소자의 leakage current를 증가될 수 있다.For this reason, we will use Silicon, which is a low-cost, low-cost substrate for semiconductor processing. In the case of Silicon, lattice mismatch with GaN, which is a nitride semiconductor, If the device is fabricated, the leakage current of the device can be increased by acting as a leakage path.
따라서, GaN과 Silicon 기판 사이에 AlGaN등의 버퍼층(buffer) 층을 삽입하게 될 경우에는 Lattice mismatch를 줄여주어서 defect density를 줄여 줄 수 있고, GaN과 Silicon의 Lattice constant의 차이로 인한 Epi stress가 줄어들어서, thicker GaN을 성장하여도, Crack의 발생을 막아주게 될 수 있다.Therefore, when a buffer layer such as AlGaN is inserted between the GaN and the silicon substrate, the defect density can be reduced by reducing the lattice mismatch, and the Epi stress due to the difference in the lattice constant between the GaN and the silicon is reduced , even if the thicker GaN is grown, the generation of cracks can be prevented.
또한, Grade AlGaN buffer를 이용한 소자의 경우에는 1 ~ 5개의 Al 조성이 다른 AlGaN 층을 AlN Nucleaiton 층 위에 성장하는 것으로써, Silicon과 GaN buffer layer 사이에 Latitice mismatch를 줄이고, 두꺼운 GaN buffer 층을 성장 시키기 위해 성장하게 되는 장점이 있을 수 있다.In the case of the device using Grade AlGaN buffer, the AlGaN layer having 1 to 5 Al compositions is grown on the AlN nucleation layer, thereby reducing the latitude mismatch between the silicon and the GaN buffer layer and growing the thick GaN buffer layer There may be advantages to grow.
이하에서는 본 명세서에 개시된 일 실시예에 따른 질화물계 반도체 소자에 있어서의 버퍼층에 대해 보다 구체적으로 설명한다.Hereinafter, the buffer layer in the nitride semiconductor device according to the embodiment disclosed in this specification will be described in more detail.
lll-V족 화합물 반도체는 이종접합으로 인한 2차원 전자 가스 채널 (2-dimentional electron gas, 2DEG)로 고이동도 및 높은 전류 밀도를 가지는 소자를 제작 가능하기 때문에 고속, 고출력 소자에 유리한 장점을 가지고 있다. II-V compound semiconductors are advantageous for high-speed and high-power devices because they can produce devices with high mobility and high current density by using 2-dimentional electron gas (2DEG) due to heterojunction have.
그러나 구조적인 특성에 의해 발생하는 2DEG 때문에 소자는 노멀리-온 특성을 가지게 되며, 오프 상태를 위해서 추가적인 전압을 가해주어야 하기 때문에 소자의 대기 상태도 전력을 소모하는 단점을 가지고 있다. However, due to the 2DEG generated by the structural characteristics, the device has a normally-on characteristic, and since the additional voltage is applied for the off state, the standby state of the device also consumes power.
GaN와 같은 화합물 반도체는 Gallium과 Nitride 같의 결합 과정에서 발생하는 N-vacancy 및 반응 챔버에 존재하는 불순물에서 유래하는 도너 등으로 인해 의도적인 도핑을 하지 않아도 약한 수준의 n-type 도핑된 효과가 있다.Compound semiconductors such as GaN have a weak n-type doping effect without intentional doping due to N-vacancy occurring in the bonding process such as Gallium and Nitride, and donors derived from impurities existing in the reaction chamber .
이러한 결함 및 불순물의 GaN의 저항률을 낮추는 역할을 하며, 이로 인해 활성층 이 외 영역으로의 누설전류 문제가 발생할 수 있다. This defects and impurities act to lower the resistivity of GaN, which may cause leakage current problems to the outside region of the active layer.
MOCVD 공정은 전형적으로 1 x 1016 cm-3의 전자농도를 가지는 GaN을 형성하는 것으로 알려져 있다. The MOCVD process is known to typically form GaN with an electron concentration of 1 x 10 16 cm -3 .
또한 sapphire, SiC, Si 등 이종의 기판 위에 성장되기 때문에 기판과의 격자 상수 차이로 인한 결함이 발생하여 Si과 같은 전도성 기판을 사용할 경우 누설 전류에 취약한 부분이 된다. 따라서 소자의 노멀리-오프 특성과 완충층(또는 버퍼층)을 통한 결함 감소 및 누설전류 억제를 위한 방안이 필요하다.In addition, since they are grown on different substrates such as sapphire, SiC, and Si, defects due to the difference in lattice constant with the substrate are generated. Therefore, when a conductive substrate such as Si is used, it is vulnerable to leakage current. Therefore, there is a need for a method for suppressing the leakage current and the leakage current through the buffer layer (or the buffer layer) and the normally off-off characteristic of the device.
이종 접합 구조의 질화물 반도체 전력 소자에서 에피 박막에서 오는 누설 전류를 줄이기 위해 여러 방법이 있을 수 있다.There are several ways to reduce the leakage current from the epilayers in a nitride semiconductor power device with a heterojunction structure.
특히, 상기 누설 전류를 감소시키기 위해 기판 및 GaN층 사이에 적어도 하나의 버퍼층을 성장시키는 방법이 있을 수 있다.In particular, there may be a method of growing at least one buffer layer between the substrate and the GaN layer to reduce the leakage current.
또한, 버퍼층을 통해 효율적으로 누설 전류를 줄이기 위해서는 GaN 채널의 semi-insulating 기능을 강화해야 할 뿐만 아니라 이를 성장하기 위한 버퍼(buffer)층의 결정 결함도 최소화하고 semi-insulating 특성 또한 증대시켜 소자 active 영역에서 오는 vertical과 lateral 누설전류를 최소화해야 할 수 있다.In addition, in order to efficiently reduce the leakage current through the buffer layer, not only the semi-insulating function of the GaN channel needs to be strengthened, but also the crystal defects of the buffer layer for growing the buffer layer are minimized and the semi-insulating property is also increased, It may be necessary to minimize the vertical and lateral leakage currents.
이는 특히, 고전력 소자의 동작에 있어서 필요한 부분이라고 할 수 있다.This is a particularly necessary part of the operation of a high power device.
본 명세서에 개시된 기술은 GaN 성장을 위한 버퍼(buffer)층의 누설 전류를 줄이기 한 효과적인 에피 구조에 대해서 제안하고자 한다. The technique disclosed herein is intended to propose an effective epitaxial structure that reduces the leakage current of the buffer layer for GaN growth.
본 명세서에 개시된 일 실시예에 따르면, 기판(예를 들어, Si기판) 위에 GaN를 성장하기 위한 버퍼층의 종류에는 3가지가 있을 수 있다. 예를 들어, 상기 버퍼층은 AlN, AlGaN 및 초격자(superlattice) 중 적어도 하나를 포함하는 구조로 이루어질 수 있다.According to one embodiment disclosed herein, there are three kinds of buffer layers for growing GaN on a substrate (for example, a Si substrate). For example, the buffer layer may have a structure including at least one of AlN, AlGaN, and superlattice.
일 실시예에 따르면, 상기 AlN층(또는 AlN 핵생성층)은 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함할 수 있다.According to one embodiment, the AlN layer (or AlN nucleation layer) may comprise a plurality of layers of AlN grown at different temperatures.
예를 들어, 상기 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.For example, the number of the plurality of layers made of AlN grown at the different temperatures may be 2 to 5.
또한, 예를 들어, AlN 버퍼(buffer)는 저온과 고온의 조합으로 사용될 수 있다. 즉, AlN 버퍼의 하부는 저온 성장으로 형성되고, AlN 버퍼의 상부는 고온 성장으로 형성되는 것일 수 있다. 이 경우, 상기 AlN층은, 저온으로 성장된 제 1 AlN층 및 상기 제 1 AlN층 상에 형성되고, 고온으로 성장된 제 2 AlN층을 포함할 수 있다.Also, for example, an AlN buffer can be used in combination of low temperature and high temperature. That is, the lower portion of the AlN buffer may be formed by low temperature growth, and the upper portion of the AlN buffer may be formed by high temperature growth. In this case, the AlN layer may include a first AlN layer grown at a low temperature and a second AlN layer grown on the first AlN layer and grown at a high temperature.
또한, 일 실시예에 따르면, 상기 AlGaN 버퍼는, Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층을 포함할 수 있다.In addition, according to one embodiment, the AlGaN buffer may include a plurality of layers made of AlGaN having different Al compositions.
예를 들어, Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다. For example, the number of the plurality of layers made of AlGaN having different Al compositions may be 2 to 5.
또한, 예를 들어, AlGaN 버퍼의 하부 층에는 Al 조성이 높고 상부 층에는 Al 조성이 낮은 연속 graded 또는 단계별 graded 버퍼가 사용될 수 있다.Also, for example, a continuous graded or graded buffer having a high Al content in the lower layer of the AlGaN buffer and a low Al composition in the upper layer may be used.
또한 일 실시예에 따르면, 상기 버퍼층은 초격자 버퍼(superlattice buffer) 구조를 구비할 수 있다.Also, according to one embodiment, the buffer layer may have a superlattice buffer structure.
상기 초격자 버퍼 구조는 서로 다른 2개의 박막층(또는 초박막층)이 적층된 구조일 수 있다.The superlattice buffer structure may be a structure in which two different thin film layers (or ultra thin film layers) are stacked.
예를 들어, 상기 초격자 버퍼(superlattice buffer) 구조의 종류에는 AlN/GaN 또는 AlGaN/GaN 조합이 사용될 수 있다. For example, a combination of AlN / GaN or AlGaN / GaN may be used for the superlattice buffer structure.
따라서, 상기 버퍼층이 초격자 버퍼 구조를 구비한 경우(또는 초격자층인 경우), 상기 초격자 구조를 가지는 버퍼층(또는 초격자층)은 서로 다른 2개의 박막층이 교번하여 적층되어 형성되는 것일 수 있다.Therefore, in the case where the buffer layer has a superlattice buffer structure (or a superlattice layer), the buffer layer (or superlattice layer) having the superlattice structure may be formed by alternately stacking two different thin film layers have.
상기 3가지 buffer 중에 superlattice 구조가 누설 전류 측면에서는 가장 낮은 특성을 보일 수 있다.Among the three buffers, the superlattice structure has the lowest characteristics in terms of leakage current.
본 명세서에 개시된 일 실시예에 따르면, 상기 세가지 종류의 버퍼층은, 단일 버퍼층으로 사용될 수도 있지만, 서로 조합되어 하나의 반도체 소자에 구비될 수 있다.According to the embodiment disclosed herein, the three types of buffer layers may be used as a single buffer layer, but they may be combined with each other and provided in one semiconductor element.
예를 들어, 상기 AlN 버퍼(또는 AlN 버퍼층)가 기판상에 형성되고, 상기 AlN 버퍼층 상에 상기 초격자 버퍼(다른 말로는, 초격자 버퍼층 또는 초격자층)이 형성될 수 있다. 이 경우, 상기 AlN 버퍼층은 기판상에 GaN을 성장시키기 위한 씨드(Seed)가 되는 층으로 핵생성층이라고 할 수 있다.For example, the AlN buffer (or AlN buffer layer) may be formed on a substrate, and the superlattice buffer (in other words, a superlattice buffer layer or superlattice layer) may be formed on the AlN buffer layer. In this case, the AlN buffer layer is a seed layer for growing GaN on the substrate, and may be referred to as a nucleation layer.
따라서, 본 명세서에 개시된 일 실시예에 따른 이종 접합 질화물계 반도체 소자는 기판상에 형성되는 적어도 하나의 버퍼층(핵생성층을 포함할 수 있다), 상기 적어도 하나의 버퍼층 상에 형성되는 GaN층(또는 채널층), 상기 GaN층 상에 형성되고 활성층의 역할을 하는 AlGaN 장벽층 및 상기 AlGaN 장벽층의 일부 영역 상에 형성되는 소스 전극, 드레인 전극 및 게이트 전극을 포함할 수 있다.Accordingly, the heterojunction nitride based semiconductor device according to an embodiment disclosed herein may include at least one buffer layer (which may include a nucleation layer) formed on a substrate, a GaN layer formed on the at least one buffer layer Or a channel layer), an AlGaN barrier layer formed on the GaN layer and serving as an active layer, and a source electrode, a drain electrode, and a gate electrode formed on a part of the AlGaN barrier layer.
일반적으로, 상기 기판의 종류는 Si, SiC, 절연성 기판(예를 들어, Sapphire 기판), GaN 기판 등이 사용될 수 있다.In general, the type of the substrate may be Si, SiC, an insulating substrate (e.g., sapphire substrate), a GaN substrate, or the like.
예를 들어, 상기 기판이 Si 기판인 경우, Si 기판상에 곧바로 상기 GaN층을 성장(또는 증착, 적층)시키는 경우, Si 및 GaN의 격자 상수 차이로 인해 GaN층의 결정성이 떨어지고 격자 결함등으로 인한 누설 전류 증가 및 항복 전압 특성이 저하되는 문제점이 있을 수 있다.For example, when the substrate is a Si substrate, when the GaN layer is grown (or deposited or laminated) directly on the Si substrate, the crystallinity of the GaN layer is lowered due to the difference in lattice constant between Si and GaN, There may be a problem that the leakage current increases and the breakdown voltage characteristic deteriorates.
따라서, 전술한 바와 같이, 상기 Si 기판상에 곧바로 상기 GaN층을 성장시키는 대신, 중간에 적어도 하나의 버퍼층을 성장시킴으로써 상기 GaN층의 결정성을 높이고, 누설 전류 특성 및 항복 전압 특성을 개선시킬 수 있다.Therefore, as described above, by growing at least one buffer layer in the middle instead of growing the GaN layer directly on the Si substrate, it is possible to improve the crystallinity of the GaN layer and improve the leakage current characteristic and the breakdown voltage characteristic have.
이하에서는 도 2 내지 도 4를 참조하여 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 구조에 대해 설명한다.Hereinafter, the structure of the semiconductor device according to the embodiment disclosed herein will be described with reference to FIGS. 2 to 4. FIG.
본 명세서에 개시된 일 The work disclosed herein 실시예에In the embodiment 따른 반도체 소자에 대한 설명 Description of the semiconductor device according to
본 명세서에 개시된 일 실시예에 따른 반도체 소자는, AlN 층, 상기 AlN 층 상에 형성되는 AlGaN 버퍼층, 상기 AlGaN 버퍼층 상에 형성되는 초격자층, 상기 초격자층에 형성되는 GaN 층 및 상기 GaN 층 상에 형성되는 AlGaN 장벽층을 포함할 수 있다.A semiconductor device according to one embodiment disclosed herein includes an AlN layer, an AlGaN buffer layer formed on the AlN layer, a superlattice layer formed on the AlGaN buffer layer, a GaN layer formed on the superlattice layer, Lt; RTI ID = 0.0 > AlGaN < / RTI >
일 실시예에 따르면, 상기 AlN층은, 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함할 수 있다.According to one embodiment, the AlN layer may include a plurality of layers made of AlN grown at different temperatures.
또한, 일 실시예에 따르면, 상기 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.In addition, according to an embodiment, the number of the plurality of layers made of AlN grown at different temperatures may be 2 to 5.
또한, 일 실시예에 따르면, 상기 AlN층은, 저온으로 성장된 제 1 AlN층 및Further, according to one embodiment, the AlN layer includes a first AlN layer grown at a low temperature,
상기 제 1 AlN층 상에 형성되고, 고온으로 성장된 제 2 AlN층을 포함할 수 있다.And a second AlN layer formed on the first AlN layer and grown at a high temperature.
또한, 일 실시예에 따르면, 상기 AlGaN 버퍼층은, Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층을 포함할 수 있다.Also, according to one embodiment, the AlGaN buffer layer may include a plurality of layers made of AlGaN having different Al compositions.
또한, 일 실시예에 따르면, Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.In addition, according to an embodiment, the number of the plurality of layers made of AlGaN having different Al compositions may be 2 to 5.
또한, 일 실시예에 따르면, 상기 AlN층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은, 1% ~ 70%인 것일 수 있다.According to an embodiment, the Al composition of at least one of the AlN layer and the AlGaN buffer layer may be 1% to 70%.
한, 일 실시예에 따르면, 상기 AlN층 및 상기 AlGaN 버퍼층 중 적어도 하나의 Al 조성은, 적층 방향으로 점층적으로 감소되는 것일 수 있다.According to one embodiment, the Al composition of at least one of the AlN layer and the AlGaN buffer layer may be gradually decreased in the stacking direction.
또한, 일 실시예에 따르면, 상기 AlN층 및 상기 AlGaN 버퍼층 중 적어도 하나의 두께는, 0.1um ~ 3.0 um인 것일 수 있다.Also, according to one embodiment, the thickness of at least one of the AlN layer and the AlGaN buffer layer may be 0.1 um to 3.0 um.
또한, 일 실시예에 따르면, 상기 초격자층의 두께는, 0.3um ~ 4.0 um인 것일 수 있다.Also, according to one embodiment, the thickness of the superlattice layer may be 0.3 um to 4.0 um.
또한, 일 실시예에 따르면, 상기 초격자층은, 서로 다른 2개의 제 1 박막층 및 제 2 박막층이 적층된 초격자 박막층이 복수개 적층되어 형성되는 것일 수 있다.According to an embodiment, the superlattice layer may be formed by laminating a plurality of superlattice thin film layers in which two different first thin film layers and second thin film layers are stacked.
또한, 일 실시예에 따르면, 상기 제 1 박막층은, AlN 또는 AlGaN로 이루어지고, 상기 제 2 박막층은, GaN으로 이루어지는 것일 수 있다.According to an embodiment, the first thin film layer may be made of AlN or AlGaN, and the second thin film layer may be made of GaN.
또한, 일 실시예에 따르면, 상기 제 1 박막층에 포함된 Al의 조성은, 50% ~ 99%인 것일 수 있다.In addition, according to one embodiment, the composition of Al contained in the first thin film layer may be 50% to 99%.
또한, 일 실시예에 따르면, 상기 제 1 박막층의 두께는, 1nm ~ 20nm인 것일 수 있다.Also, according to one embodiment, the thickness of the first thin film layer may be 1 nm to 20 nm.
또한, 일 실시예에 따르면, 상기 제 2 박막층의 두께는, 10nm ~ 70nm인 것일 수 있다.Also, according to one embodiment, the thickness of the second thin film layer may be 10 nm to 70 nm.
또한, 일 실시예에 따르면, 상기 적층되는 초격자 박막층의 개수는, 60 ~ 120인 것일 수 있다.Also, according to one embodiment, the number of the superlattice thin film layers to be stacked may be 60 to 120.
또한, 일 실시예에 따르면, 상기 초격자층은, p형 도펀트로 도핑되는 것일 수 있다.Also, according to one embodiment, the superlattice layer may be doped with a p-type dopant.
또한, 일 실시예에 따르면, 상기 p형 도펀트는, Mg, C 및 Fe 중 적어도 하나인 것일 수 있다.Also, according to one embodiment, the p-type dopant may be at least one of Mg, C, and Fe.
또한, 일 실시예에 따르면, 상기 p형 도펀트의 농도는, 1e16/cm3 ~ 5e20/cm3 인 것일 수 있다.Also, according to one embodiment, the concentration of the p-type dopant may be 1e 16 / cm 3 to 5e 20 / cm 3 .
또한, 일 실시예에 따르면, 상기 p형 도펀트의 농도는, 상기 초격자층의 적층 방향으로 점층적으로 감소되는 것일 수 있다.Also, according to one embodiment, the concentration of the p-type dopant may be gradually decreased in the stacking direction of the superlattice layer.
또한, 일 실시예에 따르면, 상기 GaN층의 두께는, 0.5um ~ 4.0um인 것일 수 있다.Also, according to one embodiment, the thickness of the GaN layer may be 0.5 um to 4.0 um.
또한, 일 실시예에 따르면, 상기 GaN층은, Mg, C 및 Fe 중 적어도 하나의 도펀트로 도핑되는 것일 수 있다.Also, according to one embodiment, the GaN layer may be doped with at least one dopant of Mg, C, and Fe.
또한, 일 실시예에 따르면, 상기 적어도 하나의 도펀트 농도는, 1e16/cm3 ~ 5e20/cm3인 것일 수 있다.Also, according to one embodiment, the at least one dopant concentration may be 1e 16 / cm 3 to 5e 20 / cm 3 .
또한, 일 실시예에 따르면, 상기 GaN층은, 서로 다른 온도로 성장된 GaN으로 이루어진 복수의 층을 포함할 수 있다.Also, according to one embodiment, the GaN layer may include a plurality of layers of GaN grown at different temperatures.
또한, 일 실시예에 따르면, 상기 서로 다른 온도로 성장된 GaN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.Also, according to one embodiment, the number of the plurality of layers made of GaN grown at different temperatures may be 2 to 5.
또한, 일 실시예에 따르면, 상기 AlGaN 장벽층의 Al의 조성은, 10% ~ 30%인 것일 수 있다.Also, according to one embodiment, the composition of Al in the AlGaN barrier layer may be 10% to 30%.
또한, 일 실시예에 따르면, 상기 AlGaN 장벽층의 두께는, 5nm ~ 50nm인 것일 수 있다.Also, according to one embodiment, the thickness of the AlGaN barrier layer may be 5 nm to 50 nm.
또한, 일 실시예에 따르면, 상기 AlN층은, 기판 상에 형성되는 것일 수 있다.Also, according to one embodiment, the AlN layer may be formed on a substrate.
또한, 일 실시예에 따르면, 상기 기판은, Si, SiC, Sapphire 및 GaN 중 적어도 하나로 이루어지는 것일 수 있다.According to an embodiment, the substrate may be made of at least one of Si, SiC, Sapphire, and GaN.
또한, 일 실시예에 따르면, 상기 AlGaN 장벽층의 일부 영역 상에 형성되는 소스 전극, 드레인 전극 및게이트 전극을 더 포함할 수 있다.According to an exemplary embodiment, a source electrode, a drain electrode, and a gate electrode may be formed on a portion of the AlGaN barrier layer.
도 2는 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 구조를 나타내는 예시도이다.2 is an exemplary view showing a structure of a semiconductor device according to an embodiment disclosed herein.
도 2를 참조하면, 본 명세서에 개시된 일 실시예에 따른 반도체 소자(100)는 AlN층(110), AlGaN 버퍼층(120), 초격자층(130), GaN층(140) 및 AlGaN 장벽층(150)을 포함할 수 있다.Referring to FIG. 2, a
또한, 상기 반도체 소자(100)는 상기 AlGaN 장벽층(150) 상에 형성되는 GaN층 캡층(미도시)을 더 포함할 수 있다.The
또한, 상기 반도체 소자(100)는 표면 누설 전류를 막기 위한 산화막 층(190)을 더 포함할 수 있다.In addition, the
또한, 상기 반도체 소자(100)는 상기 AlGaN 장벽층(150)의 일부 영역 상에 형성되는 소스 전극(170), 드레인 전극(180) 및 게이트 전극(160)을 더 포함할 수 있다.The
본 명세서에 개시된 일 실시예에 따른 반도체 소자(100)는 상기 드레인 전극에서 소스 전극으로 흐르는 2DEG(CDEG) 전류를 쇼트키(schottky) 게이트 전극을 통해 스위칭(switching) 동작을 할 수 있다.The
여기서, 상기 AlN층(110)은 기판(미도시) 상에 형성되는 것일 수 있다. Here, the
일 실시예에 따르면, 상기 기판은 n형이 될 수도 있고, p형이 될 수도 있으며, 다양한 종류의 물질로 이루어질 수 있다. 예를 들어, 상기 기판은 절연성 기판, 사파이어 기판, GaN 기판, SiC 기판 및 Si 기판 중 적어도 하나인 것일 수 있다. 이외에도 다양한 종류의 기판이 본 명세서에 개시된 반도체 소자에 적용될 수 있음이 본 기술분야의 당업자에게 자명하다.According to one embodiment, the substrate may be n-type, p-type, or various types of materials. For example, the substrate may be at least one of an insulating substrate, a sapphire substrate, a GaN substrate, a SiC substrate, and a Si substrate. It will be apparent to those skilled in the art that various types of substrates may be applied to the semiconductor devices disclosed herein.
또한, 상기 기판은 상기 반도체 소자(100)의 제작 후에 제거될 수 있다. 따라서, 최종적인 상기 반도체 소자의 구조는 상기 기판이 없는 구조일 수 있다.Further, the substrate can be removed after fabrication of the
일 실시예에 따르면, 상기 AlN층(110)은, 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함할 수 있다.According to one embodiment, the
이 경우, 상기 서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.In this case, the number of the plurality of layers made of AlN grown at different temperatures may be 2 to 5.
즉, 상기 AlN층(110)은 다양한 조건에서 성장될 수 있다. 예를 들어, 상기 AlN층(110)은, 저온으로 성장된 제 1 AlN층 및 상기 제 1 AlN층 상에 형성되고, 고온으로 성장된 제 2 AlN층을 포함할 수 있다.That is, the
상기 AlGaN 버퍼층(120)은, Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층을 포함하는 것일 수 있다.The
여기서, 상기 Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.Here, the number of the plurality of layers made of AlGaN having different compositions of Al may be 2 to 5.
또한, 일 실시예에 따르면, 상기 AlGaN 버퍼층(120)에 대한 Al의 조성비는 적층 방향에 따라 변화될 수 있다. 예를 들어, 상기 AlGaN 버퍼층(120)은, 적층 방향으로 Al의 조성이 점층적으로 감소 되는 AlGaN으로 이루어지는 것일 수 있다.In addition, according to one embodiment, the composition ratio of Al to the
즉, AlGaN 층의 Al 조성은 AlxGa1 - xN(0≤x≤1)으로 표현될 수 있다. 예를 들어, 상기 Al의 조성은 연속적이고, 점층적으로 감소하는 것일 수 있다. 또한, 예를 들어, 상기 Al의 조성은 계단식(또는 단계식)으로 점층적으로 감소되는 것일 수 있다.That is, the Al composition of the AlGaN layer can be represented by Al x Ga 1 - x N (0 ? X ? 1). For example, the composition of Al may be continuous and gradually decrease. Further, for example, the composition of Al may be gradually decreased in a stepwise (or stepwise) manner.
상기 Al 조성의 변화는 후술될 도 3 내지 도 4에 개시된 초격자층(130)의 Fe 도핑 농도 프로파일과 유사할 수 있다.The change in the Al composition may be similar to the Fe doping concentration profile of the
이외에도 다양한 물질, 조성비 및 성장 조건을 근거로 상기 AlGaN 버퍼층(120)이 형성될 수 있음이 본 기술분야의 당업자에게 자명하다.It is apparent to those skilled in the art that the
상기 AlGaN 버퍼층(120)은 다양한 방식(또는 방법)으로 형성될 수 있다. 예를 들어, 상기 AlGaN 버퍼층(120)은 질화물 반도체 결정을 선택적으로 성장시키는 방법을 통하여 형성될 수 있는데, 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE) 및 힐라이드 기상 성장법(HVPE) 중 적어도 하나를 근거로 형성되는 것일 수 있다. 다만, 상기 AlGaN 버퍼층(120)의 결정성을 고려하면, 디바이스 제작에는 MOCVD법이 사용되는 것이 일반적일 수 있다.The
일 실시예에 따르면, 상기 AlN층(110) 및 상기 AlGaN 버퍼층(120) 중 적어도 하나의 Al 조성은, 1 % ~ 70%인 것일 수 있다.According to one embodiment, the Al composition of at least one of the
또한, 일 실시예에 따르면, 상기 AlN층(110) 및 상기 AlGaN 버퍼층(120) 중 적어도 하나의 Al 조성은, 적층 방향으로 점층적으로 감소되는 것일 수 있다.Also, according to one embodiment, the Al composition of at least one of the
또한, 일 실시예에 따르면, 상기 AlN층(110) 및 상기 AlGaN 버퍼층(120) 중 적어도 하나의 두께는, 0.1um ~ 3.0 um인 것일 수 있다.Also, according to one embodiment, the thickness of at least one of the
상기 초격자층(130)의 두께는, 0.3um ~ 4.0 um인 것일 수 있다.The thickness of the
또한, 상기 초격자층(130)은, 서로 다른 2개의 제 1 박막층(131) 및 제 2 박막층(132)이 적층된 초격자 박막층(133)이 복수개 적층되어 형성되는 것일 수 있다.The
다른 말로 표현하면, 상기 초격자층(130)은 서로 다른 2개의 박막층인 제 1 박막층(131) 및 제 2 박막층(132)가 교번하여 적층되어 형성되는 것일 수 있다.In other words, the
상기 초격자 박막층(133)은 다양한 물질로 이루어질 수 있다. 예를 들어, 상기 초격자 박막층(110c)은, AlN/GaN 및 AlGaN/GaN 초격자 구조 중 적어도 하나로 이루어질 수 있다.The superlattice
즉, 일 실시예에 따르면, 상기 제 1 박막층(131)은, AlN 또는 AlGaN로 이루어지고, 상기 제 2 박막층(132은, GaN으로 이루어지는 것일 수 있다.That is, according to one embodiment, the first
또한, 이는 서로 다른 2개의 박막층(131, 132) 각각이 AlN/GaN 또는 AlGaN/GaN 중 적어도 하나의 조합으로 이루어진 것을 의미할 수 있다. 이외에도 다양한 물질로 상기 초격자 박막층(133)이 이루어질 수 있음이 본 기술분야의 당업자에게 자명하다.Further, this may mean that the two different thin film layers 131 and 132 are each formed of a combination of AlN / GaN or AlGaN / GaN. It is apparent to those skilled in the art that the superlattice
일 실시예에 따르면, 상기 AlN 및 AlGaN에서의 Al 조성은 적층 방향에 따라 변화할 수 있다. 예를 들어, 상기 Al 조성은 전술된 AlGaN 버퍼층의 Al의 조성 변화와 유사할 수 있다(도 3 내지 도 4 참조).According to one embodiment, the Al composition in the AlN and AlGaN may vary along the stacking direction. For example, the Al composition may be similar to the Al compositional change of the AlGaN buffer layer described above (see FIGS. 3 to 4).
일 실시예에 따르면, 상기 제 1 박막층(131에 포함된 Al의 조성은, 50% ~ 99%인 것일 수 있다.According to one embodiment, the composition of Al contained in the first
또한, 일 실시예에 따르면, 상기 제 1 박막층(131)의 두께는, 1nm ~ 20nm인 것일 수 있다.Also, according to one embodiment, the thickness of the first
또한, 일 실시예에 따르면, 상기 제 2 박막층(132)의 두께는, 10nm ~ 70nm인 것일 수 있다.In addition, according to one embodiment, the thickness of the second
또한, 일 실시예에 따르면, 상기 초격자층(130) 내에서 적층되는 초격자 박막층(133)의 개수는, 60 ~120인 것일 수 있다.Also, according to one embodiment, the number of superlattice thin film layers 133 stacked in the
즉, 상기 초격자층(130)은, 60 ~ 120 개의 초격자 박막층(133)을 포함하는 것일 수 있다. 다른 의미로는, 상기 초격자층(130)은 60 ~ 120 페어(pair)의 상기 서로 다른 2개의 박막층(131, 132)을 구비하는 것일 수 있다. 또 다른 의미로는, 상기 초격자층(130)은 상기 서로 다른 2개의 박막층(131. 132)이 119 ~ 239 회 교번하여 적층되어 형성되는 것일 수 있다.That is, the
상기 초격자층(130)은 다양한 방식(또는 방법)으로 형성될 수 있다. 예를 들어, 상기 초격자층(130)은 질화물 반도체 결정을 선택적으로 성장시키는 방법을 통하여 형성될 수 있는데, 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE) 및 힐라이드 기상 성장법(HVPE) 중 적어도 하나를 근거로 형성되는 것일 수 있다. 다만, 상기 초격자층(130)의 결정성을 고려하면, 디바이스 제작에는 MOCVD법이 사용되는 것이 일반적일 수 있다.The
본 명세서에 개시된 일 실시예에 따르면, 상기 초격자 버퍼 구조(또는 초격자층, 130)는 특정 도펀트가 도핑되어 형성되는 것일 수 있다. According to one embodiment disclosed herein, the superlattice buffer structure (or superlattice layer 130) may be formed by doping a specific dopant.
일 실시예에 따르면, 상기 특정 도펀트는 p형 도펀트일 수 있다. 예를 들어, 상기 p형 도펀트는 Mg, C 및 Fe 중 적어도 하나인 것일 수 있다.According to one embodiment, the specific dopant may be a p-type dopant. For example, the p-type dopant may be at least one of Mg, C, and Fe.
상기 p형 도펀트는 다양한 방식(또는 방법)으로 상기 초격자층(130)에 도핑될 수 있다.The p-type dopant may be doped into the
예를 들어, 상기 p형 도펀트가 C인 경우, 상기 초격자 층(130)에 carbon doping을 하기 위해서 GaN의 성장 속도를 높여서 TMGa 소스 자체에 있는 carbon 함량을 GaN 결정 내부에 높게 형성시키는 방법(또는 도핑 시키는 방법)으로 상기 p형 도펀트가 상기 초격자층(130)에 도핑되는 것일 수 있다.For example, when the p-type dopant is C, a growth rate of GaN is increased in order to perform carbon doping in the
또한, 예를 들어, 상기 p형 도펀트가 Fe인 경우, Cp2Fe 소스를 사용하여(또는 근거로) 의도적으로 Fe doping을 하여 새로운 trap을 생성함으로써 박막의 품질을 저하시키지 않고, semi-insulating효과도 가져올 수 있는 superlattice buffer 구조가 형성될 수 있다.Also, for example, if the p-type dopant is Fe, a new trap is generated by intentionally Fe doping (or on the basis of) the Cp2Fe source, thereby reducing the quality of the thin film and bringing about a semi-insulating effect A superlattice buffer structure can be formed.
상기 p형 도펀트가 Fe인 경우, 상기 초격자층(130)의 GaN 성장 속도를 최대한 낮춰서 계면의 결정성을 향상시킬 수 있다. 즉, Fe(iron) doping을 사용할 경우에는 GaN 본연의 저속 성장에 따른 고품질의 결정성을 유지하면서 Fe dopant에 의한 새로운 trap을 형성시킴으로써 semi-insulating 효과도 가져오고 누설전류를 더욱 효율적으로 줄일 수 있는 이점을 가질 수 있다.When the p-type dopant is Fe, the crystallinity of the interface can be improved by minimizing the GaN growth rate of the
본 명세서에 개시된 일 실시예에 따르면, 상기 p형 도펀트의 농도는, 1e16/cm3 ~ 5e20/cm3인 것일 수 있다. 특히, 상기 p형 도펀트의 농도는, 3e17/cm3 ~ 1e20/cm3인 것일 수 있다.According to an embodiment disclosed herein, the concentration of the p-type dopant may be 1e 16 / cm 3 to 5e 20 / cm 3 . In particular, the concentration of the p-type dopant may be 3e 17 / cm 3 to 1e 20 / cm 3 .
또한, 일 실시예에 따르면, 상기 p형 도펀트의 농도는, 상기 초격자층(130)의 적층 방향으로 점층적으로 감소되는 것일 수 있다. 예를 들어, 상기 p형 도펀트의 농도는 연속적이고, 점층적으로 감소하는 것일 수 있다. 또한, 예를 들어, 상기 p형 도펀트의 농도는 계단식으로 점층적으로 감소되는 것일 수 있다.Also, according to one embodiment, the concentration of the p-type dopant may be gradually decreased in the stacking direction of the
다른 의미로, 상기 p형 도펀트는, 상기 초격자층(130)의 적층 방향으로의 상기 p형 도펀트에 대한 도핑량을 나타내는 도핑 프로파일을 근거로 도핑되는 것일 수 있다.In other words, the p-type dopant may be doped based on a doping profile indicating a doping amount with respect to the p-type dopant in the stacking direction of the
여기서, 상기 도핑 프로파일은, 상기 초격자층(130)의 특정 위치로부터 적층방향으로 상기 p형 도펀트의 도핑량이 특정 기울기로 줄어드는 형태의 도핑 프로파일인 것일 수 있다.Here, the doping profile may be a doping profile in which the doping amount of the p-type dopant is reduced to a specific slope from a specific position of the
또한, 상기 도핑 프로파일은, 상기 초격자층(130)의 특정 위치로부터 적층방향으로 상기 p형 도펀트의 도핑량이 계단식으로(또는 단계적으로) 줄어드는 형태의 도핑 프로파일인 것일 수 있다.In addition, the doping profile may be a doping profile in which the doping amount of the p-type dopant is decreased stepwise (or stepwise) from a specific position of the
또한, 일 실시예에 따르면, 상기 p형 도펀트의 도핑량은, 상기 초격자 층(130)의 상부로부터 특정 깊이까지는 최소 도핑량 이하가 되는 것일 수 있다.Also, according to one embodiment, the doping amount of the p-type dopant may be less than the minimum doping amount from the upper portion of the
상기 특정 깊이는, 2nm ~ 50nm일 수 있다. 또한, 상기 최소 도핑량은, 1e16/cm3 ~ 1e17/cm3인 것일 수 있다.The specific depth may be from 2 nm to 50 nm. The minimum doping amount may be 1e 16 / cm 3 to 1e 17 / cm 3 .
도 3은 본 명세서에 개시된 일 실시예에 따른 Fe 도펀트의 도핑 프로파일을 나타내는 그래프이다.3 is a graph illustrating the doping profile of an Fe dopant according to one embodiment disclosed herein.
도 3은 상기 p형 도펀트가 Fe인 경우를 나타낸다.3 shows a case where the p-type dopant is Fe.
도 3을 참조하면, 상기 초격자층(130) 내에서의 Fe 도핑 농도에 대한 도핑 프로파일을 확인할 수 있다.Referring to FIG. 3, a doping profile for the Fe doping concentration in the
상기 Fe 도핑 농도는 상기 초격자층(130) 내의 제 2 지점(P2)에서 제 1 지점(P1)까지 연속적이고, 점층적으로 감소됨을 확인할 수 있다.It can be confirmed that the Fe doping concentration is continuously and gradually decreased from the second point P2 to the first point P1 in the
일 실시예에 따르면, 상기 제 2 지점(P2)에서의 Fe 도핑 농도는 5e20/cm3 일 수 있다.According to one embodiment, the Fe doping concentration at the second point P2 may be 5e 20 / cm 3 .
또한, 일 실시예에 따르면, 상기 제 1 지점(P1)에서의 Fe 도핑 농도는 1e16/cm3 일 수 있다.Further, according to one embodiment, the doping concentration of the Fe in said first point (P1) may be 1e 16 / cm 3 days.
또한, 일 실시예에 따르면, 상기 초격자 층(130)의 상부로부터 특정 깊이(△l)까지는 최소 도핑량 이하가 되는 것일 수 있다. 예를 들어, 상기 특정 깊이(△l)는 2nm ~ 50nm일 수 있으며, 도 3은 상기 특정 깊이(△l)가 50nm인 경우를 나타낸다.In addition, according to an exemplary embodiment, the amount from the top of the
도 4는 본 명세서에 개시된 또 다른 일 실시예에 따른 Fe 도펀트의 도핑 프로파일을 나타내는 그래프이다.4 is a graph depicting the doping profile of an Fe dopant according to another embodiment disclosed herein.
도 4는 상기 p형 도펀트가 Fe인 경우를 나타낸다.Fig. 4 shows a case where the p-type dopant is Fe.
도 4를 참조하면, 상기 초격자층(130) 내에서의 Fe 도핑 농도에 대한 도핑 프로파일을 확인할 수 있다.Referring to FIG. 4, the doping profile for the Fe doping concentration in the
상기 Fe 도핑 농도는 상기 초격자층(130) 내의 제 6 지점에서 제 3 지점(P6 ~ P3)까지 계단식으로 점층적으로 감소됨을 확인할 수 있다.It can be seen that the Fe doping concentration is gradually decreased stepwise from the sixth point to the third point P6 to P3 in the
도 3과 마찬가지로 상기 제 6 지점(P6)에서의 Fe 도핑 농도는 5e20/cm3 일 수 있고, 제 3 지점에서의 Fe 도핑 농도는 1e16/cm3 일 수 있다.As in FIG. 3, the Fe doping concentration at the sixth point P6 may be 5e 20 / cm 3 and the Fe doping concentration at the third point may be 1e 16 / cm 3 .
또한, 상기 초격자 층(130)의 상부로부터 특정 깊이(△l)까지는 최소 도핑량 이하가 되는 것일 수 있다. 예를 들어, 상기 특정 깊이(△l)는 2nm ~ 50nm일 수 있으며, 도 4는 상기 특정 깊이(△l)가 50nm인 경우를 나타낸다.In addition, from the upper portion of the
다시 도 2를 참조하면, 상기 GaN층(140)은 0.5um ~ 4.0um의 두께를 가질 수 있다. 특히, 상기 GaN층(140)의 두께는 1um ~ 3um인 것일 수 있다.Referring again to FIG. 2, the
상기 GaN층(140)은 다양한 방식(또는 방법)으로 형성될 수 있다. 예를 들어, 상기 GaN층(140)은 질화물 반도체 결정을 선택적으로 성장시키는 방법을 통하여 형성될 수 있는데, 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE) 및 힐라이드 기상 성장법(HVPE) 중 적어도 하나를 근거로 형성되는 것일 수 있다. 다만, 상기 GaN층(140)의 결정성을 고려하면, 디바이스 제작에는 MOCVD법이 사용되는 것이 일반적일 수 있다.The
일 실시예에 따르면, 상기 반도체 소자(100)는 상기 GaN층(140) 상에 C, Fe 및 Mg 도펀트 중 적어도 하나의 도펀트를 주입하여 형성된 GaN 채널의 semi-insulating 특성을 나타내기 위한 고-저항 GaN층(미도시)을 더 포함할 수 있다. 여기서, 상기 적어도 하나의 도펀트의 농도는 Mg, C 및 Fe 중 적어도 하나일 수 있다. 또한, 상기 적어도 하나의 도펀트의 농도는, 1e16/cm3 ~ 5e20/cm3인 것일 수 있다. 특히, 상기 적어도 하나의 도펀트의 농도는 3e17/cm3 ~ 1e20/cm3인 것일 수 있다.According to one embodiment, the
일 실시예에 따르면, 상기 GaN층(140)은, 서로 다른 온도로 성장된 GaN으로 이루어진 복수의 층을 포함할 수 있다.According to one embodiment, the
또한, 일 실시예에 따르면, 상기 서로 다른 온도로 성장된 GaN으로 이루어진 복수의 층의 개수는, 2 ~ 5인 것일 수 있다.Also, according to one embodiment, the number of the plurality of layers made of GaN grown at different temperatures may be 2 to 5.
상기 AlGaN 장벽층(150)은 상기 GaN층(140) 상에 형성될 수 있다. 상기 AlGaN 장벽층(150)은 활성층의 역할을 할 수 있다.The
또한, 상기 AlGaN 장벽층(150)의 두께는, 1nm ~ 100nm 범위, 특히, 상기 AlGaN 장벽층(150)의 두께는 5nm ~ 50nm인 것일 수 있다.The thickness of the
상기 AlGaN 장벽층(150)은 다양한 조성으로 이루어질 수 있다. 예를 들어, 상기 AlGaN 장벽층(150)의 Al의 조성은, 10% ~ 30%인 것일 수 있다. 이외에도 다양한 조성비로써 상기 AlGaN 장벽층(150)이 이루어질 수 있음이 본 기술분야의 당업자에게 자명하다.The
상기 AlGaN 장벽층(150)은 다양한 방식(또는 방법)으로 형성될 수 있다. 예를 들어, 상기 AlGaN 장벽층(150)은 질화물 반도체 결정을 선택적으로 성장시키는 방법을 통하여 형성될 수 있는데, 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE) 및 힐라이드 기상 성장법(HVPE) 중 적어도 하나를 근거로 형성되는 것일 수 있다. 다만, 상기 AlGaN 장벽층(150)의 결정성을 고려하면, 디바이스 제작에는 MOCVD법이 사용되는 것이 일반적일 수 있다.The
상기 GaN 캡층은 상기 AlGaN 장벽층(150) 상에 형성되고, GaN을 얇게 성장시킴으로써 형성될 수 있다.The GaN cap layer is formed on the
일 실시예에 따르면, 상기 GaN 캡층의 두께는 0nm ~ 100nm 범위, 특히, 2nm ~ 10nm인 것일 수 있다. 상기 GaN 캡층은 표면 누설 전류를 막는 역할을 할 수 있다.According to one embodiment, the thickness of the GaN cap layer may be in the range of 0 nm to 100 nm, particularly 2 nm to 10 nm. The GaN cap layer may serve to prevent surface leakage current.
상기 소스 전극(170), 상기 드레인 전극(180) 및 게이트 전극(160)은 상기 AlGaN 장벽층(150)의 일부 영역 상에 형성되는 것일 수 있다. 또한, 상기 반도체 소자(100)가 상기 GaN 캡층을 더 포함하는 경우, 상기 GaN 캡층의 일부 영역 상에 형성될 수 있다. The
전술한 바와 같이, 상기 드레인 전극에서 소스 전극으로 흐르는 2DEG(CDEG) 전류가 쇼트키(schottky) 게이트 전극의 제어를 통해 발생할 수 있다.As described above, a 2DEG (CDEG) current flowing from the drain electrode to the source electrode may occur through control of a schottky gate electrode.
또한, 일 실시예에 따르면, 상기 반도체 소자(100)는 상기 AlGaN 장벽층(150), 상기 소스 전극(170), 상기 드레인 전극(180) 및 상기 게이트 전극(160)의 일부 영역 상에 형성되는 산화막층(190)을 더 포함할 수 있다.According to one embodiment, the
또한, 상기 반도체 소자(100)가 상기 GaN 캡층을 더 포함하는 경우, 상기 산화막층(190)은 상기 GaN 캡층의 일부 영역 상에 형성될 수 있다.In addition, when the
상기 산화막층(190)은 표면 누설 전류를 감소시키는 역할을 할 수 있다. The
여기서, 상기 산화막층(190)은, 상기 소스 전극(170) 또는 상기 드레인 전극(180)과 상기 게이트 전극(160) 사이에 형성되는 것일 수 있다. The
상기 산화막층(190)은 다양한 물질 또는 조성비로 이루어질 수 있다. 예를 들어, 상기 산화막층(190)은, SiO2, SixNy(예를 들어, Si3N4), HfO2, Al2O3, ZnO 및 Ga2O3 중 적어도 하나의 물질로 이루어질 수 있다.The
일 실시예에 따르면, 상기 산화막층(190)의 두께는, 2nm ~ 200nm 범위이며, 특히 2nm ~ 100nm일 수 있다.According to one embodiment, the thickness of the
또한, 상기 산화막층(190)은 다양한 방법으로 형성될 수 있는다, 예를 들어, 상기 산화막층은 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것일 수 있다.For example, the oxide layer may be formed by a metal organic chemical vapor deposition (MOCVD) method, a molecular beam epitaxy (MBE) method, a helium vapor deposition (HVPE) method, , Plasma-enhanced chemical vapor deposition (PECVD), sputtering, and atomic layer deposition (ALD).
본 명세서에 개시된 일 The work disclosed herein 실시예에In the embodiment 따른 반도체 소자의 제조방법에 대한 설명 Description of a method of manufacturing a semiconductor device according to
본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법은, 상술된 실시예들이 포함하고 있는 구성 또는 단계의 일부 또는 조합으로 구현되거나 실시예들의 조합으로 구현될 수 있으며, 이하에서는 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법의 명확한 표현을 위해 중복되는 부분을 생략할 수 있다.A method of manufacturing a semiconductor device according to an embodiment disclosed herein may be implemented as a part or a combination of the constituent elements or steps included in the embodiments described above or a combination of the embodiments, Overlapping portions may be omitted for clarity of the method of manufacturing a semiconductor device according to an embodiment.
본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법은, 기판 상에 AlN층을 형성시키는 단계, 상기 AlN층 상에 AlGaN 버퍼층을 형성시키는 단계, 상기 AlGaN 버퍼층 상에 초격자층을 형성시키는 단계, 상기 초격자층 상에 GaN층을 형성시키는 단계 및 상기 GaN층 상에 AlGaN 장벽층을 형성시키는 단계를 포함할 수 있다.A method of fabricating a semiconductor device according to an embodiment disclosed herein includes forming an AlN layer on a substrate, forming an AlGaN buffer layer on the AlN layer, forming a superlattice layer on the AlGaN buffer layer Forming a GaN layer on the superlattice layer, and forming an AlGaN barrier layer on the GaN layer.
일 실시예에 따르면, 상기 AlN층, 상기 AlGaN 버퍼층, 상기 초격자층, 상기 GaN층 및 상기 AlGaN장벽층 중 적어도 하나는, 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것일 수 있다.According to one embodiment, at least one of the AlN layer, the AlGaN buffer layer, the superlattice layer, the GaN layer, and the AlGaN barrier layer may be formed by metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE) (HVPE), plasma-enhanced chemical vapor deposition (PECVD), sputtering, and atomic layer deposition (ALD).
도 5는 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법을 나타내는 순서도이다.5 is a flowchart showing a method of manufacturing a semiconductor device according to an embodiment disclosed herein.
도 5를 참조하면, 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법은 다음과 같은 단계로 이루어질 수 있다.Referring to FIG. 5, a method of manufacturing a semiconductor device according to an embodiment disclosed herein may include the following steps.
먼저, 기판 상에 AlN층을 형성시킬 수 있다(S110).First, an AlN layer may be formed on a substrate (S110).
다음으로, 상기 AlN층 상에 AlGaN 버퍼층을 형성시킬 수 있다(S120).Next, an AlGaN buffer layer may be formed on the AlN layer (S120).
다음으로, 상기 AlGaN 버퍼층 상에 초격자층을 형성시킬 수 있다(S130).Next, a superlattice layer may be formed on the AlGaN buffer layer (S130).
다음으로, 상기 초격자층 상에 GaN층을 형성시킬 수 있다(S140).Next, a GaN layer may be formed on the superlattice layer (S140).
다음으로, 상기 GaN층 상에 AlGaN 장벽층을 형성시킬 수 있다(S150).Next, an AlGaN barrier layer may be formed on the GaN layer (S150).
도 6a ~ 도 6e는 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법을 나타내는 예시도이다.6A to 6E are views showing an example of a method of manufacturing a semiconductor device according to an embodiment disclosed in this specification.
도 6a ~ 도 6e를 참조하면, 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법은 기판(101) 상에 차례로 AlN층(110), AlGaN 버퍼층(120), 초격자층(130), GaN층(140) 및 AlGaN 장벽층(150)을 형성시키는 단계로 이루어질 수 있다.6A to 6E, a method of manufacturing a semiconductor device according to an embodiment disclosed herein includes sequentially forming an
또한, 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법은 상기 AlGaN 장벽층(150)의 일부 영역 상에 게이트 전극(160), 소스 전극(170), 드레인 전극(180)을 형성시키는 단계를 더 포함할 수 있다. The method for fabricating a semiconductor device according to an embodiment disclosed herein may include forming a
또한, 본 명세서에 개시된 일 실시예에 따른 반도체 소자의 제조방법은 상기 AlGaN 장벽층(150), 상기 소스 전극(170), 상기 드레인 전극(180) 및 상기 게이트 전극(160)의 일부 영역 상에 산화막층(190)을 형성시키는 단계를 더 포함할 수 있다.The method of manufacturing a semiconductor device according to an embodiment disclosed herein may further include the step of forming a
자세한 공정 순서를 도 6a ~ 도 6e를 참조하여 구체적으로 상술하면, 먼저, 기판(101)상에 MOCVD 박막 성장 장비를 가지고 AIN층(110)을 형성(또는 성장)시킬 수 있다(도 7a).6A to 6E, the
상기 기판(101)은 n형이 될 수도 있고, p형이 될 수도 있으며, 기판의 종류는 Si, SiC, Sapphire, GaN(예를 들어, Freestanding GaN) 기판 등이 될 수 있다.The
상기 AIN층(110)은 단일 layer(또는 층)가 될 수도 있고, 온도가 다른 2 ~ 5개 layer로 성장될 수도 있다. The
AlN의 원료로는 TMAl이 사용될 수 있으며, N의 원료는 NH3가 사용될 수 있다. TMAl can be used as a raw material of AlN, and NH3 can be used as a raw material of N. [
일 실시예에 따르면, AlN 층(110, 또는 AlN 핵생성층)은 저온과 고온의 조합으로 사용될 수 있다. 즉, AlN 버퍼의 하부는 저온 성장으로 형성되고, AlN 버퍼의 상부는 고온 성장으로 형성되는 것일 수 있다(전술된 제 1 AlN층 및 제 2 AlN층 참조).According to one embodiment, the AlN layer (110, or AlN nucleation layer) can be used in combination of low temperature and high temperature. That is, the lower portion of the AlN buffer may be formed by the low-temperature growth, and the upper portion of the AlN buffer may be formed by the high-temperature growth (see the first AlN layer and the second AlN layer described above).
상기 AlN층(110)의 형성에 있어서 결정 성장 방법에는 유기금속 박막성장 장비(MOCVD)가 이용될 수 있으며, 원료는 트리메틸갈륨(TMGa), 트리메틸알루미늄(TMAl), 암모니아(NH3)가 사용되고, 고온의 환경에서 합성이 되어 에피로 성장 됨에 의해 III-V족 박막이 형성될 수 있다. 준비된 기판에 따라 GaN 성장을 위한 통상적인 방법의 핵생성 층이 성장될 수 있다.(TMGa), trimethyl aluminum (TMAl), and ammonia (NH3) are used as a raw material, and a high temperature III-V thin film can be formed by being synthesized in the environment of the electron transporting layer and growing into an epitaxial layer. The nucleation layer of the conventional method for GaN growth can be grown according to the prepared substrate.
다음으로, 상기 AlN층(110) 상에 AlGaN 버퍼층(120)을 형성시킬 수 있다(도 6b)Next, an
일 실시예에 따르면, 상기 AIN층(110) 위에는 단일 혹은 2~5개의 다른 Al 조성을 갖는 AlGaN 버퍼층(120)이 성장될 수 있다. 상기 AlN층(110) 및 상기 AlGaN 버퍼층(120) 각각의 Al 조성은 1~70%까지 순차적 혹은 단일 층으로 성장되며, 각각의 두께는 0.1 ~ 3.0um 범위로 성장될 수 있다.According to one embodiment, an
상기 AlGaN 버퍼층(120)은 하층부에는 Al 조성이 높은 층에서부터 상층 부에는 Al 조성이 낮은 층까지 연속적인 graded 또는 계단식의 graded buffer 구조로 이루어질 수 있다.The
즉, AlGaN 버퍼층의 Al 조성은 AlxGa1 - xN(0≤x≤1)으로 표현될 수 있고, 상기 Al의 조성은 연속적이고, 점층적으로 감소되거나 계단식(또는 단계식)으로 점층적으로 감소되는 것일 수 있다(도 3 내지 도 4 함께 참조).That is, the Al composition of the AlGaN buffer layer may be represented by Al x Ga 1 - x N (0 ? X ? 1), and the composition of Al is continuous, gradually decreased, or stepwise (or stepwise) (See Figures 3 to 4).
다음으로, 상기 AlGaN 버퍼층(120) 상에 초격자층(120)을 형성시킬 수 있다(도 6c). Next, a
구체적으로, 상기 초격자층(130)은, 서로 다른 2개의 제 1 박막층(131) 및 제 2 박막층(132)이 적층된 초격자 박막층(133)이 복수개 적층되어 형성되는 것일 수 있다.Specifically, the
다른 말로 표현하면, 상기 초격자층(130)은 서로 다른 2개의 박막층인 제 1 박막층(131) 및 제 2 박막층(132)가 교번하여 적층되어 형성되는 것일 수 있다.In other words, the
상기 초격자 박막층(133)은 다양한 물질로 이루어질 수 있다. 예를 들어, 상기 초격자 박막층(133)은, AlN/GaN 및 AlGaN/GaN 초격자 구조 중 적어도 하나로 이루어질 수 있다.The superlattice
즉, 일 실시예에 따르면, 상기 제 1 박막층(131)은, AlN 또는 AlGaN로 이루어지고, 상기 제 2 박막층(132)은, GaN으로 이루어지는 것일 수 있다.That is, according to one embodiment, the first
또한, 이는 서로 다른 2개의 박막층(131, 132) 각각이 AlN/GaN 또는 AlGaN/GaN 중 적어도 하나의 조합으로 이루어진 것을 의미할 수 있다. 이외에도 다양한 물질로 상기 초격자 박막층(133)이 이루어질 수 있음이 본 기술분야의 당업자에게 자명하다.Further, this may mean that the two different thin film layers 131 and 132 are each formed of a combination of AlN / GaN or AlGaN / GaN. It is apparent to those skilled in the art that the superlattice
또한, 일 실시예에 따르면, 상기 제 1 박막층(131)의 두께는, 1nm ~ 20nm인 것일 수 있다.Also, according to one embodiment, the thickness of the first
또한, 일 실시예에 따르면, 상기 제 2 박막층(132)의 두께는, 10nm ~ 70nm인 것일 수 있다.In addition, according to one embodiment, the thickness of the second
또한, 일 실시예에 따르면, 상기 초격자층(130) 내에서 적층되는 초격자 박막층(133)의 개수는, 60 ~120인 것일 수 있다.Also, according to one embodiment, the number of superlattice thin film layers 133 stacked in the
즉, 상기 초격자층(130)은, 60 ~ 120 개의 초격자 박막층(133)을 포함하는 것일 수 있다. 다른 의미로는, 상기 초격자층(130)은 60 ~ 120 페어(pair)의 상기 서로 다른 2개의 박막층(131, 132)을 구비하는 것일 수 있다. 또 다른 의미로는, 상기 초격자층(130)은 상기 서로 다른 2개의 박막층(131. 132)이 119 ~ 239 회 교번하여 적층되어 형성되는 것일 수 있다.That is, the
상기 초격자층(130)에서, AlGaN의 Al 조성비는 50%~99%로 성장될 수 있으며, AlN와 GaN 혹은 AlGaN과 GaN의 초격자(Super-Lattice)층(130)의 총 두께는 0.3 ~ 4.0um로 성장될 수 있다.In the
상기 초격자층(130)은 다양한 방식(또는 방법)으로 형성될 수 있다. 예를 들어, 상기 초격자층(130)은 질화물 반도체 결정을 선택적으로 성장시키는 방법을 통하여 형성될 수 있는데, 유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE) 및 힐라이드 기상 성장법(HVPE) 중 적어도 하나를 근거로 형성되는 것일 수 있다. 다만, 상기 초격자층(130)의 결정성을 고려하면, 디바이스 제작에는 MOCVD법이 사용되는 것이 일반적일 수 있다.The
본 명세서에 개시된 일 실시예에 따르면, 상기 초격자 버퍼 구조(또는 초격자층, 130)는 semi-insulating 특성을 가지기 위해 특정 도펀트가 도핑될 수 있다.According to one embodiment disclosed herein, the superlattice buffer structure (or superlattice layer 130) may be doped with a specific dopant to have a semi-insulating property.
일 실시예에 따르면, 상기 특정 도펀트는 p형 도펀트일 수 있다. 예를 들어, 상기 p형 도펀트는 Mg, C 및 Fe 중 적어도 하나인 것일 수 있다.According to one embodiment, the specific dopant may be a p-type dopant. For example, the p-type dopant may be at least one of Mg, C, and Fe.
본 명세서에 개시된 일 실시예에 따르면, 상기 p형 도펀트의 농도는, 1e16/cm3 ~ 5e20/cm3인 것일 수 있다. 특히, 상기 p형 도펀트의 농도는, 3e17/cm3 ~ 1e20/cm3인 것일 수 있다.According to an embodiment disclosed herein, the concentration of the p-type dopant may be 1e 16 / cm 3 to 5e 20 / cm 3 . In particular, the concentration of the p-type dopant may be 3e 17 / cm 3 to 1e 20 / cm 3 .
또한, 일 실시예에 따르면, 상기 p형 도펀트의 농도는, 상기 초격자층(130)의 적층 방향으로 점층적으로 감소되는 것일 수 있다. 예를 들어, 상기 p형 도펀트의 농도는 연속적이고, 점층적으로 감소하는 것일 수 있다. 또한, 예를 들어, 상기 p형 도펀트의 농도는 계단식으로 점층적으로 감소되는 것일 수 있다.Also, according to one embodiment, the concentration of the p-type dopant may be gradually decreased in the stacking direction of the
다음으로, 상기 초격자층(130) 상에 GaN층(140)을 형성시킬 수 있다(도 6d).Next, a
상기 GaN층(140)을 이루는 GaN은 MOCVD법으로 불리는 유기 금속기상 성장법으로 제작하는 것이 일반적일 수 있다.GaN constituting the
이 경우, Ga의 원료인 TMGa, N의 원료인 NH3를 리액터 안에서 고온으로 합성시켜 상기 GaN층(140)이 에피 성장으로 형성될 수 있다.In this case, the
상기 GaN층(140)은 0.5um ~ 4.0um의 두께를 가질 수 있다. 특히, 상기 GaN층(140)의 두께는 1um ~ 3um인 것일 수 있다.The
여기서, 상기 GaN층(140)에는 semi-insulating한 특성을 만들어 주기 위해서 Fe, Mg 또는 Carbon이 도핑될 수 있다. 상기 GaN층(140) 또한 한가지의 온도로 성장되거나 2~5가지 연속적 혹은 불연속적인 온도로 성장될 수 있다. Here, the
다음으로, 상기 GaN층(140)을 성장시킨 후에는 이종접합 부분의 2DEG 층을 만들기 위한 활성층인 AlGaN 장벽층(150)을 10%~30% Al 조성비로 성장시키고, 상기 AlGaN 장벽층(150)의 일부 영역 상에 소스 전극(170), 드레인 전극(180) 및 게이트 전극(160)을 형성시킬 수 있으며, passivation을 위하여 상기 AlGaN 장벽층(150), 상기 소스 전극(170), 상기 드레인 전극(180) 및 상기 게이트 전극(160)의 일부 영역 상에 산화막층(190)을 형성시킬 수 있다(도 6e).Next, after the
상기 AlGaN 장벽층(150)의 두께는 5 nm ~ 50 nm일 수 있다. 특히, 상기 AlGaN 장벽층(150)의 두께는 10nm ~ 30nm인 것일 수 있다.The thickness of the
상기 AlGaN 장벽층(150)은 상기 GaN층(140)과의 격자 상수 차이로 인한 piezo-polarization등으로 2DEG를 형성해주는 층으로써 Al 조성과 두께에 따라서 2DEG density가 결정될 수 있다. The
소스 전극(170), 드레인 전극(180) 및 게이트 전극(160)의 증착은 오믹 전극을 E-beam을 이용하여 이루어질 수 있다.Deposition of the
본 명세서에 개시된 일 실시예에 따르면, 순차적으로 적층된 AlN 층(또는 AlN 핵생성층), AlGaN 버퍼층 및 초격자층 구조를 통해 개선된 임계전압 특성 및 누설 전류 특성을 가지는 반도체 소자 및 그 제조방법을 제공한다.According to an embodiment disclosed herein, a semiconductor device having improved threshold voltage characteristics and leakage current characteristics through sequentially stacked AlN layers (or AlN nucleation layers), AlGaN buffer layers, and superlattice layer structures, and a method of manufacturing the same .
특히, 본 명세서에 개시된 일 실시예에 따르면, 순차적으로 적층된 AlN 층(또는 AlN 핵생성층), AlGaN 버퍼층 및 초격자층 구조를 통해 기존 버퍼 구조(또는 버퍼층) 또는 버퍼 조합에 비해 구성된 버퍼층 보다 뛰어난 임계전압 특성 및 누설 전류 특성을 가지는 반도체 소자 및 그 제조방법을 제공할 수 있는 이점이 있다.In particular, according to one embodiment disclosed herein, a buffer layer (or a buffer layer) or a buffer layer constructed in comparison with a buffer combination through an AlN layer (or AlN nucleation layer) sequentially stacked, an AlGaN buffer layer and a superlattice layer structure There is an advantage that a semiconductor device having excellent threshold voltage characteristics and leakage current characteristics and a manufacturing method thereof can be provided.
구체적으로, 본 명세서에 개시된 반도체 소자에 따르면, 순차적으로 적층된 AlN 층(또는 AlN 핵생성층), AlGaN 버퍼층 및 초격자층 구조를 가지는 반도체 소자 및 그 제조방법을 제공함으로써, HFET 동작 시에 발생하는 leakage current가 줄어들며, AlGaN 보다 더 낮은 열팽창 계수로 갖는 AlN 층의 삽입으로 Cooling down시에 Crack이 발생하는 확률을 줄어드는 장점이 있을 수 있다.Specifically, according to the semiconductor device disclosed in the present specification, by providing a semiconductor device having a sequentially stacked AlN layer (or AlN nucleation layer), an AlGaN buffer layer, and a superlattice layer structure, and a manufacturing method thereof, Leakage current is reduced and insertion of AlN layer with lower thermal expansion coefficient than AlGaN may be advantageous in reducing the probability of cracking during cooling down.
본 발명의 범위는 본 명세서에 개시된 실시 예들로 한정되지 아니하고, 본 발명은 본 발명의 사상 및 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있다.The scope of the present invention is not limited to the embodiments disclosed herein, and the present invention can be modified, changed, or improved in various forms within the scope of the present invention and the claims.
100: 반도체 소자 101: 기판
110: AlN층 120: AlGaN 버퍼층
130: 초격자층 140: GaN층
150: AlGaN 장벽층 100: semiconductor device 101: substrate
110: AlN layer 120: AlGaN buffer layer
130: superlattice layer 140: GaN layer
150: AlGaN barrier layer
Claims (32)
상기 AlN 층 상에 형성되는 AlGaN 버퍼층;
상기 AlGaN 버퍼층 상에 형성되는 초격자층;
상기 초격자층에 형성되는 GaN 층; 및
상기 GaN 층 상에 형성되는 AlGaN 장벽층을 포함하는 것을 특징으로 하는 반도체 소자.AlN layer;
An AlGaN buffer layer formed on the AlN layer;
A superlattice layer formed on the AlGaN buffer layer;
A GaN layer formed on the superlattice layer; And
And an AlGaN barrier layer formed on the GaN layer.
서로 다른 온도로 성장된 AlN으로 이루어진 복수의 층을 포함하는 것을 특징으로 하는 반도체 소자.The method of claim 1, wherein the AlN layer
And a plurality of layers of AlN grown at different temperatures.
2 ~ 5인 것인 반도체 소자.3. The method according to claim 2, wherein the number of the plurality of layers made of AlN grown at the different temperatures,
2 < / RTI >
저온으로 성장된 제 1 AlN층; 및
상기 제 1 AlN층 상에 형성되고, 고온으로 성장된 제 2 AlN층을 포함하는 것인 반도체 소자.The method of claim 1, wherein the AlN layer
A first AlN layer grown at a low temperature; And
And a second AlN layer formed on the first AlN layer and grown at a high temperature.
Al의 조성이 서로 다른 AlGaN으로 이루어진 복수의 층을 포함하는 것인 반도체 소자.The method of claim 1, wherein the AlGaN buffer layer comprises:
And a plurality of layers made of AlGaN having different compositions of Al.
2 ~ 5인 것인 반도체 소자.6. The method according to claim 5, wherein the number of the plurality of layers made of AlGaN,
2 < / RTI >
1% ~ 70%인 것인 반도체 소자.The method according to claim 1, wherein the Al composition of at least one of the AlN layer and the AlGaN buffer layer,
1% to 70%.
적층 방향으로 점층적으로 감소되는 것인 반도체 소자.The method according to claim 1, wherein the Al composition of at least one of the AlN layer and the AlGaN buffer layer,
And is gradually decreased in the stacking direction.
0.1um ~ 3.0 um인 것인 반도체 소자.The method as claimed in claim 1, wherein the thickness of at least one of the AlN layer and the AlGaN buffer layer,
0.1 um to 3.0 um.
0.3um ~ 4.0 um인 것인 반도체 소자.The method of claim 1, wherein the thickness of the superlattice layer
0.3 um to 4.0 um.
서로 다른 2개의 제 1 박막층 및 제 2 박막층이 적층된 초격자 박막층이 복수개 적층되어 형성되는 것인 반도체 소자.The method of claim 1, wherein the superlattice layer
Wherein a plurality of superlattice thin film layers in which two different first thin film layers and second thin film layers are stacked is formed.
AlN 또는 AlGaN로 이루어지고,
상기 제 2 박막층은,
GaN으로 이루어지는 것인 반도체 소자.14. The method according to claim 13, wherein the first thin film layer
AlN or AlGaN,
The second thin film layer
GaN.
50% ~ 99%인 것인 반도체 소자.13. The method of claim 12, wherein the composition of Al contained in the first thin film layer
50% to 99%.
1nm ~ 20nm인 것인 반도체 소자.The method according to claim 12, wherein the thickness of the first thin film layer
1 nm to 20 nm.
10nm ~ 70nm인 것인 반도체 소자.13. The method according to claim 12, wherein the thickness of the second thin film layer
And is 10 nm to 70 nm.
60 ~ 120인 것인 반도체 소자.13. The method of claim 12, wherein the number of the superlattice thin film layers
Lt; RTI ID = 0.0 > 60 < / RTI >
p형 도펀트로 도핑되는 것을 특징으로 하는 반도체 소자.The method of claim 1, wherein the superlattice layer
and doped with a p-type dopant.
Mg, C 및 Fe 중 적어도 하나인 것인 반도체 소자.18. The method of claim 17, wherein the p-
Mg, C, and Fe.
1e16/cm3 ~ 5e20/cm3 인 것인 반도체 소자.18. The method of claim 17, wherein the concentration of the p-
1e 16 / cm 3 to 5e 20 / cm 3 .
상기 초격자층의 적층 방향으로 점층적으로 감소되는 것인 반도체 소자.18. The method of claim 17, wherein the concentration of the p-
And the thickness of the superlattice layer is gradually decreased in the stacking direction of the superlattice layer.
0.5um ~ 4.0um인 것인 반도체 소자.The GaN substrate according to claim 1,
0.5 um to 4.0 um.
Mg, C 및 Fe 중 적어도 하나의 도펀트로 도핑되는 것인 반도체 소자.The GaN substrate according to claim 1,
Mg, < / RTI > C and Fe.
1e16/cm3 ~ 5e20/cm3인 것인 반도체 소자.23. The method of claim 22, wherein the at least one dopant concentration is selected from the group consisting of:
1e 16 / cm 3 to 5e 20 / cm 3 .
서로 다른 온도로 성장된 GaN으로 이루어진 복수의 층을 포함하는 것을 특징으로 하는 반도체 소자.The GaN substrate according to claim 1,
And a plurality of layers made of GaN grown at different temperatures.
2 ~ 5인 것인 반도체 소자.25. The method of claim 24, wherein the number of the plurality of layers of GaN grown at different temperatures,
2 < / RTI >
10% ~ 30%인 것인 반도체 소자.2. The nitride semiconductor device according to claim 1, wherein the composition of Al in the AlGaN barrier layer is,
10% to 30%.
5nm ~ 50nm인 것인 반도체 소자.2. The method of claim 1, wherein the thickness of the AlGaN barrier layer
And is 5 nm to 50 nm.
기판 상에 형성되는 것인 반도체 소자.The method of claim 1, wherein the AlN layer
And is formed on a substrate.
Si, SiC, Sapphire 및 GaN 중 적어도 하나로 이루어지는 것인 반도체 소자.29. The method of claim 28,
Si, SiC, Sapphire, and GaN.
상기 AlGaN 장벽층의 일부 영역 상에 형성되는 소스 전극, 드레인 전극 및게이트 전극을 더 포함하는 것을 특징으로 하는 반도체 소자.The method according to claim 1,
Further comprising a source electrode, a drain electrode, and a gate electrode formed on a part of the AlGaN barrier layer.
상기 AlN층 상에 AlGaN 버퍼층을 형성시키는 단계;
상기 AlGaN 버퍼층 상에 초격자층을 형성시키는 단계;
상기 초격자층 상에 GaN층을 형성시키는 단계; 및
상기 GaN층 상에 AlGaN 장벽층을 형성시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.Forming an AlN layer on the substrate;
Forming an AlGaN buffer layer on the AlN layer;
Forming a superlattice layer on the AlGaN buffer layer;
Forming a GaN layer on the superlattice layer; And
And forming an AlGaN barrier layer on the GaN layer.
상기 AlN층, 상기 AlGaN 버퍼층, 상기 초격자층, 상기 GaN층 및 상기 AlGaN장벽층 중 적어도 하나는,
유기 금속 기상 성장법(MOCVD), 분자선 에피성장법(MBE), 힐라이드 기상 성장법(HVPE), PECVD (Plasma-enhanced chemical vapor deposition), 스퍼터링(Sputtering) 및 ALD(atomic layer deposition) 중 적어도 하나를 근거로 형성되는 것인 반도체 소자의 제조방법.32. The method of claim 31,
At least one of the AlN layer, the AlGaN buffer layer, the superlattice layer, the GaN layer, and the AlGaN barrier layer,
At least one of metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), helium vapor deposition (HVPE), plasma enhanced chemical vapor deposition (PECVD), sputtering, and atomic layer deposition Wherein the semiconductor device is formed on the basis of a predetermined pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130060568A KR102091516B1 (en) | 2013-05-28 | 2013-05-28 | Nitride semiconductor and method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020130060568A KR102091516B1 (en) | 2013-05-28 | 2013-05-28 | Nitride semiconductor and method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20140139890A true KR20140139890A (en) | 2014-12-08 |
KR102091516B1 KR102091516B1 (en) | 2020-03-20 |
Family
ID=52457992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020130060568A KR102091516B1 (en) | 2013-05-28 | 2013-05-28 | Nitride semiconductor and method thereof |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR102091516B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108695385A (en) * | 2018-07-17 | 2018-10-23 | 中山市华南理工大学现代产业技术研究院 | A kind of GaN base radio-frequency devices epitaxial structure and its manufacturing method based on Si substrates |
KR20230093937A (en) * | 2021-12-20 | 2023-06-27 | 웨이브로드 주식회사 | Method of manufacturing a non emitting iii-nitride semiconductor stacked structure |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070014711A (en) * | 2005-07-29 | 2007-02-01 | 엘지전자 주식회사 | Manufacturing process of nitride substrate and nitride substrate by the process |
JP2008205117A (en) * | 2007-02-19 | 2008-09-04 | Sanken Electric Co Ltd | Semiconductor wafer, semiconductor element, and manufacturing method |
KR20110084709A (en) * | 2010-01-18 | 2011-07-26 | 삼성엘이디 주식회사 | Nitride-based heterojunction field-effect transistor and method for manufacturing the same |
JP2012009630A (en) * | 2010-06-24 | 2012-01-12 | Panasonic Corp | Nitride semiconductor device and method of manufacturing nitride semiconductor device |
JP2012033575A (en) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Ind Ltd | Semiconductor device |
JP2013070053A (en) * | 2011-09-21 | 2013-04-18 | Internatl Rectifier Corp | Group iii-v device structure having selectively reduced impurity concentration |
JP2013069772A (en) * | 2011-09-21 | 2013-04-18 | Sumitomo Electric Ind Ltd | Semiconductor device and semiconductor device manufacturing method |
-
2013
- 2013-05-28 KR KR1020130060568A patent/KR102091516B1/en active IP Right Grant
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070014711A (en) * | 2005-07-29 | 2007-02-01 | 엘지전자 주식회사 | Manufacturing process of nitride substrate and nitride substrate by the process |
JP2008205117A (en) * | 2007-02-19 | 2008-09-04 | Sanken Electric Co Ltd | Semiconductor wafer, semiconductor element, and manufacturing method |
KR20110084709A (en) * | 2010-01-18 | 2011-07-26 | 삼성엘이디 주식회사 | Nitride-based heterojunction field-effect transistor and method for manufacturing the same |
JP2012009630A (en) * | 2010-06-24 | 2012-01-12 | Panasonic Corp | Nitride semiconductor device and method of manufacturing nitride semiconductor device |
JP2012033575A (en) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Ind Ltd | Semiconductor device |
JP2013070053A (en) * | 2011-09-21 | 2013-04-18 | Internatl Rectifier Corp | Group iii-v device structure having selectively reduced impurity concentration |
JP2013069772A (en) * | 2011-09-21 | 2013-04-18 | Sumitomo Electric Ind Ltd | Semiconductor device and semiconductor device manufacturing method |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108695385A (en) * | 2018-07-17 | 2018-10-23 | 中山市华南理工大学现代产业技术研究院 | A kind of GaN base radio-frequency devices epitaxial structure and its manufacturing method based on Si substrates |
CN108695385B (en) * | 2018-07-17 | 2024-04-05 | 中山市华南理工大学现代产业技术研究院 | GaN-based radio frequency device epitaxial structure based on Si substrate and manufacturing method thereof |
KR20230093937A (en) * | 2021-12-20 | 2023-06-27 | 웨이브로드 주식회사 | Method of manufacturing a non emitting iii-nitride semiconductor stacked structure |
Also Published As
Publication number | Publication date |
---|---|
KR102091516B1 (en) | 2020-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10269903B2 (en) | Semiconductor structure having graded transition bodies | |
JP4530171B2 (en) | Semiconductor device | |
JP4179539B2 (en) | Compound semiconductor device and manufacturing method thereof | |
US7901994B2 (en) | Methods of manufacturing group III nitride semiconductor devices with silicon nitride layers | |
JP5634681B2 (en) | Semiconductor element | |
US8541817B2 (en) | Multilayer barrier III-nitride transistor for high voltage electronics | |
US9252220B2 (en) | Nitride semiconductor device and fabricating method thereof | |
KR20150091706A (en) | Nitride semiconductor and method thereof | |
US11430875B2 (en) | Method for manufacturing transistor | |
CN111406306A (en) | Method for manufacturing semiconductor device, and semiconductor device | |
US20150357182A1 (en) | Fabrication of III-Nitride Power Semiconductor Device | |
KR20150091705A (en) | Nitride semiconductor and method thereof | |
KR102077674B1 (en) | Nitride semiconductor and method thereof | |
KR102111459B1 (en) | Nitride semiconductor and method thereof | |
US9276103B2 (en) | Nitride semiconductor and fabricating method thereof | |
JP5746927B2 (en) | Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate | |
KR102091516B1 (en) | Nitride semiconductor and method thereof | |
KR102067597B1 (en) | Nitride semiconductor and method thereof | |
KR102111458B1 (en) | Nitride semiconductor and method thereof | |
KR20150091703A (en) | Nitride semiconductor and method thereof | |
JP5711320B2 (en) | Nitride semiconductor device and manufacturing method thereof | |
KR20150091704A (en) | Nitride semiconductor and method thereof | |
KR20140131167A (en) | Nitride semiconductor and method thereof | |
US11646357B2 (en) | Method for preparing a p-type semiconductor structure, enhancement mode device and method for manufacturing the same | |
KR102080744B1 (en) | Nitride semiconductor and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant |