KR20140136282A - Ｘｐｓ를 이용하여 반도체 제조 공정을 모니터링하는 방법 - Google Patents

Ｘｐｓ를 이용하여 반도체 제조 공정을 모니터링하는 방법 Download PDF

Info

Publication number
KR20140136282A
KR20140136282A KR1020130056623A KR20130056623A KR20140136282A KR 20140136282 A KR20140136282 A KR 20140136282A KR 1020130056623 A KR1020130056623 A KR 1020130056623A KR 20130056623 A KR20130056623 A KR 20130056623A KR 20140136282 A KR20140136282 A KR 20140136282A
Authority
KR
South Korea
Prior art keywords
pattern
photoelectrons
wafer
sacrificial
barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020130056623A
Other languages
English (en)
Inventor
임춘식
김덕용
송상호
송철기
이호열
진수복
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130056623A priority Critical patent/KR20140136282A/ko
Priority to US14/196,184 priority patent/US20140342477A1/en
Publication of KR20140136282A publication Critical patent/KR20140136282A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)

Abstract

기판 상에 배리어 패턴을 형성하고, 상기 배리어 패턴 상에 희생 패턴을 형성하고, 상기 배리어 패턴의 표면을 노출시키기 위하여 상기 희생 패턴을 제거하고, 상기 희생 패턴이 제거된 상기 배리어 패턴 또는 희생 패턴의 표면 상에 X-ray를 조사하여 광전자들을 발생시키고, 및 상기 광전자들을 수집, 분석하여 상기 배리어 패턴 또는 희생 패턴 상에 존재하는 물질을 추론하는 것을 포함하는 반도체 제조 공정을 모니터링하는 방법이 설명된다

Description

ＸＰＳ를 이용하여 반도체 제조 공정을 모니터링하는 방법{Method of monitoring a semiconductor fabricating process using an XPS analyzing}
본 발명은 XPS(X-ray Photoelectron Spectroscopy)를 이용하여 반도체 제조 공정을 모니터링하는 방법에 관한 것이다.
일반적으로 반도체 제조 공정을 모니터링하기 위하여 빛을 이용한 광학적 검사 방법과 전자빔을 이용한 전자빔 검사 방법이 수행되었다. 광학적 검사 방법은 분해능의 한계때문에 정밀하게 반도체 제조 공정을 모니터링하기 어렵고, 전자빔 검사 방법은 모든 종류의 결함에 대한 분석이 가능한 것이 아니고, 시료가 에칭되므로 트렌치 등이 형성된 곳에 대한 검사가 어렵다.
특허문헌 1: 한국 등록 특허 제 10-591460호 (맵핑을 통한 반도체 웨이퍼의 표면 분석 방법)
본 발명이 해결하고자 하는 과제는, XPS를 이용하여 반도체 제조 공정을 모니터링하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 과제는 인라인에서 웨이퍼를 파괴하지 않고 반도체 제조 공정을 모니터링하는 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다양한 과제들은 이상에서 언급한 과제들에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당 업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상의 일 실시예에 의한 반도체 제조 공정을 모니터링하는 방법은 기판 상에 배리어 패턴을 형성하고, 상기 배리어 패턴 상에 희생 패턴을 형성하고, 상기 배리어 패턴의 표면을 노출시키기 위하여 상기 희생 패턴을 제거하고, 상기 희생 패턴이 제거된 상기 배리어 패턴 또는 희생 패턴의 표면 상에 X-ray를 조사하여 광전자들을 발생시키고, 및 상기 광전자들을 수집, 분석하여 상기 배리어 패턴 또는 희생 패턴 상에 존재하는 물질을 추론하는 것을 포함할 수 있다.
상기 희생 패턴은 실리콘을 포함하고, 상기 배리어 패턴은 전이 금속을 포함하고, 및 상기 배리어 패턴 상에 존재하는 물질은 F- 및 할로겐화 금속 중 적어도 어느 하나 이상을 포함할 수 있다.
상기 전이 금속은 Ti를 포함하고, 및 상기 할로겐화 금속은 Ti-F를 포함할 수 있다.
상기 광전자들을 분석하는 것은 상기 할로겐화 물질의 할로겐 원소의 1s 오비탈의 광전자들의 인텐시티를 측정하는 것을 포함할 수 있다.
상기 배리어 패턴 상에 존재하는 상기 물질이 상기 F- 만을 포함하는 경우, 상기 배리어 패턴의 상기 표면이 노출되지 않은 것으로 판단될 수 있다.
상기 배리어 패턴 상에 존재하는 상기 물질이 상기 F- 및 상기 Ti-F 화합물을 포함하는 경우, 상기 배리어 패턴의 상기 표면이 노출된 것으로 판단될 수 있다.
상기 광전자들을 분석하는 것은 수집된 광전자들의 인텐시티 스펙트럼을 얻고, 및 상기 인텐시티 스펙트럼을 상기 광전자들의 결합 에너지에 따라 분리하는 것을 포함할 수 있다.
상기 결합 에너지는 상기 배리어 패턴 또는 희생 패턴 상에 존재하는 물질의 1s 오비탈의 결합 에너지일 수 있다.
상기 반도체 제조 공정을 모니터링하는 방법은 상기 배리어 패턴을 형성하기 전에, 상기 기판 상에 버퍼 절연 패턴을 형성하고, 및 상기 버퍼 절연 패턴 상에 게이트 절연 패턴을 형성하는 것을 더 포함할 수 있다.
상기 버퍼 절연 패턴은 산화된 실리콘(oxidized silicon)을 포함하고, 및 상기 게이트 절연 패턴은 금속 산화물을 포함할 수 있다.
상기 반도체 제조 공정을 모니터링하는 방법은 상기 희생 패턴을 형성한 후, 상기 버퍼 절연 패턴, 상기 게이트 절연 패턴, 상기 배리어 패턴, 상기 희생 패턴의 측면들 및 상기 희생 패턴의 상면을 덮는 게이트 스페이스를 형성하고, 및 상기 희생 패턴의 상면을 덮는 상기 게이트 스페이서를 제거하여 상기 희생 패턴의 상면을 노출시키는 것을 더 포함할 수 있다.
상기 게이트 스페이서는 실리콘 질화물을 포함하고, 및 상기 게이트 스페이서를 제거하는 것은 CMP 공정을 수행하는 것을 포함할 수 있다.
본 발명의 기술적 사상에 의한 반도체 제조 공정을 모니터링하는 방법은 챔버, 상기 챔버의 내부에 배치된 스테이지, 상기 챔버의 상부에 배치된 카메라, X-ray 소스, 및 광전자 디텍터를 포함하는 공정 시스템을 준비하고, 상기 스테이지 상에 웨이퍼를 도입하되, 상기 웨이퍼의 표면 상에는 할로겐화 물질이 존재하고, 상기 X-ray 소스를 이용하여 상기 스테이지 상의 상기 웨이퍼의 상기 표면 상에 X-ray를 조사하고, 상기 웨이퍼의 상기 표면 상의 상기 할로겐화 물질에서 발생한 광전자들을 상기 광전자 디텍터를 이용하여 수집하고, 및 상기 수집된 상기 광전자들을 할로겐 원소의 1s 오비탈의 결합 에너지에 따라 분석하여 상기 웨이퍼의 상기 표면 상에 존재하는 물질을 추론하는 것을 포함할 수 있다.
상기 웨이퍼의 상기 표면 상에 상기 X-ray를 조사하는 것은, 상기 스테이지를 이동시키며 상기 웨이퍼의 상기 표면을 스캔하는 것을 포함할 수 있다.
기타, 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 기술적 사상에 의한 XPS를 이용하여 반도체 제조 공정을 모니터링하는 방법은 광학적 모니터링 방법 또는 전자빔 모니터링 방법보다 우수한 분해능을 가지므로 정밀한 모니터링 결과를 제공할 수 있다.
본 발명의 기술적 사상에 의한 XPS를 이용하여 반도체 제조 공정을 모니터링하는 방법은 광학적 모니터링 방법 또는 전자빔 모니터링 방법에서는 검출이 불가능한 non-particle성 불량 상태에 대한 모니터링을 할 수 있다.
본 발명의 기술적 사상에 의한 XPS를 이용하여 반도체 제조 공정을 모니터링하는 방법은 공정 상태에 따른 웨이퍼 맵을 제공할 수 있다.
본 발명의 기술적 사상에 의한 XPS를 이용하여 반도체 제조 공정을 모니터링하는 방법은 시료의 표면의 화학 결합 상태에 대한 정보를 제공하므로 다양한 종류의 물질의 존재에 대한 모니터링 및 정교한 분석 결과를 제공할 수 있다.
기타, 언급되지 않은 본 발명의 기술적 사상의 효과들은 상세한 설명 내에서 언급될 것이다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 공정 시스템을 개념적으로 도시한 도면이다.
도 2a 내지 2i는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 제조 공정을 설명하는 개략적인 종단면도들이다.
도 3a는 본 발명의 기술적 사상에 의하여 웨이퍼(W)의 표면을 검사하는 것을 개념적으로 도시한 도면이다.
도 3b는 본 발명의 기술적 사상에 의하여 웨이퍼(W)의 표면을 검사한 결과를 도시한 웨이퍼 맵(Mw)을 도시한 것이다.
도 4a 내지 4d는 웨이퍼의 표면으로부터 발생하여 수집, 분석된 광전자들의 스펙트럼을 보여주는 그래프들이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 명세서에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)', 및/또는 '포함하는(comprising)'은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
공간적으로 상대적인 용어인 '아래(below)', '아래(beneath)', '하부(lower)', '위(above)', '상부(upper)', 등은 도면에 도시되어 있는 바와 같이 하나의 소자 또는 구성 요소들과 다른 소자 또는 구성 요소들과의 상관관계를 용이하게 기술하기 위해 사용될 수 있다. 공간적으로 상대적인 용어는 도면에 도시되어있는 방향에 더하여 사용시 또는 동작시 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 들면 도면에 도시되어 있는 소자의 서로 다른 방향을 포함하는 용어로 이해되어야 한다. 예를 드면, 도면에 도시되어 있는 소자를 뒤집을 경우, 다른 소자의 '아래(below)' 또는 '아래(beneath)'로 기술된 소자는 다른 소자의 '위(above)'에 놓여질 수 있다. 따라서 예시적인 용어인 '아래'는 아래와 위의 방향을 모두 포함할 수 있다. 소자는 다른 방향으로 배향될 수 있고, 이에 따라 공간적으로 상대적인 용어들은 배향에 따라 해석될 수 있다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
명세서 전문에 걸쳐 동일 참조 부호는 동일하거나 유사한 구성 요소를 지칭할 수 있다. 따라서, 동일한 참조 부호 또는 유사한 참조 부호들은 해당 도면에서 언급 또는 설명되지 않았더라도, 다른 도면을 참조하여 설명될 수 있다. 또한, 참조 부호가 표시되지 않았더라도, 다른 도면들을 참조하여 설명될 수 있다.
도 1은 본 발명의 기술적 사상의 일 실시예에 의한 공정 시스템(10)을 개념적으로 도시한 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 의한 공정 시스템(10)은 챔버(20), 챔버(20)의 내부에 배치된 스테이지(30), 챔버(20)의 상부에 배치된 카메라(40), X-ray 소스(50), 및 광전자 디텍터(60)를 포함할 수 있다. 공정 시스템(10)은 분석부(70) 및 표시부(80)를 더 포함할 수 있다. 챔버(20)는 진공 상태를 유지할 수 있는 밀폐형 원통형 바디를 가질 수 있다. 스테이지(30)는 웨이퍼(W)가 놓일 수 있도록 평평한 상면을 가질 수 있다. 스테이지(30)는 수평적으로 이동할 수 있다. 예를 들어, 카메라(40)가 수평적 X-방향 및 X-방향과 직교하는 수평적 Y-방향으로 이동할 수 있다. 카메라(40)는 웨이퍼(W)의 광학적 이미지를 획득하거나, 웨이퍼(W)의 위치 정보 및 얼라인먼트를 위한 정보를 제공할 수 있다. X-ray 소스(50)는 웨이퍼(W) 상으로 X-ray를 조사할 수 있다. X-ray 소스(50)는 X-ray를 스팟(spot) 및/또는 샷(shot) 형태로 웨이퍼(W)의 상면으로 조사할 수 있다. X-ray가 조사된 웨이퍼(W)의 표면에서 광전자(photoelectrons)가 발생할 수 있다. 광전자는 광전자 디텍터(60)에 수집될 수 있다. 수집된 광전자는 분석부(70)에 의해 분석될 수 있다. 분석부(70)는 웨이퍼(W)의 영역 별로 광전자의 인텐시티를 정성적 및 정량적으로 분석하여 웨이퍼 맵 또는 그래프를 제공할 수 있다. 분석부(70)는 컴퓨터 또는 서버 등, 마이크로프로세서를 포함할 수 있다. 표시부(80)는 모니터를 포함할 수 있다. 표시부(80)는 웨이퍼 맵, 광전자 인텐시티 스펙트럼, 및 그래프 등을 시각적으로 표시할 수 있다.
도 2a 내지 2i는 본 발명의 기술적 사상의 일 실시예에 의한 반도체 제조 공정을 설명하는 개략적인 종단면도들이다.
도 2a를 참조하면, 본 발명의 일 실시예에 의한 반도체 제조 공정은 기판(100) 상에 버퍼 절연층(210a), 게이트 절연층(220a), 배리어 층(230a), 희생층(240a), 및 희생 마스크 층(250a)을 순차적으로 형성하고, 희생 마스크 층(250a) 상에 패터닝 마스크 패턴(MP)을 형성하는 것을 포함할 수 있다.
기판(100)은 벌크 실리콘 웨이퍼, SOI (silicon-on-insulator) 웨이퍼, 또는 화합물 반도체 웨이퍼를 포함할 수 있다.
버퍼 절연층(210a)은 산화된 실리콘 층 또는 실리콘 산화물 층을 포함할 수 있다. 예를 들어, 버퍼 절연층(210a)은 기판(100)의 표면을 산화시키거나, 기판(100)의 표면 상에 실리콘 산화물을 증착함으로써 형성될 수 있다.
게이트 절연층(220a)은 버퍼 절연층(210a)보다 높은 유전율 또는 높은 일 함수를 가질 수 있다. 예를 들어, 게이트 절연층(210)은 하프늄 산화물(HfO2), 란탄산화물(La2O3), 알루미늄 산화물(Al2O3), 또는 기타 금속 산화물을 증착하는 공정을 수행하여 형성될 수 있다.
배리어 층(230a)은 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN), 바나듐(V), 크롬(Cr), 마그네슘(Mg), 철(Fe), 코발트(Co), 니켈(Ni), 구리(Cu), 아연(Zn), 기타 전이 금속들, 기타 난반응성 금속들(refractory metals), 그 합금들, 또는 그 금속 화합물들 중 하나 이상을 포함할 수 있다.
희생층(240a)은 비정질 또는 다결정 실리콘을 증착하는 공정을 수행하여 형성될 수 있다.
희생 마스크 층(250a)은 희생층(240a)과 식각 선택비를 갖는 물질을 포함할 수 있다. 희생 마스크 층(250a)은 실리콘 질화물처럼 희생층(240a)의 식각 마스크로 이용될 수 있는 물질을 증착하는 공정을 수행하여 형성될 수 있다.
패터닝 마스크 패턴(MP)은 포토리소그래피 공정을 수행하여 형성된 포토레지스트를 포함할 수 있다.
도 2b를 참조하면, 상기 방법은 패터닝 마스크 패턴(MP)을 식각 마스크로 이용하여 희생 마스크 층(250a), 희생층(240a), 배리어 층(230a), 게이트 절연층(220a), 및 버퍼 절연층(210a)을 순차적으로 식각하여, 버퍼 절연 패턴(210), 게이트 절연 패턴(220), 배리어 패턴(230), 희생 패턴(240), 및 희생 마스크 패턴(250)을 형성하는 것을 포함할 수 있다. 이후, 패터닝 마스크 패턴(MP)은 제거될 수 있다.
도 2c를 참조하면, 상기 방법은 전면적으로 스페이서 물질층을 증착하고 에치-백 공정을 수행하여 버퍼 절연 패턴(210), 게이트 절연 패턴(220), 배리어 패턴(230), 희생 패턴(240), 및 희생 마스크 패턴(250)을 덮는 게이트 스페이서(260)를 형성하여 예비 게이트 구조(200p)를 형성하는 것을 포함할 수 있다. 예를 들어, 게이트 스페이서(260)는 실리콘 질화물을 포함할 수 있다.
도 2d를 참조하면, 상기 방법은 예비 게이트 구조(200p)를 덮는 층간 절연층(300)을 형성하는 것을 포함할 수 있다. 층간 절연층(300)은 실리콘 산화물을 포함할 수 있다.
도 2e를 참조하면, 상기 방법은 층간 절연층(300) 및 예비 게이트 구조(200p)의 상부를 평탄화하는 공정을 수행하여 희생 패턴(240)의 상면을 노출시키는 것을 포함할 수 있다. 예를 들어, 평탄화 공정은 층간 절연층(300)의 상부, 게이트 스페이서(260)의 상부, 및 희생 마스크 패턴(250)을 평탄화 및 제거하는 것을 포함할 수 있다.
도 2f를 참조하면, 상기 방법은 희생 패턴(240)을 제거하여 전극 공간(S)을 형성하는 것을 포함할 수 있다. 희생 패턴(240)을 제거하는 것은 예를 들어, SF6, CF4, CHF3, CCl4 같은 플로린(F-) 또는 클로린(Cl-)을 포함하는 할로겐화(halide) 가스들을 이용하여 건식 식각 공정을 수행하고 및/또는 HF를 포함하는 케미칼을 이용하여 습식 식각 공정을 수행하는 것을 포함할 수 있다.
도 2g를 참조하면, 상기 방법은 배리어 패턴(230)의 표면을 XPS(X-ray Photoelectron Spectroscopy) 분석 공정을 이용하여 검사 및 분석하는 것을 포함할 수 있다. 예를 들어, 검사 공정은, 도 1을 더 참조하여, X-ray 소스(50)를 이용하여 배리어 패턴(230)의 표면 상에 X-ray(Ix)를 조사하고, 및 배리어 패턴(230)의 표면으로부터 발생한 광전자들(Pe)을 광전자 디텍터(60)를 이용하여 디텍팅하는 것을 포함할 수 있다.
광전자들(Pe)은 배리어 패턴(230)의 표면 상에 존재하는 물질들의 결합 에너지에 관한 정보를 제공할 수 있다. 예를 들어, 광전자들(Pe)은 할로겐 원소의 1s 오비탈의 결합 에너지를 가질 수 있다.
할로겐 원소가 독자적으로 존재하는 경우(희생 패턴(240)의 표면 또는 배리어 패턴(230)의 표면에 물리적 흡착(physi-sorption)을 이루는 경우)의 1s 오비탈의 결합 에너지, 와 배리어 패턴(230)이 포함하는 물질과 결합하는 경우의 1s 오비탈의 결합 에너지(배리어 패턴(230)의 표면에 화학적 흡착(chemi-sorption)을 이루는 경우)는 화학적 천이(chemical shift)의 발생 여부에 따라 서로 다르다. 따라서, 광전자들(Pe)의 1s 오비탈의 결합 에너지에 따른 도즈(dose) 또는 인텐시티를 측정하면 배리어 패턴(230)의 표면 상에 존재하는 물질들의 종류 및 양이 추론될 수 있다.
구체적으로, 희생 패턴(240)이 실리콘(Si)을 포함하고, 배리어 패턴(230)이 티타늄(Ti)을 포함하는 경우, 배리어 패턴(230)의 표면 상에는 F- 및 Ti-F 화합물 중의 어느 하나 또는 두 가지 물질 모두가 존재할 수 있다. 따라서, 광전자들(Pe)은 플로린(F-)의 1s 오비탈의 결합 에너지 및 Ti-F 화합물의 플로린(F)의 1s 오비탈의 결합 에너지 중의 어느 하나 또는 두 결합 에너지 모두를 가질 수 있다. 따라서, 광전자들(Pe)의 1s 오비탈의 결합 에너지에 따른 도즈 또는 인텐시티를 분석하면 배리어 패턴(230) 상에 존재하는 F- 양 및 Ti-F 화합물의 양이 모두 측정될 수 있다. 보다 상세한 것은 도 4a 내지 4d를 참조하여 설명될 것이다.
도 2h를 참조하면, 상기 방법은 전극 공간(S) 내에 게이트 전극(270)을 형성하여 게이트 구조(200)를 형성하는 것을 포함할 수 있다. 게이트 전극(270)을 형성하는 것은 전극 공간(S) 및 층간 절연층(300) 상에 금속층을 형성하고, 금속층과 게이트 스페이서(260)의 최상단 높이가 같아지도록 CMP 공정 같은 평탄화 공정을 수행하여 금속층을 전극 공간(S) 내에 국한(confined)시키는 것을 포함할 수 있다.
도 2i를 참조하면, 상기 방법은 게이트 전극(270) 및 층간 절연층(300) 상에 캡핑 절연층(400) 및 스토퍼 층(500)을 형성하는 것을 포함할 수 있다. 캡핑 절연층(400)은 실리콘 산화물을 증착하는 공정을 수행하여 형성될 수 있고, 스토퍼 층(500)은 실리콘 질화물을 증착하는 공정을 수행하여 형성될 수 있다.
도 3a는 본 발명의 기술적 사상에 의하여 웨이퍼(W)의 표면을 검사하는 것을 개념적으로 도시한 도면이다. 도 3a를 참조하면, 상기 방법은 X-ray 소스(50)를 이용하여 웨이퍼(W)의 표면을 단 방향 또는 양 방향으로 스캐닝하는 것을 포함할 수 있다. 상기 스캐닝하는 것은 도 1을 더 참조하여, 스테이지(30)가 X-방향 및 Y-방향으로 이동하는 것을 포함할 수 있다.
도 3b는 본 발명의 기술적 사상에 의하여 웨이퍼(W)의 표면을 검사한 결과를 도시한 웨이퍼 맵(Mw)을 도시한 것이다. 도 3b를 참조하면, 웨이퍼 맵(Mw)은 웨이퍼(W)의 표면 상에 존재하는 물질들의 특성에 따라 다양한 광전자 분석 스펙트럼을 보인다. 예를 들어, 웨이퍼 맵(Mw)은 웨이퍼(W)의 표면 상에 존재하는 할로겐화 물질들의 종류 및 비율에 따라 다양한 스펙트럼을 보인다. 따라서, 웨이퍼 맵(Mw)은 공정들이 웨이퍼(W)의 다양한 영역 별로 받는 영향, 불량 요인, 및 트렌드 등에 관한 정보를 제공할 수 있다.
도 4a 내지 4d는 두 가지 물질들이 주목할만한 양으로 웨이퍼(W)의 표면 상에 존재하는 경우, 수집, 분석된 광전자 스펙트럼을 보여주는 그래프들이다. X-축은 웨이퍼(W)의 표면 상에 존재하는 물질들의 광전자들의 결합 에너지들이고 Y-축은 수집된 광전자들의 인텐시티들이다. 예를 들어, 그래프들은 X-ray를 웨이퍼(W)의 표면 상에 조사하고, 웨이퍼(W)의 표면 상에 존재하는 화합물 또는 할로겐 이온의 할로겐 원소의 1s 오비탈(orbital)의 결합 에너지 정보를 가진 광전자들의 인텐시티들을 의미할 수 있다. "주목할만한 양"은 적어도 500E3Cts/sec 이상을 의미할 수 있다. 도 4b 및 4d는 각각 도 4a 및 4c,에서 백그라운드를 제거한 것이다. 예를 들어, 500E3Cts/sec를 0(zero)로 가정하고, 그 미만의 인텐시티를 제거한 것이다. 따라서, 500E3Cts/sec보다 높은 주목할만한 광전자들의 스펙트럼을 보여준다.
도 4a 및 4b를 참조하면, 약 688eV의 결합 에너지를 갖는 물질들로부터 발생한 광전자들을 피크로 갖는 인텐시티 그래프만을 가질 수 있다. 따라서, 도 2g를 더 참조하여, 웨이퍼(W)의 표면 또는 배리어 패턴(230)의 표면 상에 F- 이온 만이 존재한다는 것이 추론될 수 있다. F- 이온 만이 존재한다는 사실로부터 배리어 패턴(230)의 표면에 희생 패턴(240)이 아직 남아 있는 것으로 추론될 수 있다. 도 4a를 참조하면, 본 발명의 일 실시예에 의하여 수집, 분석된 광전자 스펙트럼은 가우시안 분포 형태의 그래프를 가질 수 있다.
도 4b를 참조하면, 본 발명의 일 실시예에 의하여 수집, 분석된 광전자 스펙트럼은 약 688eV의 결합 에너지를 갖는 광전자들의 수를 피크로 갖는 인텐시티(intensity) 그래프만을 가질 수 있다. 따라서, 도 2g를 참조하여 웨이퍼(W)의 표면 또는 희생 패턴(240)의 표면 상에 F- 이온 만이 존재한다는 것을 추론할 수 있다.
도 4c를 참조하면, 본 발명의 일 실시예에 의하여 수집, 분석된 광전자 스펙트럼은 가우시안 분포 형태를 가질 수 있다. 예를 들어, 약 688eV의 결합 에너지를 가진 물질들에서 발생한 광전자들이 수집될 수 있다. 약 686eV의 결합 에너지를 가진 물질들에서 발생한 광전자들이 수집될 수 있다.
도 4d를 참조하면, 본 발명의 일 실시예에 의하여 수집, 분석된 광전자 스펙트럼은 약 688eV의 결합 에너지를 갖는 광전자들의 수를 피크로 갖는 제1 인텐시티(intensity) 그래프(G1)와 약 686eV의 결합 에너지를 갖는 광전자들의 수를 피크로 갖는 제2 인텐시티 그래프(G2)가 분석, 분리 또는 추출될 수 있다. 제1 인텐시티 그래프(G1)의 피크가 약 230E3Cts/sec(cts= counts) 이고, 제2 인텐시티 그래프(G2)의 피크가 약 150E3Cts/sec이므로, 웨이퍼(W)의 표면 상에 688eV의 결합 에너지를 갖는 물질이 686eV의 결합 에너지를 갖는 물질보다 약 1.5배 이상 존재한다는 것이 추론될 수 있다.
도 2g를 더 참조하여, 배리터 패턴(230)이 노출된 웨이퍼(W)의 표면 상에 X-ray를 조사하면, 웨이퍼(W)의 표면으로부터 다양한 결합 에너지를 가진 광전자들이 발생할 수 있다. 예를 들어, 할로겐 이온의 물질과 배리어 패턴(230)의 물질을 포함하는 할로겐화 물질로부터 각각 광전자들이 발생될 수 있다. 예를 들어 할로겐 이온이 F-를 포함하고, F-이온의 1s 오비탈의 결합에너지를 약 688eV라 하면, 도 4d의 제1 인텐시티 그래프(G1)는 웨이퍼(W)의 표면 또는 배리어 패턴(230)의 표면 상에 존재하는 F- 이온을 정량 및 정성적으로 분석한 결과를 제공할 수 있다. 또한, 예를 들어, 배리어 패턴(230)이 티타늄(Ti)를 포함하고, Ti-F 결합을 가진 금속화합물에서의 F 원자의 1s 오비탈의 결합 에너지를 약 686eV라 하면, 도 4d의 제2 인텐시티 그래프(G2)는 웨이퍼(W)의 표면 또는 배리어 패턴(230)의 표면 상에 존재하는 Ti-F 금속 화합물을 정량적 및 정성적으로 분석한 결과를 제공할 수 있다. 도 4c 및 도 2g의 그래프를 다시 참조하면, 배리어 패턴(230)의 표면에 F- 이온(물리적 흡착) 및 Ti-F 화합물이 모두 존재하므로 희생 패턴(240)이 완전히 제거되었다는 것이 추론될 수 있다.
도 4a 내지 4d를 다시 참조하여, 배리어 패턴(230) 상에 F- 이온만이 존재하는 경우, 희생 패턴(240)을 제거하는 공정이 충분히 수행되지 못한 것으로 판정될 수 있고, 배리어 패턴(230) 상에 F- 이온 및 Ti-F 결합물이 모두 존재하는 경우, 희생 패턴(240)을 제거하는 공정이 충분히 수행되었거나 과잉 수행된 것으로 판정될 수 있다. 희생 패턴(240)을 제거하는 공정의 적절한 공정 조건은 도 4a 내지 4d를 모두 고려하여 도출될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시 예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10: 공정 모니터링 시스템 20: 챔버
30: 스테이지 40: 카메라
50: X-ray 소스 60: X-ray 디텍터
70: 분석부 80: 표시부
W: 웨이퍼 WM: 웨이퍼 맵
100: 기판
200: 게이트 구조 200p: 예비 게이트 구조
210a: 버퍼 절연층 210: 버퍼 절연 패턴
220a: 게이트 절연층 220: 게이트 절연 패턴
230a: 배리어 층 230: 배리어 패턴
240a: 희생층 240: 희생 패턴
250a: 희생 마스크 층 250: 희생 마스크 패턴
260: 게이트 스페이서 270: 게이트 전극
300: 층간 절연층 400: 캡핑 절연층
500: 스토퍼 층
MP: 패터닝 마스크 패턴 S: 전극 공간

Claims (10)

  1. 기판 상에 배리어 패턴을 형성하고,
    상기 배리어 패턴 상에 희생 패턴을 형성하고,
    상기 배리어 패턴의 표면을 노출시키기 위하여 상기 희생 패턴을 제거하고,
    상기 희생 패턴이 제거된 상기 배리어 패턴 또는 희생 패턴의 표면 상에 X-ray를 조사하여 광전자들을 발생시키고, 및
    상기 광전자들을 수집, 분석하여 상기 배리어 패턴 또는 희생 패턴 상에 존재하는 물질을 추론하는 것을 포함하는 반도체 제조 공정을 모니터링하는 방법.
  2. 제1항에 있어서,
    상기 희생 패턴은 실리콘을 포함하고,
    상기 배리어 패턴은 전이 금속을 포함하고, 및
    상기 배리어 패턴 또는 희생 패턴 상에 존재하는 물질은 F- 및 할로겐화 금속 중 적어도 어느 하나 이상을 포함하는 반도체 제조 공정을 모니터링하는 방법.
  3. 제2항에 있어서,
    상기 전이 금속은 Ti를 포함하고, 및 상기 할로겐화 금속은 Ti-F를 포함하는 반도체 제조 공정을 모니터링하는 방법.
  4. 제3항에 있어서,
    상기 광전자들을 분석하는 것은 상기 할로겐화 물질의 할로겐 원소의 1s 오비탈의 광전자들의 인텐시티를 측정하는 것을 포함하는 반도체 제조 공정을 모니터링하는 방법.
  5. 제1항에 있어서,
    상기 광전자들을 분석하는 것은 수집된 광전자들의 인텐시티 스펙트럼을 얻고, 및
    상기 인텐시티 스펙트럼을 상기 광전자들의 결합 에너지에 따라 분리하는 것을 포함하는 반도체 제조 공정을 모니터링하는 방법.
  6. 제5항에 있어서,
    상기 결합 에너지는 상기 배리어 패턴 또는 희생 패턴 상에 존재하는 물질의 1s 오비탈의 결합 에너지인 반도체 제조 공정을 모니터링하는 방법.
  7. 제1항에 있어서,
    상기 배리어 패턴을 형성하기 전에,
    상기 기판 상에 버퍼 절연 패턴을 형성하고, 및
    상기 버퍼 절연 패턴 상에 게이트 절연 패턴을 형성하는 것을 더 포함하는 반도체 제조 공정을 모니터링하는 방법.
  8. 제7항에 있어서,
    상기 희생 패턴을 형성한 후,
    상기 버퍼 절연 패턴, 상기 게이트 절연 패턴, 상기 배리어 패턴, 상기 희생 패턴의 측면들 및 상기 희생 패턴의 상면을 덮는 게이트 스페이스를 형성하고, 및
    상기 희생 패턴의 상면을 덮는 상기 게이트 스페이서를 제거하여 상기 희생 패턴의 상면을 노출시키는 것을 더 포함하는 반도체 제조 공정을 모니터링하는 방법.
  9. 챔버, 상기 챔버의 내부에 배치된 스테이지, 상기 챔버의 상부에 배치된 카메라, X-ray 소스, 및 광전자 디텍터를 포함하는 공정 시스템을 준비하고,
    상기 스테이지 상에 웨이퍼를 도입하되, 상기 웨이퍼의 표면 상에는 할로겐화 물질이 존재하고,
    상기 X-ray 소스를 이용하여 상기 스테이지 상의 상기 웨이퍼의 상기 표면 상에 X-ray를 조사하고,
    상기 웨이퍼의 상기 표면 상의 상기 할로겐화 물질에서 발생한 광전자들을 상기 광전자 디텍터를 이용하여 수집하고, 및
    상기 수집된 상기 광전자들을 할로겐 원소의 1s 오비탈의 결합 에너지에 따라 분석하여 상기 웨이퍼의 상기 표면 상에 존재하는 물질을 추론하는 것을 포함하는 반도체 공정을 모니터링하는 방법.
  10. 제9항에 있어서,
    상기 웨이퍼의 상기 표면 상에 상기 X-ray를 조사하는 것은,
    상기 스테이지를 이동시키며 상기 웨이퍼의 상기 표면을 스캔하는 것을 포함하는 반도체 제조 공정을 모니터링하는 방법.
KR1020130056623A 2013-05-20 2013-05-20 Ｘｐｓ를 이용하여 반도체 제조 공정을 모니터링하는 방법 Withdrawn KR20140136282A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130056623A KR20140136282A (ko) 2013-05-20 2013-05-20 Ｘｐｓ를 이용하여 반도체 제조 공정을 모니터링하는 방법
US14/196,184 US20140342477A1 (en) 2013-05-20 2014-03-04 Method of monitoring semiconductor fabrication process using xps

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130056623A KR20140136282A (ko) 2013-05-20 2013-05-20 Ｘｐｓ를 이용하여 반도체 제조 공정을 모니터링하는 방법

Publications (1)

Publication Number Publication Date
KR20140136282A true KR20140136282A (ko) 2014-11-28

Family

ID=51896084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130056623A Withdrawn KR20140136282A (ko) 2013-05-20 2013-05-20 Ｘｐｓ를 이용하여 반도체 제조 공정을 모니터링하는 방법

Country Status (2)

Country Link
US (1) US20140342477A1 (ko)
KR (1) KR20140136282A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1068094A (ja) * 1996-06-13 1998-03-10 Samsung Electron Co Ltd 遷移金属薄膜用蝕刻ガス混合物およびこれを用いた遷移金属薄膜の蝕刻方法
JP3011173B2 (ja) * 1998-01-27 2000-02-21 日本電気株式会社 半導体装置のホール開口検査方法とそのための装置
JPWO2009131022A1 (ja) * 2008-04-23 2011-08-18 株式会社アルバック 分析方法
JP4902716B2 (ja) * 2008-11-20 2012-03-21 株式会社日立国際電気 不揮発性半導体記憶装置およびその製造方法
DE102009043328B4 (de) * 2009-09-30 2017-07-20 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellung von Halbleiterwiderständen in einem Halbleiterbauelement mit Metallgatestrukturen durch Erhöhen der Ätzwiderstandsfähigkeit der Widerstände

Also Published As

Publication number Publication date
US20140342477A1 (en) 2014-11-20

Similar Documents

Publication Publication Date Title
JP4738610B2 (ja) 基板表面の汚染評価方法及び汚染評価装置と半導体装置の製造方法
US7531796B2 (en) Focused ion beam apparatus and sample section forming and thin-piece sample preparing methods
KR101242246B1 (ko) 웨이퍼 오염 측정장치 및 웨이퍼의 오염 측정 방법
JP7520501B2 (ja) 半導体素子の分析システム及び方法
TW200814218A (en) Electron induced chemical etching for device level diagnosis
JP2013190403A (ja) 不純物分析装置及び方法
US7112288B2 (en) Methods for inspection sample preparation
US8389415B2 (en) Profiling solid state samples
US20140253137A1 (en) Test pattern design for semiconductor devices and method of utilizing thereof
US5989919A (en) Method for analyzing contamination within hole in semiconductor device
KR20140136282A (ko) Ｘｐｓ를 이용하여 반도체 제조 공정을 모니터링하는 방법
TWI621840B (zh) 針狀試片、其製備方法以及其分析方法
CN104568533B (zh) Tem分析样品的制备方法
Buhrer Application of vapor phase decomposition/total reflection X-ray fluorescence in the silicon semiconductor manufacturing environment
TWI641064B (zh) 分析試片及其製備方法與材料分析的方法
JP2011038887A (ja) 試料、試料作製方法及び試料作製装置
EP1542006B1 (en) Impurity measuring method for GE substrates
EP4308899B1 (en) Porous silicon-based sampling device for analyte concentration and for detection by spectrometry or chromatography
RU2535228C1 (ru) Способ определения длительности времени плазмохимического травления поверхности полупроводниковых пластин для субмикронных технологий
JP4232457B2 (ja) シリコン基板表面に存在する表面酸化膜中の金属不純物分析方法
JP2004301623A (ja) 蛍光ｘ線分析用標準試料およびその製造方法
TWI292601B (en) Defect inspection device and inspecting method thereof
Childs et al. Analysis of submicron defects using an SEM-Auger defect review tool
Danel et al. A global evaluation of stripping efficiency by TD-GCMS
JP2014092424A (ja) 断面解析装置及び断面解析方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000