KR20140132068A - 발광 소자 패키지 - Google Patents

발광 소자 패키지 Download PDF

Info

Publication number
KR20140132068A
KR20140132068A KR1020130051082A KR20130051082A KR20140132068A KR 20140132068 A KR20140132068 A KR 20140132068A KR 1020130051082 A KR1020130051082 A KR 1020130051082A KR 20130051082 A KR20130051082 A KR 20130051082A KR 20140132068 A KR20140132068 A KR 20140132068A
Authority
KR
South Korea
Prior art keywords
recesses
light emitting
electrode
recess
electrode layers
Prior art date
Application number
KR1020130051082A
Other languages
English (en)
Other versions
KR102031967B1 (ko
Inventor
최병균
서재원
추성호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020130051082A priority Critical patent/KR102031967B1/ko
Priority to EP14166559.6A priority patent/EP2806471B1/en
Priority to US14/267,358 priority patent/US9172004B2/en
Publication of KR20140132068A publication Critical patent/KR20140132068A/ko
Application granted granted Critical
Publication of KR102031967B1 publication Critical patent/KR102031967B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

발광 소자 패키지는 몸체에 배치된 제1 및 제2 리세스와, 제1 및 제2 리세스에 배치된 제1 및 제2 전극층과, 제1 및 제2 전극층 상에 배치된 발광 소자과, 발광 소자 아래에 배치되고, 제1 및 제2 리세스에 형성된 제1 및 제2 범프를 포함한다.

Description

발광 소자 패키지{Light emitting device package}
실시예는 발광 소자 패키지에 관한 것이다.
발광 소자 및 발광 소자 패키지에 대한 연구가 활발하게 진행 중이다.
발광 소자는 예컨대 반도체 물질로 형성되어 전기 에너지를 빛으로 변환하여 주는 반도체 발광 소자 또는 반도체 발광 다이오드이다.
발광 소자는 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경친화성의 장점을 가진다. 이에 기존의 광원을 반도체 발광 소자로 대체하기 위한 많은 연구가 진행되고 있다.
발광 소자는 실내외에서 사용되는 각종 램프, 액정표시장치의 백라이트 유닛, 전광판과 같은 표시 소자, 가로등과 같은 조명 소자로서 사용이 증가되고 있는 추세이다.
실시예는 발광 소자의 고정성을 향상시킬 수 있는 발광 소자 패키지를 제공한다.
실시예는 발광 소자의 기울어짐을 방지할 수 있는 발광 소자 패키지를 제공한다.
실시예는 페이스트에 기인한 오버 커버(over cover)로 인한 발광 소자의 성능 저하를 방지할 수 있는 발광 소자 패키지를 제공한다.
실시예는 방열 성능을 향상시킬 수 있는 발광 소자 패키지를 제공한다.
실시예에 따르면, 발광 소자 패키지는, 캐비티를 포함하는 몸체; 상기 몸체에 배치된 제1 및 제2 리세스; 상기 제1 및 제2 리세스에 배치된 제1 및 제2 전극층; 상기 제1 및 제2 전극층 상에 배치된 발광 소자; 및 상기 발광 소자 아래에 배치되고, 상기 제1 및 제2 리세스 내에 고정된 제1 및 제2 범프를 포함한다.
실시예에 따르면, 발광 소자 패키지는, 기판; 상기 기판에 배치된 제1 및 제2 리세스; 상기 제1 및 제2 리세스에 배치된 제1 및 제2 전극층- 상기 제1 및 제2 전극층은 상기 기판의 제1 및 제2 리세스에 대응하는 제1 및 제2 리세스를 포함함; 상기 제1 및 제2 전극층 상에 배치된 발광 소자; 상기 발광 소자 아래에 배치되고, 상기 제1 및 제2 전극층의 제1 및 제2 리세스에 형성된 제1 및 제2 범프; 및 상기 제1 및 제2 전극층 상에 배치되고 상기 제1 및 제2 범프가 통과될 수 있는 개구를 갖는 보호층을 포함한다.
실시예는 솔더 페이스트를 냉각하기 전에, 발광 소자의 평형 상태를 유지하여 주어 발광 소자의 기울어짐을 방지하여 줄 수 있다.
실시예는 발광 소자의 제1 및 제2 범프에 의해 몸체의 제1 및 제2 리세스 내에 채워진 솔더 페이스트가 캐비티로 나오지 못하게 되므로, 솔더 페이스트에 기인한 오버 커버(over cover)로 인한 발광 소자의 성능 저하를 방지할 수 있다.
실시예는 제1 및 제2 범프와 솔더 페이스트의 접촉 면적을 극대화하여 발광 소자의 열이 제1 및 제2 범프 및 솔더 페이스트 그리고 제1 및 제2 전극층을 통해 외부로 방출되므로, 발광 소자의 방열 성능을 방열 성능을 향상시킬 수 있다.
도 1은 제1 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 2는 도 1의 발광 소자를 도시한 단면도이다.
도 3은 도 1의 몸체를 도시한 단면도이다.
도 4는 도 1의 전극층이 구비된 몸체를 도시한 단면도이다.
도 5는 제2 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 6은 제3 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 7은 도 6의 요철을 도시한 단면도이다.
도 8은 제4 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 9는 도 8의 몸체를 도시한 단면도이다.
도 10은 도 8의 전극층이 구비된 몸체를 도시한 단면도이다.
도 11은 제5 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 12는 도 11의 전극층을 도시한 단면도이다.
도 13은 제6 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 14는 도 13의 몸체를 도시한 단면도이다.
도 15는 도 13의 전극층이 구비된 몸체를 도시한 단면도이다.
도 16은 제7 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 17은 도 16의 몸체를 도시한 단면도이다.
도 18은 도 16의 전극층이 구비된 몸체를 도시한 단면도이다.
도 19는 제8 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 20은 도 19의 몸체를 도시한 단면도이다.
도 21은 도 19의 전극층이 구비된 몸체를 도시한 단면도이다.
발명에 따른 실시 예의 설명에 있어서, 각 구성 요소의 " 상(위) 또는 하(아래)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)는 두개의 구성 요소들이 서로 직접 접촉되거나 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 배치되어 형성되는 것을 모두 포함한다. 또한 “상(위) 또는 하(아래)”으로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 제1 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
도 1을 참조하면, 제1 실시예에 따른 발광 소자 패키지는 몸체(20), 제1 및 제2 전극층(22, 24), 발광 소자(10) 및 몰딩 부재(30)를 포함할 수 있다.
상기 몸체(20)는 상기 발광 소자(10)를 지지하는 역할을 하고 상기 발광 소자(10)와 전기적으로 연결될 수 있다. 이를 위해, 상기 몸체(20)에는 상기 제1 및 제2 전극층(22, 24)이 형성될 수 있다.
상기 몸체(20)는 지지 강도가 우수하고 방열 성능이 우수한 재질로 형성될 있지만, 이에 대해서는 한정하지 않는다. 예컨대, 상기 몸체(20)는 실리콘 재질, 합성수지 재질, 세라믹 재질 또는 금속 재질을 포함하여 형성될 수 있다.
상기 몸체(20)의 상부 영역에는 경사면을 갖고 하부 방향으로 움푹 들어간 캐비티(25)가 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 캐비티(25)는 경사진 경사면과 평평한 바닥면을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극층(22, 24)은 서로 전기적으로 분리되며 서로 공간적으로 이격될 수 있다.
상기 제1 및 제2 전극층(22, 24)은 상기 몸체(20)를 관통하여 형성될 수 있다. 즉, 상기 제1 및 제2 전극층(22, 24)은 상기 몸체(20)의 배면에 형성되는 한편 상기 몸체(20)를 수직으로 관통하여 형성될 수 있다. 또는 상기 제1 및 제2 전극층(22, 24)은 상기 몸체(20)의 측면 상에 형성되는 한편 상기 몸체(20)를 수평으로 관통하여 형성될 수 있다.
제1 실시예의 상기 제1 및 제2 전극층(22, 24)은 전자에 해당하지만, 제1 실시예에는 이에 한정하지 않는다. 상기 제1 및 제2 전극층(22, 24)은 전기 전도도가 우수하며 내 부식성이 강한 금속 재질, 예컨대 Cu, Al, Cr, Pt, Ni, Ti, Au, W로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극층(22, 24)이 위치된 상태에서 몰딩 주입 공정을 이용하여 몸체(20)를 형성하는 재질을 주입하여 경화시켜 몸체(20)를 형성함으로써, 상기 제1 및 제2 전극층(22, 24)이 상기 몸체(20)에 고정될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극층(22, 24)은 단일층 또는 다중층을 포함할 수 있지만, 이에 대해서는 한정하지 안는다.
도 3에 도시한 바와 같이, 상기 몸체(20)는 제1 및 제2 리세스(114, 116)를 포함하는 상부 영역 및 상기 제1 및 제2 리세스(114, 116)와 공간적으로 연결되는 제1 및 제2 홀(110, 112)을 포함하는 하부 영역을 포함할 수 있다.
상기 제1 및 제2 리세스(114, 116)는 캐비티(25)의 바닥면으로부터 하부 방향으로 움푹 들어간 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 리세스(114, 116)는 옆에서 보았을 때 사각 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 즉, 상기 제1 및 제2 리세스(114, 116)는 구 형상이나 요철 형상을 가질 수도 있다.
상기 제1 및 제2 리세스(114, 116)는 상기 발광 소자(10)를 고정시켜 주는 역할을 할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 홀(110)은 상기 제1 리세스(114)로부터 상기 몸체(20)를 관통하여 상기 몸체(20)의 배면까지 형성되고, 상기 제2 홀(112)은 상기 제2 리세스(116)로부터 상기 몸체(20)를 관통하여 상기 몸체(20)의 배면까지 형성될 수 있다.
상기 제1 리세스(114)의 직경은 상기 제1 홀(110)의 직경보다 클 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 리세스(116)의 직경은 상기 제2 홀(112)의 직경보다 클 수 있지만, 이에 대해서는 한정하지 않는다.
도 4에 도시한 바와 같이, 상기 제1 전극층(22)은 상기 제1 홀(110)에 형성되고, 상기 제2 전극층(24)은 상기 제2 홀(12)에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극층(22)은 상기 제1 리세스(114)에 의해 노출되도록 상기 제1 홀(110)에 형성되며 상기 몸체(20)의 배면의 제1 영역 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제2 전극층(24)은 상기 제2 리세스(116)에 의해 노출되도록 상기 제2 홀(112)에 형성되며 상기 몸체(20)의 배면의 제2 영역 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극층(22)으로부터 돌출되어 상기 제1 홀(110) 내에 형성된 제1 돌출부와 상기 제2 전극층(24)으로부터 돌출되어 상기 제2 홀(112) 내에 형성된 제2 돌출부가 포함될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제1 및 제2 돌출부 각각의 외측면은 상기 몸체(20)에 의해 둘러싸여질 수 있다.
상기 제1 및 제2 리세스(114, 116) 각각의 직경은 상기 몸체(20)를 관통하는 제1 및 제2 전극층(22, 24) 각각의 폭과 같거나 더 클 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 리세스(114, 116)는 서로 동일한 형상, 즉 동일한 깊이 또는 동일한 직경을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 리세스(114, 116) 내에는 솔더 페이스트(26, 28)(solder paste)가 채워질 수 있다. 상기 솔더 페이스트(26, 28)는 상기 제1 및 제2 전극층(22, 24)을 상기 발광 소자(10)에 고정시키는 역할을 할 수 있다. 따라서, 상기 제1 및 제2 리세스(114, 116)의 각 직경이 상기 제1 및 제2 전극층(22, 24)의 각 폭보다 크므로, 상기 제1 및 제2 리세스(114, 116) 내의 솔더 페이스트(26, 28)와 상기 제1 및 제2 전극층(22, 24) 간의 접촉 면적이 극대화되어 상기 발광 소자(10)가 보다 더 단단하게 몸체(20)에 고정될 수 있다.
도 2에 도시한 바와 같이, 상기 발광 소자(10)는 플립칩형(flip-chip type) 발광 소자일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자(10)는 성장 기판(1), 발광 구조물(8) 및 제1 및 제2 전극(14, 16)을 포함할 수 있다.
상기 성장 기판(1)은 상기 발광 구조물(8)을 성장시키는 한편 상기 발광 구조물(8)을 지지하는 역할을 하며, 발광 구조물(8)의 성장에 적합한 물질로 형성될 수 있다. 상기 성장 기판(1)은 상기 발광 구조물(8)의 격자 상수와 유사하고 열적 안정성을 갖는 재질로 형성될 수 있으며, 전도성 기판, 화합물 반도체 기판 및 절연성 기판 중 하나일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 성장 기판(1)은 사파이어(Al2O3), SiC, Si, GaAs, GaN, ZnO, GaP, InP 및 Ge로 이루어지는 그룹으로부터 선택된 적어도 하나로 형성될 수 있다.
상기 성장 기판(1)은 도전성을 갖도록 도펀트를 포함할 수도 있지만, 이에 대해서는 한정하지 않는다. 상기 도펀트를 포함하는 상기 성장 기판(1)은 전극층으로 사용될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자(10)는 도시되지 않았지만, 상기 성장 기판(1)과 상기 발광 구조물(8) 사이에 형성된 버퍼층(미도시)을 더 포함할 수 있다. 상기 버퍼층은 상기 성장 기판(1)과 상기 발광 구조물(8) 사이의 격자 상수 차이를 완호하여 줄 수 있다. 또한, 상기 버퍼층은 상기 성장 기판(1)의 물질이 상기 발광 구조물(8)로 확산되는 것을 방지하여 주거나, 상기 성장 기판(1)의 상면에 리세스(recess)와 같은 결함(melt-back) 현상을 방지하여 주거나, 응력을 제어하여 성장 기판(1)의 깨짐을 방지하여 줄 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 구조물(8)은 다수의 화합물 반도체층을 포함할 수 있다. 상기 발광 구조물(8)은 적어도 제1 도전형 반도체층(2), 활성층(4) 및 제2 도전형 반도체층(6)을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 버퍼층, 상기 제1 도전형 반도체층(2), 상기 활성층(4) 및 상기 제2 도전형 반도체층(6)은 II-VI족 또는 III-V족 화합물 반도체 재질, 즉 AlxInyGa(1-x-y)N(0<x<1, 0<y<1, 0<x+y<1)로 형성될 수 있다. 예컨대, 상기 버퍼층, 상기 제1 도전형 반도체층(2), 상기 활성층(4) 및 상기 제2 도전형 반도체층(6)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 및 AlInN로 이루어지는 그룹으로부터 선택된 적어도 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(2)은 n형 도펀트를 포함하는 n형 반도체층이고, 상기 제2 도전형 반도체층(6)은 p형 도펀트를 포함하는 p형 반도체층일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 n형 도펀트는 Si, Ge, Sn, Se 및 Te 중 적어도 하나를 포함하고, 상기 p형 도펀트는 Mg, Zn, Ca, Sr 및 Ba 중 적어도 하나를 포함하지만, 이에 대해서는 한정하지 않는다.
상기 제1 도전형 반도체층(2)은 제1 캐리어, 즉 전자를 생성하여 주고, 상기 제2 도전형 반도체층(6)은 제2 캐리어, 즉 정공을 생성하여 줄 수 있지만, 이에 대해서는 한정하지 않는다.
상기 활성층(4)은 상기 제1 및 제2 도전형 반도체층(2, 6) 사이에 형성되어, 상기 제1 도전형 반도체층(2)의 전자와 상기 제2 도전형 반도체층(6)의 정공의 재결합에 의해 상기 활성층(4)의 형성 물질에 따른 에너지 밴드갭(Energy Band Gap)에 상응하는 파장을 갖는 빛을 방출할 수 있다.
상기 활성층(4)은 다중 양자 우물 구조(MQW), 양자점 구조 또는 양자선 구조 중 어느 하나를 포함할 수 있다. 상기 활성층(4)은 우물층과 배리어층을 한 주기로 하여 우물층과 배리어층이 반복적으로 형성될 수 있다. 상기 우물층과 배리어층의 반복주기는 발광 소자(10)의 특성에 따라 변형 가능하므로, 이에 대해서는 한정하지 않는다.
상기 활성층(4)은 예를 들면, InGaN/GaN의 주기, InGaN/AlGaN의 주기, InGaN/InGaN의 주기 등으로 형성될 수 있다. 상기 배리어층의 밴드갭은 상기 우물층의 밴드갭보다 크게 형성될 수 있다.
상기 발광 소자(10)는 상기 제2 도전형 반도체층(6) 위, 즉 상기 제2 도전형 반도체층(6) 및 상기 제2 전극(16) 사이에 형성된 반사 전극층(12)을 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 전극층(12)은 상기 활성층(4)에서 생성된 광을 반사시켜 주는 한편, 상기 제2 도전형 반도체층(6)과 오믹 콘택을 형성하여 보다 원할하게 전원을 공급하여 주는 역할을 할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 반사 전극층(12)은 반사 특성이 우수한 반사 물질을 포함하는데, 예컨대 Ag, Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au 및 Hf로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 반사 전극층(12)은 활성층(4)에서 생성되어 하부 방향으로 진행된 광을 반사시켜 주는 역할을 하므로, 상기 반사 전극층(12)은 상기 제2 도전형 반도체층(6)의 사이즈와 동일한 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제2 전극(16)의 사이즈는 상기 반사 전극층(12)보다 적어도 작은 사이즈를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
만일 상기 반사 전극층(12)의 오믹 콘택 특성이 좋지 않을 경우, 상기 반사 전극층(12)과 상기 제2 도전형 반도체층(6) 사이에 오믹 콘택 특성이 우수한 투명 전극층이 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 투명 전극층은 광이 투과되는 투명한 도전 물질로 형성될 수 있다. 상기 투명한 도전 물질로는, ITO, IZO(In-ZnO), GZO(Ga-ZnO), AZO(Al-ZnO), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au 및 Ni/IrOx/Au/ITO로 이루어지는 그룹으로부터 선택된 적어도 하나가 포함될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극(14)은 상기 제1 도전형 반도체층(2)의 일부 영역 상에 형성되고, 상기 제2 전극(16)은 상기 제2 도전형 반도체층(6)의 일부 영역 상에 형성될 수 있다.
상기 제1 및 제2 전극(14, 16) 각각은 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 다층 구조를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극(14, 16)은 단일층 또는 다중층을 포함할 수 있다. 다중층의 최상층은 외부 전극과의 본딩을 위한 본딩 패드일 수 있지만, 이에 대해서는 한정하지 않는다.
도시되지 않았지만, 상기 제1 및 제2 전극(14, 16) 각각의 하부에 전류가 집중되는 것을 방지하기 위해 상기 제1 및 제2 전극(14, 16) 각각의 아래에 전류 차단층이 배치될 수 있다.
상기 제1 및 제2 전극(14, 16) 각각이 상기 제1 도전형 반도체층(2) 및 상기 반사 전극층(12)에 전원을 공급하기 위해 상기 제1 및 제2 전극(14, 16) 각각의 사이즈는 상기 전류 차단층의 사이즈보다 클 수 있다. 아울러, 상기 제1 전극(14)은 상기 제1 도전형 반도체층(2)에 전기적으로 연결되고, 상기 제2 전극(16)은 상기 반사 전극층(12)에 전기적으로 연결될 수 있다.
예컨대, 상기 제1 전극(14)은 상기 전류 차단층을 둘러싸며 상기 제1 전극(14)의 배면은 상기 제1 도전형 반도체층(2)에 접촉될 수 있다. 예컨대, 상기 제2 전극(16)은 상기 전류 차단층을 둘러싸며 상기 제2 전극(16)의 배면은 상기 반사 전극층(12)에 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자(10), 즉 플립칩형 발광 소자는 상기 제1 및 제2 전극(14, 16) 상에 제1 및 2 범프(18, 19)가 형성될 수 있다. 상기 제1 및 제2 범프(18, 19)는 구 형상, 타원 형상, 원통 형상 등과 같이 다양한 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 범프(18, 19) 각각은 상기 제1 및 제2 전극(14, 16)에 전기적으로 연결되는 한편 상기 제1 및 제2 전극(14, 16)과 다이 본딩을 이용하여 물리적으로 접합될 수 있다. 예컨대, 제1 및 제2 전극(14, 16)의 본딩 패드을 녹여 상기 제1 및 제2 범프(18, 19)의 접촉면이 상기 본딩 패드의 내부에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
이상에서 설명된 솔더 페이스트(26, 28) 및 상기 제1 및 제2 범프(18, 19)는 전기 전도도가 우수한 금속 물질, 예컨대 Al, Ti, Cr, Ni, Pt, Au, W, Cu 및 Mo으로 이루어지는 그룹으로부터 선택된 하나 또는 둘 이상의 합금일 수 있지만, 이에 대해서는 한정하지 않는다.
이상의 발광 소자(10)가 모듈 형태로 제작되어 상기 몸체(20) 상에 실장될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 몸체(20)의 제1 및 제2 리세스(114, 116)에 상기 솔더 페이스트(26, 28)를 채운 후, 도 2의 발광 소자(10)가 180도 뒤집은 다음 상기 몸체(20)의 제1 및 제2 리세스(114, 116) 위에 위치되도록 얼라인될 수 있다. 이어서, 상기 발광 소자(10)를 가압하여 상기 발광 소자(10)의 상기 제1 및 제2 범프(18, 19)가 상기 제1 및 제2 리세스(114, 116) 내로 위치되도록 한 후 상기 솔더 페이스트(26, 28)를 냉각시켜 경화시킨다. 이에 따라, 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)가 상기 제1 및 제2 리세스(114, 116) 내에 고정되므로, 상기 발광 소자(10)의 고정성이 향상될 수 있다.
상기 발광 소자(10)의 제1 및 제2 범프(18, 19)가 상기 제1 및 제2 리세스(114, 116) 내에 형성될 수 있다. 이러한 경우, 상기 제1 및 제2 전극(14, 16) 사이의 높이 차로 인해 상기 제1 및 제2 범프(18, 19) 사이 또한 높이 차를 가질 수 있다. 즉, 상기 제2 범프(19)의 배면은 상기 제1 범프(18)의 배면보다 더 낮게 위치될 수 있다.
상기 제2 범프(19)의 배면은 상기 제2 홀(112) 내에 형성된 제2 전극층(24)의 상면과 접촉할 수 있지만, 이에 대해서는 한정하지 않는다. 이에 반해, 상기 제1 범프(18)의 배면은 상기 제2 범프(19)의 배면보다 더 높게 위치되므로, 상기 제1 범프(18)의 배면은 상기 제1 홀(110) 내에 형성된 제1 전극층(22)의 상면과 접촉되지 않을 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 리세스((114) 내에서 상기 제1 범프(18)와 상기 제1 전극층(22) 사이에 솔더 페이스트(26, 28)가 형성되고, 상기 제2 리세스(116) 내에서 상기 제2 범프(19)와 상기 제2 전극층(24) 사이에 솔더 페이스트(26, 28)가 형성될 수 있다.
상기 제2 리세스(116) 내의 솔더 페이스트(26, 28)는 상기 제2 범프(19)가 상기 제2 리세스(116)의 바닥면 부근까지 위치됨에 따라, 상기 제2 리세스(116) 내로부터 빠져나와 상기 제2 범프(19)의 상부 영역 주변에 형성될 수 있다.
상기 냉각 공정을 수행하기 전에, 상기 발광 소자(10)의 기울어짐을 방지하기 위해 가압 수단(미도시)에 의해 상기 발광 소자(10)의 평형 상태가 유지될 수 있지만, 이에 대해서는 한정하지 않는다. 이와 같이, 상기 발광 소자(10)의 평형 상태가 유지된 상태에서 상기 발광 소자(10)가 고정되므로, 상기 발광 소자(10)의 기울어짐을 방지할 수 있다.
또한, 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)에 의해 상기 제1 및 제2 리세스(114, 116) 내에 채워진 솔더 페이스트(26, 28)가 상기 캐비티(25)로 나오지 못하게 되므로, 솔더 페이스트(26, 28)에 기인한 오버 커버(over cover)로 인한 발광 소자(10)의 성능 저하를 방지할 수 있다. 여기서, 발광 소자(10)의 성능 저하란 솔더 페이스트(26, 28)의 오버 커버로 인해 솔더 페이스트(26, 28)가 발광 구조물(8)의 둘레면에까지 형성됨에 따라 발광 구조물(8)의 전기적인 쇼트가 발생하거나 발광 구조물(8)의 광이 외부로 방출되지 못함에 따른 광 효율 저하 등을 의미할 수 있지만, 이에 대해서는 한정하지 않는다.
아울러, 상기 제1 및 제2 범프(18, 19)와 상기 솔더 페이스트(26, 28)의 접촉 면적을 극대화하여 발광 소자(10)의 열이 상기 제1 및 제2 범프(18, 19) 및 솔더 페이스트(26, 28) 그리고 제1 및 제2 전극층(22, 24)을 통해 외부로 방출되므로, 발광 소자(10)의 방열 성능을 방열 성능을 향상시킬 수 있다.
상기 몰딩 부재(30)는 상기 발광 소자(10)를 둘러싸도록 형성될 수 있다. 상기 몰딩 부재(30)는 상기 몸체(20)의 캐비티(25)에 형성될 수 있다.
상기 몰딩 부재(30)의 상면은 상기 몸체(20)의 상면과 동일하거나 상면보다 높거나 낮게 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 몰딩 부재(30)는 투과 특성, 방열 특성 및/또는 절연 특성이 우수한 재질로 형성될 수 있다. 예컨대, 상기 몰딩 부재(30)는 실리콘 재질이나 에폭시 재질로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 몰딩 부재(30)는 광의 파장의 변환할 수 있는 형광체를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 5는 제2 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
제2 실시예는 제1 및 제2 리세스(114, 116)의 내측면이 경사면을 갖는 것을 제외하고는 제1 실시예와 거의 유사하다. 제2 실시예에서 제1 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 5를 참조하면, 제2 실시예에 따른 발광 소자 패키지는 몸체(20), 제1 및 제2 전극층(22, 24), 발광 소자(10) 및 몰딩 부재(30)를 포함할 수 있다.
상기 몸체(20)의 캐비티(25)에 제1 및 제2 리세스(114, 116)가 형성될 수 있다. 제1 실시예(도 1)에서 제1 및 제2 리세스(114, 116) 각각의 내측면은 바닥면에 대해 수직인 수직면을 갖는데 반해, 제2 실시예(도 5)의 제1 및 제2 리세스(114, 116) 각각의 내측면은 바닥면에 대해 경사진 경사면을 가질 수 있다.
상기 제1 리세스(114)는 하부 영역의 직경보다 상부 영역의 직경이 더 클 수 있다. 상기 제2 리세스(116)는 하부 영역의 직경보다 상부 영역의 직경이 더 클 수 있다.
상기 발광 소자(10)는 플립칩형 발광 소자일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자(10)의 제1 및 제2 범프(18, 19)는 상기 제1 및 제2 리세스(114, 116) 내에 형성될 수 있다. 상기 제2 범프(19)는 상기 제2 전극층의 상면과 상기 제2 리세스(116)의 경사면과 접촉될 수 있다. 상기 제2 범프(19)의 하부 영역의 외측면과 상기 제2 전극층(24)의 상면 및 제2 리세스(116)의 내측면에 의해 형성된 공간에 솔더 페이스트(26, 28)가 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 범프(18)는 상기 1 리세스(114)의 경사면과 접촉되고, 상기 제1 전극층(22)의 상면으로부터 물리적으로 이격될 수 있다. 상기 제1 범프(18)와 상기 제1 전극층(22)의 상면 사이에 솔더 페이스트(26, 28)가 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 6은 제3 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
제3 실시예는 제1 및 제2 리세스(114, 116)의 내측면이 요철(120)을 갖는 것을 제외하고는 제1 실시예와 거의 유사하다. 제3 실시예에서 제1 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 6을 참조하면, 제3 실시예에 따른 발광 소자 패키지는 몸체(20), 제1 및 제2 전극층(22, 24), 발광 소자(10) 및 몰딩 부재(30)를 포함할 수 있다.
상기 몸체(20)의 캐비티(25)에 제1 및 제2 리세스(114, 116)가 형성될 수 있다.
도 7에 도시한 바와 같이, 상기 제1 및 제2 리세스(114, 116) 각각의 내측면은 요철(120)을 가질 수 있지만, 이에 대해서는 한정하지 한다. 상기 요철(120)은 오목 패턴(121)과 볼록 패턴을 포함할 수 있다. 상기 오목 패턴(121)은 상기 볼록 패턴을 기준으로 외측 방향으로 움푹 들어간 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다. 이와 반대로, 상기 볼록 패턴은 상기 오목 패턴(121)을 기준으로 내측 방향으로 움푹 들어간 형상을 가질 수 있지만, 이에 대해서는 한정하지 ?는다.
도시되지 않았지만, 상기 제1 및 제2 리세스(114, 116)에서 상기 제1 및 제2 전극층(22, 24)이 형성된 제1 및 제2 홀(110, 112)과 공간적으로 연결된 영역을 제외한 바닥면 또한 요철(120)을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 요철(120)은 'V'자 형상, 덴트(dent) 형상 또는 곡면 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 요철(120)의 오목 패턴(121)으로 솔더 페이스트(26, 28)가 채워질 수 있으므로, 상기 제1 및 제2 리세스(114, 116) 내의 솔더 페이스의 점유 면적을 극대화할 수 있어 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)에 의해 밀린 솔더 페이스트(26, 28)가 상기 오목 패턴(121)으로 채워지므로 상기 솔더 페이스트(26, 28)가 상기 제1 및 제2 범프(18, 19)를 경유하여 캐비티(25)로 빠져 나올 가능성이 적다. 따라서, 솔더 페이스트(26, 28)로 인한 오버 커버에 의한 발광 소자(10)의 성능 저하를 최소화할 수 있다.
도 8은 제4 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
제4 실시예는 제1 및 제2 리세스 각각의 내측면이 적어도 하나의 오목부(124)를 갖는 것을 제외하고는 제1 실시예와 거의 유사하다. 제4 실시예에서 제1 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
도 8을 참조하면, 제4 실시예에 따른 발광 소자 패키지는 몸체(20), 제1 및 제2 전극층(22, 24), 발광 소자(10) 및 몰딩 부재(30)를 포함할 수 있다.
도 9에 도시한 바와 같이, 상기 몸체(20)는 제1 및 제2 리세스(122)를 포함하는 상부 영역 및 상기 제1 및 제2 리세스(122)와 공간적으로 연결되는 제1 및 제2 홀(110, 112)을 포함하는 하부 영역을 포함할 수 있다.
상기 제1 및 제2 리세스(122) 중 적어도 하나의 내측면은 적어도 하나의 오목부(124)를 포함할 수 있다.
도 9에는 상기 오목부(124)가 제1 및 제2 리세스(122) 모두에 형성되는 것으로 도시되고 있지만, 이에 대해서는 한정하지 않는다.
상기 오목부(124) 각각은 상기 제1 및 제2 리세스(122) 각각의 내측면을 기준으로 외측 방향으로 오목한 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
도 9에 도시한 오목부(124)는 덴트(dent) 형상을 가지지만, 이에 대해서는 한정하지 않는다.
도 9에는 하나의 오목부(124)가 형성되고 있지만, 상기 제1 및 제2 리세스(122) 중 적어도 하나의 내측면에 다수의 오목부가 형성될 수도 있다.
상기 오목부(124)는 상기 제1 및 제2 리세스(122) 각각의 내측면의 둘레를 따라 폐루프 구조(closed loop)로 형성될 수 있다.
또는, 상기 오목부(124)는 상기 제1 및 제2 리세스(122) 각각의 내측면의 둘레를 따라 일정 간격으로 형성되거나, 상기 제1 및 제2 리세스(122) 각각의 내측면의 둘레를 따라 랜덤하게 형성될 수 있다. 다수의 오목부(124) 각각은 서로 물리적으로 이격될 수 있지만, 이에 대해서는 한정하지 않는다.
서로 마주하는 오목부(124) 사이의 거리는 상기 제1 및 제2 리세스(122)의 각각의 직경보다 크고, 상기 제1 및 제2 리세스(122) 각각의 직경은 상기 제1 및 제2 홀(110, 112) 각각의 직경보다 클 수 있지만, 이에 대해서는 한정하지 않는다.
도 10에 도시한 바와 같이, 상기 몸체(20)의 제1 및 제2 홀(110, 112) 내에 제1 및 제2 전극층(22, 24)이 형성될 수 있다. 다시 말해, 상기 제1 전극층(22)으로부터 돌출된 제1 돌출부는 상기 제1 홀(110) 내에 형성되어 상기 제1 리세스(122) 에 의해 노출될 수 있다. 상기 제2 전극층(24)으로부터 돌출된 제2 돌출부는 상기 제2 홀 내에 형성되어 상기 제2 리세스(122)에 의해 노출될 수 있다.
상기 오목부(124)로 솔더 페이스트(26, 28)가 채워질 수 있으므로, 상기 제1 및 제2 리세스(122) 내의 솔더 페이스의 점유 면적을 극대화할 수 있어 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)에 의해 밀린 솔더 페이스트(26, 28)가 상기 오목부(124)로 채워지므로 상기 솔더 페이스트(26, 28)가 상기 제1 및 제2 범프(18, 19)를 경유하여 캐비티(25)로 빠져 나올 가능성이 적다. 따라서, 솔더 페이스트(26, 28)로 인한 오버 커버에 의한 발광 소자(10)의 성능 저하를 최소화할 수 있다.
도 11은 제5 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
제5 실시예는 제1 및 제2 전극층(22, 24)의 형상을 제외하고 제1 내지 제4 실시예와 거의 유사하다. 제5 실시예에서 제1 내지 제4 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
제 5 실시예는 제1 내지 제4 실시예에도 그대로 적용될 수 있다.
설명의 편의를 위해, 제2 실시예의 몸체(20)(도 5)에 제1 및 제2 전극층(22, 24)이 적용되고 있지만, 이에 대해서는 한정하지 않는다.
도 11을 참조하면, 제5 실시예에 따른 발광 소자 패키지는 몸체(20), 제1 및 제2 전극층(22, 24), 발광 소자(10) 및 몰딩 부재(30)를 포함할 수 있다.
상기 몸체(20)는 제1 및 제2 리세스(114, 116)를 포함하는 상부 영역 및 상기 제1 및 제2 리세스(114, 116)와 공간적으로 연결되는 제1 및 제2 홀(110, 112)을 포함하는 하부 영역을 포함할 수 있다.
상기 제1 및 제2 전극층(22, 24) 각각은 도 12에 도시한 바와 같이 전극 지지대(132)와 전극 콘택부(134)를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전극 지지대(132)는 제1 내지 제4 실시예에 개시된 몸체(20)의 배면 상에 형성된 제1 및 제2 전극층(22, 24)과 거의 유사하다. 상기 전극 지지대(132) 또한 상기 몸체(20)의 배면 상에 형성될 수 있다.
상기 전극 콘택부(134)는 솔더 페이스트(26, 28)를 매개로 하여 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)와 전기적으로 연결될 수 있다.
상기 전극 콘택부(134)는 상기 전극 지지대(132)로부터 상부 방향으로 돌출된 돌출부와 상기 돌출부로부터 분기된 제1 및 제2 콘택 패드를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 돌출부는 상기 몸체(20)의 제1 및 제2 홀(110, 112) 내에 형성되고, 상기 제1 및 제2 콘택 패드는 상기 몸체(20)의 제1 및 제2 리세스(114, 116) 내에 형성될 수 있다. 즉, 상기 돌출부의 측면은 상기 몸체(20)에 의해 둘러싸여질 수 있다. 상기 제1 콘택 패드는 상기 제1 리세스(14) 또는 제2 리세스(116) 내의 제1 측면 상에 형성되고, 상기 제2 콘택 패드는 상기 제1 리세스(114) 또는 제2 리세스(116) 내의 제2 측면 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다. 상기 제1 측면은 상기 제1 리세스(114) 또는 상기 제2 리세스(116)의 왼 측면일 수 있고, 상기 제2 측면은 상기 제1 리세스(114) 또는 상기 제2 리세스(116)의 오른 측면일 수 있다.
상기 제1 및 제2 콘택 패드는 적어도 상기 제1 리세스(114) 또는 상기 제2 리세스(116)의 내측면의 둘레를 따라 형성된 폐루프(closed loop) 구조를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 전극층(22, 24)의 고정성을 강화하기 위해, 상기 제1 및 제2 콘택 패드의 상부 영역은 적어도 상기 캐비티(25)의 바닥면의 일부 영역 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 콘택 패드 사이에는 서로 이격된 공간이 형성될 수 있고, 이러한 공간으로 솔더 페이스트(26, 28)가 채워질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 및 제2 콘택 패드 각각의 외측면은 상기 제1 및 제2 리세스(114, 116) 각각의 내측면의 형상에 대응된 형상을 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 전극 지지대(132)와 상기 전극 콘택부(134)는 일체로 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 13은 제6 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
제6 실시예는 제1 및 제2 리세스(154, 156)가 서로 다른 깊이를 갖는 것을 제외하고 제1 내지 제5 실시예와 거의 유사하다. 제6 실시예에서 제1 내지 제5 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
제6 실시예는 제1 내지 제5 실시예에도 그대로 적용될 수 있다.
도 13을 참조하면, 제5 실시예에 따른 발광 소자 패키지는 몸체(20), 제1 및 제2 전극층(22, 24), 발광 소자(10) 및 몰딩 부재(30)를 포함할 수 있다.
도 14에 도시한 바와 같이, 상기 몸체(20)는 제1 및 제2 리세스(154, 156)를 포함하는 상부 영역 및 상기 제1 및 제2 리세스(154, 156)와 공간적으로 연결되는 제1 및 제2 홀을 포함하는 하부 영역을 포함할 수 있다.
상기 제1 리세스(154)이 깊이(d1)과 상기 제2 리세스(156)의 깊이(d2)은 서로 상이할 수 있다. 상기 제1 및 제2 리세스(154, 156) 모두 그 깊이(d1, d2)의 기준은 상기 캐비티(25)의 바닥면일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 리세스(154) 및 상기 제2 리세스(156)의 깊이 차이(d2-d1)로 인해, 상기 발광 소자(10)의 제1 및 제2 범프(18, 19) 각각은 상기 제1 및 제2 전극층(22, 24) 각각의 상면과 접촉될 수 있지만, 이에 대해서는 한정하지 않는다.
이러한 제1 및 제2 리세스(154, 156)의 형상 변경으로 인해, 상기 발광 소자(10)의 제1 범프(18) 또한 상기 제1 전극층(22)의 상면에 의해 고정되게 되므로, 상기 발광 소자(10)의 소자의 제1 범프(18)와 상기 제1 전극층(22) 사이의 이격으로 인해 상기 발광 소자(10)가 좌측으로 기울어질 가능성은 사전에 차단하여 줄 수 있어 상기 발광 소자(10)의 평형 상태를 보다 더 완벽히 유지하여 줄 수 있다.
상기 제1 및 제2 범프(18, 19)의 높이가 동일하고 상기 제1 및 제2 전극(14, 16)의 두께가 동일하다라는 가정 하에, 상기 제1 및 제2 리세스(154, 156)의 깊이 차이(d2-d1)는 상기 반사 전극층(12), 상기 제2 도전형 반도체층(6) 및 상기 활성층(4)의 총 두께이거나 이보다 약간 더 클 수 있다. 상기 반사 전극층(12), 상기 제2 도전형 반도체층(6) 및 상기 활성층(4)의 총 두께보다 더 큰 경우는 상기 반사 전극층(12), 상기 제2 도전형 반도체층(6) 및 상기 활성층(4)의 총 두께에 상기 제1 도전형 반도체층(2)의 식각된 높이를 반영한 것이다.
도 15에 도시한 바와 같이, 상기 제1 및 제2 전극층(22, 24) 각각은 상기 제1 및 제2 홀(150, 152) 내 그리고 상기 몸체(20)의 배면 상에 형성될 수 있다.
도 16은 제7 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
제7 실시예는 제1 및 제2 전극층(42, 44)의 배치 위치를 제외하고는 제1 내지 제6 실시예와 거의 유사하다. 제7 실시예에서 제1 내지 제6 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
제 7 실시예는 제1 내지 제6 실시예에도 그대로 적용될 수 있다.
도 16을 참조하면, 제7 실시예에 따른 발광 소자 패키지는 몸체(20), 제1 및 제2 전극층(42, 44), 발광 소자(10) 및 몰딩 부재(30)를 포함할 수 있다.
도 17에 도시한 바와 같이, 상기 몸체(20)는 제1 및 제2 리세스(144, 146)를 포함하는 상부 영역 및 상기 제1 및 제2 리세스(144, 146)와 공간적으로 연결되는 제1 및 제2 홀140, 142)을 포함하는 하부 영역을 포함할 수 있다.
제1 내지 제6 실시예의 제1 및 제2 홀(110, 112)과는 다르게, 제7 실시예의 제1 및 제2 홀(140, 142)은 상기 몸체(20)를 수직으로 관통하여 형성될 수 있다. 상기 제1 홀(140)은 상기 몸체(20)의 제1 측면으로부터 우측 수평 방향으로 상기 몸체(20)를 관통하여 상기 제1 리세스(144)에 공간적으로 연결될 수 있다. 상기 제2 홀(142)은 상기 몸체(20)의 제2 측면으로부터 좌측 수평 방향으로 상기 몸체(20)를 관통하여 상기 제2 리세스(146)에 공간적으로 연결될 수 있다.
도 18에 도시한 바와 같이, 상기 제1 및 제2 홀(140, 142) 각각에 상기 제1 및 제2 전극층(42, 44)이 형성될 수 있다. 즉, 상기 제1 전극층(42)은 상기 제1 리세스(144)에 의해 노출되고 상기 몸체(20)의 제1 홀(140)에 형성되는 한편, 상기 몸체(20)의 제1 측면으로부터 외부 방향으로 돌출 형성될 수 있다. 상기 제2 전극층(44)은 상기 제2 리세스(146)에 의해 노출되고 상기 몸체(20)의 제2 홀(142)에 형성되는 한편, 상기 몸체(20)의 제2 측면으로부터 외부 방향으로 돌출 형성될 수 있다.
상기 제1 및 제2 홀(140, 142) 사이의 몸체(20)의 폭은 상기 제1 및 제2 리세스(144, 146) 사이의 몸체(20)의 폭은 상기 제1 및 제2 홀(140, 142) 사이의 몸체(20)의 폭보다 작을 수 있다. 이러한 경우, 상기 제1 리세스(144)에 의해 노출된 제1 전극층(42)의 일부 영역은 상기 제1 및 제2 리세스(144, 146) 사이의 몸체(20)의 일부 영역과 중첩되도록 형성될 수 있다. 상기 제2 리세스(146)에 의해 노출된 제2 전극층(44)의 일부 영역은 상기 제1 및 제2 리세스(144, 146) 사이의 몸체(20)의 일부 영역과 중첩되도록 형성될 수 있다. 따라서, 제1 및 제2 전극층(42, 44)이 보다 더 단단하게 몸체(20)에 고정될 수 있다.
상기 발광 소자(10)의 제1 및 제2 범프(18, 19)는 솔더 페이스트(26, 28)를 매개로 하여 상기 제1 및 제2 리세스(144, 146)에 의해 노출된 제1 및 제2 전극층(42, 44)과 전기적으로 연결될 수 있다.
도 19는 제8 실시예에 따른 발광 소자 패키지를 도시한 단면도이다.
제8 실시예는 베이스 기판(50)을 제외하고는 제1 내지 제7 실시예와 거의 유사하다. 제8 실시예에서 제1 내지 제7 실시예와 동일한 형상이나 동일한 기능을 갖는 구성 요소에 대해서는 동일한 도면 부호를 부여하고 상세한 설명을 생략한다.
제 8 실시예는 제1 내지 제7 실시예에도 그대로 적용될 수 있다.
도 19를 참조하면, 제8 실시예에 따른 발광 소자 패키지는 베이스 기판(50), 제1 및 제2 전극층(52, 54), 발광 소자(10) 및 몰딩 부재(58)를 포함할 수 있다.
상기 발광 소자 패키지는 COB(chip on board)나 COF(chip on film) 형 발광 소자 패키지일 수 있지만, 이에 대해서는 한정하지 않는다.
상기 발광 소자 패키지는 상기 몰딩 부재(58) 상에 형성된 렌즈(60)를 더 포함할 수 있지만, 이에 대해서는 한정하지 않는다. 상기 렌즈(60)는 미리 가공된 후 상기 몰딩 부재(58)의 상면에 부착되거나 에폭시(epoxy)나 실리콘(silicone)과 같은 수지 재질로 직접 상기 몰딩 부재(58) 상에 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 19에는 상기 렌즈(60)가 상기 몰딩 부재(58) 상에 형성되는 것으로 설명되고 있지만, 상기 렌즈(60)는 발광 소자(10) 상에 직접 배치되고, 상기 몰딩 부재(58)는 형성되지 않을 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 베이스 기판(50)은 실리콘과 같은 수지 기판, PCB 기판, 금속 기판 및 플라스틱 기판 중 하나를 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
도 20에 도시한 바와 같이, 상기 베이스 기판(50) 상에 제1 및 제2 리세스(160, 162)가 형성될 수 있다. 상기 제1 및 제2 리세스(160, 162)는 식각 공정이나 성형 가공을 이용하여 형성될 수 있지만, 이에 대해서는 한정하지 않는다.
도 21에 도시한 바와 같이, 상기 베이스 기판(50) 상에 제1 및 제2 전극층(52, 54)이 형성될 수 있다. 상기 제1 전극층(52)은 상기 제1 리세스(160)에 형성되고, 상기 제2 전극층(54)은 상기 제2 리세스(162)에 형성될 수 있다. 상기 제1 및 제2 전극층(52, 54)은 전기적으로 분리되며 공간적으로 서로 이격될 수 있다.
상기 베이스 기판(50)의 제1 리세스(160)에 의해 상기 제1 전극층(52)에 제1 리세스(164)가 형성되고, 상기 베이스 기판(50)의 제2 리세스(162)에 의해 상기 제2 전극층(54)에 제2 리세스(166)가 형성될 수 있다.
상기 제1 및 제2 전극층(52, 54) 각각의 두께를 t라고 하고, 상기 베이스 기판(50)의 제1 및 제2 리세스(160, 162) 각각의 폭을 W1이라고 하며, 상기 제1 전극층(52)의 제1 리세스(164) 및 상기 제2 전극층(54)의 제2 리세스(166) 각각의 폭을 W2라고 한다. 이러한 경우, 상기 베이스 기판(50)의 제1 및 제2 리세스(160, 162) 각각의 폭(W1)은 하기의 식 1로 나타내어질 수 있다.
[식 1]
W1=W2+2t
상기 제1 및 제2 전극층(52, 54) 각각의 두께는 상기 베이스 기판(50)의 제1 및 제2 리세스(160, 162) 각각의 깊이보다 작을 수 있다. 즉, 상기 베이스 기판(50)의 제1 및 제2 리세스(160, 162) 각각의 깊이는 상기 제1 및 제2 전극층(52, 54) 각각의 두께의 3배 내지 10배의 범위를 가질 수 있지만, 이에 대해서는 한정하지 않는다. 3배 이하인 경우, 상기 베이스 기판(50)의 제1 리세스(160)에 의해 형성된 상기 제1 전극층(52)의 제1 리세스(164) 또는 상기 베이스 기판(50)의 제2 리세스(162)에 의해 형성된 제2 전극층(54)의 제2 리세스(166)에 채워지는 솔더 페이스트(26, 28)의 양이 적어, 상기 솔더 페이스트(26, 28)가 발광 소자(10)의 제1 및 제2 범프(18, 19)와 상기 제1 및 제2 전극층(52, 54)의 매개체로서의 역할을 하지 못한다. 10배 이상인 경우, 상기 베이스 기판(50)의 제1 리세스(160)에 의해 형성된 상기 제1 전극층(52)의 제1 리세스(164) 또는 상기 베이스 기판(50)의 제2 리세스(162)에 의해 형성된 제2 전극층(54)의 제2 리세스(166)에 솔더 페이스트(26, 28)의 많은 양이 채워지어야 하므로 솔더 페이스의 비용 증가가 발생되고, 상기 제1 리세스(160)에 의해 형성된 상기 제1 전극층(52)의 제1 리세스(164)이 깊이 또는 상기 제2 리세스(162)에 의해 형성된 제2 전극층(54)의 제2 리세스(166)의 깊이가 너무 깊어 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)와 상기 제1 및 제2 전극층(52, 54) 사이의 거리가 멀어 전원 공급이 원활하지 않을 수 있다.
상기 제1 및 제2 전극층(52, 54) 상에 보호층(56)이 형성될 수 있다. 상기 보호층(56)은 적어도 상기 제1 전극층(52)의 제1 리세스(164) 및 상기 제2 전극층(54)의 제2 리세스(166)와 동일하거나 이보다 큰 개구를 가질 수 있지만, 이에 대해서는 한정하지 않는다.
상기 개구는 상기 베이스 기판(50)의 제1 및 제2 리세스(160, 162) 각각과 동일하거나 이보다 더 클 수도 있지만, 이에 대해서는 한정하지 않는다.
상기 보호층(56)은 상기 제1 및 제2 전극층(52, 54)을 외부로부터 보호하기 위한 것으로서, SiOx와 같은 무기 절연 물질, 유기 절연 물질 또는 플라스틱 절연 물질을 포함할 수 있지만, 이에 대해서는 한정하지 않는다.
상기 제1 전극층(52)의 제1 리세스(164) 및 상기 제2 전극층(54)의 제2 리세스(166)에 솔더 페이스트(26, 28)가 채워진 후, 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)가 상기 보호층(56)의 개구를 통해 상기 기 제1 전극층(52)의 제1 리세스(164) 및 상기 제2 전극층(54)의 제2 리세스(166) 내에 형성되고, 상기 솔더 페이스트(26, 28)가 경화되어 상기 발광 소자(10)의 제1 및 제2 범프(18, 19)가 고정될 수 있다.
제1 내지 제 7 실시에의 몸체(20)와 제8 실시예의 베이스 기판(50)을 기판이라 명명할 수도 있지만, 이에 대해서는 한정하지 않는다.
실시예에 따른 제1 내지 제8 발광 소자 패키지(100, 100A, 100B, 100C, 100D, 100E, 100F, 100G)는 라이트 유닛에 적용될 수 있다. 상기 라이트 유닛은 표시 장치와 조명 장치, 예컨대 조명등, 신호등, 차량 전조등, 전광판, 지시등과 같은 유닛에 적용될 수 있다.
1: 성장 기판
2: 제1 도전형 반도체층
4: 활성층
6: 제2 도전형 반도체층
8: 발광 구조물
10: 발광 소자
12: 반사 전극층
14: 제1 전극
16: 제2 전극
18, 19: 범프
20: 몸체
22, 24, 42, 44, 52, 54: 전극층
25 캐비티
26, 28: 솔더 페이스트
30, 58: 몰딩 부재
50: 베이스 기판
56: 보호층
60: 렌즈
100, 100A, 100B, 100C, 100D, 100E, 100F, 100G: 발광 소자 패키지
110, 112, 140, 142, 150, 152: 홀
114, 116, 122, 130, 144, 146, 154, 156, 160, 162, 164, 166: 리세스
120: 요철
121: 오목 패턴
124: 오목부
132: 전극 지지대
134: 전극 콘택부

Claims (20)

  1. 캐비티를 포함하는 몸체;
    상기 몸체에 배치된 제1 및 제2 리세스;
    상기 제1 및 제2 리세스에 배치된 제1 및 제2 전극층;
    상기 제1 및 제2 전극층 상에 배치된 발광 소자; 및
    상기 발광 소자 아래에 배치되고, 상기 제1 및 제2 리세스 내에 고정된 제1 및 제2 범프를 포함하는 발광 소자 패키지.
  2. 제1항에 있어서,
    상기 제1 및 제2 리세스는 상기 캐비티에 형성되는 발광 소자 패키지.
  3. 제2항에 있어서,
    상기 제1 리세스에 연결되고 상기 몸체를 관통하는 제1 홀; 및
    상기 제2 리세스에 연결되고 상기 몸체를 관통하는 제2 홀을 포함하고,
    상기 제1 홀에 상기 제1 전극층이 형성되고, 상기 제2 홀에 상기 제2 전극층이 형성되는 발광 소자 패키지.
  4. 제3항에 있어서,
    상기 제1 및 제2 리세스 중 적어도 하나의 직경은 상기 제1 및 제2 홀 중 적어도 하나의 직경보다 큰 발광 소자 패키지.
  5. 제3항에 있어서,
    상기 제1 및 제2 전극층 각각은 상기 제1 및 제2 홀 각각으로부터 상기 몸체의 배면 및 측면 중 하나로 연장되는 발광 소자 패키지.
  6. 제1항에 있어서,
    상기 제1 및 제2 전극층을 상기 발광 소자에 고정시키기 위해 상기 제1 및 제2 리세스에 채워진 솔더 페이스트를 더 포함하는 발광 소자 패키지.
  7. 제1항에 있어서,
    상기 발광 소자는 플립칩형 발광 소자인 발광 소자 패키지.
  8. 제1항에 있어서,
    상기 제2 범프의 배면은 상기 제1 범프의 배면보다 더 낮게 위치되는 발광 소자 패키지.
  9. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 제1 범프의 배면은 상기 제1 전극층과 접촉하고,
    상기 제1 및 제2 리세스는 서로 동일한 깊이를 갖는 발광 소자 패키지.
  10. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 제1 범프의 배면은 상기 제1 전극으로부터 이격되고,
    상기 제1 리세스이 깊이는 상기 제2 리세스의 깊이보다 작은 발광 소자 패키지.
  11. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2 리세스 각각의 내측면은 경사면 및 수직면 중 하나를 갖는 발광 소자 패키지.
  12. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2 리세스 각각의 내측면은 요철을 갖는 발광 소자 패키지.
  13. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2 리세스 각각의 내측면은 적어도 하나의 오목부를 갖는 발광 소자 패키지.
  14. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 제1 및 제2 전극층 각각은,
    상기 몸체의 외면 상에 배치된 전극 지지대; 및
    상기 전극 지지대로부터 연장되어 상기 몸체를 관통하는 전극 콘택부를 포함하는 발광 소자 패키지.
  15. 제14항에 있어서,
    상기 전극 콘택부는,
    상기 전극 지지대로부터 상부 방향으로 돌출된 돌출부; 및
    상기 돌출부로부터 분기된 제1 및 제2 콘택 패드를 포함하는 발광 소자 패키지.
  16. 제15항에 있어서,
    상기 제1 및 제2 콘택 패드부 각각은 상기 제1 및 제2 리세스에 형성되는 발광 소자 패키지.
  17. 제1항 내지 제8항 중 어느 하나의 항에 있어서,
    상기 발광 소자를 둘러싸는 몰딩 부재를 더 포함하는 발광 소자 패키지.
  18. 기판;
    상기 기판에 배치된 제1 및 제2 리세스;
    상기 제1 및 제2 리세스에 배치된 제1 및 제2 전극층- 상기 제1 및 제2 전극층은 상기 기판의 제1 및 제2 리세스에 대응하는 제1 및 제2 리세스를 포함함;
    상기 제1 및 제2 전극층 상에 배치된 발광 소자;
    상기 발광 소자 아래에 배치되고, 상기 제1 및 제2 전극층의 제1 및 제2 리세스에 형성된 제1 및 제2 범프; 및
    상기 제1 및 제2 전극층 상에 배치되고 상기 제1 및 제2 범프가 통과될 수 있는 개구를 갖는 보호층을 포함하는 발광 소자 패키지.
  19. 제18항에 있어서,
    상기 발광 소자 상에 배치된 몰딩 부재 및 렌즈 중 하나를 더 포함하는 발광 소자 패키지.
  20. 제18항 또는 제19항에 있어서,
    상기 제1 및 제2 범프를 상기 제1 및 제2 전극층에 고정시키기 위해 상기 제1 및 제2 전극층의 제1 및 제2 리세스에 채워진 솔더 페이스트를 더 포함하는 발광 소자 패키지.
KR1020130051082A 2013-05-07 2013-05-07 발광 소자 패키지 KR102031967B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020130051082A KR102031967B1 (ko) 2013-05-07 2013-05-07 발광 소자 패키지
EP14166559.6A EP2806471B1 (en) 2013-05-07 2014-04-30 Light emitting device package
US14/267,358 US9172004B2 (en) 2013-05-07 2014-05-01 Light emitting device package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130051082A KR102031967B1 (ko) 2013-05-07 2013-05-07 발광 소자 패키지

Publications (2)

Publication Number Publication Date
KR20140132068A true KR20140132068A (ko) 2014-11-17
KR102031967B1 KR102031967B1 (ko) 2019-10-14

Family

ID=50628650

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130051082A KR102031967B1 (ko) 2013-05-07 2013-05-07 발광 소자 패키지

Country Status (3)

Country Link
US (1) US9172004B2 (ko)
EP (1) EP2806471B1 (ko)
KR (1) KR102031967B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077893A (ko) * 2014-12-24 2016-07-04 주식회사 루멘스 발광 소자 패키지의 제조 방법
WO2019054548A1 (ko) * 2017-09-12 2019-03-21 엘지이노텍 주식회사 발광소자 패키지
KR20190034043A (ko) * 2017-09-22 2019-04-01 엘지이노텍 주식회사 발광소자 패키지
KR20190086143A (ko) * 2018-01-12 2019-07-22 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치
KR20190086099A (ko) * 2018-01-12 2019-07-22 엘지이노텍 주식회사 발광소자 패키지
KR20190105341A (ko) * 2018-03-05 2019-09-17 엘지이노텍 주식회사 발광소자 패키지
KR20200019538A (ko) * 2018-08-14 2020-02-24 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치
US11322667B2 (en) 2017-09-22 2022-05-03 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting device package

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9601673B2 (en) * 2014-11-21 2017-03-21 Cree, Inc. Light emitting diode (LED) components including LED dies that are directly attached to lead frames
TWI583019B (zh) * 2015-02-17 2017-05-11 新世紀光電股份有限公司 Light emitting diode and manufacturing method thereof
TWI598538B (zh) * 2015-07-31 2017-09-11 宏齊科技股份有限公司 無需使用預儲電源的可攜式發光裝置及其發光二極體封裝結構
CN105428508B (zh) 2015-12-02 2018-08-24 开发晶照明（厦门）有限公司 封装基板以及led倒装封装结构
TWI562410B (en) * 2015-12-02 2016-12-11 Kaistar Lighting Xiamen Co Ltd Packaging Substrate and LED Flip Chip Packaging structure
US10204859B2 (en) * 2017-01-25 2019-02-12 Macronix International Co., Ltd. Interconnect structure and fabricating method thereof
KR102356216B1 (ko) * 2017-05-30 2022-01-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원 장치
KR102432216B1 (ko) * 2017-07-11 2022-08-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
TWI790249B (zh) * 2017-07-13 2023-01-21 大陸商蘇州樂琻半導體有限公司 發光裝置及發光裝置封裝
EP3439050B1 (en) * 2017-08-02 2020-10-28 Lg Innotek Co. Ltd Light emitting device package
KR102393035B1 (ko) * 2017-09-01 2022-05-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
US10672954B2 (en) 2017-09-01 2020-06-02 Lg Innotek Co., Ltd. Light emitting device package
KR102455086B1 (ko) 2017-09-12 2022-10-17 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지 및 광원장치
WO2019054760A1 (ko) * 2017-09-12 2019-03-21 엘지이노텍 주식회사 발광소자 패키지
KR102392013B1 (ko) * 2017-09-15 2022-04-28 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
KR102473424B1 (ko) * 2018-01-03 2022-12-02 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자 패키지
DE102018118717A1 (de) * 2018-08-01 2020-02-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
DE102020107409B4 (de) * 2020-03-18 2023-11-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
CN111463229A (zh) * 2020-04-09 2020-07-28 业成科技（成都）有限公司 微型led显示面板及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1821345A2 (en) * 2006-02-16 2007-08-22 Shinko Electric Industries Co., Ltd. Light-emitting device and method for manufacturing the same
US20110147779A1 (en) * 2009-12-21 2011-06-23 Sin-Ho Kang Light emitting diode package and method of fabricating the same
WO2012061182A1 (en) * 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device with wire bond free die

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980069992A (ko) * 1997-01-20 1998-10-26 사와무라시코우 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법
EP1816685A4 (en) * 2004-10-27 2010-01-13 Kyocera Corp LIGHT EMITTING ELEMENT PLATE, BEARING CAPACITOR FOR LIGHT EMITTING ELEMENTS, LIGHT EMITTING DEVICE AND LIGHTING DEVICE
SG149040A1 (en) * 2005-06-22 2009-01-29 3M Innovative Properties Co Dielectric substrate with holes and method of manufacture
US8158990B2 (en) * 2006-10-05 2012-04-17 Mitsubishi Chemical Corporation Light emitting device using GaN LED chip
US8878219B2 (en) * 2008-01-11 2014-11-04 Cree, Inc. Flip-chip phosphor coating method and devices fabricated utilizing method
WO2010024233A1 (ja) * 2008-08-27 2010-03-04 日本電気株式会社 機能素子を内蔵可能な配線基板及びその製造方法
US20140209928A1 (en) * 2011-09-22 2014-07-31 The Silanna Group Pty Ltd Light source assembly and a process for producing a light source assembly
CN104124318A (zh) * 2013-04-24 2014-10-29 展晶科技(深圳)有限公司 发光二极管封装结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1821345A2 (en) * 2006-02-16 2007-08-22 Shinko Electric Industries Co., Ltd. Light-emitting device and method for manufacturing the same
US20110147779A1 (en) * 2009-12-21 2011-06-23 Sin-Ho Kang Light emitting diode package and method of fabricating the same
WO2012061182A1 (en) * 2010-11-03 2012-05-10 3M Innovative Properties Company Flexible led device with wire bond free die

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160077893A (ko) * 2014-12-24 2016-07-04 주식회사 루멘스 발광 소자 패키지의 제조 방법
WO2019054548A1 (ko) * 2017-09-12 2019-03-21 엘지이노텍 주식회사 발광소자 패키지
KR20190034043A (ko) * 2017-09-22 2019-04-01 엘지이노텍 주식회사 발광소자 패키지
US11322667B2 (en) 2017-09-22 2022-05-03 Suzhou Lekin Semiconductor Co., Ltd. Light-emitting device package
KR20190086143A (ko) * 2018-01-12 2019-07-22 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치
KR20190086099A (ko) * 2018-01-12 2019-07-22 엘지이노텍 주식회사 발광소자 패키지
KR20190105341A (ko) * 2018-03-05 2019-09-17 엘지이노텍 주식회사 발광소자 패키지
KR20200019538A (ko) * 2018-08-14 2020-02-24 엘지이노텍 주식회사 발광소자 패키지 및 광원 장치

Also Published As

Publication number Publication date
EP2806471B1 (en) 2017-07-19
US9172004B2 (en) 2015-10-27
EP2806471A1 (en) 2014-11-26
KR102031967B1 (ko) 2019-10-14
US20140332839A1 (en) 2014-11-13

Similar Documents

Publication Publication Date Title
KR102031967B1 (ko) 발광 소자 패키지
KR101978968B1 (ko) 반도체 발광소자 및 발광장치
KR102075147B1 (ko) 발광 소자 및 발광 소자 패키지
KR101081062B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US10304998B2 (en) Light emitting diode chip and light emitting device having the same
KR101138945B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 탑재한패키지
US20130020554A1 (en) Semiconductor light emitting device and light emitting apparatus
JP2016092414A (ja) 発光素子及び照明システム
KR20120030761A (ko) 발광 소자 패키지 및 발광 모듈
KR101952437B1 (ko) 발광소자 및 그 제조방법
KR102189129B1 (ko) 발광 소자 모듈
KR20130131217A (ko) 반도체 발광소자
KR20150066121A (ko) 반도체 발광소자 및 이를 구비한 반도체 발광장치
KR101973608B1 (ko) 발광소자
KR20160086559A (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20120035637A (ko) 발광 소자
KR101115540B1 (ko) 발광다이오드 패키지
KR20160100568A (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR101997255B1 (ko) 발광소자
KR102509312B1 (ko) 발광 소자 패키지
KR20170023478A (ko) 자외선 발광 소자
KR20160090590A (ko) 광원 모듈 및 조명 장치
KR102407340B1 (ko) 조명 장치
KR102261950B1 (ko) 발광소자 및 조명시스템
KR20120042289A (ko) 발광 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant